KR101686349B1 - Semiconductor package and fabricating method thereof - Google Patents

Semiconductor package and fabricating method thereof Download PDF

Info

Publication number
KR101686349B1
KR101686349B1 KR1020150145398A KR20150145398A KR101686349B1 KR 101686349 B1 KR101686349 B1 KR 101686349B1 KR 1020150145398 A KR1020150145398 A KR 1020150145398A KR 20150145398 A KR20150145398 A KR 20150145398A KR 101686349 B1 KR101686349 B1 KR 101686349B1
Authority
KR
South Korea
Prior art keywords
die pad
die
encapsulant
semiconductor die
adhesive member
Prior art date
Application number
KR1020150145398A
Other languages
Korean (ko)
Inventor
최호
양성진
김병진
이상현
김진수
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020150145398A priority Critical patent/KR101686349B1/en
Application granted granted Critical
Publication of KR101686349B1 publication Critical patent/KR101686349B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

The present invention relates to a semiconductor package, which can reduce the size thereof and improve reliability of a product, and a method for manufacturing the same. As an example, a semiconductor package comprises: a lead frame including a die pad having a half-etched upper surface, and a plurality of leads formed on an outer peripheral surface of the die pad; a first encapsulant encapsulating a lower portion of the lead frame; a semiconductor die seated on the die pad; and a bonding member interposed therebetween the die pad and a semiconductor. The first encapsulant is disposed between the die pad and the leads. The height of the first encapsulant is formed to be higher than that of the die pad.

Description

반도체 패키지 및 그의 제조 방법{Semiconductor package and fabricating method thereof}≪ Desc / Clms Page number 1 > Semiconductor package and fabricating method &

본 발명은 반도체 패키지 및 그의 제조 방법에 관한 것이다.The present invention relates to a semiconductor package and a manufacturing method thereof.

일반적으로 반도체 패키지에 적용되는 리드 프레임은 금속 스트립을 기계적 스탬핑 또는 화학적 에칭에 의해 제조한 것으로, 그 역할은 반도체 다이와 외부 회로를 연결해 주는 전선 역할과, 반도체 패키지를 외부 장치에 고정 시켜주는 프레임 역할을 동시에 수행한다. Generally, a lead frame applied to a semiconductor package is a metal strip manufactured by mechanical stamping or chemical etching. Its role is to serve as a wire connecting a semiconductor die to an external circuit and a frame for fixing a semiconductor package to an external device Concurrently.

최근 전기전자 제품의 소형화와 더불어 고성능화가 요구됨에 따라, 고용량의 반도체 패키지를 제공하기 위한 다양한 기술들이 연구 개발되고 있다. 고용량의 반도체 패키지를 제공하기 위한 방법으로서는 메모리 칩의 용량 증대, 다시 말해, 메모리 칩의 고집적화를 들 수 있으며, 이러한 고집적화는 한정된 반도체 칩의 공간 내에 보다 많은 수의 셀을 집적해 넣는 것에 의해 실현될 수 있다. 또한, 제품의 소형화에 따라 반도체 패키지의 크기를 줄이기 위한 방법이 연구되고 있다.2. Description of the Related Art [0002] Recently, various technologies for providing a high-capacity semiconductor package have been researched and developed, along with miniaturization of electric and electronic products and high performance. As a method for providing a high-capacity semiconductor package, there is a capacity increase of the memory chip, that is, a high integration of the memory chip, and such a high integration is realized by integrating a larger number of cells in the space of the limited semiconductor chip . Also, a method for reducing the size of a semiconductor package according to miniaturization of a product has been studied.

본 발명은 패키지의 크기를 줄이며 제품의 신뢰성을 향상시킬 수 있는 반도체 패키지 및 그의 제조 방법를 제공한다.The present invention provides a semiconductor package and a method of manufacturing the same, which can reduce the size of the package and improve the reliability of the product.

본 발명에 의한 반도체 패키지는 상면이 하프 에칭된 다이 패드와 상기 다이 패드의 외주연에 형성된 다수의 리드를 포함하는 리드 프레임; 상기 리드 프레임의 하부를 인캡슐레이션하는 제 1 인캡슐란트; 상기 다이 패드에 안착된 반도체 다이; 및 상기 다이 패드와 반도체 사이에 개재된 접착 부재를 포함하고, 상기 제 1 인캡슐란트는 상기 다이 패드와 다수의 리드 사이에 위치하고, 상기 제 1 인캡슐란트의 높이는 상기 다이 패드의 높이보다 높게 형성된 것을 특징으로 한다.A semiconductor package according to the present invention includes: a lead frame including a die pad having an upper surface half-etched and a plurality of leads formed on an outer periphery of the die pad; A first encapsulant encapsulating a lower portion of the lead frame; A semiconductor die mounted on the die pad; And an adhesive member interposed between the die pad and the semiconductor, wherein the first encapsulant is located between the die pad and the plurality of leads, and the height of the first encapsulant is higher than the height of the die pad .

상기 접착 부재는 액상 타입의 에폭시 접착제 또는 접착 테이프로 형성되며, 상기 제 1 인캡슐란트는 상기 접착 부재가 상기 다이 패드 옆으로 흘러 내리는 것을 방지할 수 있다.The adhesive member is formed of a liquid type epoxy adhesive or an adhesive tape, and the first encapsulant can prevent the adhesive member from flowing to the side of the die pad.

상기 접착 부재는 상기 반도체 다이의 측면 중 적어도 일부를 커버하며, 상기 반도체 다이의 측면과 상기 제 1 인캡슐란트 사이에 위치할 수 있다.The adhesive member covers at least a portion of the side of the semiconductor die and may be located between the side of the semiconductor die and the first encapsulant.

상기 반도체 다이와 상기 다수의 리드를 전기적으로 연결하는 도전성 와이어; 및 상기 반도체 다이, 도전성 와이어 및 다수의 리드를 인캡슐레이션하는 제 2 인캡슐란트를 더 포함할 수 있다.A conductive wire electrically connecting the semiconductor die and the plurality of leads; And a second encapsulant encapsulating the semiconductor die, the conductive wire, and the plurality of leads.

더불어, 본 발명에 의한 반도체 패키지는 상면의 일부가 하프 에칭된 다이 패드와 상기 다이 패드의 외주연에 형성된 다수의 리드를 포함하는 리드 프레임; 상기 리드 프레임의 하부를 인캡슐레이션하는 제 1 인캡슐란트; 상기 다이 패드에 안착된 반도체 다이; 및 상기 다이 패드와 반도체 사이에 개재된 접착 부재를 포함하고, 상기 다이 패드의 가장자리에는 상부로 돌출된 돌출부가 형성된 것을 특징으로 한다.In addition, a semiconductor package according to the present invention includes: a lead frame including a die pad, a part of which is half-etched, and a plurality of leads formed on an outer periphery of the die pad; A first encapsulant encapsulating a lower portion of the lead frame; A semiconductor die mounted on the die pad; And an adhesive member interposed between the die pad and the semiconductor, wherein protrusions protruding upward are formed at edges of the die pad.

상기 접착 부재는 액상 타입의 에폭시 접착제 또는 접착 테이프로 형성되며, 상기 돌출부는 상기 접착 부재가 상기 다이 패드 옆으로 흘러 내리는 것을 방지할 수 있다.The adhesive member is formed of a liquid type epoxy adhesive or an adhesive tape, and the protrusion can prevent the adhesive member from flowing to the side of the die pad.

상기 접착 부재는 상기 반도체 다이의 측면 중 적어도 일부를 커버하며, 상기 반도체 다이의 측면과 상기 돌출부 사이에 위치할 수 있다.The adhesive member covers at least a portion of the side of the semiconductor die and may be located between the side of the semiconductor die and the protrusion.

상기 반도체 다이와 상기 다수의 리드를 전기적으로 연결하는 도전성 와이어; 및 상기 반도체 다이, 도전성 와이어 및 다수의 리드를 인캡슐레이션하는 제 2 인캡슐란트를 더 포함할 수 있다.A conductive wire electrically connecting the semiconductor die and the plurality of leads; And a second encapsulant encapsulating the semiconductor die, the conductive wire, and the plurality of leads.

더불어, 본 발명에 의한 반도체 패키지의 제조 방법은 다이 패드와 상기 다이 패드의 외주연에 형성된 다수의 리드를 포함하는 리드 프레임을 준비하는 리드 프레임 준비 단계; 상기 리드 프레임의 하부를 제 1 인캡슐란트로 인캡슐레이션 하는 제 1 인캡슐레이션 단계; 상기 다이 패드의 상면을 하프 에칭하는 하프 에칭 단계; 상기 하프 에칭된 다이 패드에 반도체 다이를 부착하는 반도체 다이 부착 단계; 및 상기 반도체 다이를 제 2 인캡슐란트로 인캡슐레이션 하는 제 2 인캡슐레이션 단계; 를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor package, including: preparing a lead frame including a die pad and a plurality of leads formed on an outer periphery of the die pad; A first encapsulation step of encapsulating the lower portion of the lead frame with a first encapsulant; A half-etching step of half-etching the upper surface of the die pad; Attaching a semiconductor die to the half-etched die pad; And a second encapsulation step of encapsulating the semiconductor die with a second encapsulant; And a control unit.

상기 하프 에칭 단계에서는 상기 다이 패드의 상면 전체가 하프 에칭되고, 하프 에칭된 다이 패드의 높이는 상기 제 1 인캡슐란트의 높이보다 낮을 수 있다.In the half-etching step, the entire upper surface of the die pad is half-etched, and the height of the half-etched die pad may be lower than the height of the first encapsulant.

상기 반도체 다이 부착 단계에서는 상기 하프 에칭된 다이 패드의 상면에 접착 부재를 도포하고, 상기 접착 부재 위에 반도체 다이를 올리고 상기 반도체 다이를 눌러주며, 상기 접착 부재를 경화시킬 수 있다.In the step of attaching the semiconductor die, an adhesive member is applied to the upper surface of the half-etched die pad, the semiconductor die is placed on the adhesive member, the semiconductor die is pressed, and the adhesive member is cured.

상기 접착 부재는 상기 반도체 다이의 측면으로 새어 나오고, 상기 제 1 인캡슐란트는 상기 접착 부재가 다이 패드 옆으로 흘러 내리는 것을 방지할 수 있다.The adhesive member leaks to the side of the semiconductor die and the first encapsulant can prevent the adhesive member from flowing to the side of the die pad.

상기 하프 에칭 단계에서는 상기 다이 패드의 중심부가 하프 에칭되어, 상기 다이 패드의 가장자리에는 상부로 돌출된 돌출부가 형성될 수 있다.In the half-etching step, the central portion of the die pad is half-etched, and protrusions protruding upward can be formed at edges of the die pad.

상기 반도체 다이 부착 단계에서는 상기 하프 에칭된 다이 패드의 상면에 접착 부재를 도포하고, 상기 접착 부재 위에 반도체 다이를 올리고 상기 반도체 다이를 눌러주며, 상기 접착 부재를 경화시킬 수 있다.In the step of attaching the semiconductor die, an adhesive member is applied to the upper surface of the half-etched die pad, the semiconductor die is placed on the adhesive member, the semiconductor die is pressed, and the adhesive member is cured.

상기 접착 부재는 상기 반도체 다이의 측면으로 새어 나오고, 상기 돌출부는 상기 접착 부재가 다이 패드 옆으로 흘러 내리는 것을 방지할 수 있다.The adhesive member leaks to the side of the semiconductor die, and the protrusion can prevent the adhesive member from flowing down to the side of the die pad.

상기 반도체 다이 부착 단계에서는 상기 반도체 다이와 상기 다수의 리드를 도전성 와이어로 연결할 수 있다.In the step of attaching the semiconductor die, the semiconductor die and the plurality of leads may be connected by a conductive wire.

본 발명의 일 실시예에 따른 반도체 패키지는 상면이 하프 에칭된 다이 패드와 상기 다이 패드의 높이 보다 높게 형성되어 댐 역할을 하는 제 1 인캡슐란트를 구비함으로써, 다이 패드에 도포된 접착 부재가 흘러내리는 것을 방지할 수 있다. 이에 따라, 본 발명은 반도체 패키지의 사이즈를 줄일 수 있으며, 제품의 신뢰성을 향상시킬 수 있다.The semiconductor package according to an embodiment of the present invention includes a die pad having an upper surface that is half-etched and a first encapsulant that is formed higher than the height of the die pad to serve as a dam, so that the adhesive member applied to the die pad flows Can be prevented. Accordingly, the present invention can reduce the size of the semiconductor package and improve the reliability of the product.

또한, 본 발명의 다른 실시예에 따른 반도체 패키지는 상면의 일부가 하프 에칭되어 가장자리에 돌출부가 형성된 다이 패드를 구비함으로써, 다이 패드에 도포된 접착 부재가 흘러내리는 것을 방지할 수 있다. 이에 따라, 본 발명은 반도체 패키지의 사이즈를 줄일 수 있으며, 제품의 신뢰성을 향상시킬 수 있다.According to another aspect of the present invention, there is provided a semiconductor package including a die pad in which a part of the upper surface is half-etched to form a protrusion at an edge, thereby preventing the adhesive member applied to the die pad from flowing down. Accordingly, the present invention can reduce the size of the semiconductor package and improve the reliability of the product.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 3은 본 발명에 따른 반도체 패키지의 제조 방법을 도시한 순서도이다.
도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도이다.
도 5a 내지 도 5f는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a semiconductor package according to an embodiment of the present invention.
2 is a cross-sectional view illustrating a semiconductor package according to another embodiment of the present invention.
3 is a flowchart showing a method of manufacturing a semiconductor package according to the present invention.
4A to 4F are cross-sectional views illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention.
5A to 5F are cross-sectional views illustrating a method of manufacturing a semiconductor package according to another embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.The embodiments of the present invention are described in order to more fully explain the present invention to those skilled in the art, and the following embodiments may be modified into various other forms, The present invention is not limited to the embodiment. Rather, these embodiments are provided so that this disclosure will be more faithful and complete, and will fully convey the scope of the invention to those skilled in the art.

또한, 이하의 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.In the following drawings, thickness and size of each layer are exaggerated for convenience and clarity of description, and the same reference numerals denote the same elements in the drawings. As used herein, the term "and / or" includes any and all combinations of one or more of the listed items.

본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및 /또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. As used herein, the singular forms "a," "an," and "the" include singular forms unless the context clearly dictates otherwise. Also, " comprise "and / or" comprising "when used herein should be interpreted as specifying the presence of stated shapes, numbers, steps, operations, elements, elements, and / And does not preclude the presence or addition of one or more other features, integers, operations, elements, elements, and / or groups.

본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.Although the terms first, second, etc. are used herein to describe various elements, components, regions, layers and / or portions, these members, components, regions, layers and / It is obvious that no. These terms are only used to distinguish one member, component, region, layer or section from another region, layer or section. Thus, a first member, component, region, layer or section described below may refer to a second member, component, region, layer or section without departing from the teachings of the present invention.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 도시한 단면도이다.1 is a cross-sectional view illustrating a semiconductor package according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지(100)는 리드 프레임(110), 제 1 인캡슐란트(120), 접착 부재(130), 반도체 다이(140), 도전성 와이어(150) 및 제 2 인캡슐란트(160)를 포함한다. Referring to FIG. 1, a semiconductor package 100 according to an embodiment of the present invention includes a lead frame 110, a first encapsulant 120, an adhesive member 130, a semiconductor die 140, a conductive wire 150 and a second encapsulant 160.

상기 리드 프레임(110)은 다이 패드(111) 및 다수의 리드(112)를 포함한다. 상기 리드 프레임(110)은 구리로 이루어질 수 있다.The lead frame 110 includes a die pad 111 and a plurality of leads 112. The lead frame 110 may be made of copper.

상기 다이 패드(111)는 대략 사각 판 형태로, 네 개의 변과 네 개의 모서리를 갖는다. 상기 다이 패드(111)는 상면이 하프 에칭되므로, 상기 다이 패드(111)의 두께는 상기 리드(112)의 두께보다 얇게 형성된다. 즉, 상기 다이 패드(111)의 하면과 리드(112)의 하면은 동일한 평면을 이루고, 상기 다이 패드(111)의 상면은 상기 리드(112)의 상면보다 낮게 형성된다. 이러한 다이 패드(111)에는 반도체 다이(140)가 안착될 수 있다. The die pad 111 has a substantially rectangular plate shape and has four sides and four corners. Since the top surface of the die pad 111 is half-etched, the thickness of the die pad 111 is formed to be thinner than the thickness of the lead 112. That is, the lower surface of the die pad 111 and the lower surface of the lead 112 form the same plane, and the upper surface of the die pad 111 is formed lower than the upper surface of the lead 112. The semiconductor die 140 may be seated on the die pad 111.

상기 다수의 리드(112)는 다이 패드(111)의 네 변에서 이격되어, 각 변과 수직한 방향으로 배열되도록 배치될 수 있다. 즉, 상기 다수의 리드(112)는 상기 다이 패드(111)에서 이격되어, 상기 다이 패드(111)의 외주연에 서로 이격되도록 배열될 수 있다. 상기 다수의 리드(112)는 서로 이격되어, 서로 전기적으로 분리되어 있다.The plurality of leads 112 may be spaced from four sides of the die pad 111 and arranged in a direction perpendicular to each side. That is, the plurality of leads 112 may be spaced apart from the die pad 111 and may be spaced apart from each other on the outer periphery of the die pad 111. The plurality of leads 112 are separated from each other and electrically separated from each other.

상기 제 1 인캡슐란트(120)는 상기 리드 프레임(110)의 일부를 인캡슐레이션 한다. 구체적으로, 상기 제 1 인캡슐란트(120)는 상기 리드 프레임(110)의 하부를 인캡슐레이션한다. 상기 제 1 인캡슐란트(120)는 상기 다이 패드(111)와 다수의 리드(112) 사이 및 다수의 리드(112)의 외주연에 형성된다. 또한, 상기 제 1 인캡슐란트(120)의 높이는 상기 다이 패드(111)의 높이 보다 높게 형성되고, 상기 다수의 리드(112)의 높이 보다 낮게 형성된다. 따라서, 상기 다이 패드(111)와 상기 제 1 인캡슐란트(120) 사이 및 제 1 인캡슐란트(120)와 다수의 리드(112) 사이에는 각각 단차가 형성된다. 특히, 상기 다이 패드(111)와 다수의 리드(112) 사이에 위치하는 제 1 인캡슐란트(120)는 상기 다이 패드(111)의 높이 보다 높게 형성되므로 댐 역할을 한다. 다시 말해, 상기 제 1 인캡슐란트(120)는 상기 다이 패드(111)에 도포되는 접착 부재(130)가 다이 패드(111) 옆으로 흘러내리지 않도록 막아주는 댐 역할을 한다. 따라서, 상기 제 1 인캡슐란트(120)는 레진 댐이라고 불리기도 한다. 상기 제 1 인캡슐란트(120)는 전기적 절연재를 사용하며, 에폭시 계열의 수지로 형성되는 것이 바람직하다. The first encapsulant 120 encapsulates a portion of the lead frame 110. Specifically, the first encapsulant 120 encapsulates the lower portion of the lead frame 110. The first encapsulant 120 is formed between the die pad 111 and the plurality of leads 112 and the outer periphery of the plurality of leads 112. The height of the first encapsulant 120 is higher than the height of the die pad 111 and is lower than the height of the plurality of leads 112. Accordingly, a step is formed between the die pad 111 and the first encapsulant 120, and between the first encapsulant 120 and the plurality of leads 112. Particularly, the first encapsulant 120 positioned between the die pad 111 and the plurality of leads 112 is formed to be higher than the height of the die pad 111, thereby acting as a dam. In other words, the first encapsulant 120 serves as a dam to prevent the adhesive member 130 applied to the die pad 111 from flowing down to the side of the die pad 111. Accordingly, the first encapsulant 120 may also be referred to as a resin dam. The first encapsulant 120 may be formed of an epoxy-based resin using an electrically insulating material.

만약, 상기 제 1 인캡슐란트(120)가 다이 패드(111)의 높이 보다 높지 않으면, 접착 부재(130)가 다이 패드(111) 옆으로 흘러 내리 수 있다. 따라서, 이 경우에는 접착 부재(130)가 흘러 내리지 않을 만큼 다이 패드(111)의 크기를 크게 형성해야 한다. 그러나, 본 발명에서는 다이 패드(111) 옆에 다이 패드(111)의 높이 보다 높은 제 1 인캡슐란트(120)가 형성되어 있으므로, 다이 패드(111)의 크기를 크게 하지 않으면서도 접착 부재(130)가 다이 패드(111) 옆으로 흘러 내리는 것을 방지할 수 있다. 따라서, 본 발명은 패키지의 사이즈를 줄일 수 있으며, 제품의 신뢰성을 향상시킬 수 있다. If the first encapsulant 120 is not higher than the height of the die pad 111, the adhesive member 130 may flow down to the side of the die pad 111. Therefore, in this case, the size of the die pad 111 must be made large enough to prevent the adhesive member 130 from flowing down. However, since the first encapsulant 120 higher than the height of the die pad 111 is formed beside the die pad 111 in the present invention, the size of the die pad 111 can be increased without increasing the size of the die pad 111, Can be prevented from flowing down to the side of the die pad 111. [ Therefore, the present invention can reduce the size of the package and improve the reliability of the product.

상기 접착 부재(130)는 반도체 다이(140)를 상기 다이 패드(111) 위에 부착시키는 역할을 한다. 상기 접착 부재(130)는 통상의 액상 에폭시 접착제가 사용될 수 있다. 이러한 액상 타입의 접착 부재(130)는 반도체 다이(140)를 다이 패드(111)에 부착시키기 위해 경화된다. 구체적으로, 상기 다이 패드(111) 위에 액상 타입의 접착 부재(130)를 도포하고 나서, 그 위에 반도체 다이(140)를 올리고 반도체 다이(140)를 눌러준다. 이때, 상기 접착 부재(130)는 반도체 다이(140)의 측면으로 새어 나오게 된다. 그러나, 상기 다이 패드(111) 옆에는 댐 역할을 하는 제 1 인캡슐란트(120)가 있으므로, 상기 접착 부재(130)는 다이 패드(111) 옆으로 흘러 내리지 않고 반도체 다이(140)의 측면을 커버하게 된다. 이때, 상기 접착 부재(130)는 반도체 다이(140)의 측면을 모두 커버하거나 일부만 커버할 수 있다. 따라서, 상기 접착 부재(130)는 반도체 다이(140)의 측면과 제 1 인캡슐란트(120) 사이에 위치하게 된다. 그리고 나서, 상기 접착 부재(130)를 경화시킴으로써 상기 반도체 다이(140)를 상기 다이 패드(111)에 부착시킬 수 있게 된다. 또한, 상기 접착 부재(130)는 필름 형태의 접착 테이프로 형성될 수도 있다.The adhesive member 130 serves to attach the semiconductor die 140 to the die pad 111. [ As the adhesive member 130, a conventional liquid epoxy adhesive can be used. This liquid type adhesive member 130 is hardened to attach the semiconductor die 140 to the die pad 111. [ More specifically, a liquid type adhesive member 130 is coated on the die pad 111, then the semiconductor die 140 is placed thereon and the semiconductor die 140 is pressed. At this time, the adhesive member 130 leaks to the side of the semiconductor die 140. However, since the first encapsulant 120 serving as a dam is provided on the side of the die pad 111, the adhesive member 130 does not flow down to the side of the die pad 111, . At this time, the adhesive member 130 may cover all or only part of the side surface of the semiconductor die 140. Accordingly, the adhesive member 130 is positioned between the side of the semiconductor die 140 and the first encapsulant 120. Then, the semiconductor die 140 can be attached to the die pad 111 by curing the bonding member 130. Further, the adhesive member 130 may be formed of an adhesive tape in the form of a film.

상기 반도체 다이(140)는 상기 다이 패드(111) 위에 안착되며, 상기 접착 부재(130)에 의해 상기 다이 패드(111)에 부착된다. 상기 반도체 다이(140)는 기본적으로 실리콘 재질로 구성되며 그 내부에는 다수의 반도체 소자들이 형성되어 있다. 상기 반도체 다이(140)의 상면에는 다수의 본드 패드(미도시)가 형성되어 있다. 상기 본드 패드에는 도전성 와이어(150)가 본딩되어, 상기 반도체 다이(140)를 상기 다수의 리드(112)에 전기적으로 연결시킨다. The semiconductor die 140 is seated on the die pad 111 and attached to the die pad 111 by the adhesive member 130. The semiconductor die 140 is basically made of a silicon material, and a plurality of semiconductor elements are formed in the semiconductor die 140. A plurality of bond pads (not shown) are formed on the upper surface of the semiconductor die 140. A conductive wire 150 is bonded to the bond pad to electrically connect the semiconductor die 140 to the plurality of leads 112.

상기 도전성 와이어(150)는 다수개가 형성될 수 있으며, 상기 반도체 다이(140)와 상기 다수의 리드(112)를 전기적으로 연결시키는 역할을 한다. 상기 도전성 와이어(150)의 일측은 상기 반도체 다이(140)의 본드 패드에 연결되고, 타측은 상기 다수의 리드(112)에 연결된다. 상기 도전성 와이어(150)는 Au, Ag, Au/Ni, Cu 또는 그 등가물로 형성될 수 있으나, 본 발명에서 그 재질을 한정하는 것은 아니다.A plurality of the conductive wires 150 may be formed to electrically connect the semiconductor die 140 and the plurality of leads 112. One side of the conductive wire 150 is connected to the bond pad of the semiconductor die 140 and the other side is connected to the plurality of leads 112. The conductive wire 150 may be formed of Au, Ag, Au / Ni, Cu, or the like, but is not limited thereto.

상기 제 2 인캡슐란트(160)는 상기 제 1 인캡슐란트(120)의 상부에 형성된다. 또한, 상기 제 2 인캡슐란트(160)는 상기 반도체 다이(140), 도전성 와이어(150) 및 다수의 리드(112)를 외부 환경으로부터 보호하기 위해 이들을 인캡슐레이션 한다. 상기 제 2 인캡슐란트(160)는 전기적 절연재를 사용하며, 에폭시 계열의 수지로 형성되는 것이 바람직하다.The second encapsulant 160 is formed on the first encapsulant 120. The second encapsulant 160 also encapsulates the semiconductor die 140, the conductive wires 150 and the plurality of leads 112 to protect them from the external environment. The second encapsulant 160 may be formed of an epoxy-based resin using an electrically insulating material.

이와 같이, 본 발명의 일 실시예에 따른 반도체 패키지(100)는 상면이 하프 에칭된 다이 패드(111)와 상기 다이 패드(111)의 높이 보다 높게 형성되어 댐 역할을 하는 제 1 인캡슐란트(120)를 구비함으로써, 다이 패드(111)에 도포된 접착 부재(130)가 흘러내리는 것을 방지할 수 있다. 이에 따라, 본 발명은 반도체 패키지(100)의 사이즈를 줄일 수 있으며, 반도체 패키지(100)의 신뢰성을 향상시킬 수 있게 된다. As described above, the semiconductor package 100 according to an embodiment of the present invention includes the die pad 111 having the top surface thereof half-etched and the first encapsulant (not shown) formed to be higher than the height of the die pad 111, 120, it is possible to prevent the adhesive member 130 applied to the die pad 111 from flowing down. Accordingly, the present invention can reduce the size of the semiconductor package 100 and improve the reliability of the semiconductor package 100.

또한, 본 발명의 일 실시예에 따른 반도체 패키지(100)는 다이 패드(111)와 상기 다이 패드(111)에 안착된 반도체 다이(140)를 구비하고, 상기 다이 패드(111)는 상면이 하프 에칭되므로 반도체 다이(140)와 외부 기판과의 거리가 짧아지게 된다. 이에 따라, 본 발명의 일 실시예에 따른 반도체 패키지(100)는 상기 반도체 다이(140)에서 발생하는 열을 외부로 빠르게 방출할 수 있게 된다. The semiconductor package 100 according to an embodiment of the present invention includes a die pad 111 and a semiconductor die 140 seated on the die pad 111. The die pad 111 has an upper surface, The distance between the semiconductor die 140 and the external substrate is shortened. Accordingly, the semiconductor package 100 according to an embodiment of the present invention can rapidly discharge heat generated from the semiconductor die 140 to the outside.

더불어, 본 발명의 일 실시예에 따른 반도체 패키지(100)는 상면이 하프 에칭된 다이 패드(111)를 구비하므로, 동일한 크기에 더 많은 반도체 다이(140)를 적층할 수 있게 된다. In addition, since the semiconductor package 100 according to an embodiment of the present invention includes the die pad 111 having the half-etched upper surface, more semiconductor die 140 can be stacked in the same size.

도 2는 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.2 is a cross-sectional view illustrating a semiconductor package according to another embodiment of the present invention.

도 2를 참조하면, 본 발명의 다른 실시예에 따른 반도체 패키지(200)는 리드 프레임(210), 제 1 인캡슐란트(120), 접착 부재(130), 반도체 다이(240), 도전성 와이어(150) 및 제 2 인캡슐란트(160)를 포함한다.Referring to FIG. 2, a semiconductor package 200 according to another embodiment of the present invention includes a lead frame 210, a first encapsulant 120, an adhesive member 130, a semiconductor die 240, 150 and a second encapsulant 160.

상기 리드 프레임(210)은 다이 패드(211) 및 다수의 리드(212)를 포함한다. 상기 리드 프레임(210)은 구리로 이루어질 수 있다.The lead frame 210 includes a die pad 211 and a plurality of leads 212. The lead frame 210 may be made of copper.

상기 다이 패드(211)는 대략 사각 판 형태로, 네 개의 변과 네 개의 모서리를 갖는다. 상기 다이 패드(211)는 상면의 일부가 하프 에칭되어 상기 다수의 리드(212)의 상면보다 낮게 형성된다. 구체적으로, 상기 다이 패드(211)의 중심부는 하프 에칭되고, 상기 다이 패드(211)의 가장자리가 상부로 돌출되게 형성된다. 즉, 상기 다이 패드(211)는 상부로 돌출된 돌출부(211a)를 포함하고, 상기 돌출부(211a)는 상기 다이 패드(211)의 가장자리를 따라서 형성된다. 따라서, 상기 다이 패드(211)는 상부가 개방된 박스 형태로 형성된다. 상기 다이 패드(211)에서 하프 에칭된 부분에는 반도체 다이(240)가 안착된다. The die pad 211 has a substantially rectangular plate shape and has four sides and four corners. A part of the upper surface of the die pad 211 is half-etched and formed lower than the upper surfaces of the plurality of leads 212. Specifically, the central portion of the die pad 211 is half-etched, and the edge of the die pad 211 protrudes upward. That is, the die pad 211 includes a protrusion 211a protruding upward, and the protrusion 211a is formed along the edge of the die pad 211. [ Accordingly, the die pad 211 is formed in the shape of a box having an open top. Semiconductor die 240 is seated in the half-etched portion of die pad 211.

상기 돌출부(211a)는 상기 다이 패드(211)에 도포되는 접착 부재(130)가 다이 패드(211) 옆으로 흘러내리지 않도록 막아주는 댐 역할을 한다. 만약, 상기 다이 패드(211)에 돌출부(211a)가 형성되지 않으면, 접착 부재(130)가 다이 패드(211) 옆으로 흘러 내릴 수 있다. 따라서, 이 경우 접착 부재(130)가 흘러 내리지 않을 만큼 다이 패드(211)의 크기를 크게 형성해야 한다. 그러나, 본 발명에서는 다이 패드(211)의 가장자리에 상부로 돌출된 돌출부(211a)가 형성되어 있으므로, 다이 패드(211)의 크기를 크게 하지 않으면서도 접착 부재(130)가 다이 패드(211) 옆으로 흘러 내리는 것을 방지할 수 있다. 따라서, 본 발명은 반도체 패키지의 사이즈를 줄일 수 있으며, 제품의 신뢰성을 향상시킬 수 있다.The protrusion 211a serves as a dam to prevent the adhesive member 130 applied to the die pad 211 from flowing down to the side of the die pad 211. [ If the protrusion 211a is not formed in the die pad 211, the adhesive member 130 may flow down to the side of the die pad 211. [ Therefore, in this case, the size of the die pad 211 must be large enough to prevent the adhesive member 130 from flowing down. However, since the protrusion 211a protruding upward is formed at the edge of the die pad 211 according to the present invention, the adhesive member 130 can be positioned adjacent to the die pad 211 without increasing the size of the die pad 211. [ Can be prevented. Therefore, the present invention can reduce the size of the semiconductor package and improve the reliability of the product.

상기 다수의 리드(212)는 다이 패드(211)의 네변에서 이격되어, 각 변과 수직한 방향으로 배열되도록 배치될 수 있다. 즉, 상기 다수의 리드(212)는 상기 다이 패드(211)에서 이격되어, 상기 다이 패드(211)의 외주연에 서로 이격되도록 배열될 수 있다. 상기 다수의 리드(212)는 서로 이격되어, 서로 전기적으로 분리되어 있다.The plurality of leads 212 may be arranged to be spaced from the four sides of the die pad 211 and arranged in a direction perpendicular to each side. That is, the plurality of leads 212 may be spaced apart from the die pad 211 and spaced apart from each other on the outer periphery of the die pad 211. The plurality of leads 212 are spaced apart from each other and electrically separated from each other.

상기 접착 부재(130)는 반도체 다이(240)를 상기 다이 패드(211) 위에 부착시키는 역할을 한다. 구체적으로 상기 다이 패드(211) 위에는 제 1 반도체 다이(241)가 부착 된다. 상기 접착 부재(130)는 통상의 액상 에폭시 접착제가 사용될 수 있다. 이러한 액상 타입의 접착 부재(130)는 제 1 반도체 다이(241)를 다이 패드(211)에 부착시키기 위해 경화된다. 구체적으로, 상기 다이 패드(211) 위에 액상 타입의 접착 부재(130)를 도포하고 나서, 그 위에 제 1 반도체 다이(241)를 올리고 상기 제 1 반도체 다이(241)를 눌러준다. 이때, 상기 접착 부재(130)는 제 1 반도체 다이(241)의 측면으로 새어 나오게 된다. 그러나, 상기 다이 패드(211)의 가장자리에는 댐 역할을 하는 돌출부(211a)가 형성되어 있으므로, 상기 접착 부재(130)는 다이 패드(211) 옆으로 흘러 내리지 않고 제 1 반도체 다이(241)의 측면을 커버하게 된다. 이때, 상기 접착 부재(130)는 제 1 반도체 다이(241)의 측면을 모두 커버하거나 일부만 커버할 수 있다. 따라서, 상기 접착 부재(130)는 제 1 반도체 다이(241)의 측면과 돌출부(211a) 사이에 위치하게 된다. 그리고 나서, 상기 접착 부재(130)를 경화시킴으로써 상기 제 1 반도체 다이(241)를 상기 다이 패드(211)에 부착시킬 수 있게 된다. 또한, 상기 접착 부재(130)는 필름 형태의 접착 테이프로 형성될 수도 있다.The bonding member 130 serves to attach the semiconductor die 240 to the die pad 211. Specifically, the first semiconductor die 241 is attached on the die pad 211. As the adhesive member 130, a conventional liquid epoxy adhesive can be used. This liquid type adhesive member 130 is cured to attach the first semiconductor die 241 to the die pad 211. [ Specifically, a liquid type adhesive member 130 is coated on the die pad 211, the first semiconductor die 241 is placed thereon, and the first semiconductor die 241 is pressed. At this time, the adhesive member 130 leaks to the side of the first semiconductor die 241. However, since the protrusion 211a serving as a dam is formed at the edge of the die pad 211, the adhesive member 130 does not flow down to the side of the die pad 211, . At this time, the adhesive member 130 may cover all or only part of the side surface of the first semiconductor die 241. Therefore, the adhesive member 130 is positioned between the side surface of the first semiconductor die 241 and the protrusion 211a. Then, the first semiconductor die 241 can be attached to the die pad 211 by curing the bonding member 130. Further, the adhesive member 130 may be formed of an adhesive tape in the form of a film.

상기 반도체 다이(240)는 상기 다이 패드(211) 위에 안착되며, 제 1 반도체 다이(241)와 제 2 반도체 다이(242)를 포함한다. 상기 제 1 반도체 다이(241)는 상기 접착 부재(130)에 의해 상기 다이 패드(211)에 부착된다. 또한, 상기 제 2 반도체 다이(242)는 상기 제 1 반도체 다이(241)의 상부에 안착되며, 접착 테이프(10)에 의해 상기 제 1 반도체 다이(241)에 부착될 수 있다. 물론, 상기 제 2 반도체 다이(242)는 액상 타입의 접착제에 의해 상기 제 1 반도체 다이(241)에 부착될 수도 있다. 상기 제 1 반도체 다이(241)의 상면 및 제 2 반도체 다이(242)의 상면에는 다수의 본드 패드(미도시)가 형성되어 있다. 상기 본드 패드에는 도전성 와이어(150)가 본딩되어, 상기 제 1 반도체 다이(241) 및 상기 제 2 반도체 다이(242)를 상기 다수의 리드(212)에 전기적으로 연결시킨다. The semiconductor die 240 is seated on the die pad 211 and includes a first semiconductor die 241 and a second semiconductor die 242. The first semiconductor die 241 is attached to the die pad 211 by the bonding member 130. The second semiconductor die 242 may also be seated on top of the first semiconductor die 241 and attached to the first semiconductor die 241 by an adhesive tape 10. Of course, the second semiconductor die 242 may be attached to the first semiconductor die 241 by a liquid type adhesive. A plurality of bond pads (not shown) are formed on the upper surface of the first semiconductor die 241 and the upper surface of the second semiconductor die 242. A conductive wire 150 is bonded to the bond pad to electrically connect the first semiconductor die 241 and the second semiconductor die 242 to the plurality of leads 212.

상기 도전성 와이어(150)는 다수개가 형성될 수 있으며, 상기 반도체 다이(240)와 상기 다수의 리드(212)를 전기적으로 연결시키는 역할을 한다. 구체적으로, 상기 도전성 와이어(150)의 일측은 상기 제 1 반도체 다이(241)의 본드 패드에 연결되고, 타측은 상기 다수의 리드(212)에 연결된다. 또한, 상기 도전성 와이어(150)의 일측은 상기 제 2 반도체 다이(242)의 본드 패드에 연결되고, 타측은 상기 다수의 리드(212)에 연결된다. A plurality of the conductive wires 150 may be formed to electrically connect the semiconductor die 240 and the plurality of leads 212. Specifically, one side of the conductive wire 150 is connected to the bond pad of the first semiconductor die 241, and the other side is connected to the plurality of leads 212. One side of the conductive wire 150 is connected to the bond pad of the second semiconductor die 242 and the other side is connected to the plurality of leads 212.

상기 제 2 인캡슐란트(160)는 상기 제 1 인캡슐란트(120)의 상부에 형성된다. 또한, 상기 제 2 인캡슐란트(160)는 상기 제 1,2 반도체 다이(241, 242), 도전성 와이어(150) 및 다수의 리드(212)를 외부 환경으로부터 보호하기 위해 이들을 인캡슐레이션 한다. 상기 제 2 인캡슐란트(160)는 전기적 절연재를 사용하며, 에폭시 계열의 수지로 형성되는 것이 바람직하다.The second encapsulant 160 is formed on the first encapsulant 120. The second encapsulant 160 encapsulates the first and second semiconductor dies 241 and 242, the conductive wire 150 and the plurality of leads 212 to protect them from the external environment. The second encapsulant 160 may be formed of an epoxy-based resin using an electrically insulating material.

도 3은 본 발명에 따른 반도체 패키지의 제조 방법을 도시한 순서도이다. 도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도이다.3 is a flowchart showing a method of manufacturing a semiconductor package according to the present invention. 4A to 4F are cross-sectional views illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention.

도 3을 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법은 리드 프레임 준비 단계(S1), 제 1 인캡슐레이션 단계(S2), 하프 에칭 단계(S3), 반도체 다이 부착 단계(S4) 및 제 2 인캡슐레이션 단계(S5)를 포함한다. 이하에서는 도 3의 각 단계들을 도 4a 내지 도 4f를 참조하여 설명하기로 한다.Referring to FIG. 3, a method of manufacturing a semiconductor package according to an embodiment of the present invention includes a lead frame preparation step S1, a first encapsulation step S2, a half etching step S3, S4) and a second encapsulation step (S5). Hereinafter, the respective steps of FIG. 3 will be described with reference to FIGS. 4A to 4F.

상기 리드 프레임 준비 단계(S1)에서는, 도 4a에 도시된 바와 같이, 다이 패드(111')와 다수의 리드(112)로 구성된 리드 프레임(110)을 준비한다. 상기 리드 프레임 준비 단계(S1)에서 상기 다이 패드(111')의 상부와 다수의 리드(112)의 상부는 서로 연결되어 있으며, 상기 다이 패드(111')의 하부와 다수의 리드(112)의 하부는 서로 이격되어 있다. In the lead frame preparation step S1, as shown in FIG. 4A, a lead frame 110 composed of a die pad 111 'and a plurality of leads 112 is prepared. In the lead frame preparation step S1, the upper part of the die pad 111 'and the upper part of the plurality of leads 112 are connected to each other, and the lower part of the die pad 111' The lower parts are spaced apart from each other.

상기 제 1 인캡슐레이션 단계(S2)에서는, 도 4b에 도시된 바와 같이, 상기 리드 프레임(110)의 하부를 제 1 인캡슐란트(120)로 인캡슐레이션 한다. In the first encapsulation step S2, as shown in FIG. 4B, the lower portion of the lead frame 110 is encapsulated by the first encapsulant 120. In this case, as shown in FIG.

상기 하프 에칭 단계(S3)에서는, 도 4c에 도시된 바와 같이, 상기 다이 패드(111')의 상면을 하프 에칭한다. 하프 에칭된 다이 패드(111)의 상면은 상기 제 1 인캡슐란트(120)의 상면보다 낮게 형성된다. 또한, 상기 하프 에칭 단계(S3)에서는 상기 다이 패드(111')의 상면 전체가 하프 에칭된다. 이러한 하프 에칭에 의해, 상기 다이 패드(111)와 다수의 리드(112)는 서로 분리된다. In the half etching step S3, as shown in FIG. 4C, the upper surface of the die pad 111 'is half-etched. The upper surface of the half-etched die pad 111 is formed lower than the upper surface of the first encapsulant 120. In the half-etching step S3, the entire top surface of the die pad 111 'is half-etched. By this half-etching, the die pad 111 and the plurality of leads 112 are separated from each other.

상기 반도체 다이 부착 단계(S4)는 하프 에칭된 다이 패드(111)의 상면에 반도체 다이(140)를 부착하는 단계이다. 먼저, 도 4d에 도시된 바와 같이, 상기 반도체 다이 부착 단계(S4)에서는 하프 에칭된 다이 패드(111)의 상면에 액상 타입의 접착 부재(130)를 도포한다. 그리고 나서, 도 4e에 도시된 바와 같이, 상기 접착 부재(130) 위에 반도체 다이(140)를 올리고, 상기 반도체 다이(140)를 눌러준다. 이에 따라, 상기 접착 부재(130)는 반도체 다이(140)의 측면으로 새어 나오게 된다. 그러나, 상기 다이 패드(111) 옆에는 다이 패드(111)의 높이 보다 높게 형성된 제 1 인캡슐란트(120)가 있으므로, 상기 접착 부재(130)는 다이 패드(111) 옆으로 흘러 내리지 않고 반도체 다이(140)의 측면을 커버하게 된다. 그리고 나서, 상기 접착 부재(130)를 경화시킴으로써 상기 반도체 다이(140)를 상기 다이 패드(111)에 부착시킨다. 또한, 상기 반도체 다이 부착 단계(S4)에서는 상기 반도체 다이(140)와 다수의 리드(112) 사이를 도전성 와이어(150)로 연결한다. The semiconductor die attaching step S4 is a step of attaching the semiconductor die 140 to the upper surface of the half-etched die pad 111. [ First, as shown in FIG. 4D, in the semiconductor die attaching step S4, a liquid type adhesive member 130 is applied to the upper surface of the half-etched die pad 111. FIG. Then, as shown in FIG. 4E, the semiconductor die 140 is placed on the adhesive member 130, and the semiconductor die 140 is pressed. Accordingly, the adhesive member 130 leaks to the side of the semiconductor die 140. However, since the first encapsulant 120 is formed on the side of the die pad 111 higher than the height of the die pad 111, the adhesive member 130 does not flow to the side of the die pad 111, (140). Then, the semiconductor die 140 is adhered to the die pad 111 by hardening the adhesive member 130. In the step of attaching the semiconductor die (S4), the semiconductor die (140) and the plurality of leads (112) are connected by a conductive wire (150).

상기 제 2 인캡슐레이션 단계(S5)에서는, 도 4f에 도시된 바와 같이, 상기 리드 프레임(110)의 상부를 제 2 인캡슐란트(160)로 인캡슐레이션 한다. 상기 제 2 인캡슐란트(160)는 상기 제 1 인캡슐란트(120)의 상부에 형성되며, 반도체 다이(140), 도전성 와이어(150) 및 다수의 리드(112)를 인캡슐레이션 한다. 이에 따라, 본 발명의 일 실시예에 따른 반도체 패키지(100)가 완성된다.In the second encapsulation step S5, the upper portion of the lead frame 110 is encapsulated in the second encapsulant 160, as shown in FIG. 4F. The second encapsulant 160 is formed on the first encapsulant 120 and encapsulates the semiconductor die 140, the conductive wire 150 and the plurality of leads 112. Thus, the semiconductor package 100 according to the embodiment of the present invention is completed.

도 5a 내지 도 5f는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도이다. 5A to 5F are cross-sectional views illustrating a method of manufacturing a semiconductor package according to another embodiment of the present invention.

도 3을 참조하면, 본 발명에 따른 반도체 패키지의 제조 방법은 리드 프레임 준비 단계(S1), 제 1 인캡슐레이션 단계(S2), 하프 에칭 단계(S3), 반도체 다이 부착 단계(S4) 및 제 2 인캡슐레이션 단계(S5)를 포함한다. 이하에서는 도 3의 각 단계들을 도 5a 내지 도 5f를 참조하여 설명하기로 한다.Referring to FIG. 3, a method of manufacturing a semiconductor package according to the present invention includes a lead frame preparation step S1, a first encapsulation step S2, a half etching step S3, a semiconductor die attach step S4, 2 encapsulation step S5. Hereinafter, the respective steps of FIG. 3 will be described with reference to FIGS. 5A to 5F.

상기 리드 프레임 준비 단계(S1)에서는, 도 5a에 도시된 바와 같이, 다이 패드(211')와 다수의 리드(212)로 구성된 리드 프레임(210)을 준비한다. 상기 리드 프레임 준비 단계(S1)에서 상기 다이 패드(211')의 상부와 다수의 리드(212)의 상부는 서로 연결되어 있으며, 상기 다이 패드(111')의 하부와 다수의 리드(112)의 하부는 서로 이격되어 있다.In the lead frame preparing step S1, as shown in FIG. 5A, a lead frame 210 composed of a die pad 211 'and a plurality of leads 212 is prepared. In the lead frame preparation step S1, the upper part of the die pad 211 'and the upper part of the plurality of leads 212 are connected to each other, and the lower part of the die pad 111' The lower parts are spaced apart from each other.

상기 제 1 인캡슐레이션 단계(S2)에서는, 도 5b에 도시된 바와 같이, 상기 리드 프레임(210)의 하부를 제 1 인캡슐란트(120)로 인캡슐레이션 한다. In the first encapsulation step S2, as shown in FIG. 5B, the lower portion of the lead frame 210 is encapsulated by the first encapsulant 120. In this case, as shown in FIG.

상기 하프 에칭 단계(S3)에서는, 도 5c에 도시된 바와 같이, 상기 다이 패드(211')의 상면의 일부를 하프 에칭한다. 구체적으로, 상기 하프 에칭 단계(S3)에서는 상기 다이 패드(211')의 중심부를 하프 에칭한다. 또한, 상기 하프 에칭 단계(S3)에서는 다이 패드(211')와 다수의 리드(212) 사이를 에칭하여, 다이 패드(211)와 다수의 리드(212)를 서로 분리시킨다. 따라서, 하프 에칭된 다이 패드(211)의 가장자리는 상부로 돌출되게 형성된다. 즉, 상기 다이 패드(211)는 상부로 돌출된 돌출부(211a)를 포함하고, 상기 돌출부(211a)는 상기 다이 패드(211)의 가장자리를 따라서 형성된다. 하프 에칭된 다이 패드(211)의 상면은 상기 제 1 인캡슐란트(120)의 상면보다 낮게 형성된다. In the half-etching step S3, a part of the top surface of the die pad 211 'is half-etched as shown in FIG. 5C. Specifically, in the half-etching step S3, the central portion of the die pad 211 'is half-etched. In the half-etching step S3, the die pad 211 'and the plurality of leads 212 are etched to separate the die pad 211 and the plurality of leads 212 from each other. Therefore, the edge of the half-etched die pad 211 is formed so as to protrude upward. That is, the die pad 211 includes a protrusion 211a protruding upward, and the protrusion 211a is formed along the edge of the die pad 211. [ The upper surface of the half-etched die pad 211 is formed lower than the upper surface of the first encapsulant 120.

상기 반도체 다이 부착 단계(S4)는 하프 에칭된 다이 패드(211)의 상면에 반도체 다이(240)를 부착하는 단계이다. 먼저, 도 5d에 도시된 바와 같이, 상기 반도체 다이 부착 단계(S4)에서는 하프 에칭된 다이 패드(211)의 상면에 액상 타입의 접착 부재(130)를 도포한다. 그리고 나서, 도 5e에 도시된 바와 같이, 상기 접착 부재(130) 위에 제 1 반도체 다이(241)를 올리고, 상기 제 1 반도체 다이(241)를 눌러준다. 이에 따라, 상기 접착 부재(130)는 제 1 반도체 다이(241)의 측면으로 새어 나오게 된다. 그러나, 상기 다이 패드(211)의 가장자리에는 돌출부(211a)가 형성되어 있으므로, 상기 접착 부재(130)는 다이 패드(211) 옆으로 흘러 내리지 않고 제 1 반도체 다이(241)의 측면을 커버하게 된다. 그리고 나서, 상기 접착 부재(130)를 경화시킴으로써 상기 제 1 반도체 다이(241)를 상기 다이 패드(211)에 부착시킨다. 또한, 상기 반도체 다이 부착 단계(S4)에서는 상기 제 1 반도체 다이(241)의 상부에 접착 테이프(10)를 사용하여 제 2 반도체 다이(242)를 부착한다. 그리고 나서, 상기 제 1 반도체 다이(241)와 다수의 리드(212) 사이 및 제 2 반도체 다이(242)와 다수의 리드(212) 사이를 도전성 와이어(150)로 연결한다. The step of attaching the semiconductor die (S4) is a step of attaching the semiconductor die 240 to the upper surface of the half-etched die pad 211. First, as shown in FIG. 5D, in the semiconductor die attaching step S4, a liquid type adhesive member 130 is applied to the upper surface of the half-etched die pad 211. FIG. Then, as shown in FIG. 5E, the first semiconductor die 241 is placed on the adhesive member 130, and the first semiconductor die 241 is pressed. As a result, the adhesive member 130 leaks to the side of the first semiconductor die 241. However, since the protrusion 211a is formed at the edge of the die pad 211, the adhesive member 130 covers the side surface of the first semiconductor die 241 without flowing down to the side of the die pad 211 . Then, the first semiconductor die 241 is adhered to the die pad 211 by curing the adhesive member 130. Further, in the step of attaching the semiconductor die (S4), the second semiconductor die 242 is attached using the adhesive tape 10 on the first semiconductor die 241. The conductive wires 150 are then connected between the first semiconductor die 241 and the plurality of leads 212 and between the second semiconductor die 242 and the plurality of leads 212.

상기 제 2 인캡슐레이션 단계(S5)에서는, 도 5f에 도시된 바와 같이, 상기 리드 프레임(210)의 상부를 제 2 인캡슐란트(160)로 인캡슐레이션 한다. 상기 제 2 인캡슐란트(160)는 상기 제 1 인캡슐란트(120)의 상부에 형성되며, 제 1 반도체 다이(241), 제 2 반도체 다이(242), 도전성 와이어(150) 및 다수의 리드(212)를 인캡슐레이션 한다. 이에 따라, 본 발명의 다른 실시예에 따른 반도체 패키지(200)가 완성된다.In the second encapsulation step S5, as shown in FIG. 5F, the upper portion of the lead frame 210 is encapsulated by the second encapsulant 160. In the second encapsulation step S5, as shown in FIG. The second encapsulant 160 is formed on the first encapsulant 120 and includes a first semiconductor die 241, a second semiconductor die 242, a conductive wire 150, Lt; RTI ID = 0.0 > 212 < / RTI > Thus, the semiconductor package 200 according to another embodiment of the present invention is completed.

이상에서 설명한 것은 본 발명에 의한 반도체 패키지 및 그의 제조 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.It is to be understood that the present invention is not limited to the above-described embodiment, and that various modifications and variations can be made in the present invention without departing from the scope of the present invention. It will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the present invention.

100, 200: 반도체 패키지 110, 210: 리드 프레임
111, 211: 다이 패드 211a: 돌출부
112, 212: 리드 120: 제 1 인캡슐란트
130: 접착 부재 140, 240: 반도체 다이
241: 제 1 반도체 다이 242: 제 2 반도체 다이
150: 도전성 와이어 160: 제 2 인캡슐란트100, 200: semiconductor package 110, 210: lead frame
111, 211: die pad 211a:
112, 212: lead 120: first encapsulant
130: Adhesive member 140, 240: Semiconductor die
241: first semiconductor die 242: second semiconductor die
150: conductive wire 160: second encapsulant

Claims (16)

상면이 하프 에칭된 다이 패드와 상기 다이 패드의 외주연에 형성된 다수의 리드를 포함하는 리드 프레임;
상기 리드 프레임의 하부를 인캡슐레이션하는 제 1 인캡슐란트;
상기 다이 패드에 안착된 반도체 다이; 및
상기 다이 패드와 반도체 사이에 개재된 접착 부재를 포함하고,
상기 제 1 인캡슐란트는 상기 다이 패드와 다수의 리드 사이에 위치하고, 상기 제 1 인캡슐란트의 높이는 상기 다이 패드의 높이보다 높게 형성되며,
상기 접착 부재는 상기 반도체 다이를 상기 다이 패드 및 상기 제 1 인캡슐란트에 부착시키고,
상기 접착 부재는 상기 반도체 다이의 측면과 상기 제 1 인캡슐란트 사이에 위치하여, 상기 반도체 다이의 측면과 상기 제 1 인캡슐란트의 측면에 접촉된 것을 특징으로 하는 반도체 패키지.A lead frame including a die pad having an upper surface half-etched and a plurality of leads formed on an outer periphery of the die pad;
A first encapsulant encapsulating a lower portion of the lead frame;
A semiconductor die mounted on the die pad; And
And an adhesive member interposed between the die pad and the semiconductor,
Wherein the first encapsulant is positioned between the die pad and the plurality of leads, the height of the first encapsulant is higher than the height of the die pad,
The adhesive member attaching the semiconductor die to the die pad and the first encapsulant,
Wherein the adhesive member is located between a side of the semiconductor die and the first encapsulant and is in contact with a side of the semiconductor die and a side of the first encapsulant. 제 1 항에 있어서,
상기 접착 부재는 액상 타입의 에폭시 접착제 또는 접착 테이프로 형성되며,
상기 제 1 인캡슐란트는 상기 접착 부재가 상기 다이 패드 옆으로 흘러 내리는 것을 방지하는 것을 특징으로 하는 반도체 패키지.The method according to claim 1,
Wherein the adhesive member is formed of a liquid type epoxy adhesive or an adhesive tape,
Wherein the first encapsulant prevents the adhesive member from flowing to the side of the die pad. 제 1 항에 있어서,
상기 접착 부재는 상기 반도체 다이의 측면 중 적어도 일부를 커버하는 것을 특징으로 하는 반도체 패키지.The method according to claim 1,
Wherein the adhesive member covers at least a part of the side surface of the semiconductor die. 제 1 항에 있어서,
상기 반도체 다이와 상기 다수의 리드를 전기적으로 연결하는 도전성 와이어; 및
상기 반도체 다이, 도전성 와이어 및 다수의 리드를 인캡슐레이션하는 제 2 인캡슐란트를 더 포함하는 것을 특징으로 하는 반도체 패키지.The method according to claim 1,
A conductive wire electrically connecting the semiconductor die and the plurality of leads; And
Further comprising a second encapsulant encapsulating the semiconductor die, the conductive wire and the plurality of leads. 삭제delete 삭제delete 삭제delete 삭제delete 다이 패드와 상기 다이 패드의 외주연에 형성된 다수의 리드를 포함하는 리드 프레임을 준비하는 리드 프레임 준비 단계;
상기 리드 프레임의 하부를 제 1 인캡슐란트로 인캡슐레이션 하는 제 1 인캡슐레이션 단계;
상기 다이 패드의 상면을 하프 에칭하는 하프 에칭 단계;
상기 하프 에칭된 다이 패드에 반도체 다이를 부착하는 반도체 다이 부착 단계; 및
상기 반도체 다이를 제 2 인캡슐란트로 인캡슐레이션 하는 제 2 인캡슐레이션 단계; 를 포함하고,
상기 하프 에칭 단계에서는 상기 다이 패드의 상면 전체가 하프 에칭되고, 상기 제 1 인캡슐란트의 높이는 하프 에칭된 다이 패드의 높이보다 높으며,
상기 반도체 다이 부착 단계에서는 접착 부재를 통해 상기 반도체 다이를 상기 하프 에칭된 다이 패드 및 상기 제 1 인캡슐란트에 부착시키고,
상기 접착 부재는 상기 반도체 다이의 측면과 상기 제 1 인캡슐란트 사이에 위치하여, 상기 반도체 다이의 측면과 상기 제 1 인캡슐란트의 측면에 접촉하는 것을 특징으로 하는 반도체 패키지의 제조 방법.A lead frame preparation step of preparing a lead frame including a die pad and a plurality of leads formed on an outer periphery of the die pad;
A first encapsulation step of encapsulating the lower portion of the lead frame with a first encapsulant;
A half-etching step of half-etching the upper surface of the die pad;
Attaching a semiconductor die to the half-etched die pad; And
A second encapsulation step of encapsulating the semiconductor die with a second encapsulant; Lt; / RTI >
The height of the first encapsulant is higher than the height of the half-etched die pad,
Attaching the semiconductor die to the half-etched die pad and the first encapsulant through an adhesive member in the semiconductor die attach step,
Wherein the adhesive member is located between the side of the semiconductor die and the first encapsulant and contacts the side of the semiconductor die and the side of the first encapsulant. 삭제delete 제 9 항에 있어서,
상기 반도체 다이 부착 단계에서는 상기 하프 에칭된 다이 패드의 상면에 접착 부재를 도포하고, 상기 접착 부재 위에 반도체 다이를 올리고 상기 반도체 다이를 눌러주며, 상기 접착 부재를 경화시키는 것을 특징으로 하는 반도체 패키지의 제조 방법.10. The method of claim 9,
Wherein the semiconductor die attaching step applies an adhesive member to the upper surface of the half-etched die pad, raises the semiconductor die on the adhesive member, presses the semiconductor die, and cures the adhesive member. Way. 제 11 항에 있어서,
상기 접착 부재는 상기 반도체 다이의 측면으로 새어 나오고, 상기 제 1 인캡슐란트는 상기 접착 부재가 다이 패드 옆으로 흘러 내리는 것을 방지하는 것을 특징으로 하는 반도체 패키지의 제조 방법.12. The method of claim 11,
Wherein the adhesive member leaks to the side of the semiconductor die and the first encapsulant prevents the adhesive member from flowing to the side of the die pad. 삭제delete 삭제delete 삭제delete 제 9 항에 있어서,
상기 반도체 다이 부착 단계에서는 상기 반도체 다이와 상기 다수의 리드를 도전성 와이어로 연결하는 것을 특징으로 하는 반도체 패키지의 제조 방법.10. The method of claim 9,
Wherein the step of attaching the semiconductor die connects the semiconductor die and the plurality of leads with a conductive wire.
KR1020150145398A 2015-10-19 2015-10-19 Semiconductor package and fabricating method thereof KR101686349B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150145398A KR101686349B1 (en) 2015-10-19 2015-10-19 Semiconductor package and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150145398A KR101686349B1 (en) 2015-10-19 2015-10-19 Semiconductor package and fabricating method thereof

Publications (1)

Publication Number Publication Date
KR101686349B1 true KR101686349B1 (en) 2016-12-13

Family

ID=57574885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150145398A KR101686349B1 (en) 2015-10-19 2015-10-19 Semiconductor package and fabricating method thereof

Country Status (1)

Country Link
KR (1) KR101686349B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102605701B1 (en) * 2022-06-20 2023-11-29 해성디에스 주식회사 Semiconductor package and method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060059575A (en) * 2004-11-29 2006-06-02 삼성전자주식회사 Semiconductor package with minute protrusion on die pad
JP2010232216A (en) * 2009-03-25 2010-10-14 Toppan Printing Co Ltd Semiconductor element substrate, method for manufacturing the same, and semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060059575A (en) * 2004-11-29 2006-06-02 삼성전자주식회사 Semiconductor package with minute protrusion on die pad
JP2010232216A (en) * 2009-03-25 2010-10-14 Toppan Printing Co Ltd Semiconductor element substrate, method for manufacturing the same, and semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102605701B1 (en) * 2022-06-20 2023-11-29 해성디에스 주식회사 Semiconductor package and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US6646339B1 (en) Thin and heat radiant semiconductor package and method for manufacturing
US6798049B1 (en) Semiconductor package and method for fabricating the same
US6818980B1 (en) Stacked semiconductor package and method of manufacturing the same
US6605866B1 (en) Stackable semiconductor package and method for manufacturing same
JP5011115B2 (en) Multi-chip lead frame semiconductor package
TWI453838B (en) No lead package with heat spreader
CN108987358A (en) Thermal interfacial material with different thickness in packaging part
US6853059B1 (en) Semiconductor package having improved adhesiveness and ground bonding
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
US20080036051A1 (en) Quad flat package
JP5557204B2 (en) Integrated circuit package system and manufacturing system thereof
US11031356B2 (en) Semiconductor package structure for improving die warpage and manufacturing method thereof
WO2009010716A1 (en) Semiconductor chip package with bent outer leads
US7564123B1 (en) Semiconductor package with fastened leads
CN112530880A (en) Semiconductor device and method for manufacturing semiconductor device
WO2006090304A1 (en) An integrated circuit package device with improved bond pad connections, a leadframe and an electronic device
US7642638B2 (en) Inverted lead frame in substrate
US9331003B1 (en) Integrated circuit packaging system with pre-molded leadframe and method of manufacture thereof
KR100391094B1 (en) Dual die package and manufacturing method thereof
JP2016167577A (en) Resin sealed semiconductor device and manufacturing method of the same
KR101686349B1 (en) Semiconductor package and fabricating method thereof
US20180247886A1 (en) Electronic package structure and method for manufacturing the same
JP6487584B1 (en) Pressure sensor package structure
US8723334B2 (en) Semiconductor device including semiconductor package
KR20210062131A (en) Semiconductor package and manufacturing method thereof

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191209

Year of fee payment: 4