KR101678619B1 - 하드웨어 기반의 보안 장치 및 이를 이용한 보안 방법 - Google Patents
하드웨어 기반의 보안 장치 및 이를 이용한 보안 방법 Download PDFInfo
- Publication number
- KR101678619B1 KR101678619B1 KR1020150059010A KR20150059010A KR101678619B1 KR 101678619 B1 KR101678619 B1 KR 101678619B1 KR 1020150059010 A KR1020150059010 A KR 1020150059010A KR 20150059010 A KR20150059010 A KR 20150059010A KR 101678619 B1 KR101678619 B1 KR 101678619B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- security
- state
- voltage
- gate electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 230000006378 damage Effects 0.000 claims description 22
- 238000011084 recovery Methods 0.000 claims description 22
- 230000015556 catabolic process Effects 0.000 claims description 19
- 238000012544 monitoring process Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 2
- 230000005641 tunneling Effects 0.000 claims description 2
- 230000006866 deterioration Effects 0.000 description 22
- 239000010410 layer Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 229910008062 Si-SiO2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910006403 Si—SiO2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910003090 WSe2 Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052961 molybdenite Inorganic materials 0.000 description 1
- 229910052982 molybdenum disulfide Inorganic materials 0.000 description 1
- CWQXQMHSOZUFJS-UHFFFAOYSA-N molybdenum disulfide Chemical compound S=[Mo]=S CWQXQMHSOZUFJS-UHFFFAOYSA-N 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/81—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer by operating on the power supply, e.g. enabling or disabling power-on, sleep or resume operations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L63/00—Network architectures or network communication protocols for network security
- H04L63/02—Network architectures or network communication protocols for network security for separating internal from external traffic, e.g. firewalls
- H04L63/0209—Architectural arrangements, e.g. perimeter networks or demilitarized zones
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
- G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L63/00—Network architectures or network communication protocols for network security
- H04L63/14—Network architectures or network communication protocols for network security for detecting or protecting against malicious traffic
- H04L63/1408—Network architectures or network communication protocols for network security for detecting or protecting against malicious traffic by monitoring network traffic
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
- H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
- H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L63/00—Network architectures or network communication protocols for network security
- H04L63/10—Network architectures or network communication protocols for network security for controlling access to devices or network resources
- H04L63/105—Multiple levels of security
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computing Systems (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
하드웨어 기반의 선택적 보안 장치 및 이를 이용한 보안 방법이 개시된다. 본 발명에 따른 보안 장치는, 소스 전극, 드레인 전극 및 적어도 두 개의 전극으로 구성된 게이트 전극을 구비하는 트랜지스터 및 게이트 전극에 인가되는 전압의 크기를 조절함으로써, 1단계 보안 상태 또는 2단계 보안 상태를 선택적으로 설정하는 컨트롤러를 포함한다. 본 발명에 의하면, 기존의 하드웨어 보안방식에서 요구되는 별도의 칩을 위한 추가 공간이 필요 없기 때문에 공간의 용이성과 경제성을 지닌, 복구 가능한 하드웨어 기반의 보안이 가능해진다. 또한, 복구 가능한 보안 상태와 복구 불가능한 보안 상태를 선택적으로 적용함으로써, 하드웨어 기반의 강화된 보안 방식을 구현할 수 있다.
Description
본 발명은 하드웨어 기반의 선택적 보안 장치 및 이를 이용한 보안 방법에 관한 것으로, 더욱 상세하게는, 보안용 트랜지스터를 이용하여, 보안 등급에 따라 보안 상태를 선택적으로 적용할 수 있는 하드웨어 기반의 선택적 보안 장치 및 보안 방법에 관한 것이다.
모바일을 포함해 현재까지 사용되는 보안방식은 대부분 소프트웨어만으로 이루어져 있다. 하지만, 소프트웨어로 이루어진 보안은 리버스 엔지니어링(reverse engineering)을 통한 보안 기능의 역추적, 입력값의 복제, 소프트웨어의 위변조에 관련된 문제점이 존재했다.
이러한 소프트웨어 기반의 보안이 가지는 문제점은 금융정보 등 개인 정보가 중요해진 오늘날에 이르러 더 이상 간과할 수 없게 되었다. 따라서, 더욱 완벽한 보안을 구축하기 위한 새로운 방식의 보안이 요구되고 있다.
새로운 보안 방식 중 하나는 하드웨어를 이용한 보안이다. 현재 채택되고 있는 대표적인 하드웨어 보안방식은 하드웨어의 보안영역과 중앙처리장치를 물리적으로 분리하여 사용한다. 이러한 방식은 저장공간의 보안성, 입력의 보안성, 부팅의 보안성을 갖추는데 미흡할 뿐만 아니라, 무엇보다 별도의 하드웨어 보안용칩이 반드시 필요했기에 원가상승이라는 단점을 피할 수 없다.
또 다른 하드웨어 보안방식으로, 디가우징(degaussing) 방식, 로우레벨포맷(low level format) 방식 등이 있는데, 이들은 오직 하드웨어의 파괴에만 초점을 두고 있었다. 즉, 파괴된 시스템을 복구할 수 있는 방법이 없었다.
본 발명은 상기 문제점을 감안하여 안출된 것으로, 본 발명의 목적은, 기존의 하드웨어 보안방식에서 요구되는 별도의 칩을 위한 추가 공간이 필요 없고, 복구를 가능하게 하는 하드웨어적 보안 방식을 제공함에 있다.
또한, 복구 가능한 보안 상태와 복구 불가능한 보안 상태를 선택적으로 적용함으로써, 하드웨어 기반의 더욱 강화된 보안 방식을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 보안 장치는, 소스 전극, 드레인 전극 및 적어도 두 개의 전극으로 구성된 게이트 전극을 구비하는 트랜지스터; 및 상기 게이트 전극에 인가되는 전압의 크기를 조절함으로써, 보안 등급이 서로 다른 보안 단계 중 어느 하나를 선택적으로 설정하는 컨트롤러;를 포함한다.
그리고, 상기 컨트롤러는, 상기 트랜지스터의 특성을 왜곡시키는 소정 범위의 전압을 상기 소스 전극, 드레인 전극 및 게이트 전극에 인가하여, 1단계 보안 상태로 설정할 수 있다.
또한, 상기 컨트롤러는, 상기 1단계 보안 상태의 트랜지스터의 특성을 복구하기 위한 복구 전압을 상기 게이트 전극에 인가하여, 상기 트랜지스터의 특성을 초기 상태로 회복시킬 수 있다.
그리고, 상기 복구 전압의 범위에 따라, 상기 트랜지스터의 복구 정도가 상이하게 설정될 수 있다.
또한, 상기 트랜지스터 특성의 왜곡은, 핫캐리어, FN터널링 캐리어, NBTI(negative-bias temperature instability), PBTI(positive bias temperature instability), 방사선에 의한 열화현상 중 어느 하나에 의해 야기될 수 있다.
그리고, 상기 컨트롤러는, 상기 트랜지스터를 복구 불가능하게 파괴하는 파괴 전압을 상기 게이트 전극에 인가하여 2단계 보안 상태로 설정할 수 있다.
또한, 상기 트랜지스터의 복구 불가능한 파괴는, 물리적 파괴, 화학적 파괴, 게이트 절연체의 물리/화학/전기적 파괴 및 채널 영역의 파괴를 포함할 수 있다.
그리고, 상기 파괴 전압에 범위에 따라 상기 트랜지스터의 파괴 정도가 상이하게 설정될 수 있다.
또한, 상기 보안 단계는, 복구 가능한 1단계 보안 상태 및 복구 불가능한 2단계 보안 상태를 포함할 수 있다.
한편, 상기 목적을 달성하기 위한 본 발명에 따른 하드웨어 기반의 선택적 보안 방법은, 시스템에 대한 외부 침입 여부를 모니터링하는 단계; 감지된 외부 침입에 대한 보안 등급을 판단하는 단계; 및 판단된 보안 등급에 따라, 보안 등급이 서로 다른 보안 단계 중 어느 하나를 설정하는 단계;를 포함한다.
그리고, 상기 설정하는 단계는, 복구 가능한 1단계 보안 상태 또는 복구 불가능한 2단계 보안 상태로 설정할 수 있다.
또한, 상기 1단계 보안 상태 및 상기 2단계 보안 상태는, 상기 시스템 내에 구비된 적어도 하나의 트랜지스터 특성의 왜곡 또는 파괴에 의해 이루어질 수 있다.
그리고, 상기 적어도 하나의 트랜지스터의 왜곡은, 상기 트랜지스터에 구비된 소스 전극, 드레인 전극 및 게이트 전극에 소정 범위의 전압을 인가함으로써 야기되고, 상기 적어도 하나의 트랜지스터의 복구는, 상기 트랜지스터에 구비된 게이트 전극에 소정 범위의 복구 전압을 인가함으로써 이루어질 수 있다.
또한, 상기 적어도 하나의 트랜지스터의 파괴는, 상기 트랜지스터에 구비된 게이트 전극에 파괴 전압을 인가함으로써 이루어질 수 있다.
그리고, 상기 1단계 보안 상태 설정 후 외부 침입이 해소되었다고 판단되면, 왜곡된 적어도 하나의 트랜지스터의 특성을 초기 상태로 복구하여, 상기 1단계 보안 상태를 해제시킬 수 있다.
본 발명에 의하면, 기존의 하드웨어 보안방식에서 요구되는 별도의 칩을 위한 추가 공간이 필요 없기 때문에 공간의 용이성과 경제성을 지닌, 복구 가능한 하드웨어 기반의 보안이 가능해진다. 또한, 복구 가능한 보안 상태와 복구 불가능한 보안 상태를 선택적으로 적용함으로써, 하드웨어 기반의 강화된 보안 방식을 구현할 수 있다. 이는, 강력한 보안이 요구되는, 국방, 사이버 금융, 사물 인터넷 등 다양한 분야에서 이용될 수 있다.
도 1은 본 발명의 일실시예에 따른 보안 방법을 개략적으로 도시하는 도면이다.
도 2는 본 발명의 일실시예에 따른 보안 장치에 이용되는 트랜지스터의 구성을 나타내는 도면이다.
도 3은 본 발명의 일실시예에 따른 보안 장치에 이용되는 트랜지스터의 복구 및 파괴를 설명하기 위한 도면이다.
도 4는 본 발명의 일실시예에 따른 보안 장치에서, 핫 캐리어에 의한 열화현상을 통해 특성이 왜곡된 트랜지스터의 측정결과를 나타내는 그래프이다.
도 5는 본 발명의 일실시예에 따른 보안 장치에서, 핫 캐리어에 의한 열화현상으로 왜곡된 트랜지스터의 특성이 복구 전압에 의해 복구되는 것을 나타내는 그래프이다.
도 6은 본 발명의 일실시예에 따른 보안 장치에서, 파괴 전압에 의해 파괴된 트랜지스터의 상태를 나타내는 그래프이다.
도 7은 본 발명의 일실시예에 따른 보안 장치에 구비된 트랜지스터의 구동방식을 정리한 도식이다.
도 8은 본 발명의 일실시예에 따른 보안 방법을 나타내는 흐름도이다.
도 2는 본 발명의 일실시예에 따른 보안 장치에 이용되는 트랜지스터의 구성을 나타내는 도면이다.
도 3은 본 발명의 일실시예에 따른 보안 장치에 이용되는 트랜지스터의 복구 및 파괴를 설명하기 위한 도면이다.
도 4는 본 발명의 일실시예에 따른 보안 장치에서, 핫 캐리어에 의한 열화현상을 통해 특성이 왜곡된 트랜지스터의 측정결과를 나타내는 그래프이다.
도 5는 본 발명의 일실시예에 따른 보안 장치에서, 핫 캐리어에 의한 열화현상으로 왜곡된 트랜지스터의 특성이 복구 전압에 의해 복구되는 것을 나타내는 그래프이다.
도 6은 본 발명의 일실시예에 따른 보안 장치에서, 파괴 전압에 의해 파괴된 트랜지스터의 상태를 나타내는 그래프이다.
도 7은 본 발명의 일실시예에 따른 보안 장치에 구비된 트랜지스터의 구동방식을 정리한 도식이다.
도 8은 본 발명의 일실시예에 따른 보안 방법을 나타내는 흐름도이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
도 1은 본 발명의 일실시예에 따른 보안 방법을 개략적으로 도시하는 도면이다.
본 발명에 따른 하드웨어 기반의 선택적 보안 방법에서는, 트랜지스터를 이용하여, 1단계 보안 상태(Security Level 1)와 2단계 보안 상태(Security Level 2)를 선택적으로 선택할 수 있다. 먼저, 외부 침입을 지속적으로 모니터링하면서 외부 침입이 감지되면, 1단계 보안 또는 2단계 보안을 설정한다. 여기서, 1단계 보안은 트랜지스터의 특성을 일시적 왜곡시킴으로써 외부 침입을 차단시키는 것이고, 2단계 보안은 트랜지스터를 영구적으로 파괴시킴으로써, 외부 침입을 차단시키는 것이다.
외부 침입 모니터링 결과, 감지된 외부 침입에 대해 높은 등급의 보안이 필요하다고 판단되면 2단계 보안을 설정하고, 낮은 등급의 보안이 필요하다고 판단되면 1단계 보안을 설정한다.
여기서, 1단계 보안을 이루기 위한 트랜지스터의 특성을 왜곡시키는 방법으로, 트랜지스터의 열화 현상을 들 수 있다. 다만, 트랜지스터의 열화 현상을 일으키는 방식으로, 핫 캐리어에 의한 방법, FN 터널링(Fowler-Nordheim Tunneling), NBTI(Negative Bias Temperature Instability), PBTI(Positive Bias Temperature Instability), 방사선에 의한 트랜지스터 열화 등 트래핑(trapping) 또는 디트래핑(De-trapping)하는 다양한 방식을 이용할 수 있다. 이하에서는 설명과 이해의 편의를 위하여, 핫 캐리어에 의한 열화 현상(hot carrier degradation)을 이용하는 것으로 상정하여 일관되게 설명하지만, 본 발명이 이에 한정되지 않고, 위의 다양한 방식을 이용할 수 있음은 당업자에 자명할 것이다.
여기서, 핫 캐리어에 대해 간략히 설명하면, 핫 캐리어는 전압이 트랜지스터의 드레인 전극에 인가될 때 드레인 전극 주변에 큰 전기장(electric field)이 생성되고, 여기로 흘러간 캐리어는 전기장으로부터 큰 에너지를 얻게 되면서 생성된다. 고에너지를 갖는 핫 캐리어는 Si-SiO2 에너지 장벽을 뚫고 나가 게이트 산화막(gate oxide film)에 주입된다. 이러한 현상으로 인하여 문턱전압(threshold voltage)과 트랜스 컨덕턴스(transconductance)가 변하게 되어, 트랜지스터의 특성을 열화시키게 된다.
상기 언급한 다른 방식의 열화 현상에 대해서는, 이미 당업자에게 알려진 공지의 사항에 해당하므로, 여기서는 자세한 설명을 생략하기로 한다.
핫 캐리어에 의한 열화현상에 의해 1단계 보안이 설정된 트랜지스터는 복구 전압에 의해 열화현상이 복구될 수 있다. 반면, 트랜지스터의 영구적 파괴가 이루어진 2단계 보안이 설정되면, 복구 전압이 인가되어도 더 이상 복구될 여지가 없게 된다.
1단계 보안 및 2단계 보안이 설정된 트랜지스터는 중앙처리장치, 보조기억장치 등 하드웨어 시스템에 대한 접근경로를 일시적 혹은 영구적으로 차단한다. 다만, 위에서 설명한 바와 같이, 1단계 보안이 설정되면, 유저나 관리자에 의해 다시 복구될 여지가 있지만, 2단계 보안이 설정되면, 다시 복구될 여지가 없게 된다.
도 2는 본 발명의 일실시예에 따른 보안 장치에 이용되는 트랜지스터의 구성을 나타낸다.
본 발명의 일실시예에 따른 보안 장치에서는, 일반적인 전계효과 트랜지스터와 마찬가지로, 소스 전극(130), 드레인 전극(140) 및 게이트 전극(122,124)을 구비한다. 다만, 게이트 전극(122,124)은 제1 게이트 전극(122)과 제2 게이트 전극(124)의 두 개의 전극이 구비된다.
도 2는 본 발명의 일실시예에 따른 보안 장치에 이용되는 트랜지스터의 주사전자현미경 사진이다.
1단계 보안 상태에서 필요로 하는 핫 캐리어에 의한 열화현상을 발생시키기 위해, 소스 전극(130), 드레인 전극(140) 및 게이트 전극(122,124)에 핫 캐리어에 의한 열화현상이 발생하는 조건의 전압이 인가된다. 이때, 열화현상이 발생하는 조건의 전압은, 게이트 및 채널폭 등에 따라 적절히 선택될 수 있다. 또한, 해당 전압을 인가하는 시간도 적절히 선택될 수 있다.
예를 들어, 게이트 길이가 160nm, 채널폭이 38nm인 경우, 핫 캐리어에 의한 열화현상은, 제2 게이트(124)를 플로팅(floating)으로 하고 제1 게이트(122)에 약 4V의 전압을, 소스 전극(130)을 그라운드(GND)로 하고, 드레인 전극(140)에 약 4.6V의 전압을 약 1000초간 인가함으써 이루어진다.
만약, 각각의 전극에 인가되는 전압이 더 높은 경우에는, 전압을 인가하는 시간을 더 감소시킬 수 있을 것이다. 위의 예시에서는, 제1 게이트 전극(122) 및 제2 게이트 전극(124) 중 하나를 사용했지만, 두 개의 게이트 전극(122,124)을 모두 사용하는 경우에는, 게이트 전극간의 전압차가 0이 되도록 동일한 전압이 인가될 수 있다.
열화현상을 발생시키는 전압 및 인가시간과 관련해서는 다양한 방식으로 구현될 수 있고, 본 발명은 전압 및 인가시간과 관련한 조건 등에 한정되지 않는다.
1단계 보안이 설정된 트랜지스터 특성을 도 4에 도시했다. 도 4는 본 발명의 일실시예에 따른 보안 장치에서, 핫 캐리어에 의한 열화현상을 통해 특성이 왜곡된 트랜지스터의 측정결과를 나타내는 그래프이다.
핫 캐리어에 의한 열화현상에 따라 왜곡된 특성을 갖는 트랜지스터는 일시적인 하드웨어 손상이 이루어진 것과 같기 때문에, 외부로부터의 침입 경로가 차단된다.
한편, 핫 캐리어에 의한 열화현상에 따른 트랜지스터의 왜곡된 특성은 복구 전압을 인가함으로써 회복될 수 있다. 즉, 복구 전압은 핫 캐리어에 의한 열화현상을 복구시킬 수 있는 전압으로, 제1 게이트 전극(122)과 제2 게이트 전극(124)에 적절한 전압을, 적절한 시간동안 인가될 수 있고, 이에 의하여, 왜곡된 특성을 갖는 트랜지스터가 원래의 특성을 갖도록 회복될 수 있다.
예를 들어, 게이트 길이가 160nm, 채널폭이 38nm인 경우, 제1 게이트 전극(122)에 3.5V의 전압을 인가하고, 제2 게이트 전극(124)에 -3.5V의 전압을 약 1ms 동안 인가함으로써, 왜곡된 트랜지스터의 특성을 원래의 상태로 복구시킬 수 있다.
이때, 복구 전압의 범위에 따라, 트랜지스터의 복구 정도가 상이하게 설정될 수도 있다.
도 5는 본 발명의 일실시예에 따른 보안 장치에서, 핫 캐리어에 의한 열화현상으로 왜곡된 트랜지스터의 특성이 복구 전압에 의해 복구되는 것을 나타내는 그래프이다. 초기상태의 트랜지스터는, 1단계 보안이 설정됨으로써 특성이 왜곡된다. 다만, 복구 전압을 2개의 게이트 전극(122,124)에 적절히 인가하면, 핫 캐리어에 의한 열화현상에 따른 특성 왜곡이 복구되어, 초기 상태로 돌아오게 된다.
한편, 2단계 보안 상태의 설정은, 핫 캐리어에 의한 열화현상과는 무관하게, 두 개의 게이트 전극(122,124)에 파괴 전압을 인가함으로써 이룰 수 있다. 즉, 2단계 보안은 파괴 전압 인가에 따른 열변형효과를 통해 이루어지게 된다.
예를 들어, 게이트 길이가 약 160nm, 채널폭이 약 38nm인 경우, 2단계 보안은 제1 게이트 전극(122)에 4.5V의 전압을, 제2 게이트 전극(124)에 -4.5V의 전압을 인가함으로써, 열변형 효과를 통해 트랜지스터를 영구적으로 파괴시킬 수 있다.
영구적으로 파괴된 트랜지스터는, 외부 침입 경로를 복구 불가능하게 차단한다. 즉, 2단계 보안 상태가 설정된 트랜지스터(파괴된 트랜지스터)는 중앙처리장치나 보조기억장치 등의 하드웨어 시스템에 대한 접근 경로를 원천적으로 차단하여, 보다 강력한 보안을 이루게 된다.
이때, 파괴 전압에 범위에 따라 트랜지스터의 파괴 정도가 상이하게 설정될 수도 있다.
도 6은 본 발명의 일실시예에 따른 보안 장치에서, 파괴 전압에 의해 파괴된 트랜지스터의 상태를 나타내는 그래프이다. 트랜지스터에 구비된 2개의 게이트 전극(122,124) 양단에는 파괴 전압이 인가된다. 파괴 전압이 인가된 트랜지스터는 1단계 보안과는 달리, 복구 전압을 인가하더라도 초기 상태로 복구되지 못한다. 즉, 트랜지스터는 영구적으로 파괴된다.
도 3은 본 발명의 일실시예에 따른 보안 장치에 이용되는 트랜지스터의 복구 및 파괴를 설명하기 위한 도면이다.
도 3에 도시된 바와 같이, 제1 게이트 전극(122) 및 제2 게이트 전극(124)으로 이루어진 게이트 전극과, 소스 전극(130) 및 드레인 전극(140)에, 소정 범위의 전압을 인가함으로써, 1단계 보안 및 2단계 보안을 선택적으로 설정할 수 있다. 도면에서 a영역은 트랜지스터가 복구 불가능하게 파괴된 게이트 산화막의 상태를 나타내고, b영역은 트랜지스터가 복구 가능하게 일시적 변형이 이루어진 게이트 산화막의 상태를 나타낸다.
도 7은 본 발명의 일실시예에 따른 보안 장치에 구비된 트랜지스터의 구동방식을 정리한 도식이다.
도 7에 도시된 바와 같이, 핫 캐리어에 의한 열화 현상을 통해 왜곡된 트랜지스터는 1단계 보안 상태를 지니게 되고, 이 상태에서는 2개의 게이트 전극 양단에 인가되는 복구 전압으로부터 발생하는 열 변형효과(thermo morphic effect)를 통해 복구가 가능하다.
반면, 2단계 보안 상태는, 2개의 게이트 전극 양단에 인가되는 파괴 전압으로 인해 발생하는 열 변형효과를 이용하여, 핫 캐리어에 의한 열화현상과는 무관하게 영구적으로 복구가 불가능하다.
본 발명의 일실시예에 따른 보안 장치는 위에서 설명한 바와 같은 원리를 이용하여 1단계 보안 상태와 2단계 보안 상태의 선택적 설정이 가능하다. 1단계 보안 상태와 2단계 보안 상태를 선택하는 컨트롤러(미도시)는 지속적으로 외부 침입을 모니터링한다.
외부 침입이 감지되면, 외부 침입에 대한 보안 등급을 판단하여, 1단계 보안 상태 혹은 2단계 보안 상태를 설정한다. 이때, 보안 등급의 판단은 다양한 알고리즘으로 구현될 수 있고, 본 발명은 특정 알고리즘에 한정되지 않는다. 즉, 시스템에 대한 보안의 필요성이 큰 경우에는 보안 등급에 대한 판단을 엄격히 할 수 있을 것이다. 또한, 외부 침입이 감지되는 즉시 1단계 보안 상태를 설정하고, 외부 침입에 의하여 호스트(host)의 신호가 왜곡되거나, 호스트로부터 별도의 조작 신호(보안을 강화하기 위한 신호)가 입력되면, 이를 인지하여 2단계 보안 상태로 설정한다.
본 발명에 따른 보안 장치에 이용되는 트랜지스터는 적어도 2개의 게이트 전극을 갖춘 금속 산화물 반도체 전계효과 트랜지스터일 수 있다. 또한, 상기 트랜지스터는 평면구조 트랜지스터, 3D 입체구조 트랜지스터 또는 수직 적층형 트랜지스터일 수 있다.
이때, 상기 트랜지스터는, III-V 재료를 사용한 트랜지스터, 게르마늄 원소를 첨가하여 전도도가 증가된 트랜지스터, 2D 재료를 사용한 트랜지스터, 고 유전상수(High-k) 유전체 및 금속 게이트 전극을 구비한 트랜지스터, 정션리스(junctionless) 트랜지스터, 고분자 유기물 재료의 트랜지스터 또는 절연층 매몰 실리콘 웨이퍼를 사용한 트랜지스터일 수 있다.
여기서, III-V 재료를 사용한 트랜지스터는 3족 원소인 In과 5족 원소인 P를 혼합하여 채널의 재료로 사용할 수 있다.
2D 재료를 사용한 트랜지스터는, 한 겹(monolayer) 이상의 그래핀, 탄소나노튜브, 한 겹 이상의 MoS2, 한 겹 이상의 WSe2, 한 겹 이상의 WS2 중 적어도 하나를 채널이나 전극 재료로 사용할 수 있다. 또한, 2D 재료는, 박리(exfoliate) 공정, ALD(atomic layer deposition) 공정 또는 CVD(chemical vapor deposition) 공정에 의해 제작되거나, 솔벤트(solvent)와 혼합하여 솔루션(solution) 상태로 제작될 수 있다.
고 유전 상수 유전체 및 금속 게이트 전극을 구비한 트랜지스터는, HfO2를 포함하여, 유전상수가 4 이상인 것을 게이트 유전체로 사용할 수 있다.
절연층 매몰 실리콘 웨이퍼를 사용한 트랜지스터는, 절연층 매몰 스트레인드 실리콘, 절연층 매몰 게르마늄, 절연층 매몰 스트레인드 게르마늄, 절연층 매몰 실리콘 게르마늄 중 적어도 하나를 포함할 수 있다.
3D 입체구조 트랜지스터로 구현되는 경우, FinFET 트랜지스터, Gate-All-Around 트랜지스터, 더블게이트 트랜지스터, 트라이게이트(Tri-gate) 트랜지스터, 오메가 게이트 트랜지스터 중 어느 하나일 수 있다.
또한, 수직 적층형 트랜지스터로 구현되는 경우, 스루실리콘 비아(through silicon via) 등의 수직 적층 기술을 이용해 수직으로 적층된 트랜지스터일 수 있다.
한편, 트랜지스터의 용도와 관련하여, 본 발명에 따른 보안 장치에 이용되는 트랜지스터는, 보안뿐만 아니라 로직(logic)을 구현하기 위한 트랜지스터, 플래시 메모리의 셀이나 어레이에 사용되는 트랜지스터, D램의 셀이나 어레이에 사용되는 트랜지스터, 1T-D램에 이용되는 트랜지스터 또는 U램(unified RAM)에 이용되는 트랜지스터일 수 있다.
본 발명에 따른 보안 장치에 이용되는 트랜지스터에 구비된 2개의 게이트 전극(122,124)은, 고통도 n형 폴리실리콘, 고농도 p형 폴리실리콘, TiN, Ti, 텅스텐 등의 금속, 전기전도도가 높은 고분자를 포함한 각종 유기물과 무기물 등의 재료가 대체되어 사용될 수 있고, NiSi와 같은 금속 실리사이드막 혹은 이와 유사한 기술리 사용될 수 있다.
도 8은 본 발명의 일실시예에 따른 보안 방법을 나타내는 흐름도이다.
본 발명의 일실시예에 따른 보안 방법에서, 컨트롤러는 외부 침입 여부를 모니터링한다(S210). 외부 침입이 감지되지 않으면(S220-No), 컨트롤러는 외부 침입에 대한 모니터링을 지속한다(S210).
컨트롤러가 외부 침입을 감지하면(S220-Yes), 보안 등급을 판단한다(S230). 이때, 보안 등급은 시스템에 따라 달리 설정될 수 있다. 예를 들어, 고도의 보안이 요구되는 시스템에서는, 외부 침입이 경미한 경우에도, 트랜지스터 파괴에 의한 2단계 보안 상태 설정이 이루어질 수 있다. 또 다른 시스템에서는, 유저에 의한 입력이 감지되는 경우에만 중대한 보안 등급으로 판단하여 2단계 보안 상태 설정이 제한적으로 이루어질 수 있다.
컨트롤러가 판단한 보안 등급이 경미하다고 판단하여, 1단계 보안 상태가 설정되면(S240), 컨트롤러는 핫 캐리어에 의한 열화현상을 이용하여 트랜지스터의 특성을 왜곡시킴으로써, 일시적으로 외부 침입 경로를 차단한다.
컨트롤러의 지속적인 모니터링에 의해, 외부 침입이 해소되지 않는다고 판단되면(S250-No), 보안 등급을 계속적으로 판단할 수 있다(S230). 만약, 보안 등급이 높아졌다고 판단되면, 2단계 보안 상태 설정이 이루어질 수도 있을 것이다.
1단계 보안 상태가 설정된 후(S240), 외부 침입이 해소되었다고 판단되면(S250-Yes), 1단계 보안 상태를 해제시킨다. 즉, 컨트롤러는 트랜지스터에 구비된 2개의 게이트 전극(122,124)에 복구 전압을 인가하여, 트랜지스터의 특성을 초기 상태로 회복시킬 수 있다.
트랜지스터의 특성이 초기 상태로 회복되면, 컨트롤러는 다시 외부 침입 여부를 모니터링(S210)하여, 보안 상태를 유지한다.
한편, 컨트롤러가 보안 등급이 중대하다고 판단하면(S230), 2단계 보안 상태를 설정하게 된다. 이는 트랜지스터에 구비된 2개의 게이트 전극에 파괴 전압을 인가함으로써 이루어질 수 있고, 영구적인 파괴에 해당하므로, 더 이상 복구될 여지가 없다. 따라서, 파괴된 트랜지스터에 대한 보안 상태는 더 이상 설정될 수 없다.
하지만, 시스템 내에 다수의 보안용 트랜지스터가 있을 수 있으므로, 컨트롤러는 외부 침입에 대한 모니터링을 지속한다(S210).
상기 방식에 의하여, 본 발명에 따른 보안 방법은 1단계 보안 상태와 2단계 보안 상태를 선택적으로 설정할 수 있게 된다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110‥‥‥‥‥‥‥기판
122,124‥‥‥‥‥게이트 전극
130‥‥‥‥‥‥‥소스 전극
140‥‥‥‥‥‥‥드레인 전극
122,124‥‥‥‥‥게이트 전극
130‥‥‥‥‥‥‥소스 전극
140‥‥‥‥‥‥‥드레인 전극
Claims (15)
- 소스 전극, 드레인 전극 및 적어도 두 개의 전극으로 구성된 게이트 전극을 구비하는 트랜지스터; 및
상기 게이트 전극에 인가되는 전압의 크기를 조절함으로써, 보안 등급이 서로 다른 보안 단계 중 어느 하나를 선택적으로 설정하는 컨트롤러;를 포함하고,
상기 컨트롤러는,
상기 트랜지스터의 특성을 왜곡시키는 소정 범위의 전압을 상기 소스 전극, 드레인 전극 및 게이트 전극에 인가하여, 1단계 보안 상태로 설정하는, 하드웨어 기반의 선택적 보안 장치. - 삭제
- 제1항에 있어서,
상기 컨트롤러는, 상기 1단계 보안 상태의 트랜지스터의 특성을 복구하기 위한 복구 전압을 상기 게이트 전극에 인가하여, 상기 트랜지스터의 특성을 초기 상태로 회복시키는, 하드웨어 기반의 선택적 보안 장치. - 제3항에 있어서,
상기 복구 전압의 범위에 따라, 상기 트랜지스터의 복구 정도가 상이하게 설정되는, 하드웨어 기반의 선택적 보안 장치. - 제1항에 있어서,
상기 트랜지스터 특성의 왜곡은, 핫캐리어, FN터널링 캐리어, NBTI(negative-bias temperature instability), PBTI(positive bias temperature instability), 방사선에 의한 열화현상 중 어느 하나에 의해 야기되는, 하드웨어 기반의 선택적 보안 장치. - 제1항에 있어서,
상기 컨트롤러는,
상기 트랜지스터를 복구 불가능하게 파괴하는 파괴 전압을 상기 게이트 전극에 인가하여 2단계 보안 상태로 설정하는, 하드웨어 기반의 선택적 보안 장치. - 제6항에 있어서,
상기 트랜지스터의 복구 불가능한 파괴는, 물리적 파괴, 화학적 파괴, 게이트 절연체의 물리/화학/전기적 파괴 및 채널 영역의 파괴를 포함하는, 하드웨어 기반의 선택적 보안 장치. - 제6항에 있어서,
상기 파괴 전압에 범위에 따라 상기 트랜지스터의 파괴 정도가 상이하게 설정되는, 하드웨어 기반의 선택적 보안 장치. - 제1항에 있어서,
상기 보안 단계는, 복구 가능한 1단계 보안 상태 및 복구 불가능한 2단계 보안 상태를 포함하는, 하드웨어 기반의 선택적 보안 장치. - 시스템에 대한 외부 침입 여부를 모니터링하는 단계;
감지된 외부 침입에 대한 보안 등급을 판단하는 단계; 및
판단된 보안 등급에 따라, 보안 등급이 서로 다른 보안 단계 중 어느 하나를 설정하는 단계;를 포함하고,
상기 설정하는 단계는, 복구 가능한 1단계 보안 상태 또는 복구 불가능한 2단계 보안 상태로 설정하는, 하드웨어 기반의 선택적 보안 방법. - 삭제
- 제10항에 있어서,
상기 1단계 보안 상태 및 상기 2단계 보안 상태는, 상기 시스템 내에 구비된 적어도 하나의 트랜지스터 특성의 왜곡 또는 파괴에 의해 이루어지는, 하드웨어 기반의 선택적 보안 방법. - 제12항에 있어서,
상기 적어도 하나의 트랜지스터의 왜곡은, 상기 트랜지스터에 구비된 소스 전극, 드레인 전극 및 게이트 전극에 소정 범위의 전압을 인가함으로써 야기되고, 상기 적어도 하나의 트랜지스터의 복구는, 상기 트랜지스터에 구비된 게이트 전극에 소정 범위의 복구 전압을 인가함으로써 이루어지는, 하드웨어 기반의 선택적 보안 방법. - 제12항에 있어서,
상기 적어도 하나의 트랜지스터의 파괴는, 상기 트랜지스터에 구비된 게이트 전극에 파괴 전압을 인가함으로써 이루어지는, 하드웨어 기반의 선택적 보안 방법. - 제10항에 있어서,
상기 1단계 보안 상태 설정 후 외부 침입이 해소되었다고 판단되면, 왜곡된 적어도 하나의 트랜지스터의 특성을 초기 상태로 복구하여, 상기 1단계 보안 상태를 해제시키는, 하드웨어 기반의 선택적 보안 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150059010A KR101678619B1 (ko) | 2015-04-27 | 2015-04-27 | 하드웨어 기반의 보안 장치 및 이를 이용한 보안 방법 |
| US15/007,630 US20160314319A1 (en) | 2015-04-27 | 2016-01-27 | Hardware based security apparatus and security method using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150059010A KR101678619B1 (ko) | 2015-04-27 | 2015-04-27 | 하드웨어 기반의 보안 장치 및 이를 이용한 보안 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160127508A KR20160127508A (ko) | 2016-11-04 |
| KR101678619B1 true KR101678619B1 (ko) | 2016-11-22 |
Family
ID=57147822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150059010A KR101678619B1 (ko) | 2015-04-27 | 2015-04-27 | 하드웨어 기반의 보안 장치 및 이를 이용한 보안 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20160314319A1 (ko) |
| KR (1) | KR101678619B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3100635B1 (fr) * | 2019-09-10 | 2021-08-06 | Schneider Electric Ind Sas | Système de sécurisation d’un dispositif |
| US11575023B2 (en) | 2020-11-11 | 2023-02-07 | International Business Machines Corporation | Secure chip identification using random threshold voltage variation in a field effect transistor structure as a physically unclonable function |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000248793A (ja) | 1999-02-26 | 2000-09-12 | Yazaki Corp | セキュリティシステム |
| KR100466214B1 (ko) * | 2001-12-21 | 2005-01-14 | 한국전자통신연구원 | 가변적인 보안 상황을 반영하는 보안 등급 설정방법 및이를 위한 기록 매체 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003088257A1 (en) * | 2002-04-10 | 2003-10-23 | Jeng-Jye Shau | Embedded electrically programmable read only memory devices |
| KR20030055745A (ko) * | 2001-12-27 | 2003-07-04 | 주식회사 하이닉스반도체 | 전자칩의 외부공격 탐지장치 |
| US6704236B2 (en) * | 2002-01-03 | 2004-03-09 | Broadcom Corporation | Method and apparatus for verification of a gate oxide fuse element |
| US6700176B2 (en) * | 2002-07-18 | 2004-03-02 | Broadcom Corporation | MOSFET anti-fuse structure and method for making same |
| US7085155B2 (en) * | 2003-03-10 | 2006-08-01 | Energy Conversion Devices, Inc. | Secured phase-change devices |
| KR20150057136A (ko) * | 2013-11-18 | 2015-05-28 | 삼성전자주식회사 | 원 타임 프로그래머블 메모리 및 원 타임 프로그래머블 메모리를 포함하는 시스템-온 칩 |
-
2015
- 2015-04-27 KR KR1020150059010A patent/KR101678619B1/ko active IP Right Grant
-
2016
- 2016-01-27 US US15/007,630 patent/US20160314319A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000248793A (ja) | 1999-02-26 | 2000-09-12 | Yazaki Corp | セキュリティシステム |
| KR100466214B1 (ko) * | 2001-12-21 | 2005-01-14 | 한국전자통신연구원 | 가변적인 보안 상황을 반영하는 보안 등급 설정방법 및이를 위한 기록 매체 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160127508A (ko) | 2016-11-04 |
| US20160314319A1 (en) | 2016-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Oh et al. | Ferroelectric materials for neuromorphic computing | |
| Zhao et al. | Polarization fatigue of organic ferroelectric capacitors | |
| US9391162B2 (en) | Tunnel MOSFET with ferroelectric gate stack | |
| US9660806B2 (en) | Carbon nanotube array for cryptographic key generation and protection | |
| Chen et al. | Using emerging technologies for hardware security beyond PUFs | |
| US8520430B2 (en) | Nanowire circuits in matched devices | |
| Ghittorelli et al. | Quantum tunnelling and charge accumulation in organic ferroelectric memory diodes | |
| Bi et al. | Enhancing hardware security with emerging transistor technologies | |
| US9893208B2 (en) | Nonvolatile memory device | |
| KR101678619B1 (ko) | 하드웨어 기반의 보안 장치 및 이를 이용한 보안 방법 | |
| Hoffmann et al. | Modeling and design considerations for negative capacitance field-effect transistors | |
| Houili et al. | Modeling nanoparticle embedded organic memory devices | |
| US10886274B2 (en) | Two-terminal vertical 1T-DRAM and method of fabricating the same | |
| Fleetwood | Perspective on radiation effects in nanoscale metal–oxide–semiconductor devices | |
| Karthik et al. | GaSb/GaAs Type‐II heterojunction GAA‐TFET with core source for enhanced analog/RF performance and reliability | |
| US10084128B2 (en) | Method for increasing driving current of junctionless transistor | |
| US9444029B2 (en) | Piezoelectronic transistor with co-planar common and gate electrodes | |
| US20150092777A1 (en) | Integrated circuit, code generating method, and data exchange method | |
| JP2003303904A (ja) | 不揮発性メモリの読取方法 | |
| Mohammed et al. | Electric-field induced quantum broadening of the characteristic energy level of traps in semiconductors and oxides | |
| KR101801547B1 (ko) | 물리적, 영구적 파괴를 이용한 하드웨어 기반의 보안 장치 및 이를 이용한 보안 방법 | |
| KR101838279B1 (ko) | 다중비트 전계효과 트랜지스터 제어장치 | |
| KR102065242B1 (ko) | 전계효과 트랜지스터의 게이트 절연막 손상을 치료하기 위한 펀치스루 전류를 이용한 열처리 방법 | |
| Huh et al. | Subthreshold-swing-adjustable tunneling-field-effect-transistor-based random-access memory for nonvolatile operation | |
| Jeyanthi et al. | Heterostructure performance evaluation: A numerical simulation and analytical modeling of the ferroelectric pocket doped double gate tunnel FET |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |