KR101674845B1 - 서브픽처 버퍼 파라미터를 시그널링하기 위한 전자 장치 - Google Patents

서브픽처 버퍼 파라미터를 시그널링하기 위한 전자 장치 Download PDF

Info

Publication number
KR101674845B1
KR101674845B1 KR1020157007880A KR20157007880A KR101674845B1 KR 101674845 B1 KR101674845 B1 KR 101674845B1 KR 1020157007880 A KR1020157007880 A KR 1020157007880A KR 20157007880 A KR20157007880 A KR 20157007880A KR 101674845 B1 KR101674845 B1 KR 101674845B1
Authority
KR
South Korea
Prior art keywords
cpb
parameter
subpicture
buffer
picture
Prior art date
Application number
KR1020157007880A
Other languages
English (en)
Other versions
KR20150048842A (ko
Inventor
사킨 지. 데쉬팬드
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20150048842A publication Critical patent/KR20150048842A/ko
Application granted granted Critical
Publication of KR101674845B1 publication Critical patent/KR101674845B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/146—Data rate or code amount at the encoder output
    • H04N19/152—Data rate or code amount at the encoder output by measuring the fullness of the transmission buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/46—Embedding additional information in the video signal during the compression process

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

메시지를 전송하기 위한 전자 장치가 설명된다. 전자 장치는 프로세서, 및 프로세서와 전자 통신하는 메모리에 저장된 명령어들을 포함한다. 전자 장치는 픽처가 서브픽처 레벨에서 디코딩되는 것이 허용되는지를 결정한다. 픽처가 서브픽처 레벨에서 디코딩되는 것이 허용되는 경우에, 전자 장치는 버퍼 크기 파라미터 및 버퍼 스케일 파라미터 중 적어도 하나를 생성한다. 전자 장치는 버퍼 크기 파라미터 및 버퍼 스케일 파라미터 중 적어도 하나를 전송한다.

Description

서브픽처 버퍼 파라미터를 시그널링하기 위한 전자 장치{ELECTRONIC DEVICE FOR SIGNALING A SUB-PICTURE BUFFER PARAMETER}
본 개시 내용은 일반적으로 전자 장치에 관한 것이다. 구체적으로, 본 개시 내용은 서브픽처 파라미터를 시그널링하기 위한 전자 장치에 관한 것이다.
전자 장치들은 소비자 요구를 충족시키고 휴대성 및 편리성을 개선하기 위해 더 작아지고 더 강력해졌다. 소비자들은 전자 장치들에 의존하게 되었고, 향상된 기능을 기대하게 되었다. 전자 장치들의 일부 예들은 데스크탑 컴퓨터, 랩탑 컴퓨터, 셀룰러 전화, 스마트폰, 미디어 플레이어, 집적 회로 등을 포함한다.
일부 전자 장치들은 디지털 미디어를 처리하고 표시하는 데 사용된다. 예를 들어, 이제 휴대용 전자 장치들은 소비자가 존재할 수 있는 거의 모든 위치에서의 디지털 미디어의 소비를 가능하게 한다. 더구나, 일부 전자 장치들은 소비자의 이용 및 향유를 위해 디지털 미디어 콘텐츠의 다운로드 또는 스트리밍을 제공할 수 있다.
디지털 미디어의 점점 증가하는 인기는 여러 문제를 유발하였다. 예를 들어, 저장, 전송 및 빠른 재생을 위해 고품질 디지털 미디어를 효율적으로 표현하는 것은 여러 난제를 유발한다. 본 설명으로부터 알 수 있듯이, 디지털 미디어를 개선된 성능으로 효율적으로 표현하는 시스템들 및 방법들이 유리할 수 있다.
발명의 요약
기술적 문제
디지털 미디어를 표현하기 위한 더 효율적인 기술들을 제공하는 것이 필요하다.
문제 해결책
본 발명의 일 양태는 버퍼 파라미터를 전송하기 위한 전자 장치로서,
픽처가 서브픽처 레벨에서 디코딩되는 것이 허용되는지를 결정하고, 픽처가 서브픽처 레벨에서 디코딩되는 것이 허용되는 경우에:
버퍼 크기 파라미터 및 버퍼 스케일 파라미터 중 적어도 하나를 생성하고;
버퍼 크기 파라미터 및 버퍼 스케일 파라미터 중 적어도 하나를 전송하도록 실행 가능한 프로세서
를 포함하는 전자 장치를 제공한다.
본 발명의 다른 양태는 비트스트림을 테스트하기 위한 전자 장치로서,
데이터를 수신하고;
서브픽처 레벨 코딩 픽처 버퍼(CPB: coded picture buffer) 파라미터를 획득하고;
서브픽처 레벨 CPB 파라미터에 기초하여 서브픽처 레벨 CPB 동작을 수행하도록 실행 가능한 프로세서
를 포함하는 전자 장치를 제공한다.
본 발명의 또 다른 양태는 버퍼 파라미터를 전송하기 위한 방법으로서,
픽처가 서브픽처 레벨에서 디코딩되는 것이 허용되는지를 결정하는 단계;
픽처가 서브픽처 레벨에서 디코딩되는 것이 허용되는 경우에:
버퍼 크기 파라미터 및 버퍼 스케일 파라미터 중 적어도 하나를 생성하는 단계; 및
버퍼 크기 파라미터 및 버퍼 스케일 파라미터 중 적어도 하나를 전송하는 단계
를 포함하는 방법을 제공한다.
발명의 유리한 효과
본 발명의 상기 및 다른 목적들, 특징들 및 장점들은 첨부 도면들과 관련하여 이루어지는 본 발명의 아래의 상세한 설명을 고찰할 때 더 쉽게 이해될 것이다.
도 1은 서브픽처 버퍼 파라미터를 시그널링하기 위한 시스템들 및 방법들을 구현할 수 있는 하나 이상의 전자 장치의 일례를 나타내는 블록도이다.
도 2는 서브픽처 버퍼 파라미터를 전송하기 위한 방법의 일 구성을 나타내는 흐름도이다.
도 3은 서브픽처 버퍼 파라미터를 전송하기 위한 방법의 더 구체적인 구성을 나타내는 흐름도이다.
도 4는 서브픽처 버퍼 파라미터를 전송하기 위한 방법의 다른 더 구체적인 구성을 나타내는 흐름도이다.
도 5는 서브픽처 버퍼 파라미터를 수신하기 위한 방법의 일 구성을 나타내는 흐름도이다.
도 6은 전자 장치 상의 인코더의 일 구성을 나타내는 블록도이다.
도 7은 전자 장치 상의 디코더의 일 구성을 나타내는 블록도이다.
도 8은 송신 전자 장치에서 사용될 수 있는 다양한 컴포넌트들을 나타낸다.
도 9는 수신 전자 장치에서 사용될 수 있는 다양한 컴포넌트들을 나타내는 블록도이다.
도 10은 서브픽처 버퍼 파라미터를 전송하기 위한 시스템들 및 방법들을 구현할 수 있는 전자 장치의 일 구성을 나타내는 블록도이다.
도 11은 서브픽처 버퍼 파라미터를 수신하기 위한 시스템들 및 방법들을 구현할 수 있는 전자 장치의 일 구성을 나타내는 블록도이다.
메시지를 전송하기 위한 전자 장치가 설명된다. 전자 장치는 프로세서, 및 프로세서와 전자 통신하는 메모리에 저장된 명령어들을 포함한다. 전자 장치는 픽처가 서브픽처 레벨에서 디코딩되는 것이 허용되는지를 결정한다. 픽처가 서브픽처 레벨에서 디코딩되는 것이 허용되는 경우, 전자 장치는 버퍼 크기 파라미터 및 버퍼 스케일 파라미터 중 적어도 하나를 생성한다. 전자 장치는 버퍼 크기 파라미터 및 버퍼 스케일 파라미터 중 적어도 하나를 전송한다.
버퍼 스케일 파라미터는 서브픽처 코딩 픽처 버퍼(CPB) 크기 스케일 파라미터일 수 있다. 서브픽처 CPB 크기 스케일 파라미터는 du_cpb_size_scale일 수 있다.
버퍼 크기 파라미터는 서브픽처 CPB 크기 값 파라미터일 수 있다. 서브픽처 CPB 크기 값 파라미터는 du_cpb_size_value_minus1[SchedSelIdx]일 수 있다. SchedSelIdx는 인덱스 변수일 수 있다.
버퍼 스케일 파라미터는 서브픽처 CPB 크기 스케일 파라미터일 수 있다. 서브픽처 CPB 크기 스케일 파라미터는 du_cpb_size_scale일 수 있다.
픽처가 서브픽처 레벨에서 디코딩되는 것이 허용되는 경우, 전자 장치는 서브픽처 CPB 존재 파라미터를 생성하고, 서브픽처 CPB 존재 파라미터를 전송할 수 있다. 서브픽처 CPB 존재 파라미터는 서브픽처 CPB 파라미터 존재 플래그일 수 있다. 서브픽처 CPB 파라미터 존재 플래그는 sub_pic_cpb_params_present_flag일 수 있다.
픽처가 서브픽처 레벨에서 디코딩되는 것이 허용되는 경우, 전자 장치는 서브픽처 레벨에서 비트스트림 적합성 테스트를 수행할 수 있다. 인코더는 전송 버퍼 크기 파라미터 및 전송 버퍼 스케일 파라미터를 위반하지 않을 수 있다.
비트스트림을 테스트하기 위한 전자 장치도 설명된다. 전자 장치는 프로세서, 및 프로세서와 전자 통신하는 메모리에 저장된 명령어들을 포함한다. 전자 장치는 데이터를 수신한다. 전자 장치는 또한 서브픽처 레벨 코딩 픽처 버퍼(CPB) 파라미터를 획득한다. 전자 장치는 서브픽처 레벨 CPB 파라미터에 기초하여 서브픽처 레벨 CPB 동작을 수행한다.
서브픽처 레벨 CPB 파라미터에 기초하여 서브픽처 레벨 CPB 동작을 수행하는 것은 서브픽처 레벨 CPB 파라미터에 기초하여 서브픽처 레벨 CPB 동작을 위한 보간 전달 스케줄 테스트를 수행하는 것을 포함할 수 있다. 서브픽처 레벨 CPB 파라미터에 기초하여 서브픽처 레벨 CPB 동작을 수행하는 것은 가상 참조 디코더(HRD) 동작의 사양에 기초할 수 있다.
서브픽처 레벨 CPB 파라미터를 획득하는 것은 서브픽처 CPB 크기 스케일 파라미터를 획득하는 것을 포함할 수 있다. 서브픽처 CPB 크기 스케일 파라미터는 du_cpb_size_scale일 수 있다.
버퍼 파라미터를 전송하기 위한 방법도 설명된다. 픽처가 서브픽처 레벨에서 디코딩되는 것이 허용되는지를 결정할 수 있다. 픽처가 서브픽처 레벨에서 디코딩되는 것이 허용되는 경우, 버퍼 크기 파라미터 및/또는 버퍼 스케일 파라미터가 생성된다. 버퍼 크기 파라미터 및/또는 버퍼 스케일 파라미터가 전송된다.
본 명세서에서 개시되는 시스템들 및 방법들은 버퍼 파라미터를 시그널링하기 위한 전자 장치들을 설명한다. 예를 들어, 본 명세서에서 개시되는 시스템들 및 방법들은 서브픽처 코딩 픽처 버퍼(CPB) 파라미터와 같은 하나 이상의 서브픽처 버퍼 파라미터를 전송함으로써 서브픽처 버퍼 파라미터를 시그널링하는 것을 설명한다. 일부 구성들에서, 본 명세서에서 개시되는 시스템들 및 방법들은 하나 이상의 서브픽처 버퍼 파라미터를 가상 참조 디코더(HRD)로 전송하는 것을 설명할 수 있다. 예를 들어, 이것은 하나 이상의 대응하는 픽처 버퍼 파라미터를 HRD로 전송하는 것에 더하여 수행될 수 있다.
일부 구성들에서, 본 명세서에서 개시되는 시스템들 및 방법들은 버퍼 크기 및/또는 버퍼 스케일 파라미터를 시그널링하기 위해 새로운 신택스 요소 및 시맨틱을 정의할 수 있다. 이러한 파라미터들은 서브픽처 레벨에서의 HRD의 동작의 리키 버킷 모델(leaky bucket model)을 이용하여 계산될 수 있다. 서브픽처 버퍼 파라미터들에 기초하여 비트스트림 적합성 제한들도 정의될 수 있다.
본 명세서에서 개시되는 시스템들 및 방법들(예로서, HRD 변경)은 하나 이상의 서브픽처 버퍼 파라미터에 기초하여 비트스트림 적합성을 테스트 또는 검증하는 것과 같은 동작들을 수행할 수 있다. 예를 들어, 본 명세서에서 개시되는 시스템들 및 방법들은 서브픽처 레벨에서의 CPB 동작을 허용하기 위한 HRD 파라미터들에 대한 변경을 설명한다. 게다가, 픽처 레벨 또는 액세스 유닛 레벨에서의 CPB 동작들이 동시에 지원될 수 있다.
일부 구성들에서, 본 명세서에서 개시되는 시스템들 및 방법들은 보간 전달 스케줄들에 대한 디코더 적합성 제약을 설명할 수 있다. 예컨대, 디코더 적합성 제약은 디코더로 전송될 수 있는 서브픽처 버퍼 파라미터들에 기초할 수 있다.
본 명세서에서 개시되는 시스템들 및 방법들(예로서, HRD 변경)은 HRD가 서브픽처 레벨에서 동작할 때 CPB와 같은 버퍼 크기를 줄이는 이익을 제공할 수 있다. 이것은 하드웨어 비용을 줄일 수 있다. 예를 들어, 더 작은 버퍼 크기는 더 적은 메모리를 필요로 하며, 이는 더 적은 하드웨어 메모리를 필요로 한다.
게다가, 본 명세서에서 개시되는 시스템들 및 방법들은 HRD가 오버플로우 또는 언더플로우하지 않는 이익을 제공할 수 있다. 예로서, 이를 달성할 수 있는 한 가지 방법은 서브픽처 기반 CPB 동작을 위한 버퍼 크기 및/또는 버퍼 스케일 파라미터들의 시그널링을 통하고, 적합성에 대해 비트스트림의 검사를 통하는 것이다.
"가상"이라는 용어가 HRD와 관련하여 사용되지만, HRD는 물리적으로 구현될 수 있다는 점에 유의해야 한다. 예를 들어, "HRD"는 실제 디코더의 구현을 설명할 수 있다. 일부 구성들에서, HRD는 비트스트림이 고효율 비디오 코딩(HEVC) 사양들에 적합한지를 결정하도록 구현될 수 있다. 예를 들어, HRD는 타입 I 비트스트림들 및 타입 II 비트스트림들이 HEVC 사양들에 적합한지를 결정할 수 있다. 타입 I 비트스트림은 비디오 코딩 계층(VCL) 네트워크 액세스 계층(NAL) 유닛들 및 필러(filler) 데이터 NAL 유닛들만을 포함할 수 있다. 타입 II 비트스트림은 추가적인 다른 NAL 유닛들 및 신택스 요소들을 포함할 수 있다.
일부 공지 구성들에서는, 예를 들어 Benjamin Bros et al., "High efficiency video coding (HEVC) text specification draft 8," JCTVC-J1003_d7, Stockholm, July 2012 (이하, "HEVC 드래프트 8")에서는, 서브픽처 기반 HRD 모델 및 관련 신택스 및 시맨틱이 설명된다. 본 명세서에서 개시되는 시스템들 및 방법들은 HEVC 드래프트 8에서 제공되는 신택스 및 시맨틱에 대한 변경들을 설명할 수 있다.
본 명세서에서 개시되는 시스템들 및 방법들에 따른 CPB의 동작에 관한 예들이 아래와 같이 주어진다. 아래와 같이 주어지는 사양들은 존재하는 CPB 파라미터들의 각각의 세트에 그리고 HEVC 사양들에 따른 타입 I 및 타입 II 적합성 양자에 독립적으로 적용될 수 있다.
비트스트림 도달의 타이밍(예로서, 하나 이상의 비트스트림 도달 시간)이 아래와 같이 결정될 수 있다. HRD는 버퍼링 기간 보조 향상 정보(SEI) 메시지들 중 어느 하나에서 초기화될 수 있다. 초기화 전에, CPB는 공백일 수 있다. 초기화 후에, HRD는 후속 버퍼링 기간 SEI 메시지들에 의해 다시 초기화되지 못할 수 있다는 점에 유의해야 한다. 일부 구성들에서, CPB의 동작은 존재하는 CPB 파라미터들의 각각의 세트에 그리고 타입 I 및 타입 II 적합성 포인트들 양자에 독립적으로 적용될 수 있다.
각각의 액세스 유닛은 액세스 유닛 n으로 지칭될 수 있으며, 숫자 n은 특정 액세스 유닛을 식별한다. CPB를 초기화하는 버퍼링 기간 SEI 메시지와 관련된 액세스 유닛은 액세스 유닛 0으로 지칭될 수 있다. 모든 다른 액세스 유닛들은 액세스 유닛 n으로 지칭될 수 있으며, n은 디코딩 순서상 다음 액세스 유닛에 대해 1만큼 증가한다.
각각의 디코딩 유닛은 디코딩 유닛 m으로 지칭될 수 있으며, 숫자 m은 특정 디코딩 유닛을 식별한다. 액세스 유닛 0 내의 디코딩 순서상 제1 디코딩 유닛은 디코딩 유닛 0으로 지칭된다. m의 값은 디코딩 순서상 각각의 후속하는 디코딩 유닛에 대해 1만큼 증가한다.
변수 InitCpbRemovalDelay[SchedSelIdx] 및 InitCpbRemovalDelayOffset[SchedSelIdx]는 다음과 같이 설정될 수 있다. 아래의 조건들 중 하나가 참인 경우, InitCpbRemovalDelay[SchedSelIdx] 및 InitCpbRemovalDelayOffest[SchedSelIdx]는 관련 버퍼링 기간 SEI 메시지의 대응하는 initial_alt_cpb_removal_delay[SchedSelIdx] 및 initial_alt_cpb_removal_delay_offset[SchedSelIdx]의 값들로 각각 설정되고, 액세스 유닛 0은 코딩된 픽처가 BLA_W_DLP 또는 BLA_N_LP와 동일한 nal_unit_type을 갖는 BLA 액세스 유닛일 수 있으며, 관련 버퍼링 기간 SEI 메시지의 rap_cpb_params_present_flag의 값은 1이다. 또한, 참인 경우, SubPicCpbFlag는 1일 수 있다. 그렇지 않은 경우, InitCpbRemovalDelay[SchedSelIdx] 및 InitCpbRemovalDelayOffset[SchedSelIdx]는 관련 버퍼링 기간 SEI 메시지의 대응하는 initial_cpb_removal_delay[SchedSelIdx] 및 initial_cpb_removal_delay_offset[SchedSelIdx]의 값들로 각각 설정될 수 있다.
디코딩 유닛 m의 제1 비트가 CPB에 들어가기 시작하는 시간은 최초 도달 시간 tai(m)으로 지칭된다. 디코딩 유닛들의 최초 도달 시간은 다음과 같이 도출될 수 있다. 디코딩 유닛이 디코딩 유닛 0인 경우, tai(0)=0이다. 그렇지 않은 경우(디코딩 유닛이 디코딩 유닛 m(m>0)인 경우), cbr_flag[SchedSelIdx]가 1인 경우, 디코딩 유닛 m에 대한 최초 도달 시간은 디코딩 유닛 m-1의 (아래에서 도출되는) 최종 도달 시간과 동일할 수 있다.
즉, tai(m)=taf(m-1)이다. 그렇지 않은 경우(cbr_flag[SchedSelIdx]가 0일 수 있는 경우), 디코딩 유닛 m에 대한 최초 도달 시간은 tai(m)=Max(taf(m-1), tai,earliest(m))에 의해 도출되며, tai,earliest(m)은 아래와 같이 도출된다. 디코딩 유닛 m이 후속 버퍼링 기간의 제1 디코딩 유닛이 아닌 경우, tai,earliest(m)은 tai,earliest(m)=tr,n(m)-(InitCpbRemovalDelay[SchedSelIdx]+InitCpbRemovalDelayOffset[SchedSelIdx])/90000으로서 도출되며, tr,n(m)은 HEVC 드래프트 8의 하위 조항 C.2.2에서 특정되는 바와 같은 CPB로부터의 디코딩 유닛 m의 명목 제거 시간이다. 그렇지 않은 경우(디코딩 유닛 m이 후속 버퍼링 기간의 제1 디코딩 유닛인 경우), tai,earliest(m)은 tai,earliest(m)=tr,n(m)-(InitCpbRemovalDelay[SchedSelIdx]/90000)으로서 도출된다.
디코딩 유닛 m에 대한 최종 도달 시간은 taf(m)=tai(m)+b(m)/BitRate[SchedSelIdx]에 의해 도출될 수 있으며, b(m)은 디코딩 유닛 m의 비트 단위의 크기로서, 타입 I 적합성 포인트에 대한 VCL NAL 유닛들 및 필러 데이터 NAL 유닛들의 비트들 또는 타입 II 적합성 포인트에 대한 타입 II 비트스트림의 모든 비트들을 카운트하며, 타입 I 및 타입 II 적합성 포인트들은 HEVC 드래프트 8의 도 C-1에 도시된 바와 같다.
SchedSelIdx, BitRate[SchedSelIdx] 및 CpbSize[SchedSelIdx] 의 값들은 아래와 같이 제한될 수 있다. 디코딩 유닛 m을 포함하는 액세스 유닛 및 이전의 액세스 유닛에 대한 활성 시퀀스 파라미터 세트들의 내용이 상이한 경우, 가상 스트림 전달 스케줄러(HSS)는 디코딩 유닛 m을 포함하는 액세스 유닛에 대한 BitRate[SchedSelIdx1] 또는 CpbSize[SchedSelIdx1]을 유발하는 디코딩 유닛 m을 포함하는 액세스 유닛에 대한 활성 시퀀스 파라미터 세트에서 제공되는 SchedSelIdx의 값들 중에서 SchedSelIdx의 값 SchedSelIdx1을 선택할 수 있다. BitRate[SchedSelIdx1] 또는 CpbSize[SchedSelIdx1]의 값은 이전의 액세스 유닛에 대해 사용된 SchedSelIdx의 값 SchedSelIdx0에 대한 BitRate[SchedSelIdx0] 또는 CpbSize[SchedSelIdx0]의 값과 다를 수 있다. 그렇지 않은 경우, HSS는 SchedSelIdx, BitRate[SchedSelIdx] 및 CpbSize[SchedSelIdx]의 이전 값들을 이용하여 계속 동작할 수 있다.
HSS가 이전의 액세스 유닛과 다른 BitRate[SchedSelIdx] 또는 CpbSize[SchedSelIdx]의 값들을 선택할 때, 아래의 사항이 적용될 수 있다. 첫째, 변수 BitRate[SchedSelIdx]는 시간 tai(m)에 유효화된다. 둘째, 변수 CpbSize[SchedSelIdx]는 다음과 같이 유효화된다. CpbSize[SchedSelIdx]의 새로운 값이 이전의 CPB 크기보다 큰 경우, 이 값은 시간 tai(m)에 유효화된다. 그렇지 않은 경우, CpbSize[SchedSelIdx]의 새로운 값은 디코딩 유닛 m을 포함하는 액세스 유닛의 최종 디코딩 유닛의 CPB 제거 시간에 유효화된다.
SubPicCpbFlag가 1일 때, 액세스 유닛 n의 최초 CPB 도달 시간 tai(n)은 액세스 유닛 n 내의 제1 디코딩 유닛의 최초 CPB 도달 시간으로 설정될 수 있으며, 액세스 유닛 n의 최종 CPB 도달 시간 taf(n)은 액세스 유닛 n 내의 최종 디코딩 유닛의 최종 CPB 도달 시간으로 설정될 수 있다. SubPicCpbFlag가 0일 때, 각각의 디코딩 유닛은 액세스 유닛이며, 따라서 액세스 유닛 n의 최초 및 최종 CPB 도달 시간들은 디코딩 유닛 m의 최초 및 최종 CPB 도달 시간들일 수 있다는 점에 유의해야 한다.
CPB를 초기화하는 버퍼 기간 보조 향상 정보(SEI) 메시지와 관련된 액세스 유닛은 액세스 유닛 0으로 지칭될 수 있다. 모든 다른 액세스 유닛들은 액세스 유닛 n으로 지칭될 수 있으며, n은 디코딩 순서상 다음 액세스 유닛에 대해 1만큼 증가한다.
위에 설명된 바와 같이, 본 명세서에서 개시되는 시스템들 및 방법들은 HRD 파라미터들 및 하위 계층 HRD 파라미터들을 변경하는 신택스 및 시맨틱을 제공한다. 일부 구성들에서, 본 명세서에서 개시되는 시스템들 및 방법들은 HEVC 사양들에 적용될 수 있다. 예를 들어, 아래의 표 1은 HRD 파라미터들에 대한 신택스 변경들의 일례를 제공한다. 변경들은 굵게 표시된다.
[표 1]
Figure 112015030173969-pct00001
Figure 112015030173969-pct00002
본 명세서에서 개시되는 시스템들 및 방법들에 따른, 표 1에 표시된 HRD 파라미터 시맨틱에 관한 예들이 아래에 같이 주어진다. 1과 동일한 timing_info_present_flag는 num_units_in_tick 및 time_scale이 hrd_parameters() 신택스 구조 내에 존재한다는 것을 지시할 수 있다. 0과 동일한 timing_info_present_flag는 num_units_in_tick 및 time_scale이 hrd_parameters() 신택스 구조 내에 존재하지 않는다는 것을 지시할 수 있다.
num_units_in_tick은 클럭 틱 카운터의 (클럭 틱이라고 하는) 1 증가에 대응하는 주파수 time_scale Hz에서 동작하는 클럭의 시간 유닛들의 수일 수 있다. num_units_in_tick은 일반적으로 0보다 크다. 클럭 틱은 sub_pic_cpb_params_present_flag가 0일 때 코딩된 데이터 내에 표현될 수 있는 최소 시간 간격일 수 있다. 예를 들어, 비디오 신호의 픽처 레이트가 25 Hz일 때, time_scale은 27,000,000일 수 있고, num_units_in_tick은 1,080,000일 수 있다.
time_scale은 1초 안에 발생하는 시간 유닛들의 수일 수 있다. 예를 들어, 27 MHz 클럭을 이용하여 시간을 측정하는 시간 좌표계는 27,000,000의 time_scale를 갖는다. time_scale은 일반적으로 0보다 크다.
1과 동일한 nal_hrd_parameters_present_flag는 (타입 II 비트스트림 적합성과 관련된) NAL HRD 파라미터들이 hrd_parameters() 신택스 구조 내에 존재한다는 것을 지시할 수 있다. 0과 동일한 nal_hrd_parameters_present_flag는 NAL HRD 파라미터들이 hrd_parameters() 신택스 구조 내에 존재하지 않는다는 것을 지시한다. nal_hrd_parameters_present_flag가 0일 때, 비트스트림의 적합성은 NAL HRD 파라미터들 및 모든 버퍼링 기간 및 픽처 타이밍 SEI 메시지들의 제공 없이는 검증될 수 없다는 점에 유의해야 한다.
변수 NalHrdBpPresentFlag는 다음과 같이 도출될 수 있다. 아래의 조건들 중 하나 이상이 참인 경우, NalHrdBpPresentFlag의 값은 1로 설정된다. 이 경우, nal_hrd_parameters_present_flag는 비트스트림 내에 존재할 수 있으며, 1일 수 있다. 또한, 이 경우, 버퍼링 기간 SEI 메시지들 내의 비트스트림 내에 존재할 NAL HRD 동작에 대한 버퍼링 기간들의 존재에 대한 필요는 응용에 의해 결정될 수 있다. 그렇지 않은 경우, NalHrdBpPresentFlag의 값은 0으로 설정될 수 있다.
1과 동일한 vcl_hrd_parameters_present_flag는 (모든 비트스트림 적합성에 관련된) VCL HRD 파라미터들이 hrd_parameters() 신택스 구조 내에 존재한다는 것을 지시할 수 있다. 0과 동일한 vcl_hrd_parameters_present_flag는 VCL HRD 파라미터들이 hrd_parameters() 신택스 구조 내에 존재하지 않는다는 것을 지시할 수 있다. vcl_hrd_parameters_present_flag가 0일 때, 비트스트림의 적합성은 VCL HRD 파라미터들 및 모든 버퍼링 기간 및 픽처 타이밍 SEI 메시지들의 제공 없이는 검증될 수 없다는 점에 유의해야 한다.
변수 VclHrdBpPresentFlag는 다음과 같은 도출될 수 있다. 아래의 조건들 중 하나 이상이 참인 경우, VclHrdBpPresentFlag의 값은 1로 설정될 수 있다. 첫째, vcl_hrd_parameters_present_flag가 비트스트림 내에 존재하며, 1과 동일하다. 둘째, 버퍼링 기간 SEI 메시지들 내의 비트스트림 내에 존재할 VCL HRD 동작에 대한 버퍼링 기간들의 존재에 대한 필요는 응용에 의해 결정된다. 그렇지 않은 경우, VclHrdBpPresentFlag의 값은 0으로 설정될 수 있다.
변수 CpbDpbDelaysPresentFlag는 다음과 같이 도출된다. 아래의 조건들 중 하나 이상의 참일 경우, CpbDpbDelaysPresentFlag의 값은 1로 설정될 수 있다. 첫째, nal_hrd_parameters_present_flag가 비트스트림 내에 존재하며, 1과 동일하다. 둘째, vcl_hrd_parameters_present_flag가 비트스트림 내에 존재하며, 1과 동일하다. 셋째, 픽처 타이밍 SEI 메시지들 내의 비트스트림 내에 존재할 CPB 및 DPB 출력 지연들의 존재에 대한 필요는 응용에 의해 결정된다. 그렇지 않은 경우, CpbDpbDelaysPresentFlag의 값은 0으로 설정될 수 있다.
1과 동일한 sub_pic_cpb_params_present_flag는 서브픽처 레벨 CPB 제거 지연 파라미터들이 존재하고, CPB가 액세스 유닛 레벨 또는 서브픽처 레벨에서 동작할 수 있다는 것을 지시할 수 있다. 0과 동일한 sub_pic_cpb_params_present_flag는 서브픽처 레벨 CPB 제거 지연 파라미터들이 존재하지 않고, CPB가 액세스 유닛 레벨에서 동작한다는 것을 지시할 수 있다. sub_pic_cpb_params_present_flag가 존재하지 않을 때, 그의 값은 0과 동일한 것으로 추정될 수 있다.
tick_divisor_minus2는 서브픽처 클럭 틱을 특정할 수 있다. 서브픽처 클럭 틱은 sub_pic_cpb_params_present_flag가 1일 때 코딩된 데이터 내에 표현될 수 있는 최소 시간 간격일 수 있다.
du_cpb_removal_delay_length_minus1 + 1은 픽처 타이밍 SEI 메시지의 du_cpb_removal_delay_minus1[i] 및 common_du_cpb_removal_delay_minus1 신택스 요소들의 비트 단위의 길이를 특정할 수 있다. bit_rate_scale은 bit_rate_value_minus1[SchedSelIdx]와 함께 SchedSelIdx-th CPB의 최대 입력 비트 레이트를 특정할 수 있다.
cpb_size_scale은 cpb_size_value_minus1[SchedSelIdx]와 함께, 액세스 유닛 레벨에서 동작할 때의 SchedSelIdx-th CPB의 CPB 크기를 특정할 수 있다. 'du_cpb_size_scale'은 du_cpb_size_value_minus1[SchedSelIdx]와 함께, 서브픽처 레벨에서 동작할 때의 SchedSelIdx-th CPB의 CPB 크기를 특정할 수 있다.
initial_cpb_removal_delay_length_minus1 + 1은 버퍼링 기간 SEI 메시지의 initial_cpb_removal_delay[SchedSelIdx] 및 initial_cpb_removal_delay_offset[SchedSelIdx] 신택스 요소들의 비트 단위의 길이를 특정할 수 있다. initial_cpb_removal_delay_length_minus1 신택스 요소가 존재하지 않을 때, 이것은 23과 동일한 것으로 추정될 수 있다.
cpb_removal_delay_length_minus1 + 1은 픽처 타이밍 SEI 메시지 내의 cpb_removal_delay 신택스 요소의 비트 단위의 길이를 특정할 수 있다. cpb_removal_delay_length_minus1 신택스 요소가 존재하지 않을 때, 이것은 23과 동일한 것으로 추정될 수 있다.
dpb_output_delay_length_minus1 + 1은 픽처 타이밍 SEI 메시지 내의 dpb_output_delay 신택스 요소의 비트 단위의 길이를 특정할 수 있다. dpb_output_delay_length_minus1 신택스 요소가 존재하지 않을 때, 이것은 23과 동일한 것으로 추정될 수 있다.
1과 동일한 fixed_pic_rate_flag[i]는 HighestTid가 i와 동일할 때 출력 순서상 임의의 2개의 연속하는 픽처의 HRD 출력 시간들 간의 시간 간격이 아래와 같이 제한된다는 것을 지시할 수 있다. 0과 동일한 fixed_pic_rate_flag[i]는 출력 순서상 임의의 2개의 연속하는 픽처의 HRD 출력 시간들 간의 시간 간격에 대해 그러한 제한이 적용되지 않는다는 것을 지시한다. fixed_pic_rate_flag[i]가 존재하지 않을 때, 이것은 0과 동일한 것으로 추정될 수 있다.
픽처 n을 포함하는 코딩된 비디오 시퀀스에 대해 HighestTid가 i와 동일하고, fixed_pic_rate_flag[i]가 1과 동일할 때, HEVC 드래프트 8의 방정식 C-17에서 특정되는 바와 같이 delta_to,dpb(n)에 대해 계산된 값은 tc*(pic_duration_in_tcs_minus1[i]+1)과 동일할 수 있으며, tc는 방정식 C-17에서 사용하기 위해 특정된 후속 픽처 nn에 대해 아래의 조건들 중 하나 이상이 참일 때 (픽처 n을 포함하는 코딩된 비디오 시퀀스에 대한 tc의 값을 이용하여) HEVC 드래프트 8의 방정식 C-1에서 특정된다. 첫째, 픽처 nn은 픽처 n과 동일한 코딩된 비디오 시퀀스 내에 위치한다. 둘째, 픽처 nn은 상이한 코딩된 비디오 시퀀스 내에 위치하고, fixed_pic_rate_flag[i]는 픽처 nn을 포함하는 코딩된 비디오 시퀀스에서 1과 동일하며, num_units_in_tick/time_scale의 값은 코딩된 비디오 시퀀스들 양자에 대해 동일하고, pic_duration_in_tc_minus1[i]의 값은 코딩된 비디오 시퀀스들 양자에 대해 동일하다.
pic_duration_in_tc_minus1[i] + 1은 HighestTid가 i와 동일할 때의 코딩된 비디오 시퀀스 내의 출력 순서상 임의의 2개의 연속하는 픽처의 HRD 출력 시간들 간의 클럭 틱 단위의 시간 간격을 특정할 수 있다. pic_duration_in_tc_minus1[i]의 값은 0 내지 2047의 범위에 걸칠 수 있다.
low_delay_hrd_flag[i]는 HEVC 드래프트 8의 부록 C에서 특정되는 바와 같이 HighestTid가 i와 동일할 때의 HRD 동작 모드를 특정할 수 있다. fixed_pic_rate_flag[i]가 1과 동일할 때, low_delay_hrd_flag[i]는 0과 동일할 수 있다. low_delay_hrd_flag[i]가 1과 동일할 때는, 액세스 유닛에 의해 사용되는 비트들의 수로 인해 명목 CPB 제거 시간들을 위반하는 "큰 픽처들"이 허용될 수 있다는 점에 유의해야 한다. 그러한 "큰 픽처들"은 단지 가끔 발생할 것으로 기대되지만, 요구되지는 않는다.
cpb_cnt_minus1[i] + 1은 HighestTid가 i와 동일할 때의 코딩된 비디오 시퀀스의 비트스트림 내의 대안 CPB 사양들의 수를 특정할 수 있다. cpb_cnt_minus1[i]의 값은 0 내지 31의 범위에 걸칠 수 있다. low_delay_hrd_flag[i]가 1일 때, cpb_cnt_minus1[i]는 0일 수 있다. cpb_cnt_minus1[i]가 존재하지 않을 때, 이것은 0과 동일한 것으로 추정될 수 있다.
다른 예로서, 아래의 표 2는 대안적인 신택스 HRD 파라미터들을 제공한다. 변경들은 굵게 표시된다.
[표 2]
Figure 112015030173969-pct00003
표 2는 일부 구성들에서 신택스 요소들이 상이한 위치들에서 시그널링될 수 있다는 것을 나타낸다. 게다가, 일부 구성들에서, 신택스 요소 du_cpb_size_scale은 사용된 비트들의 수를 지시할 수 있는 u(4)로서 코딩될 수 있다. u(4)에 의해 지시되는 것과 다른 비트 수가 사용될 수 있다. 예를 들어, du_cpb_size_scale은 ue(v)로서 또는 소정의 다른 코딩 기술을 이용하여 코딩될 수 있다.
아래의 표 3은 하위 계층 HRD 파라미터들에 대한 신택스 변경들을 제공한다. 변경들은 굵게 표시된다.
[표 3]
Figure 112015030173969-pct00004
본 명세서에서 개시되는 시스템들 및 방법들에 따른, 표 3에 표시된 하위 계층 HRD 파라미터 시맨틱에 관한 예들이 아래와 같이 주어진다. bit_rate_value_minus1[SchedSelIdx]는 bit_rate_scale과 함께 SchedSelIdx th CPB에 대한 최대 입력 비트 레이트를 특정할 수 있다. bit_rate_value_minus1[SchedSelIdx]는 0 내지 232-2의 범위에 걸칠 수 있다. 임의의 SchedSelIdx>0에 대해, bit_rate_value_minus1[SchedSelIdx]는 bit_rate_value_minus1[SchedSelIdx-1]보다 클 수 있다. 초당 비트 단위의 비트 레이트는 BitRate[SchedSelIdx]=(bit_rate_value_minus1[SchedSelIdx]+1)*2(6+bit_rate_scale)에 의해 주어진다.
bit_rate_value_minus1[SchedSelIdx] 신택스 요소가 존재하지 않을 때, BitRate[SchedSelIdx]의 값은 VCL HRD 파라미터들에 대해 cpbBrVclFactor*MaxBR과 동일한 것으로 추정될 수 있고, NAL HRD 파라미터들에 대해 cpbBrNalFactor*MaxBR과 동일한 것으로 추정될 수 있으며, MaxBR, cpbBrVclFactor 및 cpbBrNalFactor는 HEVC 드래프트 8의 하위 조항 A.4에서 특정된다.
cpb_size_value_minus1[SchedSelIdx]는 cpb_size_scale과 함께 SchedSelIdx-th CPB 크기를 특정하는 데 사용될 수 있다. cpb_size_value_minus1[SchedSelIdx]는 0 내지 232-2의 범위에 걸칠 수 있다. 0보다 큰 임의의 SchedSelIdx에 대해, cpb_size_value_minus1[SchedSelIdx]는 cpb_size_value_minus1[SchedSelIdx-1] 미만일 수 있다.
SubPicCpbFlag가 0일 때, 비트 단위의 CPB 크기는 CpbSize[SchedSelIdx] = (cpb_size_value_minus1[SchedSelIdx]+1)*2(4 + cpb _size_scale)에 의해 주어진다.
cpb_size_value_minus1[SchedSelIdx] 신택스 요소가 존재하지 않을 때, CpbSize[SchedSelIdx]의 값은 VCL HRD 파라미터들에 대해 cpbBrVclFactor*MaxCPB와 동일한 것으로 추정될 수 있고, NAL HRD 파라미터들에 대해 cpbBrNalFactor * MaxCPB와 동일한 것으로 추정될 수 있으며, MaxCPB, cpbBrVclFactor 및 cpbBrNalFactor는 HEVC 드래프트 8의 하위 조항 A.4에서 특정된다.
'du_cpb_size_value_minus1'[SchedSelIdx]는du_cpb_size_scale과 함께 서브픽처 레벨에서 동작할 때의 SchedSelIdx-th CPB 크기를 특정하는 데 사용될 수 있다. du_cpb_size_value_minus1[SchedSelIdx]는 0 내지 232-2의 범위에 걸칠 수 있다. 0보다 큰 임의의 SchedSelIdx에 대해, du_cpb_size_value_minus1[SchedSelIdx]는 du_cpb_size_value_minus1[ SchedSelIdx-1] 미만일 수 있다.
SubPicCpbFlag가 1일 때, 비트 단위의 CPB 크기는 CpbSize[SchedSelIdx] =
(du_cpb_size_value_minus1[SchedSelIdx]+1) * 2(4 + du_ cpb _size_scale)에 의해 주어진다.
du_cpb_size_value_minus1[SchedSelIdx] 신택스 요소가 존재하지 않을 때, CpbSize[SchedSelIdx]의 값은 VCL HRD 파라미터들에 대해 cpbBrVclFactor * MaxCPB와 동일한 것으로 추정될 수 있고, NAL HRD 파라미터들에 대해 cpbBrNalFactor * MaxCPB와 동일한 것으로 추정될 수 있으며, MaxCPB, cpbBrVclFactor 및 cpbBrNalFactor는 HEVC 드래프트 8의 하위 조항 A.4에서 특정된다.
0과 동일한 cbr_flag[SchedSelIdx]는 SchedSelIdx-th CPB 사양을 이용하여 HRD에 의해 이 비트스트림을 디코딩하기 위해 가상 스트림 전달 스케줄러(HSS)가 간헐 비트 레이트 모드로 동작한다는 것을 특정할 수 있다. 1과 동일한 cbr_flag[SchedSelIdx]는 HSS가 일정 비트 레이트(CBR) 모드로 동작한다는 것을 특정할 수 있다. cbr_flag[SchedSelIdx] 신택스 요소가 존재하지 않을 때, cbr_flag의 값은 0과 동일한 것으로 추정된다.
편의를 위해, 여러 정의가 아래와 같이 주어지며, 이들은 본 명세서에서 개시되는 시스템들 및 방법들에 적용될 수 있다. 디코딩 유닛(DU)은 액세스 유닛 또는 액세스 유닛의 서브세트일 수 있다. 서브픽처 CPB 플래그가 0인 경우, 디코딩 유닛은 액세스 유닛이다. 그렇지 않은 경우, 디코딩 유닛은 액세스 유닛의 서브세트, 예를 들어 서브픽처 액세스 유닛 또는 서브픽처 레벨에서 동작하는 액세스 유닛이다. 디코딩 유닛은 액세스 유닛 내의 하나 이상의 VCL NAL 유닛들 및 관련된 논(non)-VCL NAL 유닛들로 구성될 수 있다.
버퍼링 기간은 디코딩 순서상 버퍼링 기간 SEI 메시지의 2개의 사례 간의 액세스 유닛들의 세트로서 특정될 수 있다. 보조 향상 정보(SEI)는 VCL NAL 유닛들로부터 코딩된 픽처들의 샘플들을 디코딩하는 데 필요하지 않은 정보를 포함할 수 있다. SEI 메시지들은 디코딩, 디스플레이 또는 다른 목적들과 관련된 절차들을 지원할 수 있다. 그러나, SEI 메시지들은 디코딩 프로세스에 의해 루마 또는 크로마 샘플들을 구성하는 데에는 필요하지 않을 수 있다. 디코더들의 적합화는 HEVC 사양들에 대한 출력 순서 적합화를 위해 이 정보를 처리하는 데 필요하지 않을 수 있다(HEVC 드래프트 8의 부록 C는 예를 들어 적합성에 대한 사양들을 포함한다). 일부 SEI 메시지 정보는 비트스트림 적합성을 검사하기 위해 그리고 출력 타이밍 디코더 적합성을 위해 요구될 수 있다.
버퍼링 기간 SEI 메시지는 버퍼링 기간과 관련된 SEI 메시지일 수 있다. 이것은 도달 타이밍 및 코딩된 픽처 제거 타이밍을 정의하는 신택스 및 시맨틱을 정의할 수 있다.
픽처 파라미터 세트(PPS)는 각각의 슬라이스 헤더에서 발견되는 pic_parameter_set_id 신택스 요소에 의해 결정되는 바와 같은 0개 이상의 완전 코딩된 픽처에 적용되는 신택스 요소들을 포함하는 신택스 구조이다. pic_parameter_set_id는 슬라이스 헤더에서 참조되는 픽처 파라미터 세트를 식별할 수 있다. pic_parameter_set_id의 값은 0 내지 255의 범위에 걸칠 수 있다.
코딩 픽처 버퍼(CPB)는 가상 참조 디코더(HRD)에서 특정되는 디코딩 순서로 액세스 유닛들을 포함하는 선입선출 버퍼일 수 있다. 액세스 유닛은 디코딩 순서상 연속적이고 정확히 하나의 코딩된 픽처를 포함하는 네트워크 액세스 계층(NAL) 유닛들의 세트일 수 있다. 코딩된 픽처의 코딩된 슬라이스 NAL 유닛들에 더하여, 액세스 유닛은 코딩된 픽처의 슬라이스들을 포함하지 않는 다른 NAL 유닛들도 포함할 수 있다. 액세스 유닛의 디코딩은 디코딩된 픽처를 항상 생성한다. NAL 유닛은 이어지는 데이터의 타입의 지시 및 에뮬레이션 방지 바이트들과 함께 필요한 바에 따라 삽입되는 원시 바이트 시퀀스 페이로드(RBSP: raw byte sequence payload)의 형태로 상기 데이터를 포함하는 바이트들을 포함하는 신택스 구조일 수 있다.
이제, 도면들을 참조하여 다양한 구성들이 설명되며, 도면들에서 동일한 참조 번호들은 기능적으로 유사한 요소들을 지시할 수 있다. 여기서 일반적으로 설명되고 도면들에 도시된 바와 같은 시스템들 및 방법들은 다양한 상이한 구성들로 배열 및 설계될 수 있다. 따라서, 도면들에 표현된 바와 같은 여러 구성들의 아래의 더 상세한 설명은 청구되는 바와 같은 범위를 한정하는 것을 의도하는 것이 아니라, 시스템들 및 방법들을 표현할 뿐이다.
도 1은 서브픽처 버퍼 파라미터를 시그널링하기 위한 시스템들 및 방법들을 구현할 수 있는 하나 이상의 전자 장치(102)의 일례를 나타내는 블록도이다. 이 예에서는, 전자 장치 A(102a) 및 전자 장치 B(102b)가 도시된다. 그러나, 일부 구성들에서는 전자 장치 A(102a) 및 전자 장치 B(102b)와 관련하여 설명되는 특징들 및 기능 중 하나 이상이 단일 전자 장치 내에 결합될 수 있다는 점에 유의해야 한다.
전자 장치 A(102a)는 인코더(104)를 포함한다. 인코더(104)는 서브픽처 버퍼 파라미터 생성 모듈(108)을 포함한다. 전자 장치 A(102a) 내에 포함된 요소들(예로서, 인코더(104) 및 서브픽처 버퍼 파라미터 생성 모듈(108)) 각각은 하드웨어, 소프트웨어 또는 이들 양자의 결합에서 구현될 수 있다.
전자 장치 A(102a)는 하나 이상의 입력 픽처(106)를 획득할 수 있다. 일부 구성들에서, 입력 픽처(들)(106)는 이미지 센서를 이용하여 전자 장치 A(102a) 상에서 캡처될 수 있고, 메모리로부터 검색될 수 있고/있거나, 다른 전자 장치로부터 수신될 수 있다.
인코더(104)는 입력 픽처(들)(106)를 인코딩하여, 인코딩된 데이터를 생성할 수 있다. 예를 들어, 인코더(104)는 일련의 입력 픽처들(106)(예로서, 비디오)을 인코딩할 수 있다. 일 구성에서, 인코더(104)는 HEVC 인코더일 수 있다. 인코딩된 데이터는 디지털 데이터(예로서, 비트스트림(114)의 일부)일 수 있다. 인코더(104)는 입력 신호에 기초하여 오버헤드 시그널링을 생성할 수 있다.
서브픽처 버퍼 파라미터 생성 모듈(108)은 하나 이상의 서브픽처 버퍼 파라미터를 생성할 수 있다. 전자 장치(102)(예로서, 인코더(104))는 픽처가 서브픽처 레벨에서 디코딩되는 것이 허용되는지를 결정할 수 있다. 일부 예들에서, 이것은 픽처가 서브픽처 레벨에서 인코딩되는지에 기초하여 결정될 수 있다. 일부 예들에서, 전자 장치는 픽처가 픽처 레벨에서 디코딩되는 것이 허용되는 것에 더하여 서브픽처 레벨에서 디코딩되는 것이 허용되는지를 결정할 수 있다. 픽처가 서브픽처 레벨에서 디코딩되는 것이 허용되는 경우, 서브픽처 버퍼 파라미터 생성 모듈(108)은 버퍼 크기 파라미터 및/또는 버퍼 스케일 파라미터를 생성할 수 있다. 예를 들어, 버퍼 크기 파라미터는 du_cpb_size_value_minus1와 같은 서브픽처 CPB 크기 값 파라미터일 수 있다. 다른 예로서, 버퍼 스케일 파라미터는 du_cpb_size_scale과 같은 서브픽처 CPB 크기 스케일 파라미터일 수 있다.
서브픽처 버퍼 파라미터 생성 모듈(108)은 아래에서 도 2, 도 3 및 도 4와 관련하여 설명되는 절차들 중 하나 이상을 수행할 수 있다. 일부 구성들에서, 전자 장치 A(102a)는 인코딩된 픽처 정보와 같은 데이터를 비트스트림(114)의 일부로서 전자 장치 B(102b)로 전송할 수 있다. 일부 구성들에서, 전자 장치 A(102a)는 메시지를 개별 전송(110)에 의해 전자 장치 B(102b)로 전송할 수 있다. 예를 들어, 개별 전송(110)은 비트스트림(114)의 일부가 아닐 수 있다. 예를 들어, 버퍼링 기간 SEI 메시지 또는 다른 메시지가 소정의 대역외 메커니즘을 이용하여 전송될 수 있다. 일부 구성들에서, 메시지는 서브픽처 CPB 크기 스케일 파라미터의 특징들 중 하나 이상 및/또는 다른 타입의 메시지, 예를 들어 버퍼링 기간 SEI 메시지를 포함할 수 있다.
인코더(104)(및 예를 들어 서브픽처 버퍼 파라미터 생성 모듈(108))는 비트스트림(114)을 생성할 수 있다. 비트스트림(114)은 입력 픽처(들)(106)에 기초하는 인코딩된 픽처 데이터를 포함할 수 있다. 일부 구성들에서, 비트스트림(114)은 또한 오버헤드 데이터, 예를 들어 서브픽처 CPB 크기 스케일 파라미터, 버퍼링 기간 SEI 메시지 또는 다른 메시지, 슬라이스 헤더(들), PPS(들) 등을 포함할 수 있다. 추가 입력 픽처들(106)이 인코딩됨에 따라, 비트스트림(114)은 하나 이상의 인코딩된 픽처를 포함할 수 있다. 예를 들어, 비트스트림(114)은 대응하는 오버헤드 데이터를 갖는 하나 이상의 인코딩된 픽처를 포함할 수 있다.
비트스트림(114)은 디코더(112)에 제공될 수 있다. 일례에서, 비트스트림(114)은 유선 또는 무선 링크를 이용하여 전자 장치 B(102b)로 전송될 수 있다. 일부 예들에서, 이것은 인터넷 또는 근거리 네트워크(LAN)와 같은 네트워크를 통해 행해질 수 있다. 도 1에 도시된 바와 같이, 디코더(112)는 전자 장치 A(102a) 상의 인코더(104)와 별개로 전자 장치 B(102b) 상에 구현될 수 있다. 그러나, 인코더(104) 및 디코더(112)는 일부 구성들에서 동일 전자 장치 상에 구현될 수 있다는 점에 유의해야 한다. 인코더(104) 및 디코더(112)가 동일 전자 장치 상에 구현되는 일 구현에서, 예를 들어, 비트스트림(114)은 버스를 통해 디코더(112)에 제공되거나, 디코더(112)에 의한 검색을 위해 메모리에 저장될 수 있다.
디코더(112)는 하드웨어, 소프트웨어 또는 이들 양자의 결합에서 구현될 수 있다. 일 구성에서, 디코더(112)는 HEVC 디코더일 수 있다. 디코더(112)는 비트스트림(114)을 수신(예로서, 획득)할 수 있다. 디코더(112)는 비트스트림(114)에 기초하여 하나 이상의 디코딩된 픽처(118)를 생성할 수 있다. 디코딩된 픽처(들)(118)는 표시되고, 재생되고, 메모리에 저장되고/되거나, 다른 장치로 전송되고, 기타 등등일 수 있다.
디코더(112)는 데이터(예로서, 인코딩된 픽처 데이터)를 수신할 수 있다. 디코더는 또한 버퍼 파라미터를 수신할 수 있다. 예를 들어, 디코더(112)는 du_cpb_size_scale과 같은 서브픽처 CPB 크기 스케일 파라미터를 수신할 수 있다. 서브픽처 레벨 버퍼 파라미터들(예로서, du_cpb_size_scale 및 du_cpb_size_value_minus1[SchedSelIdx])은 대응하는 픽처 레벨 파라미터들(예로서, cpb_size_scale 및 cpb_size_value_minus1[SchedSelIdx])에 더하여 전송된다는 점에 유의해야 한다. 또한, 서브픽처 레벨 버퍼 파라미터들은 대부분의 예들에서 픽처 레벨의 대응하는 파라미터들과 상이하다. 게다가, 이러한 파라미터들은 다수의 상이한 비트 레이트 값들에 대한 인덱스를 지시하는 SchedSelIdx와 함께 다수의 비트 레이트 값에 대해 전송된다는 점에 유의해야 한다.
디코더(112)는 CPB(120)를 포함할 수 있다. CPB(120)는 인코딩된 픽처들을 임시 저장할 수 있다. 예를 들어, CPB(120)는 인코딩된 픽처들을 제거 시간까지 저장할 수 있다. 본 명세서에서 개시되는 시스템들 및 방법들에 따르면, 인코딩된 픽처의 저장 및 유지는 디코더(112)에 의해 서브픽처 CPB 크기 스케일 및 서브픽처 CPB 크기 파라미터들에 부분적으로 기초할 수 있다.
디코더(112)는 서브픽처 레벨 CPB 파라미터에 기초하여 서브픽처 레벨 CPB 동작을 위한 보간 전달 스케줄 테스트를 수행할 수 있다. 일부 구성들에서, 디코더(112)는 보간 전달 비트 레이트에서 동작할 수 있다. 예를 들어, 디코더(112)는 테스트 중인 디코더(DUT)(도시되지 않음)를 포함할 수 있으며, DUT는 서브픽처 CPB 파라미터와 같은 버퍼 파라미터를 사용하여, 비트스트림 제약들이 규정되고 있고, 픽처들이 인코더(104)에 의해 적절히 인코딩되고 있다는 것을 검증할 수 있다. 디코더(112)는 아래에서 도 5와 관련하여 설명되는 절차들 중 하나 이상을 수행할 수 있다.
전술한 HRD는 도 1에 도시된 디코더(112)의 일례일 수 있다. 따라서, 전자 장치(102)는 일부 구성들에서 전술한 HRD 및 CPB에 따라 동작할 수 있다.
전자 장치(들)(102) 내에 포함된 요소들 또는 그의 부분들 중 하나 이상은 하드웨어에서 구현될 수 있다는 점에 유의해야 한다. 예를 들어, 이러한 요소들 또는 이들의 부분들 중 하나 이상은 칩, 회로 또는 하드웨어 컴포넌트들 등으로서 구현될 수 있다. 본 명세서에서 설명되는 기능들 또는 방법들 중 하나 이상은 하드웨어에서 구현되고/되거나 하드웨어를 이용하여 수행될 수 있다는 점에도 유의해야 한다. 예를 들어, 본 명세서에서 설명되는 방법들 중 하나 이상은 칩셋, 주문형 집적회로(ASIC), 대규모 집적 회로(LSI) 또는 집적 회로 등에서 구현되고/되거나 그들을 이용하여 실현될 수 있다.
도 2는 서브픽처 버퍼 파라미터를 전송하기 위한 방법(200)의 일 구성을 나타내는 흐름도이다. 전자 장치(102)(예로서, 전자 장치 A(102a))는 픽처가 서브픽처 레벨에서 디코딩되는 것이 허용되는지를 결정할 수 있다(202). 일부 예들에서, 전자 장치(102)는 픽처가 픽처 레벨에서 디코딩되는 것이 허용되는 것에 더하여 서브픽처 레벨에서 디코딩되는 것이 허용되는지를 결정할 수 있다(202). 예를 들어, 인코더(104)는 입력 픽처(106)를 서브픽처 레벨 픽처에서 인코딩하기로 결정할 수 있다. 서브픽처 레벨 디코딩은 타일, 슬라이스, 파면, 엔트로피 슬라이스, 종속 슬라이스 등과 같은, 그러나 이에 한정되지 않는, HEVC 사양에서 정의되는 다양한 도구들을 이용하여 가능해질 수 있다는 것을 알아야 한다.
인코더(104)가 픽처가 서브픽처 레벨에서 디코딩되는 것이 허용되고, 일부 예들에서 픽처가 픽처 레벨에 더하여 서브픽처 레벨에서 디코딩되는 것이 허용되는 것으로 결정(202)하는 경우, 전자 장치(102)는 버퍼 크기 파라미터 및/또는 버퍼 스케일 파라미터를 생성할 수 있다(204). 그렇지 않은 경우, 전자 장치(102)는 픽처가 서브픽처 레벨에서 디코딩되는 것이 허용되지 않는 것으로 결정할 수 있다(202).
따라서, 전자 장치(102)는 픽처가 서브픽처 레벨에서 디코딩되는 것이 허용되는 경우에 버퍼 크기 파라미터 및/또는 버퍼 스케일 파라미터를 생성할 수 있다(204). 일부 예들에서, 전자 장치(102)는 픽처가 픽처 레벨에 더하여 서브픽처 레벨에서 디코딩되는 것이 허용되는 경우에 버퍼 크기 파라미터 및/또는 버퍼 스케일 파라미터를 생성할 수 있다(204).
일부 구성들에서, 전자 장치(102)는 2개의 버퍼 크기 파라미터 및/또는 2개의 버퍼 스케일 파라미터를 생성할 수 있다(204). 2개의 버퍼 크기 파라미터 중 하나는 픽처 레벨에서의 동작에 대응할 수 있고, 나머지 버퍼 크기 파라미터는 서브픽처 레벨에서의 동작에 대응할 수 있다. 유사하게, 2개의 버퍼 스케일 파라미터 중 하나는 픽처 레벨에서의 동작에 대응할 수 있고, 나머지 버퍼 스케일 파라미터는 서브픽처 레벨에서의 동작에 대응할 수 있다.
버퍼는 코딩 픽처 버퍼(CPB)일 수 있다. 버퍼 크기 파라미터는 위의 표 3에 나타난 바와 같은 du_cpb_size_value_minus1[SchedSelIdx]과 같은 서브픽처 CPB 크기 값 파라미터일 수 있으며, SchedSelIdx는 인덱스 변수이다. 예를 들어, 서브픽처 CPB 크기 값 파라미터는 서브픽처 크기 스케일 파라미터와 함께 서브픽처 레벨에서 동작할 때의 각각의 인덱스 값에 대한 CPB 크기를 특정하는 데 사용될 수 있다. 각각의 인덱스 값은 상이한 비트 레이트 값에 대응할 수 있다. CPB 크기를 특정함으로써, 일정한 출력 레이트를 유지하면서 오버플로우 및 언더플로우를 방지될 수 있다.
버퍼 스케일 파라미터는 위의 표 1 및 표 2에 나타난 바와 같은 du_cpb_size_scale과 같은 서브픽처 CPB 크기 스케일 파라미터일 수 있다. 서브픽처 CPB 크기 스케일 파라미터는 서브픽처 레벨에서 동작할 때의 각각의 인덱스 값에 대한 CPB 크기를 특정할 수 있다. 서브픽처 CPB 크기 스케일 파라미터는 서브픽처 CPB 크기 값 파라미터와 같은 버퍼 크기 파라미터와 함께 사용될 수 있다.
일 구성에서, 버퍼 스케일 파라미터는 표 4에서 정의되는 du_bit_rate_scale과 같은 서브픽처 비트 레이트 스케일 파라미터일 수도 있다. 아래의 표 4는 대안적인 신택스 HRD 파라미터들을 제공한다. 변경들은 굵게 표시된다.
[표 4]
Figure 112015030173969-pct00005
본 명세서에서 개시되는 시스템들 및 방법들에 따른, 표 4에 표시된 HRD 파라미터 시맨틱에 관한 예들이 아래에 같이 주어진다. bit_rate_scale은 bit_rate_value_minus1[SchedSelIdx]와 함께, 액세스 유닛 레벨에서 동작할 때의 SchedSelIdx-th CPB의 최대 입력 비트 레이트를 특정할 수 있다. 'du_bit_rate_scale'은 bit_rate_value_minus1[SchedSelIdx]와 함께, 서브픽처 레벨에서 동작할 때의 SchedSelIdx-th CPB의 최대 입력 비트 레이트를 특정할 수 있다. 위의 표 1-3과 관련하여 전술한 바와 같이, 다른 시맨틱이 사용될 수 있다.
아래의 표 5는 하위 계층 HRD 파라미터들에 대한 신택스 변경들을 제공한다. 공지된 신택스에 대한 변경들은 굵게 표시된다.
[표 5]
Figure 112015030173969-pct00006
본 명세서에서 개시되는 시스템들 및 방법들에 따른, 표 5에 표시된 하위 계층 HRD 파라미터 시맨틱에 관한 예들이 아래에 같이 주어진다. 'du_bit_rate_value_minus1'[SchedSelIdx]는 du_bit_rate_scale과 함께, 서브픽처 레벨에서 동작할 때의 SchedSelIdx-th CPB에 대한 최대 입력 비트 레이트를 특정할 수 있다. du_bit_rate_value_minus1[SchedSelIdx]는 0 내지 232-2의 범위에 걸칠 수 있다. 임의의 SchedSelIdx>0에 대해, du_bit_rate_value_minus1[SchedSelIdx]는 du_bit_rate_value_minus1[SchedSelIdx-1]보다 클 수 있다. SubPicCpbFlag가 1일 때, 초당 비트 단위에서의 비트 레이트는 BitRate[SchedSelIdx]=(du_bit_rate_value_minus1[SchedSelIdx]+1)*2(6+du_bit_rate_scale)에 의해 주어질 수 있다.
du_bit_rate_value_minus1[SchedSelIdx] 신택스 요소가 존재하지 않을 때, BitRate[SchedSelIdx]의 값은 VCL HRD 파라미터들에 대해 cpbBrVclFactor * MaxBR과 동일한 것으로 추정될 수 있고, NAL HRD 파라미터들에 대해 cpbBrNalFactor * MaxBR과 동일할 수 있으며, MaxBR, cpbBrVclFactor 및 cpbBrNalFactor는 HEVC 드래프트 8의 하위 조항 A.4에서 특정된다.
'du_cpb_size_value_minus1'[SchedSelIdx]는 du_cpb_size_scale과 함께, 서브픽처 레벨에서 동작할 때의 SchedSelIdx-th CPB 크기를 특정하는 데 사용될 수 있다. du_cpb_size_value_minus1[SchedSelIdx]는 0 내지 232-2의 범위에 걸칠 수 있다. 0보다 큰 임의의 SchedSelIdx에 대해, du_cpb_size_value_minus1[SchedSelIdx]는 du_cpb_size_value_minus1[SchedSelIdx-1] 이하일 수 있다.
0과 동일한 'du_cbr_flag'[SchedSelIdx]는 서브픽처 레벨에서 동작할 때 SchedSelIdx-th CPB 사양을 이용하여 HRD에 의해 이 비트스트림을 디코딩하기 위해 가상 스트림 전달 스케줄러(HSS)가 간헐 비트 레이트 모드로 동작할 수 있다는 것을 특정할 수 있다. 1과 동일한 du_cbr_flag[SchedSelIdx]는 HSS가 일정 비트 레이트(CBR) 모드로 동작한다는 것을 특정할 수 있다. du_cbr_flag[SchedSelIdx] 신택스 요소가 존재하지 않을 때, du_cbr_flag의 값은 0과 동일한 것으로 추정될 수 있다. 위의 표 1-4와 관련하여 전술한 바와 같이, 다른 시맨틱이 사용될 수 있다.
표 4 및 표 5에 도시된 것들과 같은 일부 구성들에서, 비트 레이트 스케일, 비트 레이트 및/또는 CBR 플래그 파라미터들의 개별 값들은 액세스 유닛 레벨 동작 포인트들에 대한 파라미터 값들에 비해 서브픽처 레벨 동작 포인트들에 대해 시그널링될 수 있다. 즉, CPB 동작의 서브픽처 레벨은 비트 레이트 스케일, 비트 레이트 및/또는 CBR 플래그 파라미터들의 하나의 세트를 가질 수 있고, CPB 동작의 액세스 유닛 레벨은 비트 레이트 스케일, 비트 레이트 및/또는 CBR 플래그 파라미터들의 다른 하나의 세트를 가질 수 있다.
도 2를 다시 참조하면, 서브픽처 비트 레이트 스케일 파라미터는 서브픽처 CPB 크기 스케일 파라미터에 더하여 또는 그 대신 사용될 수 있다. 서브픽처 비트 레이트 스케일 파라미터는 du_bit_rate_scale일 수 있다. 서브픽처 비트 레이트 스케일 파라미터는 서브픽처 레벨에서 동작할 때의 CPB 내의 각각의 인덱스 값에 대한 최대 입력 비트 레이트를 특정할 수 있다. 서브픽처 비트 레이트 스케일 파라미터는 전자 장치(102)에 의해 bit_rate_value_minus1[SchedSelIdx]와 같은 비트 레이트 값 파라미터와 함께 사용될 수 있으며, SchedSelIdx는 인덱스 값을 지시한다.
전자 장치(102)는 버퍼 파라미터(예로서, 버퍼 크기 파라미터 및/또는 버퍼 스케일 파라미터)를 전송할 수 있다(206). 예를 들어, 전자 장치(102)는 무선 전송, 유선 전송, 장치 버스, 네트워크 등 중 하나 이상을 통해 버퍼 파라미터를 전송할 수 있다. 예를 들어, 전자 장치 A(102a)는 버퍼 파라미터를 전자 장치 B(102b)로 전송할 수 있다. 버퍼 파라미터는 예를 들어 비트스트림(114)의 일부일 수 있다. 일부 구성들에서, 전자 장치 A(102a)는 (비트스트림(114)의 일부가 아닌) 개별 전송(110)에서 버퍼 파라미터를 전자 장치 B(102b)로 전송할 수 있다(206). 예를 들어, 버퍼 파라미터는 소정의 대역외 메커니즘을 이용하여 전송될 수 있다.
2개의 버퍼 크기 파라미터 및/또는 2개의 버퍼 스케일 파라미터를 생성하는 구성에서, 전자 장치(102)는 2개의 버퍼 크기 파라미터 및/또는 2개의 버퍼 스케일 파라미터를 전송할 수 있다(206).
도 3은 서브픽처 버퍼 파라미터를 전송하기 위한 방법(300)의 더 구체적인 구성을 나타내는 흐름도이다. 전자 장치(102)(예로서, 전자 장치 A(102a))는 픽처가 서브픽처 레벨에서 디코딩되는 것이 허용되는지를 결정할 수 있다(302). 일부 예들에서, 전자 장치(102)는 픽처가 픽처 레벨에 더하여 서브픽처 레벨에서 디코딩되는 것이 허용되는지를 결정할 수 있다(302). 이것은 위에서 도 2와 관련하여 설명된 바와 같이 달성될 수 있다.
전자 장치(102)는 픽처가 서브픽처 레벨에서 디코딩되는 것이 허용되는 경우에 CPB 크기 파라미터 및/또는 CPB 스케일 파라미터를 생성할 수 있다(304). 일부 예들에서, 전자 장치(102)는 픽처가 픽처 레벨에 더하여 서브픽처 레벨에서 디코딩되는 것이 허용되는 경우에 CPB 크기 파라미터 및/또는 CPB 스케일 파라미터를 생성한다(304). 이것은 위에서 도 2와 관련하여 설명된 바와 같이 달성될 수 있다. CPB 크기 파라미터는 서브픽처 CPB 크기 파라미터일 수 있고, CPB 스케일 파라미터는 서브픽처 CPB 스케일 파라미터일 수 있다.
전자 장치(102)는 서브픽처 레벨에 대한 CPB 크기 파라미터 및/또는 CPB 스케일 파라미터를 전송할 수 있다(306). CPB 크기 파라미터 및/또는 CPB 스케일 파라미터는 예를 들어 비트스트림(114)의 일부로서 전송될 수 있다. 일부 구성들에서, 전자 장치 A(102a)는 비트스트림(114)의 일부가 아닌 개별 전송(110)에서 서브픽처 레벨에 대한 CPB 크기 파라미터 및/또는 CPB 스케일 파라미터를 전자 장치 B(102b)로 전송할 수 있다(306). 예를 들어, CPB 크기 파라미터는 전송된 픽처들을 DUT에서 테스트하는 데 사용하기 위해 전자 장치 B(102b)로 전송될 수 있다.
전자 장치(102)는 픽처가 서브픽처 레벨에서 디코딩되는 것이 허용되는 것으로 결정(302)되는 경우에 서브픽처 CPB 존재 파라미터를 생성할 수 있다(308). 일부 예들에서, 전자 장치(102)는 픽처가 픽처 레벨에 더하여 서브픽처 레벨에서 디코딩되는 것이 허용되는 것으로 결정(302)되는 경우에 서브픽처 CPB 존재 파라미터를 생성할 수 있다(308). 예를 들어, 서브픽처 CPB 존재 파라미터는 서브픽처 CPB 존재 플래그와 같은 플래그일 수 있다. 서브픽처 CPB 존재 플래그는 전자 장치(102)가 픽처(예로서, 입력 픽처(106))가 서브픽처 레벨에서 디코딩되는 것이 허용되는 것으로 결정(302)하였는지를 지시하는 부울 값을 가질 수 있다. 예를 들어, 서브픽처 CPB 존재 플래그는 전자 장치(102)가 픽처가 서브픽처 레벨에서 그리고 일부 예들에서는 픽처 레벨에서도 디코딩되는 것이 허용되는 것으로 결정(302)한 때 양성으로 설정될 수 있다(예로서, 서브픽처 CPB 존재 플래그 = 1). 서브픽처 CPB 존재 플래그는 위에서 표 1-5와 관련하여 전술한 바와 같이 sub_pic_cpb_params_present_flag일 수 있다.
일부 구성들에서, 서브픽처 CPB 존재 플래그는 동작이 실행되어야 하는지를 결정하는 데 사용될 수 있다. 예를 들어, HRD는 서브픽처 레벨에 대한 추가적인 파라미터들을 획득 및/또는 처리하기 전에 또는 서브픽처 레벨에서 명령들을 실행하기 전에 서브픽처 CPB 존재 플래그가 양성으로 설정되는 것을 검증할 수 있다. 다른 예로서, HRD는 인코딩된 서브픽처 레벨 픽처들에 대해 비트스트림 적합성 테스트를 수행하기 전에 서브픽처 CPB 존재 플래그가 양성으로 설정되는 것을 검증할 수 있다.
전자 장치(102)는 서브픽처 CPB 존재 파라미터를 전송할 수 있다(310). 예를 들어, 전자 장치(102)는 서브픽처 CPB 파라미터를 무선 전송, 유선 전송, 장치 버스, 네트워크 등 중 하나 이상을 통해 전송할 수 있다. 예를 들어, 전자 장치 A(102a)는 서브픽처 CPB 존재 파라미터를 전자 장치 B(102b)로 전송할 수 있다. 서브픽처 CPB 존재 파라미터는 예를 들어 비트스트림(114)의 일부일 수 있다. 일부 구성들에서, 전자 장치 A(102a)는 비트스트림(114)의 일부가 아닌 개별 전송(110)에서 서브픽처 CPB 존재 파라미터를 전자 장치 B(102b)로 전송할 수 있다(310). 예를 들어, 서브픽처 CPB 존재 파라미터는 전송된 인코딩된 픽처들을 DUT에서 테스트하고/하거나 서브픽처 레벨에서 동작하는 데 사용되도록 전자 장치 B(102b)로 전송될 수 있다.
전자 장치(102)는 픽처가 서브픽처 레벨에서 디코딩되는 것이 허용되는 경우에 서브픽처 레벨에서 비트스트림 적합성 테스트를 수행할 수 있다(312). 일부 구성들에서, 전자 장치(102)는 픽처가 서브픽처 레벨 및 픽처 레벨 양자에서 디코딩되는 것이 허용되는 경우에 서브픽처 레벨에서 비트스트림 적합성 테스트를 수행할 수 있다(312). 비트스트림 적합성 테스트는 예를 들어 인코더(104) 상의 HRD에 의해 수행될 수 있다. 비트스트림 적합성 테스트를 수행함으로써, 인코더(104)는 디코더(112)의 CPB(120)에서 버퍼 오버플로우 또는 버퍼 언더플로우가 발생하지 않는 것을 검증할 수 있다.
비트스트림 적합성 테스트는 액세스 유닛 레벨 및/또는 픽처 레벨에서 수행될 수 있다. 일부 구성들에서, 서브픽처 CPB 존재 플래그와 같은 서브픽처 CPB 파라미터가 존재하며, 이는 비트스트림 적합성 테스트가 액세스 유닛 레벨 또는 서브픽처 레벨에서 수행되어야 하는지를 지시할 수 있다. 예를 들어, 서브픽처 CPB 파라미터는 양성인 것으로 설정될 수 있으며, 하나 이상의 비트스트림 적합성 테스트가 서브픽처 레벨에서 수행되어야 한다는 것을 지시할 수 있다. 비트스트림 적합성 테스트들은 HRD 파라미터들(예로서, 표 1, 2 및 4)에 의해 특정된 비트 레이트 및 CPB 크기 조합들이 특정된 제한들에 적합한지를 테스트할 수 있다.
HEVC 드래프트 8에 적합한 코딩된 데이터의 비트스트림은 아래의 요구들을 충족시킬 수 있다. 비트스트림 내의 제1의 코딩된 픽처가 랜덤 액세스 포인트(RAP) 픽처(즉, IDR 픽처 또는 CRA 픽처 또는 BLA 픽처)이어야 한다는 것이 비트스트림 적합성의 요구일 수 있다. 비트스트림은 다음과 같이 HRD에 의해 적합성에 대해 테스트될 수 있다. 타입 I 비트스트림들에 대해, 수행되는 테스트들의 수는 cpb_cnt_minus1+1과 동일할 수 있으며, cpb_cnt_minus1은 vcl_hrd_parameters_present_flag에 이어지는 hrd_parameters()의 신택스 요소이다. 하나의 테스트는 vcl_hrd_parameters_present_flag에 이어지는 hrd_parameters()에 의해 특정되는 각각의 비트 레이트 및 CPB 크기 조합에 대한 액세스 유닛 레벨 CPB 동작을 위해 수행될 수 있다. 추가적인 테스트는 sub_pic_cpb_params_present_flag가 1인 경우에 vcl_hrd_parameters_present_flag에 이어지는 hrd_parameters()에 의해 특정되는 각각의 비트 레이트 및 CPB 크기 조합에 대한 픽처 레벨 CPB 동작을 위해 수행될 수 있다. 이러한 테스트들 각각은 HEVC 드래프트 8의 도 C-1에 도시된 타입 I 적합성 포인트에서 수행될 수 있다.
타입 II 비트스트림들에 대해서는 테스트들의 2개 세트가 존재할 수 있다. 제1 세트의 테스트들의 수는 cpb_cnt_minus1+1일 수 있으며, cpb_cnt_minus1은 vcl_hrd_parameters_present_flag에 이어지는 hrd_parameters()의 신택스 요소이거나, 이 사양에서 특정되지 않는 다른 수단에 의해 응용에 의해 결정된다. 하나의 테스트는 각각의 비트 레이트 및 CPB 크기 조합에 대한 액세스 유닛 레벨 CPB 동작을 위해 수행될 수 있다. 추가 테스트는 sub_pic_cpb_params_present_flag가 1인 경우에 vcl_hrd_parameters_present_flag에 이어지는 hrd_parameters()에 의해 특정되는 각각의 비트 레이트 및 CPB 크기 조합에 대한 서브픽처 레벨 CPB 동작을 위해 수행될 수 있다. 이러한 테스트들 각각은 HEVC 드래프트 8의 도 C-1에 도시된 타입 I 적합성 포인트에서 수행될 수 있다. 이러한 테스트들에 대해, VCL 및 필러 데이터 NAL 유닛들만이 입력 비트 레이트 및 CPB 저장을 위해 카운트될 수 있다.
타입 II 비트스트림들에 대한 제2 세트의 테스트들의 수는 cpb_cnt_minus1+1일 수 있으며, cpb_cnt_minus1은 nal_hrd_parameters_present_flag에 이어지는 hrd_parameters()의 신택스 요소이거나, 이 사양에서 특정되지 않는 다른 수단에 의해 응용에 의해 결정된다. 하나의 테스트는 nal_hrd_parameters_present_flag에 이어지는 hrd_parameters()에 의해 특정되는 각각의 비트 레이트 및 CPB 크기 조합에 대한 액세스 유닛 레벨 CPB 동작을 위해 수행될 수 있다. 추가 테스트는 sub_pic_cpb_params_present_flag가 1인 경우에 nal_hrd_parameters_present_flag에 이어지는 hrd_parameters()에 의해 특정되는 각각의 비트 레이트 및 CPB 크기 조합에 대한 서브픽처 레벨 CPB 동작을 위해 수행될 수 있다. 이러한 테스트들 각각은 HEVC 드래프트 8의 도 C-1에 도시된 타입 II 적합성 포인트에서 수행될 수 있다. 이러한 테스트들에 대해, (타입 II NAL 유닛 스트림의) 모든 NAL 유닛들 또는 (바이트 스트림의) 모든 바이트들이 입력 비트 레이트 및 CPB 저장을 위해 카운트될 수 있다. HEVC 드래프트 8의 도 C-1에 도시된 타입 II 적합성 포인트에 대해 SchedSelIdx의 값에 의해 설정되는 NAL HRD 파라미터들은 VBR 사례(0과 동일한 cbr_flag[SchedSelIdx])에 대한 InitCpbRemovalDelay[SchedSelIdx], BitRate[SchedSelIdx] 및 CpbSize[SchedSelIdx]의 동일 값들에 대해 HEVC 드래프트 8의 도 C-1에 도시된 타입 I 적합성 포인트에 대한 VCL HRD 적합성도 설정하기에 충분할 수 있다는 점에 유의해야 한다. 이것은 타입 I 적합성 포인트로의 데이터 흐름이 타입 II 적합성 포인트로의 데이터 흐름의 서브세트일 수 있고, VBR 사례의 경우에 CPB가 비워지고, 다음 픽처가 도달하기 시작하도록 스케줄링된 때까지 비워진 상태로 유지되는 것이 허용될 수 있기 때문이다. 예를 들어, HEVC 드래프트 8의 조항 2-9에서 특정된 디코딩 프로세스를 이용하여 HEVC 드래프트 8의 부록 A에서 특정된 프로필들 중 하나 이상에 적합한 코딩된 비디오 시퀀스를 디코딩할 때, HEVC 드래프트 8의 하위 조항 A.4.2의 항목 c)에서 프로필 적합성에 대한 NAL HRD 파라미터들에 대해 설정된 경계들 내에 속할 뿐만 아니라 HEVC 드래프트 8의 하위 조항 A.4.2의 항목 b)에서 프로필 적합성에 대한 VCL HRD 파라미터들에 대해 설정된 경계들 내에 속하는 타입 II 적합성 포인트에 대한 NAL HRD 파라미터들이 제공될 때, 타입 I 적합성 포인트에 대한 VCL HRD의 적합성은 HEVC 드래프트 8의 하위 조항 A.4.2의 항목 b)의 경계들 내에 속하는 것이 또한 보증된다.
디코딩되는 각각의 현재 픽처에 대해, 변수 maxPicOrderCnt 및 minPicOrderCnt는 현재 픽처, 0과 동일한 TemporalId를 갖는 디코딩 순서상 이전 픽처, 현재 픽처의 참조 픽처 세트 내의 단기 참조 픽처들 및 1과 동일한 PicOutputFlag 및 tr(n)<tr(currPic) 및 to,dpb(n)>=tr(currPic)를 갖는 모든 픽처들((n)의 PicOrderCntVal 값들의 최대 및 최소 각각과 동일하게 설정될 수 있으며, currPic는 현재 픽처이다.
아래의 11개의 조건 모두가 테스트들 각각에 대해 충족되어야 하는 것이 비트스트림 적합성의 요구일 수 있다. 첫째, 버퍼링 기간 SEI 메시지와 관련된 각각의 액세스 유닛 n(n>0)에 대해, delta_tg,90(n)이 delta_tg,90(n)=90000*(tr,n(n)-taf(n-1))에 의해 특정되는 경우, InitCpbRemovalDelay[SchedSelIdx]의 값은 다음과 같이 제한되어야 한다. cbr_flag[SchedSelIdx]가 0일 수 있는 경우, InitCpbRemovalDelay[SchedSelIdx]<=Ceil(delta_tg,90(n))이다. 그렇지 않은 경우(cbr_flag[SchedSelIdx]가 1일 수 있는 경우), Floor(delta_tg,90(n))<=InitCpbRemovalDelay[SchedSelIdx]<=Ceil(delta_tg,90(n))이다. 각각의 픽처의 제거시의 CPB 내의 비트들의 정확한 수는 HRD를 초기화하기 위해 어느 버퍼링 기간 SEI 메시지가 선택되는지에 의존할 수 있다는 점에 유의해야 한다. 인코더들은 이것을 고려하여, HRD가 버퍼링 기간 SEI 메시지들 중 어느 하나에서 초기화될 수 있으므로 HRD를 초기화하기 위해 어느 버퍼링 기간 SEI 메시지가 선택되는지에 관계없이 모든 특정된 제약들을 따르는 것을 보증해야 한다.
둘째, CPB 내의 비트들의 전체 수가 CPB 크기보다 큰 조건으로서 CPB 오버플로우가 특정된다. CPB는 결코 오버플로우하지 않을 것이다. 셋째, 디코딩 유닛 m의 명목 CPB 제거 시간 tr,n(m)이 m의 임의의 값에 대해 디코딩 유닛 m의 최종 CPB 도달 시간 taf(m)보다 작은 조건으로서 CPB 언더플로우가 특정된다. low_delay_hrd_flag가 0일 때, CPB는 결코 언더플로우하지 않을 것이다.
넷째, low_delay_hrd_flag가 1일 때, 디코딩 유닛 m에서 CPB 언더플로우가 발생할 수 있다. 이 경우, 디코딩 유닛 m taf(n)을 포함하는 액세스 유닛 n의 최종 CPB 도달 시간은 디코딩 유닛 m tr,n(n)을 포함하는 액세스 유닛 n의 명목 CPB 제거 시간보다 늦을 것이다. 다섯째, (디코딩 순서상 제2 픽처로부터 시작하는) CPB로부터의 픽처들의 명목 제거 시간들은 HEVC 드래프트 8의 하위 조항 A.4.1 내지 A.4.2에서 표현되는 tr,n(n) 및 tr(n)에 대한 제약들을 충족시켜야 한다.
여섯째, HEVC 드래프트 8의 하위 조항 8.3.2에서 특정되는 바와 같은 참조 픽처에 대한 디코딩 프로세스가 호출된 후, "참조용으로 사용"으로서 마킹된 모든 픽처들 및 1과 동일한 PicOutputFlag 및 tr(n)<tr(currPic) 및 to,dpb(n)>=tr(currPic)(currPic은 현재 픽처)을 갖는 모든 픽처들(n)을 포함하지만, 현재 픽처를 포함하지 않는 DPB 내의 디코딩된 픽처들의 수는 TemporalId가 현재 픽처의 TemporalId 이하인 경우에 Min(0, sps_max_dec_pic_buffering[TemporalId]-1) 이하이어야 한다. 일곱째, 모든 참조 픽처들은 예측을 위해 요구될 때 DPB 내에 존재하지 않아야 한다. 각각의 픽처는 HEVC 드래프트 8의 하위 조항 C.3에서 특정된 프로세스들 중 하나에 의해 그의 출력 시간 전에 DPB로부터 제거되지 않는 한은 그의 DPB 출력 시간에 DPB 내에 존재해야 한다.
여덟째, maxPicOrderCnt-minPicOrderCnt의 값은 MaxPicOrderCntLsb/2보다 작아야 한다. 아홉째, 픽처의 출력 시간과 출력 순서상 그에 이어지고 1과 동일한 pic_output_flag를 갖는 제1 픽처의 출력 시간 사이의 차이인, HEVC 드래프트 8의 방정식 C-17에 의해 주어지는 바와 같은 delta_to,dpb(n)의 값은 HEVC 드래프트 8의 조항 2-9에서 특정되는 디코딩 프로세스를 이용하여 비트스트림에서 특정되는 프로필, 층 및 레벨에 대해 HEVC 드래프트 8의 하위 조항 A.4.1에서 표현되는 제약을 충족시켜야 한다. 열째, sub_pic_cpb_params_present_flag가 1일 때, 아래의 관계식이 적용되어야 한다.
[수학식 1]
Figure 112015030173969-pct00007
여기서, i=0,..., num_decoding_units_minus1이다.
열한 번째, 변수 Tdu(k)는 다음과 같이 도출된다.
[수학식 2]
Figure 112015030173969-pct00008
여기서, i=0,..., num_decoding_units_minus1k이고, du_cpb_removal_delay_minus1k[i] 및 num_decoding_units_minus1k는 k' 번째 액세스 유닛(HRD를 초기화한 액세스 유닛에 대해 k=0이고, k<1에 대해 Tdu(k)=0)의 i 번째 디코딩 유닛에 대한 대응하는 파라미터들이다. sub_pic_cpb_params_present_flag가 1일 때, (au_cpb_removal_delay_minus1+1)*tc=Tdu(k)(au_cpb_removal_delay_minus1은 k 번째 액세스 유닛에 대응함)는 참일 수 있다.
도 4는 서브픽처 버퍼 파라미터를 전송하기 위한 방법(400)의 다른 더 구체적인 구성을 나타내는 흐름도이다. 전자 장치(102)(예로서, 전자 장치 A(102a))는 픽처가 서브픽처 레벨에서 디코딩되는 것이 허용되는지 그리고 일부 예들에서는 픽처가 픽처 레벨에서 디코딩되는 것이 허용되는지를 결정할 수 있다(402). 이것은 위에서 도 2-3과 관련하여 설명된 바와 같이 달성될 수 있다.
전자 장치(102)는 픽처가 서브픽처 레벨에서 그리고 일부 구성들에서는 픽처 레벨에서도 디코딩되는 것이 허용되는 경우에 CPB 크기 파라미터 및/또는 CPB 스케일 파라미터를 생성할 수 있다(404). 이것은 위에서 도 2와 관련하여 설명되는 바와 같이 달성될 수 있다. CPB 크기 파라미터는 서브픽처 CPB 크기 파라미터일 수 있고, CPB 스케일 파라미터는 서브픽처 CPB 스케일 파라미터일 수 있다.
전자 장치(102)는 서브픽처 레벨에 대한 CPB 크기 파라미터 및/또는 CPB 스케일 파라미터를 전송할 수 있다(406). 이것은 위에서 도 2와 관련하여 설명되는 바와 같이 달성될 수 있다.
일 구성에서, 전자 장치(102)는 픽처가 서브픽처 레벨에서 그리고 일부 예들에서는 픽처 레벨에서도 디코딩되는 것이 허용되는 것으로 결정되는 경우에 서브픽처 레이트 값 파라미터와 같은 서브픽처 레이트 파라미터를 생성할 수 있다(408). 서브픽처 레이트 값 파라미터는 서브픽처 레벨에서 동작할 때의 각각의 인덱스 값에 대한 최대 입력 비트 레이트를 특정할 수 있다. 서브픽처 레이트 값 파라미터는 du_bit_rate_scale과 같은 서브픽처 비트 레이트 스케일 파라미터와 함께 최대 비트 레이트를 특정하는 데 사용될 수 있다. 서브픽처 레이트 값 파라미터는 위에서 표 5와 관련하여 전술한 바와 같이 du_bit_rate_value_minus1[SchedSelIdx]일 수 있다.
전자 장치(102)는 서브픽처 비트 레이트 값 파라미터를 전송할 수 있다(410). 이것은 위에서 도 2-3과 관련하여 설명된 바와 같이 달성될 수 있다. 예를 들어, 일부 구성들에서, 서브픽처 비트 레이트 스케일 파라미터는 디코더(112)에서의 인코딩된 픽처들의 디코딩을 지원하기 위해 비트스트림(114) 내에서 그리고/또는 개별 전송(110)에서 전자 장치 B(102b)로 전송될 수 있다.
서브픽처 레벨 버퍼 파라미터들(예로서, du_cpb_size_scale 및 du_cpb_size_value_minus1[SchedSelIdx])은 대응하는 픽처 레벨 파라미터들(예로서, cpb_size_scale 및 cpb_size_value_minus1[SchedSelIdx])에 더하여 전송된다는 점에 유의해야 한다. 또한, 대부분의 예들에서 서브픽처 레벨 버퍼 파라미터들은 픽처 레벨에서의 대응하는 파라미터들과 다르다. 게다가, 이러한 파라미터들은 다수의 상이한 비트 레이트 값들에 대한 인덱스를 지시하는 SchedSelIdx와 함께 다수의 비트 레이트 값에 대해 전송된다는 점에 유의해야 한다.
다른 구성에서, 전자 장치(102)는 픽처가 서브픽처 레벨에서 디코딩되는 것이 허용되는 것으로 결정되는 경우에 그리고 일부 예들에서는 픽처가 또한 픽처 레벨에서 디코딩되는 것이 허용되는 것으로 결정되는 경우에 서브픽처 비트 레이트 플래그와 같은 서브픽처 레이트 파라미터를 생성할 수 있다(412). HRD는 서브픽처 레벨에서의 CPB에 대응하는 각각의 인덱스 값에 대한 서브픽처 비트 레이트 플래그를 생성 및 설정할 수 있다. 서브픽처 비트 레이트 플래그가 존재하지 않는 경우, 서브픽처 비트 레이트 플래그는 0과 동일한 것으로 추정될 수 있다. 서브픽처 비트 레이트 플래그는 위에서 표 5와 관련하여 전술한 바와 같이 du_cbr_flag[SchedSelIdx]일 수 있다. 서브픽처 비트 레이트 플래그는 CPB 내의 각각의 인덱스 값에 대해 설정될 수 있다.
서브픽처 비트 레이트 플래그는 서브픽처 레이트 값 파라미터에 더하여 생성될 수 있다. 서브픽처 비트 레이트 플래그는 비트스트림(114)을 디코딩하기 위해 가상 스트림 전달 스케줄러(HSS)가 간헐 비트 레이트 모드에서 또는 일정 비트 레이트(CBR) 모드에서 동작해야 하는지를 특정할 수 있다. 예를 들어, 서브픽처 비트 레이트 플래그는 비트스트림(114)을 디코딩하기 위해 HSS가 간헐 비트 레이트 모드에서 동작하도록 지시하기 위해 0으로 설정될 수 있다. 서브픽처 비트 레이트 플래그는 비트스트림(114)을 디코딩하기 위해 HSS가 CBR 모드에서 동작하도록 지시하기 위해 1로 설정될 수 있다.
전자 장치(102)는 픽처가 서브픽처 레벨에서 디코딩되는 것이 허용되는 것으로 결정되는 경우에 그리고 일부 예들에서는 픽처가 또한 픽처 레벨에서 디코딩되는 것이 허용되는 것으로 결정되는 경우에 서브픽처 비트 레이트 플래그를 전송할 수 있다(414). 이것은 위에서 도 2-3과 관련하여 설명된 바와 같이 달성될 수 있다. 예를 들어, 일부 구성들에서, 서브픽처 비트 레이트 스케일 파라미터는 디코더(112)에서의 인코딩된 픽처들의 디코딩을 지원하기 위해 비트스트림(114) 내에서 그리고/또는 개별 전송(110)에서 전자 장치 B(102b)로 전송될 수 있다.
서브픽처 레벨 버퍼 파라미터들(예로서, du_cpb_size_scale 및 du_cpb_size_value_minus1[SchedSelIdx])은 대응하는 픽처 레벨 파라미터들(예로서, cpb_size_scale 및 cpb_size_value_minus1[SchedSelIdx])에 더하여 전송된다는 점에 유의해야 한다. 또한, 서브픽처 레벨 버퍼 파라미터들은 대부분의 예들에서 픽처 레벨의 대응하는 파라미터들과 상이하다. 게다가, 이러한 파라미터들은 다수의 상이한 비트 레이트 값들에 대한 인덱스를 지시하는 SchedSelIdx와 함께 다수의 비트 레이트 값에 대해 전송된다는 점에 유의해야 한다.
도 5는 서브픽처 버퍼 파라미터를 수신하기 위한 방법(500)의 일 구성을 나타내는 흐름도이다. 전자 장치(102)(예로서, 전자 장치 B(102b))는 데이터를 수신할 수 있다(502). 데이터는 인코딩된 픽처 데이터, 메시지들, 예를 들어 버퍼링 기간 SEI 메시지 및/또는 버퍼 파라미터들일 수 있다. 예를 들어, 전자 장치(102)는 무선 전송, 유선 전송, 장치 버스, 네트워크 등 중 하나 이상을 통해 데이터를 수신할 수 있다(502). 예를 들어, 전자 장치 B(102b)는 전자 장치 A(102a)로부터 데이터를 수신할 수 있다(502). 데이터는 예를 들어 비트스트림(114)의 일부일 수 있다. 다른 예에서, 전자 장치 B(102b)는 (예를 들어, 비트스트림(114)의 일부가 아닌) 개별 전송(110)에서 전자 장치 A(102a)로부터 데이터를 수신할 수 있다. 예를 들어, 하나 이상의 버퍼 파라미터가 소정의 대역외 메커니즘을 이용하여 수신될 수 있다. 일부 구성들에서, 메시지는 서브픽처 CPB 크기 스케일 파라미터를 포함할 수 있다.
전자 장치(102)는 서브픽처 레벨 코딩 픽처 버퍼(CPB) 파라미터, 예를 들어 서브픽처 레벨에 대한 CPB 크기 파라미터 및/또는 CPB 스케일 파라미터를 획득할 수 있다(504). 예를 들어, 서브픽처 레벨 CPB 파라미터는 비트스트림(114)의 일부로서 수신되는 데이터로부터 그리고/또는 개별 전송(110)의 일부로서 수신되는 데이터로부터 획득될 수 있다.
일부 구성들에서, 전자 장치(102)는 서브픽처 레벨 CPB 파라미터에 기초하여 서브픽처 레벨 CPB 동작을 수행할 수 있다(506). 일부 구성들에서, 서브픽처 레벨 CPB 파라미터는 가상 참조 디코더(HRD)에 의한 동작을 특정하는 데 유용한 데이터를 포함할 수 있다. 이러한 구성에서, 디코더(112)는 HRD 동작에 의해 정의되는 바와 같이 CPB(120)를 동작시킬 수 있다. 즉, 디코더(112)는 HRD에 대해 특정된 동작에 의해 디코더(112) 상에서 CPB(120)를 동작시키기 위해 제공되는 시그널링된 CPB 크기 파라미터 및/또는 CPB 스케일 파라미터를 사용할 수 있다. 시그널링된 CPB 크기 파라미터 및/또는 CPB 스케일 파라미터를 HRD 사양으로 사용하는 것은 디코더(112)의 CPB(120)에서 버퍼 오버플로우 또는 버퍼 언더플로우가 발생하지 않는 것을 보증하는 데 도움이 될 수 있다.
추가로 또는 대안으로서, 전자 장치(102)는 서브픽처 레벨 CPB 파라미터에 기초하여 서브픽처 레벨 CPB 동작을 위한 보간 전달 스케줄 테스트와 같은 서브픽처 레벨 CPB 동작을 수행할 수 있다. 서브픽처 레벨 CPB 동작을 위한 보간 전달 스케줄 테스트는 서브픽처 레벨 CPB 파라미터에 기초할 수 있다. 예를 들어, 전자 장치(102)는 테스트 중인 디코더(DUT)를 갖는 디코더(112)일 수 있다. DUT는 서브픽처 레벨 CPB 파라미터에 기초하여 CPB(120)에 대해 서브픽처 레벨에서 하나 이상의 보간 전달 스케줄 테스트를 수행할 수 있다(506). 서브픽처 레벨 CPB 파라미터는 서브픽처 CPB 크기 스케일 파라미터일 수 있다.
보간 전달 스케줄 테스트는 액세스 유닛 레벨 CPB 동작을 위해 그리고 서브픽처 레벨 CPB 동작을 위해 개별적으로 수행될 수 있다. HEVC 드래프트 8에 적합한 디코더는 아래의 요구들을 충족시킬 수 있다. 특정 프로필, 층 및 레벨에 대한 적합성을 요구하는 디코더는 VCL NAL 유닛들에서 참조되는 모든 시퀀스 파라미터 세트들 및 픽처 파라미터 세트들, 및 적절한 버퍼링 기간 및 픽처 타이밍 SEI 메시지들이 적시에 (논-VCL NAL 유닛들에 의해) 비트스트림 내에서 또는 HEVC 드래프트 8에 의해 특정되지 않은 외부 수단에 의해 디코더로 전달되는 경우에, HEVC 드래프트 8의 부록 A에서 특정되는 방식으로, HEVC 드래프트 8의 하위 조항 C.4에서 특정되는 비트스트림 적합성 요구들에 적합한 모든 비트스트림들을 성공적으로 디코딩할 수 있다.
비트스트림이 예약된 것으로 특정되는 값들을 갖는 신택스 요소들을 포함하고, 디코더들이 신택스 요소들의 값들 또는 예약된 값들을 갖는 신택스 요소들을 포함하는 NAL 유닛들을 무시해야 하고, 비트스트림이 HEVC 드래프트 8에 달리 적합한 것으로 특정될 때, 적합한 디코더는 적합한 비트스트림을 디코딩하는 것과 동일한 방식으로 비트스트림을 디코딩할 수 있으며, 특정된 바와 같이 신택스 요소들의 예약된 값들 또는 신택스 요소들을 포함하는 NAL 유닛들을 무시해야 한다.
디코더에 의해 요구될 수 있는 두 가지 타입의 적합성, 즉 출력 타이밍 적합성 및 출력 순서 적합성이 존재할 수 있다. 디코더의 적합성을 검사하기 위해, HEVC 드래프트 8의 하위 조항 C.4에 의해 특정되는 바와 같은 요구되는 프로필, 층 및 레벨에 적합한 테스트 비트스트림들이 가상 스트림 스케줄러(HSS)에 의해 HRD 및 테스트 중인 디코더(DUT) 양자로 전달될 수 있다. HRD에 의해 출력되는 모든 픽처들은 DUT에 의해서도 출력될 수 있으며, HRD에 의해 출력되는 각각의 픽처의 경우, DUT에 의해 대응하는 픽처에 대해 출력되는 모든 샘플들의 값들은 HRD에 의해 출력되는 샘플들의 값들과 동일할 수 있다.
출력 타이밍 디코더 적합성을 위해, HSS는 특정된 프로필, 층 및 레벨에 대해 HEVC 드래프트 8의 부록 A에서 특정되는 바와 같이 비트 레이트 및 CPB 크기가 제한되는 SchedSelIdx의 값들의 서브세트로부터만 선택되는 전달 스케줄들에 따라 또는 HEVC 드래프트 8의 부록 A에서 특정되는 바와 같이 비트 레이트 및 CPB 크기가 제한될 수 있는 아래에 특정되는 바와 같은 "보간" 전달 스케줄들에 따라 전술한 바와 같이 동작한다. 동일한 전달 스케줄이 HRD 및 DUT 양자에 대해 사용될 수 있다.
HRD 파라미터들 및 버퍼링 기간 SEI 메시지들이 0보다 큰 cpb_cnt_minus1과 함께 존재할 때, 디코더는 아래와 같이 피크 비트 레이트 r, CPB 크기 c(r) 및 초기 CPB 제거 지연 (f(r)/r)을 갖는 것으로 특정되는 "보간" 전달 스케줄을 이용하여 동작하는 HSS로부터 전달되는 바와 같은 비트스트림을 디코딩할 수 있다.
임의의 SchedSelIdx>0 및 r에 대해,
[수학식 3]
Figure 112015030173969-pct00009
이며, 따라서 BitRate[ SchedSelIdx - 1 ] <= r <= BitRate[SchedSelIdx]이고, 따라서 r 및 c(r)은 특정된 프로필, 층 및 레벨에 대한 최대 비트 레이트 및 버퍼 크기에 대해 부록 A에서 특정되는 바와 같은 한도 내에 있다.
전술한 보간 전달 스케줄 테스트는 액세스 유닛 레벨 CPB 동작을 위해 그리고 서브픽처 레벨 CPB 동작을 위해 개별적으로 수행될 수 있다. 액세스 유닛 레벨 테스트의 경우, CpbSize[SchedSelIdx]는 CpbSize[SchedSelIdx]=(cpb_size_value_minus1[SchedSelIdx]+1)*2(4 + cpb _size_scale)로서 설정될 수 있다.
서브픽처 레벨 테스트의 경우, CpbSize[SchedSelIdx]는 CpbSize[SchedSelIdx] = (du_cpb_size_value_minus1[SchedSelIdx]+1)*2(4 + du_ cpb _size_scale)로서 설정될 수 있다. InitCpbRemovalDelay[SchedSelIdx]는 버퍼링 기간마다 다를 수 있으며, 재계산되어야 할 수 있다는 점에 유의해야 한다.
출력 타이밍 디코더 적합성을 위해, 전술한 바와 같은 HRD가 사용될 수 있으며, 픽처 출력의 (제1 비트의 전달 시간에 대한) 타이밍은 고정 지연까지 HRD 및 DUT 양자에 대해 동일할 수 있다.
출력 순서 디코더 적합성을 위해, HSS는 DUT로부터의 "요구에 따라" 비트스트림을 DUT로 전달할 수 있으며, 이는 DUT가 그의 처리를 진행하기 위해 더 많은 비트를 요구할 때만 (디코딩 순서로) 비트들을 전달한다는 것을 의미한다. 이것은 이러한 테스트를 위해서는 DUT의 코딩 픽처 버퍼가 최대 액세스 유닛의 크기만큼 작을 수 있다는 것을 의미할 수 있다.
후술하는 바와 같은 변경된 HRD가 사용될 수 있으며, HSS는 비트스트림에서 특정되는 스케줄들 중 하나에 따라 비트스트림을 HRD로 전송할 수 있으며, 따라서 비트 레이트 및 CPB 크기는 HEVC 드래프트 8의 부록 A에서 특정되는 바와 같이 제한된다. 출력되는 픽처들의 순서는 HRD 및 DUT 양자에 대해 동일할 수 있다.
출력 순서 디코더 적합성을 위해, HRD CPB 크기는 선택된 스케줄에 대한 CpbSize[SchedSelIdx]와 동일할 수 있으며, DPB 크기는 MaxDpbSize와 동일할 수 있다. HRD에 대한 CPB로부터의 제거 시간은 최종 비트 도달 시간과 동일할 수 있으며, 디코딩은 즉석일 수 있다.
전자 장치(102)는 보간 전달 스케줄 테스트의 결과들에 기초하여 피드백(도시되지 않음)을 인코더(104)에 제공할 수 있다. 예를 들어, 피드백은 피드백 링크를 통해 전송될 수 있다. 예를 들어, 개별 전송(110)은 인코더(104)와 디코더(112) 사이에 다양한 파라미터들, 피드백 및 테스트 결과들을 송신 및 수신할 수 있다. 이러한 방식으로, 인코더(104)는 디코더(112)로 전송되는 버퍼 크기 파라미터 및/또는 버퍼 스케일 파라미터를 위반하지 않도록 동작할 수 있다.
도 6은 전자 장치(602) 상의 인코더(604)의 일 구성을 나타내는 블록도이다. 전자 장치(602) 내에 포함되는 것으로 도시된 요소들 중 하나 이상은 하드웨어, 소프트웨어 또는 이 둘의 결합에서 구현될 수 있다는 점에 유의해야 한다. 예를 들어, 전자 장치(602)는 하드웨어, 소프트웨어 또는 이 둘의 결합에서 구현될 수 있는 인코더(604)를 포함한다. 예를 들어, 인코더(604)는 회로, 집적회로, 주문형 집적회로(ASIC), 실행 가능 명령어들을 갖는 메모리와 전자 통신하는 프로세서, 펌웨어, 필드 프로그래머블 게이트 어레이(FPGA) 등 또는 이들의 결합으로서 구현될 수 있다. 일부 구성들에서, 인코더(604)는 HEVC 코더일 수 있다.
전자 장치(602)는 소스(622)를 포함할 수 있다. 소스(622)는 픽처 또는 이미지 데이터(예로서, 비디오)를 하나 이상의 입력 픽처(606)로서 인코더(604)에 제공할 수 있다. 소스(622)의 예는 이미지 센서, 메모리, 통신 인터페이스, 네트워크 인터페이스, 무선 수신기, 포트 등을 포함할 수 있다.
하나 이상의 입력 픽처(606)는 인트라 프레임 예측 모듈 및 재구성 버퍼(624)에 제공될 수 있다. 입력 픽처(606)는 또한 모션 추정 및 모션 보상 모듈(646)에 그리고 감산 모듈(628)에 제공될 수 있다.
인트라 프레임 예측 모듈 및 재구성 버퍼(624)는 하나 이상의 입력 픽처(606) 및 재구성된 데이터(660)에 기초하여 인트라 모드 정보(640) 및 인트라 신호(626)를 생성할 수 있다. 모션 추정 및 모션 보상 모듈(646)은 하나 이상의 입력 픽처(606) 및 참조 픽처 버퍼(676) 신호(678)에 기초하여 인터 모드 정보(648) 및 인터 신호(644)를 생성할 수 있다. 일부 구성들에서, 참조 픽처 버퍼(676)는 참조 픽처 버퍼(676) 내의 하나 이상의 참조 픽처로부터의 데이터를 포함할 수 있다.
인코더(604)는 모드에 따라 인트라 신호(626)와 인터 신호(644) 사이에서 선택할 수 있다. 인트라 신호(626)는 인트라 코딩 모드에서 픽처 내의 공간 특성들을 이용하는 데 사용될 수 있다. 인터 신호(644)는 인터 코딩 모드에서 픽처들 간의 시간 특성들을 이용하는 데 사용될 수 있다. 인트라 코딩 모드에 있는 동안, 인트라 신호(626)는 감산 모듈(628)에 제공될 수 있으며, 인트라 모드 정보(640)는 엔트로피 코딩 모듈(642)에 제공될 수 있다. 인터 코딩 모드에 있는 동안, 인터 신호(644)는 감산 모듈(628)에 제공될 수 있고, 인터 모드 정보(648)는 엔트로피 코딩 모듈(642)에 제공될 수 있다.
감산 모듈(628)에서 입력 픽처(606)로부터 (모드에 따라) 인트라 신호(626) 또는 인터 신호(644)를 감산하여 예측 오차(630)를 생성할 수 있다. 예측 오차(630)는 변환 모듈(632)에 제공된다. 변환 모듈(632)은 예측 오차(630)를 압축하여, 양자화 모듈(636)에 제공되는 변환된 신호(634)를 생성할 수 있다. 양자화 모듈(636)은 변환된 신호(634)를 양자화하여, 변환 및 양자화된 계수들(TQC들)(638)을 생성한다.
TQC들(638)은 엔트로피 코딩 모듈(642) 및 역양자화 모듈(650)에 제공된다. 역양자화 모듈(650)은 TQC들(638)에 대해 역양자화를 수행하여, 역변환 모듈(654)에 제공되는 역양자화된 신호(652)를 생성한다. 역변환 모듈(654)은 역양자화된 신호(652)를 압축 해제하여, 재구성 모듈(658)에 제공되는 압축 해제된 신호(656)를 생성한다.
재구성 모듈(658)은 압축 해제된 신호(656)에 기초하여 재구성된 데이터(660)를 생성할 수 있다. 예를 들어, 재구성 모듈(658)은 (변경된) 픽처들을 재구성할 수 있다. 재구성된 데이터(660)는 역차단 필터(662)에 그리고 인트라 예측 모듈 및 재구성 버퍼(624)에 제공될 수 있다. 역차단 필터(662)는 재구성된 데이터(660)에 기초하여 필터링된 신호(664)를 생성할 수 있다.
필터링된 신호(664)는 샘플 적응성 오프셋(SAO) 모듈(666)에 제공될 수 있다. SAO 모듈(666)은 엔트로피 코딩 모듈(642)에 제공되는 SAO 정보(668)를 생성할 수 있다. 일부 구성들에서, SAO 신호(670)가 옵션으로서 적응성 루프 필터(ALF)(672)에 제공된다. 이러한 구성에서, ALF(672)는 참조 픽처 버퍼(676)에 제공되는 ALF 신호(674)를 생성한다. 또한, 이러한 구성에서, ALF 신호(674)는 참조 픽처들로서 사용될 수 있는 하나 이상의 픽처로부터의 데이터를 포함할 수 있다.
엔트로피 코딩 모듈(642)은 TQC들(638)을 코딩하여 비트스트림 A(614a)(예로서, 인코딩된 픽처 데이터)를 생성할 수 있다. 예를 들어, 엔트로피 코딩 모듈(642)은 상황 적응성 가변 길이 코딩(CAVLC) 또는 상황 적응성 이진 산술 코딩(CABAC)을 이용하여 TQC들(638)을 코딩할 수 있다. 구체적으로, 엔트로피 코딩 모듈(642)은 인트라 모드 정보(640), 인터 모드 정보(648) 및 SAO 정보(668) 중 하나 이상에 기초하여 TQC들(638)을 코딩할 수 있다. 비트스트림 A(614a)(예로서, 인코딩된 픽처 데이터)는 서브픽처 버퍼 파라미터 생성 모듈(608)에 제공될 수 있다. 서브픽처 버퍼 파라미터 생성 모듈(608)은 도 1과 관련하여 설명된 서브픽처 버퍼 파라미터 생성 모듈(108)과 유사하게 구성될 수 있다. 게다가, 서브픽처 버퍼 파라미터 생성 모듈(608)은 도 2, 도 3 및/또는 도 4와 관련하여 설명된 절차들 중 하나 이상을 수행할 수 있다.
예를 들어, 서브픽처 버퍼 파라미터 생성 모듈(608)은 서브픽처 CPB 크기 스케일 파라미터 및/또는 서브픽처 크기 파라미터와 같은 서브픽처 버퍼 파라미터를 생성할 수 있다. 일부 구성들에서, 서브픽처 버퍼 파라미터를 비트스트림 A(614a)에 삽입하여 비트스트림 B(614b)를 생성할 수 있다. 따라서, 메시지는 예를 들어 전체 비트스트림 A(614a)가 생성된 후에(예로서, 비트스트림 B(614b)의 대부분이 생성된 후에) 생성될 수 있다. 다른 구성들에서, 서브픽처 버퍼 파라미터는 비트스트림 A(614a) 내에 삽입되는 것이 아니라(이 경우에 비트스트림 B(614b)는 비트스트림 A(614a)와 동일할 수 있음), 개별 전송(610)에서 제공될 수 있다.
일부 구성들에서, 전자 장치(602)는 비트스트림(614)을 다른 전자 장치로 전송한다. 예를 들어, 비트스트림(614)은 통신 인터페이스, 네트워크 인터페이스, 무선 송신기, 포트 등에 제공될 수 있다. 예를 들어, 비트스트림(614)은 LAN, 인터넷, 셀룰러 전화 기지국 등을 통해 다른 전자 장치로 전송될 수 있다. 비트스트림(614)은 추가로 또는 대안으로서 전자 장치(602) 상의 메모리 또는 다른 컴포넌트에 저장될 수 있다.
도 7은 전자 장치(702) 상의 디코더(712)의 일 구성을 나타내는 블록도이다. 디코더(712)는 전자 장치(702) 내에 포함될 수 있다. 예를 들어, 디코더(712)는 HEVC 디코더일 수 있다. 디코더(712) 및 디코더(712) 내에 포함된 것으로 도시된 요소들 중 하나 이상은 하드웨어, 소프트웨어 또는 이 둘의 결합에서 구현될 수 있다. 디코더(712)는 디코딩을 위해 비트스트림(714)(예로서, 비트스트림(714) 내에 포함된 하나 이상의 인코딩된 픽처 및 오버헤드 데이터)을 수신할 수 있다. 하나 이상의 액세스 유닛이 비트스트림(714) 내에 포함될 수 있으며, 인코딩된 픽처 데이터 및 오버헤드 데이터 중 하나 이상을 포함할 수 있다는 점에 유의해야 한다.
일부 구성들에서, 수신된 비트스트림(714)은 수신된 오버헤드 데이터, 예를 들어 서브픽처 버퍼 파라미터, 메시지(예로서, 버퍼 파라미터 기간 SEI 메시지 또는 다른 메시지), 슬라이스 헤더, PPS 등을 포함할 수 있다. 일부 구성들에서, 디코더(712)는 개별 전송(710)을 더 수신할 수 있다. 개별 전송(710)은 서브픽처 버퍼 파라미터(예로서, 서브픽처 CPB 크기 스케일 파라미터 또는 다른 버퍼 파라미터)를 포함할 수 있다. 예를 들어, 서브픽처 CPB 크기 스케일 파라미터 또는 다른 버퍼 파라미터는 비트스트림(714) 대신에 개별 전송(710)에서 수신될 수 있다. 그러나, 개별 전송(710)은 옵션일 수 있으며, 일부 구성들에서는 사용되지 않을 수 있다는 점에 유의해야 한다.
디코더(712)는 CPB(720)를 포함한다. CPB(720)는 위에서 도 1과 관련하여 설명된 CPB(120)와 유사하게 구성될 수 있다. 추가로 또는 대안으로서, 디코더(712)는 도 5와 관련하여 설명된 절차들 중 하나 이상을 수행할 수 있다. 예를 들어, 디코더(712)는 버퍼 파라미터(예로서, 서브픽처 CPB 크기 스케일 파라미터 또는 다른 버퍼 파라미터)를 수신할 수 있다. 게다가, 디코더(712)는 서브픽처 레벨 CPB 동작을 위한 보간 전달 스케줄 테스트를 수행할 수 있다. 보간 전달 스케줄 테스트는 서브픽처 레벨 CPB 파라미터에 기초할 수 있다. 게다가, 디코더(712)는 서브픽처 레벨 CPB 동작을 위한 비트스트림 적합성 테스트를 수행할 수 있다. 더구나, 디코더(712)는 HEVC 드래프트 8에서 정의되는 바와 같은 HEVC 사양에서 특정되는 가상 참조 디코더 동작의 사양에 따라 CPB를 동작시킬 수 있다.
코딩 픽처 버퍼(CPB)(720)는 인코딩된 픽처 데이터를 엔트로피 디코딩 모듈(701)에 제공할 수 있다. 인코딩된 픽처 데이터는 엔트로피 디코딩 모듈(701)에 의해 엔트로피 디코딩될 수 있으며, 따라서 모션 정보 신호(703) 및 양자화, 스케일링 및/또는 변환된 계수들(705)이 생성될 수 있다.
모션 정보 신호(703)는 모션 보상 모듈(780)에서 프레임 메모리(709)로부터의 참조 프레임 신호(798)의 일부와 결합될 수 있으며, 이는 인터 프레임 예측 신호(782)를 생성할 수 있다. 양자화, 디스케일링 및/또는 변환된 계수들(705)은 반전 모듈(707)에 의해 역양자화, 스케일링 및 역변환될 수 있으며, 따라서 디코딩된 오차 신호(784)가 생성될 수 있다. 디코딩된 오차 신호(784)를 예측 신호(792)에 더하여, 결합된 신호(786)를 생성할 수 있다. 예측 신호(792)는 모션 보상 모듈(780)에 의해 생성된 인터 프레임 예측 신호(782) 또는 인트라 프레임 예측 모듈(788)에 의해 생성된 인트라 프레임 예측 신호(790)로부터 선택된 신호일 수 있다. 일부 구성들에서, 이러한 신호 선택은 비트스트림(714)에 기초할 수 있다(예를 들어, 그에 의해 제어될 수 있다).
인트라 프레임 예측 신호(790)는 (예를 들어, 현재 프레임에서) 결합된 신호(786)로부터의 이전에 디코딩된 정보로부터 예측될 수 있다. 결합된 신호(786)는 또한 역차단 필터(794)에 의해 필터링될 수 있다. 결과적인 필터링된 신호(796)는 프레임 메모리(709)에 기록될 수 있다. 결과적인 필터링된 신호(796)는 디코딩된 픽처를 포함할 수 있다. 프레임 메모리(709)는 디코딩된 픽처(718)를 제공할 수 있다.
도 8은 송신 전자 장치(802)에서 사용될 수 있는 다양한 컴포넌트들을 나타낸다. 본 명세서에서 설명되는 전자 장치들(102, 602, 702) 중 하나 이상은 도 8에 도시된 송신 전자 장치(802)에 따라 구현될 수 있다.
송신 전자 장치(802)는 전자 장치(802)의 동작을 제어하는 프로세서(817)를 포함한다. 프로세서(817)는 중앙 처리 유닛(CPU)으로도 지칭될 수 있다. 판독 전용 메모리(ROM), 랜덤 액세스 메모리(RAM) 양자, 또는 정보를 저장할 수 있는 임의 타입의 장치를 포함할 수 있는 메모리(811)는 명령어들(813a)(예로서, 실행 가능 명령어들) 및 데이터(815a)를 프로세서(817)에 제공한다. 메모리(811)의 일부는 또한 비휘발성 랜덤 액세스 메모리(NVRAM)를 포함할 수 있다. 메모리(811)는 프로세서(817)와 전자 통신할 수 있다.
명령어들(813b) 및 데이터(815b)가 또한 프로세서(817) 내에 상주할 수 있다. 프로세서(817) 내에 로딩된 명령어들(813b) 및/또는 데이터(815b)는 또한 프로세서(817)에 의한 실행 또는 처리를 위해 로딩된 메모리(811)로부터의 명령어들(813a) 및/또는 데이터(815a)를 포함할 수 있다. 프로세서(817)는 명령어들(813b)을 실행하여 본 명세서에서 개시되는 시스템들 및 방법들을 구현할 수 있다. 예를 들어, 명령어들(813b)을 실행하여, 전술한 방법들(200, 300, 400, 500) 중 하나 이상을 수행할 수 있다.
송신 전자 장치(802)는 다른 전자 장치들(예로서, 수신 전자 장치)과 통신하기 위한 하나 이상의 통신 인터페이스(819)를 포함할 수 있다. 통신 인터페이스들(819)은 유선 통신 기술, 무선 통신 기술 또는 이들 양자에 기초할 수 있다. 통신 인터페이스(819)의 예는 직렬 포트, 병렬 포트, 유니버설 직렬 포트(USB), 이더넷 어댑터, IEEE 1394 버스 인터페이스, 소형 컴퓨터 시스템 인터페이스(SCSI) 버스 인터페이스, 적외선(IR) 통신 포트, 블루투스 무선 통신 어댑터, 3세대 파트너십 프로젝트(3GPP) 사양들에 따른 무선 송수신기 등을 포함한다.
송신 전자 장치(802)는 하나 이상의 출력 장치(823) 및 하나 이상의 입력 장치(821)를 포함할 수 있다. 출력 장치들(823)의 예는 스피커, 프린트 등을 포함한다. 전자 장치(802) 내에 포함될 수 있는 출력 장치의 일 타입은 디스플레이 장치(825)이다. 본 명세서에서 개시되는 구성들과 함께 사용되는 디스플레이 장치들(825)은 임의의 적절한 이미지 투영 기술, 예를 들어 음극선관(CRT), 액정 디스플레이(LCD), 발광 다이오드(LED), 가스 플라즈마, 전기 발광 등을 이용할 수 있다. 메모리(811)에 저장된 데이터를 디스플레이(825) 상에 표시되는 텍스트, 그래픽 및/또는 (적절한 경우에) 동영상으로 변환하기 위한 디스플레이 제어기(827)가 제공될 수 있다. 입력 장치들(821)의 예는 키보드, 마우스, 마이크, 원격 제어 장치, 버튼, 조이스틱, 트랙볼, 터치 패드, 터치스크린, 라이트 펜 등을 포함한다.
송신 전자 장치(802)의 다양한 컴포넌트들은 데이터 버스에 더하여 전력 버스, 제어 신호 버스 및 상태 신호 버스를 포함할 수 있는 버스 시스템(829)에 의해 함께 결합된다. 그러나, 명료화를 위해, 다양한 버스들은 도 8에 버스 시스템(829)으로서 도시된다. 도 8에 도시된 송신 전자 장치(802)는 특정 컴포넌트들의 리스트가 아니라 기능 블록도이다.
도 9는 수신 전자 장치(902)에서 사용될 수 있는 다양한 컴포넌트들을 나타내는 블록도이다. 본 명세서에서 설명되는 전자 장치들(102, 602, 702) 중 하나 이상은 도 9에 도시된 수신 전자 장치(902)에 따라 구현될 수 있다.
수신 전자 장치(902)는 전자 장치(902)의 동작을 제어하는 프로세서(917)를 포함한다. 프로세서(917)는 CPU로도 지칭될 수 있다. 판독 전용 메모리(ROM), 랜덤 액세스 메모리(RAM) 양자, 또는 정보를 저장할 수 있는 임의 타입의 장치를 포함할 수 있는 메모리(911)는 명령어들(913a)(예로서, 실행 가능 명령어들) 및 데이터(915a)를 프로세서(917)에 제공한다. 메모리(911)의 일부는 또한 비휘발성 랜덤 액세스 메모리(NVRAM)를 포함할 수 있다. 메모리(911)는 프로세서(917)와 전자 통신할 수 있다.
명령어들(913b) 및 데이터(915b)가 또한 프로세서(917) 내에 상주할 수 있다. 프로세서(917) 내에 로딩된 명령어들(913b) 및/또는 데이터(915b)는 또한 프로세서(917)에 의한 실행 또는 처리를 위해 로딩된 메모리(911)로부터의 명령어들(913a) 및/또는 데이터(915a)를 포함할 수 있다. 프로세서(917)는 명령어들(913b)을 실행하여 본 명세서에서 개시되는 시스템들 및 방법들을 구현할 수 있다. 예를 들어, 명령어들(913b)을 실행하여, 전술한 방법들(200, 300, 400, 500) 중 하나 이상을 수행할 수 있다.
수신 전자 장치(902)는 다른 전자 장치들(예로서, 송신 전자 장치)과 통신하기 위한 하나 이상의 통신 인터페이스(919)를 포함할 수 있다. 통신 인터페이스(919)는 유선 통신 기술, 무선 통신 기술 또는 이들 양자에 기초할 수 있다. 통신 인터페이스(919)의 예는 직렬 포트, 병렬 포트, 유니버설 직렬 포트(USB), 이더넷 어댑터, IEEE 1394 버스 인터페이스, 소형 컴퓨터 시스템 인터페이스(SCSI) 버스 인터페이스, 적외선(IR) 통신 포트, 블루투스 무선 통신 어댑터, 3세대 파트너십 프로젝트(3GPP) 사양들에 따른 무선 송수신기 등을 포함한다.
수신 전자 장치(902)는 하나 이상의 출력 장치(923) 및 하나 이상의 입력 장치(921)를 포함할 수 있다. 출력 장치들(923)의 예는 스피커, 프린트 등을 포함한다. 전자 장치(902) 내에 포함될 수 있는 출력 장치의 일 타입은 디스플레이 장치(925)이다. 본 명세서에서 개시되는 구성들과 함께 사용되는 디스플레이 장치들(925)은 임의의 적절한 이미지 투영 기술, 예를 들어 음극선관(CRT), 액정 디스플레이(LCD), 발광 다이오드(LED), 가스 플라즈마, 전기 발광 등을 이용할 수 있다. 메모리(911)에 저장된 데이터를 디스플레이(925) 상에 표시되는 텍스트, 그래픽 및/또는 (적절한 경우에) 동영상으로 변환하기 위한 디스플레이 제어기(927)가 제공될 수 있다. 입력 장치들(921)의 예는 키보드, 마우스, 마이크, 원격 제어 장치, 버튼, 조이스틱, 트랙볼, 터치 패드, 터치스크린, 라이트 펜 등을 포함한다.
수신 전자 장치(902)의 다양한 컴포넌트들은 데이터 버스에 더하여 전력 버스, 제어 신호 버스 및 상태 신호 버스를 포함할 수 있는 버스 시스템(929)에 의해 함께 결합된다. 그러나, 명료화를 위해, 다양한 버스들은 도 9에 버스 시스템(929)으로서 도시된다. 도 9에 도시된 수신 전자 장치(902)는 특정 컴포넌트들의 리스트가 아니라 기능 블록도이다.
도 10은 메시지를 전송하기 위한 시스템들 및 방법들을 구현할 수 있는 전자 장치(1002)의 일 구성을 나타내는 블록도이다. 전자 장치(1002)는 인코딩 수단(1031) 및 송신 수단(1033)을 포함한다. 인코딩 수단(1031) 및 송신 수단(1033)은 위에서 도 1, 도 2, 도 3, 도 4, 도 6 및 도 8 중 하나 이상과 관련하여 설명된 기능들 중 하나 이상을 수행하도록 구성될 수 있다. 예를 들어, 인코딩 수단(1031) 및 송신 수단(1033)은 비트스트림(1014)을 생성할 수 있다. 위의 도 8은 도 10의 구체적인 장치 구조의 일례를 도시한다. 도 1, 도 2, 도 3, 도 4, 도 6 및 도 8의 기능들 중 하나 이상을 실현하기 위해 다양한 다른 구조들이 구현될 수 있다. 예를 들어, 소프트웨어에 의해 DSP가 구현될 수 있다.
도 11은 비트스트림(1114)을 버퍼링하기 위한 시스템들 및 방법들을 구현할 수 있는 전자 장치(1102)의 일 구성을 나타내는 블록도이다. 전자 장치(1102)는 수신 수단(1135) 및 디코딩 수단(1137)을 포함할 수 있다. 수신 수단(1135) 및 디코딩 수단(1137)은 위에서 도 1, 도 5, 도 7 및 도 9 중 하나 이상과 관련하여 설명된 기능들 중 하나 이상을 수행하도록 구성될 수 있다. 예를 들어, 수신 수단(1135) 및 디코딩 수단(1137)은 비트스트림(1114)을 수신할 수 있다. 위의 도 9는 도 11의 구체적인 장치 구조의 일례를 도시한다. 다른 다양한 구조들이 도 1, 도 5, 도 7 및 도 9의 하나 이상의 기능을 실현하도록 구현될 수 있다. 예를 들어, 소프트웨어에 의해 DSP가 구현될 수 있다.
용어 "컴퓨터 판독 가능 매체"는 컴퓨터 또는 프로세서에 의해 액세스될 수 있는 임의의 이용 가능 매체를 지칭한다. 본 명세서에서 사용되는 바와 같은 용어 "컴퓨터 판독 가능 매체"는 비일시적이고 유형적인 컴퓨터 및/또는 프로세서 판독 가능 매체를 나타낼 수 있다. 한정이 아니라 예로서, 컴퓨터 판독 가능 또는 프로세서 판독 가능 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광 디스크(disk) 저장 장치, 자기 디스크(disk) 저장 장치 또는 다른 자기 저장 장치들, 또는 원하는 프로그램 코드를 명령어들 또는 데이터 구조들의 형태로 갖거나 저장할 수 있고 컴퓨터 또는 프로세서에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 본 명세서에서 사용되는 바와 같은 디스크(disk) 및 디스크(disc)는 컴팩트 디스크(compact disc: CD), 레이저 디스크(disc), 광 디스크(disc), 디지털 다기능 디스크(digital versatile disc: DVD), 플로피 디스크(disk) 및 블루레이(등록상표) 디스크(disc)를 포함하며, 디스크(disk)는 통상적으로 데이터를 자기적으로 재생하는 반면, 디스크(disc)는 데이터를 레이저를 이용하여 광학적으로 재생한다.
본 명세서에서 설명되는 방법들 중 하나 이상은 하드웨어에서 구현되고/되거나 하드웨어를 이용하여 수행될 수 있다는 점에 유의해야 한다. 예를 들어, 본 명세서에서 설명되는 방법들 또는 접근법들 중 하나 이상은 칩셋, ASIC, 대규모 집적 회로(LSI) 또는 집적 회로 등에서 구현되고/되거나 그들을 이용하여 실현될 수 있다.
본 명세서에서 개시되는 방법들 각각은 설명되는 방법을 완수하기 위한 하나 이상의 단계 또는 액션을 포함한다. 방법 단계들 및/또는 액션들은 청구항들의 범위로부터 벗어나지 않고서 서로 교환되고/되거나 단일 단계로 결합될 수 있다. 즉, 설명되는 방법의 적절한 동작을 위해 단계들 또는 액션들의 특정 순서가 요구되지 않는 한은, 특정 단계들 및/또는 액션들의 순서 및/또는 사용은 청구항들의 범위로부터 벗어나지 않고서 변경될 수 있다.
청구항들은 전술한 바로 그 구성 및 컴포넌트들로 한정되지 않는다는 것을 이해해야 한다. 청구항들의 범위로부터 벗어나지 않고서, 본 명세서에서 설명된 시스템들, 방법들 및 장치들의 배열, 동작 및 상세에 있어서 다양한 수정들, 변경들 및 변형들이 이루어질 수 있다.

Claims (20)

  1. 버퍼 파라미터를 전송하기 위한 전자 장치로서,
    가상 참조 디코더(HRD) 파라미터가 서브픽처 레벨에 기초하여 생성되는지를 결정하고, 상기 HRD 파라미터가 상기 서브픽처 레벨에 기초하여 생성되는 경우에:
    버퍼 크기 파라미터 및 버퍼 스케일 파라미터를 생성하고;
    상기 서브픽처 레벨에서 동작할 때 상기 버퍼 크기 파라미터 및 상기 버퍼 스케일 파라미터를 이용하여 코딩 픽처 버퍼(CPB: coded picture buffer)를 특정하고,
    상기 버퍼 크기 파라미터 및 상기 버퍼 스케일 파라미터를 전송하도록 실행 가능한 프로세서
    를 포함하는 전자 장치.
  2. 제1항에 있어서,
    상기 버퍼 스케일 파라미터는 서브픽처 코딩 픽처 버퍼(CPB: coded picture buffer) 크기 스케일 파라미터인 전자 장치.
  3. 제1항에 있어서,
    상기 버퍼 크기 파라미터는 서브픽처 CPB 크기 값 파라미터인 전자 장치.
  4. 제1항에 있어서,
    상기 프로세서는,
    픽처 레벨 파라미터를 생성하고,
    상기 HRD 파라미터가 상기 서브픽처 레벨에 기초하여 생성되지 않는 경우에:
    액세스 유닛 레벨에서 동작할 때 상기 픽처 레벨 파라미터를 이용하여 CPB 크기를 특정하고,
    상기 픽처 레벨 파라미터를 전송하도록 더 실행 가능한 전자 장치.
  5. 삭제
  6. 제1항에 있어서,
    상기 HRD 파라미터가 상기 서브픽처 레벨에 기초하여 생성되는 경우에, 상기 프로세서는 서브픽처 레벨에서 비트스트림 적합성 테스트를 수행하도록 더 실행 가능한 전자 장치.
  7. 버퍼 파라미터를 전송하기 위한 방법으로서,
    가상 참조 디코더(HRD) 파라미터가 서브픽처 레벨에 기초하여 생성되는지를 결정하는 단계;
    상기 HRD 파라미터가 상기 서브픽처 레벨에 기초하여 생성되는 경우에:
    버퍼 크기 파라미터 및 버퍼 스케일 파라미터를 생성하는 단계;
    상기 서브픽처 레벨에서 동작할 때 상기 버퍼 크기 파라미터 및 상기 버퍼 스케일 파라미터를 이용하여 코딩 픽처 버퍼(CPB)를 특정하는 단계; 및
    상기 버퍼 크기 파라미터 및 상기 버퍼 스케일 파라미터를 전송하는 단계
    를 포함하는 방법.
  8. 제7항에 있어서,
    상기 버퍼 크기 파라미터는 서브픽처 CPB 크기 값 파라미터인 방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020157007880A 2012-09-28 2013-09-20 서브픽처 버퍼 파라미터를 시그널링하기 위한 전자 장치 KR101674845B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/631,720 US8989508B2 (en) 2012-09-28 2012-09-28 Electronic device for signaling a sub-picture buffer parameter
US13/631,720 2012-09-28
PCT/JP2013/005586 WO2014050059A1 (en) 2012-09-28 2013-09-20 Electronic device for signaling a sub-picture buffer parameter

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020167030460A Division KR101749472B1 (ko) 2012-09-28 2013-09-20 서브픽처 버퍼 파라미터를 시그널링하기 위한 전자 장치

Publications (2)

Publication Number Publication Date
KR20150048842A KR20150048842A (ko) 2015-05-07
KR101674845B1 true KR101674845B1 (ko) 2016-11-09

Family

ID=50385284

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020157007880A KR101674845B1 (ko) 2012-09-28 2013-09-20 서브픽처 버퍼 파라미터를 시그널링하기 위한 전자 장치
KR1020167030460A KR101749472B1 (ko) 2012-09-28 2013-09-20 서브픽처 버퍼 파라미터를 시그널링하기 위한 전자 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020167030460A KR101749472B1 (ko) 2012-09-28 2013-09-20 서브픽처 버퍼 파라미터를 시그널링하기 위한 전자 장치

Country Status (7)

Country Link
US (5) US8989508B2 (ko)
EP (1) EP2901685A4 (ko)
JP (1) JP2016500204A (ko)
KR (2) KR101674845B1 (ko)
CN (3) CN108495140B (ko)
HK (1) HK1211402A1 (ko)
WO (1) WO2014050059A1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101781774B1 (ko) * 2012-06-25 2017-09-25 닛본 덴끼 가부시끼가이샤 비디오 디코딩 장치, 방법 및 프로그램
US9602827B2 (en) * 2012-07-02 2017-03-21 Qualcomm Incorporated Video parameter set including an offset syntax element
US8989508B2 (en) 2012-09-28 2015-03-24 Sharp Kabushiki Kaisha Electronic device for signaling a sub-picture buffer parameter
US9154785B2 (en) * 2012-10-08 2015-10-06 Qualcomm Incorporated Sub-bitstream applicability to nested SEI messages in video coding
US9591321B2 (en) 2013-04-07 2017-03-07 Dolby International Ab Signaling change in output layer sets
KR102383006B1 (ko) * 2013-04-07 2022-04-04 돌비 인터네셔널 에이비 출력 계층 세트들에서의 시그널링 변경
US10063868B2 (en) 2013-04-08 2018-08-28 Arris Enterprises Llc Signaling for addition or removal of layers in video coding
WO2015125489A1 (en) * 2014-02-24 2015-08-27 Sharp Kabushiki Kaisha Restrictions on signaling
CA2949823C (en) 2014-05-21 2020-12-08 Arris Enterprises Llc Individual buffer management in transport of scalable video
US10205949B2 (en) 2014-05-21 2019-02-12 Arris Enterprises Llc Signaling for addition or removal of layers in scalable video
US9918091B2 (en) 2014-06-20 2018-03-13 Qualcomm Incorporated Systems and methods for assigning a minimum value to a syntax structure in a parameter set
US11025933B2 (en) 2016-06-09 2021-06-01 Apple Inc. Dynamic video configurations
US10999602B2 (en) 2016-12-23 2021-05-04 Apple Inc. Sphere projected motion estimation/compensation and mode decision
US11259046B2 (en) 2017-02-15 2022-02-22 Apple Inc. Processing of equirectangular object data to compensate for distortion by spherical projections
US10924747B2 (en) 2017-02-27 2021-02-16 Apple Inc. Video coding techniques for multi-view video
US11093752B2 (en) 2017-06-02 2021-08-17 Apple Inc. Object tracking in multi-view video
US10754242B2 (en) 2017-06-30 2020-08-25 Apple Inc. Adaptive resolution and projection format in multi-direction video
US11165847B2 (en) * 2018-10-23 2021-11-02 Tencent America LLC Techniques for multiple conformance points in media coding
AU2020206246B2 (en) * 2019-01-09 2024-01-04 Huawei Technologies Co., Ltd. Sub-picture layout signaling in video coding
KR20220023341A (ko) * 2019-06-25 2022-03-02 인텔 코포레이션 레벨 도출이 있는 서브-픽처 및 서브-픽처 세트
CN114270831A (zh) 2019-08-10 2022-04-01 北京字节跳动网络技术有限公司 视频处理中的子图片尺寸定义
MX2021014687A (es) * 2019-09-23 2022-01-11 Electronics & Telecommunications Res Inst Metodo y dispositivo de codificacion/decodificacion de imagenes y medio de grabacion que almacena flujo de bits.
WO2021061390A1 (en) * 2019-09-24 2021-04-01 Futurewei Technologies, Inc. Sei message for single layer ols
CN117478900A (zh) * 2019-09-24 2024-01-30 华为技术有限公司 用于实现时间可适性的图像时序和解码单元信息
MX2022003765A (es) 2019-10-02 2022-04-20 Beijing Bytedance Network Tech Co Ltd Sintaxis para la se?alizacion de subimagen en un flujo de bits de video.
JP7482220B2 (ja) 2019-10-18 2024-05-13 北京字節跳動網絡技術有限公司 サブピクチャのパラメータセットシグナリングにおける構文制約
US11490099B2 (en) * 2019-12-23 2022-11-01 Qualcomm Incorporated Reference subpicture scaling ratios for subpictures in video coding
KR20220114557A (ko) 2019-12-26 2022-08-17 바이트댄스 아이엔씨 코딩된 픽처 내에서 디코딩 순서를 구현하기 위한 기술들
US20230156210A1 (en) * 2020-03-31 2023-05-18 Lg Electronics Inc. Image encoding/decoding method and apparatus based on picture split information and subpicture information, and recording medium storing bitstream
CN115699746B (zh) * 2020-03-31 2023-10-20 Lg电子株式会社 图像编码/解码方法和发送比特流的方法
WO2024049269A1 (ko) * 2022-09-03 2024-03-07 엘지전자 주식회사 Hrd 파라미터를 시그널링하는 영상 부호화/복호화 방법, 장치 및 비트스트림을 저장한 컴퓨터 판독 가능한 기록 매체
US11695965B1 (en) * 2022-10-13 2023-07-04 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Video coding using a coded picture buffer

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10210465A (ja) * 1997-01-23 1998-08-07 Hitachi Ltd 符号列編集装置、画像符号化信号復号化装置、および、動画符号化信号復号化装置
US7532670B2 (en) * 2002-07-02 2009-05-12 Conexant Systems, Inc. Hypothetical reference decoder with low start-up delays for compressed image and video
JP2004201100A (ja) * 2002-12-19 2004-07-15 Nec Corp 付加情報挿入装置及びその方法
TWI289291B (en) * 2003-04-29 2007-11-01 Sunplus Technology Co Ltd Sub-screen image decoder
CA2542266C (en) * 2004-04-28 2012-07-17 Matsushita Electric Industrial Co. Ltd. Moving picture stream generation apparatus, moving picture coding apparatus, moving picture multiplexing apparatus and moving picture decoding apparatus
RU2377736C2 (ru) * 2005-04-13 2009-12-27 Нокиа Корпорейшн Кодирование, хранение и передача информации о масштабируемости
CN101606389B (zh) * 2007-01-08 2013-06-12 汤姆森特许公司 用于视频流拼接的方法及装置
KR101615967B1 (ko) * 2007-04-17 2016-04-28 톰슨 라이센싱 멀티뷰 비디오 코딩을 위한 가설의 참조 디코더
JP2009171339A (ja) * 2008-01-17 2009-07-30 Toshiba Corp 動画像符号化装置、方法及びプログラム
US9237327B2 (en) * 2008-09-23 2016-01-12 Dolby Laboratories Licensing Corporation Encoding and decoding architecture of checkerboard multiplexed image data
JP4742324B2 (ja) * 2009-02-17 2011-08-10 カシオ計算機株式会社 動画像を記録する記録装置、記録方法及びプログラム
JP5072893B2 (ja) * 2009-03-25 2012-11-14 株式会社東芝 画像符号化方法および画像復号化方法
JP2010252151A (ja) * 2009-04-17 2010-11-04 Renesas Electronics Corp 再生装置、及び同期再生方法
CN202395896U (zh) * 2011-08-15 2012-08-22 浙江博视电子科技股份有限公司 十六通道高清图像显示设备
US9565431B2 (en) * 2012-04-04 2017-02-07 Qualcomm Incorporated Low-delay video buffering in video coding
JP2015526006A (ja) * 2012-06-29 2015-09-07 フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ ビデオ・データストリーム・コンセプト
US9912941B2 (en) * 2012-07-02 2018-03-06 Sony Corporation Video coding system with temporal layers and method of operation thereof
US9648322B2 (en) * 2012-07-10 2017-05-09 Qualcomm Incorporated Coding random access pictures for video coding
US8989508B2 (en) * 2012-09-28 2015-03-24 Sharp Kabushiki Kaisha Electronic device for signaling a sub-picture buffer parameter

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
B. Bros, W-J. Han, J-R. Ohm, G. J. Sullivan, and T. Wiegand, "High efficiency video coding (HEVC) text specification draft 8" JCTVC-J1003_d7, JCT-VC of ITU-T SG16 WP3 and ISO/IEC JTC1/SC29/WG11, 10th
Kimihiko Kazui et al., ‘AHG9: Improvement of HRD 1-20 for sub-picture based operation’, JCTVC-J0136, JCT-VC of ITU-T SG16 WP3 and ISO/IEC JTC1/SC29/WG11, 10th Meeting: Stockholm, SE, 16 July, 2012.
Sachin Deshpande et al., ‘On Sub-picture Based CPB’, JCTVC-J0306, JCT-VC of ITU-T SG16 WP3 and ISO/IEC JTC1/SC29/WG11, 10th Meeting: Stockholm, SE, 16 July, 2012.
Sachin Deshpande et al., ‘On Sub-picture Based HRD Buffering’, JCTVC-K0221, JCT-VC of ITU-T SG16 WP3 and ISO/IEC JTC1/SC29/WG11, 11th Meeting: Shanghai, CN, 9 October, 2012.

Also Published As

Publication number Publication date
US20160219282A1 (en) 2016-07-28
JP2016500204A (ja) 2016-01-07
CN108419079A (zh) 2018-08-17
CN104756495A (zh) 2015-07-01
US20160073112A1 (en) 2016-03-10
KR101749472B1 (ko) 2017-06-20
US9332268B2 (en) 2016-05-03
KR20150048842A (ko) 2015-05-07
US8989508B2 (en) 2015-03-24
CN108495140B (zh) 2021-01-05
US20170054986A1 (en) 2017-02-23
CN108495140A (zh) 2018-09-04
US9860538B2 (en) 2018-01-02
KR20160129111A (ko) 2016-11-08
CN108419079B (zh) 2022-04-12
EP2901685A1 (en) 2015-08-05
US20140093179A1 (en) 2014-04-03
CN104756495B (zh) 2018-06-19
HK1211402A1 (en) 2016-05-20
WO2014050059A1 (en) 2014-04-03
US9219919B2 (en) 2015-12-22
US9532063B2 (en) 2016-12-27
US20150163497A1 (en) 2015-06-11
EP2901685A4 (en) 2015-10-07

Similar Documents

Publication Publication Date Title
KR101674845B1 (ko) 서브픽처 버퍼 파라미터를 시그널링하기 위한 전자 장치
US10390049B2 (en) Electronic devices for sending a message and buffering a bitstream
US10489426B2 (en) Category-prefixed data batching of coded media data in multiple categories
KR20150105431A (ko) 비디오 스플라이싱을 단순화시키기 위한 버퍼링 정보에 대한 구문 및 의미
US10382809B2 (en) Method and decoder for decoding a video bitstream using information in an SEI message
WO2015194179A1 (en) Bitstream partitions operation
US9426460B2 (en) Electronic devices for signaling multiple initial buffering parameters
US20150103895A1 (en) Electronic devices for signaling multiple initial buffering parameters
WO2014049974A1 (en) Electronic devices for signaling multiple initial buffering parameters

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant