KR101662068B1 - Eletro magnetic interference shielding method of semiconductor packages - Google Patents
Eletro magnetic interference shielding method of semiconductor packages Download PDFInfo
- Publication number
- KR101662068B1 KR101662068B1 KR1020150111512A KR20150111512A KR101662068B1 KR 101662068 B1 KR101662068 B1 KR 101662068B1 KR 1020150111512 A KR1020150111512 A KR 1020150111512A KR 20150111512 A KR20150111512 A KR 20150111512A KR 101662068 B1 KR101662068 B1 KR 101662068B1
- Authority
- KR
- South Korea
- Prior art keywords
- tape
- semiconductor package
- package
- electromagnetic wave
- wave shielding
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 101
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000004544 sputter deposition Methods 0.000 claims abstract description 18
- 238000005520 cutting process Methods 0.000 claims abstract description 12
- 229910000679 solder Inorganic materials 0.000 claims description 11
- 230000001070 adhesive effect Effects 0.000 claims description 8
- 229920001721 polyimide Polymers 0.000 claims description 3
- 238000012546 transfer Methods 0.000 claims description 3
- 229920002799 BoPET Polymers 0.000 claims 1
- 229920006290 polyethylene naphthalate film Polymers 0.000 claims 1
- 239000002390 adhesive tape Substances 0.000 abstract description 16
- 238000005137 deposition process Methods 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 4
- 239000011112 polyethylene naphthalate Substances 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 238000010924 continuous production Methods 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229920000728 polyester Polymers 0.000 description 3
- -1 polyethylene terephthalate Polymers 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- RLLPVAHGXHCWKJ-IEBWSBKVSA-N (3-phenoxyphenyl)methyl (1s,3s)-3-(2,2-dichloroethenyl)-2,2-dimethylcyclopropane-1-carboxylate Chemical compound CC1(C)[C@H](C=C(Cl)Cl)[C@@H]1C(=O)OCC1=CC=CC(OC=2C=CC=CC=2)=C1 RLLPVAHGXHCWKJ-IEBWSBKVSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 238000005478 sputtering type Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H01L21/203—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Physical Vapour Deposition (AREA)
Abstract
Description
본 발명은 반도체 패키지에 전자파 차폐막을 형성하는 기술에 관한 것으로, 특히 솔더볼(solderball)이 있는 BGA(Ball Grid Array) 타입 또는 돌출 랜드가 있는 LGA(Land Grid Array) 타입의 반도체 패키지에 전자파 차폐막 (EMI shielding)을 형성하기 위한 스퍼터링 증착공정을 수행할 때 반도체 패키지의 하면(Bottom side) 가장자리가 접착성 테이프에 밀착되고 스퍼터링 후 접착성 테이프로부터 반도체 패키지를 언로딩하기가 용이하도록 접착성 테이프에 포켓을 형성하여 하면의 증착 오염으로부터 불량이 방지되고 언로딩시 무리한 힘에 의해 패키지가 손상되는 것이 방지되며 포켓의 프리커팅으로 연속 생산 공정에서 병목현상이 방지되어 생산수율과 생산속도가 향상되도록 한 반도체 패키지의 전자파 차폐막 형성 방법에 관한 것이다.
BACKGROUND OF THE
최근 들어, 반도체 제조기술은 고집적, 박형, 소형화 추세로 발전되고 있는 추세에 있으며 고집적화된 반도체 소자로서 다양한 형태가 있는데 그 중에 대표적인 것이 반도체 패키지이다. In recent years, semiconductor manufacturing technology is being developed in a trend of highly integrated, thin, and miniaturized, and there are various types of highly integrated semiconductor devices.
반도체 패키지는 스마트폰, 디스플레이, 가전기기, 자동차, 산업기기 및 의료기기 등 다양한 분야에 적용되고 있는데, 다기능, 네트워크, 고용량 및 고속화 요구에 따라 전자기파의 방출량이 증가되고 고주파화로 인하여 전자파 차폐의 중요성이 더욱 커지고 있다. 이에 부응하여 전자파 차폐를 위한 대책들이 다양하게 제안되고 있는데 대표적인 대책으로써, 막질이 우수하여 종래의 제안방식 대비 1/5~1/10 이하의 두께로도 전자파 차폐기능이 동등하거나 우수하고 패키지 몰드와 밀착력이 뛰어나며 환경 문제에도 우수하고 균일한 막을 형성하는 스퍼터링 방식의 전자파 차폐막이 대두되고 있다. Semiconductor package is applied to various fields such as smartphone, display, home appliance, automobile, industrial device and medical device. The demand of multifunction, network, high capacity and high speed increases the emission amount of electromagnetic wave and the importance of electromagnetic wave shielding And more. In response to this, various countermeasures for shielding electromagnetic waves have been suggested. As a typical countermeasure, the electromagnetic shielding function is equal to or superior to that of the conventional proposed method by a thickness of 1/5 to 1/10 or less, An electromagnetic wave shielding film of a sputtering type which is excellent in adhesion and excellent in environmental problems and which forms a uniform film is emerging.
반도체 패키지에는 주기판(主基板)의 전극과 접촉할 수 있도록 하면에 랜드(land) 형태의 금속전극을 구비한 LGA(Land Grid Array) 패키지, 하면에 솔더볼(solderball)을 구비한 BGA(Ball Grid Array) 패키지가 있다. 이러한 반도체 패키지를 생산함에 있어서 제품의 품질 향상, 생산수율 향상 및 능률의 증대를 위해 연구 개발이 활발하게 이루어지고 있다. The semiconductor package includes an LGA (Land Grid Array) package having a metal electrode in the form of a land so as to be brought into contact with an electrode of the main substrate, a ball grid array (BGA) having a solder ball on the bottom, ) Packages. In the production of such a semiconductor package, research and development have been actively carried out in order to improve the quality of the product, increase the production yield and increase the efficiency.
반도체 패키지를 제조하는데 있어서 스퍼터링은 필수적인 공정 중 하나인데, 종래의 스퍼터링 증착 공정에서는 프레임(frame)의 하면에 접착성 테이프를 붙이고 그 위에 반도체 패키지를 로딩(loading)한 후 하면과 밀착시키기 위해 롤러로 밀어서 부착시키는 방식이 주로 이용되고 있다. In a conventional sputtering deposition process, an adhesive tape is attached to a lower surface of a frame, a semiconductor package is loaded on the lower surface of the frame, and then a roller And a method of pushing and attaching them is mainly used.
이와 같은 종래 기술에 의한 반도체 패키지의 전자파 차폐막 형성 방법에서는 접착성 테이프와 반도체 패키지의 하면 사이에 들뜸(gap) 현상이 많이 발생되고 하면의 밀착을 위해 롤러로 미는 것에 의해 패키지의 손상이 초래되며 , 이로 인하여 반도체 패키지의 하면에 증착 오염이 발생되고 반도체 패키지의 품질이 나빠지고 수율이 떨어지는 문제점이 있다. 더욱이, 솔더볼(solderball)이 있는 BGA(Ball Grid Array) 타입 또는 돌출 랜드가 있는 LGA(Land Grid Array) 타입의 반도체 패키지에 적용시에는 패키지의 하면 밀착이 더욱 어렵게 되고, 이를 극복하기 위해 테이프에 홀을 만들어 솔더볼이나 돌출 랜드를 끼워 넣는 방법을 시도하고 있으나 이를 위해 연속 공정중에 테이프에 수많은 홀을 커팅해야 하는 어려움이 있고, 커팅된 홀에 반도체 패키지의 정확한 로딩을 위한 정밀한 위치 결정이 어려우며 부가 장비와 공정이 늘어나 생산수율과 생산속도가 떨어지는 문제가 있다. In such a conventional method of forming an electromagnetic wave shielding film of a semiconductor package, a gap phenomenon occurs much between the adhesive tape and the lower surface of the semiconductor package, and the package is damaged by pushing it with the roller for close contact with the lower surface, As a result, deposition contamination occurs on the lower surface of the semiconductor package, and the quality of the semiconductor package deteriorates and the yield decreases. Furthermore, when the semiconductor package is applied to a semiconductor package of a BGA (Ball Grid Array) type having a solder ball or a land grid array (LGA) type having a protruding land, it becomes more difficult for the package to adhere to the bottom surface. However, it is difficult to cut many holes on the tape during the continuous process. It is difficult to precisely position the semiconductor package in the cut hole for precise loading of the semiconductor package, and additional equipment There is a problem that the production yield and the production rate are lowered due to the increase of the process.
또한, 최근에는 반도체 패키지의 품질 규격이 엄격하고 까다로워 종래의 기술로 이와 같은 품질규격을 만족시키는데 어려움이 있다.
In addition, in recent years, the quality standard of the semiconductor package is strict and complicated, and it is difficult to satisfy such a quality standard with the conventional technology.
본 발명이 해결하고자 하는 과제는 솔더볼(solderball)이 있는 BGA(Ball Grid Array) 타입 또는 돌출 랜드가 있는 LGA(Land Grid Array) 타입의 반도체 패키지에 전자파 차폐막(EMI shielding)을 형성하기 위한 반도체 패키지의 스퍼터링 증착공정에서 프리컷팅(pre-cutting)을 통해 접착성 테이프에 미리 포켓(pocket)을 마련하고, 포켓이 형성된 접착성 테이프에 프레임을 부착한 후 패키지 로딩 가이드와 서포트 베드 지그를 이용하여 반도체 패키지를 접착성 테이프에 밀착할 수 있도록 하는데 있다.
SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor package for forming EMI shielding in a BGA (Ball Grid Array) type having a solder ball or a Land Grid Array (LGA) type semiconductor package having a protruding land A preliminary pocket is pre-cut on the adhesive tape through pre-cutting in the sputtering deposition process, a frame is attached to the adhesive tape with the pockets, and then the package loading guide and the support bed jig are used to package the semiconductor package To adhere to the adhesive tape.
상기 기술적 과제를 이루기 위한 본 발명의 실시예에 따른 반도체 패키지의 전자파 차폐막 형성 방법은, 접착 성질을 갖는 테이프에 일정 간격으로 포켓을 미리 형성하는 테이프 프리커팅단계, 포켓이 형성된 상기 테이프를 프레임에 부착하는 테이프 부착단계, 상기 포켓에는 반도체 패키지의 하면에 형성된 솔더볼이나 돌출 랜드가 끼워지도록 반도체 패키지를 로딩하는 반도체 패키지 로딩단계 및 상기 반도체 패키지에 대해 스퍼터링 공정을 수행하는 스퍼터링 단계를 포함한다.According to another aspect of the present invention, there is provided a method of forming an electromagnetic wave shielding film in a semiconductor package, the method comprising the steps of: pre-forming a pocket at predetermined intervals on a tape having adhesive properties; A semiconductor package loading step of loading a semiconductor package such that a solder ball or protruding land formed on a lower surface of the semiconductor package is inserted into the pocket, and a sputtering step of performing a sputtering process on the semiconductor package.
상기 기술적 과제를 이루기 위한 본 발명의 다른 실시예에 따른 반도체 패키지의 전자파 차폐막 형성 방법은, 스퍼터링된 상기 패키지와 테이프로부터 상기 반도체 패키지를 언로딩(unloading)하는 언로딩 단계 및 상기 프레임으로부터 상기 테이프를 제거하는 테이프 박리 단계를 더 포함할 수 있다. According to another aspect of the present invention, there is provided a method of forming an electromagnetic wave shielding film in a semiconductor package, the method comprising: unloading the semiconductor package from a sputtered package and a tape; And removing the tape.
상기 테이프는, 상면이 접착 성질을 갖는 것을 특징으로 한다.The tape is characterized in that its upper surface has adhesive properties.
상기 테이프는, 프레임의 상면에 부착될 때는 하면에 접착 성질을 갖는 것을 특징으로 한다.The tape is characterized in that when it is attached to the upper surface of the frame, it has adhesiveness to the lower surface.
상기 테이프는, 시트(sheet) 및 롤(roll) 단위 중 어느 하나의 단위로 준비될 수도 있다.The tape may be prepared in units of any one of a sheet and a roll unit.
상기 테이프는, 상기 프레임의 외주에 대응되는 사이즈로 제단된 테이프로 준비될 수 있다. The tape may be prepared as a tape that has been cut to a size corresponding to the outer periphery of the frame.
상기 테이프는, 폴리이미드 필름(polyimide film), PET(Polyester) 및 PEN(Polyethylene Naphthalate) 중 어느 하나로 준비될 수도 있다.The tape may be prepared from any one of a polyimide film, PET (polyethylene terephthalate), and PEN (polyethylene naphthalate).
상기 테이프는, 고온에서 견딜 수 있는 내열성을 가진 것을 특징으로 한다.The tape is characterized by having heat resistance that can withstand high temperatures.
상기 포켓을 형성하기 위해 레이저, 타발기 중 어느 하나가 이용되는 것을 특징으로 한다.And one of a laser and a rudder is used to form the pocket.
상기 포켓을 정밀하게 형성하기 위해 타발기가 사용될 때 부식칼이 이용되는 것을 특징으로 한다.Characterized in that a spar knife is used when the rudder is used to precisely form the pocket.
상기 프레임은 원형의 링(ring) 형상 및 사각의 형상 중 어느 하나인 것으로 준비될 수 있다.The frame may be prepared to have either a circular ring shape or a rectangular shape.
상기 테이프에 반도체 패키지를 평탄하게 밀착시키기위해 상기 반도체 패키지 및 테이프를 지지하는 서포트 베드(support bed)가 사용되는 것을 특징한다.And a support bed for supporting the semiconductor package and the tape to flatly adhere the semiconductor package to the tape is used.
상기 서포트 베드는, 상기 반도체 패키지가 스퍼터링될 때 상기 반도체 패키지에 가해지는 열을 흡수하여 냉각작용을 할 수도 있다.The support bed may absorb a heat applied to the semiconductor package when the semiconductor package is sputtered to perform a cooling function.
상기 서포트 베드는, 열전달율이 목적한 레벨 이상인 것을 특징으로 한다. The support bed is characterized in that the heat transfer coefficient is equal to or higher than a desired level.
상기 패키지 로딩 가이드를 사용하여 반도체 패키지를 상기 테이프에 정밀하게 안착시키는 것을 특징으로 한다.And the semiconductor package is accurately seated on the tape by using the package loading guide.
상기 패키지 로딩 가이드는 반도체 패키지의 밑면적보다 큰면적의 홀로 구성되고 상면의 홀이 하면의 홀보다 크게하여 깔때기 구조의 홀을 형성하는 것을 특징으로 한다.Wherein the package loading guide is formed of a hole having an area larger than the bottom surface area of the semiconductor package, and the hole on the upper surface is larger than the hole on the lower surface, thereby forming a hole having a funnel structure.
상기 패키지 로딩 가이드는 아래에 위치한 테이프와 평행하게 설치되고 상기 패키지 로딩 가이드의 패키지 홀은 테이프의 포켓과 일대일 대응되게 위치하는 것을 특징으로 한다.Wherein the package loading guide is installed parallel to the tape positioned below and the package hole of the package loading guide is located in a one-to-one correspondence with the pocket of the tape.
상기 서포트 베드에 형성된 이젝트 핀 및 이젝트 홀을 이용하여 상기 반도체 패키지를 언로딩할 수도 있다. The semiconductor package may be unloaded using an eject pin and an eject hole formed in the support bed.
상기 이젝트 홀은 상기 반도체 패키지의 양측 에지 부분의 하부에 형성되고, 상기 이젝트 핀은 상기 이젝트 홀을 따라 상,하 방향으로 운동하여 상기 테이프에 부착된 상기 반도체 패키지를 분리시킬 수 있도록 형성된 것을 특징으로 한다.Wherein the eject hole is formed at a lower portion of both side edge portions of the semiconductor package and the eject pin moves upward and downward along the eject hole to separate the semiconductor package attached to the tape do.
상기 반도체 패키지의 6개 면 중 하면을 제외한 나머지 5개 면이 스퍼터링되어 전자파 차폐막을 형성하는 것을 특징으로 한다
And the remaining five surfaces of the six sides of the semiconductor package are sputtered to form an electromagnetic wave shielding film
본 발명은 솔더볼(solderball)이 있는 BGA(Ball Grid Array) 타입 또는 돌출 랜드(Land)가 있는 LGA(Land Grid Array) 타입의 반도체 패키지에 전자파 차폐막(EMI shielding)을 형성하기 위한 반도체 패키지의 스퍼터링 증착공정을 수행할 때, 프리컷팅(pre-cutting)을 통해 접착성 테이프에 미리 포켓을 마련하고, 포켓이 형성된 접착성 테이프를 프레임에 부착하며, 패키지 로딩 가이드와 서포트 베드 지그를 이용하여 반도체 패키지를 접착성 테이프에 접착함으로써, 반도체 패키지의 연속 생산 공정에서 포켓의 프리커팅으로 인한 병목현상이 방지되어 생산수율과 생산속도가 향상되고, 포켓을 형성하므로 하면의 증착 오염에 의한 불량이 방지되고 언로딩시에 무리한 힘에 의해 패키지가 손상되는 것이 방지되며 패키지 로딩 가이드와 서포트 베드 지그를 이용하여 사용되는 장비의 수와 공정이 줄어들어 제품의 경쟁력이 향상되는 효과가 있다.
The present invention relates to a sputtering deposition of a semiconductor package for forming EMI shielding in a semiconductor package of a LGA (Land Grid Array) type having a ball grid array (BGA) type having a solder ball or a projecting land, A pre-cutting process is performed to pre-cut pockets on the adhesive tape, to attach the adhesive tape having the pockets to the frame, and to use the package loading guide and the support bed jig to attach the semiconductor package Adhesion to the adhesive tape prevents bottlenecks due to precutting of the pockets in the continuous production process of the semiconductor package to improve production yield and production speed and prevents pockets from forming due to deposition contamination on the bottom surface, The package is prevented from being damaged by excessive force and is used with the package loading guide and the support bed jig The effect that the competitiveness of the process of reducing the number of non-production.
도 1은 본 발명의 실시예에 따른 반도체 패키지의 전자파 차폐막 형성 방법에 대한 처리 순서도이다.
도 2의 (a) 내지 (b)는 본 발명의 실시예에 따른 테이프 프리컷팅단계의 설명도이다.
도 3은 본 발명의 실시예에 따른 테이프 부착단계의 설명도이다.
도 4a는 본 발명의 실시예에 따른 패키지 로딩 가이드를 이용한 반도체 패키지 로딩단계의 설명도이다.
도 4b는 패키지 로딩 가이드의 평면도이다.
도 5의 (a) 및 (b)는 본 발명의 실시예에 따른 로딩된 패키지의 스퍼터링 단계의 설명도이다.
도 6a 및 도 6b는 본 발명의 실시예에 따른 언로딩 단계의 설명도이다.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a process flowchart of a method of forming an electromagnetic wave shielding film of a semiconductor package according to an embodiment of the present invention. FIG.
2 (a) to 2 (b) are explanatory diagrams of a tape free cutting step according to an embodiment of the present invention.
3 is an explanatory view of a tape attaching step according to an embodiment of the present invention.
4A is an explanatory view of a semiconductor package loading step using a package loading guide according to an embodiment of the present invention.
4B is a plan view of the package loading guide.
5 (a) and 5 (b) are explanatory views of sputtering steps of a loaded package according to an embodiment of the present invention.
6A and 6B are explanatory diagrams of an unloading step according to an embodiment of the present invention.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 실시예에 따른 반도체 패키지의 전자파 차폐막 형성 방법에 대한 처리 순서도로서 이에 도시한 바와 같이, 접착 성질을 갖는 테이프에 일정 간격으로 포켓을 미리 형성하는 테이프 프리커팅단계(S1), 상기 프리컷팅된 테이프를 프레임에 부착하는 테이프 부착단계(S2), 상기 포켓에는 반도체 패키지의 하면에 형성된 솔더볼이나 돌출 랜드가 끼워지도록 반도체 패키지를 로딩하는 반도체 패키지 로딩단계(S3), 상기 반도체 패키지에 대해 스퍼터링 공정을 수행하는 스퍼터링 단계(S4), 상기 스퍼터링된 패키지와 테이프로부터 상기 반도체 패키지를 언로딩하는 언로딩 단계(S5) 및 상기 프레임으로부터 패키지가 언로딩된 상기 테이프를 제거하는 테이프 박리 단계(S6)를 포함한다. FIG. 1 is a flowchart of a process for forming an electromagnetic wave shielding film of a semiconductor package according to an embodiment of the present invention. As shown in FIG. 1, a tape pre-cutting step S1 of forming pockets at predetermined intervals on a tape having adhesive properties in advance, (S2) for attaching the pre-cut tape to the frame, a semiconductor package loading step (S3) for loading the semiconductor package so that the solder ball or the protruding land formed on the lower surface of the semiconductor package is inserted into the pocket, (S5) for unloading the semiconductor package from the sputtered package and the tape; and a tape peeling step (56) for removing the unloaded tape from the frame S6).
도 2 내지 도 6은 도 1의 각 단계에 대한 설명도로서 이들을 참조하여 본 발명의 실시예에 따른 반도체 패키지의 전자파 차폐막 형성과정에 대하여 설명한다.FIGS. 2 to 6 are explanatory diagrams of respective steps of FIG. 1, and a process of forming an electromagnetic wave shielding film of a semiconductor package according to an embodiment of the present invention will be described with reference to FIGS.
테이프 프리컷팅단계(S1)에서는 도 2의 (a) 내지 (b)에서와 같이 상면이 접착 성질을 갖는 테이프(1)에 일정 간격으로 복수 개의 포켓(2)을 형성한다. 이때, 상기 포켓(2)은 프리컷팅 공정을 통해 미리 마련되며 상기 프리컷팅공정에서 레이저, 타발기 중 하나가 이용될 수 있으며, 상기 프리컷팅공정에서 정밀한 포켓(2)을 형성하기 위해 타발기에 부식칼이 이용될 수도 있다. 예로서 레이저를 이용하면 100um 이내의 컷팅 오차를 가질 수 있고 컷팅 자리에 버닝 자국이 남을 수 있으나 타발기에 에칭공법으로 제작한 부식칼을 이용할 경우에는 50um 이내의 오차로 오염이 없는 깨끗한 포겟을 형성할 수 있다. In the tape pre-cutting step S1, a plurality of
상기 테이프로서 폴리이미드 필름(polyimide film), PET(Polyester) 및 PEN(Polyethylene Naphthalate)와 같이 고온에서 장시간동안의 스퍼터링 환경에서 견딜 수 있는 내열성을 가진 것을 필름이 사용될 수 있다. 예를 들어, 상기 스퍼터링 환경은 200 도에서 1시간 이상의 환경일 수 있다. As the tape, a film having heat resistance capable of withstanding a sputtering environment at a high temperature for a long time such as a polyimide film, PET (Polyester), and PEN (Polyethylene Naphthalate) can be used. For example, the sputtering environment may be an environment of greater than 1 hour at 200 degrees.
상기와 같이 프리컷팅된 테이프(1)는 롤(roll) 또는 시트(sheet) 단위로 준비될 수 있다. 상기 테이프(1)는 상면이 접착성질을 갖는 것이 바람직하며 프레임(3)의 하면에 부착할 시에는 상면의 접착 성질을 그대로 이용할 수 있다. The
상기 테이프(1)는 프레임(3)의 외주에 상응되는 사이즈로 제단되는 것이 바람직하다.Preferably, the
테이프 부착단계(S2)에서는 도 3에서와 같이 원형 링(ring) 형상의 프레임(3)의 상면에 상기 복수개의 포켓(2)이 형성된 테이프(1)의 하면을 부착한다. 또한 이 때, 상기 테이프(1)는 프레임(3)의 상면에 부착할 때는 상기 테이프(1)의 하면에도 접착 성질을 포함하는 것이 바람직하다.In the tape attaching step S2, the lower surface of the
상기 테이프(1)는 원판 형상인 것을 예로 하여 설명하고, 이에 대응하여 프레임(3)의 형상은 원형 링인 것을 예로 하여 설명하였으나, 이들이 상기와 같은 형상으로 한정되는 것이 아니라 다양한 형상으로 구현될 수 있다. 예를 들어, 상기 프레임(3)은 사각의 형상으로 형성될 수 있다. 또한 다수의 반도체 패키지(4)를 로딩한 프레임(3)을 복수 개의 공정 캐리어(미도시)에 안착하여 스퍼터링 챔버에서 인라인으로 혹은 클러스터 타입으로 공정을 수행한다.Although the
반도체 패키지 로딩단계(S3)에서는 도 4a에서와 같이 상기 포켓(2)에 반도체 패키지(4)의 하면에 형성된 솔더볼(5)이나 돌출 랜드(도면에 미표시)의 부분이 끼워지도록 상기 반도체 패키지(4)를 로딩한다. 이때, 상기 테이프(1)가 아래 방향으로 처지는 것을 방지하고 반도체 패키지(4)를 평탄하게 밀착시키기 위해 테이프(1)를 지지하는 서포트 배드(support bed)(6)가 사용될 수 있다. 또한, 서포트 배드(support bed)(6)는 테이프(1)의 포켓(2)에 안착된 반도체 패키지(4)의 하면 가장자리를 접착성질을 가지는 테이프 상면과 밀착시키는 작업이 용이하게 수행되도록 지지하는 기능을 수행한다.In the semiconductor package loading step S3, the
본 실시예에서는 상기 반도체 패키지(4)가 하면에 솔더볼(5)을 구비한 BGA(Ball Grid Array) 패키지인 것을 예로 하여 설명하였으나, 이에 한정되는 것이 아니다. 다른 예로써, 상기 반도체 패키지(4)는 하면에 돌출 랜드 형태의 금속전극을 구비한 LGA(Land Grid Array) 패키지 일 수 있다. In the present embodiment, the
이때, 도 4a 및 도 4b에서와 같이 상기 반도체 패키지(4)가 해당 포켓(2)의 정위치에 정확하게 끼워져 안착하도록 안내역할을 하는 패키지 로딩 가이드(10)를 이용하여 반도체 패키지(4)를 로딩한다. 이에 따라, 반도체 패키지(4)를 해당 포켓(2)의 정위치에 정확하게 삽입할 수 있다. 이를 위해 상기 패키지 로딩 가이드(10)는 상기 도 4a 및 도 4b에서와 같이 입구가 경사면을 갖는 것이 바람직하다. 상기 패키지 로딩 가이드(10)에 대해 좀 더 상세하게 설명하면 반도체 패키지(4)의 밑 면적보다 약간 큰 면적의 홀로 구성되고 상면의 홀이 하면의 홀보다 크게 형성되어 깔때기 구조를 갖는다. 이와 같은 상기 패키지 로딩 가이드(10)를 이용하고 피커(미도시)를 사용하여 반도체 패키지(4)를 상기 포켓(2)에 드롭(drop)하면 접착성질의 테이프 상면의 정위치에 안착되어 고가의 정밀한 장비를 사용하지 않고도 빠르게 로딩할 수 있어 생산성 향상에 기여할 수 있다. 또한, 상기의 패키지 로딩 가이드(10)는 아래에 위치한 테이프(1)와 평행하게 설치되고, 상기 패키지 로딩 가이드(10)의 패키지 경사 홀과 테이프(1)상의 포켓(2)이 일대일로 대응되게 위치하는 것이 바람직하다.4 (a) and 4 (b), the
그런데, 상기 테이프 부착단계(S2)에서 상기와 같이 프레임(3)의 상면에 테이프(1)를 부착하였으므로 상기 반도체 패키지 로딩단계(S3)에서 테이프(1)에 반도체 패키지(4)를 로딩하는데 편리할 뿐만 아니라, 테이프(1)의 하면과 상기 프레임(3)으로 구획된 공간이 확보된다. 따라서, 상기 솔더볼(5)의 부분이 위치하게 될 공간을 확보하기 위해 별도의 지지대를 설치할 필요가 없게 된다. Since the
스퍼터링 단계(S4)에서는 도 5의 (a)와 같이 상기 서포트 베드(6)를 제거한 상태에서도 상기 반도체 패키지(4)에 대한 스퍼터링 공정을 수행할 수 있다. 실예로 사이즈가 작고 무겁지않은 소량의 반도체 패키지(4)를 테이프(1)에 로딩한 상태에서는(도 5a 와 도 5b) 서포트 베드(6)를 제거한 상태로 스퍼터링 공정을 진행하여도 무방하다. 이에 따라, 도 5의 (b)에서와 같이 상기 반도체 패키지(4)의 6개 면 중에서 상기 포켓(2)에 끼워진 하면을 제외한 나머지 5개 면이 증착되어 전자파 차폐막(9)이 형성된다. 이때, 도 5에는 도시되지 않았지만, 도 4에서와 같이 패키지 사이즈가 크고 다량의 반도체 패키지(4)를 테이프(1)에 로딩한 상태에서는 반도체 패키지(4)를 지지하기 위해 서포트 베드(6)가 스퍼터링 공정에서도 제거되지않고 사용되며 이 때 상기 반도체 패키지(4)에 가해지는 열을 흡수하는 역할을 한다. 즉, 상기 서포트 베드(6)는 상기 반도체 패키지(4) 및 테이프(1)를 지지하는 역할 이외에 상기 반도체 패키지를 냉각시키는 역할을 병행한다. 이를 위해 상기 서포트 베드(6)는 열전달율이 목적한 레벨 이상인 재질로 형성되는 것이 바람직하다.In the sputtering step S4, the sputtering process for the
언로딩 단계(S5)에서는 도 6a에서와 같이 상기와 같은 일련의 공정을 통해 전자파 차폐막(9)이 형성된 반도체 패키지(4)를 상기 포켓(2)으로부터 언로딩한다. 이때, 도 6b와 같이 상기 서포트 베드(6)에 이젝트 홀(7)을 형성하고, 상기 이젝트 홀(7)을 따라 상,하 방향으로 운동하는 이젝트 핀(8)을 형성할 수 있다. 이와 같은 경우, 이젝트 핀(8)을 이용하여 반도체 패키지(4)를 위로 들어 올리게 되므로 테이프(1)에 부착된 반도체 패키지(4)를 좀 더 쉽게 분리할 수 있다. In the unloading step S5, as shown in FIG. 6A, the
테이프 분리단계(S6)에서는 상기와 같은 일련의 스퍼터링 공정에 사용된 테이프(1)를 상기 프레임(3)으로부터 제거하여 재사용 한다.In the tape separating step (S6), the tape (1) used in the series of sputtering processes as described above is removed from the frame (3) and reused.
이로써, 반도체 패키지의 전자파 차폐막 형성공정이 모두 종료된다.
This completes the process of forming the electromagnetic wave shielding film of the semiconductor package.
이상에서 본 발명의 바람직한 실시예에 대하여 상세히 설명하였지만, 본 발명의 권리범위가 이에 한정되는 것이 아니라 다음의 청구범위에서 정의하는 본 발명의 기본 개념을 바탕으로 보다 다양한 실시예로 구현될 수 있으며, 이러한 실시예들 또한 본 발명의 권리범위에 속하는 것이다.
Although the preferred embodiments of the present invention have been described in detail above, it should be understood that the scope of the present invention is not limited thereto. These embodiments are also within the scope of the present invention.
1 : 테이프 2 : 포켓
3 : 프레임 4 : 반도체 패키지
5 : 솔더볼 6 : 서포트 베드
7 : 이젝트 홀 8 : 이젝트 핀
9 : 전자파 차폐막 10 : 패키지 로딩 가이드1: Tape 2: Pocket
3: Frame 4: Semiconductor package
5: Solder ball 6: Support bed
7: Eject hole 8: Eject pin
9: EMI shielding film 10: package loading guide
Claims (20)
(b) 포켓이 형성된 상기 테이프를 프레임에 부착하는 테이프 부착단계;
(c) 상기 포켓에 반도체 패키지의 하면에 형성된 솔더볼이나 돌출 랜드가 끼워지도록 반도체 패키지를 로딩하되,
상기 테이프에 상기 반도체 패키지를 평탄하게 밀착시키기 위해 상기 반도체 패키지 및 상기 테이프를 지지하는 서포트 베드(support bed)를 사용하고,
깔대기 구조의 홀을 구비한 패키지 로딩 가이드를 사용하여 상기 반도체 패키지를 상기 테이프에 안착시키는 반도체 패키지 로딩단계; 및
(d) 상기 반도체 패키지에 대해 스퍼터링 공정을 수행하는 스퍼터링 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 전자파 차폐막 형성 방법.
(a) a tape pre-cutting step of previously forming pockets at regular intervals on a tape having adhesive properties;
(b) a tape attaching step of attaching the tape on which the pocket is formed to the frame;
(c) loading the semiconductor package so that solder balls or protruding lands formed on a lower surface of the semiconductor package are inserted into the pockets,
A support bed for supporting the semiconductor package and the tape to flatly adhere the semiconductor package to the tape is used,
Loading a semiconductor package onto the tape using a package loading guide having a funnel structure hole; And
(d) a sputtering step of performing a sputtering process on the semiconductor package.
(e) 스퍼터링된 상기 반도체 패키지를 상기 테이프로부터 언로딩(unloading)하는 언로딩 단계; 및
(f) 상기 프레임으로부터 상기 테이프를 제거하는 테이프 박리 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 전자파 차폐막 형성 방법.
The method of claim 1, wherein the electromagnetic wave shielding film forming method of the semiconductor package
(e) an unloading step of unloading the sputtered semiconductor package from the tape; And
(f) a tape peeling step of removing the tape from the frame.
상면이 접착 성질을 갖는 것을 특징으로 하는 반도체 패키지의 전자파 차폐막 형성 방법.
2. The apparatus of claim 1, wherein the tape
And the upper surface has an adhesive property.
상기 프레임의 상면에 부착될 때는 하면에 접착 성질을 갖는 것을 특징으로 하는 반도체 패키지의 전자파 차폐막 형성 방법.
The tape according to claim 1 or 3, wherein the tape
And when the electromagnetic wave shielding film is attached to the upper surface of the frame, the electromagnetic wave shielding film has adhesiveness to the lower surface.
시트(sheet) 및 롤(roll) 단위 중 어느 하나의 단위로 준비되는 것을 특징으로 하는 반도체 패키지의 전자파 차폐막 형성 방법.
2. The apparatus of claim 1, wherein the tape
Wherein the first electrode layer and the second electrode layer are provided in a unit of a sheet and a roll unit.
상기 프레임의 외주에 대응되는 사이즈로 제단된 테이프인 것을 특징으로 하는 반도체 패키지의 전자파 차폐막 형성 방법.
2. The apparatus of claim 1, wherein the tape
Wherein the tape is a tape that has been cut to a size corresponding to the outer periphery of the frame.
폴리이미드 필름(polyimide film), PET(Polyester) 및 PEN(Polyethylene Naphthalate) 중 어느 하나인 것을 특징으로 하는 반도체 패키지의 전자파 차폐막 형성 방법.
2. The apparatus of claim 1, wherein the tape
Wherein the conductive film is one of a polyimide film, a PET film, and a polyethylene naphthalate film.
200 도에서 1시간 동안 견딜 수 있는 내열성을 가진 것을 특징으로 하는 반도체 패키지의 전자파 차폐막 형성 방법.
2. The apparatus of claim 1, wherein the tape
And a heat-resistant property capable of enduring at 200 degrees for one hour.
The method according to claim 1, wherein the step (a) uses one of a laser and a rudder to form the pocket.
정밀한 포켓 형성을 위해 부식칼이 구비된 것을 특징으로 하는 반도체 패키지의 전자파 차폐막 형성 방법.
The apparatus as claimed in claim 9, wherein the rudder
Wherein an electromagnetic wave shielding film is formed on a surface of the electromagnetic wave shielding film.
The method according to claim 1, wherein the frame is formed in a circular ring shape or a rectangular shape.
상기 반도체 패키지가 스퍼터링될 때 상기 반도체 패키지에 가해지는 열을 흡수하여 상기 반도체 패키지를 냉각시키는 작용을 하는 것을 특징으로 하는 반도체 패키지의 전자파 차폐막 형성 방법.
2. The apparatus according to claim 1, wherein the support bed
Wherein the semiconductor package is cooled by absorbing heat applied to the semiconductor package when the semiconductor package is sputtered.
열전달율이 목적한 레벨 이상인 것을 특징으로 하는 반도체 패키지의 전자파 차폐막 형성 방법.
2. The apparatus according to claim 1, wherein the support bed
Wherein the heat transfer coefficient is higher than a target level.
아래에 위치한 테이프와 평행하게 설치되고 자신의 홀과 상기 테이프상의 포켓이 일대일로 대응되게 설치된 것을 특징으로 하는 반도체 패키지의 전자파 차폐막 형성 방법.
The apparatus of claim 1, wherein the package loading guide
Wherein the electromagnetic wave shielding film is installed in parallel with the tape positioned below and has its own hole and pockets on the tape so as to correspond one to one.
상기 서포트 베드에 형성된 이젝트 핀 및 이젝트 홀을 이용하여 상기 반도체 패키지를 언로딩하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 전자파 차폐막 형성 방법.
3. The method of claim 2, wherein step (e)
And unloading the semiconductor package using an eject pin and an eject hole formed in the support bed.
상기 이젝트 핀은 상기 이젝트 홀을 따라 상,하 방향으로 운동하여 상기 테이프에 부착된 상기 반도체 패키지를 분리시킬 수 있도록 형성된 것을 특징으로 하는 반도체 패키지의 전자파 차폐막 형성 방법.
19. The semiconductor package according to claim 18, wherein the eject hole is formed in a lower portion of both side edge portions of the semiconductor package,
And the eject pin is moved upward and downward along the eject hole to separate the semiconductor package attached to the tape.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150111512A KR101662068B1 (en) | 2015-08-07 | 2015-08-07 | Eletro magnetic interference shielding method of semiconductor packages |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150111512A KR101662068B1 (en) | 2015-08-07 | 2015-08-07 | Eletro magnetic interference shielding method of semiconductor packages |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101662068B1 true KR101662068B1 (en) | 2016-10-04 |
Family
ID=57165156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150111512A KR101662068B1 (en) | 2015-08-07 | 2015-08-07 | Eletro magnetic interference shielding method of semiconductor packages |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101662068B1 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180105577A (en) | 2017-03-14 | 2018-09-28 | 주식회사 잉크테크 | EMI shielding apparatus and method for semiconductor chip |
| CN110047648A (en) * | 2018-01-16 | 2019-07-23 | Fdk株式会社 | Bobbin and coil assembly |
| KR20200111309A (en) | 2019-03-18 | 2020-09-29 | 주식회사 모두테크 | Adhesive tape for semicondoctor package manufacturing process and method for manufacturing the same |
| KR20200142808A (en) | 2019-06-13 | 2020-12-23 | 주식회사 모두테크 | Adhesive tape for semicondoctor package manufacturing process and method for manufacturing the same |
| KR20210038735A (en) | 2019-09-27 | 2021-04-08 | 주식회사 모두테크 | Adhesive tape for semicondoctor package manufacturing process and method for manufacturing the same |
| KR20210152062A (en) | 2020-06-05 | 2021-12-15 | 주식회사 모두테크 | Adhesive tape for semicondoctor package manufacturing process and method for manufacturing the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000026331A (en) * | 1998-10-20 | 2000-05-15 | 윤종용 | Carrier tape of semiconductor package |
| KR101479248B1 (en) * | 2014-05-28 | 2015-01-05 | (주) 씨앤아이테크놀로지 | Sputtering Method for EMI(Electro Magnetic Interference) Shielding of Semiconductor Package Using Liquid Adhesives and Apparatus Thereof |
| KR101501735B1 (en) * | 2014-09-23 | 2015-03-12 | 제너셈(주) | EMI shielding method of the semiconductor package |
-
2015
- 2015-08-07 KR KR1020150111512A patent/KR101662068B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000026331A (en) * | 1998-10-20 | 2000-05-15 | 윤종용 | Carrier tape of semiconductor package |
| KR101479248B1 (en) * | 2014-05-28 | 2015-01-05 | (주) 씨앤아이테크놀로지 | Sputtering Method for EMI(Electro Magnetic Interference) Shielding of Semiconductor Package Using Liquid Adhesives and Apparatus Thereof |
| KR101501735B1 (en) * | 2014-09-23 | 2015-03-12 | 제너셈(주) | EMI shielding method of the semiconductor package |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180105577A (en) | 2017-03-14 | 2018-09-28 | 주식회사 잉크테크 | EMI shielding apparatus and method for semiconductor chip |
| CN110047648A (en) * | 2018-01-16 | 2019-07-23 | Fdk株式会社 | Bobbin and coil assembly |
| KR20200111309A (en) | 2019-03-18 | 2020-09-29 | 주식회사 모두테크 | Adhesive tape for semicondoctor package manufacturing process and method for manufacturing the same |
| KR20200142808A (en) | 2019-06-13 | 2020-12-23 | 주식회사 모두테크 | Adhesive tape for semicondoctor package manufacturing process and method for manufacturing the same |
| KR20210038735A (en) | 2019-09-27 | 2021-04-08 | 주식회사 모두테크 | Adhesive tape for semicondoctor package manufacturing process and method for manufacturing the same |
| KR20210152062A (en) | 2020-06-05 | 2021-12-15 | 주식회사 모두테크 | Adhesive tape for semicondoctor package manufacturing process and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101662068B1 (en) | Eletro magnetic interference shielding method of semiconductor packages | |
| TWI518839B (en) | Dual-mask arrangement for solar cell fabrication | |
| US10504872B2 (en) | Method of batch transferring micro semiconductor structures | |
| TWI720028B (en) | Devices and methods related to fabrication of shielded modules | |
| JP6439054B2 (en) | Work holder and film forming apparatus | |
| JP6439053B2 (en) | Electronic component manufacturing method and processing system | |
| CN103442530A (en) | Manufacturing method for PCB unilateral annular ring | |
| US20200075504A1 (en) | Systems, devices and methods related to shielded modules | |
| KR101614721B1 (en) | Attaching and Detaching Method of Semiconductor Packages on tray for EMI shielding Using Adhesive-Pad | |
| KR101662069B1 (en) | Eletromagnetic interference shielding method of semiconductor packages | |
| JP2018010964A (en) | Manufacturing method of circuit module and deposition device | |
| JP2017208388A (en) | Method for manufacturing electronic components and processing system | |
| JP2016166413A (en) | Vapor deposition mask, vapor deposition mask device, and production method of organic electroluminescence element | |
| TWI542722B (en) | Clamp device for use in sputtering process of wafer fabrication, and method of sputtering and electroplating semiconductor package | |
| KR20170022428A (en) | sputtering frame for semiconductor package and sputtering process using the same | |
| US9799610B2 (en) | Plurality of stiffeners with thickness variation | |
| TWI544571B (en) | Reusable chip tray and chip loading and picking system | |
| JP2016148115A (en) | Method of manufacturing vapor deposition mask and method of manufacturing vapor deposition mask device | |
| TW201901840A (en) | Substrate conveying device and method | |
| CN210349823U (en) | Lug packaging structure of wafer-level chip | |
| JP6744072B2 (en) | Manufacturing method of mounting board | |
| US10987909B2 (en) | Method of laminating film for dye-sensitized cell | |
| US9806034B1 (en) | Semiconductor device with protected sidewalls and methods of manufacturing thereof | |
| CN219526775U (en) | Slide device and plasma equipment | |
| JP5795272B2 (en) | Method for manufacturing ceramic element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190522 Year of fee payment: 4 |