KR101650018B1

KR101650018B1 - 매립 배선을 구비하는 기판 구조체, 이의 제조 방법, 이를 포함하는 반도체 장치 및 그 제조 방법

Info

Publication number: KR101650018B1
Application number: KR1020100025734A
Authority: KR
Inventors: 김강욱; 오용철; 김희중; 정현우; 김현기
Original assignee: 삼성전자주식회사
Priority date: 2009-11-03
Filing date: 2010-03-23
Publication date: 2016-08-23
Also published as: KR20110049628A

Abstract

다양한 구성 부재들을 선택적으로 구비하면서 낮은 저항을 갖는 기판 구조체와 이러한 기판 구조체를 이용한 반도체 장치가 개시된다. 기판 구조체는, 제1 기판, 제1 기판 상에 형성되는 절연층이나 절연 구조물 또는 접착 구조물, 제2 기판, 제2 기판 아래에 형성되는 장벽층, 그리고 절연 구조물과 장벽층 사이에 배치되는 매립 배선을 포함한다. 기판 구조체가 절연층, 절연 구조물, 접착 구조물, 장벽층, 보상층 및/또는 보상 구조물을 선택적으로 구비할 수 있으므로 요구에 따라 다양한 반도체 장치에 적용 가능하다.

Description

매립 배선을 구비하는 기판 구조체, 이의 제조 방법, 이를 포함하는 반도체 장치 및 그 제조 방법{Substrate structure having a buried wiring, method of forming the substrate structure, semiconductor device including the substrate structure, and method of forming the semiconductor device including the substrate structure}

본 발명은 매립 배선을 갖는 기판 구조체 및 이러한 기판 구조체를 포함하는 반도체 장치에 관한 것이다. 보다 상세하게는, 본 발명은 요구에 따라 다양한 구성 요소들을 선택적으로 구비하면서 낮은 저항을 갖는 매립 배선을 포함하는 기판 구조체, 이러한 기판 구조체를 형성하는 방법, 이러한 기판 구조체가 적용된 반도체 장치 및 그 제조 방법에 관한 것이다.

근래 들어, 반도체 메모리 장치의 집적도가 크게 증가함에 따라 트랜지스터의 게이트 전극의 길이도 급격하게 감소하고 있다. 이와 같이 게이트 전극의 길이가 감소됨에 따라 상기 트랜지스터에 단채널 효과와 같은 문제점이 발생하게 된다. 통상적으로 단채널 효과는 여러 가지 문제점들을 통칭하는 것으로서, 대표적으로는 트랜지스터의 누설 전류의 증가, 항복 전압의 감소, 드레인 전압에 따른 전류의 지속적인 증가 등을 포함한다.

한편, 반도체 메모리 장치의 집적도가 기가 비트에 육박함에 따라서 현재 노광 한계치 이하의 디자인 룰을 갖는 트랜지스터의 개발이 요구되고 있다. 이러한 요구에 따라 사실상 트랜지스터의 소스 영역 및 드레인 영역을 동일 평면에 형성하는 수평 채널 트랜지스터를 고집적화되는 반도체 메모리 소자에 적용하는 것은 거의 한계에 이르렀다. 전술한 이유로 소스 영역 및 드레인 영역을 상하로 배치하여 기판에 대해 수직한 방향으로 형성되는 채널 영역을 포함하는 트랜지스터 구조가 제안되었다. 그러나, 이와 같은 트랜지스터에 있어서, 게이트 전극 아래에 위치하는 불순물 영역이 비트 라인으로 기능하기 때문에 비트 라인이 높은 전기 저항을 가지게 되며, 높은 전기 저항을 갖는 비트 라인은 외부로부터 인가되는 전압을 용이하게 전달할 수 없기 때문에 결국 반도체 소자의 전기적인 특성이 저하된다.

본 발명에 따르면 요구에 따라 다양한 구성 부재들을 선택적으로 구비하면서 낮은 저항을 갖는 매립 배선을 구비하는 기판 구조체 및 그 제조 방법이 제공된다.

또한, 본 발명에 따르면 적절한 구성을 갖는 매립 배선을 구비하는 기판 구조체를 포함하는 반도체 장치 및 그 제조 방법이 제공된다.

본 발명의 실시예들에 따르면, 매립 배선을 구비하는 기판 구조체가 제공된다. 상기 기판 구조체는 제1 기판, 상기 제1 기판 상에 형성되는 절연 구조물, 제2 기판, 상기 제2 기판 아래에 형성되는 장벽층 그리고 상기 절연 구조물과 상기 장벽층 사이에 배치되는 매립 배선을 포함한다.

본 발명의 실시예들에 있어서, 상기 절연 구조물은 적어도 하나의 절연층을 포함할 수 있다. 예를 들면, 상기 절연 구조물은 제1 절연층 및 제2 절연층을 구비할 수 있다. 이 경우, 상기 절연층들은 각기 산화물로 구성될 수 있다. 또한, 상기 장벽층은 상기 매립 배선으로부터 생성될 수 있다.

본 발명의 실시예들에 따르면, 상기 기판 구조체는 제1 영역 및 제2 영역을 구비할 수 있으며, 이 경우에 상기 매립 배선은 상기 제1 영역에 위치할 수 있다.

본 발명의 다른 실시예들에 따르면, 상기 절연 구조물 및 상기 장벽층은 상기 기판 구조체의 제1 영역에만 배치될 수 있으며, 상기 기판 구조체의 제2 영역에서는 상기 제1 기판과 상기 제2 기판이 직접 접촉될 수 있다. 예를 들면, 상기 제1 기판의 제1 돌출부와 상기 제2 기판의 제2 돌출부가 서로 접촉될 수 있다.

본 발명의 다른 실시예들에 따르면, 상기 절연 구조물은 상기 기판 구조체의 제1 및 제2 영역 모두에 위치할 수 있으며, 이 경우에 상기 장벽층은 상기 제1 영역에만 배치될 수 있다.

본 발명의 또 다른 실시예들에 있어서, 상기 절연 구조물과 상기 장벽층은 상기 기판 구조체의 제1 영역에만 위치할 수 있으며, 상기 기판 구조체의 제2 영역에서 상기 제1 기판과 상기 제2 기판 사이에는 보상 구조물이 배치될 수 있다. 여기서, 상기 보상 구조물은 적어도 하나의 보상층을 포함할 수 있다. 예를 들면, 상기 보상 구조물은 제1 보상층 및 제2 보상층을 구비할 수 있다. 이 경우, 상기 보상층들은 각기 도핑되지 않은 폴리실리콘으로 이루어질 수 있다.

본 발명의 실시예들에 따른 기판 구조체의 제조 방법에 있어서, 제1 기판 상에 제1 절연층을 형성하고, 희생층 및 반도체층을 포함하는 제2 기판 상에 장벽층을 형성한 다음, 상기 장벽층 상에 매립 배선을 형성한다. 상기 제1 절연층과 상기 매립 배선을 대응시켜 상기 제2 기판을 상기 제1 기판에 결합한 후, 상기 희생층을 제거한다.

본 발명의 실시예들에 따르면, 상기 희생층 및 상기 반도체층은 격자 결함 생성 공정에 의해 상기 제2 기판에 형성될 수 있다. 예를 들면, 상기 희생층 및 상기 반도체층은 상기 제2 기판에 수소 이온들은 주입하는 이온 주입 공정을 통해 형성될 수 있다. 또한, 상기 격자 결함 생성 공정은 상기 매립 배선을 형성하는 단계 후에 수행될 수 있다. 한편, 상기 희생층은 화학 기계적 연마 공정, 클리빙 공정, 레이저 절단 공정, 그라인딩 공정 또는 식각 공정을 통해 포함하는 제거될 수 있다.

본 발명의 다른 실시예들에 있어서, 상기 매립 배선 상에 제2 절연층이 형성될 수 있으며, 상기 제1 및 상기 제2 기판은 상기 제1 절연층과 상기 제2 절연층의 접합에 의하여 보다 견고하게 결합될 수 있다.

본 발명의 또 다른 실시예들에 있어서, 이온 주입 공정으로 상기 제1 기판의 제1 영역에 부분적으로 격자 결함을 생성시킨 후, 상기 격자 결함이 생성된 상기 제1 기판의 제1 영역을 산화시켜 상기 제1 절연층을 형성할 수 있다.

또한, 본 발명의 실시예들에 따른 기판 구조체의 제조 방법에 있어서, 제1 영역 및 제2 영역을 갖는 제1 기판의 제1 영역에 제1 절연층을 형성한다. 상기 제1 및 제2 영역에 각기 대응되는 제3 영역 및 제4 영역을 가지며, 희생층 및 반도체층을 포함하는 제2 기판을 마련한다. 상기 제2 기판의 제3 영역에 장벽층을 형성한 후, 상기 장벽층 상에 매립 배선을 형성한다. 상기 제1 절연층과 상기 매립 배선을 대응시켜 상기 제1 기판 및 상기 제2 기판을 결합한 다음, 상기 희생층을 제거한다.

본 발명의 실시예들에 있어서, 상기 제1 기판의 제2 영역에 형성된 제1 마스크를 이용하여 상기 제1 기판의 제1 영역을 부분적으로 제거하여 상기 제1 영역에 제1 리세스를 형성한 후에 상기 제1 리세스를 채우는 상기 제1 절연층을 형성할 수 있다. 또한, 상기 제2 기판의 제4 영역에 형성된 제2 마스크를 이용하여 상기 제2 기판의 제3 영역을 부분적으로 제거함으로써, 상기 제3 영역에 제2 리세스를 형성하고, 상기 제3 및 제4 영역 상에 예비 장벽층 및 도전층을 형성한 다음, 상기 제4 영역의 상기 예비 장벽층과 상기 도전층을 제거하여 상기 제2 리세스를 채우는 상기 장벽층 및 상기 매립 배선을 형성할 수 있다. 여기서, 상기 제4 영역의 상기 예비 장벽층과 상기 도전층은 화학 기계적 연마 공정을 이용하여 제거될 수 있다.

본 발명의 다른 실시예들에 따르면, 상기 제1 기판의 제2 영역에 마스크를 형성하고, 상기 마스크를 이용하여 상기 제1 영역에 불순물들을 주입하여 상기 제1 영역에 결함 영역을 형성한 후, 상기 결함 영역을 산화시켜 상기 제1 절연층을 형성할 수 있다.

본 발명의 또 다른 실시예들에 있어서, 상기 매립 배선 및 상기 제2 기판의 제4 영역 상에 제2 절연층을 형성할 수 있다. 이 경우, 상기 제1 절연층은 상기 제1 기판의 제2 영역에도 형성되어 상기 제1 및 제2 절연층의 접합에 따라 상기 제1 및 제2 기판이 보다 강하게 결합될 수 있다.

본 발명의 또 다른 실시예들에 있어서, 상기 장벽층 및 상기 매립 배선을 형성한 후에 상기 제2 기판의 제4 영역에 보상층을 형성할 수 있다. 예를 들면, 상기 매립 배선과 상기 제4 영역 상에 예비 보상층을 형성한 다음, 화학 기계적 연마 공정으로 상기 매립 배선 상의 상기 예비 보상층을 제거하여 상기 보상층을 형성할 수 있다. 한편, 상기 보상층은 선택적 에피택시얼 성장 공정을 통해서도 형성될 수 있다.

본 발명의 또 다른 실시예들에 따르면, 상기 제1 절연층을 형성하기 전에, 상기 제1 기판의 제2 영역에 제1 보상층을 형성하고, 상기 제2 기판의 제4 영역에 제2 보상층을 형성할 수 있다.

본 발명의 실시예들에 따른 반도체 장치는, 제1 영역 및 제2 영역을 갖는 제1 기판, 상기 제1 기판 상에 배치되는 제1 절연층, 상기 제1 절연층 상에 배치되는 제1 매립 배선 패턴, 상기 제1 매립 배선 패턴 상에 배치되는 제1 장벽층 패턴, 그리고 상기 제1 장벽층 패턴 상에 배치되는 제1 트랜지스터를 포함한다. 또한, 상기 반도체 장치는 상기 제2 영역 상에 배치되는 제2 매립 배선 패턴, 상기 제2 매립 배선 패턴 상에 배치되는 제2 장벽층 패턴, 그리고 상기 제2 장벽층 패턴 상에 배치되는 제2 트랜지스터를 더 포함할 수 있다.

본 발명의 실시예들에 있어서, 상기 제1 트랜지스터는 상기 제1 기판에 대하여 수직한 방향을 따라 형성되는 제1 채널을 구비할 수 있으며, 상기 제2 트랜지스터는 상기 제1 기판에 대하여 수평한 방향을 따라 형성되는 제2 채널을 구비할 수 있다. 본 발명의 다른 실시예들에 따르면, 상기 제1 기판과 상기 제2 매립 배선 패턴 사이에 보상 구조물 또는 절연 구조물이 배치될 수 있다.

또한, 본 발명의 실시예들에 따른 반도체 장치의 제조 방법에 있어서, 제1 영역 및 제2 영역을 갖는 제1 기판을 제공한 후, 상기 제1 영역에 제1 절연층을 형성한다. 상기 제1 및 제2 영역에 각기 대응되는 제3 영역 및 제4 영역을 가지며, 희생층 및 반도체층을 포함하는 제2 기판을 제공한다. 상기 제3 영역에 장벽층을 형성하고, 상기 장벽층 상에 매립 배선을 형성한 다음, 상기 제1 절연층과 상기 매립 배선을 대응시켜 상기 제1 기판 및 상기 제2 기판을 결합한다. 상기 희생층을 제거하고, 상기 장벽층 및 상기 매립 배선을 식각하여 상기 제1 영역에 제1 장벽층 패턴 및 제1 매립 배선 패턴을 형성한 후, 상기 제1 장벽층 패턴 상에 제1 트랜지스터를 형성한다. 또한, 상기 장벽층 및 상기 매립 배선을 식각하여 상기 제2 영역에 제2 장벽층 패턴 및 제2 매립 배선 패턴을 형성한 다음, 상기 제2 장벽층 패턴 상에 제2 트랜지스터를 형성할 수 있다.

본 발명의 실시예들에 따르면 절연층, 절연 구조물, 장벽층, 보상층 및/또는 보상 구조물을 선택적으로 구비할 수 있으며, 낮은 저항을 갖는 매립 배선을 갖는 기판 구조체를 구현할 수 있다. 이와 같이 다양한 구성을 갖는 기판 구조체는 요구에 따라 다양한 반도체 장치에 폭 넓게 적용할 수 있다. 예를 들면, 상기 기판 구조체의 매립 배선은 수직 채널 트랜지스터의 매립 비트 라인 또는 수평 채널 트랜지스터의 매립 연결 배선으로 기능할 수 있기 때문에, 반도체 장치의 집적도를 증가시킬 수 있으며 반도체 장치의 전기적 특성을 향상시킬 수 있다.

도 1은 본 발명의 실시예들에 따른 기판 구조체의 단면도이다.
도 2a 내지 도 2c는 본 발명의 실시예들에 따른 기판 구조체의 제조 방법을 설명하기 위한 단면도들이다.
도 3은 본 발명의 다른 실시예들에 따른 기판 구조체의 제2 기판의 형성 방법을 설명하기 위한 단면도이다.
도 4는 본 발명의 다른 실시예들에 따른 기판 구조체의 단면도이다.
도 5a 내지 도 5c는 본 발명의 다른 실시예들에 따른 기판 구조체의 제조 방법을 설명하기 위한 단면도들이다.
도 6은 본 발명의 또 다른 실시예들에 따른 기판 구조체의 단면도이다.
도 7a 및 도 7b는 본 발명의 또 다른 실시예들에 따른 기판 구조체의 제조 방법을 설명하기 위한 단면도들이다.
도 8은 본 발명의 또 다른 실시예들에 따른 기판 구조체의 단면도이다.
도 9a 및 도 9b는 본 발명의 또 다른 실시예들에 따른 기판 구조체의 제조 방법을 설명하기 위한 단면도들이다.
도 10은 본 발명의 실시예들에 따른 제1 및 제2 영역이 정의된 기판 구조체의 단면도이다.
도 11a 내지 도 11g는 본 발명의 실시예들에 따른 제1 및 제2 영역이 정의된 기판 구조체의 제조 방법을 설명하기 위한 단면도들이다.
도 12는 본 발명의 실시예들에 따른 기판 구조체의 제1 기판의 형성 방법을 설명하기 위한 단면도이다.
도 13은 본 발명의 다른 실시예들에 따른 제1 및 제2 영역이 정의된 갖는 기판 구조체의 단면도이다.
도 14a 내지 도 14c는 본 발명의 다른 실시예들에 따른 제1 및 제2 영역이 정의된 기판 구조체를 제조하는 방법을 설명하기 위한 단면도들이다.
도 15는 본 발명의 또 다른 실시예들에 따른 제1 및 제2 영역이 정의된 기판 구조체의 단면도이다.
도 16a 내지 도 16e는 본 발명의 또 다른 실시예들에 따른 제1 및 제2 영역이 정의된 기판 구조체의 제조 방법을 설명하기 위한 단면도들이다.
도 17은 본 발명의 또 다른 실시예들에 따른 제1 및 제2 영역이 정의된 기판 구조체의 단면도이다.
도 18a 내지 도 18c는 본 발명의 또 다른 실시예들에 따른 제1 및 제2 영역이 정의된 기판 구조체의 제조 방법을 설명하기 위한 단면도들이다.
도 19는 본 발명의 실시예들에 따른 기판 구조체를 구비하는 반도체 장치의 단면도이다.
도 20은 본 발명의 다른 실시예들에 따른 기판 구조체를 구비하는 반도체 장치의 단면도이다.
도 21a 내지 도 21g는 본 발명의 다른 실시예들에 따른 기판 구조체를 구비하는 반도체 장치를 제조하는 방법을 설명하기 위한 단면도들이다.
도 22는 본 발명의 또 다른 실시예들에 따른 기판 구조체를 구비하는 반도체 장치의 단면도이다.
도 23은 본 발명의 또 다른 실시예들에 따른 기판 구조체를 구비하는 반도체 장치의 단면도이다.
도 24는 본 발명의 또 다른 실시예들에 따른 기판 구조체를 구비하는 반도체 장치의 단면도이다.
도 25는 본 발명의 또 다른 실시예들에 따른 기판 구조체를 구비하는 반도체 장치의 단면도이다.
도 26은 도 25에 도시한 반도체 장치의 제1 영역(I) 부분의 사시도이다.
도 27은 본 발명의 또 다른 실시예들에 따른 기판 구조체를 구비하는 반도체 장치의 단면도이다.

이하, 본 발명의 예시적인 실시예들에 따른 매립 배선을 갖는 기판 구조체, 기판 구조체의 제조 방법, 기판 구조체를 포함하는 반도체 장치와 그 제조 방법에 대하여 첨부된 도면들을 참조하여 상세하게 설명하지만, 본 발명이 하기 실시예들에 의해 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.

본 명세서에 있어서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예들을 설명하기 위한 목적으로 예시된 것이며, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시예들에 한정되는 것으로 해석되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접촉되어"있다고 기재된 경우, 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 또 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접촉되어"있다고 기재된 경우에는, 중간에 또 다른 구성 요소가 존재하지 않는 것으로 이해될 수 있다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 예를 들면, "~사이에"와 "직접 ~사이에" 또는 "~에 인접하는"과 "~에 직접 인접하는" 등도 마찬가지로 해석될 수 있다.

본 명세서에서 사용되는 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도는 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다", "구비하다" 또는 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지는 않는다.

제1, 제2, 제3, 제4 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용된다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않고, 제1 구성 요소가 제2, 제3 또는 제4 구성 요소 등으로 명명될 수 있으며, 유사하게 제2, 제3 및 제4 구성 요소도 제1 내지 제4 구성 요소 등으로 서로 교호적으로 명명될 수 있다.

이하, 본 발명의 실시예들에 따른 기판 구조체들과 그 제조 방법들을 첨부된 도면들을 참조하여 상세하게 설명한다.

도 1은 본 발명의 실시예들에 따른 매립 배선을 갖는 기판 구조체의 단면도이다.

도 1을 참조하면, 상기 기판 구조체(substrate structure)는 제1 기판(10), 제2 기판(30) 및 매립 배선(buried wiring)(40)을 구비한다. 매립 배선(40)은 제1 기판(10)과 제2 기판(30) 사이에 위치한다. 제1 기판(10)과 매립 배선(40) 사이에는 절연층(15)이 배치되며, 매립 배선(40)과 제2 기판(30) 사이에는 장벽층(35)이 제공된다.

제1 기판(10)은 반도체 기판, 반도체층을 갖는 기판 또는 금속 산화물 기판을 포함할 수 있다. 예를 들면, 제1 기판(10)은 실리콘(Si) 기판, 게르마늄(Ge) 기판, 실리콘-게르마늄(Si-Ge) 기판과 같은 반도체 기판, SOI(silicon-on-insulator) 기판 혹은 GOI(germanium-on-insulator) 기판 등의 반도체층을 구비하는 기판, 또는 알루미늄 산화물(AlOx) 기판 등의 금속 산화물 기판을 포함할 수 있다.

제2 기판(30)도 반도체 기판, 반도체층이 상부에 형성된 기판 또는 금속 산화물 기판 등을 포함할 수 있다. 즉, 제2 기판(30)도 실리콘 기판, 게르마늄 기판, 실리콘-게르마늄 기판, SOI 기판, GOI 기판, 알루미늄 산화물 기판 등을 포함할 수 있다. 본 발명의 실시예들에 있어서, 제1 기판(10)과 제2 기판(30)은 실질적으로 동일한 구성(configuration)을 가질 수 있으나, 서로 상이한 물질을 포함할 수도 있다.

매립 배선(40)은 폴리실리콘, 금속 및/또는 금속 화합물로 구성될 수 있다. 예를 들면, 매립 배선(40)은 불순물들이 도핑된 폴리실리콘, 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo), 이리듐(Ir), 하프늄(Hf), 지르코늄(Zr), 루테늄(Ru), 백금(Pt), 니켈(Ni), 알루미늄(Al), 구리(Cu), 텅스텐 질화물(WNx), 알루미늄 질화물(AlNx), 탄탈륨 질화물(TaNx), 티타늄 질화물(TiNx), 티타늄 알루미늄 질화물(TiAlxNy), 몰리브덴 질화물(MoNx), 하프늄 질화물(HfNx), 지르코늄 질화물(ZrNx) 등으로 이루어질 수 있다. 이들은 단독으로 또는 서로 혼합되어 사용될 수 있다. 본 발명의 실시예들에 있어서, 매립 배선(40)은 단층 구조(single layer structure) 또는 다층 구조(multi layer structure)를 가질 수 있다. 예를 들면, 배립 배선(40)은 전술한 금속이나 금속 화합물로 구성된 단층 구조 또는 적어도 하나의 금속층, 적어도 하나의 금속 화합물층 및/또는 적어도 하나의 폴리실리콘층을 포함하는 다층 구조를 가질 수 있다.

본 발명의 실시예들에 따르면, 매립 배선(40)은 반도체 장치의 셀 영역에 위치하는 비트 라인 또는 주변 회로 영역에 배치되는 연결 배선 등과 같이 여러 가지 반도체 장치들의 다양한 배선으로 이용될 수 있다.

절연층(15)은 산화물로 이루어질 수 있다. 예를 들면, 절연층(15)은 고밀도 플라즈마-화학 기상 증착(HDP-CVD) 산화물, PSG(phosphor silicate glass), USG(undoped silicate glass), FOX(flowable oxide), BPSG(boro-phosphor silicate glass), SOG(spin on glass), BSG(boro silicate glass), PSG(phosphor silicate glass), TEOS(tetra ethyl ortho silicate), PE-TEOS(plasma enhanced-TEOS), FSG(fluoride silicate glass), TOSZ(Tonen Silazene) 등을 포함할 수 있다.

장벽층(35)은 금속 및/또는 금속 화합물을 포함할 수 있다. 예를 들면, 장벽층(35)은 티타늄, 티타늄 질화물, 티타늄 실리사이드(TiSix), 탄탈륨, 탄탈륨 질화물, 탄탈륨 실리사이드(TaSix), 몰리브덴, 몰리브덴 질화물, 하프늄, 하프늄 질화물, 텅스텐, 텅스텐 질화물, 텅스텐 실리사이드(WSix), 지르코늄, 지르코늄 질화물, 지르코늄 실리사이드(ZrSix), 니켈, 니켈 실리사이드(NiSix), 알루미늄, 알루미늄 질화물, 코발트 실리사이드(CoSix) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 혼합되어 사용될 수 있다. 본 발명의 실시예들에 있어서, 장벽층(35)은 단층 구조나 다층 구조를 가질 수 있다. 예를 들면, 장벽층(35)은 상술한 금속 또는 금속 화합물을 포함하는 단층 구조를 가질 수도 있으며, 적어도 하나의 금속막 및/또는 적어도 하나의 금속 화합물막을 포함하는 다층 구조를 가질 수 있다. 매립 배선(40)과 장벽층(35)은 실질적으로 동일한 금속 또는 금속 화합물을 포함할 수 있으나, 매립 배선(40)은 장벽층(35)과 상이한 금속 또는 금속 화합물을 포함할 수도 있다.

장벽층(35)은 매립 배선(40) 내에 포함된 금속 원소나 도전성 원소들이 제2 기판(30)으로 확산되는 것을 방지할 수 있으며, 장벽층(35)은 제2 기판(30)으로부터의 반도체 원소들이 매립 배선(40)으로 확산되는 현상도 방지할 수 있다. 또한, 장벽층(35)은 금속 실리사이드와 같은 도전성 물질을 포함하여 매립 배선(40)과 제2 기판(30) 사이의 계면 저항(interface resistance)을 감소시킬 수 있다. 더욱이, 장벽층(35)은 매립 배선(40)과 제2 기판(30) 사이의 접착력(adhesion strength)을 향상시켜 매립 배선(40)의 형성을 용이하게 할 수 있다.

본 발명의 다른 실시예들에 따르면, 매립 배선(40)의 구성 물질에 따라 제2 기판(30)과 매립 배선(40) 사이에 장벽층(35)이 구비되지 않을 수 있다. 예를 들면, 매립 배선(40)이 금속층 및 금속 화합물층을 포함하는 다층 구조를 가지는 경우, 매립 배선(40)과 제2 기판(30) 사이에 장벽층(35)이 개재되지 않을 수 있다.

도 2a 내지 도 2c는 본 발명의 실시예들에 따른 구조체의 제조 방법을 설명하기 위한 단면도들이다. 도 2a 내지 도 2c에 도시된 방법에 따라 제조된 기판 구조체는 도 1을 참조하여 설명한 기판 구조체와 실질적으로 동일한 구성하거나 실질적으로 유사한 구성을 가질 수 있다.

도 2a를 참조하면, 제1 기판(10) 상에 절연층(15)을 형성한다. 제1 기판(10)은 반도체 기판, 반도체층을 구비하는 기판 또는 금속 산화물 기판을 포함할 수 있으며, 절연층(10)은 산화물을 사용하여 형성될 수 있다.

절연층(15)은 열산화(thermal oxidation) 공정, 라디칼 산화(radical oxidation) 공정, 화학 기상 증착(CVD) 공정, 플라즈마 증대 화학 기상 증착(PECVD) 공정, 스핀 코팅(spin coating) 공정, 고밀도 플라즈마-화학 기상 증착(HDP-CVD) 공정 등을 이용하여 제1 기판(10) 상에 형성될 수 있다. 예를 들면, 제1 기판(10)이 실리콘을 포함하는 경우에 절연층(15)은 실리콘 산화물로 이루어질 수 있다.

도 2b를 참조하면, 희생층(20)과 반도체층(25)을 갖는 제2 기판(30)을 마련한다. 제2 기판(30)의 희생층(20)은 후속하여 제1 기판(10)과 제2 기판(30)을 본딩(bonding)하는 과정에서 제거된다. 본 발명의 실시예들에 있어서, 희생층(20)과 반도체층(25)은 실질적으로 동일한 물질을 포함할 수 있다. 예를 들면, 희생층(20)과 반도체층(25)은 각기 실리콘, 게르마늄, 실리콘-게르마늄 등을 포함할 수 있다.

반도체층(25) 상에 장벽층(35)을 형성한다. 장벽층(35)은 스퍼터링(sputtering) 공정, 화학 기상 증착 공정, 원자층 적층(ALD) 공정, 플라즈마 증대 화학 기상 증착 공정, 진공 증착(vacuum evaporation) 공정, 펄스 레이저 증착(PLD) 공정 등을 통해 형성될 수 있다. 장벽층(35)은 금속 및/또는 금속 화합물을 사용하여 형성될 수 있다. 예를 들면, 장벽층(35)은 티타늄, 티타늄 질화물, 티타늄 실리사이드, 탄탈륨, 탄탈륨 질화물, 탄탈륨 실리사이드, 몰리브덴, 몰리브덴 질화물, 하프늄, 하프늄 질화물, 텅스텐, 텅스텐 질화물, 텅스텐 실리사이드, 지르코늄, 지르코늄 질화물, 지르코늄 실리사이드, 니켈, 니켈 실리사이드, 알루미늄, 알루미늄 질화물, 코발트 실리사이드 등을 반도체층(25) 상에 증착시켜 형성될 수 있다. 이들은 단독으로 또는 서로 혼합되어 사용될 수 있다. 또한, 장벽층(35)은 전술한 금속 또는 금속 화합물로 구성된 단층 구조로 형성될 수 있지만, 적어도 하나의 금속막 및/또는 적어도 하나의 금속 화합물막을 포함하는 다층 구조로 형성될 수도 있다.

본 발명의 다른 실시예들에 있어서, 매립 배선(40)의 구성 물질 및/또는 형성 공정에 따라 최초에 장벽층(35)을 형성하지 않을 수 있다. 즉, 반도체층(25) 상에 장벽층(35)을 먼저 형성하지 않고, 후속하는 제1 기판(10)과 제2 기판(30)을 결합시키는 공정 동안에 반도체층(25)과 매립 배선(40) 사이에 장벽층(35)이 형성될 수도 있다. 또한, 후술하는 바와 같이 상기 기판 구조체를 이용하여 다양한 반도체 장치를 형성하는 동안에 매립 배선(40)과 반도체층(25) 사이에 장벽층(35)이 형성될 수도 있다.

장벽층(35) 상에 예비 매립 배선(38)을 형성한다. 예비 매립 배선(38)은 금속, 금속 화합물 및/또는 폴리실리콘을 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정, 플라즈마 증대 화학 기상 증착 공정, 펄스 레이저 증착 공정, 진공 증착 공정 등으로 장벽층(35) 상에 증착하여 형성될 수 있다. 예를 들면, 예비 매립 배선(38)은 텅스텐, 티타늄, 탄탈륨, 몰리브덴, 이리듐, 하프늄, 지르코늄, 루테늄, 백금, 니켈, 알루미늄, 구리, 텅스텐 질화물, 알루미늄 질화물, 탄탈륨 질화물, 티타늄 질화물, 티타늄 알루미늄 질화물, 몰리브덴 질화물, 하프늄 질화물, 지르코늄 질화물, 불순물들이 도핑된 폴리실리콘 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 혼합되어 사용될 수 있다.

본 발명의 일 실시예에 있어서, 예비 매립 배선(38)은 단층 구조로 형성될 수 있다. 예를 들면, 예비 배립 배선(38)은 전술한 금속 또는 금속 화합물로 이루어진 단층 구조로 형성될 수 있다. 본 발명의 다른 실시예에 따르면, 예비 배립 배선(38)은 적어도 하나의 금속층, 적어도 하나의 금속 화합물층 및/또는 적어도 하나의 폴리실리콘층을 순차적으로 또는 교대로 증착하여 형성된 다층 구조로 형성될 수 있다. 예비 매립 배선(38)은 후에 제1 기판(10)과 제2 기판(30)을 결합하는 과정 동안 제1 및 제2 기판(10, 30) 사이의 매립 배선(40)으로 변화된다.

도 2c를 참조하면, 절연층(15)을 갖는 제1 기판(10)에 대하여 장벽층(35)과 예비 매립 배선(38)이 형성된 제2 기판(30)을 정렬한 다음, 제2 기판(30)을 제1 기판(10)에 접합시킨다. 예를 들면, 제1 기판(10)과 제2 기판(30)은 열 압착 공정으로 서로 접합될 수 있다. 즉, 제1 및 제2 기판(10, 30)을 가열하면서 열을 가하는 방식으로 제2 기판(30)을 제1 기판(10)에 결합시킬 수 있다. 본 발명의 다른 실시예 따르면, 제 기판(10)과 제2 기판(30) 사이에 접착층을 추가적으로 형성한 후, 제1 및 제2 기판(10, 30)을 서로 접합시킬 수 있다. 여기서, 상기 접착층은 내열성 수지로 이루어질 수 있다.

본 발명의 다른 실시예들에 있어서, 제1 기판(10)과 제2 기판(30)을 본딩하기 전에, 제1 기판(10)과 제2 기판(30) 사이의 접합 시에 발생될 수 있는 본딩 결함(bonding defect)을 감소시키기 위하여 제1 기판(10)과 제2 기판(30) 중 적어도 하나 이상을 플라즈마 활성화 처리할 수 있다. 또한, 제2 기판(30)을 제1 기판(10)에 접합시키기 전에 제1 기판(10) 및 제2 기판(30) 상에 잔류하는 불순물들을 제거함으로써 제1 및 제2 기판(10, 30) 사이의 결합력을 향상시키도록 세정 공정을 추가적으로 수행할 수 있다. 본 발명의 또 다른 실시예들에 따르면, 제1 기판(10)과 제2 기판(30) 가운데 적어도 하나를 자외선 처리한 다음, 제1 기판(10)과 제2 기판(30)을 본딩시킬 수 있다. 이 경우, 제1 및 제2 기판(10, 30) 사이에 보다 향상된 접착력을 제공할 수 있다. 또한, 제1 및 제2 기판(10, 30)을 본딩시키기 전이나 제1 및 제2 기판(10, 30)을 서로 결합한 다음, 제1 및 제2 기판(10, 30) 사이의 결합력을 향상시키기 위해 열처리 공정을 추가적으로 수행할 수 있다.

제2 기판(30)을 제1 기판(10)에 본딩시킨 다음, 제2 기판(30)의 반도체층(25)으로부터 희생층(20)을 제거하여 도 1을 참조하여 설명한 기판 구조체와 실질적으로 동일한 구성을 가지는 매립 배선(40)을 구비하는 기판 구조체를 완성한다. 예를 들면, 레이저 절단 공정, 그라인딩(grinding) 공정, 화학 기계적 연마(CMP) 공정, 식각 공정 등을 이용하여 희생층(20)을 제거할 수 있다. 희생층(20)이 제거되면 예비 매립 배선(40)으로부터 제1 기판(10)과 제2 기판(30) 사이에 위치하는 매립 배선(40)이 형성된다.

도 3은 본 발명의 실시예들에 따른 기판 구조체의 제2 기판을 형성하는 방법을 설명하기 위한 단면도이다.

도 3을 참조하면, 도 2b를 참조하여 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 수행하여 그 상부에 장벽층(35)과 예비 매립 배선(38)이 형성된 제2 기판(30)을 마련한다.

제2 기판(30)의 소정 위치에 불순물을 주입하여 제2 기판(30)을 희생층(20)과 반도체층(25)으로 구분한다. 즉, 제2 기판(30)에 대하여 격자 결함 생성 공정을 수행하여 제2 기판(30)에 희생층(20)과 반도체층(25)을 정의한다. 여기서, 상기 격자 결함 생성 공정은 이온 주입 공정을 포함할 수 있다. 본 발명의 실시예들에 있어서, 수소 이온(H⁺)들을 포함하는 불순물들을 이온 주입 공정을 통해 제2 기판(30)의 소정의 위치(즉, 희생층(20)과 반도체층(25)의 경계면이 되는 위치)에 주입함으로써, 희생층(20)과 반도체층(25)의 경계면에 격자 결함(lattice defect)들을 유발시킨다. 예를 들면, 제2 기판(30)이 실리콘으로 이루어진 경우, 희생층(20)과 반도체층(25)의 경계면에 상응하는 제2 기판(30)의 소정의 부분에 수소 이온들을 주입하여 제2 기판(30)에 실리콘 격자의 결함을 생성시킨다. 이와 같은 격자 결함이 생성된 부분은 쉽게 분리될 수 있기 때문에, 제2 기판(30)을 도 2c에 도시한 제1 기판(10)과 실질적으로 동일한 구조를 갖는 제1 기판에 결합시킨 후에 클리빙(cleaving) 공정을 수행함으로써, 제2 기판(30)으로부터 희생층(20)을 용이하게 제거할 수 있다. 여기서, 희생층(20)이 제거된 제2 기판(30)이 평탄한 표면을 갖도록 화학 기계적 연마 공정을 추가적으로 수행할 수 있다.

전술한 바와 같이, 격자 결함의 유발을 통해 구분된 희생층(20)과 반도체층(25)을 갖는 제2 기판(30)을 도 2c를 참조하여 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 수행하여 제2 기판(30)을 제1 기판에 본딩시킨 후, 희생층(25)을 제거하여 기판 구조체를 형성할 수 있다. 이 경우, 상기 기판 구조체는 도 1을 참조하여 설명한 기판 구조체와 실질적으로 동일한 구조를 가질 수 있다.

도 4는 본 발명의 다른 실시예들에 따른 기판 구조체의 단면도이다.

도 4를 참조하면, 상기 기판 구조체는 제1 기판(50), 매립 배선(80), 제2 기판(70), 제1 기판(50)과 매립 배선(80) 사이에 배치된 절연 구조물, 그리고 매립 배선(80)과 제2 기판(70) 사이에 배치된 장벽층(75)을 구비한다. 상기 절연 구조물은 제1 기판(50)과 매립 배선(80) 사이에 개재된 제1 절연층(55)과 제2 절연층(85)을 포함한다.

제1 기판(50)과 제2 기판(70)은 각기 반도체 기판, 상부에 반도체층이 형성된 기판, 금속 산화물 기판 등을 포함할 수 있다. 이 경우, 제1 및 제2 기판(50, 70)은 실질적으로 동일한 물질로 이루어질 수 있지만, 서로 상이한 물질로 구성될 수도 있다.

매립 배선(80)은 금속, 금속 화합물 및/또는 폴리실리콘을 포함할 수 있으며, 장벽층(75)은 금속 및/또는 금속 화합물을 포함할 수 있다. 본 발명의 실시예들에 있어서, 장벽층(75)과 매립 배선(80)은 각기 단층 구조 또는 다층 구조로 형성될 수 있다. 매립 배선(80)은 반도체 장치의 셀 영역에 위치하는 비트 라인 또는 주변 회로 영역에 배치되는 연결 배선 등으로 이용될 수 있다. 장벽층(75)은 매립 배선(80) 내에 포함된 금속 원소나 도전성 원소들의 확산 및/또는 제2 기판(70)으로부터의 반도체 원소들의 확산을 방지할 수 있다. 또한, 장벽층(75)은 매립 배선(80)과 제2 기판(70) 사이의 계면 저항을 감소시킬 수 있으며, 매립 배선(80)과 제2 기판(70) 사이의 접착력을 향상시킬 수 있다. 그러나 전술한 바와 유사하게, 매립 배선(80)의 구성 물질 및/또는 형성 과정에 따라 초기에는 제2 기판(70)과 매립 배선(80) 사이에 장벽층(75)이 개재되지 않을 수도 있다.

제1 절연층(55)과 제2 절연층(85)은 각기 산화물로 이루어질 수 있다. 예를 들면, 제1 및 제2 절연층(55, 80)은 고밀도 플라즈마-화학 기상 증착 산화물, PSG, USG, FOX, BPSG, SOG, BSG, PSG, TEOS, PE-TEOS, FSG, TOSZ 등을 각기 포함할 수 있다. 본 발명의 실시예들에 따르면, 제1 및 제2 절연층(55, 85)은 전술한 산화물들 중에서 실질적으로 동일한 산화물을 포함할 수도 있지만, 서로 상이한 산화물들로 이루어질 수도 있다.

제1 절연층(55)이 제2 절연층(85)과 실질적으로 동일한 산화물을 포함하는 경우, 제1 기판(50)을 제2 기판(70)에 결합시키는 공정이 용이해지면서 제1 및 제2 기판(50, 70)이 보다 견고하게 결합될 수 있다. 즉, 제1 및 제2 기판(50, 70)이 접합된 후의 제1 및 제2 절연층(55, 85)은 그 경계가 모호해지면서 실질적으로 하나의 산화물층으로 기능하는 절연 구조물을 형성할 수 있다. 이에 따라, 제1 및 제2 기판(50, 70) 사이의 결합력이 보다 향상될 수 있다.

도 5a 내지 도 5c는 본 발명의 다른 실시예들에 따른 기판 구조체의 제조 방법을 설명하기 위한 단면도들이다. 도 5a 내지 도 5c에 도시된 방법에 의해 수득되는 기판 구조체는 도 4를 참조하여 설명한 기판 구조체와 실질적으로 동일한 구조를 가질 수 있다.

도 5a를 참조하면, 먼저 제1 절연층(55)을 갖는 제1 기판(50)을 마련한다. 제1 기판(50)은 반도체 기판, 반도체층을 구비하는 기판 또는 금속 산화물 기판을 포함하며, 제1 절연층(55)은 산화물을 사용하여 열산화 공정, 라디칼 산화 공정, 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 스핀 코팅 공정, 고밀도 플라즈마-화학 기상 증착 공정 등을 통해 형성될 수 있다.

도 5b를 참조하면, 희생층(60)과 반도체층(65)을 포함하는 제2 기판(70)을 형성한다. 희생층(60)과 반도체층(65)은 실질적으로 동일한 반도체 물질을 포함할 수 있다. 본 발명의 실시예들에 있어서, 희생층(60)은 반도체층(65)과 일체로 형성될 수 있으나, 희생층(65) 상에 별개의 반도체층(65)을 형성할 수도 있다. 희생층(60)과 반도체층(65)이 일체로 형성되는 경우에는 도 3을 참조하여 설명한 공정과 실질적으로 동일하거나 유사한 이온 주입 공정을 제2 기판(70)에 대해 수행함으로써, 격자 결함의 생성에 기인하여 제2 기판(70)에 반도체층(65)과 희생층(60)을 정의할 수 있다.

반도체층(65) 상에 장벽층(75)을 형성한다. 장벽층(75)은 금속 및 또는 금속 화합물을 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정, 플라즈마 증대 화학 기상 증착 공정, 진공 증착 공정, 펄스 레이저 증착 공정 등으로 반도체층(65) 상에 증착하여 형성될 수 있다. 장벽층(75)은 금속, 금속 화합물 또는 이들의 혼합물을 포함하는 구성된 단층 구조로 형성될 수 있지만, 하나 이상의 금속막 및/또는 하나 이상의 금속 화합물막으로 구성된 다층 구조로 형성될 수도 있다. 전술한 바와 같이, 후속하여 형성되는 예비 매립 배선(78)의 구성 물질 및/또는 형성 공정에 따라 초기에 반도체층(65) 상에 장벽층(75)을 형성하지 않을 수도 있다. 즉, 반도체층(65) 상에 장벽층(75)을 먼저 형성하지 않고, 제1 기판(50)과 제2 기판(70)의 본딩 과정이나 상기 기판 구조체를 이용하여 반도체 장치를 형성하는 동안에 매립 배선(70)과 반도체층(65) 사이에 장벽층(75)이 형성될 수도 있다.

장벽층(75) 상에 예비 매립 배선(78)을 형성한다. 예비 매립 배선(78)은 금속, 금속 화합물 및/또는 폴리실리콘을 사용하여 형성될 수 있으며, 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정, 플라즈마 증대 화학 기상 증착 공정, 펄스 레이저 증착 공정, 진공 증착 공정 등을 통해 장벽층(75) 상에 제공될 수 있다. 예비 매립 배선(78)도 금속, 금속 화합물 또는 이들의 혼합물을 포함하는 단층 구조로 형성될 수 있지만, 하나 이상의 금속층 및/또는 하나 이상의 금속 화합물층을 포함하는 다층 구조로 형성될 수도 있다.

예비 매립 배선(78) 상에 제2 절연층(85)을 형성한다. 제2 절연층(85)은 산화물을 사용하여 형성될 수 있으며, 열산화 공정, 라디칼 산화 공정, 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 스핀 코팅 공정, 고밀도 플라즈마-화학 기상 증착 공정 등을 통해 예비 매립 배선(78) 상에 형성될 수 있다. 본 발명의 실시예들에 있어서, 제2 절연층(85)은 제1 절연층(55)과 실질적으로 동일한 산화물을 사용하여 형성될 수 있다. 예를 들면, 제1 및 제2 절연층(55, 85)은 각기 실리콘 산화물을 사용하여 형성될 수 있다.

도 5c를 참조하면, 제2 기판(70)의 제2 절연층(85)이 제1 기판(50)의 제1 절연층(55)에 대향하도록 제1 기판(50)에 대해 제2 기판(70)을 정렬시킨 다음, 제1 절연층(55)과 제2 절연층(85)을 접합시킴으로써 제1 기판(50)과 제2 기판(70)을 결합시킨다. 제1 및 제2 절연층(55, 85)의 접합에 따라, 제1 기판(50)과 제2 기판(85) 사이에는 제1 및 제2 절연층(55, 85)을 구비하는 절연 구조물이 형성된다. 이러한 절연 구조물을 통해 제1 및 제2 기판(50, 70)이 결합되는 경우에는 제1 기판(50)과 제2 기판(70) 사이의 결합력이 보다 향상될 수 있다.

전술한 바와 유사하게, 제1 기판(50)과 제2 기판(70) 사이에 접착층을 형성한 후에 제1 및 제2 기판(50, 70)을 서로 접합시킬 수 있으며, 제1 절연층(55) 및/또는 제2 절연층(85) 상에 잔류하는 불순물들이나 자연 산화막들을 제거하기 위하여 세정 공정을 추가적으로 수행할 수 있다. 또한, 제1 및 제2 절연층(55, 85)을 접합시키는 공정 전후에 제1 및 제2 절연층(55, 85) 사이의 접합력이 보다 증가되도록 열처리 공정을 수행할 수도 있다.

상기 절연 구조물의 형성을 통해 제1 및 제2 기판(50, 70)을 보다 안정적으로 결합시킨 후, 제2 기판(70)의 반도체층(65)으로부터 희생층(60)을 제거하여 도 4를 참조하여 설명한 기판 구조체와 실질적으로 동일한 구성을 갖는 매립 배선(80)을 포함하는 기판 구조체를 형성한다.

도 6은 본 발명의 또 다른 실시예들에 따른 기판 구조체의 단면도이다.

도 6을 참조하면, 상기 기판 구조체는 제1 기판(50), 매립 배선(80), 제2 기판(70), 제1 기판(50)과 매립 배선(80) 사이에 배치된 절연 구조물, 상기 절연 구조물 내에 배치된 접착 구조물, 그리고 매립 배선(80)과 제2 기판(70) 사이에 배치된 장벽층(75)을 구비한다. 상기 절연 구조물은 제1 기판(50)과 매립 배선(80) 사이에 개재된 제1 절연층(55)과 제2 절연층(85)을 포함한다. 상기 접착 구조물은 제1 절연층(55)과 제2 절연층(85) 사이에 개재된 제1 접착층(90) 및 제2 접착층(95)을 구비한다. 이와 같은 접착 구조물이 제1 기판(50)과 제2 기판(70) 사이에 위치하는 경우, 제1 기판(50)과 제2 기판(75) 사이의 접착력을 크게 증대시킬 수 있다.

제1 절연층(55)과 제2 절연층(85)은 각기 산화물로 이루어질 수 있다. 본 발명의 실시예들에 따르면, 제1 및 제2 절연층(55, 85)은 실질적으로 동일한 산화물을 포함할 수도 있지만, 서로 상이한 산화물들로 이루어질 수도 있다.

제1 접착층(90)은 제1 절연층(55)에 대해 상대적으로 높은 접착력을 갖는 물질을 사용하여 형성될 수 있다. 예를 들면, 제1 절연층(55)이 실리콘 산화물로 구성되는 경우에는 제1 접착층(90)은 실리콘 질화물, 실리콘 산질화물 등을 포함할 수 있다. 또한, 제2 접착층(95)도 제2 절연층(85)에 대해 상대적으로 높은 접착력을 갖는 물질을 사용하여 형성될 수 있다. 예를 들면, 제2 절연층(85)이 실리콘 산화물로 이루어지 경우, 제2 접착층(95)은 실리콘 질화물, 실리콘 산질화물 등으로 구성될 수 있다.

제1 및 제2 접착층(90, 95)이 각기 제1 및 제2 절연층(55, 85)에 대해 높은 접착력을 확보할 수 있는 물질로 이루어질 경우, 제1 기판(50)을 제2 기판(70)에 결합시키는 공정이 용이해질 뿐만 아니라 제1 기판(50)과 제2 기판(70) 사이의 접착력을 크게 향상시킬 수 있다. 예를 들면, 제1 및 제2 기판(50, 70)이 결합된 후, 제1 및 제2 접착층(90, 95) 사이의 경계가 모호해지면서 제1 및 제2 접착층(90, 95)은 실질적으로 하나의 접착 구조물을 형성할 수 있다.

도 7a 및 도 7b는 본 발명의 또 다른 실시예들에 따른 기판 구조체의 제조 방법을 설명하기 위한 단면도들이다. 도 7a 및 도 7b에 도시한 방법에 의해 수득되는 기판 구조체는 도 6을 참조하여 설명한 기판 구조체와 실질적으로 동일한 구조를 가질 수 있다.

도 7a를 참조하면, 제1 절연층(55)을 갖는 제1 기판(50)을 마련한 다음, 제1 절연층(55) 상에 제1 접착층(90)을 형성한다. 제1 기판(50)은 반도체 기판, 반도체층을 구비하는 기판 또는 금속 산화물 기판을 포함할 수 있으며, 제1 절연층(55)은 산화물을 사용하여 열산화 공정, 라디칼 산화 공정, 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 스핀 코팅 공정, 고밀도 플라즈마-화학 기상 증착 공정 등을 통해 형성될 수 있다.

제1 접착층(90)은 실리콘을 포함하는 물질, 예를 들면, 실리콘 질화물, 실리콘 산질화물 등을 사용하여 제1 절연층(55)에 대해 우수한 접착력을 가지면서 제1 절연층(55) 상에 형성될 수 있다. 제1 접착층(90)은 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 저압 화학 기상 증착 공정 등을 통해 형성될 수 있다.

도 7b를 참조하면, 희생층(60)과 반도체층(65)을 포함하는 제2 기판(70)을 형성한 후, 반도체층(65) 상에 장벽층(75)과 예비 매립 배선(78)을 형성한다. 장벽층(75)은 금속 및 또는 금속 화합물을 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정, 플라즈마 증대 화학 기상 증착 공정, 진공 증착 공정, 펄스 레이저 증착 공정 등으로 반도체층(65) 상에 증착하여 형성될 수 있다. 예비 매립 배선(78)은 금속, 금속 화합물 및/또는 폴리실리콘을 사용하여 형성될 수 있으며, 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정, 플라즈마 증대 화학 기상 증착 공정, 펄스 레이저 증착 공정, 진공 증착 공정 등을 통해 장벽층(75) 상에 제공될 수 있다. 상술한 바와 같이, 후속하여 형성되는 예비 매립 배선(78)의 구성 물질 및/또는 형성 공정에 따라 초기에 반도체층(65) 상에 장벽층(75)을 형성하지 않을 수도 있다.

제2 절연층(85) 상에 제2 접착층(95)을 형성한다. 제2 접착층(95)은 실리콘 질화물, 실리콘 산질화물 등과 같은 실리콘을 포함하는 물질을 사용하여 제2 절연층(85)에 대해 높은 접착력을 확보하면서 제2 절연층(85) 상에 형성될 수 있다. 예를 들면, 제2 접착층(95)은 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 저압 화학 기상 증착 공정 등을 통해 형성될 수 있다.

도 5c를 참조하여 설명한 공정과 실질적으로 동일하거나 유사한 공정을 통하여 제2 기판(70)의 제2 접착층(95)이 제1 기판(50)의 제1 접착층(90)에 대향하도록 제1 기판(50)에 대해 제2 기판(70)을 정렬시킨 후, 제1 접착층(90)과 제2 접착층(95)을 접합시킴으로써 제1 기판(50)과 제2 기판(70)을 결합시킨다. 제1 및 제2 접착층(90, 95)의 결합에 따라, 제1 기판(50)과 제2 기판(70) 사이에는 제1 및 제2 절연층(55, 85)을 구비하는 절연 구조물과 제1 및 제2 절연층(55, 85) 사이에 개재되며 제1 및 제2 접착층(90, 95)을 포함하는 접착 구조물이 형성된다. 이러한 접착 구조물을 통해 제1 및 제2 기판(50, 70)이 결합되는 경우에는 제1 기판(50)과 제2 기판(70) 사이의 결합력을 크게 향상시킬 수 있다.

전술한 바와 유사하게, 제1 접착층(90) 및/또는 제2 접착층(95) 상에 잔류하는 불순물들이나 자연 산화막들을 제거하기 위하여 세정 공정을 추가적으로 수행할 수 있다. 또한, 제1 및 제2 접착층(90, 95)을 결합시키는 공정 전후에 제1 및 제2 접착층(90, 95) 사이의 접합력이 보다 증가되도록 열처리 공정을 수행할 수도 있다. 전술한 접합 구조물의 형성을 통해 제1 기판(50)과 제2 기판(70)을 보다 안정적으로 결합시킨 후, 제2 기판(70)의 반도체층(65)으로부터 희생층(60)을 제거하여 도 10을 참조하여 설명한 기판 구조체와 실질적으로 동일한 구성을 갖는 매립 배선(80)을 포함하는 기판 구조체를 형성할 수 있다.

도 8은 본 발명의 또 다른 실시예들에 따른 기판 구조체의 단면도이다.

도 8을 참조하면, 상기 기판 구조체는 제1 기판(50), 매립 배선(80), 제2 기판(70), 제1 기판(50)과 매립 배선(80) 사이에 배치된 절연 구조물, 제1 기판(50)과 상기 절연 구조물 사이에 배치된 제1 접착층(90), 상기 절연 구조물과 매립 배선(80) 사이에 배치된 제2 접착층(95), 그리고 매립 배선(80)과 제2 기판(70) 사이에 배치된 장벽층(75)을 구비한다. 상기 절연 구조물은 제1 기판(50)과 매립 배선(80) 사이에 개재된 제1 절연층(55)과 제2 절연층(85)을 포함한다.

제1 접착층(90)은 제1 기판(50)과 제1 절연층(55)사이에 위치하며, 제2 접착층(95)은 제2 절연층(85)과 매립 배선(80) 사이에 배치된다. 이러한 제1 및 제2 접착층(90, 95)이 상기 절연 구조물이 개재된 제1 및 제2 기판(50, 70) 사이에 추가적으로 배치되기 때문에, 제1 기판(50)과 제2 기판(70) 사이의 결합력을 보다 현저하게 향상시킬 수 있다. 제1 및 제2 접착층(90, 95)은 각기 제1 및 제2 절연층(55, 85)에 대해 높은 접착력을 확보할 수 있는 물질을 사용하여 형성될 수 있다. 예를 들면, 제1 및 제2 절연층(55, 85)이 실리콘 산화물로 이루어질 경우, 제1 및 제2 접착층(90, 95)은 실리콘 질화물, 실리콘 산질화물 등의 실리콘을 포함하는 물질로 이루어질 수 있다.

도 9a 및 도 9b는 본 발명의 또 다른 실시예들에 따른 기판 구조체의 제조 방법을 설명하기 위한 단면도들이다. 도 9a 및 도 9b에 도시한 방법에 의해 수득되는 기판 구조체는 도 8을 참조하여 설명한 기판 구조체와 실질적으로 동일한 구조를 가질 수 있다.

도 9a를 참조하면, 제1 기판(50) 상에 제1 접착층(90)을 형성한 후, 제1 접착층(90) 상에 제1 절연층(55)을 형성한다. 제1 접착층(90)은 실리콘을 포함하는 물질을 사용하여 제1 기판(50)과 후속하여 형성되는 제1 절연층(55)에 대해 높은 접착력을 가지도록 제1 기판(50) 상에 형성될 수 있다. 제1 접착층(90)은 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 저압 화학 기상 증착 공정 등을 통해 형성될 수 있으며, 제1 절연층(55)은 산화물을 사용하여 열산화 공정, 라디칼 산화 공정, 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 스핀 코팅 공정, 고밀도 플라즈마-화학 기상 증착 공정 등을 통해 형성될 수 있다.

도 9b를 참조하면, 희생층(60)과 반도체층(65)을 포함하는 제2 기판(70)을 마련한 다음, 반도체층(65) 상에 장벽층(75)과 예비 매립 배선(78)을 형성한다. 장벽층(75)은 금속 및 또는 금속 화합물을 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정, 플라즈마 증대 화학 기상 증착 공정, 진공 증착 공정, 펄스 레이저 증착 공정 등으로 반도체층(65) 상에 증착하여 형성될 수 있다. 예비 매립 배선(78)은 금속, 금속 화합물 및/또는 폴리실리콘을 사용하여 형성될 수 있으며, 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정, 플라즈마 증대 화학 기상 증착 공정, 펄스 레이저 증착 공정, 진공 증착 공정 등을 통해 장벽층(75) 상에 제공될 수 있다.

예비 매립 배선(78) 상에 제2 접착층(95)을 형성한다. 제2 접착층(95)은 실리콘을 포함하는 물질을 사용하여 예비 매립 배선(78)과 후속하여 형성되는 제2 절연층(85)에 대해 우수한 접착력을 갖도록 제2 절연층(85) 상에 형성될 수 있다. 또한, 제2 접착층(95)은 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 저압 화학 기상 증착 공정 등을 통해 형성될 수 있다.

제2 접착층(95) 상에는 제2 절연층(85)을 형성한다. 제2 절연층(85)은 산화물을 사용하여 형성될 수 있으며, 열산화 공정, 라디칼 산화 공정, 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 스핀 코팅 공정, 고밀도 플라즈마-화학 기상 증착 공정 등을 통해 예비 매립 배선(78) 상에 형성될 수 있다.

도 5c를 참조하여 설명한 공정과 실질적으로 동일하거나 유사한 공정을 수행하여 제2 기판(70)의 제2 절연층(85)을 제1 기판(50)의 제1 절연층(55)에 대향시킨 후, 제1 절연층(55)과 제2 절연층(85)을 결합시킴으로써 제1 기판(50)과 제2 기판(70)을 접합시킨다. 이러한 제1 및 제2 절연층(55, 85)의 접합에 따라서 제1 기판(50)과 제2 기판(70) 사이에는 제1 및 제2 절연층(55, 85)을 포함하는 절연 구조물이 형성된다.

본 발명의 실시예들에 있어서, 제1 절연층(55) 및/또는 제2 절연층(85) 상에 잔류하는 불순물들이나 자연 산화막들을 제거하기 위하여 세정 공정을 추가적으로 수행할 수 있다.

제1 및 제2 접합층(90, 95)과 상기 절연 구조물의 형성을 통해 제1 기판(50)과 제2 기판(70)을 보다 강하게 결합시킨 다음, 제2 기판(70)의 반도체층(65)으로부터 희생층(60)을 제거함으로써, 도 8을 참조하여 설명한 기판 구조체와 실질적으로 동일한 구성을 갖는 매립 배선(80)을 포함하는 기판 구조체를 형성할 수 있다.

본 발명의 또 다른 실시예들에 따르면, 도 6을 참조하여 설명한 접합 구조물과 도 8을 참조하여 설명한 제1 및 제2 절연층이 제1 기판과 제2 기판 사이에 모두 배치될 수 있다. 즉, 본 발명의 또 다른 실시예들에 따른 기판 구조체는, 제1 기판, 제1 접합층, 제1 절연층, 제2 절연층, 제2 접합층, 매립 배선, 장벽층 및 제2 기판이 순차적으로 적층된 구조를 가질 수 있다. 다시 말하면, 상기 기판 구조체는 제1 및 제2 기판 사이에 배치된 절연 구조물, 접합 구조물 그리고 추가적인 제1 및 제2 접합층을 구비할 수 있다. 상기 기판 구조체가 이와 같은 구성을 가지는 경우, 제1 기판과 제2 기판 사이의 결합력이 현저하게 향상됨으로써, 제1 및 제2 기판을 안정적으로 결합시킬 수 있다.

도 10은 본 발명의 실시예들에 따른 제1 및 제2 영역이 정의된 기판 구조체의 단면도이다. 도 10에 도시한 기판 구조체에 있어서, 제1 기판(100), 제2 기판(120), 절연층(105), 매립 배선(130) 및 장벽층(125)의 구성 물질들과 구조들은 도 1을 참조하여 설명한 기판 구조체의 구성 요소들의 경우와 실질적으로 동일하거나 유사할 수 있다.

도 10을 참조하면, 상기 기판 구조체는 제1 기판(100), 제2 기판(120), 절연층(105), 매립 배선(130) 및 장벽층(125)을 포함한다. 상기 기판 구조체는 매립 배선(130)이 위치하는 제1 영역(I)과 제1 영역(I)에 인접하는 제2 영역(II)으로 구분된다. 절연층(105), 매립 배선(130) 및 장벽층(125)은 제1 영역(I)의 제1 기판(100)과 제2 기판(120) 사이에 위치하며, 제2 영역(II)에서는 제1 기판(100)과 제2 기판(120)이 직접 접촉된다.

절연층(105)은 제1 기판(100)의 제1 영역(I)에 배치되며, 제1 기판(100)의 제2 영역(II)에는 절연층(105)의 두께와 실질적으로 동일한 두께로 제1 돌출부가 제공된다. 여기서, 상기 제1 돌출부는 제1 기판(100)의 몸체(body)와 일체로 형성될 수 있다. 따라서, 절연층(105)과 제1 돌출부를 구비하는 제1 기판(100)은 전체적으로 평탄한 상부 표면을 가질 수 있다.

제2 기판(120)의 제1 영역(I)에는 절연층(105)에 대응하는 장벽층(125)과 매립 배선(130)이 위치한다. 즉, 상기 기판 구조체의 제1 영역(I)의 제1 기판(100)과 제2 기판(120) 사이에는 절연층(105), 매립 배선(130) 및 장벽층(125)이 순차적으로 배치된다. 제2 기판(120)의 제2 영역(II)에는 제1 기판(100)의 제1 돌출부에 대응하여 제2 돌출부가 마련된다. 따라서, 제2 영역(II)에서 제1 및 제2 기판(100, 120)이 상기 제1 및 제2 돌출부를 개재하여 서로 직접 접촉된다. 이와 같은 제2 돌출부는 제2 기판(120)의 몸체와 일체로 형성될 수 있다. 제2 기판(120)의 제2 돌출부는 장벽층(125)과 매립 배선(130)의 전체적인 두께와 실질적으로 동일한 두께를 가질 수 있다.

장벽층(125)과 매립 배선(130)은 각기 절연층(105)과 실질적으로 동일하거나 유사한 치수를 가질 수 있으며, 제2 기판(120)의 제2 돌출부는 제1 기판(100)의 제1 돌출부와 실질적으로 동일하거나 유사한 사이즈를 가질 수 있다. 본 발명의 실시예들에 있어서, 제1 및 제2 기판(100, 120)이 실질적으로 동일한 반도체 물질을 포함하는 경우에는, 제2 영역(II)에서 제1 기판(100)과 제2 기판(120) 사이의 접합 경계면이 모호해지면서 제1 및 제2 기판(100, 120) 사이의 결합력이 보다 향상될 수 있다.

도 11a 내지 도 11g는 본 발명의 실시예들에 따라 제1 및 제2 영역이 정의된 기판 구조체의 제조 방법을 설명하기 위한 단면도들이다. 도 11a 내지 도 11g에 도시된 방법에 따라 형성된 기판 구조체는 도 10을 참조하여 설명한 기판 구조체와 실질적으로 동일한 구성을 가질 수 있다.

도 11a를 참조하면, 제1 기판(100) 상에 제1 마스크(103)를 형성한다. 제1 마스크(103)는 제1 기판(100)에 대해 식각 선택비를 갖는 물질을 사용하여 형성될 수 있다. 예를 들면, 제1 마스크(103)는 실리콘 질화물, 실리콘 산질화물, 금속 산화물, 포토레지스트 등을 사용하여 형성될 수 있다. 제1 마스크(103)는 제1 기판(100)의 제2 영역(II) 상에 형성되며, 제1 기판(100)의 제1 영역(I)은 제1 마스크(103)의 형성에 따라 노출된다.

제1 마스크(103)를 식각 마스크로 이용하여 노출된 제1 기판(100)의 제1 영역(I)을 부분적으로 식각함으로써 제1 기판(100)의 제1 영역(I)에 제1 리세스를 형성한다. 여기서, 상기 제1 리세스의 사이즈는 후속하여 형성되는 절연층(105)의 사이즈와 실질적으로 동일하다. 제1 기판(100)의 제1 영역(I)에 상기 제1 리세스가 형성됨에 따라, 제1 기판(100)의 제2 영역(II)에는 상기 제1 리세스의 깊이와 실질적으로 동일한 높이를 가지는 제1 돌출부가 형성된다.

도 11b를 참조하면, 제1 기판(100)으로부터 제1 마스크(103)를 제거한 후, 상기 제1 리세스를 채우면서 제1 기판(100) 상에 예비 절연층(도시되지 않음)을 형성한다. 상기 예비 절연층은 산화물을 화학 기상 증착 공정, 고밀도-플라즈마 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 스핀 코팅 공정 등으로 제1 기판(100) 상에 증착하여 형성될 수 있다.

제1 기판(100)의 제2 영역(II)에 위치하는 상기 예비 절연층을 제거하여 제1 영역(I)에 절연층(105)을 형성한다. 절연층(105)은 화학 기계적 연마 공정 및/또는 에치 백(etch-back) 공정을 이용하여 형성될 수 있다. 본 발명의 실시예들에 있어서, 절연층(105)은 제1 마스크(103)에 의해 노출되는 제1 기판(100)의 제1 영역(I)에만 형성된다. 이 경우, 제1 기판(10)의 제2 영역(II)에 위치하는 상기 제1 돌출부는 제1 영역(I)의 제1 리세스를 채우는 절연층(105)의 두께와 실질적으로 동일한 높이를 가질 수 있다.

도 11c를 참조하면, 제3 영역(III) 및 제4 영역(IV)이 정의된 제2 기판(120)을 형성한다. 여기서, 제2 기판(120)의 제3 영역(III)은 제1 기판(100)의 제1 영역(I)에 대응되며, 제2 기판(120)의 제4 영역(IV)은 제1 기판(100)의 제2 영역(II)에 대응된다. 제1 및 제2 기판(100, 120)의 본딩 시에, 제2 기판(120)을 뒤집어서 제1 기판(100)에 결합시키기 때문에 도 7b에 도시된 제1 기판(100)의 제1 및 제2 영역(I, II)과 도 7c에 도시된 제2 기판(120)의 제3 및 제4 영역(III, IV)은 서로 대응된다.

본 발명의 실시예들에 있어서, 도 3을 참조하여 설명한 이온 주입 공정과 실질적으로 동일하거나 유사한 격자 결함 생성 공정을 수행하여 제2 기판(120)을 반도체층(115)과 희생층(110)으로 구분한다. 그러나, 반도체층(115)에 추가적으로 희생층(110)을 부착하여 제2 기판(120)을 구성할 수도 있다.

도 11d를 참조하면, 반도체층(115)과 희생층(110)을 갖는 제2 기판(120) 상에 제2 마스크(123)를 형성한다. 제2 마스크(123)는 제2 기판(120)의 제4 영역(IV) 상에 형성되며, 이러한 제2 마스크(123)의 형성에 따라 제2 기판(120)의 제3 영역(III)이 노출된다. 제2 마스크(123)는 제2 기판(120)에 대해 식각 선택비를 갖는 물질을 사용하여 형성된다. 예를 들면, 제2 마스크(123)는 실리콘 질화물, 실리콘 산질화물, 포토레지스트, 금속 산화물 등을 사용하여 형성될 수 있다.

제2 마스크(123)를 식각 마스크로 이용하여 노출된 제2 기판(120)의 제3 영역(III)을 부분적으로 식각한다. 이에 따라, 제2 기판(120)의 제3 영역(III)에는 제2 리세스가 형성되며, 제2 기판(120)의 제4 영역(IV)에는 제2 돌출부가 형성된다. 상기 제2 리세스는 상기 제2 돌출부는 높이와 실질적으로 동일한 깊이를 가질 수 있으며, 제2 기판(120)의 제2 돌출부는 제1 기판(100)의 제1 돌출부와 실질적으로 동일한 사이즈를 가질 수 있다.

도 11e를 참조하면, 제2 기판(120)으로부터 제2 마스크(123)를 제거한 후, 상기 제2 돌출부가 형성된 제2 기판(120) 상에 예비 장벽층(128)과 도전층(133)을 형성한다. 예비 장벽층(128)과 도전층(133)을 형성하는 공정들은 도 2b 또는 도 5b를 참조하여 설명한 공정들과 실질적으로 동일하거나 유사하다. 이 경우, 예비 장벽층(128)은 도 2b에 나타낸 장벽층(35) 또는 도 5b에 도시한 장벽층(75)과 실질적으로 동일한 물질을 사용하여 형성될 수 있으며, 도전층(133)은 도 2b를 참조하여 설명한 예비 매립 배선(38) 또는 도 5b를 참조하여 설명한 예비 매립 배선(75)과 실질적으로 동일한 물질을 사용하여 형성될 수 있다.

본 발명의 실시예들에 따르면, 제2 기판(120)이 상기 제2 리세스와 제2 돌출부를 갖기 때문에, 제3 영역(III)과 제4 영역(IV)이 경계에서 예비 장벽층(128) 및 도전층(133)에 단차들이 발생된다. 즉, 제4 영역(IV)의 제2 돌출부 상에 위치하는 예비 장벽층(128) 및 도전층(133)의 제2 부분들이 제3 영역(III)의 제2 리세스 상에 형성되는 예비 장벽층(128) 및 도전층(133)의 제1 부분들에 비하여 높은 높이로 형성된다.

도 11f를 참조하면, 제2 기판(120)의 제4 영역(IV)에 위치하는 예비 장벽층(128) 및 도전층(133)의 제2 부분들을 제거하여, 제2 기판(120)의 제3 영역(III)에 장벽층(125)과 매립 배선(130)을 형성한다. 장벽층(125)과 매립 배선(130)은, 예를 들면, 화학 기계적 연마 공정을 이용하여 형성될 수 있다.

상술한 바와 같이, 상기 제2 리세스의 깊이가 상기 제2 돌출부의 높이와 실질적으로 동일하기 때문에, 장벽층(125)과 매립 배선(130)의 전체적인 두께는 상기 제2 돌출부의 높이와 실질적으로 동일하게 형성된다. 또한, 장벽층(125)과 매립 배선(130)의 전체적인 사이즈는 제1 기판(100) 상에 위치하는 절연층(105)과 실질적으로 동일하게 형성될 수 있다.

도 11g를 참조하면, 제2 기판(120)의 제3 및 제4 영역(III, IV)이 각기 제1 기판(100)의 제1 및 제2 영역(I, II)에 대응되도록 제1 기판(100)에 대해 제2 기판(120)을 정렬시킨 다음, 제1 기판(100)과 제2 기판(120)을 본딩시킨다. 제1 및 제2 기판(100, 120)을 결합시키는 과정은 도 2c 또는 5c를 참조하여 설명한 공정들과 실질적으로 동일하거나 유사하다.

제1 및 제2 기판(100, 120)이 동일한 물질을 포함하는 경우, 제1 기판(100)의 제1 돌출부와 제2 기판(120)의 제2 돌출부가 서로 접합되기 때문에 기판 구조체의 제1 영역(II)에서 제1 및 제3 기판(100, 120) 사이의 경계가 모호해지면서 제1 기판(100)과 제2 기판(120) 사이의 결합력이 향상됨으로써, 제1 기판(100)을 보다 견고하게 제2 기판(120)에 결합시킬 수 있다.

이 후에, 화학 기계적 연마 공정, 그라인딩 공정, 식각 공정, 클리빙 공정 등을 이용하여 반도체층(115)으로부터 희생층(110)을 제거함으로써, 도 10을 참조하여 설명한 기판 구조체와 실질적으로 동일한 구성을 갖는 기판 구조체를 형성한다.

도 12는 본 발명의 다른 실시예들에 따른 기판 구조체의 제1 기판의 형성 방법을 설명하기 위한 단면도이다.

도 12를 참조하면, 제1 기판(100)의 제2 영역(II) 상에 제1 기판(100)의 제1 영역(I)을 노출시키는 제1 마스크(103)를 형성한다. 제1 마스크(130)는 도 11a를 참조하여 설명한 공정과 실질적으로 동일하거나 유사한 공정을 이용하여 형성될 수 있다.

제1 마스크(103)에 의해 노출되는 제1 기판(100)의 제1 영역(I)에 불순물들을 주입하여 결함 영역(101)을 형성한다. 결함 영역(101)은, 예를 들면, 수소 이온들과 같은 불순물들을 이온 주입 공정으로 주입하여 형성될 수 있다. 결함 영역(101)에는 주입된 불순물들에 의해 격자 결함들이 생성된다. 이러한 격자 결함들을 갖는 결함 영역(101)은 통상적인 반도체 물질 보다 산화되기 쉽기 때문에, 결함 영역(101)을 용이하게 절연층으로 변화시킬 수 있다.

제1 기판(100) 상에 제1 마스크(103)가 형성된 상태에서 제1 기판(100)의 결함 영역(101)을 산화시켜 제1 영역(I)에 절연층(도시되지 않음)을 형성한다. 여기서, 결함 영역(101)으로부터 형성된 절연층은 도 11a를 참조하여 설명한 절연층(105)과 실질적으로 동일한 사이즈로 형성된다. 즉, 결함 영역(101)은 도 11a를 참조하여 설명한 제1 리세스와 실질적으로 동일한 사이즈를 가질 수 있다. 이에 따라, 제1 기판(100)의 제2 영역(II)에는 상기 절연층에 대응하는 제1 돌출부가 제공된다.

전술한 공정들에 따라 상기 절연층이 형성된 제1 기판(100)에 도 7b 내지 도 7g를 참조하여 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 통하여 제2 기판(도시되지 않음)에 결합시킴으로써 기판 구조체를 형성한다. 이 경우, 상기 기판 구조체는 도 10을 참조하여 설명한 기판 구조체와 실질적으로 동일한 구조를 가질 수 있다.

도 13은 본 발명의 다른 실시예들에 따른 제1 및 제2 영역이 정의된 기판 구조체의 단면도이다.

도 13을 참조하면, 상기 기판 구조체는 제1 기판(150), 제2 기판(170), 제1 및 제2 절연층(155, 185)을 구비하는 절연 구조물, 장벽층(175), 그리고 매립 배선(180)을 포함한다. 도 13에 도시한 기판 구조체는 상기 절연 구조물을 제외하면 도 10을 참조하여 설명한 기판 구조체와 실질적으로 동일한 구성을 가질 수 있다.

상기 절연 구조물은 상기 기판 구조체의 제1 영역(I) 및 제2 영역(II) 모두에 위치한다. 구체적으로는, 상기 절연 구조물은 제1 기판(150) 상에 형성된 제1 절연층(155)과 제2 기판(170) 및 매립 배선(180) 상에 형성된 제2 절연층(185)을 포함한다. 제2 기판(170)은 제1 영역(I)에 배치된 장벽층(175) 및 매립 배선(180)에 대응하여 제2 영역(II)에 형성된 돌출부를 구비한다. 제1 및 제2 절연층(155, 185)은 도 4를 참조하여 설명한 제1 및 제2 절연층(55, 85)과 각기 실질적으로 동일한 물질을 포함한다.

도 13에 도시한 바와 같이, 제1 및 제2 기판(150, 170)이 상기 절연 구조물을 통하여 서로 결합되는 경우에는 제1 및 제2 절연층(155, 185)의 접합에 따라 제1 기판(150)과 제2 기판(170)이 보다 강한 접합력으로 결하될 수 있다.

도 14a 내지 도 14c는 본 발명의 다른 실시예들에 따라 제1 및 제2 영역이 정의된 기판 구조체를 제조하는 방법을 설명하기 위한 단면도들이다. 도 14a 내지 도 14c에 도시한 방법에 따라 제조된 기판 구조체는 도 10을 참조하여 설명한 기판 구조체와 실질적으로 동일한 구조를 가질 수 있다.

도 14a를 참조하면, 도 5a를 참조하여 설명한 공정과 실질적으로 동일하거나 유사한 공정을 수행하여 제1 영역(I) 및 제2 영역(II)이 정의된 제1 기판(150) 상에 제1 절연층(155)을 형성한다.

도 14b를 참조하면, 제3 영역(III) 및 제4 영역(IV)이 정의되고, 희생층(160)과 반도체층(165)이 구분된 제2 기판(170)의 제3 영역(III)에 장벽층(175)과 매립 배선(180)을 형성한다. 여기서, 장벽층(175)과 매립 배선(180)은 도 11e를 참조하여 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 통하여 형성될 수 있다.

제3 영역(III)에 장벽층(175)과 매립 배선(180)이 형성됨에 따라, 제2 기판(170)의 제4 영역(IV)에는 돌출부가 형성된다. 이와 같은 돌출부는 제2 기판(170)의 몸체와 일체로 형성될 수 있다.

장벽층(175), 매립 배선(180) 및 상기 돌출부를 갖는 제2 기판(170) 상에 제2 절연층(185)을 형성한다. 제2 절연층(185)을 형성하는 공정은 도 5b를 참조하여 설명한 공정과 실질적으로 동일하거나 유사하다. 제2 절연층(185)은 제2 기판(170)의 제3 및 제4 영역(III, IV) 상에 형성된다. 즉, 제2 절연층(185)은 제3 영역(III)에 위치하는 매립 배선(180) 및 제4 영역(IV)에 위치하는 상기 돌출부 상에 형성된다.

도 14c를 참조하면, 제1 기판(150)의 제1 절연층(155)과 제2 기판(170)의 제2 절연층(185)을 서로 마주보도록 제1 및 제2 기판(150, 170)을 정렬시킨 다음, 도 5c를 참조하여 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 수행함으로써 제2 기판(170)을 제1 기판(150)에 결합시킨다. 전술한 바와 유사하게, 제1 기판(150)과 제2 기판(170) 사이에 제1 및 제2 절연층(155, 185)을 구비하는 절연 구조물이 형성되기 때문에, 제1 및 제2 기판(150, 170)이 보다 강한 접합력으로 결합될 수 있다.

도 15는 본 발명의 또 다른 실시예들에 따른 제1 및 제2 영역이 정의된 기판 구조체의 단면도이다. 도 15에 있어서, 상기 기판 구조체는 제2 영역(II)에 배치된 보상층(240)을 제외하면 도 10을 참조하여 설명한 기판 구조체와 실질적으로 동일한 구조를 가진다.

도 15를 참조하면, 상기 기판 구조체는 제1 기판(200), 절연층(205), 장벽층(230), 매립 배선(235), 제2 기판(220) 그리고 보상층(240)을 구비한다. 절연층(205), 장벽층(230) 및 매립 배선(235)은 상기 기판 구조체의 제1 영역(I)에 위치하며, 보상층(240)은 상기 기판 구조체의 제2 영역(II)에 배치된다.

본 발명의 실시예들에 있어서, 보상층(240)은 장벽층(230) 및 매립 배선(235)의 전체적인 두께와 실질적으로 동일한 두께를 가질 수 있다. 제1 기판(200)의 제2 영역(II)에는 보상층(240)에 대응하는 돌출부가 제공된다. 상기 돌출부는 제1 기판(200)의 몸체와 일체로 형성될 수 있다. 보상층(240)의 형성에 따라, 제2 기판(220)은 평탄한 저면을 가질 수 있다. 보상층(240)은 제1 기판(200) 및/또는 제2 기판(220)과는 상이한 물질을 포함할 수 있지만, 실질적으로 동일한 물질로 구성될 수도 있다. 예를 들면, 보상층(240)은 도핑되지 않은 폴리실리콘이나 전술한 반도체 물질로 이루어질 수 있다.

도 16a 내지 도 16e는 본 발명의 또 다른 실시예들에 따른 제1 및 제2 영역이 정의된 기판 구조체의 제조 방법을 설명하기 위한 단면도들이다. 도 16a 내지 도 16e에 도시한 방법에 따라 수득된 기판 구조체는 도 15을 참조하여 전술한 기판 구조체와 실질적으로 동일한 구조를 가질 수 있다.

도 16a를 참조하면, 제1 및 제2 영역(I, II)을 갖는 제1 기판(200) 상에 절연층(205)을 형성한다. 절연층(205)은 도 11b 또는 도 12를 참조하여 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 통하여 제1 기판(200)의 제1 영역(I)에 형성될 수 있다.

도 16b를 참조하면, 도 3 또는 도 11c를 참조하여 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 수행하여 제3 및 제4 영역(III, IV)을 갖는 제2 기판(220)을 희생층(210)과 반도체층(215)으로 구분한다.

도 16c를 참조하면, 제2 기판(220) 상에 예비 장벽층(228)과 도전층(233)을 순차적으로 형성한다. 예비 장벽층(228)과 도전층(233)은 도 2b를 참조하여 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 통하여 형성될 수 있다. 예비 장벽층(228)과 도전층(233) 제2 기판(220)의 제3 및 제4 영역(III, IV)에 모두 형성된다.

도 16d를 참조하면, 제3 영역(III)에 위치하는 도전층(233)의 제1 부분 상에 마스크(238)를 형성한다. 마스크(238)는 도전층(233) 및 예비 장벽층(228)에 대하여 식각 선택비를 갖는 물질을 사용하여 형성될 수 있다. 예를 들면, 마스크(238)는 실리콘 질화물, 실리콘 산질화물, 포토레지스트, 금속 산화물, 실리콘 산화물 등을 사용하여 형성될 수 있다. 또한, 마스크(238)는 사진 식각 공정을 이용하여 도전층(233)의 제1 부분 상에 형성될 수 있다.

마스크(238)를 식각 마스크로 이용하여 제4 영역(IV)에 위치하는 도전층(233)과 예비 장벽층(228)의 제2 부분들을 제거함으로써, 제2 기판(220)의 제3 영역(III)에 장벽층(230)과 매립 배선(235)을 형성한다.

도 16e를 참조하면, 장벽층(230)과 매립 배선(235)의 형성에 따라 노출되는 제2 기판(220)의 제4 영역(IV) 상에 보상층(240)을 형성한다. 보상층(240)은 장벽층(230)과 매립 배선(235)의 전체적인 두께와 실질적으로 동일한 두께로 형성될 수 있다. 또한, 보상층(240)은 도핑되지 않은 폴리실리콘 또는 상술한 반도체 물질을 사용하여 형성될 수 있다.

본 발명의 실시예들에 따르면, 매립 배선(235)으로부터 마스크(238)를 제거한 후에 예비 보상층(도시되지 않음)을 형성한다. 상기 예비 보상층은 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정 등을 통해 형성될 수 있다. 이어서, 매립 배선(235)이 노출될 때까지 제3 영역(III)의 상기 예비 보상층을 제거하여 제4 영역(IV)에 보상층(240)을 형성한다. 이 경우, 보상층(240)은 화학 기계적 연마 공정 및/또는 에치-백 공정을 이용하여 형성될 수 있다. 본 발명의 다른 실시예들에 있어서, 매립 배선(235)으로부터 마스크(238)를 제거하지 않고 노출된 제2 기판(220)의 제4 영역(IV)에 대하여 선택적 에피택시얼 성장 공정을 수행하여 보상층(240)을 형성할 수 있다. 이 경우, 보상층(240)은 제2 기판(220)과 일체로 형성될 수 있다. 또한, 보상층(240)의 표면 상태를 개선하기 위하여 화학 기계적 연마 공정을 추가적으로 수행할 수 있다.

제2 기판(220)의 제3 및 제4 영역(III, IV)이 제1 기판(200)의 제1 및 제2 영역(I, II)에 각기 대응되도록 제2 기판(220)을 제1 기판(200)에 대해 정렬한 후, 제1 기판(200)과 제2 기판(220)을 결합시키고 희생층(210)을 제거하여 도 15에 도시한 기판 구조체와 실질적으로 동일한 구성을 갖는 기판 구조체를 형성한다.

도 17은 본 발명의 또 다른 실시예들에 따른 제1 및 제2 영역이 정의된 기판 구조체의 단면도이다. 도 17에 도시한 기판 구조체는 제2 영역(II)에 배치된 보상 구조물을 제외하면 도 10 또는 도 15을 참조하여 설명한 기판 구조체와 실질적으로 동일한 구성을 가질 수 있다.

도 17에 도시한 바와 같이, 상기 기판 구조체는 제1 기판(250), 제2 기판(275), 절연층(260), 매립 배선(285), 장벽층(280) 그리고 상기 보상 구조물을 포함한다. 절연층(260), 매립 배선(285) 및 장벽층(280)은 상기 기판 구조체의 제1 영역(I)에 배치되고, 상기 보상 구조물은 상기 기판 구조체의 제2 영역(II)에 위치한다.

상기 보상 구조물은 제1 보상층(255) 및 제2 보상층(290)을 구비한다. 제1 보상층(255)은 절연층(260)과 실질적으로 동일한 두께를 가질 수 있으며, 제2 보상층(290)은 매립 배선(285) 및 장벽층(280)의 두께의 합과 실질적으로 동일한 두께를 가질 수 있다. 제1 및 제2 보상층(255, 290)은 각기 도핑되지 않은 폴리실리콘 또는 반도체 물질을 포함할 수 있다. 또한, 제1 및 제2 보상층(255, 290)은 동일한 물질을 포함할 수 있지만, 서로 상이한 물질로 구성될 수 있다.

본 발명의 실시예들에 있어서, 제1 및 제2 보상층(255, 290)이 동일한 물질로 이루어질 경우, 제1 보상층(255)과 제2 보상층(290) 사이의 접합 경계면이 모호해지면서 제1 기판(200)과 제2 기판(275) 사이에 보다 강한 결합력을 제공할 수 있다.

도 18a 내지 도 18c는 본 발명의 또 다른 실시예들에 따른 제1 및 제2 영역이 정의된 기판 구조체의 제조 방법을 설명하기 위한 단면도들이다. 도 18a 내지 도 18c에 도시한 방법에 따라 얻어진 기판 구조체는 도 17을 참조하여 설명한 기판 구조체와 실질적으로 동일한 구조를 가질 수 있다.

도 18a를 참조하면, 제1 및 제2 영역(I, II)이 구분된 제1 기판(250)의 제2 영역(II) 상에 제1 보상층(255)을 형성한다. 제1 보상층(255)은 도 12e를 참조하여 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 이용하여 형성될 수 있다. 본 발명의 실시예들에 따르면, 제1 기판(250) 상에 제1 예비 보상층(도시되지 않음)을 형성한 후, 제2 영역(II)의 상기 제1 예비 보상층 상에 마스크(258)를 형성한다. 마스크(258)를 식각 마스크로 이용하여 제1 영역(I)에 위치하는 상기 예비 보상층을 제거함으로써, 제2 영역(II)에 제1 보상층(255)을 형성한다.

도 18b를 참조하면, 제1 보상층(255) 대응하는 절연층(260)을 제1 기판(250)의 제1 영역(I)에 형성한다. 절연층(260)은 제1 보상층(255)과 실질적으로 동일한 두께로 형성될 수 있다. 본 발명의 실시예들에 따르면, 절연층(260)은 제1 보상층(255)의 형성에 따라 노출되는 제1 기판(250)의 제1 영역(I)을 산화시켜 형성될 수 있다. 본 발명의 다른 실시예들에 있어서, 제1 보상층(255)을 덮으면서 제1 기판(250) 상에 예비 절연층(도시되지 않음)을 형성한 다음, 제1 보상층(255)이 노출될 때까지 상기 예비 절연층을 부분적으로 제거하여 절연층(260)을 형성할 수 있다. 이 경우, 상기 예비 절연층은 화학 기계적 연마 공정 및/또는 식각 공정을 이용하여 부분적으로 제거될 수 있다.

도 18c를 참조하면, 도 16e를 참조하여 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 수행하여 제3 및 제4 영역(III, IV)을 갖는 제2 기판(275) 상에 장벽층(280), 매립 배선(285) 및 제2 보상층(290)을 형성한다. 여기서, 제2 보상층(290)은 제1 보상층(55)과 동일할 물질을 사용하여 형성될 수 있지만, 제1 및 제2 보상층(255, 290)은 서로 상이한 물질을 사용하여 형성될 수도 있다.

제1 기판(250)의 절연층(260) 및 제1 보상층(255)과 제2 기판(275)의 매립 배선(285) 및 제2 보상층(290)을 각기 대응시킨 다음, 제2 기판(275)을 제1 기판(250)에 결합시켜 도 17에 도시한 기판 구조체와 실질적으로 동일한 구성을 가지는 기판 구조체를 형성한다. 제1 및 제2 보상층(255, 290)이 실질적으로 동일한 물질로 이루어질 경우, 상술한 바와 같이 제1 및 제2 기판(250, 275)이 보다 강하게 결합될 수 있다.

이하, 본 발명의 예시적인 실시예들에 따라 매립 배선을 갖는 기판 구조체가 적용된 다양한 반도체 장치들과 그 제조 방법들을 첨부된 도면들을 참조하여 상세하게 설명한다.

도 19는 본 발명의 실시예들에 따른 기판 구조체를 구비하는 반도체 장치를 설명하기 위한 단면도이다. 도 19에 도시된 기판 구조체는 도 1을 참조하여 설명한 기판 구조체와 실질적으로 동일한 구성으로 도시되지만, 도 4, 도 10, 도 13, 도 15 또는 도 17을 참조하여 설명한 다양한 기판 구조체들과 실질적으로 동일하거나 유사한 구성을 가질 수도 있다.

도 19를 참조하면, 상기 반도체 장치는 기판 구조체와 상기 기판 구조체 상에 형성된 트랜지스터들을 포함한다. 상기 기판 구조체는 제1 기판(300), 절연층(305), 매립 배선(310), 장벽층(315) 및 반도체층(320)을 포함한다. 즉, 상기 기판 구조체는 도 1을 참조하여 설명한 기판 구조체의 제2 기판(30)이 반도체층(320)으로 대체된 구성을 가진다.

반도체층(320) 상에는 소자 영역을 한정하는 소자 분리막(323)이 형성되며, 상기 소자 영역 상에는 게이트 구조물이 배치된다. 상기 게이트 구조물들은 각기 게이트 절연막(325), 게이트 전극(328) 및 게이트 마스크(330)를 구비하며, 이러한 게이트 구조물의 측벽 상에는 스페이서(333)가 형성된다.

게이트 절연막(325)은 실리콘 산화물 또는 금속 산화물을 포함할 수 있으며, 게이트 전극(328)은 불순물들이 도핑된 폴리실리콘, 금속 및/또는 금속 화합물로 구성될 수 있다. 게이트 마스크(330)와 스페이서(333)는 각기 실리콘 질화물 또는 실리콘 산질화물로 이루어질 수 있다.

상기 소자 영역의 게이트 구조물들 사이에는 제1 및 제2 불순물 영역(335, 338)이 형성된다. 예를 들면, 제1 불순물 영역(335)은 각 트랜지스터의 드레인 영역에 해당될 수 있고, 제2 불순물 영역(338)은 상기 트랜지스터들의 공통 소스 영역에 대응될 수 있다.

반도체층(320)과 장벽층(315)을 관통하여 매립 배선(310)에 접촉되는 콘택 또는 플러그(340)가 형성된다. 콘택 또는 플러그(340)는 매립 배선(310)과 제2 불순물 영역(338)을 전기적으로 연결시킨다. 플러그(340)는 반도체층(320)과 장벽층(315)을 부분적으로 식각하여 매립 배선(310)을 노출시키는 홀(도시되지 않음)을 형성한 다음, 이와 같은 홀에 도전 물질을 채워 형성될 수 있다. 본 발명의 실시예들에 따르면, 상기 트랜지스터들이 반도체 장치의 워드 라인으로 기능하는 경우에, 매립 배선(310)은 비트 라인으로 기능할 수 있다. 또한, 매립 배선(310)은 주변 회로 영역의 소자들을 전기적으로 연결시키는 연결 배선으로 사용될 수도 있다. 낮은 저항을 갖는 매립 배선(310)이 워드 라인 아래의 기판 구조체에 매립되기 때문에, 상기 반도체 장치의 동작 특성을 개선할 수 있을 뿐만 아니라, 상기 반도체 장치의 집적도를 크게 향상시킬 수 있다.

도 20은 본 발명의 다른 실시예들에 따른 기판 구조체를 구비하는 반도체 장치를 설명하기 위한 단면도이다. 도 20에 도시한 반도체 장치는 도 1을 참조하여 설명한 기판 구조체와 실질적으로 동일하거나 유사한 구성을 갖는 기판 구조체를 포함한다. 즉, 도 1에 도시한 기판 구조체를 이용하여 도 20에 도시된 바와 같은 반도체 장치를 제조할 수 있다.

도 20을 참조하면, 상기 반도체 장치는, 제1 영역(I) 및 제2 영역(II)을 갖는 기판 구조체(350), 제1 영역(I)에 위치하는 제1 트랜지스터들 그리고 제2 영역(II)에 배치되는 제2 트랜지스터들을 포함한다. 상기 기판 구조체의 제1 영역(I)은 상기 반도체 장치의 단위 셀들이 구비되는 셀 영역에 해당될 수 있으며, 제2 영역(II)은 단위 셀들을 제어하기 위한 소자들이 형성되는 주변 회로 영역에 해당될 수 있다. 본 발명의 실시예들에 있어서, 상기 제1 트랜지스터들은 수직 채널을 갖는 트랜지스터들에 해당되며, 상기 제2 트랜지스터들은 수평 채널을 갖는 플래너(planar) 트랜지스터들에 해당된다. 예를 들면, 상기 제1 트랜지스터들은 수직 필라(vertical pillar)형 트랜지스터들일 수 있으며, 상기 제2 트랜지스터들은 MOS 트랜지스터들일 수 있다. 상기 제1 트랜지스터는 실질적으로 실린더 형태의 액티브 패턴을 전체적으로 감싸는 게이트 전극을 포함할 수 있으며, 이 경우에 상기 제1 트랜지스터는 수직 필라 트랜지스터(vertical pillar transistor)에 상응할 수 있다. 또한, 상기 제1 트랜지스터는 원기둥이나 다각 기둥 형상의 액티브 패턴의 양측면과 같이 두 개의 면들에 접하는 스페이서 형태의 게이트 전극을 포함할 수 있으며, 이 경우에 상기 제1 트랜지스터는 수직 채널 트랜지스터(vertical channel transistor)에 해당될 수 있다.

상기 기판 구조체는 제1 기판(350), 절연층(353), 제1 매립 배선 패턴(395), 제2 매립 배선 패턴(396), 제1 장벽층 패턴(392) 및 제2 장벽층 패턴(393)을 구비한다. 제1 및 제2 매립 배선 패턴(395, 396)과 제1 및 제2 장벽층 패턴(392, 393)은 각기 제1 및 제2 트랜지스터들의 아래에 위치한다. 도 1을 참조하여 설명한 기판 구조체에 있어서, 제2 기판이 식각 공정들을 거쳐 다수의 액티브 구조물들로 변화되는 점을 제외하면 도 20에 도시된 기판 구조체는 도 1에 도시한 기판 구조체와 그 구성이 실질적으로 동일하다.

제1 영역(I)에 배치되는 상기 제1 트랜지스터들은 각기 제1 액티브 패턴(386), 제1 불순물 영역(383), 제2 불순물 영역(406), 제1 게이트 절연막(400) 및 제1 게이트 전극(403)을 구비한다.

제1 액티브 영역(386)은 상기 제2 기판을 식각하여 형성된다. 제1 액티브 영역(386)은 원형 또는 다각형 필라와 같은 형상을 가질 수 있다. 제1 액티브 영역(386)은 제1 방향을 따라 연장되는 제1 매립 배선 패턴(395) 및 제1 장벽층(392) 상에 형성된다. 제1 게이트 전극(403)은 상기 제1 방향과 실질적으로 직교하는 제2 방향을 따라 연장될 수 있다.

제1 불순물 영역(383)은 제1 액티브 패턴(386)의 중앙부에 배치되며, 제2 불순물 영역(406)은 제1 액티브 패턴(386)의 상부(upper portion)에 위치한다. 예를 들면, 제1 액티브 패턴(386)의 상부와 하부 사이에는 단차가 형성되며, 제1 불순물 영역(383)은 이러한 단차에 형성될 수 있다. 상기 제1 트랜지스터의 제1 채널 영역은 제1 및 제2 불순물 영역(383, 406) 사이의 제1 액티브 패턴(386)의 상부를 따라 형성된다.

게이트 절연막(400)은 제1 액티브 패턴(386)의 상부 상에 형성되며, 제1 게이트 전극(403)은 제1 게이트 절연막(400)이 형성된 제1 액티브 패턴(386)의 상부를 감싸면서 상기 제2 방향으로 연장된다. 제1 게이트 전극(403)이 상기 반도체 장치의 워드 라인으로 기능하는 경우, 제1 매립 배선 패턴(395)은 상기 반도체 장치의 비트 라인의 역할을 수행할 수 있다. 이 경우, 제1 매립 배선 패턴(395)이 낮은 저항을 가지면서 상기 제1 방향으로 연장되기 때문에 상기 반도체 장치의 전기적 특성을 향상시킬 수 있다. 또한, 제1 매립 배선 패턴(395)이 제1 게이트 전극(403) 보다 낮은 위치에서 상기 기판 구조체에 매립되기 때문에, 상기 반도체 장치의 집적도를 크게 증가시킬 수 있다.

제2 영역(II)에서 상기 제2 트랜지스터들은 각기 제2 액티브 패턴(389) 상에 위치한다. 상기 제2 트랜지스터들은 각기 제2 게이트 절연막(409), 제2 게이트 전극(412), 게이트 마스크(415), 스페이서(418), 제3 불순물 영역(421), 그리고 제4 불순물 영역(424)을 포함한다. 이에 따라, 상기 제2 트랜지스터들은 상기 기판 구조체에 대해 실질적으로 수평한 방향을 따라 형성되는 제2 채널 영역들을 구비할 수 있다.

제2 영역(II)의 제2 액티브 패턴(389) 아래에는 제2 장벽층 패턴(393)과 제2 매립 배선 패턴(396)이 배치된다. 제2 매립 배선 패턴(396)은 상기 반도체 장치의 상기 제2 트랜지스터들을 전기적으로 연결시키는 연결 배선의 역할을 수행할 수 있다. 이에 따라, 낮은 저항을 갖는 제2 매립 배선 패턴(396)을 통해 상기 반도체 장치의 전기적 특성을 더욱 향상시킬 수 있는 동시에, 제2 매립 배선 패턴(396)이 제2 트랜지스터들 낮은 위치에서 상기 기판 구조체에 매립되기 때문에 상기 반도체 장치의 집적도를 보다 크게 개선할 수 있다.

상기 기판 구조체 상에는 제1 영역(I)의 제1 액티브 패턴(386)의 하부와 제2 영역(II)의 제2 액티브 패턴(389)을 덮는 제1 층간 절연막(398)이 배치되며, 제1 층간 절연막(398) 상에는 상기 제1 및 제2 트랜지스터들을 커버하는 제2 층간 절연막(428)이 위치한다. 제1 영역(II)에 있어서, 제1 게이트 전극(403)과 제1 액티브 패턴(386)의 상부는 제1 층간 절연막(398)으로부터 돌출된다. 제1 및 제2 층간 절연막(398, 428)은 각기 BPSG, PSG, SOG, USG, FOX, FSG, TOSZ, TEOS, PE-TEOS, HDP-CVD 산화물 등과 같은 산화물을 포함할 수 있다. 본 발명의 실시예들에 있어서, 제1 및 제2 층간 절연막(398, 428)은 각기 평탄화(planarization) 공정을 통해 평탄한 상면을 구비할 수도 있다.

도 21a 내지 도 21g는 도 20을 참조하여 설명한 기판 구조체를 구비하는 반도체 장치의 제조 방법을 설명하기 위한 단면도들이다.

도 21a를 참조하면, 제1 기판(350), 절연층(353), 매립 배선(356), 장벽층(359) 및 반도체층(362)을 포함하는 기판 구조체를 마련한다. 도 21a에 도시된 기판 구조체는 제1 영역(I) 및 제2 영역(II)으로 구분된 점을 제외하면 도 1을 참조하여 설명한 기판 구조체와 실질적으로 동일하거나 유사한 구성을 가진다. 또한, 도 21a에 도시된 기판 구조체는 도 2a 내지 도 2c를 참조하여 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 통해 형성될 수 있다.

반도체층(362) 상에 마스크층(도시되지 않음)을 형성한 다음, 상기 마스크층을 식각하여 상기 기판 구조체의 제1 영역(I) 상에 제1 마스크(365)를 형성하며, 상기 기판 구조체의 제2 영역(II) 상에 제2 마스크(368)를 형성한다. 제1 및 제2 마스크(365, 368)는 반도체층(362)에 대해 식각 선택비를 갖는 물질을 사용하여 형성될 수 있다. 예를 들면, 제1 및 제2 마스크(365, 368)는 실리콘 질화물이나 실리콘 산질화물을 사용하여 형성될 수 있다. 또한, 제1 및 제2 마스크(365, 368)는 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착공정 등을 이용하여 형성될 수 있다. 본 발명의 실시예들에 있어서, 제2 마스크(368)는 제1 마스크(365) 보다 실질적으로 넓은 폭으로 형성될 수 있다. 또한, 제1 마스크(365)는 원 기둥이나 다각 기둥과 같은 필라(pillar) 구조를 가질 수 있으며, 원형이나 사각형 등과 같은 다각형의 단면 형상을 가질 수 있다. 제2 마스크(368)는 반도체층(362) 상에서 제1 방향을 따라 연장되는 라인(line) 또는 바(bar)의 형상을 가질 수 있다. 상기 기판 구조체의 제1 영역(I)에는 복수의 제1 마스크(365)들이 형성될 수 있으며, 제2 영역(II)에도 복수의 제2 마스크(368)들이 형성될 수 있다.

도 21b를 참조하면, 제1 및 제2 마스크(365, 368)를 식각 마스크들로 사용하여 반도체층(362)을 부분적으로 식각함으로써, 제1 영역(I)에 제1 액티브 패턴의 상부(371)를 형성하고 제2 영역(II)에 제2 액티브 패턴의 상부(374)를 형성한다. 제1 및 제2 액티브 패턴의 상부들(371, 374)은 각기 이방성 식각 공정으로 반도체층(362)을 식각하여 형성될 수 있다. 여기서, 상기 기판 구조체의 제1 영역(I)에 복수의 제1 액티브 패턴의 상부(371)들이 형성될 수 있는 한편, 제2 영역(II)에도 복수의 제2 액티브 패턴의 상부(374)들이 형성될 수 있다.

본 발명의 실시예들에 따르면, 제1 액티브 패턴의 상부(371)는 제1 마스크(365)의 구조에 따라 원기둥 또는 다각 기둥의 필라 형상을 가질 수 있으며, 원형이나 다각형의 단면 형상을 가질 수 있다. 또한, 제2 액티브 패턴의 상부(374)도 제2 마스크(368)의 형상에 따라 상기 제1 방향과 실질적으로 평행한 방향으로 연장되는 라인 또는 바와 같은 형상을 가질 수 있다.

제1 액티브 패턴의 상부(371)의 측벽 상에 스페이서(377)를 형성한다. 스페이서(377)는 실리콘 질화물과 같은 질화물이나 실리콘 산질화물 등의 산질화물을 사용하여 형성될 수 있다. 본 발명의 실시예들에 따르면, 상기 기판 구조체의 제1 영역(I) 상에 제1 액티브 패턴의 상부(371)와 제1 마스크(365)를 덮는 스페이서 형성막(도시되지 않음)을 형성한 다음, 이러한 스페이서 형성막을 이방성 식각 공정으로 식각하여 스페이서(377)를 형성할 수 있다. 상기 기판 구조체의 제1 영역(I)에 복수의 제1 액티브 패턴의 상부(371)들이 형성되는 경우, 제1 액티브 패턴의 상부(371)의 측벽들 상에 각기 스페이서(377)가 형성될 수 있다. 본 발명의 다른 실시예들에 있어서, 제2 영역(II)에 위치하는 제2 액티브 패턴의 상부(374)의 측벽에도 스페이서(도시되지 않음)가 제공될 수 있다.

다시 도 21b를 참조하면, 제1 액티브 패턴의 상부(371)에 인접하는 부분의 반도체층(362)에 제1 불순물들을 도핑하여 예비 제1 불순물 영역(380)을 형성한다. 예비 제1 불순물 영역(380)은 제1 영역(I)에서 인접하는 제1 액티브 패턴의 상부(371)들 사이로 노출되는 부분에 형성된다. 상기 제1 불순물들은 P형 불순물들 또는 N형 불순물들을 포함할 수 있다. 예를 들면, 예비 제1 불순물 영역(380)은 붕소(B), 인듐(In) 등과 같은 P형 불순물 등을 포함하거나, 질소(N), 비소(As) 등과 같은 N형 불순물들을 포함할 수 있다. 본 발명의 실시예들에 있어서, 예비 제1 불순물 영역(380)은 추가적인 배선이나 콘택 또는 플러그 등을 통해 후속하여 형성되는 제1 매립 배선 패턴(395)에 전기적으로 연결될 수 있다.

도 21c를 참조하면, 제1 및 제2 마스크(365, 368)와 스페이서(377)를 식각 마스크들로 이용하여 반도체층(362)의 하부를 식각함으로써, 제1 및 제2 영역(I. II)에 각기 제1 액티브 패턴(386)과 제2 액티브 패턴(389)을 형성한다. 제1 액티브 패턴(386)의 하부는 상부(371) 보다 실질적으로 넓은 폭으로 형성될 수 있으며, 제2 액티브 패턴(389)의 하부는 상부(374)와 실질적으로 동일한 폭으로 형성될 수 있다.

제1 및 제2 액티브 패턴(386, 389)을 형성하기 위한 식각 공정 동안, 예비 제1 불순물 영역(380)도 부분적으로 식각되어 제1 액티브 패턴(386)의 중앙부에 제1 불순물 영역(383)이 형성된다. 제1 불순물 영역(383)은 제1 트랜지스터의 소스/드레인 영역으로 기능할 수 있다.

제1 및 제2 마스크(365, 368)와 스페이서(377)를 계속 식각 마스크들로 이용하여 장벽층(359)과 매립 배선(356)을 식각함으로써, 제1 액티브 패턴(386) 아래에 제1 장벽층 패턴(392)과 제1 매립 배선 패턴(395)을 형성하는 한편, 제2 액티브 패턴(389)과 절연층(353) 사이에 제2 장벽층 패턴(393)과 제2 매립 배선 패턴(396)을 형성한다. 본 발명의 실시예들에 있어서, 제1 매립 배선 패턴(395)은 제1 액티브 패턴(386)의 하부와 실질적으로 동일한 폭을 가질 수 있으며, 상기 제1 방향과 실질적으로 평행한 방향을 따라 연장될 수 있다. 상술한 바와 같이, 낮은 저항을 갖는 제1 매립 배선 패턴(395)은 제1 불순물 영역(383)에 전기적으로 연결되는 비트 라인으로 기능할 수 있기 때문에 상기 반도체 장치의 저항을 감소시킬 수 있다. 또한, 제2 매립 배선 패턴(396)은 제2 액티브 패턴(389)의 하부와 실질적으로 동일한 폭을 가질 수 있으며, 상기 제1 방향과 실질적으로 평행한 방향을 따라 연장되는 연결 배선으로 기능할 수 있다.

도 21d를 참조하면, 제1 및 제2 장벽층 패턴(392, 393)과 제1 및 제2 매립 배선 패턴(395, 396)을 형성한 다음, 제1 액티브 패턴(386)으로부터 스페이서(377)를 제거한다.

제1 및 제2 영역(I, II) 상에 제1 및 제2 액티브 패턴(386, 389)을 덮는 예비 층간 절연막(도시되지 않음)을 형성한 후, 상기 예비 층간 절연막을 부분적으로 제거하여 제1 층간 절연막(398)을 형성한다. 제1 층간 절연막(398)은 제1 영역(I)의 인접하는 제1 액티브 패턴(386)들의 하부들 사이를 부분적으로 매립하며, 제2 영역(II)의 제2 액티브 패턴(389)의 상부 표면들을 노출시킨다. 예를 들면, 제1 층간 절연막(398)은 제1 액티브 패턴(386)의 하부를 커버할 수 있으며, 제1 액티브 패턴(386)의 상부(371)는 노출시킬 수 있다. 또한, 제1 불순물 영역(383)도 제1 층간 절연막(398)으로 덮여진다. 이에 따라, 제1 층간 절연막(398)은 제1 영역(I)에서 제1 액티브 패턴(386)의 하부와 상부(371) 사이에 위치하는 높이를 가진다. 한편, 제2 영역(II)에서는, 제1 층간 절연막(398)은 제2 액티브 패턴(389) 상의 제2 마스크(368)의 상면을 노출시킨다. 즉, 제1 층간 절연막(398)의 상면은 제2 영역(II)의 제2 마스크(368)의 상면과 실질적으로 동일한 높이에 위치할 수 있다.

도 21e를 참조하면, 제1 층간 절연막(398)에 의해 노출된 제1 액티브 패턴(386)의 상부(371)의 측벽 상에 제1 게이트 절연막(400)을 형성한다. 제1 게이트 절연막(400)은 제1 액티브 패턴(386)과 후속하여 형성되는 제1 게이트 전극(403) 사이를 전기적으로 절연시키는 기능을 수행한다. 제1 게이트 절연막(400)은 제1 액티브 패턴(386)의 상부 측벽을 감싸도록 형성될 수 있다. 제1 게이트 절연막(400)은 실리콘 산화물이나 금속 산화물을 사용하여 형성될 수 있다. 예를 들면, 제1 게이트 절연막(400)은 알루미늄 산화물, 하프늄 산화물, 지르코늄 산화물 등을 이용하여 형성할 수 있다. 또한, 제1 게이트 절연막(400)은 열산화 공정, 화학 기상 증착 공정, 원자층 적층 공정, 스퍼터링 공정 등을 통해 형성될 수 있다.

제1 층간 절연막(398) 상에 제1 액티브 패턴(386)을 덮는 도전막(도시되지 않음)을 형성한다. 이러한 도전막은 불순물들이 도핑된 폴리실리콘, 금속 및/또는 금속 화합물을 사용하여 형성될 수 있다. 예를 들면, 상기 도전막은 텅스텐, 티타늄, 탄탈륨, 알루미늄, 알루미늄 질화물, 텅스텐 질화물, 티타늄 질화물, 티타늄 알루미늄 질화물, 탄탈륨 질화물 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 혼합되어 사용될 수 있다.

상기 도전막 상에 제3 마스크(도시되지 않음)를 형성한 후, 상기 제3 마스크를 식각 마스크로 이용하여, 상기 도전막을 부분적으로 식각함으로써 제1 층간 절연막(398) 상에 제1 게이트 전극(403)을 형성한다. 제1 게이트 전극(403)은 상기 제2 방향과는 상이한 제2 방향을 따라 연장될 수 있다. 예를 들면, 제1 게이트 전극(403)은 상기 제1 방향에 대해 실질적으로 직교하는 방향으로 연장될 수 있다. 본 발명의 실시예들에 따르면, 제1 게이트 전극(403)은 제1 액티브 패턴(386)의 상부 측벽을 감싸도록 형성될 수 있다. 또한, 제1 게이트 전극(403)은 제1 액티브 패턴(386)의 상부(371)보다 실질적으로 낮은 높이로 형성될 수 있다. 이에 따라, 제1 액티브 패턴(386)의 상부(371)는 제1 게이트 전극(403)으로부터 부분적으로 노출될 수 있다.

도 21f를 참조하면, 상기 기판 구조체의 제1 영역(I)의 제1 마스크(365)를 제거하여 제1 액티브 패턴(386)의 상부(371)의 표면을 노출시킨다. 이 경우, 제2 영역(II)에 위치하는 제2 마스크(368)는 제거되지 않을 수 있다.

노출된 제1 액티브 패턴(386)의 상부 표면에 제2 불순물들을 주입하여 제2 불순물 영역(406)을 형성한다. 제2 불순물 영역(406)은 상기 제1 트랜지스터의 소스/드레인 영역으로 기능할 수 있다. 예를 들면, 상기 제2 불순물들은 P형 불순물들 또는 N형 불순물들을 포함할 수 있다. 또한, 제2 불순물 영역(406)의 제2 불순물은 제1 불순물 영역(383)의 제1 불순물들과 실질적으로 동일할 수 있다.

제2 불순물 영역(406)이 형성되면, 상기 기판 구조체의 제1 영역(I)에는 제1 액티브 패턴(386), 제1 게이트 절연막(400), 제1 게이트 전극(403), 제1 불순물 영역(383) 및 제2 불순물 영역(406)을 포함하는 제1 트랜지스터가 형성된다. 상기 제1 트랜지스터는 제1 게이트 전극(403)의 상부 및 하부에 인접하여 제1 불순물 영역(383) 및 제2 불순물 영역(406)을 구비하기 때문에, 상기 기판 구조체로부터 실질적으로 수직한 방향을 따라 제1 채널 영역이 형성될 수 있다.

상기 기판 구조체의 제2 영역(II)에서 제2 마스크(368)를 제거하여 제1 액티브 패턴(389)을 노출시킨 다음, 노출된 제2 액티브 패턴(389) 상에 제2 게이트 절연막(409), 제2 게이트 전극(412) 및 게이트 마스크(415)를 순차적으로 형성한다. 제2 게이트 절연막(409)은 실리콘 산화물 또는 금속 산화물을 사용하여 형성할 수 있으며, 열산화 공정, 화학 기상 증착 공정, 원자층 적층 공정, 스퍼터링 공정 등을 이용하여 형성될 수 있다. 제2 게이트 전극(412)은 불순물들이 도핑된 폴리실리콘, 금속 및/또는 금속 화합물을 사용하여 형성될 수 있으며, 게이트 마스크(415)는 실리콘 질화물, 실리콘 산질화물 등과 같이 제1 층간 절연막(398) 및 제2 액티브 패턴(389)에 대해 식각 선택비를 갖는 물질을 사용하여 형성될 수 있다.

도 21g를 참조하면, 제2 게이트 마스크(415)와 제2 게이트 전극(412)의 측벽들 상에 게이트 스페이서(418)를 형성한다. 게이트 스페이서(418)는 실리콘 질화물과 같은 질화물이나 실리콘 산질화물 등의 산질화물을 사용하여 형성될 수 있다.

제2 게이트 마스크(415)와 게이트 스페이서(418)를 마스크들로 이용하여 제2 게이트 전극(412)에 인접하는 제2 액티브 패턴(389)에 제3 불순물들을 주입함으로써 제3 불순물 영역(421) 및 제4 불순물 영역(424)을 형성한다. 제3 및 제4 불순물 영역(421, 424)은 각기 제2 게이트 전극(412)의 일측 및 타측에 인접하는 제2 액티브 패턴(389)의 부분들에 형성될 수 있다. 이에 따라, 상기 기판 구조체의 제2 영역(II)에는 제2 게이트 절연막(409), 제2 게이트 전극(412), 제3 불순물 영역(421) 및 제4 불순물 영역(424)을 포함하는 제2 트랜지스터가 형성된다.

제1 층간 절연막(398) 상에 제2 층간 절연막(428)을 형성하여 도 20을 참조하여 설명한 반도체 장치와 실질적으로 동일한 구성을 가지는 반도체 장치를 제조한다. 제2 층간 절연막(428)은 실리콘 산화물과 같은 산화물을 사용하여 형성될 수 있다.

도 22는 본 발명의 또 다른 실시예들에 따른 기판 구조체를 구비하는 반도체 장치의 단면도이다. 도 22에 도시한 반도체 장치는 기판 구조체를 제외하면 도 20을 참조하여 설명한 반도체 장치와 실질적으로 동일하거나 유사한 구성을 가질 수 있다.

도 22에 도시한 바와 같이, 상기 반도체 장치는, 제1 기판(450), 절연층(453), 보상 구조물, 장벽층 패턴(392) 및 매립 배선 패턴(395)을 구비하는 기판 구조체를 포함한다. 상기 보상 구조물은 상기 기판 구조체의 제2 영역(II)에 위치하며, 제1 보상층(456) 및 제2 보상층(459)을 포함한다. 장벽층 패턴(392), 매립 배선 패턴(395) 및 절연층(453)은 제1 영역(I)에 배치된다. 제1 영역(I)에는 상기 반도체 장치의 제1 트랜지스터들이 배치되며, 제2 영역(II)에는 상기 반도체 장치의 제2 트랜지스터들이 위치한다. 예를 들면, 상기 제1 및 제2 트랜지스터들은 각기 수직 채널을 갖는 트랜지스터 및 수평 채널을 갖는 트랜지스터에 해당될 수 있다.

도 23은 본 발명의 또 다른 실시예들에 따른 기판 구조체를 구비하는 반도체 장치의 단면도이다. 도 23에 도시한 반도체 장치도 기판 구조체를 제외하면 도 20을 참조하여 설명한 반도체 장치와 실질적으로 동일하거나 유사한 구성을 가질 수 있다.

도 23을 참조하면, 상기 반도체 장치는, 제1 기판(470), 절연층(473), 장벽층 패턴(392) 및 매립 배선 패턴(395)을 구비하는 기판 구조체를 포함한다. 절연층(473), 장벽층 패턴(392) 및 매립 배선 패턴(395)은 상기 기판 구조체의 제1 영역(I)에 위치하며, 제2 영역(II)에서는 제1 기판(470)의 제1 돌출부(476)와 제2 기판(도시되지 않음)의 제2 돌출부(479)가 직접 접촉된다.

도 24는 본 발명의 또 다른 실시예들에 따른 기판 구조체를 구비하는 반도체 장치의 단면도이다. 도 24에 도시한 반도체 장치도 기판 구조체를 제외하면 도 20을 참조하여 설명한 반도체 장치와 실질적으로 동일하거나 유사한 구성을 가질 수 있다.

도 24를 참조하면, 상기 반도체 장치는, 제1 기판(490), 제1 절연층(493) 및 제2 절연층(496)을 갖는 절연 구조물, 제1 및 제2 장벽층 패턴(392, 393) 그리고 제1 및 제2 매립 배선 패턴(395, 396)을 구비하는 기판 구조체를 포함한다. 도 24에 도시된 구성을 갖는 반도체 장치는 기판 구조체를 제외하면, 상술한 도 21a 내지 도 21g를 참조하여 설명한 공정들과 실질적으로 동일한 공정들을 수행하여 제조될 수 있다.

도 25는 본 발명의 또 다른 실시예들에 따른 기판 구조체를 구비하는 반도체 장치의 단면도이며, 도 26은 도 25에 도시한 반도체 장치의 제1 영역(I) 부분의 사시도이다. 도 25 및 도 26에 도시한 반도체 장치는 제1 게이트 절연막(500)과 제1 게이트 전극(503)을 제외하면 도 20을 참조하여 설명한 반도체 장치와 실질적으로 동일하거나 유사한 구성을 가질 수 있다.

도 25 및 도 26을 참조하면, 상기 반도체 장치는 제1 액티브 패턴(386)의 양측 상부 측벽으로부터 중앙부 상부로 연장되는 제1 게이트 절연막(500)과 제1 매립 배선 패턴(395)의 연장 방향과 실질적으로 동일한 방향으로 연장되는 제1 게이트 전극(503)을 포함한다. 제1 게이트 전극(503)은 제1 액티브 패턴(386)의 양측 상부 측벽 상으로부터 라인 또는 바의 형상으로 인접하는 제1 액티브 패턴(386)의 양측 상부 측벽 상으로 연장될 수 있다.

본 발명이 다른 실시예들에 따르면, 인접하는 제1 액티브 패턴(386)들에 전기적으로 연결되거나 접촉되는 제1 게이트 전극은 도 20 내지 도 26을 참조하여 설명한 구조들뿐만 아니라 반도체 장치의 요구에 따라 여러 가지 형상을 가질 수 있다. 또한, 상기 반도체 장치는 도 4, 도 6, 도 8, 도 10, 도 13, 도 15 또는 도 17을 참조하여 설명한 기판 구조체와 실질적으로 동일하거나 실질적으로 유사한 구성을 가지는 배선 구조물을 포함하는 기판 구조체를 이용하여 제조될 수 있다.

도 27은 본 발명의 또 다른 실시예들에 따른 기판 구조체를 구비하는 반도체 장치의 단면도이다. 도 27에 도시한 반도체 장치는 기판 구조체와 제2 트랜지스터를 제외하면 도 25 및 도 26을 참조하여 설명한 반도체 장치와 실질적으로 동일하거나 유사한 구성을 가진다.

도 27에 있어서, 상기 반도체 장치는 기판 구조체의 제2 영역(II)에 제2 트랜지스터로서 리세스 채널 트랜지스터 또는 매립 채널 트랜지스터가 형성된다. 상기 제2 트랜지스터는 제2 액티브 패턴(389)에 부분적으로 매립되는 제2 게이트 전극(512), 제2 게이트 전극(512)을 감싸면서 제2 액티브 패턴(389) 상에 형성되는 제2 게이트 절연막(509), 그리고 제2 게이트 전극(512)의 돌출부 상에 형성되는 게이트 마스크(515)를 구비한다. 이러한 구성을 갖는 제1 트랜지스터는 제2 게이트 전극(512)의 하부 프로파일을 따라 형성되는 채널 영역을 구비하기 때문에, 상기 채널 영역의 길이가 증가되어 향상된 전기적 특성을 확보할 수 있다.

전술한 바와 같이 본 발명의 실시예들에 따른 기판 구조체는 낮은 저항을 갖는 매립 배선을 포함하며, 절연층, 절연 구조물, 장벽층, 보상층 및/또는 보상 구조물을 선택적으로 구비할 수 있다. 이와 같이 다양한 구성을 갖는 기판 구조체는 요구에 따라 다양한 반도체 장치에 폭넓게 적용될 수 있다. 예를 들면, 상기 기판 구조체의 매립 배선은 수직 채널 트랜지스터의 매립 비트 라인 또는 수평 채널 트랜지스터의 매립 연결 배선으로 기능할 수 있기 때문에, 상기 기판 구조체를 이용한 반도체 장치의 집적도를 증가시킬 수 있으며 반도체 장치의 전기적 특성을 향상시킬 수 있다.

상술한 바에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

10, 50, 100, 150, 200, 250. 300, 350, 450, 470, 490：제1 기판
15, 105, 205, 260, 305, 353, 453, 473：절연층
20, 110, 160, 210：희생층
25, 115, 165, 215, 320, 362：반도체층
30, 70, 120, 170, 220, 275：제2 기판
35, 75, 125, 175, 230, 280, 315,
38, 78：예비 매립 배선 428：제2 층간 절연막
40, 80, 130, 180, 235, 285, 310, 356：매립 배선
55, 155, 493：제1 절연층 85, 185, 496：제2 절연층
90：제1 접착층 95: 제2 접착층
103, 365：제1 마스크 123, 368：제2 마스크
128, 228：예비 장벽층 133, 233：도전층
238：마스크 240：보상층
255, 456：제1 보상층 290, 459：제2 보상층
325：게이트 절연막 328：게이트 전극
330, 415, 515：게이트 마스크 333：스페이서
335, 383：제1 불순물 영역 338, 406：제2 불순물 영역
340：플러그 359：장벽층
386：제1 액티브 패턴 389：제2 액티브 패턴
392：제1 장벽층 패턴 393：제2 장벽층 패턴
395：제1 매립 배선 패턴 396：제2 매립 배선 패턴
398：제1 층간 절연막 400, 500：제1 게이트 절연막
403, 503：제1 게이트 전극 409, 509：제2 게이트 절연막
412, 512：제2 게이트 전극 418：게이트 스페이서
421：제3 불순물 영역 424：제4 불순물 영역

Claims

제1 영역 및 상기 제1 영역에 인접하는 제2 영역을 갖는 기판 구조체에 있어서,
상기 제1 영역 및 상기 제2 영역에 위치하는 제1 기판;
상기 제1 영역 및 상기 제2 영역에서 상기 제1 기판에 수직 방향으로 나란한 제2 기판;
상기 제1 기판 및 상기 제2 기판 사이에 위치하는 매립 배선; 및
상기 매립 배선 상에 배치되는 장벽층을 포함하며,
상기 매립 배선은 상기 제1 영역에서 상기 제2 기판에 접촉되고, 상기 제2 영역에는 배치되지 않는 것을 특징으로 하는 기판 구조체.
제1항에 있어서, 상기 장벽층은 상기 제1 영역에서 상기 제2 기판에 접촉되는 것을 특징으로 하는 기판 구조체.
제1항에 있어서, 상기 제1 기판과 상기 매립 배선 사이에 배치되는 절연층을 더 포함하는 것을 특징으로 하는 기판 구조체.
제3항에 있어서, 상기 절연층은 동일하거나 다른 물질들로 이루어진 층들을 포함하는 것을 특징으로 하는 기판 구조체.
제1항에 있어서, 상기 매립 배선은 비트 라인, 워드 라인 또는 연결 배선인 것을 특징으로 하는 기판 구조체.
제1항에 있어서, 상기 제1 기판 및 상기 제2 기판은 상기 제2 영역에서 접촉되는 것을 특징으로 하는 기판 구조체.
제1항에 있어서, 상기 제1 영역은 메모리 셀 영역이며, 상기 제2 영역은 주변 회로 영역인 것을 특징으로 하는 기판 구조체.
제1항에 있어서, 절연층을 더 포함하며, 상기 매립 배선과 상기 절연층은 상기 제1 영역에서 상기 제1 기판과 상기 제2 기판 사이에 배치되고, 상기 절연층은 상기 제2 영역에서 상기 제1 기판과 상기 제2 기판 사이에 배치되는 것을 특징으로 하는 기판 구조체.
제1항에 있어서, 절연층 및 보상층을 더 포함하며, 상기 매립 배선과 상기 절연층은 상기 제1 영역에서 상기 제1 기판 및 상기 제2 기판 사이에 배치되고, 상기 보상층은 상기 제2 영역에서 상기 제1 기판 및 상기 제2 기판 사이에 배치되며, 상기 매립 배선 및 상기 절연층의 두께의 합이 상기 보상층의 두께와 같은 것을 특징으로 하는 기판 구조체.
제9항에 있어서,상기 보상층은 도핑되지 않은 폴리실리콘 및 반도체 물질의 적어도 하나를 포함하는 것을 특징으로 하는 기판 구조체.
삭제
삭제
삭제
삭제
삭제
삭제