KR101649996B1 - 임계클럭조절형 랜덤 암호 발생기 - Google Patents

임계클럭조절형 랜덤 암호 발생기 Download PDF

Info

Publication number
KR101649996B1
KR101649996B1 KR1020150096642A KR20150096642A KR101649996B1 KR 101649996 B1 KR101649996 B1 KR 101649996B1 KR 1020150096642 A KR1020150096642 A KR 1020150096642A KR 20150096642 A KR20150096642 A KR 20150096642A KR 101649996 B1 KR101649996 B1 KR 101649996B1
Authority
KR
South Korea
Prior art keywords
lfsr
clock
value
clocks
output
Prior art date
Application number
KR1020150096642A
Other languages
English (en)
Inventor
이훈재
김민규
김기환
조정복
김헌욱
Original Assignee
동서대학교산학협력단
주식회사 포어링크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동서대학교산학협력단, 주식회사 포어링크 filed Critical 동서대학교산학협력단
Priority to KR1020150096642A priority Critical patent/KR101649996B1/ko
Application granted granted Critical
Publication of KR101649996B1 publication Critical patent/KR101649996B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/582—Pseudo-random number generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/08—Randomization, e.g. dummy operations or using noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Abstract

본 발명에 따르는 임계클럭조절형 랜덤 암호 발생기는, 클럭을 제공하는 클럭제공부; 상기 클럭제공부가 제공하는 클럭에 따라 출력비트를 출력하는 제1LFSR; 상기 클럭제공부가 제공하는 클럭에 따라 출력비트를 출력하는 제2LFSR; 이전 캐리 값을 제공받아 저장하는 제1비트 메모리; 이전 메모리 상태값을 제공받아 저장하는 제2비트 메모리; 및 상기 제1 및 제2LFSR의 출력비트와 상기 제1 및 제2비트 메모리가 저장한 이전 캐리값과 이전 메모리 상태값을 제공받아 출력 키 수열 및 현재 캐리 값 및 현재 메모리 상태값을 생성하고, 상기 출력 키 수열은 암호로서 출력하고 상기 현재 캐리 값 및 현재 메모리 상태값을 상기 제1 및 제2비트 메모리로 제공하는 연산기;를 구비하며, 상기 클럭제공부는 상기 제1 및 제2LFSR이 저장한 키 수열에 근거하여 랜덤한 수의 클럭을 생성하여 상기 제1 및 제2LFSR로 제공함을 특징으로 한다.

Description

임계클럭조절형 랜덤 암호 발생기{threshold clock controlled random password generator}
본 발명은 이진 수열 발생기에 관한 것으로, 더욱 상세하게는 수열 발생 속도를 개선함과 아울러 비선형성을 증가시켜 상관 공격 등을 통한 악의적 암호 해독을 어렵게 할 수 있는 임계클럭조절형 랜덤 암호 발생기에 관한 것이다.
최근 통신망의 급격한 발전과 더불어 디지털 콘텐츠 데이터가 고화질 및 고용량의 멀티미디어 자료 형태로 변모해가고 있으며, 이에따라 암호 알고리즘도 고비도, 고속화 및 고신뢰도 설계가 요구된다.
일반적으로 스트림 암호의 발생시에는 선형 귀환 이동 레지스터(Linear feed shift register:LFSR)를 사용하며, 이는 하드웨어와 소프트웨어에 적합하며 빠른 암호율과 복호율이 허용되기 때문이다. 또한 상기 LFSR에 의해 주귀환 다항식은 큰 주기 및 우수한 통계적 특성을 가지며 연속적으로 생성된다.
도 1은 일반적인 합산 수열 발생기(r=2)의 구성을 도시한 것으로, 상기 합산 수열 발생기는 제1 및 제2LFSR(100,102)과 제1연산기(104) 및 제1비트 메모리(106)로 구성된다.
그리고 도 2는 LM 합산 수열 발생기의 구성을 도시한 것으로, 상기 LM 합산 수열 발생기는 제3 및 제4LFSR(200,202)과 제2연산기(204)와 제2 및 제3비트 메모리(206,208)로 구성된다. 상기 제3 및 제4LFSR(200,202)을 La 및 Lb라 하고 제2 및 제3비트 메모리(206,208)는 C,D라 하고 시간을 j라 할때에, Aj와 Bj는 각각 La와 Lb의 출력이며 캐리(CARRY) Cj는 fc에 의해 결정되고 메모리 상태 Dj는 fd에 의해 결정된다. 여기서, 출력함수 fz는 키 수열 비트와 zj로 나타내며, 상기 출력함수를 fc,fd,fz로 정의하면 수학식 1과 같이 나타낼 수 있다.
Figure 112015065809019-pat00001
상기한 바와 같이 종래에는 취약점 회피와 LFSR에 계산된 수열특성을 이용하기 위해 LFSR을 채용하여 수열발생기에 선형성을 부여하였고, 조합함수 및 필터링 함수로 비선형 부울함수를 사용하여 LFSR들 모두 불규칙한 주기를 가지게 하여 수열발생기에 비선형성을 부여하였다.
상기한 종래 수열발생기에 대해 수열 발생 속도를 개선시키고 비선형성을 증가시켜 상관 공격 등을 통한 악의적 암호 해독을 어렵게 하기 위한 노력은 여전히 계속되고 있다.
대한민국 특허공개 제1019980050956호 대한민국 특허공개 제1020050064096호 대한민국 특허공개 제1020100115769호 대한민국 특허등록 제1006591820000호
본 발명은 수열 발생 속도를 개선함과 아울러 비선형성을 증가시켜 상관 공격 등을 통한 악의적 암호 해독을 어렵게 할 수 있는 임계클럭조절형 랜덤 암호 발생기를 제공하는 것을 그 목적으로 한다.
상기한 목적을 달성하기 위한 본 발명에 따르는 임계클럭조절형 랜덤 암호 발생기는, 클럭을 제공하는 클럭제공부; 상기 클럭제공부가 제공하는 클럭에 따라 출력비트를 출력하는 제1LFSR; 상기 클럭제공부가 제공하는 클럭에 따라 출력비트를 출력하는 제2LFSR; 이전 캐리 값을 제공받아 저장하는 제1비트 메모리; 이전 메모리 상태값을 제공받아 저장하는 제2비트 메모리; 및 상기 제1 및 제2LFSR의 출력비트와 상기 제1 및 제2비트 메모리가 저장한 이전 캐리값과 이전 메모리 상태값을 제공받아 출력 키 수열 및 현재 캐리 값 및 현재 메모리 상태값을 생성하고, 상기 출력 키 수열은 암호로서 출력하고 상기 현재 캐리 값 및 현재 메모리 상태값을 상기 제1 및 제2비트 메모리로 제공하는 연산기;를 구비하며, 상기 클럭제공부는 상기 제1 및 제2LFSR이 저장한 키 수열에 근거하여 랜덤한 수의 클럭을 생성하여 상기 제1 및 제2LFSR로 제공함을 특징으로 한다.
상기한 본 발명에 따르는 임계클럭조절형 랜덤 암호 발생기는 소프트웨어적으로 키 수열의 생성시간을 단축시키며 출력되는 키 수열에 비선형성을 증가시켜 상관 공격 등을 통한 악의적 암호 해독을 미연에 방지할 수 있는 효과를 야기한다.
도 1 및 도 2는 종래 기술에 따른 수열 발생기의 구성도.
도 3은 본 발명의 바람직한 실시예에 따른 임계클럭조절형 랜덤 암호 발생기의 구성도.
도 4는 본 발명의 바람직한 실시예에 따른 클럭수 생성예를 예시한 도면.
본 발명에 따르는 임계클럭조절형 랜덤 암호 발생기는 소프트웨어적으로 키 수열의 생성시간을 단축시키며 출력되는 키 수열에 비선형성을 증가시켜 상관 공격 등을 통한 악의적 암호 해독을 미연에 방지할 수 있다.
<임계클럭조절형 랜덤 암호 발생기의 구성>
상기한 본 발명의 바람직한 실시예에 따르는 임계클럭조절형 랜덤 암호 발생기의 구성을 도 3을 참조하여 설명한다. 상기 임계클럭조절형 랜덤 암호 발생기는 클럭 조절 구조가 구비된 합산 수열 발생기로서 최대 클럭 주기를 최소화시킨 합산 수열 발생기이다. 이러한 임계클럭조절형 랜덤 암호 발생기는 제5 및 제6LFSR(300,302)와 제3연산기(304)와 제5 및 제6비트 메모리(306,308)와 클럭제공부(310)로 구성된다.
상기 제5LFSR(300)은 상기 클럭제공부(310)가 제공하는 클럭에 따라 키 비트 수열(Aj)을 출력하여 상기 제3연산기(304)에 제공한다. 상기 제5LFSR(300)는 127비트의 길이를 가지며, 모든 비트가 0인 상태(all zero state)로 초기화되는 것을 허용하지 않는다.
상기 제6LFSR(302)은 상기 클럭제공부(310)가 제공하는 클럭에 따라 키 비트 수열(Bj)을 출력하여 상기 제3연산기(304)에 제공한다. 상기 제6LFSR(302)은 129비트의 길이를 가지며, 모든 비트가 0인 상태(all zero state)로 초기화되는 것을 허용하지 않는다.
상기 클럭제공부(310)는 비선형 필터함수(g)에 따라 랜덤한 수의 클럭을 상기 제5 및 제6LFSR(300,302)에 제공한다.
그리고 상기 제5 및 제6비트 메모리(306,308) 각각은 상기 제3연산기(304)가 출력하는 캐리 및 메모리 상태 값(Cj,Dj)을 입력받아 저장하였다가 이전 출력값(Cj-1,Dj-1)으로 제3연산기(304)에 제공한다.
상기 제3연산기(304)는 상기 제5 및 제6LFSR(300,302)로부터의 키 비트 수열(Aj,Bj)와 제5 및 제6비트 메모리(306,308)가 제공하는 이전 출력값(Cj-1,Dj-1)을 제공받아 결합함수(fz)에 따라 연산하여 암호(Zj)를 생성하여 출력하고, 캐리 함수(fc)에 따라 연산하여 캐리 값(Cj)을 생성하여 상기 제5비트 메모리(306)로 제공하고, 메모리 함수(fd)에 따라 메모리 상태 값(Dj)을 생성하여 상기 제6비트 메모리(308)로 제공한다.
<클럭제공부의 구성 및 동작>
상기 클럭제공부(310)는 상기 제5 및 제6LFSR(300,302)가 저장하고 있는 키 수열을 제공받아 랜덤한 클럭수를 산출하여 제5 및 제6LFSR(300,302)로 제공한다.
좀더 상세히 설명하면, 상기 클럭제공부(310)는 상기 제5 및 제6LFSR(300,302)가 저장하고 있는 키 수열을 제공받아 수학식 2에 따라 제1 및 제2참조값(fa,fa)을 산출한다.
Figure 112015065809019-pat00002
상기 수학식 2에서 fa(La)는 제5LFSR(300)이 저장한 키 수열로부터 연산한 제1참조값이고, La.42(t) 및 La.85(t)는 제1LFSR의 42번째 탭의 이진값 및 85번째 탭의 이진값이고, fb(Lb)는 제2LFSR이 저장한 키 수열로부터 연산한 제1참조값이고, Lb.43(t) 및 Lb.86(t)는 제2LFSR의 43번째 탭의 이진값 및 86번째 탭의 이진값이다.
상기 클럭제공부(310)는 제1 및 제2참조값(fa,fa)의 연산이 완료되면 수학식 3에 따라 제3참조값 g를 산출하고, 그 g가 홀수인지 짝수인지에 따라 제5 및 제6LFSR(300,302)에 제공할 최종 클럭수 ga,gb를 산출한다. 또한 상기 클럭제공부(310)는 상기 제3참조값 g가 홀수이면 제5LFSR(300)로 최종 클럭수 ga에 따른 수의 클럭을 제공함과 아울러 제6LFSR(302)로 미리 설정된 수(하나)의 클럭을 제공한다. 그리고 상기 클럭제공부(310)는 상기 제3참조값 g가 짝수이면 제6LFSR(302)로 최종클럭수 gb에 따른 수의 클럭을 제공함과 아울러 제5LFSR(300)로 미리 설정된 수(하나)의 클럭을 제공한다.
Figure 112015065809019-pat00003
상기 ga 및 gb는 도 4에 예시한 바와 같이 산출될 수 있다. 도 4를 참조하면, (fa, fb)=(1, 1)일 경우에, 수학식 3에 따라 제3참조값 g=3을 산출하고, 그 g가 3으로 홀수임에 따라 제5 및 제6 LFSR(300, 302)에 제공할 최종 클럭수 (ga, gb)=(1, 2)를 산출한다. 즉, 제5 LFSR(La)(300)를 1바퀴 전체 회전시키고, LFSR(Lb)(302)를 2바퀴 전체 회전시킨 후에 출력한다. 이와 같이, 상기 제5 및 제6LFSR(300,302)는 상기 클럭제공부(310)가 제공하는 클럭에 따라 내부에 저장된 키 수열 데이터를 귀환이동하면서 출력한다.
삭제
<제3연산기의 동작>
상기 제3연산기(304)는 상기 제5 및 제6LFSR(300,302)의 출력비트(Aj,Bj)와 상기 제5 및 제6비트 메모리(306,308)가 제공하는 이전 캐리값(Cj-1)과 이전 메모리 상태값(Dj-1)을 입력받아 수학식 4에 따라 출력 키 수열을 생성하여 출력한다.
Figure 112015065809019-pat00004
상기 수학식 4에서 fc는 캐리 함수, cj는 현재 캐리 상태 값, fd는 메모리 함수, Dj는 현재 메모리 상태 값, fz는 결합 함수, Zj는 출력 암호인 출력 키 수열, Aj는 제5LFSR의 출력비트, Bj는 제6LFSR의 출력비트, Cj-1는 이전 캐리 상태 값, Dj-1는 이전 메모리 상태 값이다.
상기한 본 발명의 바람직한 실시예에 따른 임계클럭조절형 랜덤 암호 발생기는 초기화 과정에서 키(k)와 초기화 벡터(iv, initial vector)로부터 내부 상태 정보가 채워지며 내부 상태 정보의 길이가 키 길이보다 더 길기 때문에 내부 상태 정보를 채워기 위한 키 확장 과정이 요구된다.
또한 본 발명의 바람직한 실시예에 따른 임계클럭조절형 랜덤 암호 발생기는 클럭제어 LM 계열에 적용되며, 키 수열발생기는 N을 기초로하는 LFSR에 Li의 주기가 Li+1 또는 L1부터 Ln까지의 주기가 사용된다.
<시뮬레이션 및 결과>
이러한 본 발명의 바람직한 실시예에 따른 임계클럭조절형 랜덤 암호 발생기를 이용하여 연속되는 출력 데이터 16만 비트씩 샘플 값을 출력한 후 빈도 검증(Frequency test), 계열 검증(Serial test), 일반화 계열검증(Generalized serial test), 포커 검증(Poker test) 및 자기상관성 검증(Autocorrelation test) 등의 랜덤 검증 및 선형 복잡도(Linear Complexity(LC)), 주기 (Period(P)) 등의 시험검증을 실시하였다.
상기한 각각의 선택된 검증 항목을 시험하여 모든 항목 검증 결과가 기준 이내에서 표 1과 같이 양호한 출력을 얻을 수 있다. 상기 표 1에 나타낸 시험 결과값은 판정치의 범위 이내에 포함되면 각 항목별 랜덤성이 양호함을 지시한다.
Test Item Criterion Result 1 Result 2
Frequency test 3.841 0.002 0.227
Serial test 5.991 0.245 0.522
Generalized serial test
t=3
t=4
t=5
9.488
15.507
26.296
3.123
8.124
11.235
2.111
6.982
9.001
Poker test
m=3
m=4
m=5		 14.067
24.996
44.654
4.561
19.125
21.925
3.119
11.628
25.112
Autocorrelation test max≤0.05 0.004 0.003
상기 선형복잡도(Linear Complexity(LC))와 주기(Period(P))는 수학식 5와 같다.
Figure 112015065809019-pat00005
그리고 본 발명에 따른 임계클럭조절형 랜덤 암호 발생기의 선형복잡도 및 주기는 수학식 6과 같다.
Figure 112015065809019-pat00006
그리고 본 발명에 따른 임계클럭조절형 랜덤 암호 발생기에 대해 5회씩 156,000개의 키수열을 생성시켰을 때에, 각각의 시간에 대해 평균값은 표 2에 나타낸 바와 같다. 여기서 테스트 환경은 CPU는 셀러론 2.4Ghz이고, RAM은 512MB이다.
Keystream generator Generated time
LM-128 0.73375sec
클럭조절형 LM-128 0.49180sec
이와 같이 본 발명에 따른 임계클럭조절형 랜덤 암호 발생기는 랜덤성이 양호할 뿐만 아니라 주기, 선형 복잡도 등 암호 안정성이 좋고, 클럭주기의 향상으로 인해 기존 LM-128보다 소프트웨어적으로 30% 가량 생성시간이 향상되었다.
300 : 제5LFSR
302 : 제6LFSR
304 : 제3연산기
306 : 제5비트 메모리
308 : 제6비트 메모리
310 : 클럭제공부

Claims (5)

  1. 임계클럭조절형 랜덤 암호 발생기에 있어서,
    클럭을 제공하는 클럭제공부;
    상기 클럭제공부가 제공하는 클럭에 따라 출력비트를 출력하는 제1LFSR;
    상기 클럭제공부가 제공하는 클럭에 따라 출력비트를 출력하는 제2LFSR;
    이전 캐리 값을 제공받아 저장하는 제1비트 메모리;
    이전 메모리 상태값을 제공받아 저장하는 제2비트 메모리; 및
    상기 제1 및 제2LFSR의 출력비트와 상기 제1 및 제2비트 메모리가 저장한 이전 캐리값과 이전 메모리 상태값을 제공받아 출력 키 수열 및 현재 캐리 값 및 현재 메모리 상태값을 생성하고, 상기 출력 키 수열은 암호로서 출력하고 상기 현재 캐리 값 및 현재 메모리 상태값을 상기 제1 및 제2비트 메모리로 제공하는 연산기;를 구비하며,
    상기 클럭제공부는,
    상기 제1LFSR 및 제2LFSR이 저장한 키 수열을 수학식 7에 따라 연산하여 제1참조값들을 생성하고, 상기 제1참조값들을 수학식 8에 따라 연산하여 제2참조값을 생성하고, 상기 제2참조값을 수학식 9에 따라 연산하여 최종 클럭수를 생성하는데,
    상기 제2참조값이 홀수이면 상기 최종 클럭수에 대응되는 클럭을 상기 제1LFSR로 제공함과 아울러 미리 설정된 수의 클럭을 상기 제2LFSR로 제공하고,
    상기 제2참조값이 짝수이면 상기 최종 클럭수에 대응되는 클럭을 상기 제2LFSR로 제공함과 아울러 미리 설정된 수의 클럭을 상기 제1LFSR로 제공함을 특징으로 하는 임계클럭조절형 랜덤 암호 발생기.
    [수학식 7]
    Figure 112016064739707-pat00015

    상기 수학식 7에서 fa(La)는 제1LFSR이 저장한 키 수열로부터 연산한 제1참조값이고, La.42(t) 및 La.85(t)는 제1LFSR의 42번째 탭의 이진값 및 85번째 탭의 이진값이고, fb(Lb)는 제2LFSR이 저장한 키 수열로부터 연산한 제1참조값이고, Lb.43(t) 및 Lb.86(t)는 제2LFSR의 43번째 탭의 이진값 및 86번째 탭의 이진값임.
    [수학식 8]
    Figure 112016064739707-pat00016

    상기 수학식8에서 g는 제2참조값임.
    [수학식 9]
    Figure 112016064739707-pat00017

    상기 수학식 9에서 gc는 최종 클럭수임.
  2. 제1항에 있어서,
    상기 클럭제공부는 상기 제1 및 제2LFSR이 저장한 키 수열에 근거하여 랜덤한 수의 클럭을 생성하여 상기 제1 및 제2LFSR에 각기 다른 수의 클럭을 제공함을 특징으로 하는 임계클럭조절형 랜덤 암호 발생기.
  3. 제1항에 있어서,
    상기 연산기는, 수학식 10에 따라 출력 키 수열을 생성하여 출력함을 특징으로 하는 임계클럭조절형 랜덤 암호 발생기.
    [수학식 10]
    Figure 112016064739707-pat00018

    상기 수학식 10에서 fc는 캐리 함수, cj는 현재 캐리 상태 값, fd는 메모리 함수, Dj는 현재 메모리 상태 값, fz는 결합 함수, Zj는 출력 암호인 출력 키 수열, Aj는 제1LFSR의 출력비트, Bj는 제2LFSR의 출력비트, Cj-1는 이전 캐리 상태 값, Dj-1는 이전 메모리 상태 값임.
  4. 제1항에 있어서,
    상기 제1LFSR은 127비트의 길이를 가지고, 상기 제2LFSR은 129비트의 길이를 가지는 것을 특징으로 하는 임계클럭조절형 랜덤 암호 발생기.
  5. 삭제
KR1020150096642A 2015-07-07 2015-07-07 임계클럭조절형 랜덤 암호 발생기 KR101649996B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150096642A KR101649996B1 (ko) 2015-07-07 2015-07-07 임계클럭조절형 랜덤 암호 발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150096642A KR101649996B1 (ko) 2015-07-07 2015-07-07 임계클럭조절형 랜덤 암호 발생기

Publications (1)

Publication Number Publication Date
KR101649996B1 true KR101649996B1 (ko) 2016-08-23

Family

ID=56875648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150096642A KR101649996B1 (ko) 2015-07-07 2015-07-07 임계클럭조절형 랜덤 암호 발생기

Country Status (1)

Country Link
KR (1) KR101649996B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190052226A (ko) * 2017-11-08 2019-05-16 동서대학교 산학협력단 양방향성 상호 클럭조절방식을 이용한 랜덤 이진수열 발생방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000033897A (ko) 1998-11-26 2000-06-15 홍종만 연료의 잔여량에 의한 주유소 위치 안내 방법
KR20050064096A (ko) 2003-12-23 2005-06-29 한국전자통신연구원 디지털 로직을 이용한 난수 발생 장치 및 방법
KR100659182B1 (ko) 2006-06-23 2006-12-20 쓰리에이로직스(주) 난수 발생기와 난수 발생 방법
KR20100115769A (ko) 2008-02-20 2010-10-28 연세대학교 산학협력단 스트림 암호를 위한 키수열 발생 방법 및 장치. 블록 암호를 위한 Ｓ-ｂｏｘ 및 상기 Ｓ-ｂｏｘ에서의 치환 방법
KR20110115781A (ko) * 2010-04-16 2011-10-24 동서대학교산학협력단 헬스 케어용 의료 센서를 위한 암호화 방법 및 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000033897A (ko) 1998-11-26 2000-06-15 홍종만 연료의 잔여량에 의한 주유소 위치 안내 방법
KR20050064096A (ko) 2003-12-23 2005-06-29 한국전자통신연구원 디지털 로직을 이용한 난수 발생 장치 및 방법
KR100659182B1 (ko) 2006-06-23 2006-12-20 쓰리에이로직스(주) 난수 발생기와 난수 발생 방법
KR20100115769A (ko) 2008-02-20 2010-10-28 연세대학교 산학협력단 스트림 암호를 위한 키수열 발생 방법 및 장치. 블록 암호를 위한 Ｓ-ｂｏｘ 및 상기 Ｓ-ｂｏｘ에서의 치환 방법
KR20110115781A (ko) * 2010-04-16 2011-10-24 동서대학교산학협력단 헬스 케어용 의료 센서를 위한 암호화 방법 및 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
논문 조상일 외 3인, "클럭 조절 방식의 개선을 통한 스트림 암호의 비도 향상", 2005 년도 춘계학술발표논문집 (2005.05. 공개) *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190052226A (ko) * 2017-11-08 2019-05-16 동서대학교 산학협력단 양방향성 상호 클럭조절방식을 이용한 랜덤 이진수열 발생방법
KR101995133B1 (ko) * 2017-11-08 2019-07-01 동서대학교 산학협력단 양방향성 상호 클럭조절방식을 이용한 랜덤 이진수열 발생방법

Similar Documents

Publication Publication Date Title
RU2661564C2 (ru) Генератор случайных чисел и поточный шифр
US11507705B2 (en) Determining cryptographic operation masks for improving resistance to external monitoring attacks
KR101829267B1 (ko) 암호문의 크기가 감소되는 동형 암호화 방법
US10009170B2 (en) Apparatus and method for providing Feistel-based variable length block cipher
US8553880B2 (en) Pseudorandom number generating system, encryption system, and decryption system
CN106941407B (zh) 一种平台数据动态加密的方法和装置
JP6499519B2 (ja) メッセージを安全に交換する暗号方式並びにこの方式を実施する装置及びシステム
Rathod et al. Design and implementation of image encryption algorithm by using block based symmetric transformation algorithm (hyper image encryption algorithm)
CN113206736A (zh) 一种基于aes加密算法的加密方法
KR102154164B1 (ko) 의사 랜덤 시퀀스 생성 방법 및 데이터 스트림의 코딩 또는 디코딩 방법
CN110505054B (zh) 一种基于动态白盒的数据处理方法、装置及设备
US20120093308A1 (en) Apparatus and method for generating random data
US9696965B2 (en) Input-dependent random number generation using memory arrays
Kish et al. Enhanced usage of keys obtained by physical, unconditionally secure distributions
KR101649996B1 (ko) 임계클럭조절형 랜덤 암호 발생기
CN106656500A (zh) 加密装置及方法
JP2007019789A (ja) 乱数共有システムおよび方法
EP1875405B1 (en) Improved cipher system
WO2004086673A1 (ja) 乱数生成、暗号化および復号のための装置、方法、プログラム、並びに記録媒体
EP3056984A1 (en) Method to generate high quality random mask from small entropy source
JP5268001B2 (ja) ストリーム暗号向け擬似乱数生成装置とプログラムと方法
JP2012049765A (ja) 秘匿性増強処理演算装置およびこれを備えた量子暗号通信端末
Ali et al. Modified Advanced Encryption Standard algorithm for fast transmitted data protection
RU2359415C2 (ru) Способ криптографического преобразования блоков цифровых данных
Maqsood et al. LFSR and PLA based complex code generator for stream cipher

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190627

Year of fee payment: 4