KR101648308B1 - 저압 직류 배전계통을 위한 고저항 지락 고장 검출 장치 및 방법 - Google Patents

저압 직류 배전계통을 위한 고저항 지락 고장 검출 장치 및 방법 Download PDF

Info

Publication number
KR101648308B1
KR101648308B1 KR1020150078408A KR20150078408A KR101648308B1 KR 101648308 B1 KR101648308 B1 KR 101648308B1 KR 1020150078408 A KR1020150078408 A KR 1020150078408A KR 20150078408 A KR20150078408 A KR 20150078408A KR 101648308 B1 KR101648308 B1 KR 101648308B1
Authority
KR
South Korea
Prior art keywords
value
cumulative
time
ground fault
energy
Prior art date
Application number
KR1020150078408A
Other languages
English (en)
Inventor
김철환
오윤식
노철호
김두웅
권기현
한준
정택현
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020150078408A priority Critical patent/KR101648308B1/ko
Application granted granted Critical
Publication of KR101648308B1 publication Critical patent/KR101648308B1/ko

Links

Images

Classifications

    • G01R31/024—
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R31/025—

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

본 발명의 실시예에 따른 컴퓨터를 이용한 저압 직류 배전계통을 위한 고저항 지락 고장 검출 방법은, 컴퓨터가 매 샘플링 시간마다 (i) 저압 직류 배전계통의 직류 전류 측정치를 획득하는 단계, (ii) 저압 직류 배전계통에서 획득된 직류 전류 측정치에 대하여 웨이블릿 특이값 분해 기법(WSVD)을 수행하여 SD(Sum of the absolute value of Detail) 값을 도출하는 단계, (iii) 직전 리셋 이후부터 현재 샘플링 시간까지의 SD 값들의 에너지인 SD 에너지 값들을 누적한 누적 SD 에너지 값을 산출하는 단계 및 (iv) SD 에너지 값들의 누적이 시작된 이후 경과된 누적 시간이 소정의 리셋 시간에 도달하기 전에 누적 SD 에너지 값이 문턱값을 초과한 때에, 고저항 지락 고장으로 판정하는 단계를 포함할 수 있다.

Description

저압 직류 배전계통을 위한 고저항 지락 고장 검출 장치 및 방법{APPARATUS AND METHOD FOR DETECTING HIGH IMPEDANCE FAULT IN LOW VOLTAGE DC POWER DISTRIBUTION SYSTEM}
본 발명은 저압 직류 배전계통의 고장 검출에 관한 것으로, 더욱 상세하게는, 저압 직류 배전계통의 고저항 지락 고장 검출에 관한 것이다.
직류 배전은 송전 중의 전압강하 문제를 해결할 적절한 전압승압 기술 수단이 없는 기술적 문제뿐 아니라, 송전 거리가 짧아서 도시 규모의 전력 공급이 어려웠기 때문에 일찌감치 교류 배전에 자리를 빼앗겼지만, 전력전자 기술의 발전에 따라 DC/DC 컨버터를 통해 전압 변경이 가능해지고, 최근에 컴퓨터나 네트워크 장치 또는 디지털 장치들이 폭발적으로 사용됨에 따라 다시 주목받고 있다.
통상적으로 어댑터나 직류 전원 장치를 이용하여 전원을 공급받는 장치들은 직류 부하를 가지므로 애초부터 직류 배전이 더 적합하다고 볼 수 있는데, 이러한 직류 부하를 가진 장치들이 전력 소비 장치들의 거의 대부분을 차지하는 대규모 데이터센터나 직류 전력을 생산하는 태양광 발전 기반의 시설에서는 직류 배전이 적용되고 있다.
한편, 종래의 보호계전 방식의 차단 기법에서는 전압 또는 전류가 크게 변동하면 회로 차단기를 작동시켜 배전계통과 부하 설비를 보호한다. 대중적으로는 전류에 의한 화재가 누전과 같은 고장에 의한 큰 전류 때문에 일어난다고 알려져 있고 통상적인 회로 차단기는 이러한 누전 등에 대처할 수 있게 설계되어 있다.
하지만 배전계통에 발생하는 고장은 다양하며, 그 중에 고저항 지락 고장은, 예를 들어 배전선로가 지면에 추락하거나 물체를 통해 지면과 닿는 상황과 같이, 선로가 고임피던스를 가진 아스팔트, 자갈, 바위 및 수목과 같은 물체와 접촉하면서 발생하는 고장이다. 고저항 지락 고장은 그러한 상황 자체로 위험한 상태이기도 하지만, 아크를 일으키고 그로 인해 화재를 일으킬 위험성이 큰 반면에, 누전과 같은 고장에 비해 전압 및 전류의 변화가 매우 작아 검출이 어렵다는 점이 문제이다.
게다가, 고저항 지락 고장으로 인해 유발되는 전압 및 전류의 변동 양상은 정상적인 부하의 투입 또는 제거 시에 발생하는 전압 및 전류의 변동 양상과 유사하여 정상 상태에서 이들을 구분하기 어렵다. 이러한 이유들로 인해 고저항 지락 고장은 대처하기 어려운 고장들 중 하나이다.
한국등록특허공보 제10-1350618호 (2014.01.06)
본 발명이 해결하고자 하는 과제는 저압 직류 배전계통을 위한 고저항 지락 고장 검출 장치 및 방법을 제공하는 데에 있다.
본 발명이 해결하고자 하는 과제는 저압 직류 배전계통을 위해 고저항 지락 고장과 정상적인 부하의 투입 또는 차단을 구별할 수 있는 고저항 지락 고장 검출 장치 및 방법을 제공하는 데에 있다.
본 발명이 해결하고자 하는 과제는 저압 직류 배전계통을 위해, 복잡하지 않고 연산량이 적은 고저항 지락 고장 판정 알고리즘을 이용하는 고저항 지락 고장 검출 장치 및 방법을 제공하는 데에 있다.
본 발명의 해결과제는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 해결과제들은 아래의 기재로부터 당업자에게 명확히 이해될 수 있을 것이다.
본 발명의 일 측면에 따른, 컴퓨터를 이용한 저압 직류 배전계통을 위한 고저항 지락 고장 검출 방법은, 컴퓨터가, 매 샘플링 시간마다, (i) 저압 직류 배전계통의 직류 전류 측정치를 획득하는 단계; (ii) 상기 저압 직류 배전계통에서 획득된 직류 전류 측정치에 대하여 웨이블릿 특이값 분해 기법(WSVD)을 수행하여 SD(Sum of the absolute value of Detail) 값을 도출하는 단계; (iii) 직전 리셋 이후부터 현재 샘플링 시간까지의 SD 값들의 에너지인 SD 에너지 값들을 누적한 누적 SD 에너지 값을 산출하는 단계; 및 (iv) 상기 SD 에너지 값들의 누적이 시작된 이후 경과된 누적 시간이 소정의 리셋 시간에 도달하기 전에 상기 누적 SD 에너지 값이 문턱값을 초과한 때에, 고저항 지락 고장으로 판정하는 단계를 포함할 수 있다.
일 실시예에 따라, 단계 (iv)는, (iv-1) 상기 누적 시간이 소정의 리셋 시간에 도달한 때에, 상기 누적 시간과 상기 누적 SD 에너지 값을 각각 리셋하는 단계; (iv-2) 상기 누적 시간이 상기 리셋 시간에 도달하기 전에 상기 누적 SD 에너지 값이 문턱값을 초과한 때에, 고저항 지락 고장을 판정하는 단계; 및 (iv-3) 상기 누적 시간이 상기 리셋 시간에 도달하기 전이고 상기 누적 SD 에너지 값이 상기 문턱값보다 낮은 때에, 단계 (i)로 돌아가는 단계를 포함할 수 있다.
일 실시예에 따라, 상기 저압 직류 배전계통을 위한 고저항 지락 고장 검출 방법은, 단계 (i) 이후에, 상기 직류 전류 측정치가 소정의 한계값을 초과하면 저저항 지락 고장으로 판정하는 단계를 더 포함할 수 있다.
본 발명의 다른 측면에 따른, 컴퓨터를 이용한, 저압 직류 배전계통을 위한 고저항 지락 고장 검출 방법은 상기 컴퓨터가, (i) 저압 직류 배전계통의 직류 전류 측정치를 획득하는 단계; (ii) 상기 저압 직류 배전계통에서 획득된 직류 전류 측정치에 대하여 웨이블릿 특이값 분해 기법(WSVD)을 수행하여 SD(Sum of the absolute value of Detail) 값을 도출하는 단계; (iii) 직전 리셋 이후부터 현재 샘플링 시간까지의 SD 값들의 에너지인 SD 에너지 값들을 누적한 누적 SD 에너지 값을 산출하는 단계; (iv) 상기 누적 SD 에너지 값의 누적이 시작된 이후 경과된 누적 시간이 소정의 리셋 시간에 도달하였는지 여부를 판정하는 단계; (v) 상기 누적 시간이 소정의 리셋 시간에 도달하면 상기 누적 시간과 상기 누적 SD 에너지 값을 각각 리셋하는 단계; (vi) 상기 누적 시간이 소정의 리셋 시간에 도달하지 않았다면, 상기 누적 SD 에너지 값이 문턱값을 초과하는지 여부를 판정하는 단계; (vii) 상기 누적 SD 에너지 값이 상기 문턱값을 초과하였다면, 고저항 지락 고장으로 판정하는 단계; 및 (viii) 상기 누적 SD 에너지 값이 상기 문턱값보다 낮다면, 단계 (i)로 돌아가는 단계를 포함할 수 있다.
본 발명의 또 다른 측면에 따른 저압 직류 배전계통을 위한 고저항 지락 고장 검출 장치는, 현재 샘플링 시간의 저압 직류 배전계통의 직류 전류 측정치에 대해 웨이블릿 특이값 분해 기법(WSVD)을 수행하여 SD 값을 도출하는 웨이블릿 특이값 분해 연산부; 직전 리셋 이후부터 현재 샘플링 시간까지의 SD 값들의 에너지인 SD 에너지 값들을 누적하여, 누적 SD 에너지 값을 산출하는 누적 SD 에너지 산출부; 및 상기 누적 SD 에너지 값의 누적이 시작된 이후 경과된 누적 시간이 소정의 리셋 시간에 도달하는 때에는 상기 누적 시간과 상기 누적 SD 에너지 값을 각각 리셋하고, 상기 누적 시간이 상기 리셋 시간에 도달하지 않고 상기 누적 SD 에너지 값이 문턱값을 초과하는 때에는 고저항 지락 고장으로 판정하는 고저항 지락 고장 판정부를 포함할 수 있다.
일 실시예에 따라, 상기 저압 직류 배전계통을 위한 고저항 지락 고장 검출 장치는 상기 직류 전류 측정치가 한계값을 초과하면, 저저항 지락 고장으로 판정하는 저저항 지락 고장 판정부를 더 포함할 수 있다.
일 실시예에 따라, 상기 저압 직류 배전계통을 위한 고저항 지락 고장 검출 장치는 상기 저저항 지락 고장 판정부의 저저항 지락 고장 판정 또는 상기 고저항 지락 고장 판정부의 고저항 지락 고장 판정에 따라 선로 차단 신호를 생성하는 차단 신호 생성부를 더 포함할 수 있다.
본 발명의 또 다른 측면에 따른 기록 매체에 기록된 컴퓨터 프로그램은, 컴퓨터 하드웨어에서 상술한 저압 직류 배전계통을 위한 고저항 지락 고장 검출 방법의 각 단계들을 수행하도록 작성될 수 있다.
본 발명의 저압 직류 배전계통을 위한 고저항 지락 고장 검출 장치 및 방법에 따르면, 저압 직류 배전계통에서 고저항 지락 고장과 정상적인 부하의 투입 또는 차단을 구별할 수 있다.
본 발명의 저압 직류 배전계통을 위한 고저항 지락 고장 검출 장치 및 방법에 따르면, 저압 직류 배전계통에서 복잡하지 않고 연산량이 적은 고저항 지락 고장 판정 알고리즘을 이용할 수 있다.
본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 저압 직류 배전계통을 위한 고저항 지락 고장 검출 방법을 예시한 순서도이다.
도 2는 본 발명의 일 실시예에 따른 저압 직류 배전계통을 위한 고저항 지락 고장 검출 방법을 설명하기 위해 예시되는 고저항 지락 고장 전류의 파형이다.
도 3은 본 발명의 일 실시예에 따른 저압 직류 배전계통을 위한 고저항 지락 고장 검출 방법에서 고저항 지락 고장 전류 파형으로부터 웨이블렛 특이값 분해를 통해 얻은 SA(Singular value of Approximation) 파형과 SD(Sum of the absolute value of Detail) 파형을 각각 예시한 파형도이다.
도 4는 본 발명의 일 실시예에 따른 저압 직류 배전계통을 위한 고저항 지락 고장 검출 방법에서 고저항 지락 고장 시의 저압 직류 전류의 SD 파형의 에너지의 양상을 예시한 파형도이다.
도 5는 본 발명의 일 실시예에 따른 저압 직류 배전계통을 위한 고저항 지락 고장 검출 방법에서 고저항 지락 고장 시의 저압 직류 전류의 SD 파형의 누적 SD 에너지의 양상을 예시한 파형도이다.
도 6은 본 발명의 일 실시예에 따른 저압 직류 배전계통을 위한 고저항 지락 고장 검출 방법에서 고저항 지락 고장 시의 저압 직류 전류의 SD 파형의 누적 SD 에너지의 파형과, 계전기의 입력 전류의 파형을 각각 예시한 파형도이다.
도 7은 본 발명의 일 실시예에 따른 저압 직류 배전계통을 위한 고저항 지락 고장 검출 방법에서 고저항 지락 고장과 구분되는 저저항 지락 고장 시의 저압 직류 전류의 SD 파형의 누적 SD 에너지의 파형과, 계전기의 입력 전류의 파형을 각각 예시한 파형도이다.
도 8은 본 발명의 일 실시예에 따른 저압 직류 배전계통을 위한 고저항 지락 고장 검출 방법에서 정상적인 부하 제거(load rejection)와 투입(load injection) 시의 저압 직류 전류의 SD 파형의 누적 SD 에너지의 파형과, 계전기의 입력 전류의 파형을 각각 예시한 파형도이다.
도 9은 본 발명의 일 실시예에 따른 저압 직류 배전계통을 위한 고저항 지락 고장 검출 장치를 예시한 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
먼저, 저압 직류 배전계통의 고저항 지락 고장은 다음과 같이 경험적으로 모델링될 수 있다.
고저항 지락 고장은 크고 작은 직렬 아크를 동반한다는 점이 특징인데, 고저항 지락 고장에 동반되는 직렬 아크는 고전위의 배선 도체와 그렇지 않은 물체, 예를 들어 부도체가 근접하게 되었을 때에 이들 사이의 절연이 일시적으로 파괴되면서 불안정한 전류 경로가 생기는 것이고, 이러한 직렬 아크가 절연이 파괴된 유전체를 이온화시키는 고온 플라즈마 아크의 형성에 의해 상당 시간 유지되면 고장(fault)으로 간주하여야 한다. 그뿐 아니라, 고전위의 배선 도체가 다른 부도체와 근접하게 되었다는 사실 자체가 위험성을 내포하므로, 그런 의미에서 고장으로 간주할 필요도 있다.
고저항 지락 고장에 따른 직렬 아크는 직류 회로에 고저항의 전류 경로가 새로 생성된 것과 마찬가지이므로 부하에 공급되는 전체적인 전류가 다소 변동할 뿐이며, 이러한 변동 정도로는 고저항 지락 고장인지 부하의 투입 내지 제거인지 알 수 없으므로 기존의 누전 회로 차단기로는 고저항 지락 고장을 검출할 수 없다. 또한 직렬 아크는 매우 랜덤한 특성을 가지기 때문에 파형의 시계열적 분석이나 주파수 대역 분석으로 파악하기 어렵다.
한편, 본 발명의 직렬 아크 고장 검출 방법은 비정방 행렬의 특이값을 분석하는 신호처리 기법인 웨이블릿 특이값 분해 기법(Wavelet Singular Value Decomposition, WSVD)을 이용한다.
웨이블릿 특이값 분해 기법은 신호의 시간에 따른 주파수 및 크기 변화를 동시에 분석하기에 적합한 웨이블릿 변환(Wavelet Transform, WT)이라는 분석 기법과 비정방 행렬의 특이값을 분석하는 신호처리 기법인 특이값 분해 기법(Singular Value Decomposition)을 결합한 분석 기법이다.
웨이블릿 변환은 원 신호로부터 동시에 시간 정보와 주파수 정보를 추출할 수 있고, 이러한 변환은 아날로그 회로 기반으로도 처리될 수 있고 디지털 회로 기반으로도 처리될 수 있다.
특히 이산 웨이블릿 변환(Discrete Wavelet Transform, DWT)은 디지털화된 시스템에 적합하다.
이산 웨이블릿 변환은 다음 수학식 1과 같이 원 신호 x[k]를 변환한다.
Figure 112015053510273-pat00001
여기서 ψ[k]는 머더 웨이블렛(mother wavelet), 또는 모함수이고, a0 m은 스케일 파라미터, na0 mb0는 모함수 ψ[k]의 시간 이동(time shift) 파라미터이다.
이산 웨이블릿 변환은 원 신호로부터 고 스케일-저주파(high-scale and low frequency) 성분과 저 스케일-고주파(low-scale and high frequency) 성분을 도출한다.
이산 웨이블릿 변환의 성능은 모함수에 의존적인데 예를 들어 통상적인 전력 시스템의 과도 분석(transient analysis)에 널리 이용되는 Daubechies 4(db4)를 모함수로 이용할 수 있다. 또한 연산량 및 연산 시간과 정확도 사이에 타협에 따라, 레벨 1 이산 웨이블릿 변환이 이용될 수 있다.
특이값 분해 기법은 비정방 행렬의 특이값을 구하는 방법으로서, 실수 또는 복소수로 이루어진, 크기가 m×n이고 랭크(rank)가 r인 행렬 A에 대해 다음 수학식 2와 같이 분해할 수 있다.
Figure 112015053510273-pat00002
여기서, T는 전치 행렬(transpose)을 의미하고, U는 AAT의 m×m인 직교정규(orthonormal) 고유벡터 행렬(eigenvector matrix)이며, V는 ATA의 n×n의 직교정규 고유벡터이며, Σ는 다음 수학식 3과 같이 정의되는 m×n 행렬이다.
Figure 112015053510273-pat00003
여기서, S는
Figure 112015053510273-pat00004
인 r×r 대각 행렬(diagonal matrix)이고 σ 값들이 특이값 분해 기법에 의해 연산되는 특이값들이다.
특이값 분해 기법에 따라 연산되는 특이값들 σ은 σ1>σ2>...>σr>0인 성질을 가지고 있어서, 신호의 크기에 관련된 분석에 효과적이다.
웨이블릿 특이값 분해 기법은 크기가 n인 이동 윈도우(moving window)를 통해 신호 x가 입력될 때에 웨이블릿 변환을 통해 얻은 근사치 성분과 세부 성분을 각각 얻고, 근사치 성분에 대해 특이값 분해 기법을 거쳐 SA(Singular Value of Approximation)을 얻으며, 세부 성분의 절대값의 합으로써 SD(Sum of the absolute value of Detail)을 얻는 기법이다.
근사치 성분의 SA는 원 신호의 저주파 속성을, 세부 성분의 SD는 원 신호의 고주파 속성을 각각 대변하며, 본 발명에서는 다음 수학식 4와 같이 정의될 수 있다.
Figure 112015053510273-pat00005
여기서, i는 크기가 n인 이동 윈도우의 샘플링 시작 시간이고, lf는 모함수에 따른 필터 길이이며, a1은 원 신호의 고 스케일-저주파 성분, d1은 원 신호의 저 스케일-고주파 성분을 의미하며, k는 정수 인덱스이다.
수학식 1 내지 4에 쓰인 기호와 문자는 통상적으로 WSVD를 설명하기 위해 사용되는 표현이므로, 이를 아래에서 언급될 전류 측정치 i, 아크 상수 k, 샘플 사이클 n 등과 혼동하지 않도록 주의한다.
도 1은 본 발명의 일 실시예에 따른 저압 직류 배전계통을 위한 고저항 지락 고장 검출 방법을 예시한 순서도이다.
도 1을 참조하면, 컴퓨터에서 구현되는, 저압 직류 배전계통을 위한 고저항 지락 고장 검출 방법은, 단계(S11)에서, 컴퓨터가, 현재 샘플링 시간(tick)의 저압 직류 배전계통의 직류 전류 측정치(is)를 획득하는 단계로부터 시작할 수 있다. 통상적으로, 저압 직류 배전계통의 직류 전류 측정치(is)는, 저압 직류 배전계통의 시작 위치인, AC-DC 컨버터의 직후단에서 샘플링될 수 있다.
단계(12)에서, 컴퓨터가 저압 직류 배전계통에서 획득된 직류 전류 측정치(is)가 한계값(α)을 초과하는지 여부를 판정한다. 한계값(α)은 예를 들어 500 A와 같이 주어질 수 있다.
만약 단계(S12)에서, 직류 전류 측정치(is)가 한계값(α)을 초과하면, 이는 고저항 지락 고장이 아니지만 단락과 같은 종류의 명백한 고장을 의미하므로 곧장 선로 차단(trip)을 할 필요가 있다. 또한 이러한 경우에는 굳이 아래의 절차를 통한 고저항 지락 고장 여부를 판별할 필요가 없으므로, 미리 이러한 경우를 분류할 필요가 있다. 이에 따라, 만약 단계(S12)에서 직류 전류 측정치(is)가 한계값(α)을 초과하면 단계(S18)으로 진행하여 선로 차단을 결정한다.
만약 단계(S12)에서, 직류 전류 측정치(is)가 한계값(α)을 초과하지 않으면, 단계(S13)으로 진행하여, 고저항 지락 고장 여부를 판별하게 된다.
실시예에 따라, 상술한 단계(S12)는 수행되지 않고, 직류 전류 측정치(is)를 한계값(α)에 비교하지 않고 곧바로 단계(S13)부터 시작하여, 고저항 지락 고장 여부를 판별할 수도 있다.
단계(S13)에서, 컴퓨터가 저압 직류 배전계통에서 획득된 직류 전류 측정치(is)에 대하여 웨이블릿 특이값 분해 기법(WSVD)을 수행하여 SD 값을 도출할 수 있다.
아크를 동반하는 고저항 지락 고장 시의 직류 전류 파형과 그에 따른 SD 파형을 예시하기 위해 도 2와 도 3을 각각 참조하면, 도 2는 본 발명의 일 실시예에 따른 저압 직류 배전계통을 위한 고저항 지락 고장 검출 방법을 설명하기 위해 예시되는 고저항 지락 고장 전류의 파형이고, 도 3은 고저항 지락 고장 전류 파형으로부터 웨이블렛 특이값 분해를 통해 얻은 SA 파형과 SD 파형을 각각 예시한 파형도이다.
저압 직류 배전계통의 고저항 지락 고장에 따른 전류 파형을 시뮬레이션하기 위해, 고저항 지락 고장에 동반하는 아크 전류를 모사하는 아크 발생 모델을 이용한다.
종래에 교류 전력 계통의 고저항 지락 고장과 그에 따른 아크 발생 모델들은 다수가 개발되어 있지만, 저압 직류 배전계통의 고저항 지락 고장에 따른 아크 발생 모델은 거의 연구되지 않은 상태이다. 아래에서, 저압 직류 전원으로 구동되는 도심 전동차(DC trolley)의 고저항 지락 고장과 아크 발생에 관한 연구(J. Li and J.L. Kohler, "New insight into the detection of high-impedance arcing faults on DC trolley systems", IEEE Transactions on Industry Applications, vol 35, no. 5, pp.1169-1173, September, 1999)에서 제안한 아크 모델을 개선하여, 발명자가 도출한 실험식은 수학식 5와 같다.
Figure 112015053510273-pat00006
여기서,
Figure 112015053510273-pat00007
는 j번째 시간 샘플에서 아크 전류,
Figure 112015053510273-pat00008
은 등가 저항,
Figure 112015053510273-pat00009
는 아크의 규모를 설정하기 위한 아크 상수,
Figure 112015053510273-pat00010
는 저압 직류 배전전압의 공칭 전압이며,
Figure 112015053510273-pat00011
는 정류된 직류 전압에 섞인 교류 성분의 기본 주파수(fundamental frequency)이다.
아크 상수
Figure 112015053510273-pat00012
는 예를 들어 아크 전류에 대한 아크 전압의 대략적인 크기 비율이라 할 수 있는데, 5000, 8800, 11000, 13200 등으로 주어질 수 있다.
아크가 발생한 후에 계속 유지되지 않고 소멸한 다음 재발생하는 단속적인 양상을 모델링하기 위해 수학식 5의 아크 전류는 2nπ+π/3<ωt<2nπ+2π/3 (n = 0, 1, 2, ...)인 구간에서만 발생하는 것으로 가정한다.
도 2에서, 0.3초 시점에 고저항 지락 고장이 일어났고, 0.6초 시점에 고장 원인이 제거되어 정상으로 복귀되었다는 가정 하에, 단속적으로 발생하는 아크를 동반하는 고저항 지락 고장 시의 고장 전류 파형이 수학식 5의 아크 모델을 이용하여 예시된다.
도 3에서, 고저항 지락 고장 시의 고장 전류의 웨이블릿 특이값 분해 결과 산출된 SA 파형과 SD 파형들이 각각 예시된다. SD 파형은 매우 작아서 확대되어 있다.
SD 값은 상술한 수학식 4에서 정의된 바와 같다. 이때, 예시적으로, 웨이블릿 변환은 레벨 1 이산 웨이블릿 변환(Level 1 DWT)이고 모함수(mother wavelet)는 도뷔시 4(Daubechies 4)일 수 있다.
전류 파형의 샘플링 주파수가 10 kHz이라면, 직류 전압의 원천인 교류 전압의 주파수(60 Hz)의 1 사이클을 기준으로, 1 사이클당 166 샘플의 직류 전류 측정치들을 얻을 수 있다. 예시적으로, 이동 윈도우의 크기(n)는 24, 필터의 크기(lf)는 8이다.
단계(S14)에서, 컴퓨터가, 직전 리셋 이후부터 현재 샘플링 시간까지의 SD 값들의 에너지인 SD 에너지 값(ESD, Energy of SDs)들을 누적한 누적 SD 에너지 값(AESD, Accumulated Energy of SDs)을 산출한다.
실시예에 따라, 컴퓨터가 직전 리셋 시점 이후에 처음으로 0이 아닌, 예를 들어 최소 오차값 이상의, SD 값이 발생한 샘플링 시간부터 SD 에너지 값들을 누적할 수도 있다.
여기서, SD 에너지 값(ESD)은 이동 윈도우 내의 SD 값들의 제곱의 합을 의미한다.
SD 에너지 값(ESD)과 누적 SD 에너지 값(AESD)의 파형을 예시하기 위해 도 4와 도 5를 참조하면, 도 4는 본 발명의 일 실시예에 따른 저압 직류 배전계통을 위한 고저항 지락 고장 검출 방법에서 고저항 지락 고장 시의 저압 직류 전류의 SD 파형의 에너지의 양상을 예시한 파형도이고, 도 5는 고저항 지락 고장 시의 저압 직류 전류의 SD 파형의 누적 SD 에너지의 양상을 예시한 파형도이다.
도 4에서, SD 에너지 값(ESD)의 파형은 아크 전류의 발생 양상이 반영되어 있지만, 에너지 값의 파형만으로는 고저항 지락 고장을 판별하기 어렵다.
도 5에서, SD 에너지 값들(ESD)을 누적한 누적 SD 에너지 값(AESD)은 누적이 시작된 이후 점점 증가하는 양상을 보인다. 누적 SD 에너지 값(AESD)의 크기는 짧은 사이클 내에 고저항 지락 고장 여부를 정확히 판별할 수 있을 정도로 커진다. 적절히 결정된 문턱값(γ)을 이용하면, 고저항 지락 고장 발생 이후 몇 사이클 이내에 고저항 지락 고장 여부를 판별하고 선로 차단을 결정할 수 있다.
한편, 충분히 긴 시간 동안 누적한다면 누적 SD 에너지 값(AESD)이 문턱값(γ)을 초과할 수 있는 상황은 얼마든지 다양할 수 있다. 그러한 경우에는 누적 SD 에너지 값(AESD)으로써 고저항 지락 고장 여부를 판별하기 어려우므로, 누적 SD 에너지 값(AESD)을 산출하는 누적 시간은 제한되어야 한다.
이에 따라, 단계(S15)에서, 누적 SD 에너지 값의 누적이 시작된 이후 경과된 누적 시간이 소정의 리셋 시간(β)에 도달하였는지 여부를 판정한다.
만약 단계(S15)에서, 누적 시간이 소정의 리셋 시간(β)에 도달하면, 단계(S17)로 진행한다.
이때, 리셋 시간(β)은 경험적으로 결정될 수 있다. 예를 들어, 리셋 시간(β)은 고저항 지락 고장이 발생하였을 경우에 최대로 허용되는 선로 차단 시간보다 짧아야 할 것이지만, 고저항 지락 고장에 동반하는 아크 전류의 누적 SD 에너지 값(AESD)이 그렇지 않은 상황의 누적 SD 에너지 값(AESD)과 확연히 구별될 수 있을 정도로 누적될 수 있는 시간보다는 길어야 할 것이다.
이에 따라, 리셋 시간(β)은 0.1 초로 주어질 수 있다.
단계(S15)에서 누적 시간이 소정의 리셋 시간(β)에 도달하지 않았다면, 단계(S16)에서, 컴퓨터가 누적 SD 에너지 값(AESD)이 문턱값(γ)을 초과하는지 여부를 판정한다.
만약 단계(S16)에서, 누적 SD 에너지 값(AESD)이 문턱값(γ)을 초과하였다면, 이는 고저항 지락 고장에 동반하는 아크 전류가 충분히 강하여 고저항 지락 고장이 판정됨을 의미하며, 단계(S18)로 진행하여 선로 차단을 결정한다.
만약 단계(S16)에서, 누적 SD 에너지 값(AESD)이 문턱값(γ)을 초과하지 않았다면, 이는 아직 고저항 지락 고장 여부를 판별할 수 없는 상태임을 의미하며, 다음 샘플링 시간에 SD 에너지 값(ESD)을 한 차례 더 누적할 수 있도록 단계(S11)로 진행한다.
한편, 만약 단계(S15)에서 누적 시간이 소정의 리셋 시간(β)에 도달하였다면, 이는 누적 시간이 충분히 주어졌음에도 누적 SD 에너지 값(AESD)이 문턱값(γ)을 초과하지 못한 채로 누적 시간이 리셋 시간(β)을 도과하였음을 의미하며, 따라서 적어도 이 샘플링 시간에서는 고저항 지락 고장의 가능성이 낮고 고저항 지락 고장을 판정하기 위해 SD 에너지 값들(ESD)을 더 누적할 필요가 없음을 의미한다.
이에 따라, 단계(S17)에서, 컴퓨터가, 누적 시간과 누적 SD 에너지 값(AESD)을 각각 리셋할 수 있고, 다음 샘플링 시간에 SD 값, SD 에너지 값(ESD) 또는 누적 SD 에너지 값(AESD)을 산출할 수 있도록 단계(S11)로 진행한다.
단계(12)에서 직류 전류 측정치(is)가 제1 문턱값(α)을 초과하거나, 단계(S16)에서 누적 SD 에너지 값(AESD)이 문턱값(γ)을 초과하면, 단계(S18)로 진행하며, 컴퓨터는 선로 차단 신호(TRIP)를 생성하며, 누적 시간 및 누적 SD 에너지 값(AESD)을 리셋한다.
선로 차단 신호(TRIP)에 따라 계전기는 저압 배전계통을 차단하고 소정 재폐로 시간이 지난 후에 저압 배전계통을 재폐로(reclosing)한다.
수학식 5와 같은 아크 모델을 이용하여 고저항 지락 고장을 모사한 경우에 본 발명의 일 실시예에 따른 저압 직류 배전계통을 위한 고저항 지락 고장 검출 방법으로 고저항 지락 고장이 검출되는지 실증하기 위해 도 6을 참조할 수 있다.
도 6은 본 발명의 일 실시예에 따른 저압 직류 배전계통을 위한 고저항 지락 고장 검출 방법에서 고저항 지락 고장 시의 저압 직류 전류의 SD 파형의 누적 SD 에너지의 파형과, 계전기의 입력 전류의 파형을 각각 예시한 파형도들이다.
도 6 (a)에서, 아크 상수 k가 각각 8800, 11000, 13200이고, 누적 SD 에너지 값(AESD)의 문턱값(γ)은 15인 경우에, 누적 SD 에너지 값들은 0.3초 시점에 고저항 지락 고장이 일어난 직후부터 누적되기 시작한다.
아크 상수 k가 8800인 경우에는 각각의 아크들이 상대적으로 작은 편이어서 0.37초 시점 부근에 누적 SD 에너지 값(AESD)이 문턱값(γ)까지 누적된다.
아크 상수 k가 각각 11000, 13200인 경우에는 각각의 아크들이 상대적으로 큰 편이어서 0.34초 부근에 누적 SD 에너지 값(AESD)들이 문턱값(γ)까지 누적된다.
세 경우 모두에서, 리셋 시간(β)인 0.1초가 채 경과하기 전에 누적 SD 에너지 값(AESD)들이 문턱값(γ)을 초과하면서 선로 차단 신호(TRIP)가 각각 발생하였다.
선로 차단 신호(TRIP)가 발생하면 누적 SD 에너지 값(AESD)과 누적 시간은 각각 리셋된다.
도 6 (b)에서, 계전기 입력 전류의 파형은 0.3초 시점부터 고저항 지락 고장에 동반되는 아크들을 가지지만, 선로 차단 신호(TRIP)의 발생에 따라 각각의 경우에 계전기가 동작하면, 계전기 입력 전류는 0으로 떨어진다.
한편, 고전위의 배선 도체와 저전위의 도체 또는 지면이 근접하거나 직접 접촉한 상태도 지락 고장의 일종이지만, 이는 저저항 지락 고장으로 분류될 수 있고, 고저항 지락 고장과는 양상이 다르다. 본 발명이 이러한 저저항 지락 고장을 구분할 수 있는지 실증하기 위해 도 7을 참조할 수 있다.
도 7은 본 발명의 일 실시예에 따른 저압 직류 배전계통을 위한 고저항 지락 고장 검출 방법에서 고저항 지락 고장과 구분되는 저저항 지락 고장 시의 저압 직류 전류의 SD 파형의 누적 SD 에너지의 파형과, 계전기의 입력 전류의 파형을 각각 예시한 파형도들이다.
도 7 (b)에서, 저저항 지락 고장에 따라, 계전기의 입력 전류가 짧은 시간 내에 정상 상태인 60 A 수준에서 수백 A까지 급증하며, 이에 따라 도 7 (a)에서, 누적 SD 에너지 값(AESD)도 몇 사이클 내에 급증한다.
그러나, 입력 전류가 500 A로 설정된 한계값(α)을 초과하는 시점에, 비록 누적 SD 에너지 값(AESD)이 8.95 정도로 문턱값(γ)인 15에는 못 미치지만, 선로 차단 신호(TRIP)가 발생한다.
선로 차단 신호(TRIP)가 발생하면 누적 SD 에너지 값(AESD)과 누적 시간은 각각 리셋된다.
이에 따라, 본 발명의 고저항 지락 고장 판별 알고리즘이 저저항 지락 고장의 판정을 간섭하지 않음을 알 수 있다.
나아가, 입력 전류를 한계값(α)에 비교하지 않거나, 또는 입력 전류가 한계값(α)에 늦게 도달하더라도, 도 7 (a)의 그래프의 파형을 볼 때, 누적 SD 에너지 값(AESD)이 충분히 빠르게 증가하여 문턱값(γ)에 도달할 것임을 유추할 수 있다.
한편, 전압 또는 전류의 거동만으로는 고저항 지락 고장과 구별하기 어려운 정상적인 부하 투입과 제거도 본 발명에 의해 구별할 수 있음을 실증하기 위해 도 8을 참조할 수 있다.
도 8은 본 발명의 일 실시예에 따른 저압 직류 배전계통을 위한 고저항 지락 고장 검출 방법에서 정상적인 부하 제거(load rejection)와 투입(load injection) 시의 저압 직류 전류의 SD 파형의 누적 SD 에너지의 파형과, 계전기의 입력 전류의 파형을 각각 예시한 파형도들이다.
먼저 도 8 (a)에서, 누적 SD 에너지(AESD)는, 부하의 투입과 제거가 있기 전부터, 입력 전류의 미세한 변동에 의해 발생하는 SD 값들과 SD 에너지 값(ESD)이 긴 누적 시간 동안 누적되는 양상을 보인다. 하지만, 도 6 (a)이나 도 7 (a)의 누적 SD 에너지(AESD)의 그래프들과 달리, 도 8 (a)의 누적 SD 에너지(AESD) 그래프의 스케일은 그래프의 최대가 0.3*10-3일 정도로 매우 작음에 유의한다.
0.2초부터 시작된 누적 시간이 0.1초의 리셋 시간(β)에 도달하였지만 여전히 누적 SD 에너지(AESD) 값은 매우 작고, 0.1초의 리셋 시간(β)이 경과하는 0.3초 시점에 리셋된다.
도 8 (b)에서, 계전기의 입력 전류는 0.3초 시점에 부하가 투입되면 약간의 오버슛과 진동을 가지고 급격하게 약등하였다가 0.5초 시점에 부하가 제거되면 다시 강하하는 양상을 보인다.
도 8 (a)에서, 부하의 투입과 제거에 따라 누적 SD 에너지(AESD)는 다소 커졌지만, 여전히 매우 작고, 0.1초의 리셋 시간(β)이 경과할 때마다 리셋된다.
따라서, 부하의 투입과 제거 시에 짧은 시간 내에 전류에 상당한 변동이 있었지만, 선로 차단 신호(TRIP)는 발생하지 않는다.
도 9은 본 발명의 일 실시예에 따른 저압 직류 배전계통을 위한 고저항 지락 고장 검출 장치를 예시한 블록도이다.
도 9를 참조하면, 고저항 지락 고장 검출 장치(90)는 저저항 지락 고장 판정부(91), 웨이블릿 특이값 분해 연산부(92), 누적 SD 에너지 산출부(93), 고저항 지락 고장 판정부(94) 및 차단 신호 생성부(95)를 포함할 수 있다.
선택적인 구성 요소인 저저항 지락 고장 판정부(91)는 현재 샘플링 시간의 저압 직류 배전계통의 직류 전류 측정치를 획득하고, 직류 전류 측정치가 한계값(α)을 초과하면, 저저항 지락 고장으로 판정한다. 한계값(α)은 예를 들어 500 A와 같이 주어질 수 있다.
웨이블릿 특이값 분해 연산부(92)는 현재 샘플링 시간의 저압 직류 배전계통의 직류 전류 측정치에 대해 웨이블릿 특이값 분해 기법(WSVD)을 수행하여 SD 값을 도출한다.
SD 값은 상술한 수학식 5에서 정의된 바와 같다. 이때, 예시적으로, 웨이블릿 변환은 레벨 1 이산 웨이블릿 변환이고 모함수는 도뷔시 4(Daubechies 4)일 수 있다.
누적 SD 에너지 산출부(93)는 직전 리셋 이후부터 현재 샘플링 시간까지의 SD 값들의 에너지인 SD 에너지 값(ESD)들을 누적하여, 누적 SD 에너지 값(AESD)을 산출한다.
여기서, SD 에너지 값(ESD)은 이동 윈도우 내의 SD 값들의 제곱의 합을 의미한다.
실시예에 따라, 누적 SD 에너지 산출부(93)는 직전 리셋 시점 이후에 처음으로 0이 아닌, 바람직하게는 최소 한계값 이상의, SD 값이 발생한 샘플링 시간부터 현재 샘플링 시간까지의 SD 값들의 에너지인 SD 에너지 값들(ESD)을 누적할 수도 있다.
고저항 지락 고장 판정부(94)는, 누적 SD 에너지 값의 누적이 시작된 이후 경과된 누적 시간이 소정의 리셋 시간(β)에 도달하는 경우에는 누적 시간과 누적 SD 에너지 값(AESD)을 각각 리셋하고, 누적 시간이 리셋 시간(β)에 도달하지 않고 누적 SD 에너지 값(AESD)이 문턱값(γ)을 초과하는 경우에는 고저항 지락 고장으로 판정한다.
이때, 리셋 시간(β)은 경험적으로 결정될 수 있다. 예를 들어, 리셋 시간(β)은 0.1 초로 주어질 수 있다.
고저항 지락 고장 판정부(94)는, 누적 시간이 리셋 시간(β)에 도달하지 않고 누적 SD 에너지 값(AESD)이 문턱값(γ)도 초과하지 않은 경우에는 고저항 지락 고장 여부를 판정하지 않는다.
차단 신호 생성부(95)는 고저항 지락 고장 판정부(94)의 고저항 지락 고장 판정에 따라 선로 차단 신호(TRIP)를 생성한다.
실시예에 따라, 차단 신호 생성부(95)는 저저항 지락 고장 판정부(91)의 저저항 지락 고장 판정에 따라서도 선로 차단 신호(TRIP)를 생성할 수 있다.
선로 차단 신호(TRIP)에 따라 저압 직류 배전 선로 중에 설치된 회로 차단기(C/B)가 동작하여 저압 직류 배전 선로가 차단된다.
본 실시예 및 본 명세서에 첨부된 도면은 본 발명에 포함되는 기술적 사상의 일부를 명확하게 나타내고 있는 것에 불과하며, 본 발명의 명세서 및 도면에 포함된 기술적 사상의 범위 내에서 당업자가 용이하게 유추할 수 있는 변형예와 구체적인 실시예는 모두 본 발명의 권리범위에 포함되는 것이 자명하다고 할 것이다.
또한, 본 발명에 따른 장치는 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽힐 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 기록매체의 예로는 ROM, RAM, 광학 디스크, 자기 테이프, 플로피 디스크, 하드 디스크, 비휘발성 메모리 등을 포함한다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.
90 고저항 지락 고장 검출 장치
91 저저항 지락 고장 판정부
92 웨이블릿 특이값 분해 연산부
93 누적 SD 에너지 산출부
94 고저항 지락 고장 판정부
95 차단 신호 생성부

Claims (8)

  1. 컴퓨터를 이용한, 저압 직류 배전계통을 위한 고저항 지락 고장 검출 방법으로서, 상기 컴퓨터가, 매 샘플링 시간마다,
    (i) 저압 직류 배전계통의 직류 전류 측정치를 획득하는 단계;
    (ii) 상기 저압 직류 배전계통에서 획득된 직류 전류 측정치에 대하여 웨이블릿 특이값 분해 기법(WSVD)을 수행하여 SD(Sum of the absolute value of Detail) 값을 도출하는 단계;
    (iii) 직전 리셋 이후부터 현재 샘플링 시간까지의 SD 값들의 에너지인 SD 에너지 값들을 누적한 누적 SD 에너지 값을 산출하는 단계; 및
    (iv) 상기 SD 에너지 값들의 누적이 시작된 이후 경과된 누적 시간이 소정의 리셋 시간에 도달하기 전에 상기 누적 SD 에너지 값이 문턱값을 초과한 때에, 고저항 지락 고장으로 판정하는 단계를 포함하되,
    상기 단계 (iv)는, (iv-1) 상기 누적 시간이 소정의 리셋 시간에 도달한 때에, 상기 누적 시간과 상기 누적 SD 에너지 값을 각각 리셋하고, (iv-2) 상기 누적 시간이 상기 리셋 시간에 도달하기 전에 상기 누적 SD 에너지 값이 문턱값을 초과한 때에, 고저항 지락 고장을 판정하고, (iv-3) 상기 누적 시간이 상기 리셋 시간에 도달하기 전이고 상기 누적 SD 에너지 값이 상기 문턱값보다 낮은 때에, 단계 (i)로 돌아가는 단계를 포함하되,
    상기 SD 값을 도출하는 식은,
    Figure 112016045930271-pat00022

    (여기서, SA(Singular Value of Approximation)는 근사치 성분의 특이값을 나타내며, SD(Sum of the absolute value of Detail)는 세부 성분의 절대값의 합을 나타낸다. 그리고, i는 크기가 n인 이동 윈도우의 샘플링 시작 시간이고, lf는 모함수에 따른 필터 길이이며, a1은 원 신호의 고 스케일-저주파 성분, d1은 원 신호의 저 스케일-고주파 성분을 의미하며, k는 정수 인덱스이다.)와 같은 식을 만족하는 것을 특징으로 하는 저압 직류 배전계통을 위한 고저항 지락 고장 검출 방법.
  2. 삭제
  3. 청구항 1에 있어서, 단계 (i) 이후에,
    상기 직류 전류 측정치가 소정의 한계값을 초과하면 저저항 지락 고장으로 판정하는 단계를 더 포함하는 것을 특징으로 하는 저압 직류 배전계통을 위한 고저항 지락 고장 검출 방법.
  4. 컴퓨터를 이용한, 저압 직류 배전계통을 위한 고저항 지락 고장 검출 방법으로서, 상기 컴퓨터가,
    (i) 저압 직류 배전계통의 직류 전류 측정치를 획득하는 단계;
    (ii) 상기 저압 직류 배전계통에서 획득된 직류 전류 측정치에 대하여 웨이블릿 특이값 분해 기법(WSVD)을 수행하여 SD(Sum of the absolute value of Detail) 값을 도출하는 단계;
    (iii) 직전 리셋 이후부터 현재 샘플링 시간까지의 SD 값들의 에너지인 SD 에너지 값들을 누적한 누적 SD 에너지 값을 산출하는 단계;
    (iv) 상기 누적 SD 에너지 값의 누적이 시작된 이후 경과된 누적 시간이 소정의 리셋 시간에 도달하였는지 여부를 판정하는 단계;
    (v) 상기 누적 시간이 소정의 리셋 시간에 도달하면 상기 누적 시간과 상기 누적 SD 에너지 값을 각각 리셋하는 단계;
    (vi) 상기 누적 시간이 소정의 리셋 시간에 도달하지 않았다면, 상기 누적 SD 에너지 값이 문턱값을 초과하는지 여부를 판정하는 단계;
    (vii) 상기 누적 SD 에너지 값이 상기 문턱값을 초과하였다면, 고저항 지락 고장으로 판정하는 단계; 및
    (viii) 상기 누적 SD 에너지 값이 상기 문턱값보다 낮다면, 단계 (i)로 돌아가는 단계를 포함하되,
    상기 SD 값을 도출하는 식은,
    Figure 112016045930271-pat00023

    (여기서, SA(Singular Value of Approximation)는 근사치 성분의 특이값을 나타내며, SD(Sum of the absolute value of Detail)는 세부 성분의 절대값의 합을 나타낸다. 그리고, i는 크기가 n인 이동 윈도우의 샘플링 시작 시간이고, lf는 모함수에 따른 필터 길이이며, a1은 원 신호의 고 스케일-저주파 성분, d1은 원 신호의 저 스케일-고주파 성분을 의미하며, k는 정수 인덱스이다.)와 같은 식을 만족하는 것을 특징으로 하는 저압 직류 배전계통을 위한 고저항 지락 고장 검출 방법.
  5. 컴퓨터 하드웨어에서 청구항 1, 청구항 3 및 청구항 4 중 어느 한 청구항에 따른 저압 직류 배전계통을 위한 고저항 지락 고장 검출 방법의 각 단계들을 수행하도록 작성되어 기록 매체에 기록된 컴퓨터 프로그램.
  6. 현재 샘플링 시간의 저압 직류 배전계통의 직류 전류 측정치에 대해 웨이블릿 특이값 분해 기법(WSVD)을 수행하여 SD 값을 도출하는 웨이블릿 특이값 분해 연산부;
    직전 리셋 이후부터 현재 샘플링 시간까지의 SD 값들의 에너지인 SD 에너지 값들을 누적하여, 누적 SD 에너지 값을 산출하는 누적 SD 에너지 산출부; 및
    상기 누적 SD 에너지 값의 누적이 시작된 이후 경과된 누적 시간이 소정의 리셋 시간에 도달하는 때에는 상기 누적 시간과 상기 누적 SD 에너지 값을 각각 리셋하고, 상기 누적 시간이 상기 리셋 시간에 도달하지 않고 상기 누적 SD 에너지 값이 문턱값을 초과하는 때에는 고저항 지락 고장으로 판정하는 고저항 지락 고장 판정부를 포함하되,
    상기 고저항 지락 고장 판정부는, 상기 누적 시간이 소정의 리셋 시간에 도달한 때에, 상기 누적 시간과 상기 누적 SD 에너지 값을 각각 리셋하고, 상기 누적 시간이 상기 리셋 시간에 도달하기 전에 상기 누적 SD 에너지 값이 문턱값을 초과한 때에, 고저항 지락 고장을 판정하고, 상기 누적 시간이 상기 리셋 시간에 도달하기 전이고 상기 누적 SD 에너지 값이 상기 문턱값보다 낮은 때에, 상기 웨이블릿 특이값 분해 연산부가 다시 SD 값을 도출하고,
    상기 SD 값을 도출하는 식은,
    Figure 112016045930271-pat00024

    (여기서, SA(Singular Value of Approximation)는 근사치 성분의 특이값을 나타내며, SD(Sum of the absolute value of Detail)는 세부 성분의 절대값의 합을 나타낸다. 그리고, i는 크기가 n인 이동 윈도우의 샘플링 시작 시간이고, lf는 모함수에 따른 필터 길이이며, a1은 원 신호의 고 스케일-저주파 성분, d1은 원 신호의 저 스케일-고주파 성분을 의미하며, k는 정수 인덱스이다.)와 같은 식을 만족하는 것을 특징으로 하는 저압 직류 배전계통을 위한 고저항 지락 고장 검출 장치.
  7. 청구항 6에 있어서,
    상기 직류 전류 측정치가 한계값을 초과하면, 저저항 지락 고장으로 판정하는 저저항 지락 고장 판정부를 더 포함하는 것을 특징으로 하는 저압 직류 배전계통을 위한 고저항 지락 고장 검출 장치.
  8. 청구항 7에 있어서, 상기 저저항 지락 고장 판정부의 저저항 지락 고장 판정 또는 상기 고저항 지락 고장 판정부의 고저항 지락 고장 판정에 따라 선로 차단 신호를 생성하는 차단 신호 생성부를 더 포함하는 것을 특징으로 하는 저압 직류 배전계통을 위한 고저항 지락 고장 검출 장치.
KR1020150078408A 2015-06-03 2015-06-03 저압 직류 배전계통을 위한 고저항 지락 고장 검출 장치 및 방법 KR101648308B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150078408A KR101648308B1 (ko) 2015-06-03 2015-06-03 저압 직류 배전계통을 위한 고저항 지락 고장 검출 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150078408A KR101648308B1 (ko) 2015-06-03 2015-06-03 저압 직류 배전계통을 위한 고저항 지락 고장 검출 장치 및 방법

Publications (1)

Publication Number Publication Date
KR101648308B1 true KR101648308B1 (ko) 2016-08-24

Family

ID=56884360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150078408A KR101648308B1 (ko) 2015-06-03 2015-06-03 저압 직류 배전계통을 위한 고저항 지락 고장 검출 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101648308B1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101843009B1 (ko) 2016-10-20 2018-03-28 성균관대학교 산학협력단 커패시터 방전전류를 이용한 고장구간 검출 장치 및 방법
CN108548986A (zh) * 2018-06-01 2018-09-18 南京南瑞继保电气有限公司 一种小电流接地系统的高阻接地检测系统、装置及方法
CN109085461A (zh) * 2018-07-20 2018-12-25 江苏安方电力科技有限公司 采用小波变换能量进行配电网单相高阻接地阻抗计算的方法
KR20190105394A (ko) 2018-03-05 2019-09-17 성균관대학교산학협력단 저압직류 배전계통 보호 방법 및 장치
CN112698103A (zh) * 2020-12-09 2021-04-23 国网陕西省电力公司宝鸡供电公司 一种提升高过渡电阻接地故障判断准确度的方法
CN113933651A (zh) * 2021-10-15 2022-01-14 南方电网科学研究院有限责任公司 一种配电网高阻接地识别装置测试系统和测试方法
CN114113879A (zh) * 2021-11-04 2022-03-01 云南电网有限责任公司 一种基于小波变换的低压线路故障定位方法及系统
CN116699317A (zh) * 2023-07-11 2023-09-05 西南交通大学 一种多端环形柔性直流配电网极间短路故障定位方法
CN117872115A (zh) * 2023-12-29 2024-04-12 广东电网有限责任公司江门供电局 一种高压断路器未标记故障诊断方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100246203B1 (ko) * 1997-10-30 2000-03-15 이종훈 송전선로 고저항 지락 고장 제어시스템 및 그 제어방법
KR100394134B1 (ko) * 2001-02-20 2003-08-09 학교법인 성균관대학 웨이브렛변환을 이용한 고저항 지락사고의 검출방법 및이에 의한 고장거리 측정방법
KR101350618B1 (ko) 2012-09-20 2014-02-13 한국전력공사 고저항 고장 검출 장치 및 그 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100246203B1 (ko) * 1997-10-30 2000-03-15 이종훈 송전선로 고저항 지락 고장 제어시스템 및 그 제어방법
KR100394134B1 (ko) * 2001-02-20 2003-08-09 학교법인 성균관대학 웨이브렛변환을 이용한 고저항 지락사고의 검출방법 및이에 의한 고장거리 측정방법
KR101350618B1 (ko) 2012-09-20 2014-02-13 한국전력공사 고저항 고장 검출 장치 및 그 방법

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101843009B1 (ko) 2016-10-20 2018-03-28 성균관대학교 산학협력단 커패시터 방전전류를 이용한 고장구간 검출 장치 및 방법
KR20190105394A (ko) 2018-03-05 2019-09-17 성균관대학교산학협력단 저압직류 배전계통 보호 방법 및 장치
CN108548986A (zh) * 2018-06-01 2018-09-18 南京南瑞继保电气有限公司 一种小电流接地系统的高阻接地检测系统、装置及方法
CN108548986B (zh) * 2018-06-01 2023-11-21 南京南瑞继保电气有限公司 一种小电流接地系统的高阻接地检测系统、装置及方法
CN109085461A (zh) * 2018-07-20 2018-12-25 江苏安方电力科技有限公司 采用小波变换能量进行配电网单相高阻接地阻抗计算的方法
CN109085461B (zh) * 2018-07-20 2020-11-24 江苏安方电力科技有限公司 采用小波变换能量进行配电网单相高阻接地阻抗计算的方法
CN112698103B (zh) * 2020-12-09 2022-06-28 国网陕西省电力公司宝鸡供电公司 一种提升高过渡电阻接地故障判断准确度的方法
CN112698103A (zh) * 2020-12-09 2021-04-23 国网陕西省电力公司宝鸡供电公司 一种提升高过渡电阻接地故障判断准确度的方法
CN113933651A (zh) * 2021-10-15 2022-01-14 南方电网科学研究院有限责任公司 一种配电网高阻接地识别装置测试系统和测试方法
CN114113879A (zh) * 2021-11-04 2022-03-01 云南电网有限责任公司 一种基于小波变换的低压线路故障定位方法及系统
CN114113879B (zh) * 2021-11-04 2024-04-12 云南电网有限责任公司 一种基于小波变换的低压线路故障定位方法及系统
CN116699317A (zh) * 2023-07-11 2023-09-05 西南交通大学 一种多端环形柔性直流配电网极间短路故障定位方法
CN116699317B (zh) * 2023-07-11 2024-02-20 西南交通大学 一种多端环形柔性直流配电网极间短路故障定位方法
CN117872115A (zh) * 2023-12-29 2024-04-12 广东电网有限责任公司江门供电局 一种高压断路器未标记故障诊断方法

Similar Documents

Publication Publication Date Title
KR101648308B1 (ko) 저압 직류 배전계통을 위한 고저항 지락 고장 검출 장치 및 방법
US9500710B2 (en) Generator neutral ground monitoring system and method
Swetapadma et al. All shunt fault location including cross-country and evolving faults in transmission lines without fault type classification
US7366622B1 (en) Arc fault identification using model reference estimation
Thwe et al. Fault detection and classification for transmission line protection system using artificial neural network
KR101570292B1 (ko) 저압 직류 배전 계통을 위한 직렬 아크 고장 검출 장치 및 방법
EP2200139A2 (en) Arc detection using detailed and approximate coefficients from discrete wavelet transforms
Ray et al. Detection of faults in a power system using wavelet transform and independent component analysis
KR101550689B1 (ko) 잡음제거 기능을 구비한 ａｅ센서 기반 수배전반의 아크 및 코로나 검출 시스템
Wijekoon et al. Fast and reliable method for identifying fault type and faulted phases using band limited transient currents
Zhang et al. Morphology singular entropy-based phase selector using short data window for transmission lines
Yao et al. Review and recent developments in DC arc fault detection
Grassetti et al. Low cost arc fault detection in aerospace applications
de Alvarenga Ferreira et al. A novel high impedance arcing fault detection based on the discrete wavelet transform for smart distribution grids
CN109799404B (zh) 浪涌保护装置的劣化率检测方法及系统
Grassetti et al. A novel algorithm for the parallel arc fault identification in DC aircraft power plants
Pullabhatla et al. Inverse S-Transform based decision tree for power system faults identification
US20220252644A1 (en) Fault detection in an electric power system
MukeshThakre et al. Distribution system faults classification and location based on wavelet transform
Al_Kababjie et al. A fault detection and classification using new distance relay
Chen et al. Arcing current features extraction using wavelet transform
CN107561400B (zh) 一种基于实时小波变换的配网短路故障快速检测方法
Hongdilokkul et al. Classification of transmission line faults with waveform characterization
Chanda et al. Identification and classification of faults on transmission lines using wavelet multiresolution analysis
CN118518985B (zh) 一种配电网故障评估方法及系统

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant