KR101641363B1 - Organic light emitting display device - Google Patents

Organic light emitting display device Download PDF

Info

Publication number
KR101641363B1
KR101641363B1 KR1020100015673A KR20100015673A KR101641363B1 KR 101641363 B1 KR101641363 B1 KR 101641363B1 KR 1020100015673 A KR1020100015673 A KR 1020100015673A KR 20100015673 A KR20100015673 A KR 20100015673A KR 101641363 B1 KR101641363 B1 KR 101641363B1
Authority
KR
South Korea
Prior art keywords
sealing layer
data line
substrate
gate line
line
Prior art date
Application number
KR1020100015673A
Other languages
Korean (ko)
Other versions
KR20110096298A (en
Inventor
양미연
박종우
오경탁
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100015673A priority Critical patent/KR101641363B1/en
Publication of KR20110096298A publication Critical patent/KR20110096298A/en
Application granted granted Critical
Publication of KR101641363B1 publication Critical patent/KR101641363B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/04—Sealing arrangements, e.g. against humidity
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 밀봉공정에 의한 라인결함을 방지할 수 있는 유기전계발광 표시장치에 관한 것으로, 이러한 본 발명에 따른 유기전계발광 표시장치는, 화상이 표시되는 표시영역과, 상기 표시영역 외곽에 해당되는 비표시영역으로 정의되고, 서로 대향하는 제1 기판과 제2 기판; 상기 제1 기판과 제2 기판 사이에, 상기 비표시영역과 대응하도록 배치되어, 상기 제1 기판과 제2 기판을 합착하고, 상기 제1 기판과 제2 기판 사이의 소정 공간을 밀봉하는 실링층; 상기 소정 공간 내에 상기 표시영역과 대응하여 배치되는 유기전계발광다이오드 어레이; 및 게이트신호가 인가되는 게이트라인과, 데이터신호가 인가되는 데이터라인을 포함하고, 상기 게이트신호와 상기 데이터신호를 포함한 구동신호에 따라 상기 유기전계발광다이오드 어레이를 구동하는 셀 구동 어레이를 포함한다. 여기서, 상기 실링층 중에서 최대 두께의 단면을 갖는 일부는, 상기 게이트라인과 상기 데이터라인 중 어느 하나와 중첩된다.The present invention relates to an organic electroluminescent display device capable of preventing line defects by a sealing process, and an organic electroluminescent display device according to the present invention includes a display region in which an image is displayed, A first substrate and a second substrate which are defined as a non-display area and oppose each other; And a sealing layer disposed between the first substrate and the second substrate so as to correspond to the non-display area, the first substrate and the second substrate being bonded together, and sealing a predetermined space between the first substrate and the second substrate, ; An organic light emitting diode array arranged in the predetermined space in correspondence with the display region; And a cell driving array which includes a gate line to which a gate signal is applied and a data line to which a data signal is applied and drives the organic light emitting diode array according to a driving signal including the gate signal and the data signal. Here, a portion of the sealing layer having the maximum thickness cross section overlaps with either the gate line or the data line.

Description

유기전계발광 표시장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an organic light-

본 발명은 유기전계발광 표시장치에 관한 것으로, 특히 밀봉공정에 의한 라인결함을 방지할 수 있는 유기전계발광 표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0002] The present invention relates to an organic light emitting display device, and more particularly, to an organic light emitting display device capable of preventing line defects by a sealing process.

최근, 본격적인 정보화 시대로 접어듦에 따라 전기적 정보신호를 시각적으로 표현하는 디스플레이(display)분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 여러 가지 다양한 평판 표시장치(Flat Display Device)가 개발되어 기존의 브라운관(Cathode Ray Tube: CRT)을 빠르게 대체하고 있다.In recent years, as the information age has come to a full-fledged information age, a display field for visually expressing electrical information signals has been rapidly developed. In response to this, various flat panel display devices having excellent performance of thinning, light weight, Flat Display Device) has been developed to replace CRT (Cathode Ray Tube).

이 같은 평판 표시장치의 구체적인 예로는 액정표시장치(Liquid Crystal Display device: LCD), 플라즈마 표시장치(Plasma Display Panel device: PDP), 전계방출 표시장치(Field Emission Display device: FED), 전기발광 표시장치(Electro luminescence Display Device: ELD), 전기습윤 표시장치(Electro-Wetting Display: EWD) 및 유기전계발광 표시장치(Organic Light Emitting Display: OLED) 등을 들 수 있다.Specific examples of such flat panel display devices include a liquid crystal display device (LCD), a plasma display panel (PDP), a field emission display (FED) An electro-luminescence display device (ELD), an electro-wetting display (EWD), and an organic light emitting display (OLED).

이 중, 유기전계발광표시장치(이하, "OLED"로 지칭함)는, 전자와 정공이 전자 주입 전극(캐소드 전극)과 정공 주입 전극(애노드 전극) 각각으로부터 발광층 내부로 주입되어, 주입된 전자와 정공의 결합으로 인해 엑시톤(exiton)이 발생되고, 엑시톤이 여기 상태에서 기저상태로 떨어지면서 방출되는 에너지에 의해 광이 발생되는 현상을 이용하여, 화상을 표시한다. 이와 같이 자체적으로 발광하는 OLED는, 액정표시장치(LCD)와 달리, 별도의 광원을 필요로 하지 않으므로, 소자의 부피와 무게를 줄일 수 있는 장점이 있으며, 반응속도가 액정표시장치에 비해 천 배 이상 빠르기 때문에, 동영상을 표시할 때 잔상이 남지 않는 장점이 있다. 그로 인해, OLED는 이동통신 단말기, 개인정보 단말기, 캠코더, 디지털 카메라 등의 고선명을 요구하는 소형 디스플레이 장치에 적용되고 있다. 이러한 OLED는, 능동 매트릭스(Active Matrix) 구동 방식과, 수동 매트릭스(Passive Matrix) 구동 방식으로 구분될 수 있다. 여기서, 능동 매트릭스 구동 방식의 OLED(Active Matrix Organic Light Emitting Diode: AMOLED)는 3색(R, G, B) 서브 화소로 구성된 화소들이 매트릭스 형태로 배열되어 화상을 표시하게 된다.Among them, an organic electroluminescent display device (hereinafter referred to as "OLED") is a device in which electrons and holes are injected from the electron injection electrode (cathode electrode) and the hole injection electrode (anode electrode) An image is displayed by using a phenomenon that excitons are generated due to the bonding of holes and light is generated by the energy emitted while the exciton falls from the excited state to the ground state. Unlike a liquid crystal display (LCD), an OLED that emits light in this way does not require a separate light source, so it has the advantage of reducing the volume and weight of the device, It is advantageous that there is no afterimage when displaying a moving picture. Therefore, OLEDs are being applied to small-sized display devices requiring high definition such as mobile communication terminals, personal information terminals, camcorders, and digital cameras. Such an OLED can be classified into an active matrix driving method and a passive matrix driving method. Here, the active matrix organic light emitting diode (AMOLED) of the active matrix driving type displays pixels composed of three color (R, G, B) sub-pixels arranged in a matrix form to display an image.

일반적으로 OLED는, 화상을 표시하는 표시영역과, 표시영역의 외곽에 해당되는 비표시영역으로 정의된다. 더욱 구체적으로, OLED는, 서로 대향하는 상부기판과 하부기판, 상부기판과 하부기판 사이의 비표시영역에 대응하도록 배치되어, 대향하는 두 기판을 점착하고, 두 기판 사이의 내부공간을 밀봉하는 실링층, 기판 사이의 내부공간에 표시영역에 대응되어 배치되는 유기전계발광다이오드 어레이(이하, '유기층'으로 지칭함), 유기층을 구동하는 셀 어레이, 셀 어레이에 게이트신호와 데이터신호를 포함한 구동신호를 인가하는 구동회로를 포함하여 이루어진다. 여기서, 셀 어레이는 게이트신호가 인가되는 게이트라인, 데이터신호가 인가되는 데이터라인 및 게이트라인과 데이터라인의 교차영역에 각각 배치되는 복수의 스위치 트랜지스터를 포함한다. 여기서, 게이트라인과 데이터라인은 구동회로와 연결되므로, 게이트라인과 데이터라인 각각의 적어도 일부는, 실링층과 함께, 비표시영역(이하, '베젤(Bezel)'이라 지칭함)에 형성된다.In general, an OLED is defined as a display area for displaying an image and a non-display area corresponding to an outline of the display area. More specifically, the OLED includes: an upper substrate and a lower substrate opposed to each other; a sealing member disposed to correspond to a non-display region between the upper substrate and the lower substrate to adhere the opposing two substrates, (Hereinafter referred to as "organic layer") disposed in the inner space between the substrate and the substrate, a cell array for driving the organic layer, a driving signal including a gate signal and a data signal in the cell array, And a driving circuit for applying the driving signal. Here, the cell array includes a gate line to which a gate signal is applied, a data line to which a data signal is applied, and a plurality of switch transistors respectively disposed at intersections of the gate line and the data line. Here, since the gate line and the data line are connected to the driving circuit, at least a part of each of the gate line and the data line is formed in a non-display area (hereinafter, referred to as a "bezel") together with the sealing layer.

도 1은 종래기술에 따른 OLED에 있어서, 게이트라인, 데이터라인 및 실링층이 형성된 베젤의 일부를 나타낸 단면도이고, 도 2는 종래기술에 따른 OLED에 있어서, 게이트라인, 데이터라인 및 실링층이 배치된 베젤의 일부를 나타낸 평면도이다. 그리고, 도 3(a)는 프릿페이스트를 패널 별로 패턴화하는 일반적인 마스크를 나타낸 평면도이고, 도 3(b)는 도 3(a)에 도시된 마스크의 일부를 확대하여 나타낸 평면도이다.FIG. 1 is a cross-sectional view showing a part of a bezel in which a gate line, a data line and a sealing layer are formed in an OLED according to a related art, FIG. 2 is a cross- And FIG. 3 (a) is a plan view showing a general mask for patterning the frit paste on a panel-by-panel basis, and FIG. 3 (b) is a plan view showing a part of the mask shown in FIG.

도 1에 도시된 바와 같이, 종래기술에 따른 OLED는, 서로 대향하는 하부기판(10)과 상부기판(20), 하부기판(10) 상에 금속으로 형성되고 구동회로와 연결되어 게이트신호가 인가되는 게이트라인(11), 게이트라인(11)을 포함한 하부기판(10)의 전면에 형성되는 게이트절연막(12), 게이트절연막(12) 상에 금속으로 형성되고 구동회로와 연결되어 데이터신호가 인가되는 데이터라인(13), 데이터라인(13)을 포함한 게이트절연막(12)의 전면에 형성되는 보호막(14), 하부기판(10)과 상부기판(20)을 점착하는 실링층(21)을 포함한다.1, an OLED according to the related art includes a lower substrate 10, an upper substrate 20, and a lower substrate 10 which are opposed to each other. The OLED is formed of metal and is connected to a driving circuit, A gate insulating film 12 formed on the entire surface of the lower substrate 10 including a gate line 11 and a gate line 11 and a gate insulating film 12 formed on the gate insulating film 12 and connected to a driving circuit, A protective film 14 formed on the entire surface of the gate insulating film 12 including the data line 13 and the data line 13 and the sealing layer 21 adhering the lower substrate 10 and the upper substrate 20 do.

여기서, 게이트라인(11)과 데이터라인(13)은 도전성 물질인 금속으로 형성되는데, 금속은 열전도율이 높고, 열에 대한 연성(延性, ductility) 및 압축력에 대한 전성(展性, malleability)을 갖는다. Here, the gate line 11 and the data line 13 are formed of a metal, which is a conductive material. The metal has high thermal conductivity, ductility to heat, and malleability against compressive force.

그리고, 실링층(21)은 프릿(frit, 유리원료)파우더, 프릿과 기판(10, 20) 사이의 열팽창계수 차이를 맞추기 위한 필러(filler, 충전재), 점착력을 발생시키는 바인더(binder, 교결재) 및 점도를 조절하는 솔벤트(solvent, 용매)의 혼합물인 프릿페이스트(frit paste)로 형성되는 것이 일반적이다. 프릿페이스트는, 투습방지에 탁월한 장점이 있는 반면, 섭씨 300도 이상의 높은 소성온도를 갖는 단점이 있다.The sealing layer 21 is formed of a filler for matching the thermal expansion coefficient difference between the frit and the frit and the substrates 10 and 20 and a binder for generating adhesive force, ) And a solvent (solvent) for controlling the viscosity. The frit paste has an advantage of preventing moisture permeation, but has a disadvantage of having a high firing temperature of 300 DEG C or more.

한편, 표시영역이 최대한 큰 면적으로 형성되도록 하기 위해, 베젤의 폭을 최소한으로 줄이는 것이 OLED 관련 기술에서 중요한 이슈 중 하나이다. 이때, 베젤의 폭을 최소화하기 위한 방안 중 하나로써, 베젤에 배치되는 게이트라인(11)과 데이터라인(13)의 적어도 일부와 실링층(21)이 서로 중첩되도록 배치(도 2에서 'O'로 도시됨)한다. On the other hand, to minimize the width of the bezel in order to form the display area as large as possible is one of important issues in the OLED related technology. In this case, as one of the measures for minimizing the width of the bezel, at least a part of the gate line 11 and the data line 13 disposed on the bezel and the sealing layer 21 are arranged so as to overlap each other ('O' As shown in FIG.

이와 같이 하면, 게이트라인(11)과 데이터라인(13)의 적어도 일부 및 실링층(21)이 중첩되는 면적만큼, 베젤의 폭이 감소될 수 있어, 표시영역의 면적이 증가될 수 있다. 그러나, 종래 기술에 따르면, 보호막(14)을 사이에 두고 중첩하는 실링층(21)에 의해 게이트라인(11)과 데이터라인(13)이 변형되어, 라인결함(Line Defect)이 빈번하게 발생되는 문제점이 있다. 종래기술에 따른 OLED에서, 실링층(21)에 의해 라인결함이 발생되는 이유는 아래와 같다.By doing so, the width of the bezel can be reduced by the area where the gate line 11 and at least a part of the data line 13 overlap with the sealing layer 21, and the area of the display area can be increased. However, according to the related art, the gate line 11 and the data line 13 are deformed by the sealing layer 21 overlapping with the protective film 14 interposed therebetween, and line defects are frequently generated There is a problem. In the OLED according to the prior art, a line defect is generated by the sealing layer 21 for the following reason.

먼저, 실링층(21)을 형성하는 공정은, 프릿페이스트를 도포하는 과정과 프릿페이스트를 소성하는 과정을 포함하는 과정을 포함하는 것이 일반적이다. First, the step of forming the sealing layer 21 generally includes a step of applying a frit paste and a step of firing the frit paste.

여기서, 프릿페이스트를 도포하는 과정은, 복수의 패널에 대응하는 크기의 마더기판 상에, 패널 각각에 대응하는 패턴으로 형성된 개구부를 포함하는 마스크(22)를 올려놓은 상태에서, 프릿페이스트를 도포한다. 이와 같이 하면, 프릿페이스트가 마더기판 상에 복수의 패널 각각의 베젤과 대응하는 패턴으로 형성된다. 이때, 마스크(22)는, 도 3(a)에 도시된 바와 같이, 마더기판에 대응하는 크기로, 복수의 패널 각각의 베젤에 대응하는 패턴으로 형성된 개구부를 포함한다. 특히, 표시영역에 프릿페이스트가 도포되는 것을 방지하기 위하여, 마스크(22)에 포함된 개구부는, 도 3(b)에 도시된 바와 같이, 메쉬(mesh) 형태를 갖는다. 이에 따라, 마더기판 상에 도포된 프릿페이스트는 도트(dot) 형태의 단면을 갖는다. Here, in the process of applying the frit paste, a frit paste is applied on a mother substrate having a size corresponding to a plurality of panels, with a mask 22 including an opening formed in a pattern corresponding to each of the panels . In this manner, the frit paste is formed on the mother substrate in a pattern corresponding to the bezel of each of the plurality of panels. At this time, the mask 22 includes an opening formed in a pattern corresponding to the bezel of each of the plurality of panels, corresponding to the size of the mother substrate, as shown in Fig. 3 (a). Particularly, in order to prevent the frit paste from being applied to the display area, the opening included in the mask 22 has a mesh shape as shown in Fig. 3 (b). Accordingly, the frit paste applied on the mother substrate has a dot-shaped cross section.

그런데, 프릿페이스트의 하부에 형성되어 있는 게이트라인(11)과 데이터라인(13)은, 프릿페이스트의 무게로 인한 소정의 압력을 받아, 눌려진다. 즉, 게이트라인(11)과 데이터라인(13)은 전성을 갖는 금속으로 형성되어, 보호막(14) 상부에 도포된 프릿페이스트에 의한 압력으로 인해 눌려짐으로써, 형태가 변형될 수 있다. 특히, 프릿페이스트의 표면 형상에 의해 게이트라인(11)과 데이터라인(13)을 누르는 압력이 발생된다.The gate line 11 and the data line 13 formed under the frit paste are pressed under a predetermined pressure due to the weight of the frit paste. That is, the gate line 11 and the data line 13 are formed of a metal having electrical conductivity and can be deformed by being pressed by the pressure of the frit paste applied on the protective film 14. In particular, a pressure is applied to press the gate line 11 and the data line 13 by the surface shape of the frit paste.

그리고, 프릿페이스트를 소성하는 과정은, 레이저(laser)를 이용하여 프릿페이스트에 섭씨 300도 이상에 해당하는 고온의 열을 순간적으로 인가함으로써 실시된다. 이때, 프릿페이스트를 소성하기 위한 고온의 열은 프릿페이스트 뿐만 아니라, 보호막(14) 아래에 배치되어 있는 게이트라인(11)과 데이터라인(13)에도 영향을 미치게 된다. 그런데, 게이트라인(11)과 데이터라인(13)은 열전도율이 높고 열에 대한 연성을 갖는 금속으로 형성되므로, 고온의 열이 그대로 전달되어 변형된다.The process of firing the frit paste is carried out by applying a high temperature heat of 300 DEG C or more to the frit paste instantaneously using a laser. At this time, the high-temperature heat for firing the frit paste affects not only the frit paste but also the gate line 11 and the data line 13 disposed under the protective film 14. Since the gate line 11 and the data line 13 are formed of a metal having a high thermal conductivity and flexibility against heat, the high-temperature heat is transferred as it is.

특히, 게이트라인(11)과 데이터라인(13)에 프릿페이스트의 표면 형상에 의한 소정의 압력과 함께, 고온의 열이 순간적으로 인가되면, 금속이 뾰족하게 솟아오르는 힐록(hillock, 도 1에서 'H'로 나타냄)현상이 발생된다. 여기서, 힐록현상은, 게이트라인(11) 또는 데이터라인(13)을 형성하는 금속이, 프릿페이스트를 소성하기 위한 순간적인 고온의 열과, 도트단위로 도포된 프릿페이스트의 표면 형상에 의한 균일하지 않은 압력을 전달받아, 상대적으로 작은 압력이 인가되는 부분이 뾰족하게 솟아오르는 것을 의미한다. Particularly, when a high temperature heat is instantaneously applied to the gate line 11 and the data line 13 together with a predetermined pressure due to the surface shape of the frit paste, a hillock (in FIG. 1, H ') phenomenon occurs. Here, the hillock phenomenon is a phenomenon in which the metal forming the gate line 11 or the data line 13 is exposed to a momentary high-temperature heat for firing the frit paste and an unevenness due to the surface shape of the frit paste applied in dot units Which means that the portion to which a relatively small pressure is applied is pointed up due to the pressure.

이와 같이, 힐록에 의해 뾰족하게 솟아오른 금속 부분은, 힐록된 부분과 대응하는 게이트절연막(12), 데이터라인(13), 보호막(14) 또는 실링층(21) 등에, 크랙(crack)을 발생시킨다. As described above, the metal part rising steeply by the hillock causes a crack in the gate insulating film 12, the data line 13, the protective film 14, or the sealing layer 21 corresponding to the hillocked portion .

특히, 실링층(21)에 발생된 크랙은, 하부기판(10)과 상부기판(20) 사이의 공간과 외부 간의 밀봉을 방해하여, 유기층이 수분 또는 산소에 의해 쉽게 열화되도록 함으로써, 제품의 견고성 또는 수명을 단축시키는 원인이 된다.Particularly, the cracks generated in the sealing layer 21 interfere with sealing between the space between the lower substrate 10 and the upper substrate 20 and the outside, so that the organic layer is easily deteriorated by moisture or oxygen, Or shorten the life span.

그리고, 게이트절연막(12)과 데이터라인(13)에 발생된 크랙은, 게이트라인(11)과 데이터라인(13) 각각의 형태가 설계대로 유지되는 것을 방해한다. 또한, 게이트라인(11)의 힐록된 부분이 게이트절연막(12)을 뚫고 데이터 라인(13)과 접촉하여, 합선(short)됨으로써, 제품의 수율 및 신뢰성을 낮추는 원인이 된다. The cracks generated in the gate insulating film 12 and the data line 13 prevent the shapes of the gate line 11 and the data line 13 from being maintained as designed. Also, the hillocked portion of the gate line 11 penetrates through the gate insulating film 12 and comes into contact with the data line 13 and is short-circuited, thereby lowering the yield and reliability of the product.

이에 따라, 본 발명이 해결하려는 과제는, 실링층으로 인하여, 힐록 현상과 같은 라인결함이 발생되는 것을 방지하여, 제품의 견고성, 수명, 신뢰성 및 수율이 향상될 수 있는 유기전계발광 표시장치를 제공하는 것이다.Accordingly, it is an object of the present invention to provide an organic electroluminescent display device capable of preventing line defects such as a hillock phenomenon from occurring due to a sealing layer, thereby improving the robustness, lifetime, reliability, and yield of the product .

이와 같은 과제를 해결하기 위하여, 본 발명에 따른 유기전계발광 표시장치는, 화상이 표시되는 표시영역과, 상기 표시영역 외곽에 해당되는 비표시영역으로 정의되고, 서로 대향하는 제1 기판과 제2 기판; 상기 제1 기판과 제2 기판 사이에, 상기 비표시영역과 대응하도록 배치되어, 상기 제1 기판과 제2 기판을 합착하고, 상기 제1 기판과 제2 기판 사이의 소정 공간을 밀봉하는 실링층; 상기 소정 공간 내에 상기 표시영역과 대응하여 배치되는 유기전계발광다이오드 어레이; 및 게이트신호가 인가되는 게이트라인과, 데이터신호가 인가되는 데이터라인을 포함하고, 상기 게이트신호와 상기 데이터신호를 포함한 구동신호에 따라 상기 유기전계발광다이오드 어레이를 구동하는 셀 구동 어레이를 포함한다. 여기서, 상기 실링층 중에서 최대 두께의 단면을 갖는 일부는, 상기 게이트라인과 상기 데이터라인 중 어느 하나와 중첩된다.According to an aspect of the present invention, there is provided an organic light emitting display device including a first substrate and a second substrate which are defined as a display region in which an image is displayed and a non-display region corresponding to the outside of the display region, Board; And a sealing layer disposed between the first substrate and the second substrate so as to correspond to the non-display area, the first substrate and the second substrate being bonded together, and sealing a predetermined space between the first substrate and the second substrate, ; An organic light emitting diode array arranged in the predetermined space in correspondence with the display region; And a cell driving array which includes a gate line to which a gate signal is applied and a data line to which a data signal is applied and drives the organic light emitting diode array according to a driving signal including the gate signal and the data signal. Here, a portion of the sealing layer having the maximum thickness cross section overlaps with either the gate line or the data line.

이상과 같이, 본 발명에 따른 유기전계발광 표시장치는, 실링층 중 최대 두께의 단면을 갖는 일부가 게이트라인과 데이터라인 중 어느 하나와 중첩되므로, 실링층 중 최대 두께의 단면을 갖는 일부에 대응하는 게이트라인과 데이터라인에 동시에 과도한 압력과 순간적인 고온의 열이 인가되는 것이 방지될 수 있다. 이에 따라, 힐록현상과 같은 라인결함이 방지될 수 있어, 실링층에 크랙이 발생되는 것이 방지될 수 있으므로, 제품의 견고성과 수명이 향상될 수 있다. 그리고, 게이트라인이 힐록되어 게이트라인과 데이터라인이 접촉되는 합선이 발생되는 것이 방지되어, 제품의 수율 및 신뢰성이 향상될 수 있다.As described above, in the organic light emitting display device according to the present invention, a part of the sealing layer having the maximum thickness cross section overlaps with any one of the gate line and the data line, so that it corresponds to a part having the maximum thickness of the sealing layer Excessive pressure and instantaneous high temperature heat can be prevented from being applied to both the gate line and the data line simultaneously. As a result, line defects such as hillock phenomenon can be prevented, cracks can be prevented from being generated in the sealing layer, and the robustness and life of the product can be improved. Then, the gate line is hillocked to prevent a short circuit in which the gate line and the data line are in contact with each other, so that the yield and reliability of the product can be improved.

도 1은 종래기술에 따른 OLED에 있어서, 게이트라인, 데이터라인 및 실링층이 배치된 베젤의 일부 영역을 나타낸 단면도이다.
도 2는 종래기술에 따른 OLED에 있어서, 게이트라인, 데이터라인 및 실링층이 배치된 베젤의 일부 영역을 나타낸 평면도이다.
도 3(a)는 프릿페이스트를 패널 별로 패턴화하는 일반적인 마스크를 나타낸 평면도이고, 도 3(b)는 도 3(a)에 도시된 마스크의 일부를 확대하여 나타낸 평면도이다.
도 4는 본 발명의 실시예에 따른 유기전계발광 표시장치의 표시패널을 나타낸 단면도이다.
도 5는 도 4에 도시된 표시패널의 일부를 나타낸 평면도이다.
도 6은 본 발명의 제1 실시예에 따른 유기전계발광 표시장치에 있어서, 도 5에 도시된 A-A'를 나타낸 단면도이다.
도 7은 본 발명의 제1 실시예에 따른 유기전계발광 표시장치에 있어서, 도 5에 도시된 B 부분에 대응하여 제1 패턴의 데이터라인을 나타낸 평면도이다.
도 8은 본 발명의 제1 실시예에 따른 유기전계발광 표시장치에 있어서, 도 5에 도시된 B 부분에 대응하여 제2 패턴의 데이터라인을 나타낸 평면도이다.
도 9는 본 발명의 제1 실시예에 따른 유기전계발광 표시장치에 있어서, 도 5에 도시된 B 부분에 대응하여 게이트라인, 제1 패턴의 데이터라인 및 실링층을 나타낸 평면도이다.
도 10은 본 발명의 제2 실시예에 따른 유기전계발광 표시장치에 있어서, 도 5에 도시된 A-A'를 나타낸 단면도이다.
도 11은 본 발명의 제2 실시예에 따른 유기전계발광 표시장치에 있어서, 도 5에 도시된 B 부분에 대응하여 제3 패턴의 데이터라인을 나타낸 평면도이다.
도 12는 본 발명의 제2 실시예에 따른 유기전계발광 표시장치에 있어서, 도 5에 도시된 B 부분에 대응하여 게이트라인, 제3 패턴의 데이터라인 및 실링층을 나타낸 평면도이다.
도 13은 본 발명의 제3 실시예에 따른 유기전계발광 표시장치에 있어서, 도 5에 도시된 B 부분에 대응하여 제4 패턴의 데이터라인을 나타낸 평면도이다.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a cross-sectional view showing a part of a bezel in which a gate line, a data line, and a sealing layer are disposed, in an OLED according to the prior art.
FIG. 2 is a plan view showing a part of a bezel in which a gate line, a data line, and a sealing layer are arranged in an OLED according to a conventional technique.
3 (a) is a plan view showing a general mask for patterning the frit paste on a panel-by-panel basis, and FIG. 3 (b) is a plan view showing a part of the mask shown in FIG.
4 is a cross-sectional view of a display panel of an organic light emitting display according to an embodiment of the present invention.
5 is a plan view showing a part of the display panel shown in Fig.
FIG. 6 is a cross-sectional view of the organic light emitting display according to the first embodiment of the present invention, taken along line A-A 'in FIG.
7 is a plan view of a data line of a first pattern corresponding to part B of FIG. 5 in the organic light emitting display device according to the first embodiment of the present invention.
FIG. 8 is a plan view of a data line of a second pattern corresponding to part B shown in FIG. 5 in the organic light emitting display according to the first embodiment of the present invention.
9 is a plan view showing a gate line, a data line of a first pattern, and a sealing layer corresponding to the portion B shown in FIG. 5 in the organic light emitting display device according to the first embodiment of the present invention.
10 is a cross-sectional view of the organic light emitting display according to the second embodiment of the present invention, taken along the line A-A 'shown in FIG.
11 is a plan view showing a data line of a third pattern corresponding to part B shown in FIG. 5 in the organic light emitting display device according to the second embodiment of the present invention.
12 is a plan view showing a gate line, a data line of a third pattern, and a sealing layer corresponding to the portion B shown in FIG. 5 in the organic light emitting display device according to the second embodiment of the present invention.
FIG. 13 is a plan view showing a data line of a fourth pattern corresponding to the portion B shown in FIG. 5 in the organic light emitting display device according to the third embodiment of the present invention.

이하, 본 발명의 실시예에 따른 유기전계발광 표시장치(Organic Light Emitting Display: OLED)에 대하여, 첨부한 도면을 참고로 하여, 상세히 설명하기로 한다.Hereinafter, an organic light emitting display (OLED) according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 본 발명의 실시예에 따른 유기전계발광 표시장치의 표시패널에 대해 설명한다.First, a display panel of an organic light emitting display according to an embodiment of the present invention will be described.

도 4는 본 발명의 실시예에 따른 유기전계발광 표시장치의 표시패널을 나타낸 단면도이고, 도 5는 도 4에 도시된 표시패널의 일부를 나타낸 평면도이다.FIG. 4 is a cross-sectional view illustrating a display panel of an organic light emitting display according to an exemplary embodiment of the present invention, and FIG. 5 is a plan view illustrating a portion of the display panel shown in FIG.

도 4에 도시된 바와 같이, 유기전계발광 표시장치의 표시패널(이하, 'OLED'로 지칭함)은 화상이 표시되는 영역(L, 이하, '표시영역'으로 지칭함)과 표시영역(L)의 외곽에 해당되는 비표시영역(D, 이하에서, '비표시영역' 또는 '베젤'로 지칭함)으로 정의된다. 더욱 구체적으로, OLED는 서로 대향하는 제1 기판(100)과 제2 기판(200), 제1 기판(100)과 제2 기판(200) 사이에, 표시영역(L)과 대응되어 배치되는 유기전계발광다이오드 어레이(Organic Light Emitting Array, 110, 이하 "유기층"으로 지칭함), 유기층(110)을 구동하는 셀 구동 어레이(미도시), 셀 구동 어레이에 구동신호를 인가하는 구동회로(미도시), 셀 구동 어레이(미도시)를 포함한 제1 기판(100)의 전면에 형성되는 보호막(미도시), 제1 기판(100)과 제2 기판(200) 사이에, 비표시영역(D)과 대응되도록 형성되어, 제1 기판(100)과 제2 기판(200)을 합착하고, 제1 기판(100)과 제2 기판(200) 사이에 배치된 유기층(110)이 외부로부터 격리되도록 제1 기판(100)과 제2 기판(200) 사이의 소정 공간을 밀봉하는 실링층(300)을 포함하여 이루어진다. 4, a display panel (hereinafter referred to as 'OLED') of an organic light emitting display device includes a display area L (hereinafter referred to as a display area) (Hereinafter, referred to as a "non-display area" or a "bezel") corresponding to the outline of the display area. More specifically, the OLED includes a first substrate 100 and a second substrate 200 opposed to each other, a first substrate 100 and a second substrate 200, A cell driving array (not shown) for driving the organic layer 110, a driving circuit (not shown) for applying a driving signal to the cell driving array, an organic light emitting diode array (OLED) A protective film (not shown) formed on the entire surface of the first substrate 100 including a cell driving array (not shown), a non-display region D, and a non-display region D between the first substrate 100 and the second substrate 200 The first substrate 100 and the second substrate 200 are attached to each other so that the organic layer 110 disposed between the first substrate 100 and the second substrate 200 is isolated from the outside, And a sealing layer 300 sealing a predetermined space between the substrate 100 and the second substrate 200.

제1 기판(100)과 제2 기판(200)은 각각 유리, 석영, 세라믹 또는 플라스틱 등으로 마련되는 투명한 절연성 기판이다.The first substrate 100 and the second substrate 200 are transparent insulating substrates made of glass, quartz, ceramic or plastic, respectively.

셀 구동 어레이(미도시)는 표시영역(L)에 대응되어 배치되는 복수의 서브화소구동부로 구성된다. 복수의 서브화소구동부 각각은 구동회로(미도시)와 연결되어 게이트신호가 인가되는 게이트라인, 구동회로(미도시)와 연결되어 데이터신호가 인가되는 데이터라인, 게이트라인과 데이터라인의 교차영역에 배치되는 스위치용 트랜지스터 및 스위치용 트랜지스터에 연결되는 구동용 트랜지스터와 커패시터를 포함하여 이루어진다. 여기서, 스위치용 트랜지스터는 게이트신호에 응답하여 데이터 신호를 구동용 트랜지스터로 인가한다. 구동용 트랜지스터는 게이트전극, 게이트절연막을 사이에 두고 게이트 전극에 중첩되는 반도체층 및 반도체층을 채널로 이용하는 소스/드레인 전극을 포함하고, 유기층(110)과 전기적으로 연결되어, 스위치용 트랜지스터가 인가한 데이터 신호에 따라 유기층(110)에 흐르는 전류량을 제어한다. 커패시터는 스위치용 트랜지스터가 턴오프되더라도 구동용 트랜지스터를 통해 일정한 전류가 흐르도록 한다. 그리고, 게이트라인과 데이터라인 각각은 도전성의 물질로 형성되는데, Mo/Al, Mo/AlNd, Ti/Al, Ti/AlNd 중 적어도 하나를 포함하는 메탈(Metal)로 형성될 수 있다.The cell driving array (not shown) is constituted by a plurality of sub-pixel driving parts arranged corresponding to the display area L. Each of the plurality of sub-pixel driver units includes a gate line connected to a driving circuit (not shown) to which a gate signal is applied, a data line connected to a driving circuit (not shown) to which a data signal is applied, And a driving transistor and a capacitor connected to the switching transistor and the switching transistor arranged. Here, the switching transistor applies a data signal to the driving transistor in response to the gate signal. The driving transistor includes a gate electrode, a semiconductor layer overlapping the gate electrode with a gate insulating film interposed therebetween, and source / drain electrodes using the semiconductor layer as a channel, and is electrically connected to the organic layer 110, And controls the amount of current flowing in the organic layer 110 according to one data signal. The capacitor causes a constant current to flow through the driving transistor even when the switching transistor is turned off. Each of the gate line and the data line is formed of a conductive material and may be formed of a metal including at least one of Mo / Al, Mo / AlNd, Ti / Al and Ti / AlNd.

유기층(110)은 복수의 서브화소를 포함한다. 복수의 서브화소 각각은, 구동용 트랜지스터와 연결된 제1 전극, 제1 전극과 절연되고 제1 전극에 대향되는 제2 전극 및 제1 전극과 제2 전극 사이에 배치되어 발광하는 유기발광층을 포함한다. The organic layer 110 includes a plurality of sub-pixels. Each of the plurality of sub-pixels includes a first electrode connected to the driving transistor, a second electrode insulated from the first electrode and opposed to the first electrode, and an organic light emitting layer disposed between the first electrode and the second electrode and emitting light .

이때, 제1 전극은 애노드 전극으로 이용되고, 서브 화소의 경계에서 소정거리가 이격되어 인접한 서브 화소의 제1 전극과 절연되도록 형성된다. OLED(100)가 배면발광으로 설계될 경우 제1 전극은 투명 도전체로 형성되고, OLED(100)를 전면발광으로 설계할 경우 제1 전극은 Cr, Al, AlNd, Mo, Cu, W, Au, Ni, Ag 등의 단일금속 또는 이들의 합금, 산화물 또는 다층(multi layer)으로 형성될 수 있다. At this time, the first electrode is used as the anode electrode, and is formed to be insulated from the first electrode of the adjacent sub pixel by a predetermined distance from the boundary of the sub pixel. When the OLED 100 is designed as a backlight, the first electrode is formed of a transparent conductor. When the OLED 100 is designed as a front emission, the first electrode may be formed of Cr, Al, AlNd, Mo, Cu, W, Au, Ni, Ag or the like, or an alloy, oxide, or multi-layer thereof.

그리고, 제2 전극은 캐소드 전극으로 사용되며, 표시영역(L)에 대응되어 형성된다. OLED가 배면발광으로 설계될 경우, 제2 전극은 Cr, Al, AlNd, Mo, Cu, W, Au, Ni, Ag 등의 단일금속 또는 이들의 합금, 산화물 또는 다층(multi layer)으로 형성될 수 있고, OLED가 전면발광으로 설계될 경우, 제2 전극은 유기발광층에서 발생된 광이 외부로 방출될 수 있도록 투명 도전체로 형성된다.The second electrode is used as a cathode electrode, and is formed in correspondence with the display region (L). When the OLED is designed as a bottom emission, the second electrode may be formed of a single metal such as Cr, Al, AlNd, Mo, Cu, W, Au, Ni, or Ag or an alloy, oxide, or multi layer thereof When the OLED is designed as a front emission, the second electrode is formed as a transparent conductor so that light generated in the organic emission layer can be emitted to the outside.

유기 발광층은 정공 주입층(hole injection layer: HIL), 정공 수송층(hole transporting layer: HTL), 발광층(emission layer: EML), 전자 수송층(electron transporting layer: ETL) 및 전자 주입층(electron injection layer: EIL)을 포함하여 이루어진다. 이러한 유기 발광층은 제1 전극과 제2 전극에서 각각 주입된 정공과 전자가 결합하여 엑시톤(exiton)이 형성되고, 엑시톤(exiton)이 여기상태에서 기저상태로 떨어지면서 광이 발생되는 층으로, 서브화소 단위로 R, G, B(RED, GREEN, BLUE)의 광을 발생한다. The organic light emitting layer includes a hole injection layer (HIL), a hole transporting layer (HTL), an emission layer (EML), an electron transporting layer (ETL), and an electron injection layer EIL). The organic light emitting layer is a layer in which excitons are formed by the combination of holes and electrons injected from the first electrode and the electrons injected from the second electrode, and light is generated as the excitons drop from the excited state to the ground state. And generates light of R, G, B (RED, GREEN, BLUE) in pixel units.

이와 같이 구성되는 유기층(110)은 제1 전극과 제2 전극을 통해 유기 발광층에 서로 다른 극성의 전압을 가하여, R, G, B(RED, GREEN, BLUE) 중 어느 하나에 해당되는 파장대의 광을 방출함으로써 화상정보를 표시한다.The organic layer 110 having the above-described structure applies voltages of different polarities to the organic light emitting layer through the first electrode and the second electrode to emit light of a wavelength corresponding to one of R, G, and B (RED, GREEN, BLUE) Thereby displaying image information.

구동회로(미도시)는 셀 구동 어레이(미도시)의 게이트라인에 게이트신호를 인가하는 게이트구동회로, 셀 구동 어레이(미도시)의 데이터라인에 데이터신호를 인가하는 데이터구동회로, 유기층(110)의 에이징(aging)을 위한 에이징구동회로, 셀 구동 어레이(미도시)에 기준전압(Vref) 또는 구동전압(VDD)을 인가하는 드라이빙라인 및 셀 구동 어레이(미도시)에 접지전압을 인가하는 그라운드라인 중 적어도 하나를 포함하여 이루어진다. 특히, 간단하게 설계될 수 있는 게이트 구동회로, 에이징 구동 회로 또는 그라운드 라인 등은, 셀 구동 어레이(미도시)와 마찬가지로, COG(Chip On Glass) 형태로 형성될 수 있다. 또한, 복잡하게 설계되는 구동회로도 COG(Chip On Glass) 형태로 형성될 수 있고, 또는 테이프 캐리어 패키지(Tape Carrier Package:TCP)에 실장된 IC 칩 형태로 셀 구동 어레이(미도시)와 연결되는 것도 가능하다. A driving circuit (not shown) includes a gate driving circuit for applying a gate signal to a gate line of a cell driving array (not shown), a data driving circuit for applying a data signal to a data line of a cell driving array (not shown) An aging driving circuit for aging the cell driving array (not shown), a driving voltage applying unit for applying a ground voltage to a driving line and a cell driving array (not shown) for applying a reference voltage Vref or a driving voltage VDD to a cell driving array And a ground line. Particularly, a gate drive circuit, an aging drive circuit, a ground line, or the like which can be simply designed can be formed in a COG (Chip On Glass) form like a cell drive array (not shown). Also, the driving circuit, which is designed to be complicated, can be formed in a COG (Chip On Glass) form or connected to a cell driving array (not shown) in the form of an IC chip mounted on a Tape Carrier Package It is possible.

보호막(미도시)은, 제1 기판(100) 상에 형성된 구동회로(미도시)와 셀 구동 어레이(미도시)가 전기적으로 안정되도록 하고, 충격과 휘어짐 등과 같은 외부의 스트레스 요인으로부터 구동회로(미도시)와 셀 구동 어레이(미도시)를 보호하기 위하여, 셀 구동 어레이(미도시)를 포함한 제1 기판(110)의 전면에 형성된다. 이때, 유기층(110)이 셀 구동 어레이(미도시)에 연결될 수 있도록, 셀 구동 어레이(미도시)의 적어도 일부에 대응하는 보호막(미도시)은 제거된 상태에서, 유기층(110)이 형성된다.A protective film (not shown) is formed on the first substrate 100 to electrically stabilize a driving circuit (not shown) formed on the first substrate 100 and a cell driving array (not shown) (Not shown) for protecting the cell driving array (not shown) and the cell driving array (not shown). At this time, the organic layer 110 is formed in a state where the protective film (not shown) corresponding to at least a part of the cell driving array (not shown) is removed so that the organic layer 110 can be connected to the cell driving array .

실링층(300)은 프릿페이스트(frit paste) 또는 금속페이스트(metal paste) 중 어느 하나로 마련될 수 있다. 프릿페이스트는 프릿(frit, 유리원료)파우더, 프릿과 기판(11a, 11b) 사이의 열팽창계수 차이를 맞추기 위한 필러(filler, 충전재), 점착력을 발생시키는 바인더(binder, 교결재) 및 점도를 조절하는 솔벤트(solvent, 용매)의 혼합물로 구성되고, 섭씨 300도(℃) 이상의 높은 열에 의해 소성된다. 그리고, 금속페이스트는 인듐(Indium: In) 또는 비스무스(Bismuth: Bi) 등과 같이, 섭씨 300도(℃) 이하의 낮은 용해온도를 가지는 금속 또는 그를 포함하는 합금과 플럭스(flux, 용매)의 혼합물로 구성된다.The sealing layer 300 may be formed of any one of a frit paste and a metal paste. The frit paste is composed of a filler (filler) for matching the difference in thermal expansion coefficient between the frit (glass raw material) powder, the frit and the substrate 11a or 11b, a binder for generating adhesive force, (Solvent, solvent), and is fired by high heat of 300 degrees Celsius or more. The metal paste is a mixture of a metal having a low melting temperature of 300 DEG C or less such as indium (In) or bismuth (Bi), or an alloy containing it and a flux .

앞서 언급한 바와 같이, 셀 구동 어레이(미도시)의 게이트라인 및 데이터라인은 구동회로로부터 게이트신호 및 데이터신호를 인가받기 위하여, 구동회로와 연결된다. 이에, 도 5에 도시된 바와 같이, 게이트라인과 데이터라인 각각의 적어도 일부는 비표시영역(D)에 형성되므로, 실링층(300)은 게이트라인 및 데이터라인과 교차된다. 그런데, 실링층(300)을 형성하는 공정은, 높은 온도의 열을 이용하여 프릿페이스트 또는 금속페이스트를 소성하는 과정을 포함한다. 이때, 본 발명의 실시예에 따르면, 열 전도율이 높은 금속으로 이루어진 게이트라인 및 데이터라인이 높은 온도의 열에 의한 영향을 그대로 받게 되는 것을 방지하기 위하여, 실링층(300)과 교차하는 데이터라인의 적어도 일부는 적어도 하나의 홀을 포함하는 패턴으로 형성된다. 그리고, 실링층(300)이 게이트라인 및 데이터라인과 교차하여 형성되더라도, 게이트라인과 데이터라인에 과한 압력이 인가되는 것을 방지하기 위하여, 최대 두께의 단면을 갖는 실링층(300)의 일부는 게이트라인과 데이터라인 중 어느 하나에만 중첩된다. As mentioned above, the gate line and the data line of the cell driving array (not shown) are connected to the driving circuit for receiving the gate signal and the data signal from the driving circuit. Thus, as shown in FIG. 5, at least a part of each of the gate line and the data line is formed in the non-display area D, so that the sealing layer 300 intersects the gate line and the data line. Incidentally, the step of forming the sealing layer 300 includes a step of firing the frit paste or the metal paste using heat at a high temperature. According to an embodiment of the present invention, in order to prevent a gate line and a data line made of a metal having a high thermal conductivity from being affected by high temperature heat, at least a data line crossing the sealing layer 300 And some are formed in a pattern including at least one hole. A part of the sealing layer 300 having the maximum thickness cross section is formed on the gate line and the data line in order to prevent excessive pressure from being applied to the gate line and the data line even if the sealing layer 300 is formed to cross the gate line and the data line. And overlaps only either the line or the data line.

이하에서는, 본 발명의 각 실시예에 따른 게이트라인과 데이터라인 각각의 패턴에 대해 설명한다.Hereinafter, patterns of gate lines and data lines according to each embodiment of the present invention will be described.

먼저, 본 발명의 제1 실시예에 따른 실링층(300)과 그에 따른 게이트라인 및 데이터라인 각각의 패턴에 대해 설명한다.First, the pattern of the sealing layer 300 according to the first embodiment of the present invention and the corresponding gate line and data line will be described.

도 6은 본 발명의 제1 실시예에 따른 유기전계발광 표시장치에 있어서, 도 5에 도시된 A-A'를 나타낸 단면도이다. 그리고, 도 7은 본 발명의 제1 실시예에 따른 유기전계발광 표시장치에 있어서, 도 5에 도시된 B 부분에 배치되는 제1 패턴의 데이터라인을 나타낸 평면도이고, 도 8은 본 발명의 제1 실시예에 따른 유기전계발광 표시장치에 있어서, 도 5에 도시된 B 부분에 배치되는 제2 패턴의 데이터라인을 나타낸 평면도이다. 또한, 도 9는 본 발명의 제1 실시예에 따른 유기전계발광 표시장치에 있어서, 도 5에 도시된 B 부분에 배치되는 게이트라인, 제1 패턴의 데이터라인 및 실링층을 나타낸 평면도이다.FIG. 6 is a cross-sectional view of the organic light emitting display according to the first embodiment of the present invention, taken along line A-A 'in FIG. 7 is a plan view showing a data line of a first pattern disposed at a portion B shown in FIG. 5 in the organic light emitting display device according to the first embodiment of the present invention, and FIG. 8 is a cross- FIG. 5 is a plan view showing a data line of a second pattern disposed at the portion B shown in FIG. 5 in the organic light emitting display device according to one embodiment. FIG. 9 is a plan view showing a gate line, a data line of a first pattern, and a sealing layer disposed in a portion B shown in FIG. 5 in the organic light emitting display device according to the first embodiment of the present invention.

본 발명의 제1 실시예에 따른 OLED는, 도 6에 도시된 바와 같이, 양측부가 각각 볼록한 반원형태의 단면을 갖도록 소성되는 프릿페이스트로 형성된 실링층(300a, 이하 "제1 실링층"으로 지칭함)과 유기층(110)을 구동하는 셀 구동 어레이(120)을 포함하여 이루어진다. 이때, 셀 구동 어레이(120)는, 제1 기판(100) 상에 형성되고 구동회로(미도시)와 연결되어 게이트신호가 인가되는 게이트라인(121), 게이트라인(121)을 포함한 제1 기판(100)의 전면에 형성되는 게이트절연막(122), 게이트절연막(122) 상에 형성되고 구동회로(미도시)와 연결되어 데이터신호가 인가되는 데이터라인(123) 및 데이터라인(123)을 포함한 게이트절연막(122)의 전면에 형성되는 보호막(124)을 포함하여 구성된다.6, the OLED according to the first embodiment of the present invention includes a sealing layer 300a (hereinafter, referred to as a "first sealing layer") formed of frit paste that is fired such that both sides thereof have convex semicircular cross- And a cell driving array 120 for driving the organic layer 110. The cell driving array 120 includes a gate line 121 and a gate line 121 formed on the first substrate 100 and connected to a driving circuit (not shown) A gate insulating layer 122 formed on the entire surface of the substrate 100 and a data line 123 and a data line 123 formed on the gate insulating layer 122 and connected to a driving circuit (not shown) And a protective film 124 formed on the entire surface of the gate insulating film 122.

제1 실시예에 따르면, 제1 실링층(300a)은, 양측부가 각각 볼록한 반원형태의 단면을 갖도록 소성되는 프릿페이스트로 형성된다. 즉, 제1 실링층(300a)의 양측부는 실링층(300a) 중 최대 두께를 갖는 일부를 포함한다. 그러므로, 제1 실링층(300a)의 양측부에 해당되는 무게는 제1 실링층(300a)의 중앙부에 해당되는 무게보다 상대적으로 크다. 이에 따라, 데이터라인(123)은, 프릿페이스트의 소성에 필요한 높은 온도의 열로부터 받는 영향이 최소화되도록, 제1 실링층(300a)의 양측부 각각의 적어도 일부에 대응하는 홀을 포함하는 패턴으로 형성된다. 그리고, 최대 두께의 단면을 갖는 제1 실링층(300a)의 양측부에 대응하는 무게로 인한 압력이 게이트라인(121)에 그대로 인가되는 것을 방지하기 위하여, 게이트라인(121)은 제1 실링층(300a)의 양측부 각각과 데이터라인(123)이 중첩하는 영역을 회피하는 절곡패턴으로 형성된다.According to the first embodiment, the first sealing layer 300a is formed of a frit paste that is fired so that both side portions thereof each have a convex semi-circular cross section. That is, both side portions of the first sealing layer 300a include a portion having the maximum thickness of the sealing layer 300a. Therefore, the weight corresponding to both side portions of the first sealing layer 300a is relatively larger than the weight corresponding to the center portion of the first sealing layer 300a. Accordingly, the data line 123 is formed in a pattern including holes corresponding to at least a part of each of both side portions of the first sealing layer 300a so as to minimize the influence from heat at a high temperature required for baking the frit paste . In order to prevent the pressure due to the weight corresponding to both sides of the first sealing layer 300a having the maximum thickness cross section from being applied to the gate line 121 as it is, The data lines 123 are formed in a bending pattern that avoids overlapping areas of both side portions of the data lines 300a.

즉, 도 7에 도시된 바와 같이, 데이터라인(123)은, 제1 실링층(300a)의 양측부각각의 적어도 일부에 대응하는 두 개의 측부홀과, 제1 실링층(300a)의 중앙부에 대응하는 적어도 하나의 중앙홀을 포함하는 제1 패턴으로 형성된다. 이때, 측부홀과 중앙홀은 사각형과 같은 다각형의 형태를 갖는다. 7, the data line 123 includes two side holes corresponding to at least a portion of each of both side portions of the first sealing layer 300a, and two side holes corresponding to at least a portion of each of the both side portions of the first sealing layer 300a. And is formed in a first pattern including at least one corresponding center hole. At this time, the side holes and the center holes have a polygonal shape such as a quadrangle.

또는, 도 8에 도시된 바와 같이, 데이터라인(123)은, 제1 실링층(300a)의 양측부 각각의 적어도 일부에 대응하는 두 개의 빗살홀과, 제1 실링층(300a)의 중앙부에 대응하는 적어도 하나의 중앙홀을 포함하는 제2 패턴으로 형성될 수도 있다. 이때, 빗살홀은 좌우로 연속하여 배열된 사각형 형태의 홀을 포함하여, 전체적으로 빗살 형태를 갖는다. 그리고, 중앙홀은 사각형과 같은 다각형의 형태를 갖는다.8, the data line 123 includes two comb holes corresponding to at least a part of each of both side portions of the first sealing layer 300a, and a comb- And may be formed in a second pattern including at least one corresponding center hole. At this time, the comb teeth holes include a square-shaped hole arranged consecutively in the left-right direction, and have a comb-like shape as a whole. The center hole has a polygonal shape such as a square.

이때, 제1 패턴과 제2 패턴은 소정 형태의 홀 만을 포함하므로, 데이터라인(123)은 제1 패턴과 제2 패턴에 의해 단절되지 않는다. 그러므로, 도 9에 도시된 바와 같이, 제1 실링층(300a)의 양측부와 데이터라인(123)이 서로 중첩되는 영역(도 9에서 'C'로 나타냄, 이하, '제1 오버랩영역'으로 지칭함)이 발생된다. At this time, since the first pattern and the second pattern include only holes of a predetermined type, the data line 123 is not disconnected by the first pattern and the second pattern. Therefore, as shown in FIG. 9, a region where both side portions of the first sealing layer 300a and the data line 123 overlap each other (indicated by "C 'in FIG. 9, hereinafter referred to as a" first overlap region " Is generated.

그리고, 게이트라인(121)은, 비교적 두꺼운 단면두께를 갖는 제1 실링층(300a)의 양측부 각각과 데이터라인(123)이 중첩되는 제1 오버랩영역(C)에 배치되지 않도록 절곡패턴으로 형성된다. 즉, 절곡패턴은, 제1 오버랩영역(C)에서 소정 각도로 구부러진 형태를 갖는다.The gate line 121 is formed in a bending pattern so as not to be disposed in the first overlap region C in which the data lines 123 are overlapped with each of both side portions of the first sealing layer 300a having a relatively thick cross- do. That is, the bending pattern has a shape bent at a predetermined angle in the first overlap region (C).

이상과 같이, 실링층(300)이 양측부가 볼록한 반원형태의 단면을 갖도록 소성되는 프릿페이스트의 제1 실링층(300a)으로 형성되는 경우, 데이터라인(123)이 제1 실링층(300a)의 양측부에 대응하는 측부홀을 포함하는 제1 패턴으로 형성되거나, 또는 제1 실링층(300a)의 양측부에 대응하는 빗살홀을 포함하는 제2 패턴으로 형성되고, 게이트라인(121)이 제1 오버랩영역(C)을 회피하는 절곡패턴으로 형성된다. 이와 같이 하면, 제1 실링층(300a)의 두꺼운 단면을 갖는 양측부와 데이터라인(123)의 중첩하는 제1 오버랩영역(C)의 면적이 감소될 수 있고, 제1 실링층(300a)의 양측부와 데이터라인(123)이 중첩하는 제1 오버랩영역(C)에 게이트라인(121)도 함께 중첩되는 것이 방지된다. 이로써, 게이트라인(121)에 가해지는 제1 실링층(300a)에 의한 영향이 감소될 수 있다. 즉, 데이터라인(123)의 측부홀 또는 빗살홀을 포함하는 패턴과 게이트라인(121)의 절곡패턴에 의해, 제1 실링층(300a) 중에서 최대 두께의 단면을 갖는 일부를 각각 포함하는 제1 실링층(300a)의 양측부 각각은 게이트라인(121)과 데이터라인(123) 중 어느 하나와만 중첩된다.As described above, in the case where the sealing layer 300 is formed of the first sealing layer 300a of frit paste which is baked so as to have a semicircular cross section with convex portions on both sides, the data line 123 is formed on the first sealing layer 300a Or a second pattern including a comb hole corresponding to both side portions of the first sealing layer 300a, and the gate line 121 is formed in a first pattern including side holes corresponding to both sides, 1 overlapped region (C). The area of the overlapping first overlap region C of the data line 123 on both sides having a thick section of the first sealing layer 300a can be reduced and the area of the first sealing layer 300a The gate line 121 is prevented from overlapping with the first overlap region C in which the both sides and the data line 123 overlap. As a result, the influence of the first sealing layer 300a applied to the gate line 121 can be reduced. That is, by the pattern including the side hole or comb hole of the data line 123 and the bending pattern of the gate line 121, the first sealing layer 300a, Each of the both side portions of the sealing layer 300a overlaps only one of the gate line 121 and the data line 123.

이에 따라, 제1 실링층(300a)의 무게에 의한 압력과, 제1 실링층(300a)을 소성하기 위한 열로 인하여, 제1 실링층(300a)의 양측부에 대응하는 게이트라인(121) 또는 데이터라인(123)이 뾰족하게 솟아오르는 힐록 현상이 방지될 수 있다.Accordingly, due to the weight of the first sealing layer 300a and the heat for baking the first sealing layer 300a, the gate line 121 corresponding to both sides of the first sealing layer 300a or The hillock phenomenon in which the data line 123 is pointed up can be prevented.

다음, 본 발명의 제2 실시예에 따른 실링층(300)과 그에 따른 게이트라인 및 데이터라인 각각의 패턴에 대해 설명한다.Next, the pattern of the sealing layer 300 according to the second embodiment of the present invention and the corresponding gate line and data line will be described.

도 10은 본 발명의 제2 실시예에 따른 유기전계발광 표시장치에 있어서, 도 5에 도시된 A-A'를 나타낸 단면도이다. 그리고, 도 11은 본 발명의 제2 실시예에 따른 유기전계발광 표시장치에 있어서, 도 5에 도시된 B 부분에 배치되는 제3 패턴의 데이터라인을 나타낸 평면도이다. 도 12는 본 발명의 제2 실시예에 따른 유기전계발광 표시장치에 있어서, 도 5에 도시된 B 부분에 배치되는 게이트라인, 제3 패턴의 데이터라인 및 실링층을 나타낸 평면도이다.10 is a cross-sectional view of the organic light emitting display according to the second embodiment of the present invention, taken along the line A-A 'shown in FIG. 11 is a plan view showing a data line of a third pattern arranged in part B shown in FIG. 5 in the organic light emitting display device according to the second embodiment of the present invention. 12 is a plan view of a gate line, a data line of a third pattern, and a sealing layer disposed in part B shown in FIG. 5 in the organic light emitting display device according to the second embodiment of the present invention.

본 발명의 제2 실시예에 따른 OLED는, 도 10에 도시된 바와 같이, 중앙부에 인접할수록 단면 두께가 두꺼워지고, 전체 단면이 볼록한 반원형태가 되도록 소성되는 프릿페이스트로 형성된 실링층(300b, 이하 "제2 실링층"으로 지칭함)과 유기층(110)을 구동하는 셀 구동 어레이(120)을 포함하여 이루어진다. 이때, 셀 구동 어레이(120)는, 제1 기판(100) 상에 형성되고 구동회로(미도시)와 연결되어 게이트신호가 인가되는 게이트라인(121), 게이트라인(121)을 포함한 제1 기판(100)의 전면에 형성되는 게이트절연막(122), 게이트절연막(122) 상에 형성되고 구동회로(미도시)와 연결되어 데이터신호가 인가되는 데이터라인(123) 및 데이터라인(123)을 포함한 게이트절연막(122)의 전면에 형성되는 보호막(124)을 포함하여 구성된다.As shown in FIG. 10, the OLED according to the second embodiment of the present invention includes a sealing layer 300b (hereinafter referred to as " sealing layer ") formed of a frit paste which is thickened in cross- Quot; second sealing layer ") and a cell driving array 120 for driving the organic layer 110. [0033] FIG. The cell driving array 120 includes a gate line 121 and a gate line 121 formed on the first substrate 100 and connected to a driving circuit (not shown) A gate insulating layer 122 formed on the entire surface of the substrate 100 and a data line 123 and a data line 123 formed on the gate insulating layer 122 and connected to a driving circuit (not shown) And a protective film 124 formed on the entire surface of the gate insulating film 122.

제2 실시예에 따르면, 제2 실링층(300b)은, 전체적으로 볼록한 반원형태의 단면을 갖도록 소성되는 프릿페이스트로 형성된다. 즉, 제2 실링층(300b)의 중앙부는 제2 실링층(300b) 중 최대 두께를 갖는 일부를 포함한다. 그러므로, 제2 실링층(300b)의 중앙부에 해당되는 무게는 제2 실링층(300b)의 양측부에 해당되는 무게보다 상대적으로 크다. 이에 따라, 데이터라인(123)은, 프릿페이스트의 소성에 필요한 높은 온도의 열로부터 받는 영향이 최소화되도록, 제2 실링층(300b)의 중앙부의 적어도 일부에 대응하는 홀을 포함하는 패턴으로 형성된다. 그리고, 최대 두께의 단면을 갖는 제2 실링층(300b)의 중앙부에 대응하는 무게로 인한 압력이 게이트라인(121)에 그대로 인가되는 것을 방지하기 위하여, 게이트라인(121)은 제2 실링층(300b)의 중앙부와 데이터라인(123)이 중첩하는 영역을 회피하는 절곡패턴으로 형성된다.According to the second embodiment, the second sealing layer 300b is formed of a frit paste which is fired to have a generally convex semicircular-shaped cross-section. That is, the central portion of the second sealing layer 300b includes a portion having the maximum thickness of the second sealing layer 300b. Therefore, the weight corresponding to the central portion of the second sealing layer 300b is relatively larger than the weight corresponding to both side portions of the second sealing layer 300b. Accordingly, the data line 123 is formed in a pattern including holes corresponding to at least a part of the central portion of the second sealing layer 300b, so that the influence of heat at a high temperature required for baking the frit paste is minimized . In order to prevent the pressure due to the weight corresponding to the center portion of the second sealing layer 300b having the maximum thickness cross section from being directly applied to the gate line 121, 300b and the data line 123 are overlapped with each other.

즉, 도 11에 도시된 바와 같이, 데이터라인(123)은 제2 실링층(300b)의 중앙부의 적어도 일부에 대응하는 메인홀과, 제2 실링층(300b)의 양측부에 대응하는 적어도 하나의 가장자리홀을 포함하는 제3 패턴으로 형성된다. 이때, 메인홀과 가장자리홀은 사각형과 같은 다각형의 형태를 갖는다.11, the data line 123 includes a main hole corresponding to at least a portion of the central portion of the second sealing layer 300b and at least one corresponding to the opposite side portions of the second sealing layer 300b And a third pattern including the edge holes of the second electrode layer. At this time, the main hole and the edge hole have a polygonal shape such as a quadrangle.

이때, 제3 패턴은, 제1 패턴 또는 제2 패턴과 마찬가지로, 소정 형태의 홀 만을 포함하므로, 데이터라인(123)은 제3 패턴에 의해 단절되지 않는다. 그러므로, 제2 실링층(300b)의 중앙부와 데이터라인(123)이 서로 중첩하는 영역(도 12에서 'C'로 나타냄, 이하, '제2 오버랩영역'으로 지칭함)이 발생된다.At this time, since the third pattern includes only holes of a predetermined type like the first pattern or the second pattern, the data line 123 is not disconnected by the third pattern. Therefore, a region in which the central portion of the second sealing layer 300b and the data line 123 overlap each other (referred to as 'C' in FIG. 12, hereinafter referred to as a second overlap region) is generated.

그리고, 게이트라인(121)은, 비교적 두꺼운 단면두께를 갖는 제2 실링층(300b)의 중앙부와 데이터라인(123)이 중첩되는 제2 오버랩영역(C)에 배치되지 않도록 절곡패턴으로 형성된다. 이때, 절곡패턴은, 제2 오버랩영역(C)에서 소정각도로 구부러진 형태를 갖는다.The gate line 121 is formed in a bending pattern so as not to be disposed in the central portion of the second sealing layer 300b having a relatively thick cross-sectional thickness and the second overlap region C in which the data line 123 is overlapped. At this time, the bending pattern has a shape bent at a predetermined angle in the second overlap region (C).

이상과 같이, 실링층(300)이 전체적으로 볼록한 반원형태의 단면을 갖도록 소성되는 프릿페이스트의 제2 실링층(300b)으로 형성되는 경우, 데이터라인(123)이 실링층(300b)의 중앙부에 대응하는 메인홀을 포함하는 제3 패턴으로 형성되고, 게이트라인(121)은 제2 오버랩영역(C)을 회피하는 절곡패턴으로 형성된다. 이와 같이 하면, 제2 실링층(300b)의 두꺼운 단면을 갖는 중앙부와 데이터라인(123)의 중첩하는 제2 오버랩영역(C)의 면적이 감소될 수 있고, 제2 실링층(300b)의 중앙부와 데이터라인(123)이 중첩하는 제2 오버랩영역(C)에, 게이트라인(121)도 함께 중첩되는 것이 방지된다. 이로써, 게이트라인(121)에 가해지는 제2 실링층(300b)에 의한 영향이 감소될 수 있다. 즉, 데이터라인(123)의 메인홀을 포함하는 패턴과 게이트라인(121)의 절곡패턴에 의해, 제2 실링층(300b) 중에서 최대 두께의 단면을 갖는 일부를 각각 포함하는 제2 실링층(300b)의 중앙부는 게이트라인(121)과 데이터라인(123) 중 어느 하나와만 중첩된다.As described above, when the sealing layer 300 is formed of the second sealing layer 300b of the frit paste that is baked so as to have a generally semicircular convex cross section, the data line 123 corresponds to the central portion of the sealing layer 300b And the gate line 121 is formed in a bending pattern that avoids the second overlap region C. In this case, This can reduce the area of the overlapping second overlap region C between the central portion having the thicker section of the second sealing layer 300b and the data line 123, The gate lines 121 are prevented from overlapping with the second overlap region C where the data lines 123 overlap. As a result, the influence of the second sealing layer 300b applied to the gate line 121 can be reduced. That is, by the pattern including the main hole of the data line 123 and the bending pattern of the gate line 121, the second sealing layer (300b) including the second sealing layer 300b are overlapped with either the gate line 121 or the data line 123 only.

이에 따라, 제2 실링층(300b)의 무게에 의한 압력과, 제2 실링층(300b)을 소성하기 위한 열로 인하여, 제2 실링층(300b)의 중앙부에 대응하는 게이트라인(121) 또는 데이터라인(123)이 뾰족하게 솟아오르는 힐록 현상이 방지될 수 있다.The gate line 121 or the data corresponding to the central portion of the second sealing layer 300b due to the pressure due to the weight of the second sealing layer 300b and the heat for baking the second sealing layer 300b, A hillock phenomenon in which the line 123 rises steeply can be prevented.

다음, 본 발명의 제3 실시예에 따른 실링층(300)과 그에 따른 게이트라인 및 데이터라인 각각의 패턴에 대해 설명한다.Next, a description will be given of the sealing layer 300 according to the third embodiment of the present invention, and the patterns of the gate line and the data line, respectively.

도 13은 본 발명의 제3 실시예에 따른 유기전계발광 표시장치에 있어서, 도 5에 도시된 B 부분에 배치되는 제4 패턴의 데이터라인을 나타낸 평면도이다.FIG. 13 is a plan view showing a data line of a fourth pattern arranged at part B shown in FIG. 5 in the organic light emitting display according to the third embodiment of the present invention.

제3 실시예에 따르면, 도 13에 도시된 바와 같이, 데이터라인(123)은 실링층(300)에 대응하는 홀을 포함하는 제4 패턴으로 형성된다. 이때, 제4 패턴의 홀은 사각형과 같은 다각형의 형태를 가지며, 데이터라인(123)을 단절하지 않는다. 이때, 게이트라인(121)은, 실링층(300)이 양측부가 볼록한 반원형태를 갖도록 소성되는 제1 실링층(300a)으로 형성된 경우, 제1 실링층(300a)의 양측부와 데이터라인(123)이 중첩하는 제1 오버랩영역을 회피하는 절곡패턴으로 형성된다. 또는, 게이트라인(121)은, 실링층(300)이 전체적으로 볼록한 반원 형태의 단면을 갖도록 소성되는 제2 실링층(300b)로 형성된 경우, 제2 실링층(300b)의 중앙부와 데이터라인(123)이 중첩하는 제2 오버랩영역을 회피하는 절곡패턴으로 형성된다. 이와 같이, 제3 실시예에 따르면, 데이터라인(123)은 제1 실링층(300a) 또는 제2 실링층(300b)에 관계없는 단순한 패턴(제4 패턴)으로 형성되므로, 공정오차를 줄일 수 있다. According to the third embodiment, as shown in FIG. 13, the data line 123 is formed in the fourth pattern including the hole corresponding to the sealing layer 300. At this time, the hole of the fourth pattern has a polygonal shape such as a quadrangle, and does not disconnect the data line 123. The gate line 121 may be formed in a manner such that both sides of the first sealing layer 300a and the data line 123 are formed in the first sealing layer 300a when the sealing layer 300 is formed of the first sealing layer 300a, Are formed in a bending pattern that avoids overlapping first overlap regions. Alternatively, the gate line 121 may be formed in the center of the second sealing layer 300b and the data line 123 (the second sealing layer 300b) when the sealing layer 300 is formed of the second sealing layer 300b that is baked to have a generally convex semicircular cross- Are formed in a bending pattern that avoids overlapping second overlap regions. As described above, according to the third embodiment, since the data line 123 is formed in a simple pattern (the fourth pattern) irrespective of the first sealing layer 300a or the second sealing layer 300b, have.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다.The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and various substitutions, modifications, and changes may be made without departing from the technical spirit of the present invention.

100: 제1 기판 110: 유기전계발광 다이오드 어레이
L: 표시영역 D: 비표시영역
120: 셀 구동 어레이 121: 게이트라인
122: 게이트절연막 123: 데이터라인
124: 보호막 200: 제2 기판
300: 실링층 300a: 제1 실링층
300b: 제2 실링층100: first substrate 110: organic light emitting diode array
L: display area D: non-display area
120: Cell drive array 121: Gate line
122: gate insulating film 123: data line
124: protective film 200: second substrate
300: sealing layer 300a: first sealing layer
300b: second sealing layer

Claims (8)

화상이 표시되는 표시영역과, 상기 표시영역 외곽에 해당되는 비표시영역으로 정의되고, 서로 대향하는 제1 기판과 제2 기판;
상기 제1 기판과 제2 기판 사이에, 상기 비표시영역과 대응하도록 배치되어, 상기 제1 기판과 제2 기판을 합착하고, 상기 제1 기판과 제2 기판 사이의 소정 공간을 밀봉하는 실링층;
상기 소정 공간 내에 상기 표시영역과 대응하여 배치되는 유기전계발광다이오드 어레이; 및
상기 제1 기판과 상기 실링층 사이에 위치하며, 게이트신호가 인가되는 게이트라인과, 데이터신호가 인가되는 데이터라인을 포함하고, 상기 게이트신호와 상기 데이터신호를 포함한 구동신호에 따라 상기 유기전계발광다이오드 어레이를 구동하는 셀 구동 어레이를 포함하고,
상기 게이트라인은 상기 제1 기판과 상기 데이터라인 사이에 위치하고,
상기 실링층 중에서 최대 두께의 단면을 갖는 일부는, 상기 게이트라인과 상기 데이터라인 중 어느 하나와 중첩되고,
상기 데이터라인은 상기 실링층에 대응하는 적어도 하나의 홀을 포함하는 유기전계발광 표시장치.A first substrate and a second substrate which are defined as a display region in which an image is displayed and a non-display region corresponding to the outline of the display region, the first and second substrates being opposed to each other;
And a sealing layer disposed between the first substrate and the second substrate so as to correspond to the non-display area, the first substrate and the second substrate being bonded together, and sealing a predetermined space between the first substrate and the second substrate, ;
An organic light emitting diode array arranged in the predetermined space in correspondence with the display region; And
A gate line to which a gate signal is applied and a data line to which a data signal is applied, the gate line and the data line, And a cell drive array for driving the diode array,
The gate line is located between the first substrate and the data line,
A part of the sealing layer having a maximum thickness cross section overlaps with any one of the gate line and the data line,
Wherein the data line includes at least one hole corresponding to the sealing layer. 제1항에 있어서,
상기 실링층은, 양측부가 각각 볼록한 반원형태의 단면을 갖도록 소성되는 프릿페이스트의 제1 실링층으로 형성되고,
상기 제1 실링층과 교차하는 상기 데이터라인의 일부는, 상기 제1 실링층의 양측부 각각의 적어도 일부에 대응하는 홀을 포함하는 패턴으로 형성되는 유기전계발광 표시장치.The method according to claim 1,
Wherein the sealing layer is formed of a first sealing layer of frit paste that is fired so that both sides thereof each have a convex semi-circular cross section,
Wherein a portion of the data line intersecting with the first sealing layer is formed in a pattern including holes corresponding to at least portions of both side portions of the first sealing layer. 제2항에 있어서,
상기 제1 실링층과 교차하는 상기 데이터라인의 일부는, 상기 제1 실링층의 중앙부에 대응하는 적어도 하나의 홀을 더 포함하는 패턴으로 형성되는 유기전계발광 표시장치.3. The method of claim 2,
Wherein a portion of the data line intersecting the first sealing layer is formed in a pattern including at least one hole corresponding to a central portion of the first sealing layer. 제2항에 있어서,
상기 게이트라인은, 상기 제1 실링층의 양측부 각각과 상기 데이터라인이 중첩하는 영역을 회피하는 절곡패턴으로 형성되는 유기전계발광 표시장치.3. The method of claim 2,
Wherein the gate line is formed in a bending pattern that avoids a region where both the side portions of the first sealing layer overlap with the data line. 제1항에 있어서,
상기 실링층은 전체 단면이 볼록한 반원 형태가 되어 중앙부가 상기 최대 두께의 단면을 갖는 일부를 포함하도록 소성되는 프릿페이스트의 제2 실링층으로 형성되고,
상기 제2 실링층과 교차하는 상기 데이터라인의 일부는, 상기 제2 실링층의 중앙부의 적어도 일부에 대응하는 홀을 포함하는 패턴으로 형성되는 유기전계발광 표시장치. The method according to claim 1,
Wherein the sealing layer is formed of a second sealing layer of a frit paste that has a semi-circular shape in its entire cross-section and is fired so that its central portion includes a portion having the maximum thickness cross-
And a part of the data line intersecting with the second sealing layer is formed in a pattern including a hole corresponding to at least a part of a central portion of the second sealing layer. 제5항에 있어서,
상기 제2 실링층과 교차하는 상기 데이터라인의 일부는, 상기 제2 실링층의 양측부 각각에 대응하는 적어도 하나의 홀을 더 포함하는 패턴으로 형성되는 유기전계발광 표시장치.6. The method of claim 5,
Wherein a portion of the data line intersecting with the second sealing layer is formed in a pattern including at least one hole corresponding to each of both side portions of the second sealing layer. 제5항에 있어서,
상기 게이트라인은, 상기 제2 실링층의 중앙부와 상기 데이터라인이 중첩되는 영역을 회피하는 절곡패턴으로 형성되는 유기전계발광 표시장치.6. The method of claim 5,
Wherein the gate line is formed in a bending pattern that avoids a region where a central portion of the second sealing layer overlaps the data line. 제1항에 있어서,
상기 데이터라인의 홀은 상기 실링층 중에서 최대 두께의 단면을 갖는 일부에 대응하는 유기전계발광 표시장치.The method according to claim 1,
Wherein a hole of the data line corresponds to a part of the sealing layer having a maximum thickness cross-section.
KR1020100015673A 2010-02-22 2010-02-22 Organic light emitting display device KR101641363B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100015673A KR101641363B1 (en) 2010-02-22 2010-02-22 Organic light emitting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100015673A KR101641363B1 (en) 2010-02-22 2010-02-22 Organic light emitting display device

Publications (2)

Publication Number Publication Date
KR20110096298A KR20110096298A (en) 2011-08-30
KR101641363B1 true KR101641363B1 (en) 2016-08-01

Family

ID=44931559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100015673A KR101641363B1 (en) 2010-02-22 2010-02-22 Organic light emitting display device

Country Status (1)

Country Link
KR (1) KR101641363B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11462712B2 (en) 2019-05-28 2022-10-04 Samsung Display Co., Ltd. Display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100671647B1 (en) 2006-01-26 2007-01-19 삼성에스디아이 주식회사 Organic light emitting display device
JP2008288376A (en) 2007-05-17 2008-11-27 Toshiba Matsushita Display Technology Co Ltd Display unit and manufacturing method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603836B1 (en) * 2004-11-30 2006-07-24 엘지.필립스 엘시디 주식회사 Organic electro-luminescent device and method for fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100671647B1 (en) 2006-01-26 2007-01-19 삼성에스디아이 주식회사 Organic light emitting display device
JP2008288376A (en) 2007-05-17 2008-11-27 Toshiba Matsushita Display Technology Co Ltd Display unit and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11462712B2 (en) 2019-05-28 2022-10-04 Samsung Display Co., Ltd. Display device
US11839100B2 (en) 2019-05-28 2023-12-05 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR20110096298A (en) 2011-08-30

Similar Documents

Publication Publication Date Title
US11825716B2 (en) Display device
KR102045733B1 (en) Organic Light Emitting Display Device and Method for Manufacturing The Same
EP3041051B1 (en) Organic light emitting display device
US8415676B2 (en) Organic light emitting display
KR100642491B1 (en) Organic Electro luminescence Device
EP1814180A2 (en) Organic light emitting display device and method of fabricating the same
US20140300270A1 (en) Organic el device
CN100539245C (en) Organic electro-luminescence display device and manufacture method thereof
US10892437B2 (en) Display device including a sealant
CN104241538A (en) Electro-optic apparatus, method of manufacturing electro-optic apparatus, and electronic apparatus
US8638326B2 (en) Organic light emitting diode display
KR20080105475A (en) Organic emmiting display device and method for manufacturing the same
KR20100010215A (en) Organic electro-luminescence display device and manufacturing method thereof
US11276740B2 (en) Semiconductor device and display device
KR20110119428A (en) Organic electro-luminescent device
KR101641363B1 (en) Organic light emitting display device
JP2013118074A (en) Display device
KR20150075135A (en) Organic light emitting diode display device and fabricating method of the same
CN109728034B (en) Display device
KR20110063042A (en) Organic light emitting display device and manufacturing method of the same
KR100623450B1 (en) Organic Electro-Luminescence Display Device And Fabricating Method Thereof
KR100739296B1 (en) Organic light emitting display device
JP2017027963A (en) OLED display panel and manufacturing method thereof
KR20100130717A (en) Organic light emitting display device and method for fabricating the same
JP2014212087A (en) Manufacturing method of el display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 4