KR101639106B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR101639106B1
KR101639106B1 KR1020130056889A KR20130056889A KR101639106B1 KR 101639106 B1 KR101639106 B1 KR 101639106B1 KR 1020130056889 A KR1020130056889 A KR 1020130056889A KR 20130056889 A KR20130056889 A KR 20130056889A KR 101639106 B1 KR101639106 B1 KR 101639106B1
Authority
KR
South Korea
Prior art keywords
pixel electrode
contact hole
thin film
film transistor
upper portion
Prior art date
Application number
KR1020130056889A
Other languages
English (en)
Other versions
KR20140136641A (ko
Inventor
윤정호
Original Assignee
하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하이디스 테크놀로지 주식회사 filed Critical 하이디스 테크놀로지 주식회사
Priority to KR1020130056889A priority Critical patent/KR101639106B1/ko
Publication of KR20140136641A publication Critical patent/KR20140136641A/ko
Application granted granted Critical
Publication of KR101639106B1 publication Critical patent/KR101639106B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로서, 본 발명에 따른 액정표시장치는 다수의 게이트라인과 데이터라인에 의해 화소영역이 정의되고, 상기 화소영역에는 화소전극 및 공통전극이 형성되고, 상기 화소영역의 일 측에 상기 화소전극에 선택적으로 전압을 인가하도록 형성되는 박막트랜지스터를 포함하는 액정표시장치에 있어서, 상기 화소영역 및 상기 박막트랜지스터를 덮도록 형성되는 제1보호막; 상기 제1보호막의 상부 중 상기 화소영역에 형성되는 화소전극; 상기 박막트랜지스터의 일부를 노출시키도록 상기 제1보호막 및 상기 제2보호막에 형성되는 제1컨택홀; 상기 화소전극 패드의 일부를 노출시키도록 상기 제2보호막에 형성되는 제2컨택홀; 상기 제2보호막 상부 중 상기 화소전극과 대향되며, 화소영역에 형성되는 공통전극; 상기 제2보호막 상부 중 상기 박막트랜지스터 상부에 형성되며, 상기 제1컨택홀을 통해 상기 박막트랜지스터와 전기적으로 접속되고, 상기 제2컨택홀을 통해 상기 화소전극 패드와 전기적으로 접속되도록 형성되는 아일랜드 형태의 연결 패드;를 포함하는 것을 특징으로 한다. 이에 의하여, 박막트랜지스터의 상부에 공통전극과 동시에 아일랜드 형태의 연결 패드를 형성하고, 박막트랜지스터의 상부에 화소전극으로부터 연장된 화소전극 패드를 상기 연결 패드에 전기적으로 접속가능하도록 형성하여 개구율 및 투과율을 향상시킬 수 있고, 화소전극 패드의 하부에 형성되는 보호막의 두께를 1㎛ ~ 4㎛로 형성하여, 화소전극에 의한 박막트랜지스터의 특성 저하를 방지할 수 있는 액정표시장치 및 그 제조방법이 제공된다.

Description

액정표시장치 및 그 제조방법{LCD AND MANUFACTURING METHOD THEREOF}
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로서, 보다 상세하게는 화소전극이 박막트랜지스터 상부에서 연결 패드를 통해 드레인 전극과 전기적으로 연결되도록 하여 개구율을 향상시킬 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
일반적으로 액정표시장치(Liquid Crystal Display)는 경량, 박형, 저소비 전력구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 이러한 액정표시장치는 대향되는 두 기판의 일면 또는 대향면 각각에 전계를 생성하는 전극을 형성하고, 상기 두 기판 사이에는 액정을 주입한 후, 상기 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 구동시켜 달라지는 빛의 투과율을 조절하여 화상을 표현하도록 구성된다.
도 1은 종래 액정표시장치의 평면도이고, 도 2는 도 1의 a-a'을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 종래 액정표시장치는 액정층(130)을 사이에 두고 상부기판(110)과 하부기판(120)이 상호 대향되도록 배치된다.
상기 상부기판(110)에는 차폐가 필요한 영역(통상적으로 화소영역을 제외한 나머지 영역)을 차폐하도록 블랙매트릭스(111)가 형성되고, 화소영역과 대응되는 영역에는 컬러필터(미도시)가 형성된다.
상기 하부기판(120)에는 게이트라인(121)과 데이터라인(122)이 게이트절연막(123)을 사이에 두고 매트릭스 형태로 배열되어 다수의 화소영역(p)을 정의하도록 형성된다.
상기 화소영역(p)의 일 측 가장자리에는 화소영역(p)에 형성되는 화소전극(127)에 선택적으로 전압이 인가되도록 하는 박막트랜지스터가 형성된다.
여기서, 박막트랜지스터는 게이트라인(121)으로부터 연장되는 게이트전극(121a)과, 상기 게이트전극(121a)의 상부에 게이트절연막(123)을 사이에 두고 형성되는 액티브층(125)과, 상기 액티브층(125) 상부에 형성되는 소스전극(126a) 및 드레인전극(126b)을 포함하여 구성된다.
그리고, 박막트랜지스터의 상부에는 무기절연막(124a)과 유기절연막(124b)이 순차적으로 적층되어 구성된 제1보호막(124)이 형성된다.
상기 제1보호막(124)의 상부에는 화소영역(p)에 화소전극(127)이 형성되고, 그 상부에 제2보호막(128)이 형성된다.
여기서, 상기 박막트랜지스터의 드레인전극(126b)이 노출되도록 제1보호막(124) 및 제2보호막(128)이 식각되어 제1컨택홀(128a)이 형성되고, 상기 화소영역(p)에서는 화소전극(127)의 일부가 노출되도록 제2보호막(128)이 식각되어 제2컨택홀(128b)이 형성된다.
그리고, 제2보호막(128)의 상부 중 화소영역에는 화소전극과 대향되며 빗살 형태로 형성된 공통전극(129)이 형성된다. 또한, 박막트랜지스터의 상부에는 상기 공통전극(129)과 동시에 형성되는 아일랜드(island) 형태의 연결 패드(129a)가 형성되는데, 상기 연결 패드(129a)는 제1컨택홀(128a)을 통해서 드레인전극과 전기적으로 접속되고, 제2컨택홀(128b)을 통해서 전기적으로 접속되도록 형성된다.
그런데, 상기와 같이 구성하면 제1컨택홀(126b)과 제2컨택홀(128b) 모두를 차폐하기 위한 그 차폐영역이 넓어져 화소영역(p)의 개구부가 상대적으로 감소하고, 이로 인해 전체적인 투과율이 감소하는 문제점이 있었다.
본 발명의 과제는 상술한 바와 같은 종래의 문제점을 해결하기 위한 것으로서, 박막트랜지스터의 상부에 공통전극과 동시에 아일랜드 형태의 연결 패드를 형성하고, 박막트랜지스터의 상부에 화소전극으로부터 연장된 화소전극 패드를 상기 연결 패드에 전기적으로 접속가능하도록 형성하여 개구율 및 투과율을 향상시킬 수 있는 액정표시장치 및 그 제조방법을 제공함에 있다.
또한, 박막트랜지스터 상부에 형성되는 화소전극 패드의 하부에 형성되는 보호막의 두께를 1㎛ ~ 4㎛로 형성하여, 화소전극 패드에 따른 박막트랜지스터의 특성 저하를 방지할 수 있는 액정표시장치 및 그 제조방법을 제공함에 있다.
상기 과제는, 본 발명에 따라, 다수의 게이트라인과 데이터라인에 의해 화소영역이 정의되고, 상기 화소영역에는 화소전극 및 공통전극이 형성되고, 상기 화소영역의 일 측에 상기 화소전극에 선택적으로 전압을 인가하도록 형성되는 박막트랜지스터를 포함하는 액정표시장치에 있어서, 상기 화소영역 및 상기 박막트랜지스터를 덮도록 형성되는 제1보호막; 상기 제1보호막의 상부 중 상기 화소영역에 형성되는 화소전극; 상기 제1보호막 상부 중 상기 박막트랜지스터 상부에 형성되며, 상기 화소전극에서 연장되는 화소전극 패드; 상기 박막트랜지스터의 일부를 노출시키도록 상기 제1보호막 및 상기 제2보호막에 형성되는 제1컨택홀; 상기 화소전극 패드의 일부를 노출시키도록 상기 제2보호막에 형성되며, 상기 박막트랜지스터 상부에 형성되는 제2컨택홀; 상기 제2보호막 상부 중 상기 화소전극과 대향되며, 화소영역에 형성되는 공통전극; 및 상기 제2보호막 상부 중 상기 박막트랜지스터 상부에 형성되며, 상기 제1컨택홀을 통해 상기 박막트랜지스터와 전기적으로 접속되고, 상기 제2컨택홀을 통해 상기 화소전극 패드와 전기적으로 접속되도록 형성되는 아일랜드 형태의 연결 패드;를 포함하는 것을 특징으로 하는 액정표시장치에 의해 달성될 수 있다.
여기서, 상기 제1보호막은 무기절연막과, 상기 무기절연막을 덮도록 형성되는 유기절연막을 포함하는 것이 바람직하다.
또한, 상기 화소전극 패드와 상기 화소전극은 동일층에 형성되는 것이 바람직하다.
또한, 상기 연결 패드와 상기 공통전극은 동일층에 형성되는 것이 바람직하다.
또한, 상기 유기절연막의 두께는 1㎛ 내지 4㎛인 것이 바람직하다.
상기 액정표시장치의 제조방법은, 화소영역을 정의하는 게이트라인과 데이터라인이 형성되고, 상기 화소영역의 일 측에 액정구동을 위한 박막트랜지스터가 형성된 기판을 준비하는 단계; 상기 게이트라인과 데이터라인 및 박막트랜지스터를 덮도록 제1보호막을 형성하는 단계; 상기 제1보호막 상부 중 상기 화소영역에 화소전극을 형성하고, 상기 제1보호막 상부 중 상기 박막트랜지스터 상부에 상기 화소전극에서 연장된 화소전극 패드를 형성하는 단계; 상기 화소전극 및 상기 화소전극 패드의 상부를 덮도록 제2보호막을 형성하고, 상기 박막트랜지스터의 일부를 노출시키는 제1컨택홀과 화소전극 패드 일부를 노출시키며 상기 박막트랜지스터의 상부에 마련되는 제2컨택홀을 형성하는 단계; 및 상기 제2보호막 상부 중 상기 화소전극과 대향되게 화소영역에 공통전극을 형성하고, 상기 제2보호막 상부 중 박막트랜지스터 상부에 상기 제1컨택홀을 통해 상기 박막트랜지스터와 전기적으로 접속되고, 상기 제2컨택홀을 통해 상기 화소전극 패드와 전기적으로 접속되는 연결 패드를 형성하는 단계;를 포함하는 것이 바람직하다.
여기서, 상기 제1보호막을 형성하는 단계는 상기 박막트랜지스터의 상부와 상기 화소영역을 덮는 무기절연막과 상기 무기절연막을 덮는 유기절연막을 순차적으로 형성하는 것이 바람직하다.
한편, 상기 액정표시장치의 다른 제조방법은, 화소영역을 정의하는 게이트라인과 데이터라인이 형성되고, 상기 화소영역의 의 일 측에 액정구동을 위한 박막트랜지스터가 형성된 기판을 준비하는 단계; 상기 게이트라인과 데이터라인 및 박막트랜지스터를 덮도록 제1보호막을 형성하고, 상기 제1보호막에 상기 박막트랜지스터의 일부를 노출시키는 제1컨택홀을 형성하는 단계; 상기 제1보호막 상부 중 상기 화소영역에 화소전극을 형성하고, 상기 제1보호막 상부 중 상기 박막트랜지스터 상부에 상기 화소전극에서 연장되며, 상기 제1컨택홀을 덮지 않는 화소전극 패드를 형성하는 단계; 상기 화소전극 및 상기 화소전극 패드의 상부를 덮도록 제2보호막을 형성하고, 상기 제2보호막에 상기 제1컨택홀이 노출되도록 제2보호막을 제거하며, 상기 화소전극 패드 일부를 노출시키며 상기 박막트랜지스터의 상부에 마련되는 제2컨택홀을 형성하는 단계; 및 상기 제2보호막 상부 중 상기 화소전극과 대향되게 화소영역에 공통전극을 형성하고, 상기 제2보호막 상부 중 박막트랜지스터 상부에 상기 제1컨택홀을 통해 상기 박막트랜지스터와 전기적으로 접속되고, 상기 제2컨택홀을 통해 상기 화소전극 패드와 전기적으로 접속되는 연결 패드를 형성하는 단계;를 포함하는 것이 바람직하다.
여기서, 상기 제1보호막을 형성하고 제1컨택홀을 형성하는 단계는, 상기 박막트랜지스터 상부 및 상기 화소영역을 덮는 무기절연막과, 상기 무기절연막을 덮는 유기절연막을 순차적으로 형성하고, 상기 무기절연막과 상기 유기절연막을 식각하여 제1컨택홀을 형성하는 것이 바람직하다.
또한, 상기 화소전극과 상기 화소전극 패드는 동일층에 동일공정으로 형성하는 것이 바람직하다.
또한, 상기 연결 패드와 상기 공통전극은 동일층에 동일공정으로 형성하는 것이 바람직하다.
또한, 상기 유기절연막의 두께는 1㎛ 내지 4㎛로 형성하는 것이 바람직하다.
본 발명에 따르면, 박막트랜지스터의 상부에 공통전극과 동시에 아일랜드 형태의 연결 패드를 형성하고, 박막트랜지스터의 상부에 화소전극으로부터 연장된 화소전극 패드를 상기 연결 패드에 전기적으로 접속가능하도록 형성하여 개구율 및 투과율을 향상시킬 수 있는 액정표시장치 및 그 제조방법이 제공된다.
또한, 박막트랜지스터 상부에 형성되는 화소전극 패드의 하부에 형성되는 보호막의 두께를 1㎛ ~ 4㎛로 형성하여, 화소전극 패드에 따른 박막트랜지스터의 특성 저하를 방지할 수 있는 액정표시장치 및 그 제조방법이 제공된다.
도 1은 종래 액정표시장치의 평면도,
도 2는 도 1의 a-a'을 따라 절단한 단면도,
도 3은 본 발명의 제1실시예에 따른 액정표시장치의 평면도,
도 4는 도 1의 A-A'을 따라 절단한 단면도,
도 5 내지 도 9는 도 3의 공정순서도이다.
설명에 앞서, 여러 실시예에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1실시예에서 설명하고, 그 외의 실시예에서는 제1실시예와 다른 구성에 대해서 설명하기로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 제1실시예에 따른 액정표시장치에 대하여 상세하게 설명한다.
도 3은 본 발명의 제1실시예에 따른 액정표시장치의 평면도이고, 도 4는 도 3의 A-A'을 따라 절단한 단면도이다.
도 3 내지 도 4를 참조하면, 본 발명의 제1실시예에 따른 액정표시장치는 상호 대향배치되는 상부기판(10)과 하부기판(20)의 사이에 개재되는 액정층(30)을 포함하여 구성된다.
상기 상부기판(10)에는 후술하는 게이트라인(21) 및 데이터라인(22)에 의해 정의되는 화소영역(P)을 제외한 나머지 영역을 차폐하도록 블랙매트릭스(11)가 형성되며, 상기 화소영역(P)과 대향되는 영역에는 컬러필터(미도시)가 형성된다.
상기 하부기판(20)에는 게이트 절연막을 사이에 두고 다수의 게이트라인(21)과 데이터라인(22)이 형성되어 매트릭스 형태의 화소영역(P)이 정의된다.
그리고, 화소영역(P)의 일 측 가장자리는 상기 화소영역(P)에 선택적으로 전압을 인가하도록 박막트랜지스터가 형성된다.
상기 박막트랜지스터는 게이트라인(21)으로부터 화소영역(P) 측으로 연장되는 게이트전극(21a)과, 게이트전극(21a)을 덮도록 형성되는 액티브층(24), 액티브층(24) 상부에 채널영역을 형성하도록 이격형성되는 소스전극(25a) 및 드레인전극(25b)을 포함하여 구성된다.
상기 박막트랜지스터 및 화소영역(P)의 상부에는 제1보호막(26)이 형성되며, 이때, 제1보호막(26)은 무기절연막(26a)이 형성되고, 그 상부에 무기절연막(26a)을 덮도록 유기절연막(26b)이 순차적으로 적층형성된다.
이때, 유기절연막(26b)은 1㎛ ~ 4㎛의 두께로 형성되는 것이 후술하는 화소전극 패드(27a)에 따른 박막트랜지스터의 특성 저하를 방지할 수 있다.
상기 제1보호막(26)의 상부 중 화소영역(P)에는 화소전극(27)이 형성되고, 박막트랜지스터 상부에는 상기 화소전극(27)으로부터 박막트랜지스터 상부로 연장되는 화소전극 패드(27a)가 형성된다.
상기 화소전극 패드(27a)와 화소전극(27)의 상부에는 제2보호막(28)이 형성되고, 이때, 박막트랜지스터의 드레인전극(25b)을 노출시키는 제1컨택홀(28a)과 화소전극 패드(27a)의 일부를 노출시키며 박막트랜지스터의 상부에 형성되는 제2컨택홀(28b)은 제1보호막(26) 및 제2보호막(28)을 선택적으로 식각하여 형성된다.
상기 제2보호막(28) 상부 중 화소영역(P)에는 공통전극(29)이 형성되고, 박막트랜지스터 상부에는 상술한 제1컨택홀(28a)을 통해 드레인전극(25b)과 전기적으로 접속되고, 제2컨택홀(28b)을 통해 화소전극 패드(27a)와 전기적으로 접속되는 연결 패드(29a)가 공통전극(29)과 동일층이면서 아일랜드 형태로 형성된다.
상술한 바와 같은 구조를 통해 드레인전극(25b)으로부터 인가되는 신호는 화소전극(27)에 공급되고, 공통전극(29)과 화소전극(27) 사이에서는 프린지 필드가 형성되어 액정 구동이 가능하게 된다.
또한 도 4에 도시된 바와 같이 본 실시예에 따른 액정표시장치는, 제2컨택홀(28b)이 블랙매트릭스(11)에 의해 차폐되는 박막트랜지스터의 상부에 형성됨으로써, 종래기술(도 2 참조)과 달리 화소전극(27)쪽에는 블랙매트릭스(11)를 형성할 필요가 없어 개구율을 향상시킬 수 있다.
아울러, 박막트랜지스터의 상부에서 화소전극 패드(27a)에 의해 박막트랜지스터의 특성이 저하될 수 있으나, 유기절연막(26b)의 두께를 충분히 확보함으로써 서로 간의 전기적 간섭을 배제할 수 있다.
다음으로, 상기 액정표시장치의 제조방법에 대해 설명한다.
도 5 내지 도 9는 본 발명의 제1실시예에 따른 공정순서도이다. 먼저, 도 5를 참조하면, 하부기판(20)에 제1마스크를 이용하여 게이트라인(도 3의 21) 및 게이트전극(21a)을 패터닝하여 형성한다.
그리고, 상기 게이트라인(21) 및 게이트전극(21a)을 포함한 하부기판(20) 전면에 게이트절연막(23)을 형성한다.
그리고, 도 6에서와 같이, 게이트절연막(23) 상부에 액티브층 형성용 물질을 도포하고, 제2마스크를 이용하여 게이트전극(21a)의 상부에 액티브층(24)을 형성시킨다.
이어, 액티브층(24)을 포함한 하부기판(20) 전면에 데이터라인 형성용 물질을 도포하고, 제3마스크를 이용하여 게이트라인(21)과 교차배열되는 데이터라인(도 3의 22)을 형성하고, 동시에 액티브층(24) 상부에는 소스전극(25a) 및 드레인전극(25b)을 패터닝하여 박막트랜지스터를 형성한다.
이때, 소스전극(25a)과 드레인전극(25b)은 그 사이에 채널영역이 형성되도록 상호 이격되도록 패터닝한다.
그리고, 도 7에서와 같이, 상기 박막트랜지스터를 포함한 게이트 절연막 전면에 무기절연막(26a)을 형성하고, 그 상부에 유기절연막(26b)을 1㎛ ~ 4㎛의 두께로 형성하여 무기절연막(26a)과 유기절연막(26b)으로 구성된 제1보호막(26)을 형성한다.
다음, 도 8에서와 같이, 제1보호막(26) 상부에 화소전극 형성용 물질을 도포하고, 제4마스크를 이용하여 화소영역(P)에서는 화소전극(27)이 형성되도록 패터닝하고, 동시에 박막트랜지스터 상부에는 화소전극(27)으로부터 연장된 화소전극 패드(27a)가 형성되도록 패터닝한다.
그리고, 화소전극(27) 및 화소전극 패드(27a)를 포함한 제1보호막(26) 전면에 제2보호막(28)을 형성하고, 제5마스크를 이용하여 화소영역(P)에서는 드레인전극(25b)이 노출되도록 제1보호막(26) 및 제2보호막(28)을 선택적으로 제거하여 제1컨택홀(28a)을 형성하고, 동시에 화소전극 패드(27a) 상에는 제2보호막(28)을 선택적으로 제거하여 박막트랜지스터의 상부에 제2컨택홀(28b)을 형성한다.
이어, 도 9에서와 같이, 제6마스크를 이용하여 제2보호막(28) 상부 중 화소영역(P)에는 슬릿(slit)을 가지는 공통전극(29)을 형성하며, 동시에 박막트랜지스터 상부에는 공통전극(29)과 동일층에 아일랜드(island) 형태의 연결 패드(29a)를 형성한다.
이때, 연결 패드(29a)는 제1컨택홀(28a)을 통해서 드레인전극(25b)과 전기적으로 접속되고, 제2컨택홀(28b)을 통해 화소전극 패드(27a)과 전기적으로 접속되도록 형성한다.
상기와 같은 방법으로 박막트랜지스터 상부에서 드레인전극(25b)과 화소전극(27)이 전기적으로 접속되도록 할 수 있어, 블랙매트릭스(11)에 의해 차폐되는 영역을 종래보다 작게 하여 개구율이 향상될 수 있다.
한편, 상기 제조방법의 일부 공정을 변경하여 아래와 같은 방법으로 제조할 수도 있다.
구체적으로, 제1보호막을 형성한 다음에 제1컨택홀을 형성하고, 화소전극 및 화소전극 패드를 형성한 다음에 제2보호막을 형성하면서 제1컨택홀이 노출되도록 제2보호막을 제거하면서 화소전극 패드 일부를 노출시키는 제2컨택홀을 형성할 수도 있다.
자세히 설명하면, 변경 전 제조방법은 제1보호막(26)을 형성한 후, 바로 화소전극(27)과 화소전극 패드(27a)를 형성하지만, 변경된 공정에서는 제1보호막(26)을 형성한 후, 먼저 제1컨택홀(28a)을 형성하고 이어서 화소전극(27)과 화소전극 패드(27a)를 형성한다.
본 발명의 권리범위는 상술한 실시예에 한정되는 것이 아니라 첨부된 특허청구범위 내에서 다양한 형태의 실시예로 구현될 수 있다. 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 변형 가능한 다양한 범위까지 본 발명의 청구범위 기재의 범위 내에 있는 것으로 본다.
※도면의 주요 부분에 대한 부호의 설명※
10 : 상부기판 11 : 블랙매트릭스
20 : 하부기판 21 : 게이트라인
21a : 게이트전극 22 : 데이터라인
23 : 게이트절연막 24 : 액티브층
25a : 소스전극 25b : 드레인전극
26 : 제1보호막 26a : 무기절연막
26b : 유기절연막 27 : 화소전극
27a : 화소전극 패드 28 : 제2보호막
28a : 제1컨택홀 28b : 제2컨택홀
29 : 공통전극 29a : 연결 패드

Claims (12)

  1. 다수의 게이트라인과 데이터라인에 의해 화소영역이 정의되고, 상기 화소영역에는 화소전극 및 공통전극이 형성되고, 상기 화소영역의 일 측에 상기 화소전극에 선택적으로 전압을 인가하도록 형성되는 박막트랜지스터를 포함하는 액정표시장치에 있어서,
    상기 화소영역 및 상기 박막트랜지스터를 덮도록 형성되는 제1보호막;
    상기 제1보호막의 상부 중 상기 화소영역에 형성되는 화소전극;
    상기 제1보호막 상부 중 상기 박막트랜지스터 상부에 형성되며, 상기 화소전극에서 연장되는 화소전극 패드;
    상기 화소전극 패드 및 상기 화소전극을 덮도록 형성되는 제2보호막;
    상기 박막트랜지스터의 일부를 노출시키도록 상기 제1보호막 및 상기 제2보호막에 형성되는 제1컨택홀;
    상기 화소전극 패드의 일부를 노출시키도록 상기 제2보호막에 형성되며, 상기 박막트랜지스터 상부에 형성되는 제2컨택홀;
    상기 제2보호막 상부 중 상기 화소전극과 대향되며, 화소영역에 형성되는 공통전극; 및,
    상기 제2보호막 상부 중 상기 박막트랜지스터 상부에 형성되며, 상기 제1컨택홀을 통해 상기 박막트랜지스터와 전기적으로 접속되고, 상기 제2컨택홀을 통해 상기 화소전극 패드와 전기적으로 접속되도록 형성되는 아일랜드 형태의 연결 패드;를 포함하는 것을 특징으로 하는 액정표시장치.
  2. 제 1항에 있어서,
    상기 제1보호막은 무기절연막과, 상기 무기절연막을 덮도록 형성되는 유기절연막을 포함하는 것을 특징으로 하는 액정표시장치.
  3. 제 1항에 있어서,
    상기 화소전극 패드와 상기 화소전극은 동일층에 형성되는 것을 특징으로 하는 액정표시장치.
  4. 제 2항에 있어서,
    상기 연결 패드와 상기 공통전극은 동일층에 형성되는 것을 특징으로 하는 액정표시장치.
  5. 제 2항에 있어서,
    상기 유기절연막의 두께는 1㎛ 내지 4㎛인 것을 특징으로 하는 액정표시장치.
  6. 액정표시장치의 제조방법에 있어서,
    화소영역을 정의하는 게이트라인과 데이터라인이 형성되고, 상기 화소영역의 일 측에 액정구동을 위한 박막트랜지스터가 형성된 기판을 준비하는 단계;
    상기 게이트라인과 데이터라인 및 박막트랜지스터를 덮도록 제1보호막을 형성하는 단계;
    상기 제1보호막 상부 중 상기 화소영역에 화소전극을 형성하고, 상기 제1보호막 상부 중 상기 박막트랜지스터 상부에 상기 화소전극에서 연장된 화소전극 패드를 형성하는 단계;
    상기 화소전극 및 상기 화소전극 패드의 상부를 덮도록 제2보호막을 형성하고, 상기 박막트랜지스터의 일부를 노출시키는 제1컨택홀과 화소전극 패드 일부를 노출시키며 상기 박막트랜지스터의 상부에 마련되는 제2컨택홀을 형성하는 단계; 및
    상기 제2보호막 상부 중 상기 화소전극과 대향되게 화소영역에 공통전극을 형성하고, 상기 제2보호막 상부 중 박막트랜지스터 상부에 상기 제1컨택홀을 통해 상기 박막트랜지스터와 전기적으로 접속되고, 상기 제2컨택홀을 통해 상기 화소전극 패드와 전기적으로 접속되는 연결 패드를 형성하는 단계;를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  7. 제 6항에 있어서,
    상기 제1보호막을 형성하는 단계는 상기 박막트랜지스터의 상부와 상기 화소영역을 덮는 무기절연막과 상기 무기절연막을 덮는 유기절연막을 순차적으로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 액정표시장치의 제조방법에 있어서,
    화소영역을 정의하는 게이트라인과 데이터라인이 형성되고, 상기 화소영역의 의 일 측에 액정구동을 위한 박막트랜지스터가 형성된 기판을 준비하는 단계;
    상기 게이트라인과 데이터라인 및 박막트랜지스터를 덮도록 제1보호막을 형성하고, 상기 제1보호막에 상기 박막트랜지스터의 일부를 노출시키는 제1컨택홀을 형성하는 단계;
    상기 제1보호막 상부 중 상기 화소영역에 화소전극을 형성하고, 상기 제1보호막 상부 중 상기 박막트랜지스터 상부에 상기 화소전극에서 연장되며, 상기 제1컨택홀을 덮지 않는 화소전극 패드를 형성하는 단계;
    상기 화소전극 및 상기 화소전극 패드의 상부를 덮도록 제2보호막을 형성하고, 상기 제2보호막에 상기 제1컨택홀이 노출되도록 제2보호막을 제거하며, 상기 화소전극 패드 일부를 노출시키며 상기 박막트랜지스터의 상부에 마련되는 제2컨택홀을 형성하는 단계; 및
    상기 제2보호막 상부 중 상기 화소전극과 대향되게 화소영역에 공통전극을 형성하고, 상기 제2보호막 상부 중 박막트랜지스터 상부에 상기 제1컨택홀을 통해 상기 박막트랜지스터와 전기적으로 접속되고, 상기 제2컨택홀을 통해 상기 화소전극 패드와 전기적으로 접속되는 연결 패드를 형성하는 단계;를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 제 8항에 있어서,
    상기 제1보호막을 형성하고 제1컨택홀을 형성하는 단계는,
    상기 박막트랜지스터 상부 및 상기 화소영역을 덮는 무기절연막과, 상기 무기절연막을 덮는 유기절연막을 순차적으로 형성하고, 상기 무기절연막과 상기 유기절연막을 식각하여 제1컨택홀을 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  10. 제 6항 또는 제 8항에 있어서,
    상기 화소전극과 상기 화소전극 패드는 동일층에 동일공정으로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  11. 제 6항 또는 제 8항에 있어서,
    상기 연결 패드와 상기 공통전극은 동일층에 동일공정으로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  12. 제 7항 또는 제 9항에 있어서,
    상기 유기절연막의 두께는 1㎛ 내지 4㎛로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1020130056889A 2013-05-21 2013-05-21 액정표시장치 및 그 제조방법 KR101639106B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130056889A KR101639106B1 (ko) 2013-05-21 2013-05-21 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130056889A KR101639106B1 (ko) 2013-05-21 2013-05-21 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20140136641A KR20140136641A (ko) 2014-12-01
KR101639106B1 true KR101639106B1 (ko) 2016-07-12

Family

ID=52456814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130056889A KR101639106B1 (ko) 2013-05-21 2013-05-21 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101639106B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100267995B1 (ko) * 1997-10-30 2000-10-16 구자홍 액정표시장치 및 그 제조방법
KR101189275B1 (ko) * 2005-08-26 2012-10-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101250320B1 (ko) * 2010-04-07 2013-04-03 엘지디스플레이 주식회사 터치인식 횡전계형 액정표시장치 및 이의 제조 방법
KR101818452B1 (ko) * 2011-03-21 2018-01-15 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20140136641A (ko) 2014-12-01

Similar Documents

Publication Publication Date Title
EP3483926B1 (en) Method for manufacturing an array substrate of an ffs type tft-lcd
KR101749757B1 (ko) 고 투과 수평 전계형 액정표시장치 및 그 제조 방법
US9524992B2 (en) Thin film transistor array panel and manufacturing method thereof
KR102084177B1 (ko) 박막 트랜지스터 기판, 그것을 포함하는 표시 장치, 및 그것의 제조 방법
KR20130131701A (ko) 액정표시장치 어레이 기판 및 그 제조방법
US9880411B2 (en) Liquid crystal display and method of manufacturing the same
US8502946B2 (en) Array substrate of fringe field switching mode liquid crystal display panel and method of manufacturing the same
KR101695022B1 (ko) 프린지 필드 스위칭 방식의 박막 트랜지스터 기판 및 그 제조 방법
KR20130071997A (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
JP5936839B2 (ja) アレイ基板およびその製造方法、並びに液晶ディスプレー
CN103926770A (zh) 薄膜晶体管阵列面板及其制造方法
KR101323477B1 (ko) 액정표시장치 및 그 제조 방법
US9837449B2 (en) Display device with contact between an electrode of a thin film transistor and a pixel electrode
CN113467145B (zh) 阵列基板及制作方法、显示面板
CN113568230B (zh) 阵列基板及制作方法、显示面板
KR20120115837A (ko) 프린지 필드 스위칭 방식의 박막 트랜지스터 기판 및 그 제조 방법
KR20120025887A (ko) 고 개구율을 갖는 수평 전계 액정표시장치 및 그 제조 방법
KR101639106B1 (ko) 액정표시장치 및 그 제조방법
KR20140088810A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20140145785A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20120129644A (ko) 칼라 필터 층을 포함하는 고 투과율 박막 트랜지스터 기판 및 그 제조 방법
KR101222537B1 (ko) 액정표시패널 및 그 제조방법
KR20150142941A (ko) 액정 디스플레이 장치
KR102140087B1 (ko) 프린지 필드 스위칭 모드 어레이 기판 및 그 제조방법
KR20130104674A (ko) 액정 디스플레이 장치와 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20150430

Effective date: 20151222

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant