KR101606441B1 - Protection circuit of output amplifier and speaker in power amplifier - Google Patents

Protection circuit of output amplifier and speaker in power amplifier Download PDF

Info

Publication number
KR101606441B1
KR101606441B1 KR1020150149149A KR20150149149A KR101606441B1 KR 101606441 B1 KR101606441 B1 KR 101606441B1 KR 1020150149149 A KR1020150149149 A KR 1020150149149A KR 20150149149 A KR20150149149 A KR 20150149149A KR 101606441 B1 KR101606441 B1 KR 101606441B1
Authority
KR
South Korea
Prior art keywords
resistor
diode
fet
output
transistor
Prior art date
Application number
KR1020150149149A
Other languages
Korean (ko)
Inventor
김정식
Original Assignee
(주)홀리랜드테크놀러지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)홀리랜드테크놀러지 filed Critical (주)홀리랜드테크놀러지
Priority to KR1020150149149A priority Critical patent/KR101606441B1/en
Application granted granted Critical
Publication of KR101606441B1 publication Critical patent/KR101606441B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H04R3/007—Protection circuits for transducers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

The present invention relates to a protection circuit for an output end and a speaker when power supply of a power amplifier is turned on/off, for preventing damage to a speaker connected to damage to an output end of an amplifier. The protection circuit includes an input end control unit having: a first resistance (R3) between an initial amplification buffer unit amplifying a sound signal received from an input end to which a mixer output is connected and a differential amplification unit comprising a balance transfomerless (BTL) power amplifier, wherein a drain of a first FET is installed on one end of the first resistance and a source of the first FET is connected to the grounding; a resistance R54 and a diode D101 between a gate of the first FET and one end of a secondary side of a transformer unit of a power supply unit; and a capacitor C5 between the gate of the first FET and the grounding.

Description

전력 증폭기의 전원 온/오프시 출력단과 스피커 보호회로 {Protection circuit of output amplifier and speaker in power amplifier}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power amplifier,

본 발명은 전력증폭기의 출력단과 스피커가 전원 온/오프(ON/OFF) 시점에서 증폭기에 이미 인가된 입력 신호와 증폭기 내부에서 발생되는 DC 충격 전압 모두를 제어하여 증폭기의 출력단 파괴와 연결된 스피커 파괴를 방지하기 위한, 전력 증폭기의 전원 온/오프시 출력단과 스피커 보호회로에 관한 것이다.The present invention controls both the output signal of the power amplifier and the input signal which is already applied to the amplifier at the time of power ON / OFF (ON / OFF) and the DC impulse voltage generated in the amplifier, To an output stage and a speaker protection circuit for power on / off of a power amplifier.

전력증폭기(PA)의 출력단 소자는 보통 트랜지스터, FET, IGBT 등이 사용되며, 전력증폭기는 동작에 따라 A, B, C, H급 등으로 분류되고, 그 구성에 따라 푸시풀, SEPP 등으로 분류된다. 그러나, 어떠한 경우라 하더라도 출력단을 보호하는 장치는 필수적이다.The output stage of the power amplifier (PA) is usually a transistor, an FET, or an IGBT. The power amplifier is classified into A, B, C, and H class according to its operation. do. However, in any case, a device for protecting the output stage is essential.

출력단 소자의 파괴원인으로는 회로구성, 안정도 등 회로의 불안정성에 기인하기도 하지만, 전압, 전류, 전력 등의 전기적 충격이나, 과부하나, 출력단자의 쇼트(단락)에 의한 것이 크다.The cause of the destruction of the output terminal element is caused by electric shock such as voltage, current, electric power, or an overload or short-circuit of the output terminal, though it is caused by circuit instability such as circuit configuration and stability.

현재, 오디오 기기의 전력 증폭기에는, 고출력화의 목적으로부터 BTL(balanced transfomerless) 차동 출력 형식(complementary single ended push-pull circuit)의 전력 증폭기가 많이 사용되고 있다.2. Description of the Related Art [0002] Power amplifiers of a balanced transfomerless (BTL) differential output format (complementary single ended push-pull circuit) are widely used in power amplifiers for audio equipment.

즉, SEPP(single ended push-pull) 앰프로 전압 이용율을 한층 높이기 위해서, 2조의 SEPP의 OTL 회로(output transformerless circuit)를 서로 역위상으로 동작시켜, 각각의 출력점간에 부하(스피커)를 접속하는 방식이다. 이 방식으로는 전압 이용율이 SEPP 회로 단독으로 사용할 때의 2배가 되어, 낮은 전원 전압으로 큰 출력을 얻을 수 있다.That is, in order to further increase the voltage utilization rate with a single ended push-pull (SEPP) amplifier, two sets of SEPP OTL circuits (output transformerless circuits) are operated in opposite phases to each other and a load Method. With this method, the voltage utilization ratio is doubled when the SEPP circuit is used alone, and a large output can be obtained at a low power supply voltage.

도 1은 종래의 BTL 전력 증폭기의 기본 회로와 보호 회로의 예를 나타내는 회로도이다.1 is a circuit diagram showing an example of a basic circuit and a protection circuit of a conventional BTL power amplifier.

도 1의 BTL 전력 증폭기의 기본 회로도에서의 파워단(A)의 ±전원(±Vcc)을 사용한 컴프리멘터리 SEPP 회로에서는, 출력 VOUT의 평균 직류 전위는 0 V이며, 부하 ZL(스피커)의 임피던스도 낮기 때문에, 캐패시터로 직류성분을 떨어트리지 않고 직결된다. 그 때문에, 소자가 망가지거나 하는 등, 어떠한 요인으로 밸런스가 무너지면, 파워트랜지스터(도 1의 TR1~TR4)나 부하(ZL)의 스피커에 큰 직류 전류가 흘러 파손하게 되므로, 이를 위한 보호 대책이 필요하게 되고 있었다.1, the average direct-current potential of the output VOUT is 0 V, and the impedance of the load ZL (speaker) is 0 V. The average direct-current potential of the output VOUT is 0 V in the case of the complementary SEPP circuit using the power supply (+/- Vcc) of the power stage A in the basic circuit diagram of the BTL power amplifier of FIG. So that the DC component is directly connected to the capacitor without dropping. Therefore, if the balance is broken due to any factor such as the breakdown of the elements, a large direct current flows to the power transistor (TR1 to TR4 in FIG. 1) or the speaker of the load (ZL) It was becoming necessary.

가장 다발하는 사고는 파워트랜지스터의 과대 전류에 의한 파괴이지만, 보호 회로(B)로서 파워트랜지스터 TR1~TR4의 과대 전류에 의한 파괴 방지를 위해서, 파워트랜지스터 TR3 및 TR4의 콜렉터의 전류 Ic에 의한 RE의 양단 전압을 저항(R)으로 분할해 검출용 트랜지스터 TR5, TR6의 베이스에 가하며, 이것이 VBE를 넘으면 검출용 트랜지스터 TR5, TR6가 온(ON) 하여, 파워트랜지스터 TR1 및 TR2의 베이스를 억제하여 전류를 제한하게 하는 보호 회로나, 그 밖에 부하(ZL)의 스피커에 과대 전류가 흘렀을 때에 출력 VOUT을 차단하도록 하는 휴즈 또는 브레이커 회로를 출력에 직렬 접속하는 보호 회로 등이 있다.However, in order to prevent breakdown by the excessive current of the power transistors TR1 to TR4 as the protection circuit B, the resistance of the RE due to the current Ic of the collector of the power transistors TR3 and TR4 The detection transistors TR5 and TR6 are turned on when the voltage exceeds the VBE, thereby suppressing the base of the power transistors TR1 and TR2, And a protection circuit for connecting a fuse or a breaker circuit that blocks the output VOUT when an excessive current flows to the speaker of the load ZL in series with the output.

또한, 출력 VOUT의 평균 직류 전위를 검출하고, 이것이 소정 전위의 폭을 넘으면 릴레이 회로를 동작시키고 스피커를 절환하는 수단도 고려할 수 있다.It is also possible to consider means for detecting the average direct-current potential of the output VOUT and, when it exceeds the width of the predetermined potential, operating the relay circuit and switching the speaker.

BTL 전력 증폭기의 입력 측에는 전단과의 바이어스 전압이 동일하지 않은 것으로부터, 통상적으로 직류 컷 캐패시터가 접속되지만, 이 직류 컷 캐패시터의 직류 성분 누락에 의해서 입력 신호(VIN)가 직류적으로 +측 또는 -측으로 고정되었을 경우, BTL 전력 증폭기는 그 동작상, 출력전압이 증폭기의 게인에 의해 직류 증폭되어 출력되어 버린다. 이때, 파워트랜지스터나 스피커의 과대 전류에 대한 종래의 보호 회로가 동작하지 않는 정도의 경우에는, 스피커로 계속해 직류 전류가 흘러들어, 스피커의 보이스 코일이 소실해, 경우에 따라서는 스피커 전체가 소실해 버리게 될 수도 있다. 특히, 전원 온/오프시에 스피커에 흐르는 큰 순간 전류의 흐름을 방지하여 스피커를 보호하는 스피커 보호 회로가 필요하다.A DC cut capacitor is normally connected to the input side of the BTL power amplifier since the bias voltage with respect to the front end is not the same. However, due to a DC component missing of the DC cut capacitor, the input signal VIN is DC- The output voltage of the BTL power amplifier is directly amplified by the gain of the amplifier and then output. At this time, when the conventional protection circuit against the excessive current of the power transistor or the speaker does not operate, the DC current flows continuously to the speaker, the voice coil of the speaker disappears, and in some cases, the entire speaker is lost It may be discarded. In particular, there is a need for a speaker protection circuit that protects the speaker by preventing the flow of a large instantaneous current flowing through the speaker when the power is turned on / off.

선행기술로 국내 공개특허공보 특1994-0003170호는, 전원 온/오프시 스피커에 흐르는 순간 과다 전류를 차단하기 위한 오디오 볼륨 뮤트 및 조절 수단이 구비되며, 오디오 볼륨 및 조절 수단으로서 전원 오프시 팝노이즈를 제거하기 위해 마이콤으로부터의 뮤트신호 증폭 및 정화를 트랜지스터로 가능하게 한 뮤트신호 증폭 및 안정화부를 갖는 오디오 뮤트회로를 구비한 것으로, 마이콤을 사용함으로써 코스트도 올라가고, 마이콤 신호로부터 아날로그인 전력증폭기를 제어하기 위한 추가적인 회로도 필요로 하여 복잡하다. 특히, 상기 뮤트신호 증폭 및 안정화부 및 오디어 볼륨 조절회로로는, 전원 ON/OFF시 스피커에 인가되는 앰프의 DC출력 발생에 기인하여 스피커에서 DC전원에 의한 순간적인 펄스발생 노이즈 잡음을 제거하거나, 전원 ON/OFF시 입력 음성 신호에 기인하여 생성되는 돌입전류에 의한 충격 노이즈 잡음을 제거하기는 어렵다.Japanese Unexamined Patent Publication No. 1994-0003170 discloses an audio volume mute and adjustment means for blocking an excessive current flowing through a speaker when the power is turned on and off. And an audio mute circuit having a mute signal amplifying and stabilizing unit which enables amplification and purification of a mute signal from a microcomputer in order to remove a signal from a microcomputer. By using a microcomputer, the cost is increased and a power amplifier Which requires additional circuitry to do so. In particular, the mute signal amplifying and stabilizing unit and the audio volume adjusting circuit may be configured to remove instantaneous pulse noise noise generated by the DC power supply from the speaker due to the DC output of the amplifier applied to the speaker when the power is turned on / , It is difficult to eliminate the impact noise noise due to the inrush current generated due to the input audio signal when the power is turned on / off.

다른 선행기술로, 국내 공개특허공보 제10-0394171호의 전력증폭기의 출력단 보호회로가 있다. 이 출력단 보호회로는 출력단 소자에 흐르는 전류가 부하저항을 흐르는 구조로 되어 있는 전력증폭기의 출력단을 보호하는 회로가, 출력단 소자에 과전류가 흐르는 것을 검출하는 검출부와, 검출된 과전류에 대해 출력단소자에 흐르는 전류를 제어하는 제어부로 구성되는데, 상기 검출부는 출력단의 부하저항에서 강하되는 전압을 전압 분배하는 전압분배회로를 포함하고, 상기 제어부는 기준전압 발생부를 포함하며, 상기 검출부에서 검출된 검출전압과 기준전압을 비교하여 검출전압이 항상 기준전압과 동일하게 유지되도록 출력단 소자에 흐르는 전류를 제어하도록 이루어진다. 그러나 이 발명에서도 전원 ON/OFF시 스피커에 인가되는 앰프의 DC출력 발생에 기인하여 스피커에서 DC전원에 의한 순간적인 펄스발생 노이즈 잡음을 제거하거나, 전원 ON/OFF시 입력 음성 신호에 기인하여 생성되는 돌입전류에 의한 충격 노이즈 잡음을 제거하기는 어렵다.As another prior art, there is an output stage protection circuit of the power amplifier of Korean Patent Publication No. 10-0394171. The output stage protection circuit includes a circuit for protecting an output terminal of the power amplifier in which the current flowing through the output stage element flows through the load resistor. The circuit includes a detection section for detecting that an overcurrent flows in the output stage element, And a control section for controlling the current, wherein the detection section includes a voltage distribution circuit for distributing a voltage dropped from the load resistance of the output stage, and the control section includes a reference voltage generation section, And the current flowing through the output terminal is controlled so that the detected voltage is always kept equal to the reference voltage. However, in the present invention, it is also possible to eliminate an instantaneous pulse generation noise noise caused by the DC power supply from the speaker due to the generation of the DC output of the amplifier applied to the speaker when the power is turned ON / OFF, It is difficult to eliminate the impact noise noise caused by the inrush current.

따라서, 본 발명은 전력증폭기의 출력단과 스피커가 전원 온/오프(ON/OFF) 시점에서 증폭기에 이미 인가된 입력 신호와 증폭기 내부에서 발생되는 DC 충격 전압 모두를 제어하여 증폭기의 출력단 파괴와 연결된 스피커 파괴를 방지하기 위한, 전력 증폭기의 전원 온/오프시 출력단과 스피커 보호회로를 제공한다.Therefore, the present invention controls both the output terminal of the power amplifier and the input signal already applied to the amplifier at the time of power ON / OFF (ON / OFF) and the DC impulse voltage generated in the amplifier, Provides output stage and speaker protection circuit for power amplifier power on / off to prevent breakdown.

본 발명은, BTL 전력 증폭기로 이루어진 차동 증폭부, 차동 증폭부의 출력을 스피커로 출력하기 위한 출력 증폭부를 포함하는 전력 증폭기에서, 차동 증폭부와 출력 증폭부의 사이에 출력단 보호부를 더 구비하며, 출력단 보호부는 전원 ON/OFF시 스피커에 인가되는 앰프의 DC출력 발생을 차단하여 스피커에서 DC전원에 의한 순간적인 펄스발생 노이즈 잡음을 제거시키도록 이루어진다.The present invention relates to a power amplifier including a differential amplifier section composed of a BTL power amplifier and an output amplifier section for outputting an output of the differential amplifier section to a speaker, further comprising an output terminal protection section between the differential amplifier section and the output amplifier section, Part is configured to block the DC output of the amplifier applied to the speaker when the power is turned ON / OFF, thereby eliminating the momentary pulse noise caused by the DC power supply from the speaker.

또한, 본 발명은 입력단자(밸런스 입력단자)로 부터 수신된 음향신호는 초기증폭 버퍼부 및 입력단 제어부를 거쳐 차동 증폭부로 전달되도록 되어 있으며, 입력단 제어부는 전원 ON/OFF시 입력 음성 신호를 차단시킴으로서 스피커에서 출력신호를 차단하여 돌입전류에 의한 충격 노이즈 잡음을 제거시키도록 이루어진다.In the present invention, the acoustic signal received from the input terminal (balance input terminal) is transmitted to the differential amplifier through the initial amplification buffer unit and the input stage control unit, and the input stage control unit blocks the input audio signal when the power is turned on / off And the output signal is cut off from the speaker to remove the impact noise noise due to the inrush current.

본 발명이 해결하고자 하는 과제는, 전력증폭기의 출력단과 스피커가 전원 온/오프(ON/OFF) 시점에서 증폭기에 이미 인가된 입력 신호와 증폭기 내부에서 발생되는 DC 충격 전압 모두를 제어하여 증폭기의 출력단 파괴와 연결된 스피커 파괴를 방지하기 위한, 전력 증폭기의 전원 온/오프시 출력단과 스피커 보호회로를 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a method of controlling an output terminal of a power amplifier and an output terminal of an amplifier by controlling both an input signal already applied to the amplifier at a power ON / And to provide an output stage and a speaker protection circuit at the power on / off state of the power amplifier to prevent destruction of the speaker connected to the breakdown.

본 발명이 해결하고자 하는 다른 기술적 과제는, BTL 전력 증폭기로 이루어진 차동 증폭부, 차동 증폭부의 출력을 스피커로 출력하기 위한 출력 증폭부를 포함하는 전력 증폭기에서, 차동 증폭부와 출력 증폭부의 사이에 출력단 보호부를 더 구비하되, 출력단 보호부는 전원 ON/OFF시 스피커에 인가되는 앰프의 DC출력 발생을 차단하여 스피커에서 DC전원에 의한 순간적인 펄스발생 노이즈 잡음을 제거시키도록 이루어진, 전력 증폭기의 전원 온/오프시 출력단과 스피커 보호회로를 제공하는 것이다.According to another aspect of the present invention, there is provided a power amplifier including a differential amplifier including a BTL power amplifier and an output amplifier for outputting an output of the differential amplifier to a speaker, And the output stage protection unit is configured to cut off the generation of DC output of the amplifier applied to the speaker when the power is turned on / off, thereby eliminating instantaneous pulse generation noise noise caused by the DC power supply in the speaker. And a speaker protection circuit.

본 발명이 해결하고자 하는 다른 기술적 과제는, 입력단자(밸런스 입력단자)로 부터 수신된 음향신호를 초기증폭 버퍼부 및 입력단 제어부를 거쳐 차동 증폭부로 전달되도록 이루어지며, 입력단 제어부는 전원 ON/OFF시 입력 음성 신호를 차단시킴으로서 스피커에서 출력신호를 차단하여 돌입전류에 의한 충격 노이즈 잡음을 제거시키도록 이루어진, 전력 증폭기의 전원 온/오프시 출력단과 스피커 보호회로를 제공하는 것이다.According to another aspect of the present invention, there is provided an audio signal processing apparatus including an input terminal (balance input terminal) for receiving an acoustic signal from an input terminal (balance input terminal) through an initial amplification buffer unit and an input terminal control unit, And to provide an output stage and a speaker protection circuit at the power on / off state of the power amplifier, which is configured to block the input voice signal and thereby block the output signal from the speaker to remove the impact noise noise caused by the inrush current.

본 발명이 해결하고자 하는 다른 기술적 과제는, 출력 증폭부와 연결된 에미터들이 저항(R53)을 통해 서로 연결되며 차동 증폭부의 2개의 출력 각각에 베이스가 연결된 제1 npn 트랜지스터(Q8)와 제1 pnp 트랜지스터(Q17)로 이루어진 제1트랜지스터부; 에미터가 서로 연결되며 차동 증폭부의 2개의 출력 각각과 다이오드를 통해 콜렉터가 연결된 제2 npn 트랜지스터(Q10)와 제2 pnp 트랜지스터(Q16)로 이루어진 제2트랜지스터부; 제2 npn 트랜지스터의 베이스와 저항(R29)을 통해 에미터가 연결된 제3 npn 트랜지스터와, 제3트랜지스터의 베이스와 저항(R32, R52)을 통해 드레인이 연결된 제3 FET(field effect transistor, 전계효과 트랜지스터)(Q21);를 포함하는 출력단 보호부를 구비하는, 전력 증폭기의 전원 온/오프시 출력단과 스피커 보호회로를 제공하는 것이다.According to another aspect of the present invention, there is provided a differential amplifier comprising: a first npn transistor Q8 connected to an output amplifier through emitters connected to each other through a resistor R53, A first transistor unit including a transistor Q17; A second transistor unit including a second npn transistor Q10 and a second pnp transistor Q16, the emitters of which are connected to each other and the two outputs of the differential amplifier unit and the collector are connected through a diode; A third npn transistor connected to the emitter via a base of the second npn transistor and a resistor R29 and a third FET connected to the base of the third transistor through the resistors R32 and R52, And an output terminal protection section including a transistor (transistor) Q21. The output terminal and the loudspeaker protection circuit of the power amplifier are provided.

본 발명이 해결하고자 하는 다른 기술적 과제는, 출력단 보호부에서, 제3 FET(Q21)의 순방향 전압 제어 타임에 의하여 전원 ON/OFF시 제2 npn 트랜지스터(Q10)와 제2 pnp 트랜지스터(Q16)을 온(ON)시켜서 제1 npn 트랜지스터(Q8)와 제1 pnp 트랜지스터(Q17)의 바이어스 전압을 차단시킴으로서 스피커에 인가되는 앰프의 DC출력 발생을 차단하여 스피커에서 DC전원에 의한 순간적인 펄스발생 노이즈 잡음을 제거시키도록 이루어진, 전력 증폭기의 전원 온/오프시 출력단과 스피커 보호회로를 제공하는 것이다.In another aspect of the present invention, there is provided an output stage protection unit comprising: a first npn transistor Q10 and a second pnp transistor Q16 that are turned on / off by a forward voltage control time of a third FET Q21, The bias voltage of the first npn transistor Q8 and the first pnp transistor Q17 is cut off by turning on the DC power of the first npn transistor Q8 and the first pnp transistor Q17 so that the DC output of the amplifier applied to the speaker is cut off, And to provide a power amplifier on / off output stage and a speaker protection circuit.

본 발명이 해결하고자 하는 다른 기술적 과제는, 초기증폭 버퍼부의 출력단과 차동증폭부 사이에 제1저항(R3) 및 제2저항(R4)이 직렬로 연결되고, 제1저항(R3)과 제2저항(R4)의 사이에 드레인이 연결된 제1FET(Q1)를 구비하며, 제2저항(R4)과 차동증폭부 사이에 드레인이 연결된 제2FET(Q2)를 구비하며, 제1FET(Q1)와 제2FET(Q2)의 게이트는 제1캐패시터(C5)를 통해 접지에 연결되며 또한 병렬연결된 저항(R54)와 다이오드(D13)의 일단과 연결되며, 병렬연결된 저항(R54)와 다이오드(D13)의 다른 일단은 직렬로 연결된 저항(R01)과 제1 LED(LED101)와 다이오드(D101)를 거쳐 전원 공급부(140)와 연결되며, 병렬연결된 저항(R54)와 다이오드(D13)의 다른 일단은 병렬연결된 저항(R55)와 다이오드(D14)를 거쳐 제3 FET(Q21)의 게이트와 연결되며, 또한, 캐패시터(C30), 제너 다이오드(D101), 직렬연결된 저항(R56)과 제2 LED(LED102)가 병렬로 연결되어 있는 입력단 제어부를 포함하는, 전력 증폭기의 전원 온/오프시 출력단과 스피커 보호회로를 제공하는 것이다.A first resistor (R3) and a second resistor (R4) are connected in series between an output terminal of the initial amplification buffer unit and the differential amplifying unit, and the first resistor (R3) and the second resistor And a second FET Q2 having a first FET Q1 having a drain connected between the resistor R4 and a drain connected between the second resistor R4 and the differential amplifier. The gate of the second FET Q2 is connected to the ground through the first capacitor C5 and is also connected to one end of the resistor R54 and the diode D13 connected in parallel and the other end of the resistor R54 and the diode D13 connected in parallel, The other end of the resistor R54 and the diode D13 connected in parallel are connected in parallel to each other through a resistor R01 connected in series and a resistor R54 connected in parallel to the power supply 140 via a first LED (LED101) and a diode D101. And the gate of the third FET Q21 via the diode R55 and the diode D14 and also connected to the gate of the capacitor C30, the zener diode D101, To provide a wherein (R56) and the second LED 2 (LED102), the power on / off when the output stage and protection circuit of the speaker, the power amplifier comprising an input control unit that is connected in parallel.

본 발명이 해결하고자 하는 다른 기술적 과제는, 입력단 제어부에서, 제1FET(Q1)과 제2FET(Q2)의 순방향 전압 제어 타임에 의하여 전원 ON/OFF시 제1저항(R3) 및 제2저항(R4)에 인가되는 입력 음성 신호를 차단시킴으로서 스피커에서 출력신호를 차단하여 돌입전류에 의한 충격 노이즈 잡음을 제거시키는, 전력 증폭기의 전원 온/오프시 출력단과 스피커 보호회로를 제공하는 것이다.Another object of the present invention is to provide a method and an apparatus for controlling the forward voltage of the first and second FETs Q1 and Q2 by controlling the first resistor R3 and the second resistor R4 The present invention also provides an output stage and a speaker protection circuit for power on / off of a power amplifier which cuts off an output signal from a speaker by eliminating an input audio signal applied to a power amplifier.

상기 과제를 해결하기 위해, 본 발명의 전력 증폭기에서의 출력 증폭부 및 스피커 보호회로는, 믹서출력이 연결되는 입력단자로 부터 수신된 음향신호를 증폭하는 초기 증폭 버퍼부와, BTL(balanced transfomerless) 전력증폭기로 이루어진 차동증폭부와의 사이에 제1저항(R3)을 구비하며, 제1저항의 일단에 제1FET의 드레인이 장착되고, 제1FET의 소오스는 접지에 연결되고, 제1FET의 게이트와 전원 공급부의 변압기부의 이차측의 일단과의 사이에 저항 R54와 다이오드 D101를 구비하며, 제1FET의 게이트와 접지 사이에 캐패시터 C5를 구비하는, 입력단 제어부를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided an output amplifier and a speaker protection circuit in a power amplifier including an initial amplification buffer unit for amplifying an acoustic signal received from an input terminal to which a mixer output is connected, a balanced transfomerless (BTL) And a first resistor (R3) between the gate of the first FET and a differential amplifying part formed of a power amplifier, the drain of the first FET being mounted at one end of the first resistor, the source of the first FET being connected to the ground, And a capacitor C5 between the gate of the first FET and the ground, and a resistor R54 and a diode D101 between one end of the secondary side of the transformer part of the power supply part and the ground.

입력단 제어부는, 제1저항(R3)과 차동증폭부와의 사이에 제2저항(R4)을 더 구비되며, 제2저항의 일단에 제2FET의 드레인이 장착되고, 제2FET의 게이트는 제1FET의 게이트와 연결되고, 제2FET의 소오스는 제1FET의 소오스와 연결된다.The input stage control section further includes a second resistor (R4) between the first resistor (R3) and the differential amplifier section, the drain of the second FET is mounted at one end of the second resistor, And the source of the second FET is connected to the source of the first FET.

제1FET의 게이트의 일단에 저항 R54와 다이오드 D13 이 병렬연결되며, 병렬연결된 저항 R54와 다이오드 D13의 일측과, 전원 공급부의 변압기부의 이차측의 일단과의 사이에, 발광다이오드 LED101, 다이오드 D101, 저항 R101 이 직렬로 연결되며, 연결된 다이오드 D13의 방향과 연결된 다이오드 D101의 방향은 서로 반대이다.A resistor R54 and a diode D13 are connected in parallel at one end of the gate of the first FET, and a light emitting diode LED101, a diode D101, a resistor D101, a diode D101, and a resistor D102 are connected in parallel between one end of a resistor R54 and a diode D13 connected in parallel and one end of a secondary side of a transformer portion of the power supply. R101 are connected in series, and the direction of the diode D101 connected to the direction of the connected diode D13 is opposite to each other.

병렬연결된 저항 R54와 다이오드 D13의 일측과 접지 사이에, 캐패시터 C30, 직렬로 연결된 저항 R56과 발광다이오드 LED102, 제너다이오드 ZD4가 병렬로 접속되어 있다.A capacitor C30, a resistor R56 connected in series, a light emitting diode LED102, and a zener diode ZD4 are connected in parallel between one side of the resistor R54 and the diode D13 connected in parallel and the ground.

병렬연결된 저항 R54와 다이오드 D13의 일측과, 제3FET의 게이트의 사이에는 저항 R55와 다이오드 D14가 병렬로 연결되어 있으며, 다이오드 D13과 다이오드 D14의 애노드는 서로 접속되어 있다.A resistor R55 and a diode D14 are connected in parallel between one side of the resistor R54 and the diode D13 connected in parallel and the gate of the third FET, and the anode of the diode D13 and the diode D14 are connected to each other.

제1FET, 제2FET, 제3FET는 n채널 MOSFET이다.The first FET, the second FET, and the third FET are n-channel MOSFETs.

차동 증폭부의 출력을 스피커로 출력하기 위한 출력 증폭부와, 차동증폭부 사이에 출력단 보호부를 더 구비하며, 출력단 보호부는, 출력 증폭부와 연결된 에미터들이 저항 R53을 통해 서로 연결되며 차동 증폭부의 2개의 출력 각각에 베이스가 연결된 제1 npn 트랜지스터(Q8)와 제1 pnp 트랜지스터(Q17)로 이루어진 제1트랜지스터부; 에미터가 서로 연결되며 차동 증폭부의 2개의 출력 각각과 다이오드를 통해 콜렉터가 연결된 제2 npn 트랜지스터(Q10)와 제2 pnp 트랜지스터(Q16)로 이루어진 제2트랜지스터부; 제2 npn 트랜지스터의 베이스와 저항 R29을 통해 에미터가 연결된 제3 npn 트랜지스터와, 제3트랜지스터의 베이스와 저항(R32, R52)을 통해 드레인이 연결된 제3 FET(field effect transistor)(Q21)를 포함하는 제3트랜지스터부;를 포함한다.And an output stage protection unit between the differential amplification unit. The output stage protection unit includes: an emitter connected to the output amplification unit, the emitters connected to each other through a resistor R53, A first transistor unit including a first npn transistor Q8 and a first pnp transistor Q17 each having a base connected to each of the npn transistors Qp and Qp; A second transistor unit including a second npn transistor Q10 and a second pnp transistor Q16, the emitters of which are connected to each other and the two outputs of the differential amplifier unit and the collector are connected through a diode; A third npn transistor whose emitter is connected through the base of the second npn transistor and a resistor R29 and a third field effect transistor Q21 whose drain is connected through the base of the third transistor and the resistors R32 and R52, And a third transistor portion including a second transistor.

또한, 본 발명은, BTL(balanced transfomerless) 전력증폭기로 이루어진 차동증폭부, 차동 증폭부의 출력을 스피커로 출력하기 위한 출력 증폭부를 포함하는 전력 증폭기에서의 출력 증폭부 및 스피커 보호회로에 있어서, 출력 증폭부와 연결된 에미터들이 저항 R53을 통해 서로 연결되며 차동 증폭부의 2개의 출력 각각에 베이스가 연결된 제1 npn 트랜지스터(Q8)와 제1 pnp 트랜지스터(Q17)로 이루어진 제1트랜지스터부; 에미터가 서로 연결되며 차동 증폭부의 2개의 출력 각각과 다이오드를 통해 콜렉터가 연결된 제2 npn 트랜지스터(Q10)와 제2 pnp 트랜지스터(Q16)로 이루어진 제2트랜지스터부; 제2 npn 트랜지스터의 베이스와 저항 R29을 통해 에미터가 연결된 제3 npn 트랜지스터와, 제3트랜지스터의 베이스와 저항(R32, R52)을 통해 드레인이 연결된 제3 FET(field effect transistor)(Q21)를 포함하는 제3트랜지스터부;를 포함하는 출력단 보호부를 구비하는 것을 특징으로 한다.The present invention also provides an output amplifier unit and a speaker protection circuit in a power amplifier including a differential amplifier unit composed of a balanced transfomerless (BTL) power amplifier and an output amplifier unit for outputting an output of the differential amplifier unit to a speaker, A first transistor unit including a first npn transistor Q8 and a first pnp transistor Q17 whose emitters are connected to each other through a resistor R53 and whose bases are connected to the two outputs of the differential amplifier unit; A second transistor unit including a second npn transistor Q10 and a second pnp transistor Q16, the emitters of which are connected to each other and the two outputs of the differential amplifier unit and the collector are connected through a diode; A third npn transistor whose emitter is connected through the base of the second npn transistor and a resistor R29 and a third field effect transistor Q21 whose drain is connected through the base of the third transistor and the resistors R32 and R52, And a third transistor unit including an output terminal protecting part.

제1 npn 트랜지스터와 제1 pnp 트랜지스터는, 제2 npn 트랜지스터(Q10)의 온 또는 오프에 따라, 차동 증폭부의 출력 신호를 출력 증폭부로 전달한다.The first npn transistor and the first pnp transistor transmit the output signal of the differential amplification section to the output amplification section in accordance with the ON or OFF state of the second npn transistor Q10.

+전원(+VCC)과 -전원(-VCC)의 사이에 3개의 저항인, R25, R26, R27가 순차적으로 연결되어 있으며, 저항 R25와 저항 R26의 접속점과 제2 npn 트랜지스터의 콜렉터의 사이에 발광다이오드 LED1 가 연결되어 있다.Three resistors R25, R26 and R27 are sequentially connected between the power source (+ VCC) and the power source (-VCC), and between the connection point of the resistors R25 and R26 and the collector of the second npn transistor The light emitting diode LED1 is connected.

제2트랜지스터부는 차동 증폭부의 + 출력은 다이오드 D6의 애노드에 연결되며, 다이오드 D6의 캐소드는 제2 npn 트랜지스터의 콜렉터에 연결되며, 차동 증폭부의 -출력은 다이오드 D7의 캐소드에 연결되며, 다이오드 D7의 애노드는 제2 pnp 트랜지스터의 콜렉터가 연결된다.The positive output of the differential amplifier is connected to the anode of the diode D6, the cathode of the diode D6 is connected to the collector of the second npn transistor, the negative output of the differential amplifier is connected to the cathode of the diode D7, The anode is connected to the collector of the second pnp transistor.

저항 R26과 저항 R27의 접속점은 제2 pnp 트랜지스터의 베이스에 연결되어 있다.The connection point of the resistor R26 and the resistor R27 is connected to the base of the second pnp transistor.

제2 npn 트랜지스터의 베이스와 접지 사이에 저항 R28과 캐패시터 C23이 병렬로 연결되어 있다.A resistor R28 and a capacitor C23 are connected in parallel between the base of the second npn transistor and the ground.

병렬연결된 저항 R55와 다이오드 D14의 일단과, 전원 공급부의 변압기부의 이차측의 일단과의 사이에, 발광다이오드 LED101, 다이오드 D101, 저항 R101 이 직렬로 연결되며, 병렬연결된 저항 R55와 다이오드 D14의 다른 일단에는 제3FET의 게이트가 연결되고, 제3FET의 게이트과 접지사이에는 캐패시터 C29가 연결되고, 제3FET의 소오스는 접지에 연결된다.A light emitting diode LED101, a diode D101, and a resistor R101 are connected in series between one end of a resistor R55 and a diode D14 connected in parallel and one end of a secondary side of a transformer portion of a power supply unit, and a resistor R55 and a diode D14 The gate of the third FET is connected, the capacitor C29 is connected between the gate of the third FET and the ground, and the source of the third FET is connected to the ground.

본 발명의 전력 증폭기의 전원 온/오프시 출력단과 스피커 보호회로는, 전력증폭기의 출력단과 스피커가 전원 온/오프(ON/OFF) 시점에서 증폭기에 이미 인가된 입력 신호와 증폭기 내부에서 발생되는 DC 충격 전압 모두를 제어하여 증폭기의 출력단 파괴와 연결된 스피커 파괴를 방지한다.The output terminal and the speaker protection circuit for power on / off of the power amplifier according to the present invention are configured such that an output terminal of the power amplifier and an input signal which is already applied to the amplifier at the time of power on / off (ON / OFF) It controls both the impulse voltage to prevent destruction of the output stage of the amplifier and the destruction of the speaker connected.

본 발명은, BTL 전력 증폭기로 이루어진 차동 증폭부, 차동 증폭부의 출력을 스피커로 출력하기 위한 출력 증폭부를 포함하는 전력 증폭기에서, 차동 증폭부와 출력 증폭부의 사이에 출력단 보호부를 더 구비하되, 출력단 보호부는 전원 ON/OFF시 스피커에 인가되는 앰프의 DC출력 발생을 차단하여 스피커에서 DC전원에 의한 순간적인 펄스발생 노이즈 잡음을 제거시키도록 이루어진다.The present invention provides a power amplifier including a differential amplification section composed of a BTL power amplifier and an output amplifier section for outputting an output of the differential amplifier section to a speaker, further comprising an output terminal protection section between the differential amplification section and the output amplification section, Part is configured to block the DC output of the amplifier applied to the speaker when the power is turned ON / OFF, thereby eliminating the momentary pulse noise caused by the DC power supply from the speaker.

본 발명은, 입력단자(밸런스 입력단자)로 부터 수신된 음향신호를 초기증폭 버퍼부 및 입력단 제어부를 거쳐 차동 증폭부로 전달되도록 이루어지며, 입력단 제어부는 전원 ON/OFF시 입력 음성 신호를 차단시킴으로서 스피커에서 출력신호를 차단하여 돌입전류에 의한 충격 노이즈 잡음을 제거시키도록 이루어진다.In the present invention, an acoustic signal received from an input terminal (balance input terminal) is transmitted to an differential amplifier through an initial amplification buffer unit and an input stage controller. The input stage controller interrupts an input audio signal when the power is turned on / off, The output signal is cut off to remove the impact noise noise due to the inrush current.

본 발명의 출력단 보호부는, 출력 증폭부와 연결된 에미터들이 저항(R53)을 통해 서로 연결되며 차동 증폭부의 2개의 출력 각각에 베이스가 연결된 제1 npn 트랜지스터(Q8)와 제1 pnp 트랜지스터(Q17)로 이루어진 제1트랜지스터부; 에미터가 서로 연결되며 차동 증폭부의 2개의 출력 각각과 다이오드를 통해 콜렉터가 연결된 제2 npn 트랜지스터(Q10)와 제2 pnp 트랜지스터(Q16)로 이루어진 제2트랜지스터부; 제2 npn 트랜지스터의 베이스와 저항(R29)을 통해 에미터가 연결된 제3 npn 트랜지스터와, 제3트랜지스터의 베이스와 저항(R32, R52)을 통해 드레인이 연결된 제3 FET(field effect transistor, 전계효과 트랜지스터)(Q21);를 포함하여 이루어진다. 상기 출력단 보호부에서, 제3 FET(Q21)의 순방향 전압 제어 타임에 의하여 전원 ON/OFF시 제2 npn 트랜지스터(Q10)와 제2 pnp 트랜지스터(Q16)을 온(ON)시켜서 제1 npn 트랜지스터(Q8)와 제1 pnp 트랜지스터(Q17)의 바이어스 전압을 차단시킴으로서 스피커에 인가되는 앰프의 DC출력 발생을 차단하여 스피커에서 DC전원에 의한 순간적인 펄스발생 노이즈 잡음을 제거시키도록 이루어진다.The output stage protection unit of the present invention includes a first npn transistor Q8 and a first pnp transistor Q17 connected to each other through two resistors R53 and emitters connected to the output amplifier, A first transistor unit including a first transistor; A second transistor unit including a second npn transistor Q10 and a second pnp transistor Q16, the emitters of which are connected to each other and the two outputs of the differential amplifier unit and the collector are connected through a diode; A third npn transistor connected to the emitter via a base of the second npn transistor and a resistor R29 and a third FET connected to the base of the third transistor through the resistors R32 and R52, Transistor) Q21. In the output stage protection unit, the second npn transistor Q10 and the second pnp transistor Q16 are turned on by the forward voltage control time of the third FET Q21 to turn on the first npn transistor Q10 Q8) and the first pnp transistor (Q17) to block the DC output of the amplifier applied to the speaker, thereby eliminating the momentary pulse noise caused by the DC power supply in the speaker.

본 발명의 입력단 제어부는, 초기증폭 버퍼부의 출력단과 차동증폭부 사이에 제1저항(R3) 및 제2저항(R4)이 직렬로 연결되고, 제1저항(R3)과 제2저항(R4)의 사이에 드레인이 연결된 제1FET(Q1)를 구비하며, 제2저항(R4)과 차동증폭부 사이에 드레인이 연결된 제2FET(Q2)를 구비하며, 제1FET(Q1)와 제2FET(Q2)의 게이트는 제1캐패시터(C5)를 통해 접지에 연결되며 또한 병렬연결된 저항(R54)와 다이오드(D13)의 일단과 연결되며, 병렬연결된 저항(R54)와 다이오드(D13)의 다른 일단은 직렬로 연결된 저항(R01)과 제1 LED(LED101)와 다이오드(D101)를 거쳐 전원 공급부(140)와 연결되며, 병렬연결된 저항(R54)와 다이오드(D13)의 다른 일단은 병렬연결된 저항(R55)와 다이오드(D14)를 거쳐 제3 FET(Q21)의 게이트와 연결되며, 또한, 캐패시터(C30), 제너 다이오드(D101), 직렬연결된 저항(R56)과 제2 LED(LED102)가 병렬로 연결되어 있는 입력단 제어부를 포함하는, 전력 증폭기의 전원 온/오프시 출력단과 스피커 보호회로에서 출력신호를 차단하여 돌입전류에 의한 충격 노이즈 잡음을 제거시킨다.The input stage control unit of the present invention includes a first resistor R3 and a second resistor R4 connected in series between an output terminal of the initial amplification buffer unit and the differential amplifier unit, and a first resistor R3 and a second resistor R4, And a second FET Q2 having a drain connected between the first resistor Q1 and the second amplifier Q2 and a drain connected between the second resistor R4 and the differential amplifier. And the other end of the resistor R54 and the diode D13 connected in parallel are connected in series to the ground through the first capacitor C5 and also connected to the resistor R54 and the diode D13 connected in parallel. The other end of the resistor R54 and the diode D13 connected in parallel to each other are connected in parallel to each other through a resistor R55 and a diode D101, A capacitor C30, a zener diode D101, a resistor R56 connected in series, and a second LED (LED1), which are connected to the gate of the third FET Q21 via a diode D14, 02) are connected in parallel, the output signal of the power amplifier on / off and the loudspeaker protection circuit block the output signal, thereby eliminating the impact noise noise due to the inrush current.

본 발명은 전원 ON/OFF시 스피커에 인가되는 앰프의 DC출력 발생에 기인하여 스피커에서 DC전원에 의한 순간적인 펄스발생 노이즈 잡음을 보다 잘 제거하고, 또한, 전원 ON/OFF시 입력 음성 신호에 기인하여 생성되는 돌입전류에 의한 충격 노이즈 잡음을 보다 잘 제거하면서, 상대적으로 가격이 저렴하며, 회로도 상대적으로 간단하다.The present invention is based on the fact that the noise generated by the DC power source is removed from the speaker due to the DC output of the amplifier applied to the speaker when the power is turned on and off, Which is relatively inexpensive and relatively simple in circuitry.

도 1은 종래의 BTL 전력 증폭기의 기본 회로와 보호 회로의 예를 나타내는 회로도이다.
도 2는 본 발명의 전원 온/오프시 출력단과 스피커 보호회로를 구비한 전력 증폭기의 회로를 나타낸다.
도 3은 도 2의 입력단 제어부(130)를 설명하기 위한 회로도이다.
도 4는 도 2에서 출력단 보호부(150)를 설명하기 위한 회로도이다.1 is a circuit diagram showing an example of a basic circuit and a protection circuit of a conventional BTL power amplifier.
2 shows a circuit of a power amplifier having an output terminal for power on / off and a speaker protection circuit according to the present invention.
3 is a circuit diagram for explaining the input stage control unit 130 of FIG.
FIG. 4 is a circuit diagram for explaining the output stage protection unit 150 in FIG.

본 발명의 전력 증폭기의 전원 온/오프시 출력단과 스피커 보호회로를 첨부된 도면을 참조하여 상세히 설명한다.An output stage and a speaker protection circuit for power on / off of the power amplifier of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 전원 온/오프시 출력단과 스피커 보호회로를 구비한 전력 증폭기의 회로를 나타내며, 도 3은 도 2에서 입력단 제어부(130)를 설명하기 위한 회로도이고, 도 4는 도 2에서 출력단 보호부(150)를 설명하기 위한 회로도이다.2 is a circuit diagram for explaining the input stage control unit 130 in FIG. 2, and FIG. 4 is a circuit diagram of the power amplifier circuit in FIG. 2, Output stage protection unit 150 shown in FIG.

전력 증폭기는 초기 증폭 버퍼부(110), 입력단 제어부(130), 차동 증폭부(140), 출력단 보호부(150), 출력 증폭부(160), 전원공급부(170)를 포함하여 이루어진다.The power amplifier includes an initial amplification buffer unit 110, an input stage control unit 130, a differential amplification unit 140, an output stage protection unit 150, an output amplification unit 160, and a power supply unit 170.

입력단자(101)은 음향신호가 입력되는 단자로, 보다 상세히는 믹서출력이 연결되는 단자로, 밸런스 입력부라 할 수 있다.The input terminal 101 is a terminal to which a sound signal is input, more specifically, a terminal to which a mixer output is connected, and can be referred to as a balance input portion.

초기 증폭 버퍼부(110)는 잡음을 제거하고 초기 증폭을 행하며 버퍼링을 행하는 수단으로 저역통과 필터(Low pass filter)와 초기 증폭부를 포함하여 이루어진다. The initial amplification buffer unit 110 includes a low pass filter and an initial amplification unit as means for removing noise and performing initial amplification and buffering.

저역통과 필터는 입력단자(101)에서 수신된 음향신호를 저항(R1, R61)과 캐패시터(C1, C2)로 이루어진 하이 컷 필터를 거쳐, 잡음(즉, 무선신호, 다시말해, 고주파 신호)를 필터링한다The low pass filter filters noise (that is, a radio signal, that is, a high frequency signal) through the high cut filter composed of the resistors R1 and R61 and the capacitors C1 and C2 to the acoustic signal received at the input terminal 101 Filter

초기 증폭부는 증폭기(120)을 포함하여 이루어진 증폭부로, 저항 R2와 캐패시터 C3, 저항 R62에 의해 이득이 정하여지며, 캐패시터 C4에 의해 버퍼링하게 된다. 여기서, 초기 증폭기는 증폭기(120)의 -입력단과 출력사이에 저항 R2와 캐패시터 C3가 병렬로 연결되며, 증폭기(120)의 -입력단과 접지사이에 저항 R62가 연결되어 이루어진다.The initial amplifying unit is an amplifying unit including the amplifier 120. The initial amplifying unit is gain-regulated by the resistor R2, the capacitor C3, and the resistor R62, and is buffered by the capacitor C4. The initial amplifier includes a resistor R2 and a capacitor C3 connected in parallel between a - input terminal and an output terminal of the amplifier 120 and a resistor R62 connected between a negative input terminal of the amplifier 120 and the ground.

입력단 제어부(130)는 전원 ON/OFF시 입력 음성 신호를 차단시킴으로서 스피커에서 출력신호를 차단하여 돌입전류에 의한 충격 노이즈 잡음을 제거시키도록 이루어진 수단이다.The input stage control unit 130 blocks the input audio signal when the power is turned ON / OFF, thereby blocking the output signal from the speaker and removing the impact noise noise due to the rush current.

입력단 제어부(130)는, 초기증폭 버퍼부(110)의 출력단(즉, 캐패시터 C4의 일단)과 차동증폭부(140) 사이에 저항 R3(제1저항) 및 저항 R4(제2저항)가 직렬로 연결되고, 저항 R3와 저항 R4의 사이에 제1FET(Q1)의 드레인이 연결되며, 저항 R4와 차동증폭부 사이에 제2FET(Q2)의 드레인이 연결되며, 제1FET(Q1)와 제2FET(Q2)의 소오스는 접지에 연결되며, 제1FET(Q1)와 제2FET(Q2)의 게이트는 캐패시터서 C5(제1 캐패시터)를 통해 접지에 연결된다. 또한, 제1FET(Q1)와 제2FET(Q2)의 게이트는, 병렬연결된 저항 R54과 다이오드 D13의 일단에 접속되며, 이때 다이오드 D13의 캐소드가 제1FET(Q1)와 제2FET(Q2)의 게이트에 접속된다. 병렬연결된 저항 R54과 다이오드 D13의 다른 일단과, 전원 공급부(140)의 변압기부(190)의 이차측의 일단(180)과의 사이에, LED(발광다이오드) LED101과 다이오드 D101과 저항 R101이 연결된다. 또한, 병렬연결된 저항 R54과 다이오드 D13의 다른 일단은, 병렬연결된 저항 R55와 다이오드 D14의 일단에 접속되며, 이때 다이오드 D14와 다이오드 D13의 애노드는 서로 접속되도록 연결된다. 또한, 병렬연결된 저항 R54과 다이오드 D13의 다른 일단과 접지사이에는 캐패시터 C30, 제너 다이오드(D101), 직렬연결된 저항(R56)과 제2 LED(LED102)가 병렬로 연결되어 있다. 병렬연결된 저항 R55와 다이오드 D14의 다른 일단에는 제3FET(Q21)의 게이트가 연결되고, 제3FET(Q21)의 게이트과 접지사이에는 캐패시터 C29가 연결되고, 제3FET(Q21)의 소오스는 접지에 연결된다. 제3FET(Q21)의 드레인은 직렬연결된 저항(R52, R32) 및 캐패시터(C24)를 통해 +전원(+VCC)와 연결되며, 또한, 저항(R52, R32)을 통해 제3트랜지스터(Q9)의 베이스에 연결된다.The input stage control unit 130 controls the resistance R3 (first resistance) and the resistance R4 (second resistance) between the output terminal of the initial amplification buffer unit 110 (i.e., one end of the capacitor C4) The drain of the first FET Q1 is connected between the resistor R3 and the resistor R4, the drain of the second FET Q2 is connected between the resistor R4 and the differential amplifier, and the first FET Q1 and the second FET Q2 are connected to each other, The source of the first FET Q2 is connected to the ground and the gates of the first FET Q1 and the second FET Q2 are connected to the ground through the capacitor C5 (first capacitor). The gates of the first FET Q1 and the second FET Q2 are connected in parallel to one end of a resistor R54 and a diode D13 and the cathode of the diode D13 is connected to the gates of the first FET Q1 and the second FET Q2 Respectively. An LED (light emitting diode) LED 101, a diode D101 and a resistor R101 are connected between the other end of the resistor R54 and the diode D13 connected in parallel and the one end 180 of the secondary side of the transformer unit 190 of the power supply unit 140 do. The other end of the resistor R54 and the diode D13 connected in parallel is connected to one end of the resistor R55 and the diode D14 connected in parallel, and the anode of the diode D14 and the diode D13 are connected to be connected to each other. A capacitor C30, a zener diode D101, a resistor R56 connected in series and a second LED (LED102) are connected in parallel between the other end of the resistor R54 and the diode D13 connected in parallel. The gate of the third FET Q21 is connected to the other end of the resistor R55 and the diode D14 connected in parallel, the capacitor C29 is connected between the gate of the third FET Q21 and the ground, and the source of the third FET Q21 is connected to the ground . The drain of the third FET Q21 is connected to the positive power supply VCC via the series connected resistors R52 and R32 and the capacitor C24 and the drain of the third transistor Q9 is connected through the resistors R52 and R32. Base.

입력단 제어부(130)에서, 제1FET(Q1)과 제2FET(Q2)의 순방향 전압 제어 타임에 의하여 전원 ON/OFF시 제1저항(R3) 및 제2저항(R4)에 인가되는 입력 음성 신호를 차단시킴으로서 스피커에서 출력신호를 차단하여 돌입전류에 의한 충격 노이즈 잡음을 제거시킨다.The input stage control unit 130 controls the first and second FETs Q1 and Q2 so that the input voltage signal applied to the first resistor R3 and the second resistor R4 at the time of power ON / It blocks the output signal from the speaker by eliminating the shock noise noise caused by the inrush current.

여기서, 제1FET(Q1), 제2FET(Q2), 제3FET(Q21)는 n채널 MOSFET이다. 일반적으로 n채널 MOSFET은 순방향 바이어스시 온(on) 되고, 역방향 바이어스시 오프(off)되며, 바이어스 전압이 약 -0.6V 만 걸려도 턴온(turn on)된다. 즉, n채널 MOSFET은 전원이 가해지지 않아도 턴온된다. Here, the first FET Q1, the second FET Q2, and the third FET Q21 are n-channel MOSFETs. In general, the n-channel MOSFET is turned on for forward bias, off for reverse bias, and turned on even when the bias voltage takes only about -0.6V. That is, the n-channel MOSFET is turned on even when no power is applied.

도 3을 참조하여 부연설명하면, 입력단 제어부(130)에서 저항 R3를 통해 출력된 신호는 제1FET(Q1)가 온(on)되면 제1FET(Q1)의 소오스가 접지로 연결되어 있으므로, 저항 R3가 접지와 연결된 것과 같다. 그러므로 저항 R3를 통한 신호(즉, 바이어스 전압)는 차동증폭부(140)로 전달되지 않을 것이나, 내부저항 등에 의한 바이어스 전압이 있을 수 있으므로, 이를 저항 R4와 제2FET(Q2)를 거쳐 제거하게 하였다. 마찮가지로, 저항 R4를 통해 출력된 신호는 제2FET(Q2)가 온되면 제2FET(Q2)의 소오스가 접지로 연결되어 있으므로, 저항 R4가 접지와 연결된 것과 같으므로, 저항 R4를 통한 신호(즉, 바이어스 전압)는 차동증폭부(140)로 전달되지 않을 것이다. 3, when the first FET Q1 is turned on, the signal output from the input terminal controller 130 through the resistor R3 is connected to the ground of the first FET Q1. Therefore, the resistor R3 Is connected to ground. Therefore, the signal through the resistor R3 (that is, the bias voltage) will not be transmitted to the differential amplifier 140, but may have a bias voltage due to an internal resistance or the like, and is removed through the resistor R4 and the second FET Q2 . Similarly, since the signal output through the resistor R4 is connected to the ground when the second FET Q2 is turned on and the source of the second FET Q2 is connected to the ground, the signal through the resistor R4 That is, the bias voltage) will not be transmitted to the differential amplifier 140.

본 발명의 전력 증폭기의 파워 스위치(미도시)가 온 되는 순간, 즉, 전원이 공급되는 순간에, 전원공급부(170)의 변압기부(190)의 2차측의 일측과 저항 R101을 통해 연결된 다이오드 D101에 의해, 변압기부(190)의 2차측의 전압이 단파 정류되어 - 전압이 되고, 이에 따라 발광다이오드 LED101에 불이 들어오며, 제1FET(Q1) 및 제2FET(Q2)의 게이트 단에 - 전압의 바이어스 전압이 인가되어 제1FET(Q1) 및 제2FET(Q2)는 턴 오프된다. 따라서, 저항 R3, R4를 통한 음향신호가 차동증폭부(140)의 입력단으로 입력된다.The diode D101 connected to one side of the secondary side of the transformer unit 190 of the power supply unit 170 through the resistor R101 is connected to the power supply unit 170 at the moment when the power switch (not shown) of the power amplifier of the present invention is turned on, The voltage of the secondary side of the transformer unit 190 is short-circuited by the short-wave rectification so that the light emitting diode LED 101 is lighted and the voltage at the gate terminal of the first FET Q1 and the second FET Q2 The first FET Q1 and the second FET Q2 are turned off. Therefore, the acoustic signals through the resistors R3 and R4 are input to the input terminal of the differential amplifier 140. [

온 되어 있는 제1FET(Q1) 및 제2FET(Q2)가 턴 오프 되기까지의 시간, 즉, 전원이 공급되는 순간에 얼마나 빨리 음향신호가 출력되게 하는 시간은, 캐패시터 C5와 저항 R54, R101에 의한 시정수에 영향을 받는다. 여기서 저항 R101이 저항 R54보다 충분히 작다고 하면, 캐패시터 C5와 저항 R54에 의한 시정수에 의해 영향을 받는다.The time required for the first FET Q1 and the second FET Q2 to be turned off, that is, the time for which the acoustic signal is output as soon as the power is supplied, is determined by the capacitor C5 and the resistors R54 and R101 It is affected by the time constant. Here, if the resistance R101 is sufficiently smaller than the resistance R54, it is affected by the time constant due to the capacitor C5 and the resistance R54.

또한, 본 발명의 전력 증폭기의 파워 스위치(미도시)가 오프 되는 순간, 제1FET(Q1) 및 제2FET(Q2)가 턴 온 되어야 하는데, 기실 전원공급부(170)의 캐패시터 C101, C102는 내압이 높고 만 uF정도의 큰 용량을 가지는 것으로, 이들의 전압이 떨어지는 데는 시간이 걸리므로, 제1FET(Q1) 및 제2FET(Q2)의 게이트단에 걸린 전압의 빠른 방전이 필요하다. 이를 위해 본 발명에서는, 저항 R54와 병렬로 다이오드 D13을 위치시키며, 다이오드 D13의 애노드와 접지사이에 캐패시터 C30과 제너다이오드 ZD4와 직렬로 연결된 발광다이오드 LED102와 저항 R56을 병렬로 연결하여, 전력소비를 일으켜 더 빨리 방전하게 한다. 이때, 다이오드 D13의 방향이 다이오드 D101과 다른 방향을 갖도록 함에 의해, 전력 증폭기의 파워 스위치(미도시)가 온 됨에 따라, 제1FET(Q1) 및 제2FET(Q2)의 게이트에 -전압이 인가되는 동안에는 다이오드 D101 이 도통(on)되고, 다이오드 D13는 불통(off)되고, 전력 증폭기의 파워 스위치(미도시)가 오프 됨에 따라, 다이오드 D101 이 불통(off)되고, 다이오드 D13는 도통(on)되게 한다. 특히, 캐패시터 C30는 저항 R56과 연계되어 제1FET(Q1) 및 제2FET(Q2)가 턴 온되는 시정수를 결정하며, 또한, 캐패시터 C30는 저항 R56과 연계되어 제3 FET(Q21)의 게이트에 가하여지는 바이어스 전압을 필터링한다.The first FET Q1 and the second FET Q2 must be turned on as soon as the power switch of the power amplifier of the present invention is turned off and the capacitors C101 and C102 of the chamber power supply 170 are turned off It takes a long time to decrease the voltage of these capacitors. Therefore, it is necessary to quickly discharge the voltage across the gate terminals of the first FET Q1 and the second FET Q2. To this end, in the present invention, the diode D13 is placed in parallel with the resistor R54, and the light emitting diode LED102 and the resistor R56 connected in series with the capacitor C30 and the Zener diode ZD4 are connected in parallel between the anode and the ground of the diode D13, Cause it to discharge more quickly. At this time, since the direction of the diode D13 has a direction different from that of the diode D101, a negative voltage is applied to the gates of the first FET Q1 and the second FET Q2 as a power switch (not shown) of the power amplifier is turned on The diode D101 is turned on and the diode D13 is turned off so that the diode D101 is turned off and the diode D13 is turned on as the power switch (not shown) of the power amplifier is turned off do. In particular, the capacitor C30 determines the time constant at which the first FET Q1 and the second FET Q2 are turned on in conjunction with the resistor R56, and the capacitor C30 is connected to the gate of the third FET Q21 And filters the applied bias voltage.

차동 증폭부(140)는 일반적으로 사용된 BTL 전력 증폭기로, 초기 증폭 버퍼부(110) 및 입력단 제어부(130)를 거쳐 수신된 음향신호를 증폭한다. 여기서 BTL 전력 증폭기는 일반적으로 사용된 BTL 전력 증폭기로, 이에 대한 상세한 설명을 생략한다.The differential amplification unit 140 is a generally used BTL power amplifier and amplifies the acoustic signal received through the initial amplification buffer unit 110 and the input stage control unit 130. Here, the BTL power amplifier is a commonly used BTL power amplifier, and a detailed description thereof will be omitted.

출력단 보호부(150)는 차동 증폭부(140)와 출력 증폭부(160)의 사이에 구비되며, 전원 ON/OFF시 스피커에 인가되는 앰프의 DC출력 발생을 차단하여 스피커에서 DC전원에 의한 순간적인 펄스발생 노이즈 잡음을 제거시키도록 이루어진다.The output stage protection unit 150 is provided between the differential amplification unit 140 and the output amplification unit 160. When the power is turned on / off, the DC output of the amplifier applied to the speaker is cut off, So as to eliminate the noise of the pulse generation noise.

출력단 보호부(150)는 차동 증폭부(140)의 출력이 제1 npn 트랜지스터(Q8)와 제1 pnp 트랜지스터(Q17)의 베이스로 입력된다. 즉, 차동 증폭부(140)의 + 출력이 제1 npn 트랜지스터(Q8)의 베이스에 연결되고, 차동 증폭부(140)의 - 출력이 제1 pnp 트랜지스터(Q17)의 베이스에 연결된다. 제1 npn 트랜지스터(Q8)와 제1 pnp 트랜지스터(Q17)의 에미터는 출력 증폭부(160)의 입력단으로 연결되고, 제1 npn 트랜지스터(Q8)와 제1 pnp 트랜지스터(Q17)의 에미터들은 저항 R53을 통해 서로 연결되며, 제1 npn 트랜지스터(Q8)의 콜렉터는 +전원(+VCC)에 연결되고 제1 pnp 트랜지스터(Q17)의 콜렉터는 -전원(-VCC)에 연결된다.The output terminal protection unit 150 receives the output of the differential amplifier 140 as the base of the first npn transistor Q8 and the first pnp transistor Q17. That is, the positive output of the differential amplifier 140 is connected to the base of the first npn transistor Q8, and the negative output of the differential amplifier 140 is connected to the base of the first pnp transistor Q17. The emitters of the first npn transistor Q8 and the first pnp transistor Q17 are connected to the input terminal of the output amplifier 160 and the emitters of the first npn transistor Q8 and the first pnp transistor Q17 are connected to a resistor R53. The collector of the first npn transistor Q8 is connected to the positive power supply (+ VCC) and the collector of the first pnp transistor Q17 is connected to the power supply (-VCC).

차동 증폭부(140)의 출력은 다이오드(D6, D7)을 거쳐, 제2 npn 트랜지스터(Q10)와 제2 pnp 트랜지스터(Q16)의 콜렉터가 연결된다. 즉, 차동 증폭부(140)의 + 출력은 다이오드 D6의 애노드에 연결되며, 다이오드 D6의 캐소드는 제2 npn 트랜지스터(Q10)의 콜렉터에 연결되며, 차동 증폭부(140)의 -출력은 다이오드 D7의 캐소드에 연결되며, 다이오드 D7의 애노드는 제2 pnp 트랜지스터(Q16)의 콜렉터가 연결된다. 제2 npn 트랜지스터(Q10)와 제2 pnp 트랜지스터(Q16)의 에미터는 서로 연결된다. +전원(+VCC)과 -전원(-VCC)의 사이에 3개의 저항, 즉, R25, R26, R27이 연결되어 있으며, 저항 R25와 저항 R26의 접속점과 제2 npn 트랜지스터(Q10)의 콜렉터의 사이에 발광다이오드 LED1이 연결되어 있으며, 저항 R26과 저항 R27의 접속점은 제2 pnp 트랜지스터(Q16)의 베이스에 연결되어 있다. 제2 npn 트랜지스터(Q10)의 베이스와 접지 사이에 저항 R28과 캐패시터 C23이 병렬로 연결되어 있으며, 제2 npn 트랜지스터(Q10)의 베이스와 제3 pnp 트랜지스터(Q9)의 콜렉터의 사이에 저항 R29가 연결되어 있다. 제3 pnp 트랜지스터(Q9)의 에미터는 +전원(+VCC)에 연결되며, 제3 pnp 트랜지스터(Q9)의 베이스와 +전원(+VCC)의 사이에 캐패시터 C24가 연결되고, 제3 pnp 트랜지스터(Q9)의 베이스와 제3 FET(Q21)의 드레인과의 사이에 저항(R32, R52)이 연결된다.The output of the differential amplifier 140 is connected to the collectors of the second npn transistor Q10 and the second pnp transistor Q16 through diodes D6 and D7. That is, the positive output of the differential amplifier 140 is connected to the anode of the diode D6, the cathode of the diode D6 is connected to the collector of the second npn transistor Q10, and the negative output of the differential amplifier 140 is connected to the diode D7 And the anode of the diode D7 is connected to the collector of the second pnp transistor Q16. The emitters of the second npn transistor Q10 and the second pnp transistor Q16 are connected to each other. Three resistors R25, R26 and R27 are connected between the power source (+ VCC) and the power source (-VCC), and the connection point between the resistors R25 and R26 and the collector of the second npn transistor Q10 And the connection point of the resistor R26 and the resistor R27 is connected to the base of the second pnp transistor Q16. A resistor R28 and a capacitor C23 are connected in parallel between the base of the second npn transistor Q10 and the ground and a resistor R29 is connected between the base of the second npn transistor Q10 and the collector of the third pnp transistor Q9 It is connected. The emitter of the third pnp transistor Q9 is connected to the positive power supply (+ VCC), the capacitor C24 is connected between the base of the third pnp transistor Q9 and the positive power supply (+ VCC), and the third pnp transistor The resistors R32 and R52 are connected between the base of the first FET Q9 and the drain of the third FET Q21.

출력단 보호부(150)에서, 제3FET(Q21)의 순방향 전압 제어 타임에 의하여 전원 ON/OFF시 제2 npn 트랜지스터(Q10)와 제2 pnp 트랜지스터(Q16)을 ON시켜서 제1 npn 트랜지스터(Q8)와 제1 pnp 트랜지스터(Q17)의 바이어스 전압을 차단시킴으로서 스피커에 인가되는 앰프의 DC출력 발생을 차단하여 스피커에서 DC전원에 의한 순간적인 펄스발생 노이즈 잡음을 제거시킨다.The output terminal protection unit 150 turns on the second npn transistor Q10 and the second pnp transistor Q16 when the power is turned on / off by the forward voltage control time of the third FET Q21 to turn on the first npn transistor Q8, And the bias voltage of the first pnp transistor (Q17) is cut off to block the DC output of the amplifier applied to the speaker, thereby eliminating the momentary pulse generation noise noise generated by the DC power supply in the speaker.

도 4를 참조하여 부연설명하면, 차동 증폭부(140)의 출력이 제1 npn 트랜지스터(Q8)와 제1 pnp 트랜지스터(Q17)의 베이스로 입력되고 있고, 제1 npn 트랜지스터(Q8)와 제1 pnp 트랜지스터(Q17)의 에미터는 출력 증폭부(160)의 입력단으로 연결되어 있으며, 제1 npn 트랜지스터(Q8)와 제1 pnp 트랜지스터(Q17)의 베이스 전압(바이어스 전압)에 따라, 차동 증폭부(140)의 출력된 신호가 출력 증폭부(160)로 전달된다.4, the output of the differential amplifier 140 is input to the bases of the first npn transistor Q8 and the first pnp transistor Q17, and the first npn transistor Q8 and the first The emitter of the pnp transistor Q17 is connected to the input terminal of the output amplifier 160 and the emitter of the pnp transistor Q17 is connected to the input terminal of the differential amplifying part 160 according to the base voltage (bias voltage) of the first npn transistor Q8 and the first pnp transistor Q17 140 are transmitted to the output amplifier 160.

제1 npn 트랜지스터(Q8)와 제1 pnp 트랜지스터(Q17)의 베이스 전압은 제2 npn 트랜지스터(Q10)와 제2 pnp 트랜지스터(Q16)의 온/오프에 따라 달라진다. 만약, 제1 npn 트랜지스터(Q8)와 제1 pnp 트랜지스터(Q17)가 온 되었다면, 제1 npn 트랜지스터(Q8)와 제1 pnp 트랜지스터(Q17)의 베이스가 접지와 연결된 것과 같으므로, 결과적으로, 차동 증폭부(140)의 출력된 신호가 출력 증폭부(160)로 전달되지 못한다. The base voltage of the first npn transistor Q8 and the first pnp transistor Q17 varies depending on the on / off state of the second npn transistor Q10 and the second pnp transistor Q16. If the first npn transistor Q8 and the first pnp transistor Q17 are turned on, the bases of the first npn transistor Q8 and the first pnp transistor Q17 are connected to the ground, The output signal of the amplification unit 140 can not be transmitted to the output amplification unit 160.

제2 npn 트랜지스터(Q10)의 베이스는 저항 R29를 통해 연결된 제3 pnp 트랜지스터(Q9)에 의해 영향을 받으며, 제3 pnp 트랜지스터(Q9)의 베이스는 저항 R32, R52를 통해 연결된 제3FET(Q21)에 영향을 받는다.The base of the second npn transistor Q10 is affected by the third pnp transistor Q9 connected through the resistor R29 and the base of the third pnp transistor Q9 is connected to the third FET Q21 via the resistors R32 and R52. . ≪ / RTI >

전원공급부(170)의 변압기부(190)의 2차측의 일측과 저항 R101을 통해 연결된 다이오드 D101에 의해, 변압기부(190)의 2차측의 전압이 단파 정류되어 - 전압이 되고, 이에 따라 발광다이오드 LED101에 불이 들어오며, 상기 - 전압은 저항 R55를 통해 제3FET(Q21)의 베이스에 연결되고, 제3FET(Q21)는 턴온되며 이때의 시정수는 캐패시터 C29와 저항 R55에 의해 구하여진다. 제3FET(Q21)가 온되면, 제3 pnp 트랜지스터(Q9)도 온되고, 이에 따라 제2 npn 트랜지스터(Q10)도 온되며, 결과적으로 제2 npn 트랜지스터(Q10)와 제2 pnp 트랜지스터(Q16)가 온 됨에 의해, 제1 npn 트랜지스터(Q8)와 제1 pnp 트랜지스터(Q17)가 오프된다. 그리고 제2 npn 트랜지스터(Q10)의 콜렉터와, 저항 R25와 저항 R26의 접점에 연결된 발광다이오드 LED1은 발광된다. 발광다이오드 LED1을 통해 제2 npn 트랜지스터(Q10)의 오프 여부를 육안으로 확인할 수 있다. 이는 차후 A/S시에, 육안확인으로 전력 증폭기(앰프)의 손상을 막을 수 있다.The voltage of the secondary side of the transformer unit 190 is short-wave rectified by the diode D101 connected to one side of the secondary side of the transformer unit 190 of the power supply unit 170 through the resistor R101 to become a negative voltage, The LED 101 is turned on, and the - voltage is connected to the base of the third FET Q21 via the resistor R55, and the third FET Q21 is turned on, and the time constant at this time is obtained by the capacitor C29 and the resistor R55. When the third FET Q21 is turned on, the third pnp transistor Q9 is also turned on so that the second npn transistor Q10 is also turned on. As a result, the second npn transistor Q10 and the second pnp transistor Q16 are turned on, The first npn transistor Q8 and the first pnp transistor Q17 are turned off. The light emitting diode LED1 connected to the collector of the second npn transistor Q10 and the contact of the resistors R25 and R26 emits light. It is possible to visually confirm whether the second npn transistor Q10 is turned off through the light emitting diode LED1. This can prevent the power amplifier (amplifier) from being damaged by visual confirmation at a later A / S time.

출력 증폭부(160)는 출력단 보호부(150)의 제1 npn 트랜지스터(Q8)와 제1 pnp 트랜지스터(Q17)의 에미터로부터 수신된 신호를 증폭하여 스피커(165)로 출력한다.The output amplifying unit 160 amplifies the signal received from the emitter of the first npn transistor Q8 and the first pnp transistor Q17 of the output stage protection unit 150 and outputs the amplified signal to the speaker 165. [

전원공급부(170)는 변압기부(190), 정류부, 평활부를 포함하며, 변압기부는 외부 전원전압(200V)를 구동전압으로 변환하고, 이를, 정류부에서 정류하고, 평활부에서 평활화한다.The power supply unit 170 includes a transformer unit 190, a rectification unit, and a smoothing unit. The transformer unit converts the external power supply voltage (200V) into a driving voltage, rectifies the rectified voltage at the rectification unit, and smoothes the rectified voltage at the smoothing unit.

일반적으로 음향기기들의 스위치를 끌 경우, 항상, 전력 증폭기(파워 앰프)의 전원 스위치를 먼저 오프한다. 왜냐하면, 전력 증폭기(파워 앰프)를 켜논 상태에서 믹서를 온(on)하면 믹서의 팝노이즈가 증폭되어, 스피커나 사람의 귀를 망거트릴 수 있다.Generally, when turning off the audio equipment, always turn off the power switch of the power amplifier (power amplifier) first. This is because when the mixer is turned on with the power amplifier turned on, the pop noise of the mixer is amplified and can wreck the speaker or the human ear.

본 발명에서는 전력 증폭기의 전원 스위치(파워 스위치)(미도시)를 오프할 때 차동증폭부(140)로의 입력을 차단하며, 출력 증폭부(160)에서의 출력을 차단하여, 전력 증폭기의 전원 스위치의 오프시, 신호 차단 효과를 높였다.In the present invention, when the power switch (not shown) of the power amplifier is turned off, the input to the differential amplifier 140 is cut off, the output from the output amplifier 160 is cut off, , The signal blocking effect is enhanced.

이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 이는 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 아래에 기재된 특허청구범위에 의해서만 파악되어야 하고, 이의 균등 또는 등가적 변형 모두는 본 발명 사상의 범주에 속한다고 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, Modification is possible. Accordingly, it is intended that the scope of the invention be defined by the claims appended hereto, and that all equivalent or equivalent variations thereof fall within the scope of the present invention.

101: 입력단자 110: 초기 증폭 버퍼부 120: 증폭기 130: 입력단 제어부 140: 차동 증폭부 150: 출력단 보호부 160: 출력 증폭부 165: 스피커 170: 전원공급부 190: 변압기부The present invention relates to a differential amplification circuit, and more particularly, to a differential amplification circuit having an input terminal, an amplification buffer,

Claims (17)

믹서출력이 연결되는 입력단자로 부터 수신된 음향신호를 증폭하는 초기 증폭 버퍼부와, BTL(balanced transfomerless) 전력증폭기로 이루어진 차동증폭부와의 사이에 제1저항(R3)을 구비하며,
제1저항의 일단에 제1FET의 드레인이 장착되고, 제1FET의 소오스는 접지에 연결되고,
제1FET의 게이트와 전원 공급부의 변압기부의 이차측의 일단과의 사이에 저항 R54와 다이오드 D101를 구비하며,
제1FET의 게이트와 접지 사이에 캐패시터 C5를 구비하는, 입력단 제어부를 포함하는 전력 증폭기에서의 출력 증폭부 및 스피커 보호회로에 있어서,
차동 증폭부의 출력을 스피커로 출력하기 위한 출력 증폭부와, 차동증폭부 사이에 출력단 보호부를 더 구비하며,
출력단 보호부는,
출력 증폭부와 연결된 에미터들이 저항 R53을 통해 서로 연결되며 차동 증폭부의 2개의 출력 각각에 베이스가 연결된 제1 npn 트랜지스터(Q8)와 제1 pnp 트랜지스터(Q17)로 이루어진 제1트랜지스터부;
에미터가 서로 연결되며 차동 증폭부의 2개의 출력 각각과 다이오드를 통해 콜렉터가 연결된 제2 npn 트랜지스터(Q10)와 제2 pnp 트랜지스터(Q16)로 이루어진 제2트랜지스터부;
제2 npn 트랜지스터의 베이스와 저항 R29을 통해 에미터가 연결된 제3 npn 트랜지스터와, 제3트랜지스터의 베이스와 저항(R32, R52)을 통해 드레인이 연결된 제3 FET(field effect transistor)(Q21)를 포함하는 제3트랜지스터부;를 포함하는 것을 특징으로 하는, 전력 증폭기에서의 출력 증폭부 및 스피커 보호회로.An initial amplification buffer unit for amplifying an acoustic signal received from an input terminal to which a mixer output is connected and a first resistor R3 between the differential amplifier unit constituted by a balanced transfomerless (BTL) power amplifier,
The drain of the first FET is mounted at one end of the first resistor, the source of the first FET is connected to the ground,
A resistor R54 and a diode D101 are provided between the gate of the first FET and one end of the secondary side of the transformer portion of the power supply portion,
And a capacitor C5 between the gate of the first FET and the ground. In the output amplifier and the speaker protection circuit in the power amplifier including the input stage control section,
An output amplifying unit for outputting the output of the differential amplifying unit to the speaker, and an output stage protecting unit between the differential amplifying unit,
The output-
A first transistor unit including a first npn transistor Q8 and a first pnp transistor Q17, the emitters connected to the output amplifying unit being connected to each other through a resistor R53 and the base connected to each of the two outputs of the differential amplifying unit;
A second transistor unit including a second npn transistor Q10 and a second pnp transistor Q16, the emitters of which are connected to each other and the two outputs of the differential amplifier unit and the collector are connected through a diode;
A third npn transistor whose emitter is connected through the base of the second npn transistor and a resistor R29 and a third field effect transistor Q21 whose drain is connected through the base of the third transistor and the resistors R32 and R52, And a third transistor portion including a first transistor portion and a second transistor portion. 제1항에 있어서, 입력단 제어부는,
제1저항(R3)과 차동증폭부와의 사이에 제2저항(R4)을 더 구비되며,
제2저항의 일단에 제2FET의 드레인이 장착되고, 제2FET의 게이트는 제1FET의 게이트와 연결되고, 제2FET의 소오스는 제1FET의 소오스와 연결된 것을 특징으로 하는, 전력 증폭기에서의 출력 증폭부 및 스피커 보호회로.The apparatus according to claim 1,
A second resistor R4 is further provided between the first resistor R3 and the differential amplifier,
Characterized in that the drain of the second FET is mounted at one end of the second resistor, the gate of the second FET is connected to the gate of the first FET, and the source of the second FET is connected to the source of the first FET. And a speaker protection circuit. 제1항 또는 제2항 중 어느 한 항에 있어서,
제1FET의 게이트의 일단에 저항 R54와 다이오드 D13 이 병렬연결되며, 병렬연결된 저항 R54와 다이오드 D13의 일측과, 전원 공급부의 변압기부의 이차측의 일단과의 사이에, 발광다이오드 LED101, 다이오드 D101, 저항 R101 이 직렬로 연결되며, 연결된 다이오드 D13의 방향과 연결된 다이오드 D101의 방향은 서로 반대인 것을 특징으로 하는, 전력 증폭기에서의 출력 증폭부 및 스피커 보호회로.3. The method according to any one of claims 1 to 3,
A resistor R54 and a diode D13 are connected in parallel at one end of the gate of the first FET, and a light emitting diode LED101, a diode D101, a resistor D101, a diode D101, and a resistor D102 are connected in parallel between one end of a resistor R54 and a diode D13 connected in parallel and one end of a secondary side of a transformer portion of the power supply. R101 are connected in series and the direction of the diode D101 connected to the direction of the connected diode D13 is opposite to that of the diode D101. 제3항에 있어서,
병렬연결된 저항 R54와 다이오드 D13의 일측과 접지 사이에, 캐패시터 C30, 직렬로 연결된 저항 R56과 발광다이오드 LED102, 제너다이오드 ZD4가 병렬로 접속되어 있는 것을 특징으로 하는, 전력 증폭기에서의 출력 증폭부 및 스피커 보호회로.The method of claim 3,
A capacitor C30, a resistor R56 connected in series and a light emitting diode LED102 and a zener diode ZD4 are connected in parallel between one side of the resistor R54 and the diode D13 connected in parallel and the ground. Protection circuit. 제4항에 있어서,
병렬연결된 저항 R54와 다이오드 D13의 일측과, 제3FET의 게이트의 사이에는 저항 R55와 다이오드 D14가 병렬로 연결되어 있으며, 다이오드 D13과 다이오드 D14의 애노드는 서로 접속되어 있는 것을 특징으로 하는, 전력 증폭기에서의 출력 증폭부 및 스피커 보호회로.5. The method of claim 4,
A resistor R55 and a diode D14 are connected in parallel between one side of the resistor R54 and the diode D13 connected in parallel and the gate of the third FET and the anode of the diode D13 and the diode D14 are connected to each other. And a speaker protection circuit. 제5항에 있어서,
제1FET, 제2FET, 제3FET는 n채널 MOSFET인 것을 특징으로 하는, 전력 증폭기에서의 출력 증폭부 및 스피커 보호회로.6. The method of claim 5,
Wherein the first FET, the second FET, and the third FET are n-channel MOSFETs. 삭제delete BTL(balanced transfomerless) 전력증폭기로 이루어진 차동증폭부, 차동 증폭부의 출력을 스피커로 출력하기 위한 출력 증폭부를 포함하는 전력 증폭기에서의 출력 증폭부 및 스피커 보호회로에 있어서,
출력 증폭부와 연결된 에미터들이 저항 R53을 통해 서로 연결되며 차동 증폭부의 2개의 출력 각각에 베이스가 연결된 제1 npn 트랜지스터(Q8)와 제1 pnp 트랜지스터(Q17)로 이루어진 제1트랜지스터부;
에미터가 서로 연결되며 차동 증폭부의 2개의 출력 각각과 다이오드를 통해 콜렉터가 연결된 제2 npn 트랜지스터(Q10)와 제2 pnp 트랜지스터(Q16)로 이루어진 제2트랜지스터부;
제2 npn 트랜지스터의 베이스와 저항 R29을 통해 에미터가 연결된 제3 npn 트랜지스터와, 제3트랜지스터의 베이스와 저항(R32, R52)을 통해 드레인이 연결된 제3 FET(field effect transistor)(Q21)를 포함하는 제3트랜지스터부;를 포함하는 출력단 보호부를 구비하는 것을 특징으로 하는, 전력 증폭기에서의 출력 증폭부 및 스피커 보호회로.A differential amplification section composed of a balanced transfomerless (BTL) power amplifier, and an output amplifier section for outputting an output of the differential amplifier section to a speaker, the output amplifier section and the speaker protection circuit in the power amplifier,
A first transistor unit including a first npn transistor Q8 and a first pnp transistor Q17, the emitters connected to the output amplifying unit being connected to each other through a resistor R53 and the base connected to each of the two outputs of the differential amplifying unit;
A second transistor unit including a second npn transistor Q10 and a second pnp transistor Q16, the emitters of which are connected to each other and the two outputs of the differential amplifier unit and the collector are connected through a diode;
A third npn transistor whose emitter is connected through the base of the second npn transistor and a resistor R29 and a third field effect transistor Q21 whose drain is connected through the base of the third transistor and the resistors R32 and R52, And an output terminal protection section including a third transistor section including the third transistor section. 제8항에 있어서,
제1 npn 트랜지스터와 제1 pnp 트랜지스터는, 제2 npn 트랜지스터(Q10)의 온 또는 오프에 따라, 차동 증폭부의 출력 신호를 출력 증폭부로 전달하는 것을 특징으로 하는, 전력 증폭기에서의 출력 증폭부 및 스피커 보호회로.9. The method of claim 8,
Wherein the first npn transistor and the first pnp transistor transmit the output signal of the differential amplification section to the output amplification section in accordance with the on or off of the second npn transistor Q10, Protection circuit. 제8항에 있어서,
+전원(+VCC)과 -전원(-VCC)의 사이에 3개의 저항인, R25, R26, R27가 순차적으로 연결되어 있으며, 저항 R25와 저항 R26의 접속점과 제2 npn 트랜지스터의 콜렉터의 사이에 발광다이오드 LED1 가 연결되어 있는 것을 특징으로 하는, 전력 증폭기에서의 출력 증폭부 및 스피커 보호회로.9. The method of claim 8,
Three resistors R25, R26 and R27 are sequentially connected between the power source (+ VCC) and the power source (-VCC), and between the connection point of the resistors R25 and R26 and the collector of the second npn transistor And an output amplifier part and a speaker protection circuit in the power amplifier, wherein the light-emitting diode LED1 is connected. 제10항에 있어서, 제2트랜지스터부는
차동 증폭부의 + 출력은 다이오드 D6의 애노드에 연결되며, 다이오드 D6의 캐소드는 제2 npn 트랜지스터의 콜렉터에 연결되며, 차동 증폭부의 -출력은 다이오드 D7의 캐소드에 연결되며, 다이오드 D7의 애노드는 제2 pnp 트랜지스터의 콜렉터가 연결된 것을 특징으로 하는, 전력 증폭기에서의 출력 증폭부 및 스피커 보호회로.11. The method of claim 10, wherein the second transistor portion
The + output of the differential amplifier is connected to the anode of the diode D6, the cathode of the diode D6 is connected to the collector of the second npn transistor, the output of the differential amplifier is connected to the cathode of the diode D7, and a collector of a pnp transistor is connected to the power amplifier. 제10항에 있어서,
저항 R26과 저항 R27의 접속점은 제2 pnp 트랜지스터의 베이스에 연결되어 있는 것을 특징으로 하는, 전력 증폭기에서의 출력 증폭부 및 스피커 보호회로.11. The method of claim 10,
And the connection point of the resistor R26 and the resistor R27 is connected to the base of the second pnp transistor. 제10항에 있어서,
제2 npn 트랜지스터의 베이스와 접지 사이에 저항 R28과 캐패시터 C23이 병렬로 연결되어 있는 것을 특징으로 하는, 전력 증폭기에서의 출력 증폭부 및 스피커 보호회로.11. The method of claim 10,
And a resistor R28 and a capacitor C23 are connected in parallel between the base and the ground of the second npn transistor. 제13항에 있어서,
병렬연결된 저항 R55와 다이오드 D14의 일단과, 전원 공급부의 변압기부의 이차측의 일단과의 사이에, 발광다이오드 LED101, 다이오드 D101, 저항 R101 이 직렬로 연결되며,
병렬연결된 저항 R55와 다이오드 D14의 다른 일단에는 제3FET의 게이트가 연결되고, 제3FET의 게이트과 접지사이에는 캐패시터 C29가 연결되고, 제3FET의 소오스는 접지에 연결된 것을 특징으로 하는, 전력 증폭기에서의 출력 증폭부 및 스피커 보호회로.14. The method of claim 13,
A light emitting diode LED101, a diode D101, and a resistor R101 are connected in series between one end of the resistor R55 and the diode D14 connected in parallel and one end of the secondary side of the transformer portion of the power supply unit,
Characterized in that the gate of the third FET is connected to the other end of the resistor R55 and the diode D14 connected in parallel and the capacitor C29 is connected between the gate and the ground of the third FET and the source of the third FET is connected to the ground. Amplifier and speaker protection circuit. 제14항에 있어서,
믹서출력이 연결되는 입력단자로부터 수신된 음향신호를 증폭하는 초기 증폭 버퍼부와, 차동증폭부와의 사이에 제1저항(R3)을 구비하며,
제1저항의 일단에 제1FET의 드레인이 장착되고, 제1FET의 소오스는 접지에 연결되고, 제1FET의 게이트와 전원 공급부의 변압기부의 이차측의 일단과의 사이에 저항 R54와 다이오드 D101를 구비하며,
제1FET의 게이트와 접지 사이에 캐패시터 C5를 구비하는, 입력단 제어부를 포함하는 것을 특징으로 하는, 전력 증폭기에서의 출력 증폭부 및 스피커 보호회로.15. The method of claim 14,
An initial amplification buffer unit for amplifying an acoustic signal received from an input terminal to which a mixer output is connected, and a first resistor (R3) between the differential amplifier unit,
A drain of the first FET is connected to one end of the first resistor, a source of the first FET is connected to the ground, and a resistor R54 and a diode D101 are provided between the gate of the first FET and one end of the secondary side of the transformer portion of the power supply, ,
And a capacitor C5 between the gate of the first FET and ground. The output amplifier section and the speaker protection circuit in the power amplifier. 제15항에 있어서,
제1FET의 게이트의 일단에 저항 R54와 다이오드 D13 이 병렬연결되며, 병렬연결된 저항 R54와 다이오드 D13의 일측과, 전원 공급부의 변압기부의 이차측의 일단과의 사이에, 발광다이오드 LED101, 다이오드 D101, 저항 R101 이 직렬로 연결되며, 연결된 다이오드 D13의 방향과 연결된 다이오드 D101의 방향은 서로 반대인 것을 특징으로 하는, 전력 증폭기에서의 출력 증폭부 및 스피커 보호회로.16. The method of claim 15,
A resistor R54 and a diode D13 are connected in parallel at one end of the gate of the first FET, and a light emitting diode LED101, a diode D101, a resistor D101, a diode D101, and a resistor D102 are connected in parallel between one end of a resistor R54 and a diode D13 connected in parallel and one end of a secondary side of a transformer portion of the power supply. R101 are connected in series and the direction of the diode D101 connected to the direction of the connected diode D13 is opposite to that of the diode D101. 제16항에 있어서,
병렬연결된 저항 R54와 다이오드 D13의 일측과 접지 사이에, 캐패시터 C30, 직렬로 연결된 저항 R56과 발광다이오드 LED102, 제너다이오드 ZD4가 병렬로 접속되어 있는 것을 특징으로 하는, 전력 증폭기에서의 출력 증폭부 및 스피커 보호회로.

17. The method of claim 16,
A capacitor C30, a resistor R56 connected in series and a light emitting diode LED102 and a zener diode ZD4 are connected in parallel between one side of the resistor R54 and the diode D13 connected in parallel and the ground. Protection circuit.

KR1020150149149A 2015-10-27 2015-10-27 Protection circuit of output amplifier and speaker in power amplifier KR101606441B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150149149A KR101606441B1 (en) 2015-10-27 2015-10-27 Protection circuit of output amplifier and speaker in power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150149149A KR101606441B1 (en) 2015-10-27 2015-10-27 Protection circuit of output amplifier and speaker in power amplifier

Publications (1)

Publication Number Publication Date
KR101606441B1 true KR101606441B1 (en) 2016-03-25

Family

ID=55645747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150149149A KR101606441B1 (en) 2015-10-27 2015-10-27 Protection circuit of output amplifier and speaker in power amplifier

Country Status (1)

Country Link
KR (1) KR101606441B1 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102028538B1 (en) 2018-11-30 2019-10-04 주식회사 에스에이치비쥬얼 Broadcasting system including an apparatus for detecting the error of speaker
KR102046414B1 (en) 2018-09-21 2019-12-02 광운대학교 산학협력단 System including a charging circuit using audio signal of power amplifier and a protection circuit of high frequency speaker
KR102108444B1 (en) 2018-11-12 2020-05-07 주식회사 에스에이치비쥬얼 Charging circuit of speaker using audio signals of power amplifier and broadcasting system including the same
KR102112076B1 (en) * 2020-01-15 2020-05-18 (주)하이텍영상 Public address broadcasting system that saves energy by using electronic switch
KR20200066132A (en) 2019-04-12 2020-06-09 주식회사 에스에이치비쥬얼 Method for detecting the error of speaker for broadcasting
CN112637722A (en) * 2020-12-21 2021-04-09 成都极米科技股份有限公司 Mute control circuit and terminal equipment
CN113691915A (en) * 2021-08-12 2021-11-23 湖南捷力泰科技有限公司 Acoustic-electric conversion structure, electric signal amplification circuit and dual-mode microphone
CN115664465A (en) * 2022-10-21 2023-01-31 杭州中奥工业设计有限公司 Chip algorithm system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088921A (en) 2005-09-22 2007-04-05 Matsushita Electric Ind Co Ltd Speaker protecting circuit
KR101086064B1 (en) 2011-06-24 2011-11-22 주식회사 동성씨앤티 Audio amplifier with low power consumption and high efficiency output
JP2012204942A (en) 2011-03-24 2012-10-22 Akira Fukushima Acoustic push-pull amplification device
JP2014014242A (en) * 2012-07-04 2014-01-23 Rohm Co Ltd Switching power supply device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088921A (en) 2005-09-22 2007-04-05 Matsushita Electric Ind Co Ltd Speaker protecting circuit
JP2012204942A (en) 2011-03-24 2012-10-22 Akira Fukushima Acoustic push-pull amplification device
KR101086064B1 (en) 2011-06-24 2011-11-22 주식회사 동성씨앤티 Audio amplifier with low power consumption and high efficiency output
JP2014014242A (en) * 2012-07-04 2014-01-23 Rohm Co Ltd Switching power supply device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102046414B1 (en) 2018-09-21 2019-12-02 광운대학교 산학협력단 System including a charging circuit using audio signal of power amplifier and a protection circuit of high frequency speaker
KR102108444B1 (en) 2018-11-12 2020-05-07 주식회사 에스에이치비쥬얼 Charging circuit of speaker using audio signals of power amplifier and broadcasting system including the same
KR102028538B1 (en) 2018-11-30 2019-10-04 주식회사 에스에이치비쥬얼 Broadcasting system including an apparatus for detecting the error of speaker
KR20200066132A (en) 2019-04-12 2020-06-09 주식회사 에스에이치비쥬얼 Method for detecting the error of speaker for broadcasting
KR102112076B1 (en) * 2020-01-15 2020-05-18 (주)하이텍영상 Public address broadcasting system that saves energy by using electronic switch
CN112637722A (en) * 2020-12-21 2021-04-09 成都极米科技股份有限公司 Mute control circuit and terminal equipment
CN113691915A (en) * 2021-08-12 2021-11-23 湖南捷力泰科技有限公司 Acoustic-electric conversion structure, electric signal amplification circuit and dual-mode microphone
CN113691915B (en) * 2021-08-12 2024-02-27 湖南捷力泰科技有限公司 Acoustic-electric conversion structure, electric signal amplifying circuit and dual-mode microphone
CN115664465A (en) * 2022-10-21 2023-01-31 杭州中奥工业设计有限公司 Chip algorithm system

Similar Documents

Publication Publication Date Title
KR101606441B1 (en) Protection circuit of output amplifier and speaker in power amplifier
KR20070113434A (en) Automatic input-gain control circuit, and method thereof
WO2006018750A1 (en) Dual mode audio amplifier
US20080048784A1 (en) Medium Voltage or High Voltage Audio Power Amplifier and Protection Circuit
JP2006180049A (en) Digital amplifier
KR20070117171A (en) Input-gain control apparatus and method
US7719363B2 (en) Method and apparatus for output amplifier protection
JP2017208635A (en) Low Noise Amplifier
US6603353B2 (en) Switching power amplifier
US20100266140A1 (en) Voice input/output automatic switching circuit used in hand-held microphone with speaker of communication device such as transceiver
KR102485879B1 (en) Leakage Current Detector
JP5109243B2 (en) Short detection circuit
KR102004451B1 (en) The short line detection and control system of multi-line speaker for public address amplifier
JP4792308B2 (en) Digital amplifier protector
CN109314494B (en) Protection circuit for power amplifier, and speaker unit
JP3102781B2 (en) Pulse width modulation amplifier circuit
JP4772719B2 (en) Power amplifier
KR100402958B1 (en) Fault tolerant Dual Public Addresser System
JP2002124837A (en) Amplifier circuit and electronic device using the same
KR100405888B1 (en) A hybrid power amplifier
US20240072736A1 (en) Amplifier dc bias protection circuit and related audio system
JP6719346B2 (en) Vehicle electronics
KR102046414B1 (en) System including a charging circuit using audio signal of power amplifier and a protection circuit of high frequency speaker
CN109756687B (en) Power amplifier circuit, power amplifier and laser television
KR200222443Y1 (en) Fault tolerant Dual Public Addresser System

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200125

Year of fee payment: 5