JP2017208635A - Low Noise Amplifier - Google Patents
Low Noise Amplifier Download PDFInfo
- Publication number
- JP2017208635A JP2017208635A JP2016098587A JP2016098587A JP2017208635A JP 2017208635 A JP2017208635 A JP 2017208635A JP 2016098587 A JP2016098587 A JP 2016098587A JP 2016098587 A JP2016098587 A JP 2016098587A JP 2017208635 A JP2017208635 A JP 2017208635A
- Authority
- JP
- Japan
- Prior art keywords
- output
- low noise
- signal
- amplifier
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
本発明は低レベルの入力信号を増幅して出力する低雑音増幅装置に関する。 The present invention relates to a low noise amplifying apparatus that amplifies and outputs a low level input signal.
デジタルテレビ用などの高周波信号を受信するとき、その入力信号のレベルが小さい場合は、その入力信号を増幅してからチューナ等の後段に送ることが行われる。入力信号のレベルが大きい場合は、増幅後の信号によって後段のチューナ等が飽和することを防止するために、増幅せずあるいは減衰させることも行われる。 When receiving a high-frequency signal for digital television or the like, if the level of the input signal is small, the input signal is amplified and then sent to a subsequent stage such as a tuner. When the level of the input signal is high, it is not amplified or attenuated in order to prevent the latter stage tuner and the like from being saturated by the amplified signal.
特許文献1には、増幅器の出力側の信号を検波した検波電圧のレベルが小さい場合は入力信号を増幅器で増幅し、大きい場合は入力信号が増幅器をバイパスするようにさせることが提案されている。また、特許文献2には、増幅器の出力側の信号を検波した検波電圧のレベルが小さい場合は増幅器を増幅器として動作させ、大きい場合は増幅器を減衰器として動作させることが提案されている。この特許文献2では、さらに増幅器の入力側の信号を検出して同様に処理することも提案されている。
ところが、特許文献1、2では、増幅器を増幅動作させたり、バイパスさせたり、減衰動作させるための制御信号を生成する検波回路は、高周波信号ラインに直接接続されるために、高周波信号の雑音特性や歪特性が悪化する惧れがある。特に、増幅器の入力側に検波回路を接続する場合は、入力信号レベルが低いのでその惧れが大きくなる。
However, in
本発明の目的は、雑音特性や歪特性を悪化させることなく、入力信号を増幅できるようにした低雑音増幅装置を提供することである。 An object of the present invention is to provide a low noise amplifying apparatus that can amplify an input signal without deteriorating noise characteristics and distortion characteristics.
上記目的を達成するために、請求項1にかかる発明は、信号入力端子と信号出力端子との間に接続された低雑音増幅器と、前記信号入力端子に入力する信号を高入力インピーダンスで受けて低出力インピーダンスで出力するバッファ回路と、該バッファ回路の出力信号を検波する検波回路と、該検波回路から出力する検波電圧のレベルに応じて前記低雑音増幅器の利得を制御する制御回路と、を備えることを特徴とする。
To achieve the above object, the invention according to
請求項2にかかる発明は、信号入力端子と信号出力端子との間に接続された低雑音増幅器と、前記信号入力端子と前記信号出力端子の間に接続された第1スイッチ手段と、前記信号入力端子に入力する信号を高入力インピーダンスで受けて低出力インピーダンスで出力するバッファ回路と、該バッファ回路の出力信号を検波する検波回路と、前記検波回路から出力する検波電圧のレベルが大きいとき前記第1スイッチ手段をONし、前記検波回路の出力信号のレベルが小さいとき前記第1スイッチ手段をOFFするよう切り替える制御回路と、を備えることを特徴とする。
The invention according to
請求項3にかかる発明は、信号入力端子に入力端が接続された低雑音増幅器と、該低雑音増幅器の出力端と信号出力端子との間に接続される第2スイッチ手段と、第1切替状態のとき前記低雑音増幅器の出力端と前記信号出力端子との間に前記アッテネータを接続し、第2切替状態のとき前記低雑音増幅器の出力端を前記信号出力端子に直接接続する第2スイッチ手段と、前記低雑音増幅器の出力信号を高入力インピーダンスで受けて低出力インピーダンスで出力するバッファ回路と、該バッファ回路の出力信号を検波する検波回路と、該検波回路から出力する検波電圧のレベルが大きいとき前記第2スイッチ手段を前記第1切替状態に設定し前記検波回路から出力する検波電圧のレベルが小さいとき前記第2スイッチ手段を前記第2切替状態に設定する制御回路と、を備える。 According to a third aspect of the present invention, there is provided a low noise amplifier having an input terminal connected to a signal input terminal, a second switch means connected between the output terminal of the low noise amplifier and the signal output terminal, and a first switch. A second switch for connecting the attenuator between the output terminal of the low noise amplifier and the signal output terminal when in a state, and directly connecting the output terminal of the low noise amplifier to the signal output terminal when in a second switching state; Means, a buffer circuit that receives the output signal of the low noise amplifier with a high input impedance and outputs it with a low output impedance, a detection circuit that detects the output signal of the buffer circuit, and a level of a detection voltage output from the detection circuit The second switch means is set to the first switching state when the detection voltage is large, and the second switching means is set to the second switching state when the level of the detection voltage output from the detection circuit is small. And a control circuit for setting the.
請求項4にかかる発明は、請求項1、2又は3に記載の低雑音増幅装置において、前記検波回路と前記制御回路との間に差分電圧増幅器を接続してなり、前記検波回路は、前記バッファ回路から出力する信号を検波する第1ダイオードと、該第1ダイオードに所定のバイアス電圧を印加する第1バイアス回路と、前記第1ダイオードで検波された電圧を平滑するキャパシタと、第2ダイオードと、該第2ダイオードに前記バイアス電圧と同じバイアス電圧を印加する第2バイアス回路と、を備え、前記第1ダイオードから前記検波電圧が出力し、前記第2ダイオードから基準電圧が出力し、前記差分電圧増幅器は、前記検波電圧と前記基準電圧の差分を増幅する、ことを特徴とする。 According to a fourth aspect of the present invention, in the low noise amplifying device according to the first, second, or third aspect, a differential voltage amplifier is connected between the detection circuit and the control circuit. A first diode for detecting a signal output from the buffer circuit; a first bias circuit for applying a predetermined bias voltage to the first diode; a capacitor for smoothing the voltage detected by the first diode; and a second diode. And a second bias circuit that applies the same bias voltage as the bias voltage to the second diode, the detection voltage is output from the first diode, the reference voltage is output from the second diode, The differential voltage amplifier amplifies a difference between the detection voltage and the reference voltage.
請求項5にかかる発明は、請求項4に記載の低雑音増幅装置において、前記差分電圧増幅器と前記制御回路との間にヒステリシスコンパレータが接続されていることを特徴とする。
The invention according to
請求項6にかかる発明は、請求項4に記載の低雑音増幅装置において、前記差分電圧増幅器は、計装増幅器又は差動増幅器で構成されていることを特徴とする。 According to a sixth aspect of the present invention, in the low noise amplifying apparatus according to the fourth aspect, the differential voltage amplifier is configured by an instrumentation amplifier or a differential amplifier.
請求項7にかかる発明は、請求項3に記載の低雑音増幅装置において、前記アッテネータは、入力インピーダンスが出力インピーダンスより大きく設定されていることを特徴とする。 According to a seventh aspect of the present invention, in the low noise amplifying device according to the third aspect, the input impedance of the attenuator is set larger than the output impedance.
請求項8にかかる発明は、請求項2に記載の低雑音増幅装置において、前記制御回路は、該検波回路から出力する検波電圧のレベルが大きいとき前記低雑音増幅器の動作を停止させることを特徴とする。
The invention according to
本発明によれば、低雑音増幅器の入力端あるいは出力端にバッファ回路を接続し、そのバッファ回路を経由した信号を検波回路で検波し、その検波電圧のレベルに応じて入力信号の増幅、減衰、通過等を制御するので、検波回路が入力信号や出力信号の雑音特性や歪特性を悪化させることを防止することができる。 According to the present invention, a buffer circuit is connected to the input end or output end of the low noise amplifier, the signal passing through the buffer circuit is detected by the detection circuit, and the input signal is amplified and attenuated according to the level of the detection voltage. Since the passage and the like are controlled, it is possible to prevent the detection circuit from deteriorating the noise characteristics and distortion characteristics of the input signal and output signal.
<第1実施例>
図1に第1実施例の低雑音増幅装置の構成を示す。1は高周波信号の入力端子、2は高周波信号の出力端子であり、入力端子1には例えばアンテナ(図示せず)が接続され、出力端子2には例えばチューナ(図示せず)が接続される。3は可変利得制御型の低雑音増幅器(LNA)であり、入力端子1と出力端子2との間に接続される。4はバッファ回路であり、入力端子1に接続される。5はバッファ回路4の出力信号を増幅する検波増幅器、6は検波用増幅器5で増幅された信号を検波する検波回路である。7は制御回路であり、検波回路6から出力する検波電圧Vsのレベルに応じて低雑音増幅器3の利得を制御する。
<First embodiment>
FIG. 1 shows the configuration of the low noise amplifying apparatus of the first embodiment.
バッファ回路4は、図2に示すように、ドレインが電源端子VDDに接続され、ゲートが入力端41に接続され、ソースが抵抗R1を介して接地端子GNDされたトランジスタT1からなり、ソースが出力端42に接続されたソースホロワ回路で構成されている。入力端41が図1の入力端子1に接続される。低雑音増幅器3の入力部の損失は雑音指数(NF)を大きく劣化させるが、バッファ回路4はその高い入力インピーダンスによってその雑音指数の劣化を防止している。また、バッファ回路4の高い入力インピーダンスによって低雑音増幅器3のインピーダンスマッチングに与える悪影響も防止している。さらに、このバッファ回路4は、検波用増幅器5や検波回路6で発生する歪が低雑音増幅器3の入力側にに戻ってくることも抑制している。
As shown in FIG. 2, the
検波回路6は、図3に示すように、バイアス用の抵抗R2,R3と、カップリング用のキャパシタC1と、平滑用のキャパシタC2と、キャパシタC1と抵抗R2の共通接続端子にアノードが接続され抵抗R3とキャパシタC2の共通接続端子にカソードが接続されたダイオードD1とで構成され、入力端61に入力する高周波信号を検波した検波電圧Vsを出力端62に出力する。入力端61は検波用増幅器5の出力端に接続され、出力端62は制御回路7の入力端に接続される。
As shown in FIG. 3, the
ダイオードD1としてシリコンやGaAs製のものを使用した場合、その順方向電圧が高いために無バイアスではほとんど電流が流れないことから、抵抗R2,R3によりバイアス回路を構成してダイオードD1に所定のバイアスを印加している。これにより、検波用増幅器5によって増幅した高周波信号のレベルが低い場合であっても、その信号を検波することができ、検波感度を高くすることができる。なお、抵抗R2はコイルでも代用できるが、40MHz帯の信号を検波する場合は、必要なインピーダンスを得るためには大きなインダクタンスが必要となる。
When a diode or a diode made of silicon or GaAs is used as the diode D1, since a forward voltage is high, almost no current flows when there is no bias. Therefore, a bias circuit is formed by the resistors R2 and R3, and a predetermined bias is applied to the diode D1. Is applied. Thereby, even when the level of the high-frequency signal amplified by the
制御回路7は、検波回路6から出力する検波電圧Vsのレベルに応じた制御電圧VC1を出力して、低雑音増幅器3の利得を連続的に制御する。図4に低雑音増幅器3の利得特性(Gain)と雑音指数(NF)を示した。入力端子1に入力する高周波信号のレベルが低いほど、検波回路6の出力電圧Vsのレベルが低くなり、制御回路7から出力する制御電圧VC1が高くなるので、低雑音増幅器3はその出力信号のレベルがほぼ一定になるように利得が自動制御される。
The
<第2実施例>
図5に第2実施例の低雑音増幅装置の構成を示す。図1で説明したものと同じものには同じ符号をつけた。6Aは検波電圧Vsと基準電圧Vfを出力する検波回路、7Aは制御電圧として2値の電圧VC2を出力する制御回路、8は検波回路6Aから出力する検波電圧Vsと基準電圧Vfの差分を増幅する差分電圧増幅器、9はヒステリシスコンパレータである。SW1は低雑音増幅器3をバイパスさせるためのスイッチであり、制御回路7Aから出力する2値の制御信号VC2によって切り替えられる。なお、制御回路7Aの制御信号VC2は低雑音増幅器3の動作も制御する。
<Second embodiment>
FIG. 5 shows the configuration of the low noise amplifying apparatus of the second embodiment. The same components as those described with reference to FIG. 6A is a detection circuit that outputs a detection voltage Vs and a reference voltage Vf, 7A is a control circuit that outputs a binary voltage VC2 as a control voltage, and 8 is an amplifier that amplifies the difference between the detection voltage Vs output from the
図6は検波回路6Aと差分電圧増幅器8の組み合わせを示す回路図である。検波回路6Aは、図3で説明したバイアス回路を構成する抵抗R2,R3と、キャパシタC1,C2と、ダイオードD1の他に、別のバイアス回路を構成する抵抗R4,R5と、その抵抗R4,R5でバイアスされるダイオードD2を備える。ダイオードD1のカソードから検波電圧Vsが、ダイオードD2のカソードから基準電圧Vfが出力する。R2=R4,R3=R5のように抵抗値を設定することで、検波電圧Vsのバイアス成分は基準電圧Vfと一致する。よって、高周波信号が入力しない無信号時には、Vs=Vfとなる。高周波信号が入力する時は、Vs>Vfとなる。
FIG. 6 is a circuit diagram showing a combination of the
差分電圧増幅器8は、オペアンプOP1,OP2,OP3と、抵抗R6,R7,R8,R9,R10,R11とで入力インピーダンスの高い計装増幅器として構成され、検波回路6Aから入力する検波電圧Vsから基準電圧Vfを差し引いた信号を増幅する。このように、バイアス成分が含まれている検波電圧Vsからそのバイアス成分である基準電圧Vfを差し引くことにより、バイアス成分をキャンセルして、検波成分のみを増幅して出力端子82から取り出すことができる。
The
図7は図6の回路において差分電圧増幅器8を差分電圧増幅器8Aに変更した回路図である。差分電圧増幅器8Aは、オペアンプOP4と、抵抗R13,R14,R15,R16により差動増幅器として構成されている。この差動増幅器構成の差分電圧増幅器8Aは、入力インピーダンスは高くないが、出力電圧が高くなるにつれて利得を小さくすることができるので、広い入力範囲にわたって増幅することができる。
FIG. 7 is a circuit diagram in which the
図8に図6の差分電圧増幅器8と図7の差分電圧増幅器8Aの利得特性を示す。細線で示したAは図6の差分電圧増幅器8(計装増幅器)を使用したときの特性、太線で示したBは図7の差分電圧増幅器8A(差動増幅器)を使用したときの特性である。図7の差分電圧増幅器8Aでは、出力端子82の出力電圧が高くなると基準電圧Vfが高くなるため、その基準電圧Vfと検波電圧Vsの差分が小さくなり、Bの特性のように出力端子82の電圧の上昇率が低下する。このため、より広い範囲の入力電力に対して検波することが可能となる。
FIG. 8 shows gain characteristics of the
ヒステリシスコンパレータ9は、入力端子1に入力する高周波信号の電力(差分電圧増幅器8、8Aの出力電圧相当)が−50dBmを超えると出力電圧を例えばLレベルに設定し、−60dBmより低下すると例えばHレベルに設定するようなヒステリシス特性を有する。
The hysteresis comparator 9 sets the output voltage to, for example, the L level when the power of the high-frequency signal input to the input terminal 1 (corresponding to the output voltage of the
制御回路7Aは、ヒステリシスコンパレータ9の出力電圧がLレベルになると、スイッチSW1をONさせるともに低雑音増幅器3の動作をOFFさせる。このときスイッチSW1の挿入損失は例えば−1dBとなる。また、ヒステリシスコンパレータ9の出力電圧がHレベルになると、スイッチSW1をOFFさせるとともに、低雑音増幅器3のゲインを20dBに設定する。このため、スイッチSW1と低雑音増幅器3による総合利得は、図9に示すようなヒステリシス特性をもち、安定的した切り替えを行うことができる。
When the output voltage of the hysteresis comparator 9 becomes L level, the
このように、本実施例では、低雑音増幅器3の入力端の高周波信号を検波して入力電力を検出しているので、−60dBm〜−50dBmの範囲内の信号を検波すればすむ。
Thus, in this embodiment, since the input power is detected by detecting the high frequency signal at the input end of the
これに対して、低雑音増幅器3の出力端の高周波信号を検波した信号で切り替えを行う場合は、低雑音増幅器3の利得を20dB、スイッチSW1の損失を−1dBとすれば、図10に示すように、−61(=−60−1)dBm〜−30(=−50+20)dBmの広い範囲の高周波信号を検波する必要があり、検波回路6Aに高性能が要求される。
On the other hand, when switching is performed using a signal obtained by detecting the high-frequency signal at the output terminal of the
<第3実施例>
図11に第3実施例の低雑音増幅装置の構成を示す。本実施例では低雑音増幅器3の利得を固定してその出力信号をバッファ回路4で取り込み、検波用増幅器5で増幅し、検波回路6Aで検波し、差分電圧増幅器8で増幅し、ヒステリシスコンパレータ9で比較し、制御回路7Aから2値の制御信号VC2を出力するように構成した。10は低雑音増幅器3の出力側に接続されたアッテネータであり、その入力端と出力端にスイッチSW2,SW3(スイッチ手段)が接続され、このスイッチSW2,SW3の切り替えによって、高周波信号ラインに挿入され、あるいはバイパスされるようにしている。
<Third embodiment>
FIG. 11 shows the configuration of the low noise amplifying apparatus of the third embodiment. In this embodiment, the gain of the
低雑音増幅器3はその利得が20dBに設定されており、入力電力が−60dBmのときは低雑音増幅器3の出力電力は−40dBm、入力電力が−50dBmのときは低雑音増幅器3の出力電力は−30dBmとなる。よって、このときは検波回路6Aは−40dBm〜−30dBmの範囲の信号を検波すれば済むので、検波用増幅器5の利得は小さくてすむ。そして、図5の回路と同様に、入力電力が−50dBmを越えればヒステリシスコンパレータ9の出力がLレベルとなり、制御回路7AによってスイッチSW2,SW3がアッテネータ10を選択するように切り替えられる。また、入力電力が−60dBmを下回ればヒステリシスコンパレータ9の出力がHレベルとなり、制御回路7AによってスイッチSW2,SW3がアッテネータ10をバイパスするように切り替えられる。
The gain of the
アッテネータ10は、その入力インピーダンスZinと出力インピーダンスZoutを通常のように50Ωに設定してもよいが、入力インピーダンスをより高くすることで、バッファ回路4に入力する電圧レベルを高くすることができる。
The
図12はそのアッテネータ10の構成を示す図であり、入力端101と出力端102の間にT字回路を形成する抵抗R17,R18,R19で構成されている。例えば、R17=480Ω、R18=22.4Ω、R19=28.4Ωに設定すれば、入力インピーダンスZin=500Ω、出力インピーダンスZout=50Ωとなり、21dBのアッテネータを実現できる。
FIG. 12 is a diagram showing a configuration of the
このようにアッテネータ10の入力インピーダンスZinを大きな値に設定すれば、アッテネータ10をバイパスした状態からアッテネータ10を接続する状態にスイッチSW2,SW3が切り替われると、バッファ回路4や検波用増幅器5を経由して検波回路6Aに入力する高周波電圧が高くなるので、低雑音増幅器3の出力端の電圧に図13に示すようなヒステリシス特性を実現することができる。よって、この場合はヒステリシスコンパレータ9をヒステリシス特性を有しない通常のコンパレータに置き換えることができる。
If the input impedance Zin of the
<その他の実施例>
なお、図1の低雑音増幅装置において、検波回路6は、図6で説明した検波回路6Aと差分電圧増幅器8の組み合わせ、あるいは図7で説明した検波回路6Aと差分電圧増幅器8Aの組み合わせに変更することができる。
<Other examples>
1, the
1:入力端子、2:出力端子、3:低雑音増幅器、4:バッファ回路、5:検波用増幅器、6,6A:検波回路、7,7A:制御回路、8,8A:差分電圧増幅器、9:ヒステリシスコンパレータ、10:アッテネータ
1: input terminal, 2: output terminal, 3: low noise amplifier, 4: buffer circuit, 5: detection amplifier, 6, 6A: detection circuit, 7, 7A: control circuit, 8, 8A: differential voltage amplifier, 9 : Hysteresis comparator, 10: Attenuator
Claims (8)
前記検波回路と前記制御回路との間に差分電圧増幅器を接続してなり、
前記検波回路は、前記バッファ回路から出力する信号を検波する第1ダイオードと、該第1ダイオードに所定のバイアス電圧を印加する第1バイアス回路と、前記第1ダイオードで検波された電圧を平滑するキャパシタと、第2ダイオードと、該第2ダイオードに前記バイアス電圧と同じバイアス電圧を印加する第2バイアス回路と、を備え、前記第1ダイオードから前記検波電圧が出力し、前記第2ダイオードから基準電圧が出力し、
前記差分電圧増幅器は、前記検波電圧と前記基準電圧の差分を増幅する、
ことを特徴とする低雑音増幅装置。 In the low noise amplifying device according to claim 1, 2, or 3,
A differential voltage amplifier is connected between the detection circuit and the control circuit;
The detection circuit smoothes a voltage detected by the first diode, a first diode for detecting a signal output from the buffer circuit, a first bias circuit for applying a predetermined bias voltage to the first diode, and the first diode. A capacitor, a second diode, and a second bias circuit that applies the same bias voltage as the bias voltage to the second diode, the detection voltage is output from the first diode, and a reference is generated from the second diode. Voltage is output,
The differential voltage amplifier amplifies a difference between the detection voltage and the reference voltage;
A low noise amplifying device.
前記差分電圧増幅器と前記制御回路との間にヒステリシスコンパレータが接続されていることを特徴とする低雑音増幅装置。 The low noise amplifying device according to claim 4,
A low noise amplification device, wherein a hysteresis comparator is connected between the differential voltage amplifier and the control circuit.
前記差分電圧増幅器は、計装増幅器又は差動増幅器で構成されていることを特徴とする低雑音増幅装置。 The low noise amplifying device according to claim 4,
The differential voltage amplifier comprises an instrumentation amplifier or a differential amplifier.
前記アッテネータは、入力インピーダンスが出力インピーダンスより大きく設定されていることを特徴とする低雑音増幅装置。 The low noise amplifying device according to claim 3,
The attenuator has a low noise amplifying device in which an input impedance is set larger than an output impedance.
前記制御回路は、該検波回路から出力する検波電圧のレベルが大きいとき前記低雑音増幅器の動作を停止させることを特徴とする低雑音増幅装置。 The low noise amplifying device according to claim 2,
The control circuit stops the operation of the low noise amplifier when the level of the detection voltage output from the detection circuit is large.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016098587A JP2017208635A (en) | 2016-05-17 | 2016-05-17 | Low Noise Amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016098587A JP2017208635A (en) | 2016-05-17 | 2016-05-17 | Low Noise Amplifier |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020054099A Division JP2020114007A (en) | 2020-03-25 | 2020-03-25 | Low noise amplification device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017208635A true JP2017208635A (en) | 2017-11-24 |
Family
ID=60417193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016098587A Pending JP2017208635A (en) | 2016-05-17 | 2016-05-17 | Low Noise Amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017208635A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018033994A (en) * | 2017-10-27 | 2018-03-08 | 株式会社大一商会 | Game machine |
JP2018033990A (en) * | 2017-10-27 | 2018-03-08 | 株式会社大一商会 | Game machine |
JP2018033991A (en) * | 2017-10-27 | 2018-03-08 | 株式会社大一商会 | Game machine |
JP2018033989A (en) * | 2017-10-27 | 2018-03-08 | 株式会社大一商会 | Game machine |
CN109672412A (en) * | 2018-12-13 | 2019-04-23 | 贵州航天电子科技有限公司 | Low-frequency amplifier dynamic range circuit in a kind of control |
CN110011175A (en) * | 2019-05-09 | 2019-07-12 | 无锡市德科立光电子技术有限公司 | The small-sized image intensifer of hardware power control |
-
2016
- 2016-05-17 JP JP2016098587A patent/JP2017208635A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018033994A (en) * | 2017-10-27 | 2018-03-08 | 株式会社大一商会 | Game machine |
JP2018033990A (en) * | 2017-10-27 | 2018-03-08 | 株式会社大一商会 | Game machine |
JP2018033991A (en) * | 2017-10-27 | 2018-03-08 | 株式会社大一商会 | Game machine |
JP2018033989A (en) * | 2017-10-27 | 2018-03-08 | 株式会社大一商会 | Game machine |
CN109672412A (en) * | 2018-12-13 | 2019-04-23 | 贵州航天电子科技有限公司 | Low-frequency amplifier dynamic range circuit in a kind of control |
CN110011175A (en) * | 2019-05-09 | 2019-07-12 | 无锡市德科立光电子技术有限公司 | The small-sized image intensifer of hardware power control |
CN110011175B (en) * | 2019-05-09 | 2023-11-17 | 无锡市德科立光电子技术股份有限公司 | Hardware Power Controlled Small Optical Amplifier |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017208635A (en) | Low Noise Amplifier | |
US6972628B2 (en) | Integratable, voltage-controlled RF power amplifier | |
JP4146256B2 (en) | Variable gain amplifier | |
US7554394B2 (en) | Power amplifier circuit | |
KR101125492B1 (en) | Configurable feedback for an amplifier | |
CN106877826B (en) | Power enhancement apparatus and method for self-biased distributed amplifier of gate bias network | |
US7193460B1 (en) | Circuit for controlling power amplifier quiescent current | |
US7795979B2 (en) | Automatic gain control circuit and low noise amplifying circuit | |
JP2009124189A (en) | Automatic gain control circuit | |
JP2008005160A (en) | Cascode-connected amplifier circuit, semiconductor integrated circuit using the same, and receiving device | |
US10574196B2 (en) | Amplifier device | |
US11050392B2 (en) | Bias device | |
WO2005109627A1 (en) | Amplifier bias enhancement technique | |
US7345556B2 (en) | Variable attenuation circuit having large attenuation amount with small circuit size | |
JP2020114007A (en) | Low noise amplification device | |
US8115552B2 (en) | Amplifier circuit with step gain | |
US20230105756A1 (en) | Power amplifier | |
KR20070082993A (en) | Rf attenuator | |
US7646245B2 (en) | Amplifier | |
JPWO2006095416A1 (en) | High frequency amplifier with attenuator | |
CN109981061B (en) | Power amplifying device | |
JP2006005637A (en) | Variable gain amplifier | |
KR100818475B1 (en) | Low noise amplifier with improved sensitivity | |
JP2006295695A (en) | Variable gain amplifier | |
JP2008271276A (en) | Gain control amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200116 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20200207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200325 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200512 |