KR101602598B1 - Apsk 변조 시스템에 대한 연판정 비트 검출 방법 - Google Patents

Apsk 변조 시스템에 대한 연판정 비트 검출 방법 Download PDF

Info

Publication number
KR101602598B1
KR101602598B1 KR1020150014777A KR20150014777A KR101602598B1 KR 101602598 B1 KR101602598 B1 KR 101602598B1 KR 1020150014777 A KR1020150014777 A KR 1020150014777A KR 20150014777 A KR20150014777 A KR 20150014777A KR 101602598 B1 KR101602598 B1 KR 101602598B1
Authority
KR
South Korea
Prior art keywords
soft decision
bit
apsk
value
symbol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020150014777A
Other languages
English (en)
Inventor
김수영
장매향
이국문
Original Assignee
전북대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전북대학교산학협력단 filed Critical 전북대학교산학협력단
Priority to KR1020150014777A priority Critical patent/KR101602598B1/ko
Application granted granted Critical
Publication of KR101602598B1 publication Critical patent/KR101602598B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

APSK 변조 시스템에 대한 연판정 비트 검출 방법이 제공된다. 본 발명의 실시예에 따른, 연판정 비트 검출 방법은, M APSK로 변조된 수신 심볼에 대해 채널 이득을 보상한 평가 심볼을 검출하여 각 비트에 대한 경판정 경계선과의 거리를 초기 연판정 비트 값으로 계산하고, 계산된 초기 연판정 비트 값에 스케일링 인자를 곱하여 최종 연판정 값을 계산한다. 이에 의해, 미리 결정된 경판정 경계 값과의 단순한 거리 계산만으로 각 비트별 연판정 값을 계산함으로써, 64, 128 및 256 APSK 변조 시스템에서 매우 적은 복잡도로 연판정 값을 계산할 수 있게 된다.

Description

APSK 변조 시스템에 대한 연판정 비트 검출 방법{Soft demapping method and apparatus for APSK modulation systems}
본 발명은 APSK(amplitude and phase shift keying) 변조에 관한 것으로, 더욱 상세하게는 APSK 변조 시스템에 대한 연판정 비트 검출 방법에 관한 것이다.
차세대 위성 방송 서비스 규격인 DVB-S2(Digital Video Broadcasting via Satellite-2nd generation)에서는 고출력 증폭기에서의 비선형성 극복에 효과적인 APSK 변조 방식을 정의하고, QPSK부터 8-PSK, 16-APSK 및 32-APSK까지 여러 가지 변조 차수를 채널 상황에 따라 적응적으로 사용하도록 하였다.
또한, 반복적인 복호 기법으로 매우 우수한 복호 성능 도출이 가능한 저밀도 패리티 검사(low density parity check codes; LDPC) 부호를 BCH 부호와 연접하여 사용하도록 하고 있다.
특히, LDPC 부호 등과 같이 반복적인 복호 방법으로 성능을 향상시키는 부호에서의 필수적인 조건은 복호기의 입력이 반드시 연판정 비트 값이어야 한다는 것이다. 따라서, 수신단의 복조기에서는 수신 심볼을 구성하고 있는 여러 개의 비트에 대한 연판정 검출 값을 효과적으로 계산해 줄 수 있어야 한다.
이와 같은 연판정 검출 값을 계산하는 가장 정확한 방법은 최대 우도 검출 (maximum likelihood detection; MLD) 방법을 이용하는 것이다. 이 MLD 방법은 수신된 심볼과 송신 가능한 모든 심볼과의 거리를 계산하고, 각 구성 비트가 1이 될 확률과 0이 될 확률비를 계산하여 연판정 비트 검출 값을 추정하는 것이다. 따라서, 이 방식은 모든 심볼과의 거리를 전수조사함으로써 계산하는 것으로써, 최대의 성능을 얻을 수 있다는 장점이 있으나, 변조 차수가 늘어남에 따라서 복잡도가 지수적으로 증가한다는 단점이 있다.
한편, 최근 DVB-S2에 대한 확장 버전인 DVB-S2X(Extension of Digital Video Broadcasting via Satellite -2nd Generation)에서는 DVB-S2에서는 정의되지 않았던 64 APSK, 128 APSK 및 256 APSK 가 추가로 정의되어 있는바, 이들에 대한 연판정 비트 검출 방안의 모색이 요청된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 64, 128 및 256 APSK 변조 시스템 등에서 연판정 검출 장치 및 방법을 제공함에 있다.
또한, 본 발명의 다른 목적은, 64, 128 및 256 APSK 변조 방식에 대한 경판정 경계선과 이를 이용하여 연판정 비트 검출 값을 계산할 수 있는 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른, 연판정 비트 검출 방법은, M APSK로 변조된 수신 심볼에 대해 채널 이득을 보상한 평가 심볼을 검출하는 단계; 검출된 평가 심볼과 각 비트에 대한 경판정 경계선과의 거리를 M개의 초기 연판정 비트 값으로 계산하는 단계; 및 계산된 초기 연판정 비트 값에 스케일링 인자를 곱하여, 최종 연판정 값을 계산하는 단계;를 포함한다.
한편, 본 발명의 다른 실시예에 따른, 복조 장치는, M APSK로 변조된 수신 심볼에 대해 채널 이득을 보상한 평가 심볼을 검출하는 검출부; 검출된 평가 심볼과 각 비트에 대한 경판정 경계선과의 거리를 M개의 초기 연판정 비트 값으로 계산하는 계산부; 및 계산된 초기 연판정 비트 값에 스케일링 인자를 곱하여, 최종 연판정 값을 계산하는 스케일링부;를 포함한다.
이상 설명한 바와 같이, 본 발명의 실시예들에 따르면, 미리 결정된 경판정 경계 값과의 단순한 거리 계산만으로 각 비트별 연판정 값을 계산함으로써, 64, 128 및 256 APSK 변조 시스템에서 매우 적은 복잡도로 연판정 값을 계산할 수 있게 된다.
도 1은 본 발명의 일 실시예에 따른 APSK 송수신 시스템의 블럭도,
도 2는, 도 1에 도시된 M APSK 복조기의 상세 블럭도,
도 3 내지 도 7은, DVB-S2X에서의 64-APSK에 대해, 본 발명의 실시예에서 제시하는 성상도와 경판정 경계선,
도 8 내지 도 13은, DVB-S2X에서의 64-APSK에 대해, 본 발명의 실시예에서 제시하는 또 다른 성상도와 경판정 경계선,
도 14 내지 도 20은, DVB-S2X에서의 128-APSK에 대해, 본 발명의 실시예에서 제시하는 성상도와 경판정 경계선, 그리고,
도 21 내지 도 28은, DVB-S2X에서의 256-APSK에 대해, 본 발명의 실시예에서 제시하는 성상도와 경판정 경계선이다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
설명과 표기의 편의를 위해, 이하의 설명에서 '경판정 경계선'은 '경계선'으로 약칭할 수 있다.
도 1은 본 발명의 일 실시예에 따른 APSK 송수신 시스템의 블럭도이다. 본 발명의 실시예에 따른 송수신 시스템은 64, 128 및 256 APSK 변조 방식을 사용하는 스시템이다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 송수신 시스템은, 송신단(100)와 수신단(200)를 포함한다. 송신단(100)는 오류정정 부호기(110) 및 M(-ary) APSK 변조기(120)를 포함하고, 수신단(200)의 M APSK 복조기(210) 및 연판정 반복 복호기(220)를 포함한다.
송신단(100)의 오류정정 부호기(110)는 채널에서 발생하는 오류 정정을 위해, 이진 정보 비트에 패리티 정보를 추가하여 부호화된 이진 비트를 생성하여, M-ary APSK 변조기(120)에 인가한다.
M APSK 변조기(120)는 M APSK 변조 방식 중 하나를 이용하여, 오류정정 부호기(110)로부터 인가되는 m=log2M 개의 비트를 하나의 심볼로 사상(symbol mapping)하여 송신한다.
송신된 신호는 채널에서 페이딩이 가해지고, 잡음이 더해져, 수신단(200)에 수신된다.
수신단(200)의 M APSK 복조기(210)는 수신신호에 대한 m개의 연판정 비트 값을 생성하고, 생성된 m개의 연판정 비트 값을 연판정 반복 복호기(220)에 인가한다. M APSK 복조기(210)에 의한 연판정 비트 검출 과정에 대해서는, 이하에서 상세히 후술한다.
연판정 반복 복호기(220)는 M APSK 복조기(210)로부터 인가되는 연판정 비트 값들을 이용하여 반복적으로 오류정정 복호를 수행함으로써, 송신된 원래의 정보 비트를 추출한다.
M APSK 복조기(210)에 의한 연판정 비트 검출 과정에 대해, 이하에서 도 2를 참조하여 상세히 후술한다. 도 2는, 도 1에 도시된 M APSK 복조기(210)의 상세 블럭도이다.
도 2에 도시된 바와 같이, M APSK 복조기(210)는 연판정 비트 값을 계산하기 위해, 평가 심볼 검출부(212), 거리 계산부(214) 및 스케일링부(216)를 포함한다.
평가 심볼 검출부(212)는 수신 신호에 대해 채널 이득을 보상한 평가 심볼을 검출한다. 채널 이득을 보상한 평가 심볼,
Figure 112015010278828-pat00001
은 아래의 수학식 1로부터 계산할 수 있다.
[수학식 1]
Figure 112015010278828-pat00002
여기서,
Figure 112015010278828-pat00003
은 평가 신호(평가 심볼)이고, y는 수신된 복소 신호이며,
Figure 112015010278828-pat00004
는 복소 채널의 페이딩 계수의 크기이고, *는 복소 공액 연산자이다.
평가 심볼 검출부(212)에서 검출된 평가 심볼은 거리 계산부(214)로 인가된다.
거리 계산부(214)는 평가 심볼 검출부(212)에서 검출된 평가 심볼과 각 비트에 대한 경판정 경계선과의 거리를 계산한다. 즉, 거리 계산부(214)는 각 비트에 대응하는 기설정된 경계선들을 확인하고, 경계선들과 평가 심볼(평가 신호) 간의 거리를 계산한다.
거리 계산부(214)에서 계산된 거리가 초기 연판정 비트 값,
Figure 112015010278828-pat00005
에 해당한다. 거리 계산부(214)에서 계산된 초기 연판정 비트 값,
Figure 112015010278828-pat00006
는 스케일링부(216)로 인가된다.
스케일링부(216)는 거리 계산부(214)에서 계산된 초기 연판정 비트 값,
Figure 112015010278828-pat00007
에 검출 이득과 각 비트별 성능 보상을 위한 최적의 스케일링 인자를 곱하여, 최종 연판정 값,
Figure 112015010278828-pat00008
을 계산한다. 최종 연판정 값,
Figure 112015010278828-pat00009
는 아래의 수학식 2로부터 계산할 수 있다.
[수학식 2]
Figure 112015010278828-pat00010
여기서, σ2은 가우시안 잡음의 분산값이고, αi는 i번째 비트에 대하여 최우 검출 방법으로 계산된 연판정 비트 값들의 표준편차 대 경판정 경계선을 이용하여 계산된 연판정 비트 값들의 표준편차 값의 비율이다.
이하에서, DVB-S2X 규격에 정의된 64, 128 및 256 APSK 변조방식에 대한 성상도를 이용하여, 본 발명의 실시예에서 제시하는 연판정 비트 값 계산 방법을 설명한다.
도 3 내지 도 28에는 본 발명의 실시예에서 제시하는 각 해당 비트별 경판정 경계선이 함께 도시되어 있는데, 각 도면들을 통해 알 수 있는 바와 같이, APSK 방식에서는 경계선이 항상 연속적인 직선이 아니라, 여러 개의 불연속 점을 가질 수 있다는 점에 유념하여야 한다.
도 3 내지 도 28에서 Hi는 각 심볼을 구성하고 있는 i번째 비트가 0인지 1인지를 구분하는 경판정 경계선을 의미한다.
특히, DVB-S2X에서는 64-APSK에 대한 여러 개의 성상도를 정의하고 있는데, '도 3 내지 도 7'과 '도 8 내지 도 13'은 각각 서로 다른 성상도에 대하여 각각의 경판정 경계선을 표시하고 있다.
또한, '도 3 내지 도 7'에서, Hi'은 블연속적인 경판정 경계선을 사용할 때에 대한 복잡도 증가 문제를 해결하기 위하여 간단화한 경판정 경계선을 나타낸 것이다.
먼저, 도 3 내지 도 7에 도시된 64-APSK 변조 방식에 대하여 i번째 비트에 대한 경판정 경계선 Hi는 아래의 수학식 3과 같이 표현될 수 있다.
[수학식 3]
Figure 112015010278828-pat00011
Figure 112015010278828-pat00012
Figure 112015010278828-pat00013
Figure 112015010278828-pat00014
Figure 112015010278828-pat00015
여기서, r1, r2, r3, 및 r4는 성상도에 표기된 바와 같이 성상도의 첫 번째부터 네 번째 원의 반지름을 나타내고, rdi은 (ri+ri +1)/2 이고, Re{·}는 복소수에 대한 실수부를 취하는 연산이고, Im{·}는 복소수에 대한 허수부를 취하는 연산이다.
또한, 아래의 수학식 4는 도 3에 도시된 성상도의 64-APSK의 세 번째, 네 번째, 다섯 번째 및 여섯 번째 비트에 대하여 간단화된 경판정 경계선 Hi'을 나타낸 것이다.
[수학식 4]
Figure 112015010278828-pat00016
Figure 112015010278828-pat00017
Figure 112015010278828-pat00018
여기서, L1 내지 L4는 도 3 내지 도 7에 도시된 바와 같이 임의의 심볼들의 평균 값으로 아래의 수학식 5와 같이 계산된다.
[수학식 5]
Figure 112015010278828-pat00019
여기서, si는 도 3 내지 도 7에 도시된 i번째 심볼을 나타낸다. 예를 들어,s2는 s000010를 의미한다.
한편, 도 3 내지 도 7의 간단화된 경계선 Hi'을 이용해서 i번째 비트에 대한 초기 연판정 비트 값,
Figure 112015010278828-pat00020
을 계산하는 방법은 아래의 수학식 6에 의할 수 있다.
[수학식 6]
Figure 112015010278828-pat00021
Figure 112015010278828-pat00022
Figure 112015010278828-pat00023
여기서,
Figure 112015010278828-pat00024
은 i번째 비트에 대한 초기 연판정 비트 값이고,
Figure 112015010278828-pat00025
한편, 도 8 내지 도 13에는 DVB-S2X에서의 64-APSK에 대해, 본 발명의 실시예에서 제시하는 또 다른 성상도를 나타내었다. 도 8 내지 도 13에 도시된 64-APSK 변조 방식에 대하여 i번째 비트에 대한 경판정 경계선 Hi는 아래의 수학식 7과 같이 표현될 수 있다.
[수학식 7]
Figure 112015010278828-pat00026
Figure 112015010278828-pat00027
여기서 Ri는 도 8 내지 도 13의 성상도에 위치한 i번째 원의 반지름을 나타낸다. 또한, 이를 이용한 i번째 비트에 대한 초기 연판정 비트 값,
Figure 112015010278828-pat00028
을 계산하는 방법은 아래의 수학식 8과 같이 나타낼 수 있다.
[수학식 8]
Figure 112015010278828-pat00029
도 14 내지 도 20에는 128-APSK에 대한 성상도와 본 발명의 실시예에서 제시하는 각 비트별 경판정 경계선이 도시되어 있다. 도 14 내지 도 20에 도시된 128-APSK 변조 방식에 대하여 i번째 비트에 대한 경판정 경계선 Hi는 아래의 수학식 9와 같이 표현될 수 있다.
[수학식 9]
Figure 112015010278828-pat00030
Figure 112015010278828-pat00031
Figure 112015010278828-pat00032
여기서, Ri는 도 14 내지 도 20의 성상도에 위치한 i번째 원의 반지름을 나타낸다. 또한, 이를 이용한 i번째 비트에 대한 초기 연판정 비트 값,
Figure 112015010278828-pat00033
을 계산하는 방법은 아래의 수학식 10과 같다.
[수학식 10]
Figure 112015010278828-pat00034
Figure 112015010278828-pat00035
Figure 112015010278828-pat00036
Figure 112015010278828-pat00037
도 21 내지 도 28에는 256-APSK에 대한 성상도와 각 비트별 경판정 경계선이 도시되어 있다. 도 21 내지 도 28에 도시된 256-APSK 변조 방식에 대하여 i번째 비트에 대한 경판정 경계선 Hi는 아래의 수학식 11과 같이 표현될 수 있다.
[수학식 11]
Figure 112015010278828-pat00038
Figure 112015010278828-pat00039
Figure 112015010278828-pat00040
Figure 112015010278828-pat00041
여기서 Ri는 도 21 내지 도 28의 성상도에 위치한 i번째 원의 반지름을 나타낸다. 또한, 이를 이용한 i번째 비트에 대한 초기 연판정 비트 값,
Figure 112015010278828-pat00042
을 계산하는 방법은 아래의 수학식 12와 같다.
[수학식 12]
Figure 112015010278828-pat00043
Figure 112015010278828-pat00044
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
100 : 송신단 110 : 오류정정 부호기
120 : M(-ary) APSK 변조기 200 : 수신단
210 : M APSK 복조기 212 : 평가 심볼 검출부
214 : 거리 계산부 216 : 스케일링부
220 : 연판정 반복 복호기

Claims (10)

  1. 삭제
  2. 삭제
  3. M APSK(M-ary amplitude and phase shift keying)로 변조된 수신 심볼에 대해 채널 이득을 보상한 평가 심볼을 검출하는 단계;
    검출된 평가 심볼과 각 비트에 대한 경판정 경계선과의 거리를 M개의 초기 연판정 비트 값으로 계산하는 단계; 및
    계산된 초기 연판정 비트 값에 스케일링 인자를 곱하여, 최종 연판정 값을 계산하는 단계;를 포함하며,
    상기 M APSK는 64 APSK이고,
    상기 각 비트에 대한 경판정 경계선은 다음의 수학식과 같이 표현되는 것을 특징으로 하는 연판정 비트 검출 방법.
    Figure 112015113922143-pat00051

    Figure 112015113922143-pat00052

    Figure 112015113922143-pat00053

    Figure 112015113922143-pat00054

    여기서,
    Figure 112015113922143-pat00055
    은 상기 평가 심볼이고, si는 i번째 심볼.
  4. 청구항 3에 있어서,
    상기 초기 연판정 비트 값 계산단계는,
    아래의 수학식으로부터 상기 초기 연판정 비트 값을 계산하는 것을 특징으로 하는 연판정 비트 검출 방법.
    Figure 112015010278828-pat00056

    Figure 112015010278828-pat00057

    Figure 112015010278828-pat00058

    여기서,
    Figure 112015010278828-pat00059
    은 상기 평가 심볼이고,
    Figure 112015010278828-pat00060
    은 i번째 비트에 대한 초기 연판정 비트 값이며,
    Figure 112015010278828-pat00061

  5. M APSK(M-ary amplitude and phase shift keying)로 변조된 수신 심볼에 대해 채널 이득을 보상한 평가 심볼을 검출하는 단계;
    검출된 평가 심볼과 각 비트에 대한 경판정 경계선과의 거리를 M개의 초기 연판정 비트 값으로 계산하는 단계; 및
    계산된 초기 연판정 비트 값에 스케일링 인자를 곱하여, 최종 연판정 값을 계산하는 단계;를 포함하며,
    상기 M APSK는 64 APSK이고,
    상기 각 비트에 대한 경판정 경계선은 다음의 수학식과 같이 표현되는 것을 특징으로 하는 연판정 비트 검출 방법.
    Figure 112015113922143-pat00062

    Figure 112015113922143-pat00063

    여기서,
    Figure 112015113922143-pat00064
    은 상기 평가 심볼.
  6. M APSK(M-ary amplitude and phase shift keying)로 변조된 수신 심볼에 대해 채널 이득을 보상한 평가 심볼을 검출하는 단계;
    검출된 평가 심볼과 각 비트에 대한 경판정 경계선과의 거리를 M개의 초기 연판정 비트 값으로 계산하는 단계; 및
    계산된 초기 연판정 비트 값에 스케일링 인자를 곱하여, 최종 연판정 값을 계산하는 단계;를 포함하며,
    상기 M APSK는 128 APSK이고,
    상기 각 비트에 대한 경판정 경계선은 다음의 수학식과 같이 표현되는 것을 특징으로 하는 연판정 비트 검출 방법.
    Figure 112015113922143-pat00065

    Figure 112015113922143-pat00066

    Figure 112015113922143-pat00067

    여기서,
    Figure 112015113922143-pat00068
    은 상기 평가 심볼.
  7. 청구항 6에 있어서,
    상기 초기 연판정 비트 값 계산단계는,
    아래의 수학식으로부터 상기 초기 연판정 비트 값을 계산하는 것을 특징으로 하는 연판정 비트 검출 방법.
    Figure 112015010278828-pat00069

    Figure 112015010278828-pat00070

    Figure 112015010278828-pat00071

    Figure 112015010278828-pat00072

    여기서,
    Figure 112015010278828-pat00073
    은 상기 평가 심볼이고,
    Figure 112015010278828-pat00074
    은 i번째 비트에 대한 초기 연판정 비트 값이며,
    Figure 112015010278828-pat00075

  8. M APSK(M-ary amplitude and phase shift keying)로 변조된 수신 심볼에 대해 채널 이득을 보상한 평가 심볼을 검출하는 단계;
    검출된 평가 심볼과 각 비트에 대한 경판정 경계선과의 거리를 M개의 초기 연판정 비트 값으로 계산하는 단계; 및
    계산된 초기 연판정 비트 값에 스케일링 인자를 곱하여, 최종 연판정 값을 계산하는 단계;를 포함하며,
    상기 M APSK는 256 APSK이고,
    상기 각 비트에 대한 경판정 경계선은 다음의 수학식과 같이 표현되는 것을 특징으로 하는 연판정 비트 검출 방법.
    Figure 112015113922143-pat00076

    Figure 112015113922143-pat00077

    Figure 112015113922143-pat00078

    Figure 112015113922143-pat00079

    여기서,
    Figure 112015113922143-pat00080
    은 상기 평가 심볼.
  9. 청구항 8에 있어서,
    상기 초기 연판정 비트 값 계산단계는,
    아래의 수학식으로부터 상기 초기 연판정 비트 값을 계산하는 것을 특징으로 하는 연판정 비트 검출 방법.
    Figure 112015010278828-pat00081

    Figure 112015010278828-pat00082

    여기서,
    Figure 112015010278828-pat00083
    은 상기 평가 심볼이고,
    Figure 112015010278828-pat00084
    은 i번째 비트에 대한 초기 연판정 비트 값이며,
    Figure 112015010278828-pat00085

  10. M APSK(M-ary amplitude and phase shift keying)로 변조된 수신 심볼에 대해 채널 이득을 보상한 평가 심볼을 검출하는 검출부;
    검출된 평가 심볼과 각 비트에 대한 경판정 경계선과의 거리를 M개의 초기 연판정 비트 값으로 계산하는 계산부; 및
    계산된 초기 연판정 비트 값에 스케일링 인자를 곱하여, 최종 연판정 값을 계산하는 스케일링부;를 포함하며,
    상기 M APSK는 64 APSK이고,
    상기 각 비트에 대한 경판정 경계선은 다음의 수학식과 같이 표현되는 것을 특징으로 하는 복조 장치.
    Figure 112015113922143-pat00114

    Figure 112015113922143-pat00115

    Figure 112015113922143-pat00116

    Figure 112015113922143-pat00117

    여기서,
    Figure 112015113922143-pat00118
    은 상기 평가 심볼이고, si는 i번째 심볼.
KR1020150014777A 2015-01-30 2015-01-30 Apsk 변조 시스템에 대한 연판정 비트 검출 방법 Expired - Fee Related KR101602598B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150014777A KR101602598B1 (ko) 2015-01-30 2015-01-30 Apsk 변조 시스템에 대한 연판정 비트 검출 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150014777A KR101602598B1 (ko) 2015-01-30 2015-01-30 Apsk 변조 시스템에 대한 연판정 비트 검출 방법

Publications (1)

Publication Number Publication Date
KR101602598B1 true KR101602598B1 (ko) 2016-03-11

Family

ID=55583043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150014777A Expired - Fee Related KR101602598B1 (ko) 2015-01-30 2015-01-30 Apsk 변조 시스템에 대한 연판정 비트 검출 방법

Country Status (1)

Country Link
KR (1) KR101602598B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130088561A (ko) * 2012-01-31 2013-08-08 한국전자통신연구원 고차원 ａｐｓｋ 변조 방식을 위한 연판정 검출 장치 및 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130088561A (ko) * 2012-01-31 2013-08-08 한국전자통신연구원 고차원 ａｐｓｋ 변조 방식을 위한 연판정 검출 장치 및 방법

Similar Documents

Publication Publication Date Title
JP5955481B2 (ja) 軟判定値生成装置及び軟判定値生成方法
EP3518485B1 (en) Method and apparatus for signaling with capacity optimized constellations
US10396902B2 (en) Minimum variance carrier recovery with increased phase noise tolerance
EP2830272B1 (en) Signal demodulation method and device
US7197090B1 (en) Adaptive decision regions and metrics
US20110150143A1 (en) Soft-decision demapping method for digital signal
US7765441B2 (en) Methods and systems for detecting symbol erasures
US9246718B2 (en) Non-coherent multi-symbol-delay differential detector
JP5651679B2 (ja) 差動変調を実施する変調方法及びデバイス、対応する復調方法及びデバイス、信号を送信する方法並びにコンピュータソフトウェア
US9203555B2 (en) Optimum signal constellation design and mapping for few-mode fiber based LDPC-coded CO-OFDM
JP2007166592A (ja) 反復デコーダーのための高次変調方式に適する軟判定デマップ方法及びそれを利用したエラー訂正装置
US9288099B2 (en) Predistortion circuit and method for predistorting a signal
KR101704096B1 (ko) 연판정 준 ｍｌ 검출기에서 로그 우도율 클리핑을 수행하는 프로세스 및 그 검출기
JP4596180B2 (ja) 通信用受信機におけるターボデコーダ用のソフトビットの計算
KR101935973B1 (ko) 고차원 ａｐｓｋ 변조 방식을 위한 연판정 검출 장치 및 방법
CN102457337B (zh) 接收设备与方法、解调设备与方法
KR101602598B1 (ko) Apsk 변조 시스템에 대한 연판정 비트 검출 방법
JP2010504653A (ja) 復調方法
US8989314B1 (en) Method and apparatus for jointly decoding independently encoded signals
KR20130106496A (ko) 디지털 변조 방식을 위한 연판정 비트 검출 복조 방법
KR101702235B1 (ko) M-psk 및 m-qam 방식에 대한 연판정 비트 계산 방법
JP5444038B2 (ja) 受信装置
JP6731771B2 (ja) デマッピング処理回路、チップ、及び受信装置
KR20120104824A (ko) 연판정 비트 검출 단일 복조기
CN1404238A (zh) 通过直接和差分调制间的转换调制数据信号的方法和设备

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150130

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150924

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20160303

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20160304

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20160304

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20190211

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20190211

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20200227

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20220111

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20230323

Start annual number: 8

End annual number: 8

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20241215