KR101602570B1 - Substrate processing apparatus - Google Patents

Substrate processing apparatus Download PDF

Info

Publication number
KR101602570B1
KR101602570B1 KR1020140118783A KR20140118783A KR101602570B1 KR 101602570 B1 KR101602570 B1 KR 101602570B1 KR 1020140118783 A KR1020140118783 A KR 1020140118783A KR 20140118783 A KR20140118783 A KR 20140118783A KR 101602570 B1 KR101602570 B1 KR 101602570B1
Authority
KR
South Korea
Prior art keywords
substrate
unit
exposure
block
processing
Prior art date
Application number
KR1020140118783A
Other languages
Korean (ko)
Other versions
KR20140118966A (en
Inventor
스구루 에노키다
마사히로 나카하라다
세이지 나카시마
아키라 미야타
마사토 나카조
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20140118966A publication Critical patent/KR20140118966A/en
Application granted granted Critical
Publication of KR101602570B1 publication Critical patent/KR101602570B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65G—TRANSPORT OR STORAGE DEVICES, e.g. CONVEYORS FOR LOADING OR TIPPING, SHOP CONVEYOR SYSTEMS OR PNEUMATIC TUBE CONVEYORS
    • B65G49/00—Conveying systems characterised by their application for specified purposes not otherwise provided for
    • B65G49/05—Conveying systems characterised by their application for specified purposes not otherwise provided for for fragile or damageable materials or articles
    • B65G49/07—Conveying systems characterised by their application for specified purposes not otherwise provided for for fragile or damageable materials or articles for semiconductor wafers Not used, see H01L21/677
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving loading and unloading of wafers
    • H01L21/67781—Batch transfer of wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Robotics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명의 과제는 장치의 소형화 및 처리량의 향상이 도모되고, 또한 다른 노광 장치의 기판 전달부의 배치에 대응 가능하게 하는 것이다.
적층되는 복수의 기판의 도포 처리부 및 현상 처리부를 구비하는 처리 블록과, 기판의 노광 처리부를 구비하는 노광 블록(S4)과, 처리 블록에 연속 설치되어 처리 블록과 상기 노광 블록을 접속하는 인터페이스 블록(S3)을 구비하는 기판 처리 장치에 있어서, 인터페이스 블록은 도포 후의 기판을 적재하는 제1 적재부(TRS-COT), 현상 전의 기판을 적재하는 제2 적재부(TRS-DEV), 버퍼부(BF), 냉각부(ICPL) 및 기판 전달부(TRS)를 적층하는 선반 유닛(U6)과, 선반 유닛을 사이에 둔 양측에 배치되어, 각각이 선반 유닛에 대하여 기판의 전달이 가능하며, 한쪽이 노광 블록에 대하여 기판의 전달이 가능하게 형성되는 제1 기판 반송 기구(60A) 및 제2 기판 반송 기구(60B)를 구비한다. An object of the present invention is to make it possible to miniaturize the apparatus and to improve the throughput, and to cope with the arrangement of the substrate transfer portion of another exposure apparatus.
An exposure block S4 provided with an exposure processing section of the substrate, and an interface block (hereinafter referred to as an " exposure block ") which is provided continuously to the processing block and connects the processing block to the exposure block S3, the interface block includes a first loading unit TRS-COT for loading a substrate after application, a second loading unit TRS-DEV for loading a substrate before development, a buffer unit BF , A cooling unit (ICPL), and a substrate transfer unit (TRS) are stacked on both sides of the shelf unit (U6), and the substrate can be transferred to the shelf unit And a first substrate transport mechanism (60A) and a second substrate transport mechanism (60B) in which the substrate can be transferred to the exposure block.

Description

기판 처리 장치{SUBSTRATE PROCESSING APPARATUS}[0001] SUBSTRATE PROCESSING APPARATUS [0002]

본 발명은, 적층되는 복수의 기판의 도포 처리부 및 현상 처리부를 구비하는 처리 블록과, 기판의 노광 처리부를 구비하는 노광 블록과, 처리 블록과 노광 블록을 접속하는 인터페이스 블록을 구비하는 기판 처리 장치에 관한 것이다. The present invention relates to a substrate processing apparatus comprising a processing block including a coating processing portion and a developing processing portion of a plurality of substrates to be laminated, an exposure block including an exposure processing portion of the substrate, and an interface block connecting the processing block and the exposure block .

일반적으로, 반도체 제조 공정에 있어서는, 예를 들어 반도체 웨이퍼 등의 기판 위에 포토레지스트를 도포하고, 레지스트막을 소정의 회로 패턴에 따라서 노광하고, 현상 처리함으로써 회로 패턴을 형성하는 포토리소그래피 공정이 행해진다. 이 포토리소그래피 공정에는, 통상, 도포·현상 처리 장치에 노광 장치를 접속한 기판 처리 장치가 사용된다.Generally, in a semiconductor manufacturing process, a photolithography process is performed in which a photoresist is applied to a substrate such as a semiconductor wafer, a resist film is exposed in accordance with a predetermined circuit pattern, and a development process is performed to form a circuit pattern. In this photolithography step, a substrate processing apparatus in which an exposure apparatus is connected to a coating / developing processing apparatus is usually used.

종래 이러한 종류의 기판 처리 장치로서, 도포·현상 처리부를 구비하는 처리 블록과 노광 처리부를 구비하는 노광 블록과의 사이에서 기판을 반송하는 인터페이스 블록에, 도포 후의 기판과 노광 후의 기판이 대기하는 버퍼부와, 노광 블록으로 반입출되는 기판을 수용하는 기판 수용부와, 기판을 반송하는 기판 반송 로봇이 구비되어 있다(예를 들어, 특허 문헌 1 참조).Conventionally, a substrate processing apparatus of this type is provided with an interface block for transporting a substrate between a processing block including a coating / developing processing section and an exposure block including an exposure processing section, A substrate accommodating portion for accommodating the substrate to be transferred into and out of the exposure block, and a substrate transport robot for transporting the substrate (see, for example, Patent Document 1).

특허 문헌 1에 기재된 것에는, 인터페이스 블록의 처리 블록측에 제1 기판 반송 로봇이 배치되고, 노광 블록측에는 제2 기판 반송 로봇이 배치되어 있고, 제1 기판 반송 로봇에 의해 도포 후의 기판을 제1 버퍼부와 제1 기판 수용부로 반송하고, 제2 기판 반송 로봇에 의해 기판을 노광 블록으로 반입하고, 노광 후의 기판을 제2 버퍼부로 반송하고, 제1 기판 반송 로봇에 의해 제2 버퍼부로부터 수취한 노광 후의 기판을 처리 블록으로 반송하는 기술이 기재되어 있다. The first substrate carrying robot is disposed on the processing block side of the interface block, the second substrate carrying robot is disposed on the exposure block side, and the first substrate carrying robot transfers the coated substrate to the first substrate carrying robot The substrate is transferred to the buffer unit and the first substrate accommodating unit, the substrate is transferred to the exposure block by the second substrate carrying robot, the substrate after the exposure is transferred to the second buffer unit, And a substrate after one exposure is transferred to a processing block.

일본 특허 출원 공개 제2009-158925호 공보(단락 0033, 도 4)Japanese Patent Application Laid-Open No. 2009-158925 (paragraph 0033, Fig. 4)

그러나 특허 문헌 1에 기재된 기술에 있어서는, 기판 반송 로봇이 처리 블록측과 노광 블록측에 배치되므로, 기판 반송 로봇이 차지하는 공간이 넓어져 장치의 대형화를 초래할 우려가 있다. 또한, 제1 기판 반송 로봇은 도포 후의 기판의 인터페이스 블록 내로의 반송과 노광 후의 기판의 처리 블록으로의 반송을 담당하므로, 다수의 기판을 연속해서 처리할 경우에는 처리량의 저하를 초래할 우려가 있다.However, in the technique described in Patent Document 1, since the substrate carrying robot is disposed on the side of the processing block and the side of the exposure block, the space occupied by the substrate carrying robot is widened, which may lead to enlargement of the apparatus. In addition, since the first substrate carrying robot is responsible for transporting the coated substrate into the interface block and transporting the substrate to the processing block after exposure, there is a possibility that the throughput may be lowered when a plurality of substrates are successively processed.

또한, 노광 블록을 구성하는 노광 장치에 있어서는, 노광 처리의 관계로 기판 전달부의 배치가 일정하지 않은 경우가 있어, 노광 블록에 대하여 기판을 전달하는 기판 반송 로봇을 노광 블록측에 배치시키면, 기판 전달부의 배치에 대응할 수 없을 우려가 있다.Further, in the exposure apparatus constituting the exposure block, the arrangement of the substrate transfer section may not be constant due to the exposure process, and if the substrate transfer robot for transferring the substrate to the exposure block is disposed on the exposure block side, There is a possibility that it is not possible to cope with placement of parts.

본 발명은, 상기 사정에 비추어 이루어진 것으로, 장치의 소형화 및 처리량의 향상이 도모되고, 또한 다른 노광 장치의 기판 전달부의 배치에 대응 가능한 기판 처리 장치를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a substrate processing apparatus capable of downsizing the apparatus and improving the throughput and coping with the arrangement of the substrate transfer section of another exposure apparatus.

상기 과제를 해결하기 위해, 본 발명의 제1 기판 처리 장치는 적층되는 복수의 기판의 도포 처리부 및 현상 처리부를 구비하는 처리 블록과, 기판의 노광 처리부를 구비하는 노광 블록과, 상기 처리 블록에 연속 설치되어 처리 블록과 상기 노광 블록을 접속하는 인터페이스 블록을 구비하는 기판 처리 장치를 전제로 하고, 상기 인터페이스 블록은 기판을 대기시키는 버퍼부를 적층하는 선반 유닛과, 상기 선반 유닛을 사이에 둔 양측에 배치되어, 각각이 상기 선반 유닛에 대하여 기판의 전달이 가능하며, 한쪽이 상기 노광 블록에 대하여 기판의 전달이 가능하게 형성되는 제1 기판 반송 기구 및 제2 기판 반송 기구를 구비하고, 상기 제1 및 제2 기판 반송 기구 중 한쪽의 기판 반송 기구에 의해 도포 후의 기판을 상기 버퍼부로 반송하고, 다른 쪽의 기판 반송 기구에 의해 상기 기판을 상기 버퍼부로부터 수취해 상기 노광 블록으로 반송하고, 상기 한쪽의 기판 반송 기구에 의해 상기 기판을 상기 노광 블록으로부터 수취하도록 형성되는 것을 특징으로 한다(청구항 1).In order to solve the above problems, a first substrate processing apparatus of the present invention includes a processing block including a coating processing portion and a developing processing portion of a plurality of substrates to be laminated, an exposure block including an exposure processing portion of the substrate, And an interface block for connecting the processing block and the exposure block, wherein the interface block includes a shelf unit for stacking a buffer unit for waiting a substrate, and an interface block disposed on both sides of the shelf unit A first substrate carrying mechanism and a second substrate carrying mechanism, each of which is capable of transferring a substrate to the lathe unit, one of the first and second substrate carrying mechanisms being capable of transferring a substrate to the exposure block, The coated substrate is transferred to the buffer portion by one of the substrate transfer mechanisms of the second substrate transfer mechanism, To the substrate by a transmission mechanism it characterized in that it received from the buffer unit and conveyed to the exposure block, configured to receive the substrate by the substrate transport mechanism of the one block from the exposure (claim 1).

또한, 본 발명의 제2 기판 처리 장치는 제1 기판 처리 장치와 마찬가지로, 적층되는 복수의 기판의 도포 처리부 및 현상 처리부를 구비하는 처리 블록과, 기판의 노광 처리부를 구비하는 노광 블록과, 상기 처리 블록에 연속 설치되어 처리 블록과 상기 노광 블록을 접속하는 인터페이스 블록을 구비하는 기판 처리 장치를 전제로 하고, 상기 인터페이스 블록은 기판을 대기시키는 버퍼부 및 제1 기판 전달부를 적층하는 상측 선반 유닛과, 제2 기판 전달부를 적층하는 하측 선반 유닛과, 상기 상측 선반 유닛 및 하측 선반 유닛을 사이에 둔 양측 중 한쪽에 배치되어, 상기 상측 선반 유닛에 대하여 기판의 전달이 가능하게 형성되는 제1 기판 반송 기구와, 상기 상측 선반 유닛 및 하측 선반 유닛을 사이에 둔 양측 중 다른 쪽에 배치되어, 상기 하측 선반 유닛에 대하여 기판의 전달이 가능하게 형성되는 제2 기판 반송 기구와, 상기 하측 선반 유닛에 대하여 기판의 전달이 가능하게 형성되는 동시에, 상기 노광 블록에 대하여 기판의 반송 및 수취가 가능하게 형성되는 제3 기판 반송 기구를 구비하는 것을 특징으로 한다(청구항 2).Further, the second substrate processing apparatus of the present invention may include a processing block including a coating processing portion and a developing processing portion of a plurality of substrates to be laminated, an exposure block including an exposure processing portion of the substrate, Wherein the interface block includes a buffer unit for waiting the substrate and an upper shelf unit for stacking the first substrate transfer unit, A lower shelf unit for stacking a first substrate transfer unit and a second substrate transfer unit and a second substrate transfer mechanism arranged on one side of the upper shelf unit and between the upper shelf unit and the lower shelf unit, And a lower shelf unit disposed on the other side of the upper shelf unit and the lower shelf unit, A second substrate transfer mechanism configured to transfer a substrate with respect to the lower shelf unit so that a substrate can be transferred to the lower shelf unit and a substrate can be transferred and received to the exposure block, And a transport mechanism (Claim 2).

청구항 2에 기재된 기판 처리 장치에 있어서, 상기 제1 기판 반송 기구, 제2 기판 반송 기구 및 제3 기판 반송 기구가 반송 공정을 전후로 분담하여, 도포 후의 기판을 상기 버퍼부, 상기 제2 기판 전달부, 상기 노광 블록으로 반송하고, 상기 노광 블록으로부터 수취한 기판을 상기 제1 기판 전달부로 반송하도록 형성하는 것이 바람직하다(청구항 3).The substrate processing apparatus according to claim 2, wherein the first substrate transport mechanism, the second substrate transport mechanism, and the third substrate transport mechanism share the transporting process before and after the transporting process so that the coated substrate is transported to the buffer section, , The substrate is transferred to the exposure block, and the substrate received from the exposure block is transferred to the first substrate transfer part (claim 3).

또한, 본 발명의 제3 기판 처리 장치는 제1 및 제2 기판 처리 장치와 마찬가지로, 적층되는 복수의 기판의 도포 처리부 및 현상 처리부를 구비하는 처리 블록과, 기판의 노광 처리부를 구비하는 노광 블록과, 상기 처리 블록에 연속 설치되어 처리 블록과 상기 노광 블록을 접속하는 인터페이스 블록을 구비하는 기판 처리 장치를 전제로 하고, 상기 인터페이스 블록은 기판을 대기시키는 제1, 제2 버퍼부 및 기판 전달부를 적층하는 선반 유닛과, 상기 선반 유닛을 사이에 둔 양측 중 한쪽에 배치되어, 기판 주연의 불필요한 도포막을 노광에 의해 제거하는 주변 노광부와 노광 전의 기판을 세정하는 노광 전 세정부를 적층하는 제1 처리 선반 유닛과, 상기 선반 유닛을 사이에 둔 양측 중 다른 쪽에 배치되어, 노광 후의 기판을 세정하는 복수의 노광 후 세정부를 적층하는 제2 처리 선반 유닛과, 상기 선반 유닛과 상기 제1 처리 선반 유닛 사이에 있어서의 연직선 위에 배치되어, 각각 상기 선반 유닛 및 상기 제1 처리 선반 유닛에 대하여 기판의 전달이 가능하게 형성되는 제1 상부 기판 반송 기구 및 제1 하부 기판 반송 기구와, 상기 선반 유닛과 상기 제2 처리 선반 유닛 사이에 있어서의 연직선 위에 배치되어, 각각 상기 선반 유닛 및 상기 제2 처리 선반 유닛에 대하여 기판의 전달이 가능하게 형성되는 제2 상부 기판 반송 기구 및 제2 하부 기판 반송 기구를 구비하는 것이 바람직하다(청구항 4).The third substrate processing apparatus of the present invention is a substrate processing apparatus including a processing block including a coating processing portion and a developing processing portion for a plurality of substrates to be stacked, as well as the first and second substrate processing apparatuses, an exposure block including an exposure processing portion of the substrate, And an interface block which is provided continuously to the processing block and connects the processing block and the exposure block, wherein the interface block includes first and second buffer portions for waiting the substrate, A first process for laminating a peripheral exposure unit which is disposed on one side of the lathe unit between the lathe unit and the lathe unit and which removes an unnecessary coating film on the periphery of the substrate by exposure and a pre- And a plurality of post-exposure cleaning units arranged on the other side of the shelf unit and between the shelf unit and for cleaning the exposed substrate, A second processing lathe unit disposed on a vertical line between the lathe unit and the first processing lathe unit and capable of transferring substrates to the lathe unit and the first processing lathe unit, A first upper substrate transfer mechanism and a first lower substrate transfer mechanism; and a second upper substrate transfer mechanism arranged on a vertical line between the lathe unit and the second processing lathe unit, for transferring substrates to the lathe unit and the second processing lathe unit, The second upper substrate carrying mechanism and the second lower substrate carrying mechanism which are formed so as to be capable of moving the upper and lower substrates.

청구항 4에 기재된 기판 처리 장치에 있어서, 상기 제1 상부 기판 반송 기구, 상기 제1 하부 기판 반송 기구, 상기 제2 상부 기판 반송 기구 및 상기 제2 하부 기판 반송 기구가 반송 공정을 전후로 분담하여, 도포 후의 기판을 상기 제1 버퍼부, 상기 주변 노광부, 상기 제2 버퍼부, 상기 노광 전 세정부, 상기 노광 블록 순서대로 반송하고, 상기 노광 블록으로부터 수취한 기판을 상기 노광 후 세정부로 반송하도록 형성하도록 형성하는 것이 바람직하다(청구항 5).The substrate processing apparatus according to claim 4, wherein the first upper substrate transport mechanism, the first lower substrate transport mechanism, the second upper substrate transport mechanism, and the second lower substrate transport mechanism share a transporting step back and forth, The second buffer portion, the pre-exposure cleaning portion, and the exposure block in this order, and transfers the substrate received from the exposure block to the post-exposure cleaning portion (Claim 5).

청구항 1에 기재된 발명에 따르면, 인터페이스 블록은 기판을 대기시키는 버퍼부를 적층하는 선반 유닛과, 선반 유닛을 사이에 둔 양측에 배치되어, 각각이 선반 유닛에 대하여 기판의 전달이 가능하며, 한쪽이 노광 블록에 대하여 기판의 전달이 가능하게 형성되는 제1 기판 반송 기구 및 제2 기판 반송 기구를 구비함으로써, 인터페이스 블록 내에 배치되는 선반 유닛 및 기판 반송 기구의 점유 공간을 작게 할 수 있다. 또한, 선반 유닛을 사이에 둔 양측에 제1 기판 반송 기구와 제2 기판 반송 기구를 배치함으로써, 노광 블록에 있어서의 기판 전달부의 배치 위치에 대응시켜서 기판의 전달이 가능해진다.According to the invention as set forth in claim 1, the interface block includes a shelf unit for stacking buffer units for waiting substrates, and a plurality of shelves, each shelf unit being disposed on both sides of the shelf unit, The space occupied by the shelf unit and the substrate transport mechanism disposed in the interface block can be reduced by providing the first substrate transport mechanism and the second substrate transport mechanism that are capable of transferring the substrate to the block. Further, by disposing the first substrate transport mechanism and the second substrate transport mechanism on both sides with the lathe unit interposed therebetween, the substrate can be transferred in correspondence with the position of the substrate transfer section in the exposure block.

또한, 상기 제1 및 제2 기판 반송 기구의 한 쪽의 기판 반송 기구에 의해, 도포후의 기판을 상기 버퍼부로 반송하고, 다른 쪽의 기판 반송 기구에 의해 상기 기판을 상기 버퍼부가 상기 노광 블록으로 반송하고, 상기 한쪽의 기판 반송 기구에 의해 상기 기판을 상기 노광 블록으로부터 수취하는 것에 의해, 기판의 반송을 효율적으로 행할 수 있다.Further, the substrate after the application is transported to the buffer unit by one of the substrate transport mechanisms of the first and second substrate transport mechanisms, and the substrate is transported to the exposure block by the other substrate transport mechanism And the substrate can be efficiently transported by receiving the substrate from the exposure block by the one substrate transport mechanism.

청구항 2, 3에 기재된 발명에 따르면, 기판을 대기시키는 버퍼부 및 제1 기판 전달부를 적층하는 상측 선반 유닛과, 제2 기판 전달부를 적층하는 하측 선반 유닛과, 상측 선반 유닛 및 하측 선반 유닛을 사이에 둔 양측 중 한쪽에 배치되어, 상측 선반 유닛에 대하여 기판의 전달이 가능하게 형성되는 제1 기판 반송 기구와, 상측 선반 유닛 및 하측 선반 유닛을 사이에 둔 양측 중 다른 쪽에 배치되어, 하측 선반 유닛에 대하여 기판의 전달이 가능하게 형성되는 제2 기판 반송 기구와, 하측 선반 유닛에 대하여 기판의 전달이 가능하게 형성되는 동시에, 노광 블록에 대하여 기판의 반송 및 수취가 가능하게 형성되는 제3 기판 반송 기구를 구비함으로써, 인터페이스 블록 내에 배치되는 상측 선반 유닛, 하측 선반 유닛 및 제1 내지 제3 기판 반송 기구의 점유 공간을 작게 할 수 있다. 또한, 상측 선반 유닛 및 하측 선반 유닛을 사이에 둔 양측에 제1 내지 제3 기판 반송 기구를 배치함으로써, 노광 블록에 있어서의 기판 전달부의 배치 위치에 대응시켜서 기판의 전달이 가능해진다.According to the invention set forth in claim 2 and claim 3, there is provided a semiconductor device comprising: a buffer unit for waiting a substrate; an upper shelf unit for stacking the first substrate transfer unit; a lower shelf unit for stacking the second substrate transfer unit; And a lower shelf unit disposed on the other side of the upper shelf unit and the lower shelf unit so as to be able to transmit the substrate to the upper shelf unit, A second substrate transfer mechanism configured to transfer a substrate with respect to the lower shelf unit so that the substrate can be transferred to the lower shelf unit and the substrate can be transferred and received with respect to the exposure block, With the provision of the mechanism, the upper shelf unit, the lower shelf unit, and the occupant holes of the first to third substrate transport mechanisms, The liver can be made smaller. Further, by disposing the first to third substrate transport mechanisms on both sides of the upper shelf unit and the lower shelf unit, the substrate can be transferred in correspondence with the position of the substrate transfer section in the exposure block.

또한, 제1 기판 반송 기구, 제2 기판 반송 기구 및 제3 기판 반송 기구가 반송 공정을 전후로 분담하여, 상기 버퍼부, 상기 제2 기판 전달부, 상기 노광 블록으로 반송하고, 상기 노광 블록으로부터 수취한 기판을 제1 기판 전달부로 반송함으로써, 기판의 반송을 효율적으로 행할 수 있다.Further, the first substrate transport mechanism, the second substrate transport mechanism, and the third substrate transport mechanism share the transporting process before and after the transporting process, and are transported to the buffer section, the second substrate transfer section, and the exposure block, By transporting one substrate to the first substrate transfer portion, it is possible to efficiently carry the substrate.

청구항 4, 5에 기재된 발명에 따르면, 인터페이스 블록은 기판을 대기시키는 제1, 제2 버퍼부, 기판 전달부를 적층하는 선반 유닛과, 선반 유닛을 사이에 둔 양측 중 한쪽에 배치되어, 기판 주연의 불필요한 도포막을 노광에 의해 제거하는 주변 노광부와 노광 전의 기판을 세정하는 노광 전 세정부를 적층하는 제1 처리 선반 유닛과, 선반 유닛을 사이에 둔 양측 중 다른 쪽에 배치되어, 노광 후의 기판을 세정하는 복수의 노광 후 세정부를 적층하는 제2 처리 선반 유닛과, 선반 유닛과 제1 처리 선반 유닛 사이에 있어서의 연직선 위에 배치되어, 각각 선반 유닛 및 제1 처리 선반 유닛에 대하여 기판의 전달이 가능하게 형성되는 제1 상부 기판 반송 기구 및 제1 하부 기판 반송 기구와, 선반 유닛과 제2 처리 선반 유닛 사이에 있어서의 연직선 위에 배치되어, 각각 선반 유닛 및 제2 처리 선반 유닛에 대하여 기판의 전달이 가능하게 형성되는 제2 기판 반송 기구 및 제2 하부 기판 반송 기구를 구비함으로써, 인터페이스 블록 내에 배치되는 선반 유닛 및 기판 반송 기구의 점유 공간을 작게 할 수 있다. 또한, 선반 유닛을 사이에 둔 양측에 제1 상부 및 하부 기판 반송 기구와 제2 상부 및 하부 기판 반송 기구를 배치함으로써, 노광 블록에 있어서의 기판 전달부의 배치 위치에 대응시켜서 기판의 전달이 가능해진다.According to the invention set forth in Claims 4 and 5, the interface block includes first and second buffer portions for waiting the substrate, a shelf unit for stacking the substrate transfer portions, and a pair of substrates disposed on one side of the shelf unit, A first processing lathe unit for laminating a peripheral exposure unit for removing an unnecessary coating film by exposure and a pre-exposure cleaning unit for cleaning the substrate before exposure, and a second processing lathe unit for cleaning the substrate after exposure, A second processing lathe unit for stacking a plurality of post-exposure cleaning units which are arranged on a vertical line between the lathe unit and the first processing lathe unit and capable of transferring substrates to the lathe unit and the first processing lathe unit, respectively A first upper substrate carrying mechanism and a first lower substrate carrying mechanism which are arranged on a vertical line between the lathe unit and the second processing lathe unit, And a second substrate transport mechanism and a second lower substrate transport mechanism that are capable of transferring the substrate to each of the lathe unit and the second processing lathe unit are provided so that the occupied space of the shelf unit and the substrate transport mechanism disposed in the interface block Can be made small. Further, by disposing the first upper and lower substrate transport mechanisms and the second upper and the lower substrate transport mechanisms on both sides with the lathe unit interposed therebetween, the substrate can be transferred in correspondence with the position of the substrate transfer section in the exposure block .

또한, 청구항 4, 5에 기재된 발명에 따르면, 인터페이스 블록 내에 주변 노광부, 노광 전 세정부 및 노광 후 세정부를 배치하고, 제1 상부 및 하부 기판 반송 기구와 제2 상부 및 하부 기판 반송 기구에 의해 기판의 반송을 분담함으로써, 특히 액침 노광의 처리 효율을 높일 수 있다. 또한, 제1 상부 및 하부 기판 반송 기구와 제2 상부 및 하부 기판 반송 기구 중 어느 하나가 고장이 난 경우에는, 다른 기판 반송 기구를 대행시켜서 처리를 속행시킬 수 있다.According to the invention described in Claims 4 and 5, the peripheral exposure portion, the pre-exposure cleaning portion and the post-exposure cleaning portion are disposed in the interface block, and the first and second upper and lower substrate transport mechanisms and the second upper and lower substrate transport mechanisms The processing efficiency of the liquid immersion exposure can be improved. Further, when any one of the first and second upper and lower substrate transport mechanisms and the second and upper substrate transport mechanisms fails, another substrate transport mechanism can be substituted to continue the process.

본 발명의 기판 처리 장치에 따르면, 장치의 소형화가 도모되는 동시에, 처리량의 향상이 도모된다. 또한, 다른 노광 장치의 기판 전달부의 배치에 대응 가능한 기판 처리 장치를 제공할 수 있다.According to the substrate processing apparatus of the present invention, the size of the apparatus can be reduced and the throughput can be improved. Further, it is possible to provide a substrate processing apparatus capable of coping with the arrangement of the substrate transfer section of another exposure apparatus.

도 1은 본 발명에 관한 기판 처리 장치의 일례를 나타내는 개략 평면도다.
도 2는 상기 기판 처리 장치를 도시하는 개략 사시도다.
도 3은 상기 기판 처리 장치를 도시하는 개략 종단면도다.
도 4는 본 발명에 있어서의 인터페이스 블록을 도시하는 개략 평면도다.
도 5는 상기 인터페이스 블록을 도시하는 개략 종단면도다.
도 6은 본 발명에 있어서의 기판 반송 기구를 도시하는 개략 측면도다.
도 7은 본 발명에 있어서의 기판의 반송 공정을 도시하는 흐름도다.
도 8은 본 발명에 관한 제1 실시 형태에 있어서의 기판의 반송 공정을 도시하는 흐름도다.
도 9는 본 발명에 관한 제2 실시 형태에 있어서의 기판의 반송 공정을 도시하는 흐름도다.
도 10은 본 발명에 관한 제3 실시 형태에 있어서의 기판의 반송 공정을 도시하는 흐름도다.
도 11은 본 발명에 관한 제4 실시 형태에 있어서의 인터페이스 블록을 도시하는 개략 평면도다.
도 12는 상기 제4 실시 형태에 있어서의 인터페이스 블록을 도시하는 개략 종단면도다.
도 13은 상기 제4 실시 형태에 있어서의 기판의 반송 공정을 도시하는 흐름도다.
도 14는 본 발명에 관한 제5 실시 형태의 기판 처리 장치를 도시하는 개략 평면도다.
도 15는 상기 제5 실시 형태에 있어서의 인터페이스 블록을 도시하는 개략 평면도다.
도 16은 상기 제6 실시 형태에 있어서의 기판의 반송 공정을 도시하는 흐름도다.1 is a schematic plan view showing an example of a substrate processing apparatus according to the present invention.
2 is a schematic perspective view showing the substrate processing apparatus.
3 is a schematic longitudinal sectional view showing the substrate processing apparatus.
4 is a schematic plan view showing an interface block in the present invention.
5 is a schematic longitudinal sectional view showing the interface block.
6 is a schematic side view showing a substrate transport mechanism in the present invention.
Fig. 7 is a flowchart showing a process of transporting a substrate in the present invention. Fig.
Fig. 8 is a flowchart showing a process of transporting a substrate according to the first embodiment of the present invention. Fig.
Fig. 9 is a flow chart showing the process of transporting a substrate in the second embodiment of the present invention. Fig.
10 is a flow chart showing a process of transporting a substrate according to a third embodiment of the present invention.
11 is a schematic plan view showing an interface block according to a fourth embodiment of the present invention.
12 is a schematic vertical sectional view showing an interface block in the fourth embodiment.
Fig. 13 is a flowchart showing a process of transporting a substrate in the fourth embodiment.
14 is a schematic plan view showing a substrate processing apparatus according to a fifth embodiment of the present invention.
15 is a schematic plan view showing an interface block in the fifth embodiment.
16 is a flowchart showing a process of transporting a substrate in the sixth embodiment.

이하에, 본 발명의 실시 형태에 대해서, 첨부 도면을 기초로 하여 상세하게 설명한다. 우선, 본 발명에 관한 기판 처리 장치가 적용되는 도포·현상 처리 장치의 구성에 대해서 설명한다.BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. First, the configuration of a coating and developing processing apparatus to which the substrate processing apparatus according to the present invention is applied will be described.

상기 도포·현상 처리 장치(1)에는, 도 1에 도시한 바와 같이, 캐리어 블록(S1)으로부터 노광 블록(S4)까지 순서대로 캐리어 블록(S1), 처리 블록(S2), 인터페이스 블록(S3), 노광 블록(S4)이 연결되어 있다.The coating and developing processing apparatus 1 is provided with a carrier block S1, a processing block S2 and an interface block S3 in this order from the carrier block S1 to the exposure block S4, , And an exposure block S4 are connected.

캐리어 블록(S1)에서는, 반송 기구(B)가 적재대(10) 위에 적재된 밀폐형의 캐리어(11)로부터 반송 아암(20)에 의해 웨이퍼(W)를 취출하여, 캐리어 블록(S1)에 인접된 처리 블록(S2)으로 전달한다. 또한, 반송 기구(B)는 처리 블록(S2)에서 처리된 후의 웨이퍼(W)를 수취해서 캐리어(11)로 복귀시키도록 구성되어 있다.In the carrier block S1, the wafer W is taken out from the closed type carrier 11 loaded on the loading table 10 by the carrying mechanism B by the carrying arm 20 to be adjacent to the carrier block S1 To the processing block S2. The transport mechanism B is configured to receive the wafer W after it has been processed in the processing block S2 and return it to the carrier 11. [

처리 블록(S2)은, 도 2에 도시한 바와 같이, 레지스트막의 하층측에 형성되는 반사 방지막의 형성 처리를 행하기 위한 제1 블록(BCT층)(B1), 레지스트액의 도포 처리를 행하기 위한 제2 블록(COT층)(B2), 레지스트막의 상층측에 형성되는 반사 방지막의 형성 처리를 행하기 위한 제3 블록(TCT층)(B3), 현상 처리를 행하기 위한 제4, 제5 블록(DEV층)(B4, B5)을 밑에서부터 차례로 적층해서 구성되어 있다.As shown in Fig. 2, the processing block S2 includes a first block (BCT layer) B1 for forming an antireflection film on the lower layer side of the resist film, A third block (TCT layer) B3 for performing a process of forming an antireflection film on the upper layer side of the resist film, a fourth block (COT layer) And blocks (DEV layers) B4 and B5 are stacked in order from the bottom.

상기 제1 블록(BCT층)(B1)과 제3 블록(TCT층)(B3)은, 각각 반사 방지막을 형성하기 위한 약액을 스핀 코팅에 의해 도포하는 도포부를 3개 포함한 액 처리 모듈(30)과, 이 액 처리 모듈(30)에 의해 행해지는 처리의 전처리 및 후처리를 행하기 위한 가열·냉각 처리 모듈(40)과, 액 처리 모듈(30)과, 가열·냉각 처리 모듈(40)과의 사이에 설치되어, 이들 사이에서 웨이퍼(W)의 전달을 행하는 기판 반송 수단인 반송 기구(A1, A3)를 구비하고 있다(도 3 참조).Each of the first block (BCT layer) B1 and the third block (TCT layer) B3 includes a solution processing module 30 including three coating sections for applying a chemical solution for forming an antireflection film by spin coating, A heat and cooling processing module 40, a liquid processing module 30, a heating and cooling processing module 40, and a heat and cooling processing module 40 for performing a pre-process and a post-process of the process performed by the liquid process module 30 And transporting mechanisms A1 and A3 which are substrate transfer means for transferring the wafer W therebetween (see Fig. 3).

제2 블록(COT층)(B2)에 있어서는, 상기 약액이 레지스트액이며, 소수화 처리 유닛이 내장되는 것을 제외하면 마찬가지의 구성이다. 한편, 제4, 제5 처리 블록(DEV층)(B4, B5)에 대해서는, 각 DEV층(B4, B5) 내에 현상 유닛이 배치되어 있다. 그리고 DEV층(B4, B5) 내에는, 이들 현상 유닛으로 웨이퍼(W)를 반송하기 위한 반송 기구(A4, A5)가 설치되어 있다(도 3 참조). 또한, 처리 블록(S2)에 있어서의 반송 기구(A1 내지 A5)의 반송로에 관해서 제1 내지 제5 블록(B1 내지 B5)과 대향하는 부위에는, 각각 가열·냉각 처리 모듈(40)을 적층하는 선반 유닛(U1 내지 U4)이 설치되어 있다. 또한 처리 블록(S2)에는, 도 1 및 도 3에 도시한 바와 같이 선반 유닛(U5)이 설치되고, 이 선반 유닛(U5)의 각 부끼리의 사이에서는 선반 유닛(U5)의 근방에 설치된 승강 가능한 반송 기구(E)에 의해 웨이퍼(W)가 반송된다.In the second block (COT layer) (B2), the chemical solution is a resist solution, and a hydrophobic processing unit is incorporated therein. On the other hand, with respect to the fourth and fifth processing blocks (DEV layers) B4 and B5, the developing units are disposed in the respective DEV layers B4 and B5. In the DEV layers B4 and B5, transport mechanisms A4 and A5 for transporting the wafers W to the developing units are provided (see Fig. 3). The heating and cooling processing module 40 is stacked on the conveying path of the conveying mechanisms A1 to A5 in the processing block S2 at portions opposed to the first to fifth blocks B1 to B5, The shelf units U1 to U4 are provided. 1 and 3, the processing block S2 is provided with a shelf unit U5, and between the respective portions of the shelf unit U5, the shelf unit U5 is raised and lowered in the vicinity of the shelf unit U5 The wafer W is carried by the transporting mechanism E as much as possible.

또, 선반 유닛(U5)에는, 도 3에 도시한 바와 같이 밑에서부터 차례로 전달 유닛(TCP1, TRS3, CPL11, CPL2, BF2, CPL3, BF3), 전달 유닛(CPL4, TRS4)이 적층되어 있다.3, the transfer units TCP1, TRS3, CPL11, CPL2, BF2, CPL3, BF3 and the transfer units CPL4, TRS4 are stacked in this order from the bottom to the shelf unit U5.

한편, COT층(B2)의 상부에는 선반 유닛(U5)에 설치된 전달 유닛(CPL11)으로부터 후술하는 선반 유닛(U6)에 설치된 도포 후의 웨이퍼(W)를 적재하는 제1 적재부(TRS-COT)로 웨이퍼(W)를 직접 반송하기 위한 전용 반송 수단인 셔틀 아암(F)이 설치되어 있다(도 3 참조). 레지스트막이나 또한 반사 방지막이 형성된 웨이퍼(W)는, 반송 기구(E)에 의해 전달 유닛(BF2이나 TRS3)을 통해 전달 유닛(CPL11)으로 전달되고, 여기에서 셔틀 아암(F)에 의해 선반 유닛(U6)의 제1 적재부(TRS-COT)로 직접 반송되어, 인터페이스 블록(S3)에 도입되게 된다.On the other hand, on the upper part of the COT layer B2, a first loading unit (TRS-COT) for loading the coated wafer W provided on the shelf unit U6 described later from the transfer unit CPL11 provided on the shelf unit U5, A shuttle arm F as a dedicated carrying means for directly carrying the wafers W is provided (see Fig. 3). The wafer W on which the resist film and the antireflection film are formed is transferred to the transfer unit CPL11 via the transfer unit BF2 or TRS3 by the transfer mechanism E and is transferred by the shuttle arm F to the lathe unit (TRS-COT) of the U6, and is introduced to the interface block S3.

인터페이스 블록(S3)의 중앙부에는, 레지스트액의 도포 후의 웨이퍼(W)를 적재하는 제1 적재부(TRS-COT), 현상 전의 웨이퍼(W)를 적재하는 제2 적재부(TRS-DEV), 웨이퍼(W)를 대기시키는 버퍼부(BFA, BFB), 복수 예를 들어 4단의 웨이퍼 냉각부(ICPL)[이하에 냉각부(ICPL)라고 함] 및 복수 예를 들어 2단의 웨이퍼 전달부(TRS)를 적층하는 선반 유닛(U6)이 배치되어 있다. 또, 냉각부(ICPL)에 있어서, 노광 장치의 오버레이(overlay) 정밀도에 영향을 주지 않도록 하기 위해, 웨이퍼(W)는 소정의 온도 예를 들어 23℃로 냉각된다. 또, 도면에서는 복수의 버퍼부(BFA, BFB)를 나타내지만, 버퍼부는 1개라도 좋다.A first loading section TRS-COT for loading the wafer W after application of the resist solution, a second loading section TRS-DEV for loading the wafer W before development, A plurality of buffer units BFA and BFB for waiting the wafer W, a plurality of wafer cooling units ICPL (hereinafter referred to as cooling units ICPL) and a plurality of wafer transfer units ICPL And a shelf unit U6 for stacking the tray units TRS. Further, in the cooling section ICPL, the wafer W is cooled to a predetermined temperature, for example, 23 DEG C so as not to affect the overlay accuracy of the exposure apparatus. Although the figure shows a plurality of buffer units BFA and BFB, one buffer unit may be used.

또한, 선반 유닛(U6)을 사이에 둔, 장치의 정면 및 이면 방향(X 방향)의 양측에는 제1 기판 반송 기구(60A)[이하에 제1 반송 기구(60A)라고 함]와 제2 기판 반송 기구(60B)[이하에 제2 반송 기구(60B)라고 함]가 대향해서 배치되어 있다. 여기에서는, 제1 반송 기구(A)는 장치의 정면측(도 5에 있어서의 좌측)에 배치되고, 제2 반송 기구(60B)는 장치의 이면측(도 5에 있어서의 우측)에 배치되어 있다. 이들 제1 반송 기구(60A)와 제2 반송 기구(60B)는, 각각이 선반 유닛(U6)에 대하여 웨이퍼(W)의 전달이 가능하며, 한편 예를 들어 제1 반송 기구(60A)가 노광 블록(S4)에 설치된 기판 전달부인 전달대(도시하지 않음)에 대하여 웨이퍼(W)의 전달이 가능하게 형성되어 있다. 또, 인터페이스 블록(S)에 있어서의 선반 유닛(U)과 제1 반송 기구(60A) 및 제2 반송 기구(60B)의 천장부에는 필터 유닛(FFU)이 설치되어 있고, 필터 유닛(FFU)에 의해 청정화된 공기가 인터페이스 블록(S) 내에 다운플로우에 의해 공급되도록 되어 있다.A first substrate transport mechanism 60A (hereinafter referred to as a first transport mechanism 60A) and a second substrate transport mechanism 60A (hereinafter referred to as a second substrate transport mechanism) are provided on both sides of the front and back directions (X direction) And a transport mechanism 60B (hereinafter referred to as a second transport mechanism 60B) are disposed facing each other. Here, the first transport mechanism A is disposed on the front side (left side in Fig. 5) of the apparatus and the second transport mechanism 60B is disposed on the back side (right side in Fig. 5) have. Each of the first and second transport mechanisms 60A and 60B is capable of transferring the wafer W to the lathe unit U6 while the first transport mechanism 60A is exposed (Not shown) that is a substrate transfer unit provided in the block S4 so that the transfer of the wafer W is possible. A filter unit FFU is provided on the ceiling portion of the shelf unit U in the interface block S and the first and second transport mechanisms 60A and 60B and is connected to the filter unit FFU So that the purified air is supplied to the interface block S by the down flow.

제1 반송 기구(60A)와 제2 반송 기구(60B)는, 각각 마찬가지로 구성되어 있고, 인터페이스 블록(S3)과 처리 블록(S2)의 구획벽(50)측에 설치되어 있다(도 1, 도 4 및 도 5 참조). 다음에, 이들 제1 반송 기구(60A)와 제2 반송 기구(60B)의 구조에 대해서, 제1 반송 기구(60A)를 대표로 하여 설명한다.The first transport mechanism 60A and the second transport mechanism 60B are similarly configured and are provided on the side of the partition wall 50 between the interface block S3 and the processing block S2 4 and Fig. 5). Next, the structures of the first transport mechanism 60A and the second transport mechanism 60B will be described as a representative example of the first transport mechanism 60A.

제1 반송 기구(60A)는, 도 6에 도시한 바와 같이, 인터페이스 블록(S3)과 처리 블록(S2)의 구획벽(50)측에 배치된 좌우 한 쌍의 연직 가이드 레일(61)에 미끄럼 이동 가능하게 장착되는 승강대(62)와, 승강대(62)의 상부에 수평 회전부(63)를 통해 장착되는 베이스부(64)와, 베이스부(64) 위에 수평의 직선 방향으로 이동 가능하게 설치되는 포크 형상의 아암(65)과, 승강대(62)를 승강시키는 승강 구동 기구(66)를 구비하고 있다. 이 경우, 승강 구동 기구(66)는 구동 모터(66a)에 의해 구동되는 구동 풀리(66b)와, 종동 풀리(66c)와, 구동 풀리(66b)와 종동 풀리(66c)에 걸쳐지는 타이밍 벨트(66d)를 구비하고, 타이밍 벨트(66d)에 설치되는 브래킷(66e)을 통해 승강대(62)가 연결되어 있다. 또, 승강 구동 기구(66)를 볼 나사 기구로 형성해도 좋다.The first transport mechanism 60A is provided with a pair of vertical guide rails 61 disposed on the side of the partition wall 50 between the interface block S3 and the processing block S2, A base portion 64 mounted on the upper portion of the platform 62 through a horizontal rotation portion 63 and a base portion 64 provided on the base portion 64 so as to be movable in a horizontal straight line direction A fork-shaped arm 65, and a lifting and lowering drive mechanism 66 for lifting and lowering the platform 62. [ In this case, the lifting and lowering drive mechanism 66 includes a drive pulley 66b driven by a drive motor 66a, a driven pulley 66c, a timing belt (not shown) spanning the drive pulley 66b and the driven pulley 66c 66d and a platform 62 is connected via a bracket 66e provided on the timing belt 66d. The elevation drive mechanism 66 may be formed of a ball screw mechanism.

상기와 같이 구성되는 제1 반송 기구(60A)에 있어서의 각 구동부 즉 구동 모터(66a), 수평 회전부(63) 및 아암(65)의 구동부는, 도 1에 도시한 외부의 제어부(110)에 의해 제어되고 있고, 제어부(110)로부터의 신호에 의해 구동된다.The driving parts of the respective driving parts, that is, the driving motor 66a, the horizontal rotating part 63 and the arm 65 in the first carrying mechanism 60A configured as described above are connected to the external control part 110 shown in Fig. 1 And is driven by a signal from the control unit 110. [

외부의 제어부(110)는 제어 컴퓨터(100)에 내장되어 있고, 제어 컴퓨터(100)는 제어 컴퓨터(100)에 제어 프로그램을 실행시키는 소프트웨어가 기억된 컴퓨터 판독 가능한 기억 매체가 구비되어 있고, 제어 프로그램을 기초로 하여 상기 각 부에 제어 신호를 출력하도록 구성되어 있다. 또한, 제어 프로그램은 하드 디스크, 콤팩트 디스크, 플래시 메모리, 플렉시블 디스크, 메모리 카드 등의 기억 매체에 저장되고, 이들 기억 매체로부터 제어 컴퓨터(100)에 인스톨되어 사용된다.The external control unit 110 is incorporated in the control computer 100. The control computer 100 is provided with a computer readable storage medium in which software for executing a control program is stored in the control computer 100, And outputs the control signal to each of the units. The control program is stored in a storage medium such as a hard disk, a compact disk, a flash memory, a flexible disk, a memory card and the like, and is installed and used in the control computer 100 from these storage media.

상기와 같이 구성되는 제1 및 제2 반송 기구(60A, 60B)는 연직 방향(Z 방향), 수평의 직교 방향(X, Y 방향) 및 수평 회전 방향(θ 방향)으로 이동 및 회전 가능하게 형성된다. 따라서, 제1 및 제2 반송 기구(60A, 60B)는 선반 유닛(U6)의 각층의 제1 적재부(TRS-COT), 제2 적재부(TRS-DEV), 버퍼부(BFA, BFB)[이하에, 버퍼부(BF)라고 함], 복수 예를 들어 4단의 냉각부(ICPL) 및 복수 예를 들어 2단의 웨이퍼 전달부(TRS)에 대하여 웨이퍼(W)를 전달할 수 있는 동시에, 노광 블록(S4)의 전달대(도시하지 않음)에 대하여 웨이퍼(W)의 반송 및 수취가 가능하다. 이에 의해, 제1 및 제2 반송 기구(60A, 60B)가 웨이퍼(W)의 반송 공정을 전후로 분담하여, 도포 후의 웨이퍼(W)를 제1 적재부(TRS-COT)로부터 순서대로 버퍼부(BF), 냉각부(ICPL), 노광 블록(S4)으로 반송하고, 노광 블록(S4)으로부터 수취한 노광 후의 현상 전의 웨이퍼(W)를 제2 적재부(TRS-DEV)로 반송할 수 있다.The first and second transport mechanisms 60A and 60B configured as described above are configured to be movable and rotatable in the vertical direction (Z direction), the horizontal orthogonal direction (X, Y direction) and the horizontal rotation direction do. Thus, the first and second transport mechanisms 60A and 60B are provided with the first loading section TRS-COT, the second loading section TRS-DEV, the buffer sections BFA and BFB of each layer of the lathe unit U6, (Hereinafter referred to as a buffer portion BF), a plurality of wafers W can be transferred to a plurality of cooling portions ICPL and a plurality of wafer transfer portions TRS in two stages, for example, , And the transfer block (not shown) of the exposure block S4. Thus, the first and second transport mechanisms 60A and 60B share the transfer process of the wafer W back and forth so that the wafer W after application is sequentially transferred from the first loading section TRS-COT to the buffer section BF), the cooling section ICPL and the exposure block S4 and the unprocessed wafer W received from the exposure block S4 after the exposure can be transferred to the second loading section TRS-DEV.

다음에, 인터페이스 블록(S3)에 있어서의 웨이퍼(W)의 반송 공정을, 도 8 내지 도 11을 참조해서 설명한다.Next, the process of conveying the wafer W in the interface block S3 will be described with reference to Figs. 8 to 11. Fig.

<제1 실시 형태>&Lt; First Embodiment >

도 8은 제1 반송 기구(60A)를 노광 블록(S4)에 대한 웨이퍼(W)의 반송, 즉 노광 블록(S4)에 대한 웨이퍼(W)의 반입 및 반출 전용으로 한 경우다. 이 제1 실시 형태에 있어서는, 처리 블록(S2)의 도포 처리부에서 처리된 도포 후의 웨이퍼(W)가 제1 적재부(TRS-COT)로 반입되어 적재되면, 제2 반송 기구(60B)가 제1 적재부(TRS-COT)로부터 웨이퍼(W)를 수취해서 버퍼부(BF)로 반송하고(S-1), 버퍼부(BF)로부터 수취한 웨이퍼(W)를 냉각부(ICPL)로 반송한다(S-2). 냉각부(ICPL)에 의해 소정의 온도로 냉각된 웨이퍼(W)는, 제1 반송 기구(60A)에 의해 수취되어 노광 블록(S4)의 전달대(EIF-IN)로 반송된다(S-3). 노광 블록(S4)의 노광 장치에 의해 노광 처리된 웨이퍼(W)는, 제1 반송 기구(60A)에 의해 노광 블록(S4)의 전달대(EIF-OUT)로부터 수취되어 제2 적재부(TRS-DEV)로 반송된다(S-4). 제2 적재부(TRS-DEV)로 반송된 웨이퍼(W)는 처리 블록(S2)의 반송 기구(A1)에 의해 제1 블록(DEV층)(B1)에서 현상 처리가 실시된다.8 shows the case where the first transport mechanism 60A is dedicated to carrying the wafer W to the exposure block S4, that is, to carry the wafer W in and out of the exposure block S4. In this first embodiment, when the coated wafer W processed in the coating processing section of the processing block S2 is carried into the first loading section TRS-COT and stacked, the second transporting mechanism 60B is moved (S-1), and transfers the wafer W received from the buffer unit BF to the cooling unit ICPL (S-2). The wafer W cooled to a predetermined temperature by the cooling section ICPL is received by the first transport mechanism 60A and transported to the transport block EIF-IN of the exposure block S4 (S-3 ). The wafer W subjected to the exposure processing by the exposure apparatus in the exposure block S4 is received from the transport block EIF-OUT of the exposure block S4 by the first transport mechanism 60A and is transported to the second loading section TRS -DEV) (S-4). The wafer W transferred to the second loading section TRS-DEV is subjected to development processing in the first block (DEV layer) B1 by the transfer mechanism A1 of the processing block S2.

제1 실시 형태에 따르면, 노광 블록(S4)의 전달대가 상하로 배치되는 경우에 대응해서 제1 반송 기구(60A)에 의해 노광 블록(S4)에 대한 웨이퍼(W)의 반입 및 수취를 행할 수 있다.According to the first embodiment, in response to the case where the transfer block of the exposure block S4 is arranged in the upper and lower positions, the wafer W can be carried in and taken out of the exposure block S4 by the first transport mechanism 60A have.

<제2 실시 형태>&Lt; Second Embodiment >

도 9는 제2 반송 기구(60B)를 노광 블록(S4)에 대한 웨이퍼(W)의 반송, 즉 노광 블록(S4)에 대한 웨이퍼(W)의 반입 및 반출 전용으로 한 경우다. 이 제2 실시 형태에 있어서는, 처리 블록(S2)의 도포 처리부에서 처리된 도포 후의 웨이퍼(W)가 제1 적재부(TRS-COT)로 반입되어 적재되면, 제1 반송 기구(60A)가 제1 적재부(TRS-COT)로부터 웨이퍼(W)를 수취해서 버퍼부(BF)로 반송하고(S-1), 버퍼부(BF)로부터 수취한 웨이퍼(W)를 냉각부(ICPL)로 반송한다(S-2). 냉각부(ICPL)에 의해 소정의 온도로 냉각된 웨이퍼(W)는, 제2 반송 기구(60B)에 의해 수취되어 노광 블록(S4)의 전달대(EIF-IN)로 반송된다(S-3). 노광 블록(S4)의 노광 장치에 의해 노광 처리된 웨이퍼(W)는, 제2 반송 기구(60B)에 의해 노광 블록(S4)의 전달대(EIF-OUT)로부터 수취되어 제2 적재부(TRS-DEV)로 반송된다(S-4). 제2 적재부(TRS-DEV)로 반송된 웨이퍼(W)는 처리 블록(S2)의 반송 기구(A1)에 의해 제1 블록(DEV층)(B1)에서 현상 처리가 실시된다.9 shows the case where the second transport mechanism 60B is dedicated to carrying the wafer W to the exposure block S4, that is, to carry the wafer W in and out of the exposure block S4. In this second embodiment, when the coated wafer W processed in the coating processing section of the processing block S2 is carried into the first loading section TRS-COT and loaded, the first transporting mechanism 60A (S-1), and transfers the wafer W received from the buffer unit BF to the cooling unit ICPL (S-2). The wafer W cooled to a predetermined temperature by the cooling section ICPL is received by the second transport mechanism 60B and transported to the transport block EIF-IN of the exposure block S4 (S-3 ). The wafer W exposed by the exposure apparatus in the exposure block S4 is received from the transfer block EIF-OUT of the exposure block S4 by the second transport mechanism 60B and is transported to the second loading section TRS -DEV) (S-4). The wafer W transferred to the second loading section TRS-DEV is subjected to development processing in the first block (DEV layer) B1 by the transfer mechanism A1 of the processing block S2.

제2 실시 형태에 따르면, 노광 블록(S4)의 전달대가 상하로 배치되는 경우에 대응해서 제2 반송 기구(60B)에 의해 노광 블록(S4)에 대한 웨이퍼(W)의 반입 및 수취를 행할 수 있다.According to the second embodiment, in accordance with the case where the transfer block of the exposure block S4 is arranged in the upper and lower positions, the wafer W can be carried in and taken out of the exposure block S4 by the second transport mechanism 60B have.

<제3 실시 형태>&Lt; Third Embodiment >

도 10은 노광 블록(S4)의 전달대가 노광 블록(S4)의 좌우에 배치되는 경우에 대응한 웨이퍼(W)의 반송 공정을 도시한다. 본 제3 실시 형태에 있어서는, 처리 블록(S2)의 도포 처리부에서 처리된 도포 후의 웨이퍼(W)가 제1 적재부(TRS-COT)로 반입되어 적재되면, 제2 반송 기구(60B)가 제1 적재부(TRS-COT)로부터 웨이퍼(W)를 수취해서 버퍼부(BF)로 반송한다(S-1). 다음에, 제1 반송 기구(60A)가 버퍼부(BF)로부터 수취한 웨이퍼(W)를 냉각부(ICPL)로 반송한다(S-2). 냉각부(ICPL)에 의해 소정의 온도로 냉각된 웨이퍼(W)는, 제1 반송 기구(60A)에 의해 수취되어 노광 블록(S4)의 전달대(EIF-IN)로 반송된다(S-3). 노광 블록(S4)의 노광 장치에 의해 노광 처리된 웨이퍼(W)는, 제2 반송 기구(60B)에 의해 노광 블록(S4)의 전달대(EIF-OUT)로부터 수취되어 제2 적재부(TRS-DEV)로 반송된다(S-4). 제2 적재부(TRS-DEV)로 반송된 웨이퍼(W)는 처리 블록(S2)의 반송 기구(A1)에 의해 제1 블록(DEV층)(B1)에서 현상 처리가 실시된다.10 shows a process of transporting the wafer W corresponding to the case where the transfer block of the exposure block S4 is disposed on the left and right sides of the exposure block S4. In the third embodiment, when the coated wafer W processed in the coating processing section of the processing block S2 is carried into the first loading section TRS-COT and stacked, the second transporting mechanism 60B is moved 1 transfer unit TRS-COT to transfer the wafer W to the buffer unit BF (S-1). Next, the first transfer mechanism 60A transfers the wafer W received from the buffer unit BF to the cooling unit ICPL (S-2). The wafer W cooled to a predetermined temperature by the cooling section ICPL is received by the first transport mechanism 60A and transported to the transport block EIF-IN of the exposure block S4 (S-3 ). The wafer W exposed by the exposure apparatus in the exposure block S4 is received from the transfer block EIF-OUT of the exposure block S4 by the second transport mechanism 60B and is transported to the second loading section TRS -DEV) (S-4). The wafer W transferred to the second loading section TRS-DEV is subjected to development processing in the first block (DEV layer) B1 by the transfer mechanism A1 of the processing block S2.

상기 제1 내지 제3 실시 형태에 따르면, 인터페이스 블록(S3)은 도포 후의 웨이퍼(W) 또는 노광 후의 웨이퍼(W)를 적재하는 제1 및 제2 적재부(TRS-COT, TRS-DEV), 웨이퍼(W)를 대기시키는 버퍼부(BF), 냉각부(ICPL) 및 웨이퍼 전달부(TRS)를 적층하는 선반 유닛(U6)과, 선반 유닛(U6)을 사이에 둔 양측에 배치되어, 각각이 선반 유닛(U6)에 대하여 웨이퍼(W)의 전달이 가능하며, 한쪽이 노광 블록(S4)에 대하여 웨이퍼(W)의 전달이 가능하게 형성되는 제1 반송 기구(60A) 및 제2 반송 기구(60B)를 구비함으로써, 인터페이스 블록(S3) 내에 배치되는 선반 유닛(U6) 및 제1 및 제2 반송 기구(60A, 60B)의 점유 공간을 작게 할 수 있다. 또한, 선반 유닛(U6)을 사이에 둔 양측에 제1 반송 기구(60A)와 제2 반송 기구(60B)를 배치함으로써, 노광 블록(S4)에 있어서의 전달대의 배치 위치에 대응시켜서 웨이퍼(W)의 전달이 가능해진다.According to the first to third embodiments, the interface block S3 includes first and second loading sections TRS-COT and TRS-DEV for loading the wafer W after the coating or the wafer W after exposure, A shelf unit U6 for stacking a buffer unit BF for waiting the wafer W, a cooling unit ICPL and a wafer transfer unit TRS, and a shelf unit U6 disposed on both sides of the shelf unit U6, A first transport mechanism 60A and a second transport mechanism 60B capable of transferring the wafer W to the lathe unit U6 and capable of transferring the wafer W to one side of the exposure block S4, It is possible to reduce the space occupied by the shelf unit U6 and the first and second transport mechanisms 60A and 60B disposed in the interface block S3. The first transport mechanism 60A and the second transport mechanism 60B are disposed on both sides of the lathe unit U6 so that the wafer W is transported in correspondence with the position of the transfer block in the exposure block S4 Can be transmitted.

또한, 제1 반송 기구(60A) 및 제2 반송 기구(60B)가 반송 공정을 전후로 분담하여, 도포 후의 웨이퍼(W)를, 제1 적재부(TRS-COT)로부터 순서대로 버퍼부(BF), 냉각부(ICPL), 노광 블록(S4)으로 반송하고, 노광 블록(S4)으로부터 수취한 웨이퍼(W)를, 제2 적재부(TRS-DEV)로 반송함으로써, 웨이퍼(W)의 반송을 효율적으로 행할 수 있어, 처리량의 향상이 도모된다.The first transfer mechanism 60A and the second transfer mechanism 60B share the transfer step back and forth so that the wafer W after the application is transferred from the first loading part TRS- The cooling unit ICPL and the exposure block S4 and the wafer W received from the exposure block S4 is transferred to the second loading unit TRS-DEV to transfer the wafer W So that the throughput can be improved.

<제4 실시 형태>&Lt; Fourth Embodiment &

도 11은 본 발명에 관한 기판 처리 장치의 제4 실시 형태에 있어서의 인터페이스 블록(S3A)의 개략 평면도, 도 12는 제4 실시 형태에 있어서의 인터페이스 블록(S3A)의 개략 단면도를 도시한다.Fig. 11 is a schematic plan view of the interface block S3A in the fourth embodiment of the substrate processing apparatus according to the present invention, and Fig. 12 is a schematic sectional view of the interface block S3A in the fourth embodiment.

제4 실시 형태는, 인터페이스 블록 내의 선반 유닛과 반송 기구의 이동 궤도가 겹치는 경우를 회피하도록 한 경우다.The fourth embodiment is a case in which the movement trajectories of the shelf unit in the interface block and the transport mechanism are overlapped.

제4 실시 형태에 있어서의 인터페이스 블록(S3A)은, 도 11 및 도 12에 도시한 바와 같이, 도포 후의 웨이퍼(W)를 적재하는 제1 적재부(TRS-COT), 현상 전의 기판을 적재하는 제2 적재부(TRS-DEV), 웨이퍼(W)를 대기시키는 버퍼부(BFA, BFB) 및 제1 웨이퍼 전달부(TRSA)를 적층하는 상측 선반 유닛(UA)과, 상측 선반 유닛(UA)의 연직 하에서 X 방향 안쪽으로 치우쳐 배치되어, 제2 웨이퍼 전달부(TRSB)와 냉각부(ICPL)를 적층하는 하측 선반 유닛(UB)을 구비한다.As shown in Figs. 11 and 12, the interface block S3A of the fourth embodiment includes a first loading portion TRS-COT for loading a wafer W after coating, a second loading portion TRS- An upper shelf unit UA for stacking a first wafer transfer unit TRSA and a buffer unit BFA for waiting the wafer W and a first wafer transfer unit TRSA; And a lower shelf unit UB which is disposed in the X direction inwardly under the vertical position of the first wafer transfer unit TRSB and the cooling unit ICPL.

또한, 인터페이스 블록(S3A)은 도 11 및 도 12에 도시한 바와 같이, 상측 선반 유닛(UA) 및 하측 선반 유닛(UB)을 사이에 둔 장치의 정면 및 이면 방향(X 방향)의 양측 중 한쪽 즉 X 방향 전방측(도 12에 있어서의 좌측)에 배치되어, 상측 선반 유닛(UA)에 대하여 웨이퍼(W)의 전달이 가능하게 형성되는 제1 기판 반송 기구(60C)[이하에 제1 반송 기구(60C)라고 함]와, 상측 선반 유닛(UA) 및 하측 선반 유닛(UB)을 사이에 둔 양측 중 다른 쪽 즉 X 방향 안쪽(도 12에 있어서의 우측)에 배치되어, 하측 선반 유닛(UB)에 대하여 웨이퍼(W)의 전달이 가능하게 형성되는 제2 기판 반송 기구(60D)[이하에 제2 반송 기구(60D)라고 함]와, 하측 선반 유닛(UB)에 대하여 웨이퍼(W)의 전달이 가능하게 형성되는 동시에, 노광 블록(S4)에 대하여 웨이퍼(W)의 반송 및 수취가 가능하게 형성되는 제3 기판 반송 기구(60E)[이하에 제3 반송 기구(60E)라고 함]를 구비한다.11 and 12, the interface block S3A is configured such that one of both sides in the front and back direction (X direction) of the apparatus sandwiched between the upper shelf unit UA and the lower shelf unit UB A first substrate transport mechanism 60C (hereinafter, referred to as &quot; first substrate transport mechanism &quot;) which is disposed on the front side in the X direction (left side in Fig. 12) and in which the wafer W can be transferred to the upper shelf unit UA (The right side in Fig. 12) of the upper shelf unit UA and the lower shelf unit UB, and the lower shelf unit UC A second substrate transport mechanism 60D (hereinafter referred to as a second transport mechanism 60D) capable of transferring the wafer W to the lower shelf units UB and UB, Which is formed so as to be capable of transferring the wafer W to and from the exposure block S4, And a transport mechanism 60E (hereinafter referred to as a third transport mechanism 60E).

제4 실시 형태에 있어서, 제1 반송 기구(60C) 및 제2 반송 기구(60D)는 상기 제1 및 제2 반송 기구(60A, 60B)와 같은 구조이며, 연직 방향(Z 방향), 수평의 직교 방향(X, Y 방향) 및 수평 회전 방향(θ 방향)으로 이동 및 회전 가능하게 형성된다. 또, 제2 반송 기구(60D)는 처리 블록(S2)과 인터페이스 블록(S3A)의 구획벽(50)에 배치되는 연직 가이드 레일(61)을 따라 승강시키지 않고, 인터페이스 블록(S3A)의 이면측의 측벽(50A)에 배치되는 가이드 레일을 따라 승강시키는 동시에, 수평 회전 방향(θ 방향)으로 이동 및 회전 가능하게 해도 좋다. 이와 같이 구성함으로써, 제2 반송 기구(60D)를 Z, X 방향 및 θ 방향만 이동 가능하게 형성할 수 있다.In the fourth embodiment, the first transport mechanism 60C and the second transport mechanism 60D have the same structure as the first and second transport mechanisms 60A and 60B and have a vertical (Z) (X, Y directions) and a horizontal rotation direction (? Direction). The second transport mechanism 60D does not move up and down along the vertical guide rail 61 disposed in the processing block S2 and the partition wall 50 of the interface block S3A but on the reverse side of the interface block S3A And can be moved and rotated in the horizontal rotation direction (? Direction) while raising and lowering along guide rails disposed on the side wall 50A of the main body 50A. With this configuration, the second transport mechanism 60D can be formed so as to be movable only in the Z, X, and? Directions.

제3 반송 기구(60E)는, 도 11 및 도 12에 도시한 바와 같이, 인터페이스 블록(S3)의 저부에 부설되는 서로 평행한 수평 가이드 레일(70) 위에 이동 가능하게 장착되는 지주 기부(71)와, 이 지주 기부(71)에 내장되는 승강 기구(도시하지 않음)에 의해 승강 가능한 승강대(72)와, 승강대(62)에 내장되는 이동 기구(도시하지 않음)에 의해 수평 직교 방향(X, Y 방향) 및 수평 회전 방향(θ 방향)으로 이동 및 회전 가능하게 형성되는 아암(73)을 구비하고 있다.11 and 12, the third transport mechanism 60E includes a holding base portion 71 movably mounted on horizontal guide rails 70 parallel to each other laid on the bottom of the interface block S3, A platform 72 capable of being elevated and lowered by a lifting mechanism (not shown) built in the holding base 71 and a moving mechanism (not shown) incorporated in the platform 62. [ Y direction) and a horizontal rotation direction (? Direction).

상기와 같이 구성되는 제1 반송 기구(60C), 제2 반송 기구(60D) 및 제3 반송 기구(60E)의 구동부는, 상기 외부의 제어부(110)에 의해 제어되고 있고, 제어부(110)로부터의 신호에 의해 구동된다.The driving sections of the first, second, and third transport mechanisms 60C, 60D, and 60E configured as described above are controlled by the external control section 110, As shown in FIG.

이에 의해 제1 반송 기구(60C)는 상측 선반 유닛(UA)의 제1 적재부(TRS-COT), 제2 적재부(TRS-DEV), 버퍼부(BFA, BFB)[이하에, 버퍼부(BF)라고 함] 및 제1 웨이퍼 전달부(TRSA)에 대하여 웨이퍼(W)의 전달이 가능하게 형성된다. 또한, 제2 반송 기구(60D)는 하측 선반 유닛(UB)의 제2 웨이퍼 전달부(TRSB)와 복수의 냉각부(ICPL)에 대하여 웨이퍼(W)를 전달할 수 있다. 또한, 제3 반송 기구(60E)는 하측 선반 유닛(UB)의 제2 웨이퍼 전달부(TRSB)와, 상측 선반 유닛(UA)의 하부로 이동해서 복수의 냉각부(ICPL) 및 노광 블록(S4)의 전달대에 대하여 웨이퍼(W)를 전달할 수 있다.The first transport mechanism 60C is connected to the first loading unit TRS-COT, the second loading unit TRS-DEV and the buffer units BFA and BFB of the upper shelf units UA (Hereinafter referred to as a first wafer transfer section BF) and the first wafer transfer section TRSA. The second transport mechanism 60D can transfer the wafer W to the second wafer transfer unit TRSB of the lower shelf unit UB and the plurality of cooling units ICPL. The third transport mechanism 60E moves to the lower portion of the second wafer transfer unit TRSB of the lower shelf unit UB and the upper shelf unit UA to form a plurality of cooling units ICPL and exposure blocks S4 The wafer W can be transferred to the transfer zone of the wafer W.

다음에, 제4 실시 형태의 웨이퍼(W)의 반송 공정에 대해서, 도 13에 도시하는 흐름도를 참조해서 설명한다. 본 제4 실시 형태에 있어서는, 처리 블록(S2)의 도포 처리부에서 처리된 도포 후의 웨이퍼(W)가 제1 적재부(TRS-COT)로 반입되어서 적재되면, 제1 반송 기구(60C)가, 제1 적재부(TRS-COT)로부터 웨이퍼(W)를 수취해서 버퍼부(BF)(BF-IN)로 반송한다(S-11). 다음에, 제1 반송 기구(60C)가 버퍼부(BF)(BF-OUT)로부터 웨이퍼(W)를 수취하여, 제1 웨이퍼 전달부(TRSA)로 반송한다(S-12). 웨이퍼(W)가 제1 웨이퍼 전달부(TRSA)로 반송되면, 제2 반송 기구(60D)가 제1 웨이퍼 전달부(TRSA)로부터 웨이퍼(W)를 수취하여, 냉각부(ICPL)로 반송한다(S-13). 냉각부(ICPL)에 의해 소정의 온도로 냉각된 웨이퍼(W)는, 제3 반송 기구(60E)에 의해 수취되어 노광 블록(S4)의 전달대(EIF-IN)로 반송된다(S-14). 노광 블록(S4)의 노광 장치에 의해 노광 처리된 웨이퍼(W)는, 제3 반송 기구(60E)에 의해 노광 블록(S4)의 전달대(EIF-OUT)로부터 수취되어 제2 웨이퍼 전달부(TRSB)로 반송된다(S-15). 제2 웨이퍼 전달부(TRSB)로 반송된 웨이퍼(W)는 제2 반송 기구(60D)에 의해 제2 적재부(TRS-DEV)로 반송된다(S-16). 제2 적재부(TRS-DEV)로 반송된 웨이퍼(W)는 처리 블록(S2)의 반송 기구(A1)에 의해 제1 블록(DEV층)(B1)에서 현상 처리가 실시된다.Next, the process of transporting the wafer W of the fourth embodiment will be described with reference to the flowchart shown in Fig. In the fourth embodiment, when the coated wafer W processed in the coating processing section of the processing block S2 is carried in and loaded in the first loading section TRS-COT, the first transport mechanism 60C is moved to the first loading section TRS- The wafer W is transferred from the first loading section TRS-COT to the buffer section BF-IN (S-11). Next, the first transfer mechanism 60C receives the wafer W from the buffer unit BF (BF-OUT) and transfers it to the first wafer transfer unit TRSA (S-12). When the wafer W is transferred to the first wafer transfer unit TRSA, the second transfer mechanism 60D receives the wafer W from the first wafer transfer unit TRSA and transfers the wafer W to the cooling unit ICPL (S-13). The wafer W cooled to a predetermined temperature by the cooling section ICPL is received by the third transport mechanism 60E and transported to the transport block EIF-IN of the exposure block S4 (S-14 ). The wafer W exposed by the exposure apparatus of the exposure block S4 is received from the transfer block EIF-OUT of the exposure block S4 by the third transport mechanism 60E and is transported to the second wafer transfer section TRSB (S-15). The wafer W transferred to the second wafer transfer section TRSB is transferred to the second loading section TRS-DEV by the second transfer mechanism 60D (S-16). The wafer W transferred to the second loading section TRS-DEV is subjected to development processing in the first block (DEV layer) B1 by the transfer mechanism A1 of the processing block S2.

제4 실시 형태에 따르면, 도포 후의 웨이퍼(W) 또는 현상 전의 웨이퍼(W)를 적재하는 제1 및 제2 적재부(TRS-COT, TRS-DEV), 웨이퍼(W)를 대기시키는 버퍼부(BF) 및 제1 웨이퍼 전달부(TRSA)를 적층하는 상측 선반 유닛(UA)과, 상측 선반 유닛(UA)의 연직 하에서 치우쳐 배치되어, 제2 웨이퍼 전달부(TRSB)와 냉각부(ICPL)를 적층하는 하측 선반 유닛(UB)과, 상측 선반 유닛(UA) 및 하측 선반 유닛(UB)을 사이에 둔 장치의 정면 및 이면 방향(X 방향)의 양측 중 한쪽에 배치되어, 상측 선반 유닛(UA)에 대하여 웨이퍼(W)의 전달이 가능하게 형성되는 제1 반송 기구(60C)와, 상측 선반 유닛(UA) 및 하측 선반 유닛(UB)을 사이에 둔 장치의 정면 및 이면 방향(X 방향)의 양측 중 다른 쪽에 배치되어, 하측 선반 유닛(UB)에 대하여 웨이퍼(W)의 전달이 가능하게 형성되는 제2 반송 기구(60D)와, 하측 선반 유닛(UB)에 대하여 웨이퍼(W)의 전달이 가능하게 형성되는 동시에, 노광 블록(S4)에 대하여 웨이퍼(W)의 반송 및 수취가 가능하게 형성되는 제3 반송 기구(60E)를 구비함으로써, 인터페이스 블록(S3A) 내에 배치되는 상측 선반 유닛(UA), 하측 선반 유닛(UB) 및 제1, 제2 및 제3 반송 기구(60C, 60D, 60E)의 점유 공간을 작게 할 수 있다.According to the fourth embodiment, the first and second stacking units TRS-COT and TRS-DEV for loading the wafer W after coating or the wafer W before development, the buffer unit for waiting the wafer W And the second wafer transfer unit TRSB and the cooling unit ICPL are disposed so as to be offset from each other in the vertical direction of the upper shelf unit UA and the upper shelf unit UA, The upper shelf unit UA and the lower shelf unit UB are stacked one on either the front side and the back side (X direction) of the apparatus between the lower shelf unit UB and the upper shelf unit UA and the lower shelf unit UB, (X direction) of a device sandwiched between the upper shelf unit UA and the lower shelf unit UB and the first conveying mechanism 60C in which the wafer W can be transferred to the upper shelf unit UA and the lower shelf unit UB, A second transport mechanism 60D disposed on the other side of both sides of the lower shelf unit UB and capable of transferring the wafer W to the lower shelf unit UB, The third transport mechanism 60E is provided so that the wafer W can be transferred to the half unit UB and the wafer W can be transported and received in the exposure block S4 The space occupied by the upper shelf unit UA, the lower shelf unit UB and the first, second and third transport mechanisms 60C, 60D and 60E disposed in the interface block S3A can be reduced.

또한, 상측 선반 유닛(UA)의 연직 하에서 치우치게 하여 하측 선반 유닛(UB)을 배치함으로써, 인터페이스 블록(S3A) 내의 선반 유닛과 반송 기구의 이동 궤도가 겹치는 것을 회피할 수 있어, 웨이퍼(W)의 반송을 효율적으로 행할 수 있다. 또한, 상측 선반 유닛(UA)과 하측 선반 유닛(UB)을 사이에 둔 양측에 제1, 제2 및 제3 반송 기구(60C, 60D, 60E)를 배치함으로써, 노광 블록(S4)에 있어서의 전달대의 배치 위치에 대응시켜서 웨이퍼(W)의 전달이 가능해진다.It is also possible to prevent the movement trajectories of the shelf unit and the transport mechanism in the interface block S3A from overlapping with each other by disposing the lower shelf units UB in the vertical position of the upper shelf units UA, The conveyance can be performed efficiently. The first, second, and third transport mechanisms 60C, 60D, and 60E are disposed on both sides of the upper shelf unit UA and the lower shelf unit UB, It is possible to transfer the wafer W in correspondence with the arrangement position of the transfer belt.

또한, 제1, 제2 및 제3 반송 기구(60C, 60D, 60E)가 반송 공정을 전후로 분담하여, 도포 후의 웨이퍼(W)를 제1 적재부(TRS-COT)로부터 순서대로 버퍼부(BF), 제1 웨이퍼 전달부(TRSA), 냉각부(ICPL), 노광 블록(S4)으로 반송하고, 노광 블록(S4)으로부터 수취한 웨이퍼(W)를 제1 웨이퍼 전달부(TRS) 및 제2 적재부(TRS-DEVB)로 반송함으로써, 웨이퍼(W)의 반송을 효율적으로 행할 수 있어, 처리량의 향상이 도모된다.The first, second, and third transport mechanisms 60C, 60D, and 60E share the transfer process before and after the transfer, and transfer the wafer W after being coated from the first loading section TRS-COT to the buffer section BF , The wafer W transferred from the exposure block S4 is transferred to the first wafer transfer part TRS and the second wafer transfer part TRS are transferred to the first wafer transfer part TRSA, the cooling part ICPL and the exposure block S4, By transporting the wafer W to the loading section TRS-DEVB, the wafer W can be efficiently transported, and the throughput can be improved.

<제5 실시 형태>&Lt; Embodiment 5 >

도 14는 본 발명에 관한 제5 실시 형태의 기판 처리 장치를 도포·현상 처리 장치에 적용한 개략 평면도, 도 15는 제5 실시 형태에 있어서의 인터페이스 블록을 도시하는 개략 단면도다.Fig. 14 is a schematic plan view of a substrate processing apparatus according to a fifth embodiment of the present invention applied to a coating and developing processing apparatus, and Fig. 15 is a schematic sectional view showing an interface block in the fifth embodiment.

제5 실시 형태의 도포·현상 처리 장치에 있어서의 캐리어 블록(S1)과 처리 블록(S2)은 상기 제1 내지 제4 실시 형태와 동일하므로, 동일 부분에는 동일한 부호를 붙여서 설명은 생략한다.The carrier block S1 and the processing block S2 in the coating and developing apparatus according to the fifth embodiment are the same as those in the first to fourth embodiments, and therefore the same parts are denoted by the same reference numerals, and a description thereof will be omitted.

제5 실시 형태에 있어서의 인터페이스 블록(S3B)은, 도 14 및 도 15에 도시한 바와 같이, 인터페이스 블록(S3B)의 중앙부에 배치되는 선반 유닛(UC)과, 선반 유닛(UC)을 사이에 둔 양측에 배치되는 제1 처리 선반 유닛(80A) 및 제2 처리 선반 유닛(80B)과, 선반 유닛(UC)과 제1 처리 선반 유닛(80A) 사이에 배치되는 제1 상부 기판 반송 기구(90A)[이하에 제1 상부 반송 기구(90A)라고 함] 및 제1 하부 기판 반송 기구(90B)[이하에 제1 하부 반송 기구(90B)라고 함]와, 선반 유닛(UC)과 제2 처리 선반 유닛(80B) 사이에 배치되는 제2 상부 기판 반송 기구(90C)[이하에 제2 상부 반송 기구(90C)라고 함] 및 제2 하부 기판 반송 기구(90D)[이하에 제2 하부 반송 기구(90D)라고 함]로 주로 구성되어 있다.14 and 15, the interface block S3B in the fifth embodiment includes a shelf unit UC arranged at the center of the interface block S3B and a shelf unit UC interposed between the shelf unit UC A first processing table unit 80A and a second processing table unit 80B disposed on both sides of the shelf unit UC and the first processing table unit 80A disposed between the shelf unit UC and the first processing table unit 80A, (Hereinafter referred to as a first upper transport mechanism 90A), a first lower substrate transport mechanism 90B (hereinafter referred to as a first lower transport mechanism 90B), a shelf unit UC and a second process A second upper substrate transport mechanism 90C (hereinafter referred to as a second upper transport mechanism 90C) and a second lower substrate transport mechanism 90D (hereinafter referred to as a second lower transport mechanism 90C) disposed between the lathe units 80B (Hereinafter referred to as a &quot; 90D &quot;).

이 경우, 선반 유닛(UC)은 인터페이스 블록(S3B)의 중앙부에 배치되어, 도포 후의 웨이퍼(W)를 적재하는 제1 적재부(TRS-COT), 현상 전의 웨이퍼(W)를 적재하는 제2 적재부(TRS-DEV), 웨이퍼(W)를 대기시키는 제1, 제2 버퍼부(BFA, BFB), 웨이퍼(W)를 소정 온도 예를 들어 23℃로 냉각하는 복수 예를 들어 4개의 웨이퍼 냉각부(ICPL)[이하에 냉각부(ICPL)라고 함] 및 웨이퍼 전달부(TRS)를 적층한 하우징으로 형성되어 있다.In this case, the lathe unit UC is disposed at the central portion of the interface block S3B and includes a first loading portion TRS-COT for loading the wafer W after application, a second loading portion TRS-COT for loading the unprocessed wafer W, The first and second buffer units BFA and BFB for waiting the wafer W and the plurality of wafers W for cooling the wafer W to a predetermined temperature, A cooling section ICPL (hereinafter referred to as a cooling section ICPL) and a wafer transfer section TRS.

제1 처리 선반 유닛(80A)은 선반 유닛(UC)을 사이에 둔 X 방향에 있어서의 양측 중 한쪽 즉 장치의 정면측(도 15에 있어서의 좌측)에 배치되어, 웨이퍼(W) 주연의 불필요한 도포막을 노광에 의해 제거하는 주변 노광부(WEE)와 노광 전의 웨이퍼(W)를 세정하는 노광 전 세정부(SRS)를 적층하는 하우징으로 형성되어 있다. 또한, 제2 처리 선반 유닛(80B)은 선반 유닛(UC)을 사이에 둔 X 방향에 있어서의 양측 중 다른 쪽 즉 장치의 이면측(도 15에 있어서의 우측)에 배치되어, 노광 후의 웨이퍼(W)를 세정하는 복수 예를 들어 3개의 노광 후 세정부(PIR)를 적층하는 하우징으로 형성되어 있다.The first processing lathe unit 80A is disposed on one side of the both sides in the X direction across the lathe unit UC, that is, on the front side of the apparatus (left side in Fig. 15) And a housing for stacking a peripheral exposure portion WEE for removing the coating film by exposure and a pre-exposure cleaning portion SRS for cleaning the wafer W before exposure. The second processing lathe unit 80B is disposed on the other side of the both sides in the X direction across the lathe unit UC, that is, on the back side of the apparatus (right side in Fig. 15) W, for example, three post-exposure cleaning parts (PIR).

제1 상부 반송 기구(90A) 및 제1 하부 반송 기구(90B)는 선반 유닛(UC)과 제1 처리 선반 유닛(UC) 사이에 있어서의 연직선 위에 배치되어, 각각 선반 유닛(UC) 및 제1 처리 선반 유닛(80A)에 대하여 웨이퍼(W)의 전달이 가능하게 형성되어 있다. 또한, 제2 상부 반송 기구(90C) 및 제2 하부 반송 기구(90D)는, 선반 유닛(UC)과 제2 처리 선반 유닛(80B) 사이에 있어서의 연직선 위에 배치되어, 각각 선반 유닛(UC) 및 제2 처리 선반 유닛(80B)에 대하여 웨이퍼(W)의 전달이 가능하게 형성되어 있다.The first upper conveying mechanism 90A and the first lower conveying mechanism 90B are disposed on the vertical line between the lathe unit UC and the first processing lathe unit UC, So that the wafer W can be transferred to the processing lathe unit 80A. The second upper conveying mechanism 90C and the second lower conveying mechanism 90D are disposed on the vertical line between the lathe unit UC and the second processing lathe unit 80B, And the second processing lathe unit 80B so that the wafer W can be transferred.

상기와 같이 구성되는 제5 실시 형태의 기판 처리 장치에 따르면, 제1 상부 반송 기구(90A), 제1 하부 반송 기구(90B), 제2 상부 반송 기구(90C) 및 제2 하부 반송 기구(90D)가 반송 공정을 전후로 분담하여, 도포 후의 웨이퍼(W)를 제1 적재부(TRS-COT)로부터 순서대로 제1 버퍼부(BFA), 주변 노광부(WEE), 제2 버퍼부(BFB), 노광 전 세정부(SRS), 냉각부(ICPL), 노광 블록(S4)으로 반송하고, 노광 블록(S4)으로부터 수취한 웨이퍼(W)를 노광 후 세정부(PIR) 및 제2 적재부(TRS-DEV)로 반송할 수 있다.According to the substrate processing apparatus of the fifth embodiment configured as described above, the first upper transport mechanism 90A, the first lower transport mechanism 90B, the second upper transport mechanism 90C, and the second lower transport mechanism 90D The coated wafer W is transferred from the first loading unit TRS-COT to the first buffer unit BFA, the peripheral exposure unit WEE and the second buffer unit BFB in this order from the upstream side, (SRS), a cooling section (ICPL) and an exposure block S4. The wafer W received from the exposure block S4 is transferred to the post-exposure cleaning section PIR and the second loading section TRS-DEV).

다음에, 제5 실시 형태의 웨이퍼(W)의 반송 공정에 대해서, 도 16에 도시하는 흐름도를 참조해서 설명한다. 이 제5 실시 형태에 있어서는, 제1 상부 반송 기구(90A)에 의해 도포 후의 웨이퍼(W)를 제1 적재부(TRS-COT)로부터 수취해서 제1 버퍼부(BFA)로 반송하고(S-21), 제1 버퍼부(BFA)로부터 수취한 웨이퍼(W)를 주변 노광부(WEE)로 반송한다(S-22). 주변 노광부(WEE)로 반송된 웨이퍼(W)는 주연의 불필요한 도포막을 노광에 의해 제거된 후, 제1 상부 반송 기구(90A)에 의해 주변 노광부(WEE)로부터 수취되어 제2 버퍼부(BFB)로 반송된다(S-23). 다음에, 제1 하부 반송 기구(90B)에 의해 제2 버퍼부(BFB)로부터 수취한 웨이퍼(W)를 노광 전 세정부(SRS)로 반송한다(S-24). 노광 전 세정부(SRS)에서 세정 처리된 웨이퍼(W)는 제1 하부 반송 기구(90B)에 의해 노광 전 세정부(SRS)로부터 수취되어, 기판 냉각부(ICPL)로 반송되고(S-25), 냉각부(ICPL)에 있어서 소정의 온도 예를 들어 23℃로 냉각된다. 다음에, 제2 하부 반송 기구(90D)에 의해 냉각부(ICPL)로부터 수취한 웨이퍼(W)를, 노광 블록(S4)의 전달대(EIF-IN)로 반송한다(S-26). 노광 블록(S4)의 노광 장치에 의해 노광 처리된 웨이퍼(W)는, 제2 상부 반송 기구(90C)에 의해 노광 블록(S4)의 전달대(EIF-OUT)로부터 수취되어, 노광 후 세정부(PIR)로 반송된다(S-27). 노광 후 세정부(PIR)에서 세정 처리된 웨이퍼(W)는, 제2 상부 반송 기구(90C)에 의해 노광 후 세정부(PIR)로부터 수취되어 제2 적재부(TRS-DEV)로 반송된다(S-28). 제2 적재부(TRS-DEV)로 반송된 웨이퍼(W)는 처리 블록(S2)의 반송 기구(A1)에 의해 제1 블록(DEV층)(B1)에서 현상 처리가 실시된다.Next, the process of transporting the wafer W in the fifth embodiment will be described with reference to the flowchart shown in Fig. In this fifth embodiment, the first upper transfer mechanism 90A receives the coated wafer W from the first loading unit TRS-COT and transfers the wafer W to the first buffer unit BFA (S- 21) and transfers the wafer W received from the first buffer unit BFA to the peripheral exposure unit WEE (S-22). The wafer W transferred to the peripheral exposure section WEE is removed from the peripheral coating section by exposure and then is received from the peripheral exposure section WEE by the first upper transport mechanism 90A and is transported to the second buffer section BFB) (S-23). Next, the wafer W received from the second buffer unit BFB by the first lower conveying mechanism 90B is conveyed to the pre-exposure cleaning unit SRS (S-24). The wafer W cleaned in the pre-exposure cleaning section SRS is received from the pre-exposure cleaning section SRS by the first lower transport mechanism 90B and transported to the substrate cooling section ICPL (S-25 ) And the cooling section ICPL at a predetermined temperature, for example, 23 占 폚. Next, the wafer W received from the cooling section ICPL by the second lower transport mechanism 90D is transported to the transport block EIF-IN of the exposure block S4 (S-26). The wafer W exposed by the exposure apparatus in the exposure block S4 is received from the transfer block EIF-OUT of the exposure block S4 by the second upper transport mechanism 90C, (PIR) (S-27). The wafer W cleaned in the post-exposure cleaning section PIR is received from the post-exposure cleaning section PIR by the second upper transport mechanism 90C and transported to the second loading section TRS-DEV S-28). The wafer W transferred to the second loading section TRS-DEV is subjected to development processing in the first block (DEV layer) B1 by the transfer mechanism A1 of the processing block S2.

제5 실시 형태에 따르면, 인터페이스 블록(S3B) 내에 주변 노광부(WEE), 노광 전 세정부(SRS) 및 노광 후 세정부(PIR)를 배치하고, 제1 상부 및 하부 반송 기구(90A, 90B)와 제2 상부 및 하부 반송 기구(90C, 90D)에 의해 웨이퍼(W)의 반송 공정을 분담함으로써, 특히 액침 노광의 처리 효율을 높일 수 있다. 또한, 제1 상부 및 하부 반송 기구(90A, 90B)와 제2 상부 및 하부 반송 기구(90C, 90D) 중 어느 하나가 고장이 난 경우에는, 다른 반송 기구를 대행시켜서 처리를 속행시킬 수 있다.According to the fifth embodiment, the peripheral exposure section WEE, the pre-exposure cleaning section SRS and the post-exposure cleaning section PIR are arranged in the interface block S3B, and the first and the second transport mechanisms 90A and 90B And the second upper and lower transport mechanisms 90C and 90D share the transporting step of the wafers W, the processing efficiency of liquid immersion exposure can be increased, in particular. Further, when any one of the first upper and lower transport mechanisms 90A, 90B and the second upper and lower transport mechanisms 90C, 90D fails, the other transport mechanism can be substituted to continue the processing.

<다른 실시 형태><Other Embodiments>

상기 제1 내지 제4 실시 형태에 있어서는, 인터페이스 블록(S3, S3A)에 배치되는 선반 유닛(U6, UA)과 노광 블록(S4)에 대하여 웨이퍼(W)의 전달을 행하는 경우에 대해서 설명했지만, 제1 내지 제4 실시 형태에 있어서도, 인터페이스 블록(S3, S3A) 내에 예를 들어, 주변 노광부나 노광 전 세정부 및 노광 후 세정부를 적층하는 처리 선반 유닛을 배치하여, 기판 반송 기구에 의해 이들 주변 노광부나 노광 전 세정부 및 노광 후 세정부에 대하여 웨이퍼를 전달할 수 있다.
In the first to fourth embodiments described above, the case of transferring the wafers W to the lathe units U6 and UA and the exposure block S4 disposed in the interface blocks S3 and S3A has been described, Also in the first to fourth embodiments, a processing lathe unit for laminating the peripheral exposure unit, the pre-exposure cleaning unit and the post-exposure cleaning unit, for example, is disposed in the interface blocks S3 and S3A, The wafer can be transferred to the peripheral exposure unit, pre-exposure cleaning unit, and post-exposure cleaning unit.

*또한, 상기 실시 형태에서는, 반도체 웨이퍼에 적용하는 경우에 대해서 설명했지만, 본 발명은 플랫 패널 디스플레이용의 글래스 기판에 대해서도 적용할 수 있다.In the above embodiment, the case of applying to a semiconductor wafer has been described. However, the present invention can also be applied to a glass substrate for a flat panel display.

S2 : 처리 블록
S3, S3A, S3B : 인터페이스 블록
U6, UC : 선반 유닛
UA : 상측 선반 유닛
UB : 하측 선반 유닛
TRS-COT : 제1 적재부
TRS-DEV : 제2 적재부
BF : 버퍼부
BFA : 제1 버퍼부
BFB : 제2 버퍼부
TRS : 웨이퍼 전달부(기판 전달부)
TRSA : 제1 웨이퍼 전달부(제1 기판 전달부)
TRSB : 제2 웨이퍼 전달부(제2 기판 전달부)
ICPL : 냉각부(웨이퍼 냉각부, 기판 냉각부)
WEE : 주변 노광부
SRS : 노광 전 세정부
PIR : 노광 후 세정부
60A, 60C : 제1 반송 기구(제1 기판 반송 기구)
60B, 60D : 제2 반송 기구(제2 기판 반송 기구)
60E : 제3 반송 기구(제3 기판 반송 기구)
80A : 제1 처리 선반 유닛
80B : 제2 처리 선반 유닛
90A : 제1 상부 반송 기구(제1 상부 기판 반송 기구)
90B : 제1 하부 반송 기구(제1 하부 기판 반송 기구)
90C : 제2 상부 반송 기구(제2 상부 기판 반송 기구)
90D : 제2 하부 반송 기구(제2 하부 기판 반송 기구)S2: Processing block
S3, S3A, S3B: Interface block
U6, UC: Shelf unit
UA: Upper shelf unit
UB: Lower shelf unit
TRS-COT: first loading section
TRS-DEV: Second loading section
BF: buffer portion
BFA: first buffer unit
BFB: second buffer unit
TRS: Wafer transfer part (substrate transfer part)
TRSA: First wafer transfer part (first substrate transfer part)
TRSB: second wafer transfer part (second substrate transfer part)
ICPL: Cooling section (wafer cooling section, substrate cooling section)
WEE: Perimeter exposure
SRS: Pre-exposure cleaning
PIR: Post-exposure cleaning
60A, 60C: a first transport mechanism (first substrate transport mechanism)
60B, 60D: a second transport mechanism (second substrate transport mechanism)
60E: third transport mechanism (third substrate transport mechanism)
80A: first processing shelf unit
80B: second processing shelf unit
90A: a first upper transport mechanism (first upper substrate transport mechanism)
90B: a first lower transport mechanism (first lower substrate transport mechanism)
90C: second upper transport mechanism (second upper substrate transport mechanism)
90D: second lower transport mechanism (second lower substrate transport mechanism)

Claims (5)

적층되는 복수의 기판의 도포 처리부 및 현상 처리부를 구비하는 처리 블록과, 기판의 노광 처리부를 구비하는 노광 블록과, 상기 처리 블록에 연속 설치되어 처리 블록과 상기 노광 블록을 접속하는 인터페이스 블록을 구비하는 기판 처리 장치이며,
상기 인터페이스 블록은
기판을 대기시키는 버퍼부를 적층하는 선반 유닛과,
상기 선반 유닛을 사이에 둔 양측에 배치되어, 각각이 상기 선반 유닛에 대하여 기판의 전달이 가능하며, 한쪽이 상기 노광 블록에 대하여 기판의 전달이 가능하게 형성되는 제1 기판 반송 기구 및 제2 기판 반송 기구를 구비하고,
상기 제1 및 제2 기판 반송 기구 중 한쪽의 기판 반송 기구에 의해 도포 후의 기판을 상기 버퍼부로 반송하고, 다른 쪽의 기판 반송 기구에 의해 상기 기판을 상기 버퍼부로부터 수취해 상기 노광 블록으로 반송하고, 상기 한쪽의 기판 반송 기구에 의해 상기 기판을 상기 노광 블록으로부터 수취하도록 형성되는 것을 특징으로 하는, 기판 처리 장치.A processing block including a coating processing portion and a developing processing portion of a plurality of substrates to be laminated; an exposure block including an exposure processing portion of the substrate; and an interface block continuously connected to the processing block and connecting the processing block and the exposure block A substrate processing apparatus comprising:
The interface block
A shelf unit for stacking a buffer unit for waiting substrates,
A first substrate transport mechanism disposed on both sides of the lathe unit and capable of transferring substrates to and from the lathe unit, one of the substrates being capable of transferring a substrate to the exposure block, And a transport mechanism,
The coated substrate is transported to the buffer section by one of the first and second substrate transport mechanisms and the other substrate transport mechanism receives the substrate from the buffer section and transports the substrate to the exposure block And the substrate processing apparatus is configured to receive the substrate from the exposure block by the one substrate transport mechanism. 적층되는 복수의 기판의 도포 처리부 및 현상 처리부를 구비하는 처리 블록과, 기판의 노광 처리부를 구비하는 노광 블록과, 상기 처리 블록에 연속 설치되어 처리 블록과 상기 노광 블록을 접속하는 인터페이스 블록을 구비하는 기판 처리 장치이며,
상기 인터페이스 블록은
기판을 대기시키는 제1, 제2 버퍼부 및 기판 전달부를 적층하는 선반 유닛과,
상기 선반 유닛을 사이에 둔 양측 중 한쪽에 배치되어, 기판 주연의 불필요한 도포막을 노광에 의해 제거하는 주변 노광부와 노광 전의 기판을 세정하는 노광 전 세정부를 적층하는 제1 처리 선반 유닛과,
상기 선반 유닛을 사이에 둔 양측 중 다른 쪽에 배치되어, 노광 후의 기판을 세정하는 복수의 노광 후 세정부를 적층하는 제2 처리 선반 유닛과,
상기 선반 유닛과 상기 제1 처리 선반 유닛 사이에 있어서의 연직선 위에 배치되어, 각각 상기 선반 유닛 및 상기 제1 처리 선반 유닛에 대하여 기판의 전달이 가능하게 형성되는 제1 상부 기판 반송 기구 및 제1 하부 기판 반송 기구와,
상기 선반 유닛과 상기 제2 처리 선반 유닛 사이에 있어서의 연직선 위에 배치되어, 각각 상기 선반 유닛 및 상기 제2 처리 선반 유닛에 대하여 기판의 전달이 가능하게 형성되는 제2 상부 기판 반송 기구 및 제2 하부 기판 반송 기구를 구비하는 것을 특징으로 하는, 기판 처리 장치.A processing block including a coating processing portion and a developing processing portion of a plurality of substrates to be laminated; an exposure block including an exposure processing portion of the substrate; and an interface block continuously connected to the processing block and connecting the processing block and the exposure block A substrate processing apparatus comprising:
The interface block
A shelf unit for stacking first and second buffer units and a substrate transfer unit for waiting substrates,
A first processing lathe unit disposed on one side of the lathe unit for interposing a peripheral exposure unit for removing an unnecessary coating film around the periphery of the substrate by exposure and a pre-exposure cleaning unit for cleaning the substrate before exposure,
A second processing lathe unit arranged on the other of the two sides of the lathe unit for stacking a plurality of post-exposure cleaning units for cleaning the exposed substrate,
A first upper substrate transport mechanism disposed on a vertical line between the lathe unit and the first processing lathe unit and capable of transferring substrates to the lathe unit and the first processing lathe unit, A substrate transport mechanism,
A second upper substrate carrying mechanism disposed on a vertical line between the lathe unit and the second processing shelf unit and capable of transferring substrates to the shelf unit and the second processing shelf unit, And a substrate transport mechanism. 제2항에 있어서, 상기 제1 상부 기판 반송 기구, 상기 제1 하부 기판 반송 기구, 상기 제2 상부 기판 반송 기구 및 상기 제2 하부 기판 반송 기구가 반송 공정을 전후로 분담하여, 도포 후의 기판을 상기 제1 버퍼부, 상기 주변 노광부, 상기 제2 버퍼부, 상기 노광 전 세정부, 상기 노광 블록 순서대로 반송하고, 상기 노광 블록으로부터 수취한 기판을 상기 노광 후 세정부로 반송하도록 형성되는 것을 특징으로 하는, 기판 처리 장치.
The method according to claim 2, wherein the first upper substrate transport mechanism, the first lower substrate transport mechanism, the second upper substrate transport mechanism, and the second lower substrate transport mechanism share a transporting step back and forth, And the second buffer unit, the pre-exposure cleaning unit, and the exposure block in this order, and transfers the substrate received from the exposure block to the post-exposure cleaning unit To the substrate processing apparatus.
삭제delete 삭제delete
KR1020140118783A 2012-02-09 2014-09-05 Substrate processing apparatus KR101602570B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012025743A JP5588469B2 (en) 2012-02-09 2012-02-09 Substrate processing equipment
JPJP-P-2012-025743 2012-02-09

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020130013259A Division KR101532826B1 (en) 2012-02-09 2013-02-06 Substrate processing apparatus

Publications (2)

Publication Number Publication Date
KR20140118966A KR20140118966A (en) 2014-10-08
KR101602570B1 true KR101602570B1 (en) 2016-03-10

Family

ID=49174080

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020130013259A KR101532826B1 (en) 2012-02-09 2013-02-06 Substrate processing apparatus
KR1020140118783A KR101602570B1 (en) 2012-02-09 2014-09-05 Substrate processing apparatus

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020130013259A KR101532826B1 (en) 2012-02-09 2013-02-06 Substrate processing apparatus

Country Status (2)

Country Link
JP (1) JP5588469B2 (en)
KR (2) KR101532826B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6182065B2 (en) 2013-12-27 2017-08-16 東京エレクトロン株式会社 Substrate processing equipment
JP6867827B2 (en) 2017-02-28 2021-05-12 キヤノン株式会社 Lithography equipment and article manufacturing method
JP6955922B2 (en) * 2017-07-14 2021-10-27 株式会社ディスコ Inline system
WO2019159736A1 (en) * 2018-02-16 2019-08-22 東京エレクトロン株式会社 Substrate processing device
JP7363591B2 (en) 2020-03-05 2023-10-18 東京エレクトロン株式会社 Substrate processing equipment and substrate processing method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002175976A (en) 2000-12-08 2002-06-21 Tokyo Electron Ltd Application and development equipment, and method of forming pattern
KR100892756B1 (en) 2007-12-27 2009-04-15 세메스 주식회사 Apparatus for treating substrate and method for transferring substrate using the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5338757B2 (en) * 2010-07-09 2013-11-13 東京エレクトロン株式会社 Coating, developing device, coating, developing method and storage medium

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002175976A (en) 2000-12-08 2002-06-21 Tokyo Electron Ltd Application and development equipment, and method of forming pattern
KR100892756B1 (en) 2007-12-27 2009-04-15 세메스 주식회사 Apparatus for treating substrate and method for transferring substrate using the same

Also Published As

Publication number Publication date
KR20130092466A (en) 2013-08-20
JP2013162111A (en) 2013-08-19
JP5588469B2 (en) 2014-09-10
KR101532826B1 (en) 2015-06-30
KR20140118966A (en) 2014-10-08

Similar Documents

Publication Publication Date Title
KR101602570B1 (en) Substrate processing apparatus
CN100573328C (en) Coating, developing apparatus and coating, developing method
US6758647B2 (en) System for producing wafers
JP4614455B2 (en) Substrate transfer processing equipment
JP5134575B2 (en) Method for manufacturing semiconductor devices in a multi-chamber system
JP5267720B2 (en) Coating, developing device, coating, developing method and storage medium
KR101515247B1 (en) Substrate processing apparatus
JP4716362B2 (en) Substrate processing system and substrate processing method
JP4440178B2 (en) Substrate transfer device
US8236132B2 (en) Substrate processing system and substrate transfer method
TWI523134B (en) Substrate treatment system, substrate transfer method and computer-readable storage medium
JPH1092733A (en) Treatment system
JP2931820B2 (en) Plate-like processing apparatus and transport apparatus
JP4687682B2 (en) Coating and developing apparatus and method, and storage medium
KR102309933B1 (en) Substrate processing system
JP3774283B2 (en) Processing system
JP3310212B2 (en) Coating / development processing system and liquid processing system
KR20150056063A (en) Substrate processing system
JP5830140B2 (en) Substrate processing equipment
JP3936900B2 (en) Substrate processing system
KR102066044B1 (en) Substrate treating apparatus, index robot and substrate transferring method
JP2001077176A (en) Substrate processing apparatus
KR102204866B1 (en) Duplex type equipment to prepare article for interlayer conveyance
CN214077581U (en) Coating device
JP2010192559A (en) Substrate processing system

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 5