KR101595662B1 - 금속 시브 구조체의 제조 방법 - Google Patents

금속 시브 구조체의 제조 방법 Download PDF

Info

Publication number
KR101595662B1
KR101595662B1 KR1020140132937A KR20140132937A KR101595662B1 KR 101595662 B1 KR101595662 B1 KR 101595662B1 KR 1020140132937 A KR1020140132937 A KR 1020140132937A KR 20140132937 A KR20140132937 A KR 20140132937A KR 101595662 B1 KR101595662 B1 KR 101595662B1
Authority
KR
South Korea
Prior art keywords
film pattern
metal film
metal
conductive substrate
forming
Prior art date
Application number
KR1020140132937A
Other languages
English (en)
Inventor
이헌
유상우
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020140132937A priority Critical patent/KR101595662B1/ko
Application granted granted Critical
Publication of KR101595662B1 publication Critical patent/KR101595662B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

금속 시브 구조체의 제조 방법에 있어서, 도전성 기판을 준비한 후, 상기 도전성 기판 상에 나노 임프린팅 리소그래피 공정을 통하여 상기 도전성 기판의 상부 표면을 노출하도록 노출 영역을 구비시키는 희생막 패턴을 형성하고, 상기 노출 영역 상에 도금 공정을 통하여 금속막 패턴을 형성한다. 상기 희생막 패턴을 상기 도전성 기판으로 제거한 후, 상기 금속막 패턴을 대상체에 전사시킨다.

Description

금속 시브 구조체의 제조 방법{METHOD OF MANUFACTURING A STRUCTURE OF A METAL SIEVE}
본 발명은 금속 시브 구조체의 제조 방법에 관한 것으로, 보다 상세하게는 반응 촉매 또는 분자 필터로서 사용가능한 금속 시브 구조체의 제조 방법에 관한 것이다.
화학 공학의 비약적인 발전은 기존에 존재하지 않던 인공적인 분자를 합성하고 생산함에 따라 정밀하고 엄밀한 촉매 기술 및 분자 필터링 기술이 요구되고 있다. 이에 따라 보다 정밀한 분자 필터 및 반응 촉매 구조체를 제조하기 위해 수십~수백 나노미터 크기의 다공성 필터를 이용하여 활용하는 기술이 연구되고 있다.
상기 다공성 필터에 관한 선행문헌으로서 대한민국 특허공개번호 제2013-0098031호(공개일자:2013.09.04.)에 관련 기술이 개시되어 있다.
한편, 반도체 공정 기술은 진공공정을 이용한 식각, 증착 장비의 발전으로 인해, 10인치 이상의 크기의 시편에 마이크로미터 단위에서부터 수십 나노미터 단위의 미세 패턴을 균일하게 형성할 수 있도록 하고 있다. 즉, 반도체 식각 공정과 금속 전기도금공정은 현재 양산 가능한 기술로서, 비교적 간단한 방법으로 나노미터에서 마이크로미터 단위의 금속 패턴을 형성할 수 있는 장점을 지닌다.
본 발명의 일 목적은 반도체 공정과 금속도금 공정을 적용하여 다양한 크기 및 모양을 갖는 금속 시브 구조체를 용이하게 제조할 수 있는 금속 시브 구조체의 제조 방법을 제공하는 것이다.
상술한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 금속 시브 구조체의 제조 방법에 있어서, 도전성 기판을 준비한 후, 상기 도전성 기판 상에 나노 임프린팅 리소그래피 공정을 통하여 상기 도전성 기판의 상부 표면을 노출하도록 노출 영역을 구비시키는 희생막 패턴을 형성하고, 상기 노출 영역 상에 도금 공정을 통하여 금속막 패턴을 형성한다. 상기 희생막 패턴을 상기 도전성 기판으로 제거한 후, 상기 금속막 패턴을 대상체에 전사시킨다.
본 발명의 일 실시예에 있어서, 상기 대상체는 관통홀을 구비함으로써 상기 금속막 패턴을 상기 관통홀에 의하여 부분적으로 노출시키며, 상기 관통홀에 의하여 부분적으로 노출된 상기 금속막 패턴의 표면을 치환하는 표면 치환층이 추가적으로 형성될 수 있다. 여기서, 상기 표면 치환층은 귀금속 촉매 물질로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 금속막 패턴을 대상체에 전사시키기 위하여 핫 엠보싱 공정이 수행될 수 있다.
본 발명의 일 실시예에 있어서, 상기 희생막 패턴은 상호 이격되며 사각 기둥 형상을 갖는 격벽부들을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 금속막 패턴에 패시베이션막이 추가적으로 형성될 수 있다.
본 발명의 실시예들에 따르면 수십 나노미터 크기에서 마이크로미터 크기까지의 다양한 크기를 갖는 금속 시브 구조체를 형성할 수 있다. 또한 박리 가능한 전도성 기판 상에 금속막 패턴을 형성하고 상기 금속막 패턴을 고분자 기판과 같은 대상체 상에 전사함으로써 기존에 고분자 기판에 증착 및 식각을 통해 형성하는 공정에 비해 재활용도가 높다. 나아가, 상기 금속막 패턴의 표면을 치환하여 표면 치환층을 형성하거나 상기 금속막 패턴 상에 패시베이션막을 형성함으로써 다양한 크기의 금속 시브 구조체가 용이하게 제조될 수 있다.
도 1은 본 발명의 일 실시예에 따른 금속 시브 구조체의 제조 방법을 설명하기 위한 개략도이다.
도 2는 도 1의 금속막 패턴을 대상체에 전사하는 공정을 설명하기 위한 개략도이다.
도 3은 도 1의 금속막 패턴이 대상체에 전사된 상태를 설명하기 위한 주사전자현미경 사진이다.
도 4는 도 3의 금속막 패턴이 대상체 상에 전사된 상태를 설명하기 위한 원자간력현미경(atomic force microscopy) 사진이다.
도 5는 도 3의 금속막 패턴이 대상체 상에 전사된 상태를 설명하기 위한 전류 원자간력현미경(conductive atomic force microscopy) 사진이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 첨부된 도면에 있어서, 대상물들의 크기와 양은 본 발명의 명확성을 기하기 위하여 실제보다 확대 또는 축소하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "구비하다" 등의 용어는 명세서 상에 기재된 특징, 단계, 기능, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 다른 특징들이나 단계, 기능, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
한편, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 금속 시브 구조체의 제조 방법을 설명하기 위한 개략도이다. 도 2는 도 1의 금속막 패턴을 대상체에 전사하는 공정을 설명하기 위한 개략도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 금속 시브 구조체의 제조 방법에 따르면, 먼저 도전성 기판을 준비한다. 상기 도전성 기판은 전기적으로 우수한 전기전도도를 갖는다. 상기 도전성 기판은 예를 들면, 금속 기판을 포함한다. 나아가, 상기 도전성 기판은 절연성 기판 상에 형성된 금속 또는 금속 산화물을 증착하여 도전성 박막을 포함할 수 있다.
상기 도전성 기판 상에 나노 임프린트 리소그래피 공정을 통하여 희생막 패턴을 형성한다. 상기 희생막 패턴은 후속하는 공정에서 상기 도전성 기판으로부터 용이하게 제거될 수 있는 물질로 이루어질 수 있다. 예를 들면, 상기 희생막 패턴은 HSQ(hydrogen silanquaxain), SiO2, ZrO2, ZnO, TiO2, 등과 같은 산화물로 이루어질 수 있다. 이와 다르게, 상기 희생막 기판은 PMMA, PVC, PC, PET, PVA, PBMA, PS 등의 고분자 물질로 이루어질 수 있다.
상기 희생막 패턴은 사각 기둥 형상을 각각 가지며 상호 이격된 격벽부들을 갖도록 형성될 수 있다. 상기 격벽부들의 사이에는 상기 도전성 기판의 상면이 노출된 노출 영역이 정의된다. 상기 노출 영역이 후속하는 금속막 패턴의 형성 영역으로 정의될 수 있다.
상기 나노 임프린트 리소그래피 공정에 있어서, 먼저 상기 도전성 기판 상에 희생막을 형성한다. 이후, 스탬프를 이용하여 상기 희생막을 가압하여 상기 고분자막을 희생막 패턴으로 변환시킬 수 있다. 이때 스탬프에는 희생막 패턴에 대응되는 형상을 갖도록 형성될 수 있다.
상기 스탬프를 이용한 가압 공정이 열이나 자외선이 조사될 수 있다. 상기 자외선이 이용될 경우, 상기 희생막은 자외선 경화가 가능한 고분자 물질로 이루어 질 수 있다.
본 발명의 일 실시예에 있어서, 상기 스탬프는 상기 희생막에 포함된 용매를 흡수할 수 있는 폴리메틸실록산(PDMS), 폴리염화비닐(PVC), 폴리에틸렌테레프탈레이트(PET), 폴리아크릴레이트, 폴리메틸메타아크릴레이트, 폴리우레탄, 폴리카보네이트, 폴리에틸렌, 폴리프로필렌, 셀룰로오스 아세테이트 부틸레이트(CAB), 이들 중 2 이상의 공중합체 등으로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 노출 영역에 잔류하는 잔류물이 잔류할 경우, 상기 잔류물을 추가적으로 제거할 수 있다. 이로써 상기 노출 영역에는 상기 도전성 기판의 상면이 노출될 수 있다.
이어서, 상기 희생막 패턴으로 가려진 상기 도전성 기판의 노출 영역에 도금 공정을 통하여 선택적으로 금속막 패턴을 형성한다. 따라서, 상기 금속막 패턴은 상기 노출 영역에 한하여 형성된다. 즉, 상기 도전성 기판의 노출 영역이 전극으로 이용됨으로써 전기 도금 공정이 수행되어 상기 노출 영역에 선택적으로 금속막 패턴이 형성될 수 있다.
상기 금속막 패턴은 예를 들면, 니켈, 구리, 알루미늄 또는 이들의 합금을 포함한다. 또한, 상기 도금 공정은 단일 도금 공정 또는 합금 도금 공정을 포함할 수 있다.
상기 금속막 패턴은 메쉬(mesh) 형상을 가질 수 있다. 이와 다르게, 상기 금속막 패턴은 스피럴(spiral) 형상을 가질 수 있다. 즉, 상기 금속막 패턴은 상기 노출 영역의 형상, 나아가 희생막 패턴의 형상에 의하여 결정될 수 있다.
이후, 상기 희생막 패턴을 상기 도전성 기판으로부터 선택적으로 제거한다.
상기 금속막 패턴을 제거하기 위하여 습식 식각 공정이 수행될 수 있다. 상기 습식 식각 공정에는 불산, 황산, 염산과 수산화칼륨, 수산화나트륨 등과 같은 식각액이 이용될 수 있다.
이와 다르게, 상기 금속막 패턴을 제거하기 위하여, 반응성 이온 식각 공정, 유도 플라즈마 식각 공정과 같은 건식 식각 공정이 수행될 수 있다.
이후, 상기 전도성 기판 상에 형성된 상기 금속막 패턴을 대상체에 전사시킴으로써 금속 시브 구조체를 형성한다. 상기 대상체의 예로는 PET, PC, PVC PEN과 같은 고분자 물질로 이루어진 유연 기판일 수 있다. 나아가 상기 대상체의 중심에 관통홀이 형성됨으로써 상기 대상체에 금속막 패턴이 전사될 경우, 상기 금속막 패턴이 관통홀에 의하여 전체적으로 노출될 수 있다. 이로서 상기 금속막 패턴에 대하여 표면 처리 공정 또는 패시베이션막 형성 공정이 추가적으로 수행될 경우, 상기 금속막 패턴에 전체적으로 상기 공정들이 균일하게 수행될 수 있다.
상기 대상체가 고분자 유연 기판일 경우, 상기 금속막 패턴을 대상체에 전사시키기 위하여 핫 엠보싱 공정이 수행될 수 있다. 즉, 상기 금속막 패턴이 포함된 도전성 기판을 상기 대상체에 가압하면서 가열함으로써 상기 금속막 패턴이 상기 대상체에 전사될 수 있다.
본 발명의 일 실시예에 있어서, 상기 금속막 패턴을 상기 대상체에 전사하기 전, 상기 금속막 패턴의 표면에 패시베이션층을 형성할 수 있다. 상기 패시베이션층을 추가적으로 형성함으로써 상기 금속막 패턴으로 이루어진 상기 금속 시브 구조체의 크기를 조절할 수 있다. 즉, 상기 패시베이션층의 두께가 증가할수록 상기 금속 시브 구조체 내의 메쉬 간격이 좁아질 수 있다.
상기 패시베이션층은 전기도금, 무전해 도금과 같은 습식 공정과, 스퍼터링 공정(sputtering) 또는 화학기상증착공정(chemical vapor deposition)과 같은 진공증착 공정으로 형성될 수 있다. 상기 패시베이션층은 금속, SiO2, TiO2, ZnO등의 산화물 또는 유기 화합물을 이용하여 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 금속막 패턴을 상기 대상체에 전사하기 후, 상기 금속막 패턴의 표면에 패시베이션층을 형성할 수 있다. 상기 패시베이션층을 추가적으로 형성함으로써 상기 금속막 패턴으로 이루어진 상기 금속 시브 구조체의 크기를 조절할 수 있다. 즉, 상기 패시베이션층의 두께가 증가할수록 상기 금속 시브 구조체 내의 메쉬 간격이 좁아질 수 있다.
한편, 상기 금속막 패턴의 표면에 대하여 치환 공정이 추가적으로 수행될 수 있다. 예를 들면 상기 금속막 패턴의 표면에 백금, 금, 팔라듐과 같은 귀금속 물질을 이용하여 표면 치환층이 형성될 수 있다. 상기 표면 치환층은 상기 금속 시브 구조체를 촉매로 이용할 경우에 적용될 수 있다. 상기 표면 치환층은, 전기도금공정 또는 무전해 도금 공정으로 형성될 수 있다.
도 3은 도 1의 금속막 패턴이 대상체에 전사된 상태를 설명하기 위한 주사전자현미경 사진이다.
도 3을 참조하면, 금속막 패턴이 폴리카보네이트로 이루어진 대상체에 전사되었음을 확인할 수 있다.
도 4는 도 3의 금속막 패턴이 대상체 상에 전사된 상태를 설명하기 위한 원자간력현미경(atomic force microscopy) 사진이다.
도 4를 참조하면, 금속막 패턴이 폴리카보네이트로 이루어진 대상체의 표면으로부터 100nm 의 높이로 돌출되어 있음을 확인할 수 있다.
도 5는 도 3의 금속막 패턴이 대상체 상에 전사된 상태를 설명하기 위한 전류 원자간력현미경(conductive atomic force microscopy) 사진이다.
도 5를 참조하면, 대상체 상에 전사된 상기 금속막 패턴을 따라 전류가 흐름을 확인할 수 있다.
상술한 금속 시브 구조체의 제조 방법에 따르면, 다양한 크기를 갖는 금속 시브 구조체를 나노 임프린트 리소그래피 공정 및 도금 공정을 통하여 형성할 수 있다.
나아가, 상기 금속막 패턴의 표면을 치환하여 표면 치환층을 형성하거나 상기 금속막 패턴 상에 패시베이션막을 형성함으로써 다양한 크기의 금속 시브 구조체가 용이하게 제조될 수 있다. 이로써 상기 금속 시브 구조체는 촉매 또는 분자 필터에 용이하게 적용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (6)

  1. 도전성 기판을 준비하는 단계;
    상기 도전성 기판 상에 나노 임프린팅 리소그래피 공정을 통하여 상기 도전성 기판의 상부 표면을 노출하도록 노출 영역을 구비시키는 희생막 패턴을 형성하는 단계;
    상기 노출 영역 상에 도금 공정을 통하여 금속막 패턴을 형성하는 단계;
    상기 희생막 패턴을 상기 도전성 기판으로부터 제거하는 단계; 및
    상기 금속막 패턴을 대상체에 전사시키는 단계를 포함하고,
    상기 대상체는 관통홀을 구비함으로써 상기 금속막 패턴을 상기 관통홀에 의하여 부분적으로 노출시키며,
    상기 관통홀에 의하여 부분적으로 노출된 상기 금속막 패턴의 표면을 치환하는 표면 치환층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 금속 시브 구조체의 제조 방법.
  2. 삭제
  3. 제1항에 있어서, 상기 표면 치환층은 귀금속 촉매 물질을 포함하는 것을 특징으로 하는 금속 시브 구조체의 제조 방법.
  4. 제1항에 있어서, 상기 금속막 패턴을 대상체에 전사시키는 단계는 핫 엠보싱 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 금속 시브 구조체의 제조 방법.
  5. 제1항에 있어서, 상기 희생막 패턴은 상호 이격되며 사각 기둥 형상을 갖는 격벽부들을 포함하는 것을 특징으로 하는 금속 시브 구조체의 제조 방법.
  6. 제1항에 있어서, 상기 금속막 패턴에 패시베이션막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 금속 시브 구조체의 제조 방법.
KR1020140132937A 2014-10-02 2014-10-02 금속 시브 구조체의 제조 방법 KR101595662B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140132937A KR101595662B1 (ko) 2014-10-02 2014-10-02 금속 시브 구조체의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140132937A KR101595662B1 (ko) 2014-10-02 2014-10-02 금속 시브 구조체의 제조 방법

Publications (1)

Publication Number Publication Date
KR101595662B1 true KR101595662B1 (ko) 2016-02-19

Family

ID=55448866

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140132937A KR101595662B1 (ko) 2014-10-02 2014-10-02 금속 시브 구조체의 제조 방법

Country Status (1)

Country Link
KR (1) KR101595662B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003967A (ja) * 2008-06-23 2010-01-07 Hitachi Chem Co Ltd めっき用導電性基材、それを用いた導体層パターン若しくは導体層パターン付き基材の製造方法、導体層パターン付き基材及び電磁波遮蔽部材
JP2011111636A (ja) * 2009-11-24 2011-06-09 Nof Corp ウェットエッチング用基板、およびその用途
KR20140074463A (ko) * 2012-12-10 2014-06-18 한국전기연구원 와이어 그리드 편광자의 제조 장치 및 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003967A (ja) * 2008-06-23 2010-01-07 Hitachi Chem Co Ltd めっき用導電性基材、それを用いた導体層パターン若しくは導体層パターン付き基材の製造方法、導体層パターン付き基材及び電磁波遮蔽部材
JP2011111636A (ja) * 2009-11-24 2011-06-09 Nof Corp ウェットエッチング用基板、およびその用途
KR20140074463A (ko) * 2012-12-10 2014-06-18 한국전기연구원 와이어 그리드 편광자의 제조 장치 및 방법

Similar Documents

Publication Publication Date Title
TWI628516B (zh) 採用具有金屬或氧化物塗層之可重複使用聚合物模板的奈米壓印技術
Son et al. Assembly of sub-10-nm block copolymer patterns with mixed morphology and period using electron irradiation and solvent annealing
Watt et al. Ion beam lithography and nanofabrication: a review
Goh et al. Nanostructuring titania by embossing with polymer molds made from anodic alumina templates
US9028242B2 (en) Template and method of making high aspect ratio template for lithography and use of the template for perforating a substrate at nanoscale
Yang et al. Block copolymer nanopatterning for nonsemiconductor device applications
CN101508419B (zh) 一种纳米柱森林的加工方法
Xiao et al. Interconnected graphene networks with uniform geometry for flexible conductors
CN102983065A (zh) 图案、掩模图案形成方法和半导体器件制造方法
US20140193656A1 (en) Method of manufacturing fine metal powder and fine metal powder manufactured by using the same
Cheng et al. Fabrication of 2D polymer nanochannels by sidewall lithography and hot embossing
CN101837950A (zh) 两嵌段共聚物直接组装纳米结构的装置和方法
TW201102189A (en) Method for forming modified metal layer
AU2018262130B2 (en) Methods for micro and nano fabrication by selective template removal
EP2256549A1 (en) Fabrication of Metallic Stamps for Replication Technology
US20170191176A1 (en) Controlling dimensions of nanowires
KR102112029B1 (ko) 나노 구조의 내부 집적형 개질층을 갖는 연료 전지 및 그 제조 방법
TW200912546A (en) A method of making a secondary imprint on an imprinted polymer
Lee et al. Large-area nanoimprinting on various substrates by reconfigurable maskless laser direct writing
KR101595662B1 (ko) 금속 시브 구조체의 제조 방법
KR101221965B1 (ko) 3차원 그래핀 패턴 형성방법
KR102203701B1 (ko) 나노입자 노출을 이용한 마이크로-나노 복합 패턴의 제조 방법 및 이를 이용한 도광판의 제조 방법
Hohenberger et al. Rapid and high throughput fabrication of high temperature stable structures through PDMS transfer printing
US9186621B2 (en) Hydrogen ion transport membrane, membrane for generating hydrogen, and method for manufacturing same
KR20110070026A (ko) 전기화학적 에칭을 위한 식각 구멍 형성 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190211

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200128

Year of fee payment: 5