KR101585251B1 - Rf 신호처리 회로 - Google Patents

Rf 신호처리 회로 Download PDF

Info

Publication number
KR101585251B1
KR101585251B1 KR1020090087440A KR20090087440A KR101585251B1 KR 101585251 B1 KR101585251 B1 KR 101585251B1 KR 1020090087440 A KR1020090087440 A KR 1020090087440A KR 20090087440 A KR20090087440 A KR 20090087440A KR 101585251 B1 KR101585251 B1 KR 101585251B1
Authority
KR
South Korea
Prior art keywords
signal
input
signal processing
processing circuit
circuit
Prior art date
Application number
KR1020090087440A
Other languages
English (en)
Other versions
KR20110029662A (ko
Inventor
한동학
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090087440A priority Critical patent/KR101585251B1/ko
Publication of KR20110029662A publication Critical patent/KR20110029662A/ko
Application granted granted Critical
Publication of KR101585251B1 publication Critical patent/KR101585251B1/ko

Links

Images

Landscapes

  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

본 발명은 루프스루 기능을 가지는 RF 신호처리 회로를 제공한다. 본 발명은 입력단을 통해 입력된 RF 신호를 증폭하여 전달하기 위한 입력증폭부; 상기 입력증폭부와 상기 입력단 사이에 배치된 제1 스위치부; 상기 입력단으로 입력되는 RF 신호를 선택적으로 루프스루 단자로 전달하기 위한 제로파워부; 및 상기 제로파워부를 활성화시키기 위해서, 상기 입력증폭부에서 전달된 신호를 상기 제로파워부로 전달하기 위한 제2 스위치부를 포함하는 RF 신호처리회로를 제공한다.
Figure R1020090087440
DSP, RF 신호, 믹서, 오토게인, ADC.

Description

RF 신호처리 회로{RF SIGNAL PROCESSING CIRCUIT}
본 발명은 RF 신호처리회로에 관한 것으로, 보다 자세하게는 디지털 신호를 처리하는 RF 신호처리회로의 동작특성을 향상시키기 위한 것이다.
무선통신 기술이 발달하면서, 음성신호와 영상신호를 멀리 떨어진 곳으로 전송하고, 이를 수신할 수 있게 되었다. 음성신호와 영상신호를 전송하는 경우에는 RF 신호라고 하는 통신 주파수가 수백Mhz에서 수Ghz의 신호를 이용한다. 송신장비에서 음성신호와 영상신호를 RF 신호와 결합시키고, 수신장비에서는 RF 신호와 음성신호 및 영상신호를 분리시킨다. 이때 결합시키는 것을 변조라고 하고 분리시키는 것을 복조라고 한다.
RF 신호를 처리하는 RF 신호 처리장치에는 자동이득제어 신호를 생성하는 자동이득제어 회로가 구비된다. 안테나를 통해 RF 신호 처리장치에 입력된 RF 신호는 항상 일정한 상태로 입력되는 것이 아니라 전송 경로에 따라 신호의 강약이 계속 변하게 된다. 자동이득제어 회로는 이것을 보상하기 위해서 설치된 회로로서, 증폭 기의 게인(Gain)을 제어하여 RF 신호 처리장치가 최종 처리한 신호가 항상 일정한 세기를 가질 수 있도록 한다.
최근에는 하나의 제품에 RF 신호를 처리하는 RF 신호 처리장치를 2개 이상 배치되는 경우도 있다. 예를 들어 텔레비전 세트의 경우 2개의 RF 신호처리 장치를 구비하여 하나는 현재 영상을 표시하는데 사용되고, 나머지 하나는 사용자가 원하는 영상을 표시하지는 않고 저장하는데 사용할 수 있다.
이 경우 2개의 RF 신호처리장치를 메인 RF 신호처리장치와 슬레이브 RF 신호처리장치로 나눌 수 있다. 메인 RF 신호처리장치는 입력된 신호를 내부에 처리하거나 슬레이브 RF 신호처리 장치로 전달하는 기능을 가지고 있어야 한다. 이 기능을 루프 스루 기능이라고 한다.
본 발명은 루프스루 기능을 가지는 RF 신호처리 회로를 제공한다.
본 발명은 입력단을 통해 입력된 RF 신호를 증폭하여 전달하기 위한 입력증폭부; 상기 입력증폭부와 상기 입력단 사이에 배치된 제1 스위치부; 상기 입력단으로 입력되는 RF 신호를 선택적으로 루프스루 단자로 전달하기 위한 제로파워부; 및 상기 제로파워부를 활성화시키기 위해서, 상기 입력증폭부에서 전달된 신호를 상기 제로파워부로 전달하기 위한 제2 스위치부를 포함하는 RF 신호처리회로를 제공한다.
또한, 상기 제1 스위치부는 스위칭 다이오드를 포함한다. 또한, 상기 제2 스위치부는 스위칭 다이오드를 포함한다. 상기 제로파워부는 피모스 트랜지스터를 포함한다.
본 발명에 의해서 루프스루 기능을 가지는 RF 신호처리 회로를 제공할 수 있다. 특히, 소비전력을 줄일 수 있는 루프스루 기능을 가질 수 있으면서도, 하나의 집적회로에 구현되는 RF 신호처리회로를 용이하게 구현할 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도1은 본 발명을 설명하기 위한 RF 신호처리회로를 나타내는 블럭도이다.
도1에 도시된 바와 같이, RF 신호처리회로는 LNA 회로(10), 트랙킹 필터(11), 믹서(12), 로우패스 필터(13a,13b), 전압제어 증폭기(14a,14b), 아날로그 디지털 변환기(15a,15b), DSP(Digital Signal Processor,16), 디지털 아날로그 변환기(20), 증폭기(21), 위상고정루프 회로(17,18), 오실레이터(19), 자동이득 제어부(22)를 포함한다. 여기서 로우패스 필터(13a,13b), 전압제어 증폭기(14a,14b), 아날로그 디지털 변환기(15a,15b)가 쌍으로 배치된 것은 RF 신호를 처리함에 있어서 위상이 서로 반대인 정신호와 부신호를 병렬로 처리하기 위한 것이다. 특히, 도1에 도시된 RF 신호처리회로는 최근에 개발되고 있는 하나의 칩에 RF 신호처리관련 모든 회로를 집적시키는 칩튜너라는 것을 나타낸 것이다.
LNA 회로(10)는 안테나를 통해 입력되는 RF 신호를 입력받아 노이즈를 줄이고 증폭하는 회로이다. LNA 회로는 입력된 RF 신호가 약한 경우 동작시키고, 강한 경우에는 동작을 시키기 않는다. 강한 신호를 증폭시키게 되면 잡음특성이 더욱 나빠지기 때문이다.
LNA 회로는 저잡음 증폭기라고도 불리운다. RF 신호처리회로의 수신단에서 수신된 신호는 감쇄 및 잡음의 영향으로 인해 매우 낮은 전력레벨을 갖고 있다, 그 렇기 때문에 반드시 증폭이 필요한데, 이미 외부에서 많은 잡음을 포함해서 날아온 신호이기 때문에 무엇보다도 잡음을 최소화하는 증폭기능이 필요하다. LNA는 NF(잡음지수)가 낮도록 동작점과 매칭포인트를 잡아서 설계되며, 보통 1.5~2.5 사이의 NF값이 되도록 설계된다. LNA 회로는 저잡음 특성을 가지도록 낮은 잡음지수를 가지는 트랜지스터를 이용하고, 저항 등의 열잡음소자를 적게 사용하면서 최대한 게인이 높도록 설계된다.
트랙킹 필터(11)는 LNA 회로에서 출력된 신호를 필터링하기 위한 회로이다. 믹서(12)는 위상고정루프 회로(17)에서 제공되는 기준클럭신호와 트랙킹 필터(11)에서 출력되는 신호를 믹싱하여 출력하기 위한 블럭이다. 로우패스 필터(13a,13b)는 믹서(12)에서 출력되는 신호의 필터링을 위한 것으로, 필터링되는 대역은 DSP에서 제공하는 신호에 따라 정해진다. 전압제어 증폭기(14a,14b)는 로우패스 필터(13a,13b)에서 제공하는 신호를 DSP(16)에서 제공하는 신호에 응답하여 증폭한다.
아날로그 디지털 변환기(15a,15b)는 전압제어 증폭기(14a,14b)에서 제공하는 아날로그 신호를 디지털 값으로 변환하여 DSP(16)로 출력한다. DSP(16)는 디지털 신호를 처리하는 블럭으로서, I2C 패턴의 입력신호를 입력받고 아날로그 디지털 변환기(15a,15b)에서 출력되는 디지털 신호를 입력받아 처리하여 디지털 아날로그 변환기(20)로 출력한다. 또한, DSP(16)는 자동이득제어 회로(22), 로우패스 필터(13a,13b)와 전압제어 증폭기(14a,14b)를 제어하는 제어신호를 생성하여 출력한다.
크리스탈(19)는 위상지연루프 회로(17,18)에서 기준클럭을 생성하기 위한 기준주파수를 정하기 위한 것이다. 위상지연루프 회로(17,18)는 크리스탈(19)과 내부의 회로를 이용하여 생성된 기준클럭을 입력받아, 위상고정된 클럭을 생성하여 각각 믹서(12)와 DSP(16)로 출력한다. 디지털 아날로그 변환기(20)는 DSP(16)에서 출력하는 신호를 아날로그 값으로 변환하여 출력한다. 증폭기(21)는 디지털 아날로그 변환기(20)에 의해 변환된 값을 증폭하여 중간신호(IF)로 출력한다. 자동이득제어 회로(22)는 DSP(16)에서 제공하는 신호에 따라 LNA 회로(10)의 증폭을 제어한다. LNA 회로(10)는 자동이득제어 회로(22)에 의해 입력되는 RF 신호를 증폭한다.
최근에는 도1에 도시된 RF 신호처리회로를 하나의 IC 로 구현하고 있다. RF 신호처리회로 하나의 IC 구현하면, 크기나 파워소모면에서 유리하기 때문에 다양하게 활용할 수 있다. 그러나, 최근에 IC로 구현된 RF 신호처리회로는 루프스루 기능을 가지고 있지 않아. 많은 파워를 소모하고 있다. 루프스루 기능이라는 것은 입력된 신호를 외부로 그대로 전달하는 기능이다. 최근에 RF 신호처리회로를 장착하는 제품들의 기능이 다양해지면서, 2개 이상의 RF 신호처리회로가 장착되는 경우가 있다. 이 경우에 메인으로 사용되는 RF 신호처리회로는 입력되는 RF 신호를 내부의 신호처리와 상관없이 슬레이브로 사용되는 RF 신호처리회로로 전달할 수 있는데, 이 기능이 루프 스루 기능이다.
RF 신호처리회로가 장착되는 제품을 제조하는 곳에서는 메인 RF 신호처리회로가 스탠바이 모드인 경우, 제품 전체의 소비전력이 1W 이하가 되기를 원하고 있다. 스탠바이 모드에서도 루프 스루 기능은 동작해야 하기 때문에, 소비전력을 줄 이면서도 안정적인 루프 스루 기능을 구현할 수 있는 RF 신호처리회로가 필요하다.
본 발명은 루프스루 기능을 구현한 IC 형태의 RF 신호처리회로를 제공한다.
도2는 본 본 발명의 바람직한 실시예에 따른 RF 신호처리회로를 나타내는 블럭도이다.
도2에 도시된 바와 같이, RF 신호처리회로는 LNA 및 스플리터 회로(100), 트랙킹 필터(110), 믹서(120), 로우패스 필터(130a,130b), 전압제어 증폭기(140a,140b), 아날로그 디지털 변환기(150a,150b), DSP(160), 디지털 아날로그 변환기(200), 증폭기(210), 위상고정루프 회로(170,180), 오실레이터(190), 자동이득 제어회로(220), 오실레이터(190), 아날로그 디지털 변환기(300), 디지털 아날로그 변환기(400), 스위치부(300,400), 제로파워부(500)를 포함한다.
도2에 도시된 각 블럭들중 도1에 도시된 블럭과 같은 명칭은 실질적으로 같은 동작을 한다. 본 실시예에 따른 RF 신호처리회로는 RF 신호가 입력되는 입력부분에 스위치부(300, 400), 제로파워부(500)를 구비한 것이 특징이다. 스위치부(300, 400)는 각각 스위칭 다이오드(SD1,SD2)를 포함하고, 제로파워부(500)는 피모스 트랜지스터(PM)를 포함한다. 또한, LNA 및 스플리터 회로(100)는 LNA 회로와 밸룬회로를 포함하는 회로이다. LNA 및 스플리터 회로(100)는 전원이 인가되는 경우에는 스위칭 다이오드(SD2)로 신호를 출력하지 않고, 전원이 인가되지 않는 경우에는 스위칭 다이오드(SD2)로 신호를 출력한다.
도2에 도시된 RF 신호처리회로는 전원이 인가되는 경우 제로파워부(500)의 피모스 트랜지스터(PM)는 턴오프 상태를 유지하고, 스위칭 다이오드(SD1)가 턴온 상태가 되어 입력된 신호를 LNA 및 스플리터 회로(100)로 전달된다.
전원이 인가되지 않는 경우에는 제로파워부(500)의 피모스 트랜지스터(PM)는 턴온 상태를 유지하고, 스위칭 다이오드(SD1)가 오프 상태가 되어 입력된 신호는 LNA 및 스플리터 회로(100)로 신호가 전달되지 않는다. 이 때에는 입력단으로 통해 입력된 RF 신호가 루프스루 아웃단자(L/T)로 출력된다. 따라서, 전원이 인가되지 않는 상태에서는 RF 신호처리회로에 입력된 RF 신호가 루프스루 아웃단자(L/T)로 출력될 수 있다.
따라서, 본 발명에 의해서 전원이 인가되지 않는 상태에서도 입력된 RF 신호를 루프스루 단자로(L/T)로 출력할 수 있는 루프스루 기능을 효율적으로 제공할 수 있는 RF 신호처리 회로를 쉽게 구현할 수 있다.
이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다. 그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도1은 본 발명을 설명하기 위한 RF 신호처리회로를 나타내는 블럭도.
도2는 본 본 발명의 바람직한 실시예에 따른 RF 신호처리회로를 나타내는 블럭도.
* 도면의 주요부분에 대한 부호의 설명 *
100: LNA 회로 110: 트랙킹 필터
120: 믹서 130: 로우패스필터
140: 전압제어 증폭기 150: 아날로그-디지털 변환기
160: DSP 200: 디지털-아날로그 변환기
220: 자동이득제어회로 300, 400: 스위치부
500: 제로파워부

Claims (4)

  1. 입력단을 통해 입력된 RF 신호를 증폭하여 전달하기 위한 입력증폭부;
    상기 입력증폭부와 상기 입력단 사이에 배치된 제1 스위치부;
    상기 입력단으로 입력되는 RF 신호를 선택적으로 루프스루 단자로 전달하기 위한 제로파워부; 및
    상기 제로파워부를 활성화시키기 위해서, 상기 입력증폭부에서 전달된 신호를 상기 제로파워부로 전달하기 위한 제2 스위치부를 포함하되,
    상기 제로파워부는 피모스 트랜지스터를 포함하고, 상기 제2스위치부는 상기 피모스 트랜지스터의 게이트 단자로 상기 신호를 전달하는, RF 신호처리회로.
  2. 제 1 항에 있어서,
    상기 제1 스위치부는
    스위칭 다이오드를 포함하는 RF 신호처리회로.
  3. 제 1 항에 있어서,
    상기 제2 스위치부는
    스위칭 다이오드를 포함하는 RF 신호처리회로.
  4. 삭제
KR1020090087440A 2009-09-16 2009-09-16 Rf 신호처리 회로 KR101585251B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090087440A KR101585251B1 (ko) 2009-09-16 2009-09-16 Rf 신호처리 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090087440A KR101585251B1 (ko) 2009-09-16 2009-09-16 Rf 신호처리 회로

Publications (2)

Publication Number Publication Date
KR20110029662A KR20110029662A (ko) 2011-03-23
KR101585251B1 true KR101585251B1 (ko) 2016-01-13

Family

ID=43935517

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090087440A KR101585251B1 (ko) 2009-09-16 2009-09-16 Rf 신호처리 회로

Country Status (1)

Country Link
KR (1) KR101585251B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9531571B2 (en) 2013-12-31 2016-12-27 Hrl Laboratories, Llc Agile radio architecture

Also Published As

Publication number Publication date
KR20110029662A (ko) 2011-03-23

Similar Documents

Publication Publication Date Title
KR100298111B1 (ko) 다중대역이동유닛통신장치
US20160285425A1 (en) Distributed output matching network for a radio frequency power amplifier module
US20060293011A1 (en) Doherty amplifier and transmitter using mixer
JP2006166277A (ja) 送受信装置およびモジュール
TWI514749B (zh) 降頻器、降頻器ic、及降頻器之控制方法
KR20060136227A (ko) 믹서를 이용한 도허티 증폭장치 및 송신기
US9606221B2 (en) Circuit arrangement for a front end of an FMCW radar transceiver, FMCW radar transceiver and method for operation
CN115088190A (zh) 功率放大电路、高频电路以及通信装置
EP1657919A1 (en) Zero-IF tuner for digital multimedia broadcasting
KR101585251B1 (ko) Rf 신호처리 회로
US7738847B2 (en) Automatic gain control for a tuner
TWI382674B (zh) 具有自動增益控制功能的無線接收器以及用於無線接收器中之接收電路的自動增益控制之方法
US20050079849A1 (en) Receiver for down-conversion of dual band for digital multimedia broadcasting or digital audio broadcasting
KR101625674B1 (ko) Rf 신호처리 회로
US20050197153A1 (en) Dual band transmitter having filtering coupler
US7983639B2 (en) RF filter and digital broadcast receiving tuner and RF signal processing device using RF filter
JP2010268296A (ja) 衛星放送受信用コンバータic、衛星放送受信用コンバータ、および衛星放送受信用アンテナ
CN112994758B (zh) 蓝牙信号接收机、控制方法、芯片及终端设备
KR100854189B1 (ko) 프론트엔드 모듈 및 전송 장치
KR20110019088A (ko) Rf 신호처리 회로
US8463211B2 (en) RF signal receiving apparatus
WO2018150528A1 (ja) 局部発振装置及びアレーアンテナ装置
JP2000224061A (ja) 放送受信機およびクロック動作回路
JP2008103970A (ja) ミキサ及び受信装置
US20060141972A1 (en) Signal processing device and direct conversion reception device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee