KR101583134B1 - Spin Transfer Torque Magnetic Random Access Memory And Fabircation Method Of The Same - Google Patents

Spin Transfer Torque Magnetic Random Access Memory And Fabircation Method Of The Same Download PDF

Info

Publication number
KR101583134B1
KR101583134B1 KR1020140036164A KR20140036164A KR101583134B1 KR 101583134 B1 KR101583134 B1 KR 101583134B1 KR 1020140036164 A KR1020140036164 A KR 1020140036164A KR 20140036164 A KR20140036164 A KR 20140036164A KR 101583134 B1 KR101583134 B1 KR 101583134B1
Authority
KR
South Korea
Prior art keywords
layer
axis direction
free layer
major axis
tunnel junction
Prior art date
Application number
KR1020140036164A
Other languages
Korean (ko)
Other versions
KR20150042684A (en
Inventor
유천열
Original Assignee
인하대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인하대학교 산학협력단 filed Critical 인하대학교 산학협력단
Priority to KR1020140036164A priority Critical patent/KR101583134B1/en
Publication of KR20150042684A publication Critical patent/KR20150042684A/en
Application granted granted Critical
Publication of KR101583134B1 publication Critical patent/KR101583134B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명은 스핀 전달 토크 자기 랜덤 억세스 메모리 및 그 제조 방법을 제공한다. 이 스핀 전달 토크 자기 랜덤 억세스 메모리는 자기 터널 접합(magnetic tunnel junction)을 포함한다. 자기 터널 접합은 반도체 기판 상에 배치된 반강자성층, 반강자성층 상에 배치된 기준층, 기준층 상에 배치된 절연층, 및 절연층 상에 배치된 자유층을 포함한다. 자유층은 장축 방향과 상기 장축 방향에 수직인 단축 방향으로 정의되는 평면에 배치되고, 자유층은 장축 방향을 가로지르는 직선 부위를 포함한다.The present invention provides a spin transfer torque magnetic random access memory and a method of manufacturing the same. The spin transfer torque magnetic random access memory includes a magnetic tunnel junction. The magnetic tunnel junction includes an antiferromagnetic layer disposed on a semiconductor substrate, a reference layer disposed on the antiferromagnetic layer, an insulating layer disposed on the reference layer, and a free layer disposed on the insulating layer. The free layer is disposed in a plane defined by a major axis direction and a minor axis direction perpendicular to the major axis direction, and the free layer includes a linear portion crossing the major axis direction.

Description

스핀 전달 토크 자기 랜덤 억세스 메모리 및 그 제조 방법{Spin Transfer Torque Magnetic Random Access Memory And Fabircation Method Of The Same}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a spin transfer torque torque magnetic random access memory

본 발명은 스핀 전달 토크 자기 랜덤 억세스 메모리에 관한 것으로, 더 구체적으로 자기터널접합의 자유층이 비대칭적인 형상을 가진 스핀 전달 토크 자기 랜덤 억세스 메모리에 관한 것이다.The present invention relates to a spin transfer torque magnetic random access memory, and more particularly to a spin transfer torque magnetic random access memory in which the free layer of the magnetic tunnel junction has an asymmetric shape.

스핀 전달 토크 (spin transfer torque;STT) 현상을 이용한 새로운 개념의 자기메모리 (magnetic random access memory;MRAM) 에 대한 연구가 활발히 진행되고 있다. STT-MRAM은 기존의 DRAM의 집적 밀도와 비휘발성 메모리 특성을 제공할 수 있다. STT-MRAM은 자기터널접합(magnetic tunnel junction; MTJ)을 포함할 수 있다.Research on a new concept of magnetic random access memory (MRAM) using spin transfer torque (STT) phenomenon is actively being conducted. STT-MRAM can provide the integrated density of DRAM and non-volatile memory characteristics. The STT-MRAM may include a magnetic tunnel junction (MTJ).

관련된 선행기술은 다음과 같다.The related prior art is as follows.

일본 공개특허공보 특개2007-087524호.Japanese Patent Application Laid-Open No. 2007-087524.

공개특허공보 제10-2011-0103463호.Published Japanese Patent Application No. 10-2011-0103463.

본 발명의 해결하고자 하는 일 기술적 과제는 STT-MRAM의 임계전류밀도를 감소시키는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to reduce the critical current density of an STT-MRAM.

본 발명의 일 실시예에 따른 스핀 전달 토크 자기 랜덤 억세스 메모리는 자기 터널 접합(magnetic tunnel junction)을 포함한다. 상기 자기 터널 접합은 반도체 기판 상에 배치된 반강자성층; 상기 반강자성층 상에 배치된 기준층; 상기 기준층 상에 배치된 절연층; 및 상기 절연층 상에 배치된 자유층을 포함한다. 상기 자유층은 장축 방향과 상기 장축 방향에 수직인 단축 방향으로 정의되는 평면에 배치되고, 상기 자유층은 상기 장축 방향을 가로지르는 직선 부위를 포함한다.A spin transfer torque magnetic random access memory in accordance with an embodiment of the present invention includes a magnetic tunnel junction. The magnetic tunnel junction comprising: an antiferromagnetic layer disposed on a semiconductor substrate; A reference layer disposed on the antiferromagnetic layer; An insulating layer disposed on the reference layer; And a free layer disposed on the insulating layer. The free layer is disposed in a plane defined by a major axis direction and a minor axis direction perpendicular to the major axis direction, and the free layer includes a straight line portion that intersects the major axis direction.

본 발명의 일 실시예에 있어서, 상기 자유층은 상기 장축 방향의 끝이 잘린 타원 형상이고, 상기 자유층은 상기 장축 방향에 대하여 거울 대칭이고, 상기 자유층은 상기 단축 방향에 대하여 비대칭일 수 있다.In one embodiment of the present invention, the free layer is in the shape of an ellipse with the major axis cut off, the free layer is mirror symmetrical with respect to the major axis direction, and the free layer may be asymmetric with respect to the minor axis direction .

본 발명의 일 실시예에 있어서, 상기 절단된 직선 부위로부터 상기 타원의 원래의 형상의 장축의 끝까지의 수직 거리는 4 나노 미터 내지 8 나노 미터일 수 있다.In one embodiment of the present invention, the vertical distance from the cut linear portion to the end of the major axis of the original shape of the ellipse may be between 4 nanometers and 8 nanometers.

본 발명의 일 실시예에 있어서, 상기 반강자성층, 상기 기준층, 상기 절연층, 및 상기 자유층의 측면은 서로 정렬될 수 있다.In one embodiment of the present invention, the side surfaces of the antiferromagnetic layer, the reference layer, the insulating layer, and the free layer may be aligned with each other.

본 발명의 일 실시예에 따른 스핀 전달 토크 자기 랜덤 억세스 메모리의 제조 방법은 기판 상에 차례로 하부 전극층, 반강자성층, 기준층, 절연층, 자유층, 및 상부 전극층을 적층하는 단계; 상기 하부 전극층, 상기 반강자성층, 상기 기준층, 상기 절연층, 상기 자유층, 및 상기 상부 전극층을 연속적으로 패터닝하여 장축 방향과 상기 장축 방향에 수직인 단축 방향으로 정의되는 평면에 예비 자기 터널 접합 패턴을 형성하는 단계; 상기 형성된 예비 터널 접합 패턴 사이에 절연체를 채우고 평탄화하는 단계; 및 상기 평탄화된 절연체 상에 상기 장축 방향을 가로지르는 절단 패턴을 형성하고, 상기 절단 패턴을 마스크로 하여 상기 예비 터널 접합 패턴의 상기 상부 전극층 및 상기 자유층의 일부를 제거하여 자기 터널 접합 패턴을 형성하는 단계를 포함한다.A method of manufacturing a spin transfer torque magnetic random access memory according to an embodiment of the present invention includes: stacking a lower electrode layer, an antiferromagnetic layer, a reference layer, an insulating layer, a free layer, and an upper electrode layer sequentially on a substrate; Wherein the lower electrode layer, the antiferromagnetic layer, the reference layer, the insulating layer, the free layer, and the upper electrode layer are continuously patterned to form a preliminary magnetic tunnel junction pattern in a plane defined by a major axis direction and a minor axis direction perpendicular to the major axis direction. ; Filling and planarizing an insulating material between the formed preliminary tunnel junction patterns; And forming a cut pattern across the major axis direction on the planarized insulator and removing a part of the upper electrode layer and the free layer of the preliminary tunnel junction pattern using the cut pattern as a mask to form a magnetic tunnel junction pattern .

본 발명의 일 실시예에 있어서, 상기 절단 패턴을 마스크로 하여 상기 예비 터널 접합 패턴의 상기 절연층, 상기 기준층, 상기 반강자성층, 및 상기 하부 전극층을 연속적으로 식각하는 단계를 더 포함할 수 있다. 상기 자기 터널 접합 패턴의 상기 자유층의 측면은 상기 식각된 절연층, 상기 식각된 기준층, 상기 식각된 반강자성층, 및 상기 식각된 하부 전극층의 측면과 정렬될 수 있다.In one embodiment of the present invention, the method may further include successively etching the insulating layer, the reference layer, the antiferromagnetic layer, and the lower electrode layer of the preliminary tunnel junction pattern using the cut pattern as a mask . The side of the free layer of the magnetic tunnel junction pattern may be aligned with the sides of the etched insulating layer, the etched reference layer, the etched antiferromagnetic layer, and the etched bottom electrode layer.

본 발명의 일 실시예에 있어서, 상기 예비 자기 터널 접합 패턴은 타원 형상 또는 곡선 처리된 모서리를 가지는 직사각형 형상일 수 있다.In one embodiment of the present invention, the preliminary magnetic tunnel junction pattern may be in the shape of an ellipse or a rectangle having curved edges.

본 발명의 일 실시예에 있어서, 상기 터널 접합 패턴의 상기 자유층은 상기 장축 방향을 가로지르는 방향으로 절단된 직선 부위를 포함할 수 있다In one embodiment of the present invention, the free layer of the tunnel junction pattern may include a straight portion cut in a direction transverse to the major axis direction

본 발명의 일 실시예에 따른 스핀 전달 토크 자기 랜덤 억세스 메모리는 자기 터널 접합(magnetic tunnel junction)을 포함한다. 상기 자기 터널 접합은 반도체 기판 상에 배치된 반강자성층; 상기 반강자성층 상에 배치된 기준층; 상기 기준층 상에 배치된 절연층; 및 상기 절연층 상에 배치된 자유층을 포함한다. 상기 자유층은 장축 방향과 상기 장축 방향에 수직인 단축 방향으로 정의되는 평면에 배치되고, 상기 자유층의 일부는 비전도성 물질로 도핑된다.A spin transfer torque magnetic random access memory in accordance with an embodiment of the present invention includes a magnetic tunnel junction. The magnetic tunnel junction comprising: an antiferromagnetic layer disposed on a semiconductor substrate; A reference layer disposed on the antiferromagnetic layer; An insulating layer disposed on the reference layer; And a free layer disposed on the insulating layer. The free layer is disposed in a plane defined by a major axis direction and a minor axis direction perpendicular to the long axis direction, and a part of the free layer is doped with a nonconductive material.

본 발명의 일 실시예에 있어서, 상기 자유층의 일부는 타원 형상의 장축을 가로질러 분할된 부위 또는 곡선 처리된 모서리를 가지는 직사각형 형상의 장축을 가로질러 절단된 부위이고, 상기 비전도성 물질은 산소 또는 질소일 수 있다.In one embodiment of the present invention, a portion of the free layer is cut across a major axis of a rectangle having a segmented or curved edge across an elliptical long axis, and the nonconductive material is oxygen Or nitrogen.

본 발명의 일 실시예에 따른 스핀 전달 토크 자기 랜덤 억세스 메모리는 자기터널접합의 자유층의 비대칭적인 형상 또는 구조에 기인하여 자화반전을 위한 임계 전류밀도를 현저히 감소시킬 수 있다. The spin transfer torque magnetic random access memory according to an embodiment of the present invention can significantly reduce the critical current density for magnetization reversal due to the asymmetrical shape or structure of the free layer of the magnetic tunnel junction.

도 1a은 종래의 STT-MRAM의 MTJ을 설명하는 단면도이다.
도 1b는 도 1a의 MTJ의 자유층, 제1 강자성층, 및 제2 강자성층의 자화 방향을 나타내는 평면도이다.
도 2a 내지 도 2d는 도 1a의 MTJ에서 자유층의 자화 방향이 시간에 따라 변하는 것을 나타내는 컴퓨터 시뮬레이션 결과이다.
도 3a 는 본 발명의 일 실시예에 따른 STT-MRAM의 MTJ의 단면도이다.
도 3b는 3a의 MTJ의 자유층, 제1 강자성층, 및 제2 강자성층의 자화 방향을 나타내는 평면도이다.
도 4a 및 도 4d는 도 3a의 MTJ의 자유층의 자화 역전 과정을 시간에 따라 나타내는 컴퓨터 시뮬레이션 결과이다.
도 5는 본 발명의 일 실시예에 따른 MTJ의 임계 전류밀도를 나타내는 컴퓨터 시뮬레이션 결과이다.
도 6a 내지 도 6c는 본 발명의 다른 실시예에 따른 자유층의 형상을 설명하는 평면도들이다.
도 7a는 본 발명의 일 실시예에 따른 STT-MRAM의 제조 방법을 설명하는 평면도이다.
도 7b는 도 7a의 I-I'선을 따라 자른 단면도이다.
도 8a는 본 발명의 일 실시예에 따른 STT-MRAM의 제조 방법을 설명하는 평면도이다.
도 8b는 도 8a의 II-II'선을 따라 자른 단면도이다.
도 9a는 본 발명의 일 실시예에 따른 STT-MRAM의 제조 방법을 설명하는 평면도이다.
도 9b는 도 9a의 III-III'선을 따라 자른 단면도이다.
도 10a는 본 발명의 일 실시예에 따른 STT-MRAM의 제조 방법을 설명하는 평면도이다.
도 10b는 도 10a의 IV-IV'선을 따라 자른 단면도이다.
도 11a는 본 발명의 일 실시예에 따른 STT-MRAM의 제조 방법을 설명하는 평면도이다.
도 11b는 도 11a의 V-V'선을 따라 자른 단면도이다.
도 12a는 본 발명의 일 실시예에 따른 STT-MRAM의 제조 방법을 설명하는 평면도이다.
도 12b는 도 12a의 VI-VI'선을 따라 자른 단면도이다.
도 13a는 본 발명의 일 실시예에 따른 STT-MRAM의 제조 방법을 설명하는 평면도이다.
도 13b는 도 13a의 VII-VII'선을 따라 자른 단면도이다.
도 14a는 본 발명의 일 실시예에 따른 STT-MRAM의 제조 방법을 설명하는 평면도이다.
도 14b는 도 14a의 VIII-VIII'선을 따라 자른 단면도이다.1A is a cross-sectional view illustrating an MTJ of a conventional STT-MRAM.
1B is a plan view showing the magnetization directions of the free layer, the first ferromagnetic layer, and the second ferromagnetic layer of the MTJ of FIG. 1A.
2A to 2D are computer simulation results showing that the magnetization direction of the free layer changes with time in the MTJ of FIG. 1A.
3A is a cross-sectional view of an MTJ of an STT-MRAM according to an embodiment of the present invention.
3B is a plan view showing the magnetization directions of the free layer, the first ferromagnetic layer, and the second ferromagnetic layer of the MTJ of 3a.
4A and 4D are computer simulation results showing the magnetization reversal process of the free layer of the MTJ of FIG. 3A over time.
5 is a computer simulation result showing the critical current density of the MTJ according to an embodiment of the present invention.
6A to 6C are plan views illustrating a shape of a free layer according to another embodiment of the present invention.
7A is a plan view illustrating a method of manufacturing an STT-MRAM according to an embodiment of the present invention.
7B is a cross-sectional view taken along the line I-I 'in FIG. 7A.
8A is a plan view illustrating a method of manufacturing an STT-MRAM according to an embodiment of the present invention.
8B is a cross-sectional view taken along line II-II 'of FIG. 8A.
9A is a plan view illustrating a method of manufacturing an STT-MRAM according to an embodiment of the present invention.
9B is a cross-sectional view taken along line III-III 'in FIG. 9A.
10A is a plan view illustrating a method of manufacturing an STT-MRAM according to an embodiment of the present invention.
10B is a sectional view taken along the line IV-IV 'in FIG. 10A.
11A is a plan view illustrating a method of manufacturing an STT-MRAM according to an embodiment of the present invention.
11B is a cross-sectional view taken along the line V-V 'in FIG. 11A.
12A is a plan view illustrating a method of manufacturing an STT-MRAM according to an embodiment of the present invention.
12B is a cross-sectional view taken along line VI-VI 'of FIG. 12A.
13A is a plan view illustrating a method of manufacturing an STT-MRAM according to an embodiment of the present invention.
13B is a cross-sectional view taken along line VII-VII 'of FIG. 13A.
14A is a plan view illustrating a method of manufacturing an STT-MRAM according to an embodiment of the present invention.
14B is a cross-sectional view taken along line VIII-VIII 'of FIG. 14A.

도 1a은 종래의 STT-MRAM의 MTJ을 설명하는 단면도이다.1A is a cross-sectional view illustrating an MTJ of a conventional STT-MRAM.

도 1b는 도 1a의 MTJ의 평면도이다. 1B is a plan view of the MTJ of FIG. 1A.

도 2a 내지 도 2d는 도 1a의 MTJ에서 자유층의 자화 방향이 시간에 따라 변하는 것을 나타내는 컴퓨터 시뮬레이션 결과이다. 2A to 2D are computer simulation results showing that the magnetization direction of the free layer changes with time in the MTJ of FIG. 1A.

도 1a 및 도 1b, 도 2a 및 내지 도 2d를 참조하면, 자기 터널 접합(18)은 반도체 기판(미도시) 상에 배치된 반강자성층(11), 상기 반강자성층(11) 상에 배치된 기준층(15), 상기 기준층(15) 상에 배치된 절연층(16), 및 상기 절연층(16) 상에 배치된 자유층(17)을 포함한다.
1A and 1B, 2A and 2D, a magnetic tunnel junction 18 includes an antiferromagnetic layer 11 disposed on a semiconductor substrate (not shown), a ferromagnetic layer 11 disposed on the antiferromagnetic layer 11 A reference layer 15, an insulating layer 16 disposed on the reference layer 15, and a free layer 17 disposed on the insulating layer 16.

*상기 자유층(17)은 외부 자기장이나 스핀 토크 현상에 의해 자화 방향이 양의 x축 방향 또는 음의 x축 방향으로 정렬될 수 있다. 이에 따라, 상기 자유층(17)은 디지털 정보를 저장할 수 있다. 상기 절연층(16)은 터널링 자기저항 (tunneling magneto resistance;TMR) 현상을 발생시키기 위하여 필요하다. 상기 기준층(15)은 차례로 적층된 제1 강자성층(12), 비자성층(13), 및 제2 강자성층(14)을 포함한다. 상기 제1 강자성층(12)과 상기 제2 강자성층(14)은 서로 강한 반강자성 층간 결합을 이룬다. 이에 따라, 상기 제1 강자성층(12)과 상기 제2 강자성층(14)은 외부 자기장에 대해 고정된 자화 방향을 유지한다. 또한 상기 반강자성층(11)은 상기 제1 강자성층(12)의 자화방향을 특정 방향으로 유지시킬 수 있다. The free layer 17 can be aligned in the positive x-axis direction or the negative x-axis direction by an external magnetic field or a spin torque phenomenon. Accordingly, the free layer 17 can store digital information. The insulating layer 16 is necessary for generating a tunneling magneto resistance (TMR) phenomenon. The reference layer 15 includes a first ferromagnetic layer 12, a non-magnetic layer 13, and a second ferromagnetic layer 14 which are sequentially stacked. The first ferromagnetic layer 12 and the second ferromagnetic layer 14 have strong anti-ferromagnetic interlayer coupling with each other. Accordingly, the first ferromagnetic layer 12 and the second ferromagnetic layer 14 maintain a fixed magnetization direction with respect to an external magnetic field. The antiferromagnetic layer 11 may maintain the magnetization direction of the first ferromagnetic layer 12 in a specific direction.

상기 자기 터널 접합(18)은 x-y 평면에서 타원의 형태를 가진다. 또한, 형상 자기 이방성을 이용하여 상기 타원의 장축 방향은 자화 용이축이 되도록 설계된다. 상기 자유층(17)의 자화 방향은 외부 자기장 또는 스핀 토크 전류에 의해 x축 방향 또는 y축 방향으로 스위칭될 수 있다. 이에 따라, 상기 자유층(17)의 자화 방향에 따라, 디지털 정보가 기록된다. 따라서, 상기 기준층(15)의 자화방향은 외부의 간섭에 영향을 받지 않도록 설계되어야 한다. 상기 자유층(17)은 외부 스핀토크전류에 의해 낮은 전류밀도에서 스위칭되는 것이 바람직하다. 특히, 스위칭을 일으키는 임계 전류밀도가 높기 때문에, 임계 전류밀도의 감소가 요구된다.The magnetic tunnel junction 18 has the shape of an ellipse in the xy plane. Further, by using shape magnetic anisotropy, the major axis direction of the ellipse is designed to be the easy magnetization axis. The magnetization direction of the free layer 17 can be switched in the x-axis direction or the y-axis direction by an external magnetic field or a spin torque current. Accordingly, digital information is recorded in accordance with the magnetization direction of the free layer 17. Therefore, the magnetization direction of the reference layer 15 should be designed not to be affected by external interference. The free layer 17 is preferably switched at a low current density by an external spin torque current. In particular, since the threshold current density causing the switching is high, a reduction in the critical current density is required.

상기 자기 터널 접합(18)은 리소그래피 공정을 이용해서 수십 나노미토(nm) 의 패턴 공정을 통하여 형성된다. 이에 따라, 상기 자기 터널 접합(18)은 장축 방향과 단축 방향을 가지는 타원 형상을 가질 수 있다. 일반적으로, 상기 장축 방향은 자화 용이축으로 설계될 수 있다.The magnetic tunnel junction 18 is formed through a patterning process of several tens nanometers (nm) using a lithography process. Accordingly, the magnetic tunnel junction 18 may have an oval shape having a major axis direction and a minor axis direction. Generally, the long axis direction can be designed as an easy magnetization axis.

마이크로마그네틱 시뮬레이션(micrimagnetic simulation)을 이용하면, 자유층(17)의 자화 역전 과정은 시간에 따라 표시될 수 있다. 상기 자유층의(17) 자화 방향은 초기에 음의 x축 방향일 수 있다. 이 경우, 스핀 전달 토크에 의해서, 상기 자유층의 자화 방향은 양의 x축 방향으로 변경될 수 있다. By using a micromagnetic simulation, the magnetization reversal process of the free layer 17 can be displayed over time. The (17) magnetization direction of the free layer may initially be in the negative x-axis direction. In this case, due to the spin transfer torque, the magnetization direction of the free layer can be changed in the positive x-axis direction.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 구성요소는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments disclosed herein are being provided so that this disclosure will be thorough and complete, and will fully convey the concept of the invention to those skilled in the art. In the drawings, the components have been exaggerated for clarity. Like numbers refer to like elements throughout the specification.

도 2a 및 도 2b를 참조하면, 초기의 자화 방향의 자화 역전 과정에서, 상기 자유층(17)의 상기 자화 방향은 타원의 단축을 기준으로 좌우 비대칭일 수 있다. 또한, 상기 자화 방향은 시간에 따라 회전 운동을 할 수 있다. 또한 좌우 영역에서 자화 방향이 비대칭적인 운동을 하는 동안, 상기 타원의 단축 방향(y축 방향)의 중심 영역에서는 스핀 전달 효과가 서로 상쇄되어 자화 방향이 거의 움직이지 않으며, 안정된 상태가 유지될 수 있다.Referring to FIGS. 2A and 2B, in the magnetization reversal process of the initial magnetization direction, the magnetization direction of the free layer 17 may be asymmetric with respect to the short axis of the ellipse. In addition, the magnetization direction can rotate in accordance with time. Further, while the magnetization directions are asymmetrically moved in the right and left regions, the spin transfer effects cancel each other in the central region in the short axis direction (y axis direction) of the ellipse, the magnetization direction hardly moves, and a stable state can be maintained .

도 2c를 참조하면, 특정 시간(t= 9.71 nsec(나노초))에서, 좌우 영역에서 비대칭성이 깨진다. 따라서, 상기 타원의 단축 방향(y축 방향)의 중심 영역에서 자화 방향이 변할 수 있다.Referring to FIG. 2C, at a specific time (t = 9.71 nsec (nanosecond)), the asymmetry in the right and left regions is broken. Therefore, the magnetization direction in the central region in the minor axis direction (y-axis direction) of the ellipse can be changed.

도 2d를 참조하면, 특정 시간(t= 10.1 nsec(나노초))에서, 상기 자유층(17)에서 전체적인 자화 역전현상이 발생한다. 이에 따라, 상기 자유층의 자화 방향은 양의 x축 방향으로 정렬할 수 있다.Referring to FIG. 2D, at the specific time (t = 10.1 nsec), the magnetization reversal phenomenon occurs in the free layer 17 as a whole. Accordingly, the magnetization direction of the free layer can be aligned in the positive x-axis direction.

도 3a 는 본 발명의 일 실시예에 따른 STT-MRAM의 MTJ의 단면도이다.3A is a cross-sectional view of an MTJ of an STT-MRAM according to an embodiment of the present invention.

도 3b는 3a의 MTJ의 자유층, 제1 강자성층, 및 제2 강자성층의 자화 방향을 나타내는 평면도이다. 3B is a plan view showing the magnetization directions of the free layer, the first ferromagnetic layer, and the second ferromagnetic layer of the MTJ of 3a.

도 4a 및 도 4d는 도 3a의 MTJ의 자유층의 자화 역전 과정을 시간에 따라 나타내는 컴퓨터 시뮬레이션 결과이다.4A and 4D are computer simulation results showing the magnetization reversal process of the free layer of the MTJ of FIG. 3A over time.

도 3a 및 도 3b를 참조하면, STT-MRAM은 자기 터널 접합(magnetic tunnel junction; 157a)을 포함한다. 상기 자기 터널 접합(157a)은 반도체 기판(미도시) 상에 배치된 반강자성층(152), 상기 반강자성층(152) 상에 배치된 기준층(153), 상기 기준층(153) 상에 배치된 절연층(154), 및 상기 절연층(154) 상에 배치된 자유층(155a)을 포함한다. 상기 자유층(155a)은 장축 방향(x축 방향)과 상기 장축 방향에 수직인 단축 방향(y축 방향)으로 정의되는 평면에 배치된다. 상기 자유층(155a)은 상기 장축 방향을 가로지르는 직선 부위(155b)를 포함한다.Referring to FIGS. 3A and 3B, the STT-MRAM includes a magnetic tunnel junction 157a. The magnetic tunnel junction 157a includes an antiferromagnetic layer 152 disposed on a semiconductor substrate (not shown), a reference layer 153 disposed on the antiferromagnetic layer 152, An insulating layer 154, and a free layer 155a disposed on the insulating layer 154. As shown in FIG. The free layer 155a is disposed in a plane defined by a major axis direction (x axis direction) and a minor axis direction (y axis direction) perpendicular to the major axis direction. The free layer 155a includes a straight portion 155b that intersects the long axis direction.

상기 반강자성층(152)은 FeMn, IrMn, PtMn, CoO, 및 NiO 중에서 적어도 하나를 포함할 수 있다. 상기 반강자성층(152)의 두께는 0.1 nm 내지 100 nm일 수 있다. 상기 반강자성층(152)은 박막의 배치 평면에서 타원 형상 또는 직사각형 형상을 가질 수 있다.The antiferromagnetic layer 152 may include at least one of FeMn, IrMn, PtMn, CoO, and NiO. The thickness of the antiferromagnetic layer 152 may be between 0.1 nm and 100 nm. The antiferromagnetic layer 152 may have an elliptical shape or a rectangular shape in the arrangement plane of the thin film.

상기 기준층(153)은 차례로 적층된 제1 강자성층(153a), 비자성층(153b), 및 제2 강자성층(153c)을 포함할 수 있다. 상기 제1 강자성층(153a)의 자화 방향은 상기 제2 강자성층(153c)의 자화 방향과 서로 반평행 할 수 있다. 상기 제1 강자성층(153a)의 자화 방향은 박막의 배치 평면에서 양의 x축 방향일 수 있다. 상기 기준층(153)의 형상이 배치 평면에서 타원 형상인 경우, 상기 제1 강자성층(153a)의 자화 방향은 타원의 장축 방향(양의 x축 방향)일 수 있다. 상기 제2 강자성층(153c)의 자화 방향은 상기 제1 강자성층(153a)의 자화 방향에 반평행한 음의 x축 방향일 수 있다.The reference layer 153 may include a first ferromagnetic layer 153a, a nonmagnetic layer 153b, and a second ferromagnetic layer 153c sequentially stacked. The magnetization direction of the first ferromagnetic layer 153a may be antiparallel to the magnetization direction of the second ferromagnetic layer 153c. The magnetization direction of the first ferromagnetic layer 153a may be a positive x-axis direction in the arrangement plane of the thin film. When the shape of the reference layer 153 is elliptical in the arrangement plane, the magnetization direction of the first ferromagnetic layer 153a may be the long axis direction (positive x axis direction) of the ellipse. The magnetization direction of the second ferromagnetic layer 153c may be a negative x-axis direction antiparallel to the magnetization direction of the first ferromagnetic layer 153a.

상기 제1 강자성층(153a) 및 상기 제2 강자성층(153c)은 전이금속- 희토류 금속의 합금일 수 있다. 구체적으로, 상기 전이 금속은 Fe, Co, 및 Ni 중에서 적어도 하나를 포함할 수 있다. 상기 희토류 금속은 Tb, Sm, Nd, Gd, Dy, Ho, 및 Er 중에서 적어도 하나를 포함할 수 있다. 상기 제1 강자성층의 두께는 1 nm 내지 10 nm 의 범위일 수 있고, 상기 제2 강자성층의 두께는 1nm 내지 10nm 의 범위일 수 있다.The first ferromagnetic layer 153a and the second ferromagnetic layer 153c may be an alloy of a transition metal and a rare earth metal. Specifically, the transition metal may include at least one of Fe, Co, and Ni. The rare earth metal may include at least one of Tb, Sm, Nd, Gd, Dy, Ho, and Er. The thickness of the first ferromagnetic layer may be in the range of 1 nm to 10 nm, and the thickness of the second ferromagnetic layer may be in the range of 1 nm to 10 nm.

상기 비자성층(153b)은 비자성 금속일 수 있다. 상기 비자성 금속은 Cu, Ru, Au, Ag, Ta, 및 Al 중에서 적어도 하나를 포함할 수 있다. 상기 비자성층(153b)의 두께는 0.1 nm 내지 100 nm 의 범위일 수 있다.The non-magnetic layer 153b may be a non-magnetic metal. The non-magnetic metal may include at least one of Cu, Ru, Au, Ag, Ta, and Al. The thickness of the nonmagnetic layer 153b may be in the range of 0.1 nm to 100 nm.

상기 절연층(154)은 MgO, AlOx, TaOx, 및 ZrOx 중에서 적어도 하나를 포함할 수 있다. 상기 절연층(154)은 박막의 배치 평면에서 타원 형상을 가질 수 있다. 상기 절연층(154), 상기 기준층(153), 및 상기 반자성층(152)의 측면은 서로 정렬될 수 있다.The insulating layer 154 may include at least one of MgO, AlOx, TaOx, and ZrOx. The insulating layer 154 may have an elliptical shape in the arrangement plane of the thin film. The insulating layer 154, the reference layer 153, and the side surfaces of the semi-magnetic layer 152 may be aligned with each other.

상기 자유층(155a)은 Co, Fe, Ni, B, Si, Zr 중에서 적어도 하나를 포함하는 합금일 수 있다. 상기 자유층(155a)은 강자성체 박막으로 형성될 수 있다. 구체적으로, 상기 자유층(155a)은 Co-Fe-B 합금, Co-Fe-Si 합금일 수 있다. 상기 자유층(155a)의 두께는 0.1 nm 내지 20 nm 의 범위일 수 있다.The free layer 155a may be an alloy containing at least one of Co, Fe, Ni, B, Si and Zr. The free layer 155a may be formed of a ferromagnetic thin film. Specifically, the free layer 155a may be a Co-Fe-B alloy or a Co-Fe-Si alloy. The thickness of the free layer 155a may range from 0.1 nm to 20 nm.

자화 역전을 발생시키는 임계전류밀도를 낮추기 위하여, 상기 자유층(155a)은 상기 장축 방향을 가로지르는 직선 부위(155b)를 포함한다. 상기 자유층(155a)은 원래의 타원 형상에서 상기 장축 방향의 가장자리가 절단되어 절단된 타원 형상을 가질 수 있다. 이에 따라, 상기 자유층(155a)은 단축 방향에 비대칭 형상을 가질 수 있다. In order to lower the critical current density causing the magnetization reversal, the free layer 155a includes a straight portion 155b which intersects the long axis direction. The free layer 155a may have an elliptical shape in which the longitudinal edges of the free layer 155a are cut off from the original elliptic shape. Accordingly, the free layer 155a may have an asymmetric shape in the minor axis direction.

예를 들어, 상기 자유층(155a)은 상기 장축 방향의 끝이 잘린 타원 형상이고, 상기 자유층(155a)은 상기 장축 방향에 대하여 거울 대칭일 수 있다. 상기 자유층(155a)은 상기 단축 방향에 대하여 비대칭일 수 있다. 상기 절단된 직선 부위(155b)로부터 상기 타원의 원래의 형상의 장축의 끝까지의 수직 거리는 4 나노 미터 내지 8 나노 미터일 수 있다.
For example, the free layer 155a may have an elliptical shape with the long axis end cut off, and the free layer 155a may be mirror symmetrical with respect to the long axis direction. The free layer 155a may be asymmetric with respect to the minor axis direction. The vertical distance from the cut straight portion 155b to the end of the major axis of the original shape of the ellipse may be between 4 nanometers and 8 nanometers.

*도 4a 내지 도 4d를 참조하면, 원래 타원의 장축의 길이(a)는 60 nm이고, 단축의 길이(b)는 30 nm이다. 상기 타원에서 절단된 장축 방향의 길이(d)는 8 nm이다. 이 경우, 시간에 따라, 자유층(155a)의 전체에 대해서, 매우 균일한 회전 운동이 관측된다. 상기 자화 방향은 모든 영역에서 동시에 시간에 따라 반시계 방향으로 회전할 수 있다. 이에 따라, 모든 영역에서 자화 방향이 공간적으로 동일하게 유지되면서, 상기 자화 방향은 시간에 따라 반시계에 방향으로 회전할 수 있다. 즉, 자유층의 기하학적 비대칭성은 전체적으로 균일하게 회전하는 자화 운동을 유도할 수 있다. 이에 따라, 공간적으로 균일하게 회전하는 자화 운동은 임계전류 밀도를 낮출 수 있다. 한편, 가장 자리가 절단된 자기 터널 접합의 터널 자기 저항(tunnel magnetic resistance; TMR)특성은 절단되지 않은 원래의 타원 형상의 자기 터널 접합의 특성과 동일할 수 있다.4A to 4D, the length (a) of the long axis of the original ellipse is 60 nm and the length (b) of the minor axis is 30 nm. The length d in the long axis direction cut at the ellipse is 8 nm. In this case, a very uniform rotational motion is observed with respect to the entirety of the free layer 155a with time. The magnetization direction can be rotated counterclockwise according to time at the same time in all regions. Thus, while the magnetization direction is spatially the same in all regions, the magnetization direction can be rotated counterclockwise in time. That is, the geometrical asymmetry of the free layer can induce magnetization motions that rotate uniformly throughout. Thus, the magnetizing motion that spatially rotates uniformly can lower the critical current density. On the other hand, the tunnel magnetic resistance (TMR) characteristic of truncated magnetic tunnel junctions may be the same as that of the original elliptical magnetic tunnel junctions that have not been cut.

원래 타원의 장축의 길이(a)에 대한 절단된 장축 방향의 길이(d)의 비(d/a)는 수 퍼센트 내지 수십 퍼센트일 수 있다. 바람직하게는 원래 타원의 장축의 길이(a)에 대한 절단된 장축 방향의 길이(d)의 비(d/a)는 6 퍼센트 내지 13 퍼센트일 수 있다.The ratio (d / a) of the length (d) of the cut length direction of the major axis to the length (a) of the long axis of the original ellipse may be several to several tens of percent. Preferably, the ratio (d / a) of the length d of the cut lengthwise major axis to the length a of the long axis of the original ellipse may be 6 to 13 percent.

도 5는 본 발명의 일 실시예에 따른 MTJ의 임계 전류밀도를 나타내는 컴퓨터 시뮬레이션 결과이다.5 is a computer simulation result showing the critical current density of the MTJ according to an embodiment of the present invention.

도 5를 참조하면, 장축의 길이(a)는 60 nm이고, 단축의 길이(b)는 30 nm인 경우, 잘려진 길이(d)가 증가함에 따라, 임계전류 밀도가 급격히 감소한다. 상기 자유층의 교환 뻣뻣함 상수 (exchange stiffness constant Aex)가 1.0 x10-11 J/m 내지 3.0x10-11 J/m 일 수 있다. 이 경우, 잘려진 길이(d)가 8 nm 까지 증가함에 따라, 평행(parallel;P) 상태에서 반평행(antiparallel;AP) 상태로 자화 역전을 위한 임계전류 밀도(Jc)는 2.9 X 1011 A/m2 에서 1.7 X 1011 A/m2 로 감소하였다. Referring to FIG. 5, when the length a of the major axis is 60 nm and the length b of the minor axis is 30 nm, the critical current density sharply decreases as the cut length d increases. The exchange stiffness constant A ex of the free layer may be 1.0 x 10 -11 J / m to 3.0 x 10 -11 J / m. In this case, as the cut length d increases to 8 nm, the critical current density Jc for the magnetization reversal from the parallel (P) state to the antiparallel (AP) state is 2.9 × 10 11 A / m 2 to 1.7 x 10 11 A / m 2 .

따라서, 종래의 임계전류 밀도가 약 50 퍼센트 정도 감소될 수 있다. 한편, 잘려진 길이(d)가 4nm 부터 8 nm 범위인 경우, 임계전류 밀도(Jc)는 거의 변하지 않았다. 따라서, 약간의 기하학적 대칭성의 깨뜨림은 충분히 임계전류밀도를 낮출 수 있다.Thus, the conventional threshold current density can be reduced by about 50 percent. On the other hand, when the cut length d was in the range of 4 nm to 8 nm, the critical current density Jc hardly changed. Thus, breaking of some geometric symmetry can sufficiently lower the critical current density.

한편, 잘려진 길이(d)가 8 nm 까지 증가함에 따라, 반평행 상태에서 평행 상태로 자화 역전을 위한 임계전류 밀도(Jc)의 절대값은 3.7 X 1011 A/m2 에서 2.1 X 1011 A/m2 로 감소하였다. 한편, 잘려진 길이(d)가 4nm 부터 8 nm 범위인 경우, 임계전류 밀도(Jc)의 절대값은 거의 변하지 않았다. On the other hand, as the cut length d increases to 8 nm, the absolute value of the critical current density Jc for anti-magnetization reversal from anti-parallel to parallel is 3.7 x 10 11 A / m 2 to 2.1 x 10 11 A / m < 2 & gt ;. On the other hand, when the cut length d was in the range of 4 nm to 8 nm, the absolute value of the critical current density Jc hardly changed.

도 6a 내지 도 6c는 본 발명의 다른 실시예에 따른 자유층의 형상을 설명하는 평면도들이다.6A to 6C are plan views illustrating a shape of a free layer according to another embodiment of the present invention.

도 6a를 참조하면, 자유층(255)은 장축 방향과 상기 장축 방향에 수직인 단축 방향으로 정의되는 평면에 배치될 수 있다. 상기 자유층(255)은 상기 장축 방향을 가로지르는 직선 부위(256)를 포함할 수 있다. 상기 자유층(255)은 모서리가 곡선처리된 직사각형 형상을 가질 수 있다. 상기 자유층(255)의 가장 자리는 단축 방향을 따라 절단될 수 있다. 이에 따라, 상기 자유층(255)은 장축 방향에 대하여 거울 대칭을 가질 수 있다. 그러나, 상기 자유층(255)은 단축 방향으로 비대칭성을 가질 수 있다. Referring to FIG. 6A, the free layer 255 may be disposed in a plane defined by a major axis direction and a minor axis direction perpendicular to the major axis direction. The free layer 255 may include a straight line portion 256 that intersects the major axis direction. The free layer 255 may have a rectangular shape whose edges are curved. The edge of the free layer 255 may be cut along the minor axis direction. Accordingly, the free layer 255 may have a mirror symmetry with respect to the major axis direction. However, the free layer 255 may have asymmetry in the minor axis direction.

도 6b를 참조하면, 자유층(355)은 장축 방향과 상기 장축 방향에 수직인 단축 방향으로 정의되는 평면에 배치될 수 있다. 상기 자유층(355)은 상기 장축 방향을 가로지르는 직선 부위(356)를 포함할 수 있다. 상기 자유층의 가장 자리는 장축 방향을 가로지르도록 사선 방향으로 절단될 수 있다. 상기 직선 부위(356)와 상기 장축 방향 사이의 각도는 10도 내지 70도 일 수 있다. Referring to FIG. 6B, the free layer 355 may be disposed in a plane defined by a major axis direction and a minor axis direction perpendicular to the major axis direction. The free layer 355 may include a straight portion 356 that intersects the major axis direction. The edge of the free layer may be cut in an oblique direction so as to cross the major axis direction. The angle between the straight portion 356 and the major axis direction may be between 10 and 70 degrees.

도 6c를 참조하면, 스핀 전달 토크 자기 랜덤 억세스 메모리는 자기 터널 접합(magnetic tunnel junction)을 포함할 수 있다. 상기 자기 터널 접합은 반도체 기판 상에 배치된 반강자성층, 상기 반강자성층 상에 배치된 기준층, 상기 기준층 상에 배치된 절연층, 및 상기 절연층 상에 배치된 자유층을 포함한다. 상기 자유층(455)은 장축 방향과 상기 장축 방향에 수직인 단축 방향으로 정의되는 평면에 배치된다. 상기 자유층의 일부(456)는 비전도성 물질로 도핑될 수 있다.Referring to FIG. 6C, the spin transfer torque magnetic random access memory may include a magnetic tunnel junction. The magnetic tunnel junction includes an antiferromagnetic layer disposed on a semiconductor substrate, a reference layer disposed on the antiferromagnetic layer, an insulating layer disposed on the reference layer, and a free layer disposed on the insulating layer. The free layer 455 is disposed in a plane defined by a major axis direction and a minor axis direction perpendicular to the major axis direction. A portion 456 of the free layer may be doped with a nonconductive material.

상기 자유층의 일부(456)는 타원 형상의 장축을 가로질러 분할된 부위 또는 곡선 처리된 모서리를 가지는 직사각형 형상의 장축을 가로질러 절단된 부위일 수 있다. 상기 비전도성 물질은 산소 또는 질소일 수 있다. 상기 비도전성 물질은 이온 주입 장치 또는 확산 공정 장치를 이용하여 패턴 마스크를 통하여 선택적으로 상기 자유층의 일부에 주입될 수 있다. 상기 자유층의 일부(456)가 비전도성 물질로 도핑된 경우, 상기 자유층(455)은 비대칭적인 형상과 동일한 효과를 줄 수 있다. The portion 456 of the free layer may be a portion cut across the major axis of the elliptical shape or a portion cut across the major axis of the rectangular shape having curved edges. The nonconductive material may be oxygen or nitrogen. The non-conductive material may be selectively implanted into a portion of the free layer through a pattern mask using an ion implantation apparatus or a diffusion processing apparatus. When the portion 456 of the free layer is doped with a nonconductive material, the free layer 455 may have the same effect as an asymmetrical shape.

도 7a는 본 발명의 일 실시예에 따른 STT-MRAM의 제조 방법을 설명하는 평면도이다. 7A is a plan view illustrating a method of manufacturing an STT-MRAM according to an embodiment of the present invention.

도 7b는 도 7a의 I-I'선을 따라 자른 단면도이다.7B is a cross-sectional view taken along the line I-I 'in FIG. 7A.

도 7a 및 도 7b를 참조하면, 기판(110) 상에 예컨대 STI(Shallow Trench Isolation) 법을 이용하여 활성 영역(102)을 정의하는 소자분리막(112)이 형성된다. 그리고, 상기 소자분리막(112) 및 상기 활성 영역(102) 상에는 워드라인을 포함하는 게이트 전극(122)이 형성된다. 이러한 게이트 전극(122)은 게이트 산화막(미도시)과 폴리실리콘층(미도시) 및 하드 마스크층(미도시)을 포함할 수 있다.Referring to FIGS. 7A and 7B, an isolation layer 112 is formed on a substrate 110 to define an active region 102 using, for example, STI (Shallow Trench Isolation). A gate electrode 122 including a word line is formed on the isolation layer 112 and the active region 102. The gate electrode 122 may include a gate oxide layer (not shown), a polysilicon layer (not shown), and a hard mask layer (not shown).

그리고, 상기 게이트 전극(122) 사이에 노출된 활성영역에 불순물을 주입하여 소오스/드레인 영역(미도시)이 형성될 수 있다.A source / drain region (not shown) may be formed by implanting impurities into the active region exposed between the gate electrodes 122.

상기 활성 영역(102)은 x축 방향으로 연장되는 띠 형상일 수 있다. 상기 활성 영역은 6F2 구조를 가질 수 있다. 상기 활성 영역(102)은 일정한 간격을 가지고 y축 방향으로 반복적으로 형성될 수 있다. 또한, 상기 활성 영역(102)은 일정한 간격을 가지고 x축 방향으로 반복적으로 형성될 수 있다.The active region 102 may be in the form of a strip extending in the x-axis direction. The active region may have a 6F 2 structure. The active regions 102 may be repeatedly formed in the y-axis direction at regular intervals. In addition, the active region 102 may be repeatedly formed in the x-axis direction at a predetermined interval.

상기 게이트 전극(122)은 y축 방향으로 연장될 수 있다. 상기 게이트 전극(122)은 x축 방향을 따라 일정한 간격으로 배치될 수 있다. 상기 게이트 전극(122)의 측벽에는 사이트월(side wall;124)이 형성될 수 있다.The gate electrode 122 may extend in the y-axis direction. The gate electrodes 122 may be disposed at regular intervals along the x-axis direction. A side wall 124 may be formed on a side wall of the gate electrode 122.

도 8a는 본 발명의 일 실시예에 따른 STT-MRAM의 제조 방법을 설명하는 평면도이다. 8A is a plan view illustrating a method of manufacturing an STT-MRAM according to an embodiment of the present invention.

도 8b는 도 8a의 II-II'선을 따라 자른 단면도이다.8B is a cross-sectional view taken along line II-II 'of FIG. 8A.

도 8a 및 도 8b를 참조하면, 사이드월(side wall;124)이 형성된 기판(110) 상에 절연막(미도시)이 형성된다. 상기 절연막은 상기 게이트 전극(122)이 노출될 때까지 평탄화 공정을 통하여 평탄화된다. 상기 평탄화된 절연막 상에 패터닝 공정을 통하여 랜딩 플러그 콘택 홀(미도시)이 형성될 수 있다. 상기 랜딩플러그 콘택 홀은 랜딩플러그 콘택(126)으로 채워질 수 있다. 상기 랜딩플러그 콘택(126)을 형성하기 위하여, 상기 랜딩플러그 콘택 홀이 형성된 기판 상에 폴리 실리콘이 증착된다. 이어서, 상기 기판(110)은 평탄화될 수 있다.8A and 8B, an insulating layer (not shown) is formed on a substrate 110 on which side walls 124 are formed. The insulating film is planarized through a planarization process until the gate electrode 122 is exposed. A landing plug contact hole (not shown) may be formed on the planarized insulating film through a patterning process. The landing plug contact hole may be filled with a landing plug contact 126. In order to form the landing plug contact 126, polysilicon is deposited on the substrate on which the landing plug contact hole is formed. Subsequently, the substrate 110 may be planarized.

상기 랜딩플러그 콘택(126) 및 상기 게이트 전극(122) 상에 제 1 층간 절연막(132)이 형성된다. 상기 제1 층간 절연막(132)의 상부면은 평탄화될 수 있다. 패터닝 공정을 통하여, 상기 활성 영역(102) 상에 형성된 상기 게이트 전극들(122) 사이에 소스 라인 콘택홀(미도시)이 형성된다. 상기 소스 라인 콘택홀을 매립하는 도전막이 형성된다. 제1 층간절연막(132)이 노출될 때까지 상기 기판(110)을 평탄화하여, 상기 소스 라인 콘택 플러그(134)가 형성될 수 있다.A first interlayer insulating film 132 is formed on the landing plug contact 126 and the gate electrode 122. The upper surface of the first interlayer insulating film 132 may be planarized. A source line contact hole (not shown) is formed between the gate electrodes 122 formed on the active region 102 through a patterning process. A conductive film for filling the source line contact holes is formed. The substrate 110 may be planarized until the first interlayer insulating film 132 is exposed so that the source line contact plug 134 may be formed.

도 9a는 본 발명의 일 실시예에 따른 STT-MRAM의 제조 방법을 설명하는 평면도이다. 9A is a plan view illustrating a method of manufacturing an STT-MRAM according to an embodiment of the present invention.

도 9b는 도 9a의 III-III'선을 따라 자른 단면도이다.9B is a cross-sectional view taken along line III-III 'in FIG. 9A.

도 9a 및 도 9b를 참조하면, 상기 소스 라인 콘택 플러그(134)가 형성된 상기 기판(110) 상에 도전막이 증착된다. 이어서, 패터닝 공정을 통하여 소스 라인(Source Line; SL; 142)이 형성된다. 상기 소스 라인(142)은 상기 소스 라인 콘택 플러그(134)와 정렬된다. 상기 소스 라인(142)은 y축 방향으로 연장될 수 있다.Referring to FIGS. 9A and 9B, a conductive film is deposited on the substrate 110 on which the source line contact plug 134 is formed. Then, a source line (SL) 142 is formed through a patterning process. The source line 142 is aligned with the source line contact plug 134. The source line 142 may extend in the y-axis direction.

도 10a는 본 발명의 일 실시예에 따른 STT-MRAM의 제조 방법을 설명하는 평면도이다. 10A is a plan view illustrating a method of manufacturing an STT-MRAM according to an embodiment of the present invention.

도 10b는 도 10a의 IV-IV'선을 따라 자른 단면도이다.10B is a sectional view taken along the line IV-IV 'in FIG. 10A.

도 10a 및 도 10b를 참조하면, 상기 소스 라인(142)이 형성된 상기 기판(110) 상에 제2 층간 절연막(144)이 증착된다. 상기 제2 층간 절연막(144)의 상부면은 평탄화될 수 있다. 패터닝 공정을 통하여 상기 제2 층간 절연막(144) 및 상기 제1 층간 절연막(134)을 관통하는 하부전극 콘택홀(미도시)이 형성된다. 상기 하부 전극 콘택홀은 활성 영역(102)에서 상기 소스 라인 콘택 플러그(134)가 형성되지 않는 상기 게이트 전극들(122) 사이에 형성될 수 있다.10A and 10B, a second interlayer insulating film 144 is deposited on the substrate 110 on which the source line 142 is formed. The upper surface of the second interlayer insulating film 144 may be planarized. A lower electrode contact hole (not shown) is formed through the second interlayer insulating film 144 and the first interlayer insulating film 134 through a patterning process. The lower electrode contact holes may be formed in the active region 102 between the gate electrodes 122 where the source line contact plugs 134 are not formed.

이어서, 상기 하부 전극 콘택홀이 매립되도록 도전막이 형성된다. 이어서, 상기 도전막을 상기 제2 층간 절연막(144)이 노출될 때까지 상기 제2 층간 절연막(144)은 평탄화될 수 있다. 이에 따라, 하부전극 콘택(146)이 형성된다.Then, a conductive film is formed so that the lower electrode contact hole is embedded. Then, the second interlayer insulating film 144 may be planarized until the second interlayer insulating film 144 is exposed. Thus, the lower electrode contact 146 is formed.

도 11a는 본 발명의 일 실시예에 따른 STT-MRAM의 제조 방법을 설명하는 평면도이다. 11A is a plan view illustrating a method of manufacturing an STT-MRAM according to an embodiment of the present invention.

도 11b는 도 11a의 V-V'선을 따라 자른 단면도이다.11B is a cross-sectional view taken along the line V-V 'in FIG. 11A.

도 11a 및 도 11b를 참조하면, 하부 전극층(151), 반강자성층(152), 기준층(153), 절연층(154), 자유층(155), 및 상부 전극층(156)이 상기 제2 층간 절연막(144)이 형성된 기판 상에 차례로 적층된다. 이어서, 상기 상부 전극층(156), 상기 자유층(155), 상기 절연층(154), 상기 기준층(153), 상기 반강자성층(152), 및 상기 하부 전극층(151)을 연속적으로 패터닝하여 장축 방향과 상기 장축 방향에 수직인 단축 방향으로 정의되는 평면에 예비 자기 터널 접합 패턴(157)이 형성된다. 상기 예비 자기 터널 접합 패턴(157)은 평면도 상에서 타원 형상 또는 곡선 처리된 모서리를 가지는 직사각형 형상일 수 있다. 11A and 11B, a lower electrode layer 151, an antiferromagnetic layer 152, a reference layer 153, an insulating layer 154, a free layer 155, Are sequentially stacked on the substrate on which the insulating film 144 is formed. Subsequently, the upper electrode layer 156, the free layer 155, the insulating layer 154, the reference layer 153, the antiferromagnetic layer 152, and the lower electrode layer 151 are continuously patterned to form a long axis And a pre-magnetic tunnel junction pattern 157 is formed on a plane defined by a minor axis direction perpendicular to the major axis direction. The preliminary magnetic tunnel junction pattern 157 may have an elliptical shape or a rectangular shape with curved edges on a plan view.

상기 반강자성층(152)은 FeMn, IrMn, PtMn, CoO, 및 NiO 중에서 적어도 하나를 포함할 수 있다. 상기 반강자성층(152)의 두께는 0.1 nm 내지 100 nm일 수 있다. 상기 반강자성층(152)은 박막의 배치 평면에서 타원 형상을 가질 수 있다.The antiferromagnetic layer 152 may include at least one of FeMn, IrMn, PtMn, CoO, and NiO. The thickness of the antiferromagnetic layer 152 may be between 0.1 nm and 100 nm. The antiferromagnetic layer 152 may have an elliptical shape in the arrangement plane of the thin film.

상기 기준층(153)은 차례로 적층된 제1 강자성층, 비자성층, 및 제2 강자성층을 포함할 수 있다. 상기 제1 강자성층의 자화 방향은 상기 제2 강자성층의 자화 방향과 서로 반평형할 수 있다. 상기 제1 강자성층의 자화 방향은 박막의 배치 평면에 배치될 수 있다. 상기 기준층(153)의 형상이 배치 평면에서 타원 형상인 경우, 상기 제1 강자성층의 자화 방향은 타원의 장축 방향일 수 있다.The reference layer 153 may include a first ferromagnetic layer, a non-magnetic layer, and a second ferromagnetic layer which are sequentially stacked. The magnetization direction of the first ferromagnetic layer may be anti-parallel to the magnetization direction of the second ferromagnetic layer. The magnetization direction of the first ferromagnetic layer can be arranged in the arrangement plane of the thin film. When the shape of the reference layer 153 is elliptical in the arrangement plane, the magnetization direction of the first ferromagnetic layer may be the major axis direction of the ellipse.

상기 제1 강자성층은 및 상기 제2 강자성층은 전이금속- 희토류 금속의 합금일 수 있다. 구체적으로, 상기 전이 금속은 Fe, Co, 및 Ni 중에서 적어도 하나를 포함할 수 있다. 상기 희토류 금속은 Tb, Sm, Nd, Gd, Dy, Ho, 및 Er 중에서 적어도 하나를 포함할 수 있다.The first ferromagnetic layer and the second ferromagnetic layer may be an alloy of a transition metal-rare earth metal. Specifically, the transition metal may include at least one of Fe, Co, and Ni. The rare earth metal may include at least one of Tb, Sm, Nd, Gd, Dy, Ho, and Er.

상기 비자성층은 비자성 금속일 수 있다. 상기 비자성금속은 Cu, Ru, Au, Ag, Ta, 및 Al 중에서 적어도 하나를 포함할 수 있다. 상기 비자성층의 두께는 0.1 nm 내지 100 nm 의 범위일 수 있다.The non-magnetic layer may be a non-magnetic metal. The non-magnetic metal may include at least one of Cu, Ru, Au, Ag, Ta, and Al. The thickness of the non-magnetic layer may be in the range of 0.1 nm to 100 nm.

상기 절연층(154)은 MgO, AlOx, TaOx, 및 ZrOx 중에서 적어도 하나를 포함할 수 있다. 상기 절연층(154)은 박막의 배치 평면에서 타원 형상을 가질 수 있다. The insulating layer 154 may include at least one of MgO, AlOx, TaOx, and ZrOx. The insulating layer 154 may have an elliptical shape in the arrangement plane of the thin film.

상기 자유층(155)은 Co, Fe, Ni, B, Si, Zr 중에서 적어도 하나를 포함하는 합금일 수 있다. 상기 자유층(155)은 강자성체 박막으로 형성될 수 있다. 구체적으로, 상기 자유층은 Co-Fe-B 합금, Co-Fe-Si 합금일 수 있다. 상기 자유층의 두께는 0.1 nm 내지 20 nm 의 범위일 수 있다.The free layer 155 may be an alloy including at least one of Co, Fe, Ni, B, Si and Zr. The free layer 155 may be formed of a ferromagnetic thin film. Specifically, the free layer may be a Co-Fe-B alloy or a Co-Fe-Si alloy. The thickness of the free layer may range from 0.1 nm to 20 nm.

도 12a는 본 발명의 일 실시예에 따른 STT-MRAM의 제조 방법을 설명하는 평면도이다. 12A is a plan view illustrating a method of manufacturing an STT-MRAM according to an embodiment of the present invention.

도 12b는 도 12a의 VI-VI'선을 따라 자른 단면도이다.12B is a cross-sectional view taken along line VI-VI 'of FIG. 12A.

도 12a 및 도 12b를 참조하면, 상기 형성된 예비 터널 접합 패턴(157) 사이에 절연체(161)가 채워진다. 이어서, 상기 기판(110)은 평탄화된다. 상기 평탄화된 절연체(161) 상에 상기 장축 방향(x축 방향)을 가로지르는 절단 패턴(162)이 형성된다. 상기 절단 패턴(162)을 마스크로 하여 상기 예비 터널 접합 패턴(157)의 상기 상부 전극층(156) 및 상기 자유층(155)의 일부가 제거된다. 이에 따라, 상기 예비 터널 접합 패턴(157)은 상기 상부 전극층(156)의 일부 및 상기 자유층(155)의 일부가 제거되어 자기 터널 접합 패턴(157a)을 형성한다. 이어서, 상기 절단 패턴(162)은 제거될 수 있다. 상기 절단 패턴(162)은 포토레지터 패턴일 수 있다. 상기 절단 패턴(162)은 y축 방향으로 연장되고, 상기 예비 터널 접합 패턴(157)의 가장 자리를 노출시킬 수 있다. 이에 따라, 상기 예비 터널 접합 패턴(157)의 타원 가장 자리는 상기 절단 패턴(162)을 이용하여 식각 공정을 통하여 제거될 수 있다. 다만, 상기 절단 패턴(162)은 상기 예비 터널 접합 패턴(157)의 상부 전극층(156)의 일부 및 상기 자유층(155)의 일부만을 제거하기 위하여 사용될 수 있다. 이에 따라, 상기 자기 터널 접합 패턴(157a)의 자유층(155a)은 장축 방향을 가로지르는 직선 부위를 포함할 수 있다. 상기 자기 터널 접합 패턴(157a)의 상기 자유층(155a)은 가장 자리가 잘린 타원 형상일 수 있다. 단축 방향에 대하여 비대칭적인 구조를 가진 상기 자기 터널 접합 패턴(157a)의 자유층(155a)은 자화 역전을 위한 임계 전류밀도를 감소시킬 수 있다.Referring to FIGS. 12A and 12B, an insulator 161 is filled between the preliminary tunnel junction patterns 157 formed. Subsequently, the substrate 110 is planarized. A cut pattern 162 is formed on the planarized insulator 161 so as to cross the major axis direction (x-axis direction). A portion of the upper electrode layer 156 and the free layer 155 of the preliminary tunnel junction pattern 157 are removed using the cut pattern 162 as a mask. Accordingly, the preliminary tunnel junction pattern 157 is partially removed from the upper electrode layer 156 and part of the free layer 155 to form a magnetic tunnel junction pattern 157a. The cutting pattern 162 may then be removed. The cutting pattern 162 may be a photoresist pattern. The cut-off pattern 162 extends in the y-axis direction and exposes the edge of the preliminary tunnel junction pattern 157. Accordingly, the edges of the ellipses of the preliminary tunnel junction patterns 157 can be removed through the etching process using the cut patterns 162. The cut pattern 162 may be used to remove only a portion of the upper electrode layer 156 of the preliminary tunnel junction pattern 157 and a portion of the free layer 155. Accordingly, the free layer 155a of the magnetic tunnel junction pattern 157a may include a linear portion that intersects the major axis direction. The free layer 155a of the magnetic tunnel junction pattern 157a may have a truncated elliptical shape. The free layer 155a of the magnetic tunnel junction pattern 157a having an asymmetrical structure with respect to the minor axis direction can reduce the critical current density for magnetization inversion.

상기 자유층(155a)은 상기 장축 방향의 끝이 잘린 타원 형상이고, 상기 자유층(155a)은 상기 장축 방향에 대하여 거울 대칭이고, 상기 자유층(155a)은 상기 단축 방향에 대하여 비대칭일 수 있다.The free layer 155a may have an elliptical shape with the long axis end cut off and the free layer 155a may be mirror symmetrical with respect to the major axis direction and the free layer 155a may be asymmetric with respect to the minor axis direction .

상기 자기 터널 접합 패턴(157a)이 원하는 스핀방향을 갖도록 하기 위해 장축 방향길이와 단축 방향의 길이의 비가 1:1 내지 1:5의 범위일 수 있다. 예를 들어, 상기 자기 터널 접합 패턴(157a)이 게이트 전극 방향으로 1F의 길이를 가지고, 비트라인 방향으로 1F 내지 5F의 길이를 가질 수 있다. 또는 그 반대로 형성될 수 있다.In order for the magnetic tunnel junction pattern 157a to have a desired spin direction, the ratio of the length in the major axis direction to the length in the minor axis direction may be in the range of 1: 1 to 1: 5. For example, the magnetic tunnel junction pattern 157a may have a length of 1F in the gate electrode direction and a length of 1F to 5F in the bit line direction. Or vice versa.

본 발명의 변형된 실시예에 따르면, 상기 자기 터널 접합 패턴(157a)의 장축 방향은 x축 방향이 아닌 다른 방향으로 설정될 수 있다.According to a modified embodiment of the present invention, the major axis direction of the magnetic tunnel junction pattern 157a may be set to a direction other than the x axis direction.

본 발명의 변형된 실시예에 따르면, 상기 자기 터널 접합 패턴(157a)은 가장 자리가 잘린 타원 형상 또는 가장 자리가 잘린 직사각형 형상일 수 있다.  According to a modified embodiment of the present invention, the magnetic tunnel junction pattern 157a may have a truncated elliptical shape or a truncated rectangular shape.

본 발명의 변형된 실시예에 따르면, 상기 절단 패턴(162)을 마스크로 하여 상기 예비 터널 접합 패턴(157)의 상기 절연층(154), 상기 기준층(153), 상기 반강자성층(152), 및 상기 하부 전극층(151)은 연속적으로 식각될 수 있다. 이에 따라, 상기 자기 터널 접합 패턴(157a)의 상기 자유층(155a)의 측면은 상기 식각된 절연층, 상기 식각된 기준층, 상기 식각된 반강자성층, 및 상기 식각된 하부 전극층의 측면과 정렬될 수 있다.The reference layer 153, the antiferromagnetic layer 152, and the antiferromagnetic layer 154 of the preliminary tunnel junction pattern 157 using the cut pattern 162 as a mask, according to a modified embodiment of the present invention. And the lower electrode layer 151 may be continuously etched. Accordingly, the side surface of the free layer 155a of the magnetic tunnel junction pattern 157a is aligned with the side surfaces of the etched insulating layer, the etched reference layer, the etched antiferromagnetic layer, and the etched lower electrode layer .

도 13a는 본 발명의 일 실시예에 따른 STT-MRAM의 제조 방법을 설명하는 평면도이다. 13A is a plan view illustrating a method of manufacturing an STT-MRAM according to an embodiment of the present invention.

도 13b는 도 13a의 VII-VII'선을 따라 자른 단면도이다.13B is a cross-sectional view taken along line VII-VII 'of FIG. 13A.

도 13a 및 도 13b를 참조하면, 자기 터널 접합 패턴(157a) 사이의 공간은 절연체(163)로 채워질 수 있다. 이어서, 상기 절연체(163)로 채워진 기판(110)은 평탄화될 수 있다. 이어서, 패터닝 공정을 통하여 비트라인 콘택홀(미도시)이 형성될 수 있다. 상기 비트라인 콘택홀은 상기 상부 전극층(156a)에 연결될 수 있다. 이어서, 도전막은 상기 비트라인 콘택홀을 채울 수 있다. 이어서, 상기 기판(110)은 상기 절연층(161)이 노출될 때까지 평탄화될 수 있다. 이에 따라, 상기 비트라인 콘택 홀을 채우는 비트라인 콘택 플러그(164)가 형성될 수 있다.13A and 13B, the space between the magnetic tunnel junction patterns 157a may be filled with the insulator 163. [ Subsequently, the substrate 110 filled with the insulator 163 may be planarized. Then, a bit line contact hole (not shown) may be formed through a patterning process. The bit line contact holes may be connected to the upper electrode layer 156a. The conductive film may then fill the bit line contact holes. Subsequently, the substrate 110 may be planarized until the insulating layer 161 is exposed. Accordingly, a bit line contact plug 164 filling the bit line contact hole can be formed.

도 14a는 본 발명의 일 실시예에 따른 STT-MRAM의 제조 방법을 설명하는 평면도이다. 14A is a plan view illustrating a method of manufacturing an STT-MRAM according to an embodiment of the present invention.

도 14b는 도 14a의 VIII-VIII'선을 따라 자른 단면도이다.14B is a cross-sectional view taken along line VIII-VIII 'of FIG. 14A.

도 14a 및 도 14b를 참조하면, 상기 비트라인 콘택 플러그(164)가 형성된 기판(110) 상에 도전막이 증착된다. 이어서, 패터닝 공정을 통하여 비트라인(166)이 형성된다. 상기 비트라인(166)은 x축 방향으로 연장될 수 있다. 상기 비트라인(166)은 상기 비트라인 콘택 플러그(164)와 전기적으로 접촉할 수 있다.14A and 14B, a conductive film is deposited on the substrate 110 on which the bit line contact plugs 164 are formed. Then, the bit line 166 is formed through the patterning process. The bit line 166 may extend in the x-axis direction. The bit line 166 may be in electrical contact with the bit line contact plug 164.

이어서, 상기 비트라인들(166) 사이를 채우는 제3 층간 절연막(미도시)이 형성될 수 있다. 이어서, 금속 배선(미도시)이 형성될 수 있다.Then, a third interlayer insulating film (not shown) filling the gap between the bit lines 166 may be formed. Metal wirings (not shown) may then be formed.

본 발명의 변형된 실시예에 따른 상기 금속 배선은 자기 터널 접합 패턴(157a) 하부에 형성될 수 있다. The metal interconnection according to the modified embodiment of the present invention may be formed below the magnetic tunnel junction pattern 157a.

이상에서는 본 발명을 특정의 바람직한 실시예에 대하여 도시하고 설명하였으나, 본 발명은 이러한 실시예에 한정되지 않으며, 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 특허청구범위에서 청구하는 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 실시할 수 있는 다양한 형태의 실시예들을 모두 포함한다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, And all of the various forms of embodiments that can be practiced without departing from the technical spirit.

152: 반강자성층 153: 기준층
154: 절연층 155a: 자유층
157a: 자기터널 접합152: Antiferromagnetic layer 153: Reference layer
154: insulating layer 155a: free layer
157a: magnetic tunnel junction

Claims (5)

자기 터널 접합(magnetic tunnel junction)을 포함하는 스핀 전달 토크 자기 랜덤 억세스 메모리에 있어서,
상기 자기 터널 접합은:
반도체 기판 상에 배치된 반강자성층;
상기 반강자성층 상에 배치된 기준층;
상기 기준층 상에 배치된 절연층; 및
상기 절연층 상에 배치된 단층 구조의 자유층을 포함하고,
상기 자유층은 장축 방향과 상기 장축 방향에 수직인 단축 방향으로 정의되는 평면에 배치되고,
상기 자유층은 상기 장축 방향을 가로지르는 직선 부위를 포함하고,
상기 자유층은 상기 장축 방향의 끝이 잘린 타원 형상이고,
상기 기준층 및 상기 반강자성층은 상기 장축 방향의 끝이 잘리지 않은 타원 형상인 것을 특징으로 하는 스핀 전달 토크 자기 랜덤 억세스 메모리.A spin transfer torque magnetic random access memory comprising a magnetic tunnel junction,
Said magnetic tunnel junction comprising:
An antiferromagnetic layer disposed on a semiconductor substrate;
A reference layer disposed on the antiferromagnetic layer;
An insulating layer disposed on the reference layer; And
A free layer of a single layer structure disposed on the insulating layer,
Wherein the free layer is disposed in a plane defined by a major axis direction and a minor axis direction perpendicular to the major axis direction,
Wherein the free layer comprises a linear portion transverse to the major axis direction,
Wherein the free layer has an elliptical shape with the long axis end cut off,
Wherein the reference layer and the antiferromagnetic layer have an elliptical shape in which the end in the major axis direction is not truncated. 제1 항에 있어서,
상기 자유층은 상기 장축 방향에 대하여 거울 대칭이고,
상기 자유층은 상기 단축 방향에 대하여 비대칭인 것을 특징으로 하는 스핀 전달 토크 자기 랜덤 억세스 메모리.The method according to claim 1,
Wherein the free layer is mirror symmetrical with respect to the major axis direction,
Wherein the free layer is asymmetric with respect to the minor axis direction. 제2 항에 있어서,
상기 직선 부위로부터 상기 타원의 원래의 형상의 장축의 끝까지의 수직 거리는 4 나노 미터 내지 8 나노 미터인 것을 특징으로 하는 스핀 전달 토크 자기 랜덤 억세스 메모리.3. The method of claim 2,
Wherein the vertical distance from the straight portion to the end of the major axis of the original shape of the ellipse is between 4 nanometers and 8 nanometers. 제1 항에 있어서,
상기 반강자성층, 상기 기준층, 상기 절연층, 및 상기 자유층의 측면은 서로 정렬된 것을 특징으로 하는 스핀 전달 토크 자기 랜덤 억세스 메모리.The method according to claim 1,
Wherein the sides of the antiferromagnetic layer, the reference layer, the insulating layer, and the free layer are aligned with each other. 삭제delete
KR1020140036164A 2014-03-27 2014-03-27 Spin Transfer Torque Magnetic Random Access Memory And Fabircation Method Of The Same KR101583134B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140036164A KR101583134B1 (en) 2014-03-27 2014-03-27 Spin Transfer Torque Magnetic Random Access Memory And Fabircation Method Of The Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140036164A KR101583134B1 (en) 2014-03-27 2014-03-27 Spin Transfer Torque Magnetic Random Access Memory And Fabircation Method Of The Same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020120147060A Division KR101441201B1 (en) 2012-12-17 2012-12-17 Spin Transfer Torque Magnetic Random Access Memory And Fabircation Method Of The Same

Publications (2)

Publication Number Publication Date
KR20150042684A KR20150042684A (en) 2015-04-21
KR101583134B1 true KR101583134B1 (en) 2016-01-19

Family

ID=53035678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140036164A KR101583134B1 (en) 2014-03-27 2014-03-27 Spin Transfer Torque Magnetic Random Access Memory And Fabircation Method Of The Same

Country Status (1)

Country Link
KR (1) KR101583134B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10177197B2 (en) * 2015-11-16 2019-01-08 Samsung Electronics Co., Ltd. Magnetic junctions having elongated free layers

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007087524A (en) * 2005-09-22 2007-04-05 Renesas Technology Corp Nonvolatile semiconductor memory device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8553449B2 (en) * 2009-01-09 2013-10-08 Micron Technology, Inc. STT-MRAM cell structures

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007087524A (en) * 2005-09-22 2007-04-05 Renesas Technology Corp Nonvolatile semiconductor memory device

Also Published As

Publication number Publication date
KR20150042684A (en) 2015-04-21

Similar Documents

Publication Publication Date Title
JP5537791B2 (en) Manufacturing method of MTJ element
KR101148395B1 (en) Memory cell and method of forming a magnetic tunnel junction mtj of a memory cell
KR100948009B1 (en) An MTJ MRAM cell, an array of MTJ MRAM cells, and a method of forming an MTJ MRAM cell
JP2008193103A (en) Method of manufacturing magnetic storage cell
US20060121630A1 (en) Methods of forming semiconductor constructions
CN1734662B (en) Magnetic tunnel junction structures, magnetic random access memory cells employing the same and photomasks used in formation thereof
US20110076784A1 (en) Fabrication of Magnetic Element Arrays
KR20170092715A (en) Methods of forming memory cells and arrays of magnetic memory cell structures, and related memory cells and memory cell structures
KR101159240B1 (en) Method for fabricating semiconductor device
US9412935B1 (en) Method for fabricating magnetic tunnel junction and 3-D magnetic tunnel junction array
JP2008066606A (en) Spin memory and spin fet
JP2006054458A (en) Magnetic ram device having contact plug between magnetic tunnel junction structure and substrate, and its manufacturing method
US6791872B2 (en) Method and article for concentrating fields at sense layers
JP2007324269A (en) Magnetic memory, and its manufacturing method
US8884388B2 (en) Magnetic memory element, magnetic memory and manufacturing method of magnetic memory
CN109449285A (en) A kind of spin(-)orbit torque magnetic random access memory and its manufacturing method
JP3908746B2 (en) Magnetic random access memory
US11895928B2 (en) Integration scheme for three terminal spin-orbit-torque (SOT) switching devices
US11165015B2 (en) Magnetic tunnel junction device, magnetoresistive random access memory using same and manufacturing method of magnetic tunnel junction device
US10355046B1 (en) Steep slope field-effect transistor (FET) for a perpendicular magnetic tunnel junction (PMTJ)
KR20020046036A (en) A method for forming a semiconductor device
KR101583134B1 (en) Spin Transfer Torque Magnetic Random Access Memory And Fabircation Method Of The Same
JP2005311368A (en) Magnetic random access memory and method of manufacturing same
KR101441201B1 (en) Spin Transfer Torque Magnetic Random Access Memory And Fabircation Method Of The Same
KR100975803B1 (en) An MTJ MRAM cell, an array of MTJ MRAM cells, and a method of forming an MTJ MRAM cell

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180823

Year of fee payment: 4