KR101577532B1 - Memory cell using memresistor - Google Patents
Memory cell using memresistor Download PDFInfo
- Publication number
- KR101577532B1 KR101577532B1 KR1020140067522A KR20140067522A KR101577532B1 KR 101577532 B1 KR101577532 B1 KR 101577532B1 KR 1020140067522 A KR1020140067522 A KR 1020140067522A KR 20140067522 A KR20140067522 A KR 20140067522A KR 101577532 B1 KR101577532 B1 KR 101577532B1
- Authority
- KR
- South Korea
- Prior art keywords
- memristor
- memory cell
- present
- resistor
- substrate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Abstract
본 발명은 멤리스터를 이용한 메모리 셀에 있어서, 기판(substrate), 상기 기판상에 위치하는 탑 전극(top electrode), 상기 기판과 탑 전극 사이에 연장되는 레지스터(resister), 상기 탑 전극을 기준으로 상기 레지스터와 전압분배기 구조를 기반으로 연결되어 전극층에 인가되는 전압에 따라 저항 상태가 변경되는 멤리스터(memristor)를 포함함을 특징으로 한다.A memory cell using a memristor, comprising: a substrate; a top electrode positioned on the substrate; a resister extending between the substrate and the top electrode; And a memristor connected to the resistor based on a voltage divider structure to change a resistance state according to a voltage applied to the electrode layer.
Description
본 발명은 데이터를 저장하는 소자로 보다 상세하게는 저항 값을 저장하는 멤리스터(Memristor) 특성과 저항 성분을 가지는 레지스터(resistor)를 직렬 라인의 전압 분배기 구조로 연계하여 데이터를 저장하고자 하는 멤리스터를 이용한 메모리 셀에 관한 것이다.The present invention relates to a device for storing data, and more particularly, to a MEMS device for storing data by connecting a resistor having a resistance characteristic and a MEMS characteristic for storing a resistance value to a voltage divider structure of a serial line, To a memory cell.
최근 세계적인 관심사로 떠오르고 있는 메모리 저항 혹은 저항성 메모리의 합성어로 멤리스터(menristor, memory + resistor)가 차세대 기억 소자, 회로 등에 응용되고 있다.Recently, memristors (memory + resistors) have been applied to next-generation memory devices and circuits as a compound word of memory resistors or resistive memories, which is becoming a global concern.
이러한 멤리스터는 전류가 오프된 상태에서도 일련의 사건을 기억하고 저장하는 능력을 이용하여 테라비트 메모리, 신경망 회로 구성에 의한 결함 인정 소자 등 새로운 논리회로 구성을 가능하게 하는 신 개념 소자로서 높은 잠재력 때문에 많은 관심을 받고 있다.This memristor is a new concept device that can construct new logic circuit such as terabits memory and defect recognition device by neural network circuit structure by using the ability to store and store a series of events even when the current is off. I am getting a lot of attention.
반면, DRAM(Dynamic random access memory)은 하나의 트랜지스터와 커패시터로 이루어져 있는 소자의 집합체로, 각각의 커패시터가 담고 있는 전자의 수에 따라 비트의 1과 0을 나타내지만 결국 커패시터가 전자를 누전함으로 기억된 정보를 잃게되는 문제점이 있다.Dynamic random access memory (DRAM), on the other hand, is a collection of elements consisting of a transistor and a capacitor, which represent the
본 발명은 단위 메모리 셀 당 하나의 저항과 하나의 멤리스터로 기존의 트랜지스터의 사용에 비해 매우 간단한 구조일 뿐만 아니라, 별도의 전원 없이 데이터가 저장 가능한 기술을 제공하고자 한다.The present invention is not only a simple structure compared to the use of a conventional transistor with one resistor and one memristor per unit memory cell, but also a technique capable of storing data without a separate power supply.
본 발명의 일 견지에 따르면, 멤리스터를 이용한 메모리 셀에 있어서, 기판(substrate), 상기 기판상에 위치하는 탑 전극(top electrode), 상기 기판과 탑 전극 사이에 연장되는 레지스터(resister), 상기 탑 전극을 기준으로 상기 레지스터와 전압분배기 구조를 기반으로 연결되어 전극층에 인가되는 전압에 따라 저항 상태가 변경되는 멤리스터(memristor)를 포함함을 특징으로 한다.According to an aspect of the present invention, there is provided a memory cell using a memristor, including: a substrate; a top electrode positioned on the substrate; a resister extending between the substrate and the top electrode; And a memristor connected to the resistor based on the top electrode as a reference based on a voltage divider structure and having a resistance state changed according to a voltage applied to the electrode layer.
본 발명은 기존 메모리에 비해 구조가 간단한 효과가 있다.The present invention has a simple structure compared to conventional memory.
또한, 본 발명은 전원이 차단된 경우에도 데이터가 지워지지 않을 뿐만 아니라, 인쇄전자 기법을 사용한 방법으로 Organic Memory Cell로 유연 기능을 가진 유연 기판으로 제작이 가능한 효과가 있다.In addition, the present invention has the effect of not only erasing data even when the power is turned off, but also being capable of being fabricated as a flexible substrate having a flexible function as an organic memory cell by using a printing electronic technique.
도 1은 본 발명의 일 실시 예에 따른 멤리스터를 이용한 메모리 셀의 구조를 도시한 도면.
도 2는 본 발명의 일 실시 예에 따른 멤리스터를 이용한 메모리 셀의 상부 및 크기를 보인 단면도.
도 3은 본 발명의 일 실시 예에 따른 멤리스터를 이용한 메모리 셀의 등가 회로도.
도 4는 본 발명의 일 실시 예에 따른 멤리스터를 이용한 메모리 셀의 예시도.
도 5는 본 발명의 일 실시 예에 따른 멤리스터를 이용한 메모리 셀에 있어서, 레지스터와 멤리스터의 I-V 특성 측정 결과를 보인 예시도.
도 6 및 7은 본 발명의 일 실시 예에 따른 멤리스터를 이용한 메모리 셀의 출력을 보인 예시도.
도 8은 본 발명의 일 실시 예에 따른 멤리스터를 이용한 메모리 셀의 저장 성능을 보인 예시도.
도 9는 본 발명의 일 실시 예에 따른 메모리 셀을 이용한 메모리 어레이 회로를 보인 예시도.
도 10은 본 발명의 일 실시 예에 따른 메모리 셀을 이용한 메모리 셀을 이용한 레이어 구성을 보인 예시도.1 illustrates a structure of a memory cell using a memristor according to an embodiment of the present invention.
BACKGROUND OF THE INVENTION Field of the Invention [0001] The present invention relates to a memory cell,
3 is an equivalent circuit diagram of a memory cell using a memristor according to an embodiment of the present invention.
FIG. 4 illustrates an example of a memory cell using a memristor according to an embodiment of the present invention; FIG.
FIG. 5 is a diagram illustrating an IV characteristic measurement result of a register and a memristor in a memory cell using a memristor according to an embodiment of the present invention. FIG.
FIGS. 6 and 7 are views illustrating an output of a memory cell using a memristor according to an embodiment of the present invention; FIG.
FIG. 8 is an exemplary view showing storage performance of a memory cell using a memristor according to an embodiment of the present invention; FIG.
FIG. 9 illustrates an example of a memory array circuit using a memory cell according to an embodiment of the present invention; FIG.
FIG. 10 illustrates an example of a layer structure using a memory cell using a memory cell according to an embodiment of the present invention. FIG.
이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명에서는 구체적인 구성 소자 등과 같은 특정 사항들이 나타나고 있는데 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들이 본 발명의 범위 내에서 소정의 변형이나 혹은 변경이 이루어질 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. It will be appreciated that those skilled in the art will readily observe that certain changes in form and detail may be made therein without departing from the spirit and scope of the present invention as defined by the appended claims. To those of ordinary skill in the art.
본 발명은 데이터 저장에 관한 것으로, 더욱 상세하게는 멤리스터의 저항의 저장 특성을 이용하여 멤리스터와 저항을 전압분배기 구조로 제작하여, 멤리스터의 저항값을 기설정된 저항값을 기준으로 큰 값으로 저장하면 높은(high) 전압 출력 즉 "1"을 저장하고, 멤리스터의 저항값을 작은 값으로 저장하면 낮은(low) 전압 출력인 "0"이 저장되도록 함으로써 유연 소자로서의 특성을 가지는 광 저장 소자를 제공하고자 한다.
More particularly, the present invention relates to a method of manufacturing a voltage divider structure using a resistive storage characteristic of a memristor, , A low voltage output of " 0 "is stored by storing a high voltage output or" 1 " Device.
이하, 본 발명의 일 실시 예에 따른 멤리스터를 이용한 메모리 셀의 구조를 도 1을 참조하여 자세히 살펴보기로 한다.Hereinafter, a structure of a memory cell using a memristor according to an embodiment of the present invention will be described in detail with reference to FIG.
도 1은 본 발명의 일 실시 예에 따른 멤리스터를 이용한 메모리 셀의 구조를 도시한 도면이다.1 is a view showing the structure of a memory cell using a memristor according to an embodiment of the present invention.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 멤리스터를 이용한 메모리 셀(100)은 기판(substrate, 110), 탑 전극(top electrode, 116), 레지스터(resister, 114), 멤리스터(memristor, 118)를 포함한다.1, a
상기 기판(110)은 도전성을 가지는 ITO(Indium Tin Oxide) 코팅 판(Glass 혹은 PET, 112)이 상부에 지지되어 상기 레지스터(114) 및 멤리스터(118)를 구성한다.The
상기 레지스터(114)는 저항성분을 가지며, 상기 기판(110)과 탑 전극(116) 사이에 연장된다.The
이때, 본 발명의 따른 레지스터(114)는 유연 저항의 재료로서 poly(3,4-ethylenedioxythiophene):poly(styrenesulfonate)(PEDOT:PSS)를 사용한다.At this time, the
상기 탑 전극(116)은 상기 ITO 코팅판(112)이 도포된 기판(110)에 연장된 레지스터(114)와 멤리스터(118) 사이에 배치되어 상기 레지스터(114)와 멤리스터(118)를 은 접점(Ag Dot)을 통해 전기적으로 접촉시킨다.The
상기 멤리스터(118)은 탑 전극(116)을 기준으로 상기 레지스터(114)와 전압분배기 구조를 기반으로 연결되어 전극층에 인가되는 전압에 따라 저항 상태가 변경된다. The
이때, 멤리스터(118)은 상기 탑 전극(116)과 또 다른 전극(120) 사이에 배치되며, 저항값의 크기에 따라 높은 혹은 낮은 전압을 저장된다.At this time, the
또한, 상기 멤리스터(118)은 산화지르코늄(zirconium dioxide(ZrO2))를 사용하여 제작된다.In addition, the
이와 같이, 본 발명의 일 실시 예에 따른 메모리 셀(100)은 멤리스터(118)의 저항의 저장 특성을 이용하여 멤리스터(118)와 레지스터(114)을 전압분배기 구조로 제작하여, 멤리스터(118)의 저항값을 큰 값으로 저장하면 높은 전압 출력 즉 "1"을 저장하고, 멤리스터(118)의 저항값을 작은 값으로 저장하면 낮은 전압 출력인 "0"이 저장된다.As described above, the
한편, 본 발명의 따른 메모리 셀(100)은 병렬 구조로 메모리 어레이(Memristive ROM)로 제작되고, 상기 메모리 어레이의 각 메모리 셀은 Electro Hydrodynamic(EHD) 인쇄전자 기법으로 제작된다.Meanwhile, the
이러한 본 발명의 메모리 셀을 이용한 메모리 어레이의 구조에 대해 도 9 및 도 10을 참조하면, 먼저, 도 9는 본 발명의 일 실시 예에 따른 메모리 셀을 이용한 메모리 어레이 회로를 보인 것이고, 도 10은 본 발명의 일 실시 예에 따른 메모리 셀을 이용한 레이어 구성을 보인 것이다.9 and 10, a memory array circuit using a memory cell according to an embodiment of the present invention is shown. FIG. 10 is a circuit diagram of a memory array using a memory cell according to an embodiment of the present invention. The layer structure using a memory cell according to an embodiment of the present invention.
계속해서, 도 2는 본 발명의 일 실시 예에 따른 멤리스터를 이용한 메모리 셀의 상부 및 크기를 보인 단면도이다.2 is a cross-sectional view illustrating a memory cell using a memristor according to an embodiment of the present invention.
도 2에 도시된 바와 같이, 본 발명의 멤리스터를 이용한 메모리 셀은, 복수의 은 접점 사이에 저장된 저항값의 크기에 따라 서로 상이한 전압 출력을 저장하는 멤리스터가 형성되어, 상기 멤리스터에 인가되는 전압을 조정하여 이를 통해 데이터를 저장할 뿐만 아니라, 기존 메모리에 비해 구조가 간단하고, 전원이 없이도 데이터가 저장되며 부수적으로 유연 기판으로 제작이 가능하다.As shown in FIG. 2, in the memory cell using the memristor according to the present invention, a memristor for storing a voltage output different from each other according to the magnitude of the resistance value stored between the plurality of silver contacts is formed, In addition to saving the data through the adjustment of the voltage, the structure is simple compared with the conventional memory, the data is stored without the power source, and the auxiliary substrate can be manufactured incidentally.
이와 같이 구성되는 메모리 셀의 등가 회로는 도 3과 같다.The equivalent circuit of the memory cell thus constructed is shown in Fig.
도 3에 도시된 바와 같이, 메모리 셀은 하나의 레지스터(310) 및 멤리스터(312)가 직렬 라인으로 연결된다.As shown in FIG. 3, a memory cell has one
이때, 전압이 인가되어 멤리스터가 턴-온 되면, 하나의 레지스터, 멤리스터 및 하나의 출력 단자로 구성되어 전압분배기와 같은 구조로 제작된 단위 메모리 셀 별 저장된 비트(bit)가 출력된다.At this time, when the voltage is applied and the memristor is turned on, the stored bit for each unit memory cell, which is composed of one register, memristor, and one output terminal and has the same structure as the voltage divider, is output.
더욱 상세하게는, 도 6 및 7을 참조하면, 본 발명의 따른 멤리스터를 이용한 메모리 셀의 출력은 도 6과 같이 해당 메모리 셀의 멤리스터의 저항 특성을 저장한 후, 도 7과 같이 전원을 인가하면 저장된 비트가 출력된다.6 and 7, the output of the memory cell using the memristor according to the present invention stores the resistance characteristic of the memristor of the memory cell as shown in FIG. 6, The stored bits are output.
한편, 도 5는 본 발명의 따른 멤리스터를 이용한 메모리 셀에 있어서, 레지스터와 멤리스터의 특성 측정 결과를 도시한 것이다.Meanwhile, FIG. 5 shows the results of measurement of the characteristics of a resistor and a memristor in a memory cell using a memristor according to the present invention.
더하여, 도 8은 본 발명의 따른 멤리스터를 이용한 메모리 셀에 있어서, 100회를 다른 데이터로 반복하여 저장하여도 유사한 특성의 저장 성능을 보이며, 100분간 10분 단위로 인가 전원을 0V와 2V로 반복해서 인가를 하여도 저장된 데이터가 계속하여 저장됨을 도시한 것이다.
8 shows a memory cell using the memristor according to the present invention. The memory cell shown in FIG. 8 is similar in storage performance even when 100 times of data are repeatedly stored, and the applied power is divided into 0V and 2V And the stored data is continuously stored even if it is repeatedly applied.
상기와 같이 본 발명에 따른 멤리스터를 이용한 메모리 셀에 관한 동작이 이루어질 수 있으며, 한편 상기한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나 여러 가지 변형이 본 발명의 범위를 벗어나지 않고 실시될 수 있다. 따라서 본 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 청구범위와 청구범위의 균등한 것에 의하여 정하여져야 할 것이다.
As described above, the operation of the memory cell using the memristor according to the present invention can be performed. While the present invention has been described with reference to the exemplary embodiments, it is to be understood that various changes and modifications may be made without departing from the scope of the invention. have. Accordingly, the scope of the present invention should not be limited by the illustrated embodiments, but should be determined by equivalents of the claims and the claims.
110: 기판 112: ITO 코팅
114: 레지스터 116: 탑 전극
118: 멤리스터 120: 전극110: substrate 112: ITO coating
114: resistor 116: top electrode
118: memristor 120: electrode
Claims (5)
기판(substrate),
상기 기판상에 위치하는 탑 전극(top electrode),
상기 기판과 탑 전극 사이에 연장되는 레지스터(resister),
상기 탑 전극을 기준으로 상기 레지스터와 전압분배기 구조를 기반으로 연결되어 전극층에 인가되는 전압에 따라 저항 상태가 변경되는 멤리스터(memristor)를 포함하고,
상기 멤리스터는,
산화지르코늄(zirconium dioxide(ZrO2))을 사용하여 제작되고,
상기 레지스터는,
poly(3,4-ethylenedioxythiophene):poly(styrenesulfonate)(PEDOT:PSS)를 사용하여 제작되고,
상기 메모리 셀은 병렬로 각각 연결되어 메모리 어레이(memristive ROM)로 제작되고, 상기 메모리 어레이의 각 메모리 셀은 Electro Hydrodynamic(EHD) 인쇄전자 기법으로 제작되며,
상기 레지스터는 여러 개의 멤리스터와 공유가능하고,
상기 레지스터의 일단과 상기 멤리스터를 연결하는 상기 탑 전극은 데이터 입/출력 포트로 사용되며,
상기 멤리스터에 데이터를 라이트(write)할 때 상기 레지스터의 타단은 접지에 연결되는 것을 특징으로 하는 멤리스터를 이용한 메모리 셀.In a memory cell using a memristor,
The substrate,
A top electrode positioned on the substrate,
A resistor extending between the substrate and the top electrode,
And a memristor connected to the resistor based on the top electrode and connected to the resistor based on a voltage applied to the electrode layer,
The memristor includes:
It is fabricated using zirconium dioxide (ZrO 2 )
The register includes:
poly (3,4-ethylenedioxythiophene): poly (styrenesulfonate) (PEDOT: PSS)
The memory cells are connected in parallel to each other to form a memory array. Each memory cell of the memory array is fabricated by an electrohydrodynamic (EHD)
The register is shareable with a plurality of memristors,
The top electrode connecting one end of the resistor and the memristor is used as a data input / output port,
And the other end of the resistor is connected to the ground when data is written to the memristor.
상기 메모리 셀은 멤리스터의 저항값의 크기에 따라 전압 출력 '1' 혹은 '0'이 저장되는 멤리스터를 이용한 메모리 셀.The method according to claim 1,
Wherein the memory cell stores a voltage output of '1' or '0' according to the magnitude of the resistance of the memristor.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140067522A KR101577532B1 (en) | 2014-06-03 | 2014-06-03 | Memory cell using memresistor |
| PCT/KR2015/005589 WO2015186975A1 (en) | 2014-06-03 | 2015-06-03 | Memory cell using memristor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140067522A KR101577532B1 (en) | 2014-06-03 | 2014-06-03 | Memory cell using memresistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150139237A KR20150139237A (en) | 2015-12-11 |
| KR101577532B1 true KR101577532B1 (en) | 2015-12-16 |
Family
ID=55020440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140067522A KR101577532B1 (en) | 2014-06-03 | 2014-06-03 | Memory cell using memresistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101577532B1 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101036975B1 (en) * | 2005-02-14 | 2011-05-25 | 삼성전자주식회사 | Resistive memory devices with resistor part for controlling switching window |
| KR20110020973A (en) * | 2009-08-25 | 2011-03-04 | 충북대학교 산학협력단 | Non-volatile static random access memory cell comprising memristor element |
| KR101384286B1 (en) * | 2012-06-20 | 2014-04-11 | 인텔렉추얼디스커버리 주식회사 | ReRAM WITH A MECHANICAL SWITCH AS A SELECTOR, ARRAY STRUCTURE INCLUDING THE SAME AND FABRICATION METHOD FOR ReRAM WITH A MECHANICAL SWITCH AS A SELECTOR |
| KR101451413B1 (en) * | 2012-06-25 | 2014-10-21 | 인텔렉추얼디스커버리 주식회사 | A transparent and flexible ReRAM |
-
2014
- 2014-06-03 KR KR1020140067522A patent/KR101577532B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150139237A (en) | 2015-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11776626B2 (en) | Selector device for two-terminal memory | |
| US10210929B1 (en) | Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor | |
| KR101744757B1 (en) | Variable resistance element, semiconductor device including the variable resistance element, and method of operation the semiconductor device | |
| US9601195B2 (en) | Voltage control for crosspoint memory structures | |
| KR100764343B1 (en) | Nonvolatile memory device and manufacturing method of the same | |
| US8619457B2 (en) | Three-device non-volatile memory cell | |
| US10157962B2 (en) | Resistive random access memory | |
| US9025370B2 (en) | Cross-point memory devices, electronic systems including cross-point memory devices and methods of accessing a plurality of memory cells in a cross-point memory array | |
| JP4662990B2 (en) | Nonvolatile semiconductor memory device and writing method thereof | |
| US20150340406A1 (en) | Resistive memory architecture and devices | |
| US20060098473A1 (en) | Semiconductor memory element and semiconductor memory device | |
| WO2006137111A1 (en) | Nonvolatile semiconductor storage device and write method therefor | |
| JP2006179926A (en) | Nonvolatile memory device including two kinds of resistors | |
| US8842462B2 (en) | Resistive random access memory device and operating method thereof | |
| KR20120037482A (en) | Non-volatile memory with active ionic interface region | |
| CN103886897B (en) | Mixing memory | |
| US10847577B2 (en) | Memory and logic device-integrated soft electronic system | |
| US8611131B2 (en) | Variable resistance device, semiconductor device including the variable resistance device, and method of operating the semiconductor device | |
| KR101577532B1 (en) | Memory cell using memresistor | |
| WO2017105514A1 (en) | Apparatus and method of in-memory computation using non-volatile arrays | |
| KR20120073086A (en) | Variable resistance element, semiconductor device including the variable resistance element, and method of operation the semiconductor device | |
| KR101762129B1 (en) | Hybrid element array based memresistor | |
| US10056140B2 (en) | Memristor memory with volatile and non-volatile states | |
| JP2013254539A (en) | Semiconductor storage device | |
| US20150221701A1 (en) | Memory device and memory cell array |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AMND | Amendment | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20181231 Year of fee payment: 4 |