KR101571148B1 - Method for measuring a resistance of resist memory device and the resistance measuring system - Google Patents
Method for measuring a resistance of resist memory device and the resistance measuring system Download PDFInfo
- Publication number
- KR101571148B1 KR101571148B1 KR1020090082357A KR20090082357A KR101571148B1 KR 101571148 B1 KR101571148 B1 KR 101571148B1 KR 1020090082357 A KR1020090082357 A KR 1020090082357A KR 20090082357 A KR20090082357 A KR 20090082357A KR 101571148 B1 KR101571148 B1 KR 101571148B1
- Authority
- KR
- South Korea
- Prior art keywords
- resistance
- pulse
- memory element
- cell
- data
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/08—Measuring resistance by measuring both voltage and current
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
저항 메모리 소자의 저항 측정 방법 및 저항 측정 시스템에서, 상기 저항 메모리 소자의 저항 측정을 위하여 먼저 데이터 쓰기 펄스를 인가한 후, 저항 읽기 펄스를 인가한다. 상기 저항 읽기 펄스를 인가하였을 때의 펄스 파형으로부터 상기 저항 메모리 소자의 셀을 통해 강하되는 미소 전압하고, 이를 이용하여 저항 메모리 소자를 측정한다. 상기 방법에 의하면, 저항 메모리 소자의 셀에 데이터를 기록한 직후의 저항 메모리 소자의 저항을 정확하게 측정할 수 있다. In a resistance measuring method and a resistance measuring system of a resistance memory element, a data writing pulse is first applied to measure the resistance of the resistance memory element, and then a resistance reading pulse is applied. A minute voltage dropped through the cell of the resistance memory element from the pulse waveform when the resistance reading pulse is applied, and the resistance memory element is measured using the voltage. According to this method, the resistance of the resistance memory element immediately after the data is written in the cell of the resistance memory element can be accurately measured.
Description
본 발명은 저항 메모리 소자의 저항 측정 방법 및 저항 측정 시스템에 관한 것이다. 보다 상세하게는, 저항 메모리 소자의 셀에 데이터를 기록한 직후에 상기 저항 메모리 소자의 정확한 저항을 측정하는 방법 및 상기 측정 방법을 수행하기에 적합한 저항 측정 시스템에 관한 것이다. The present invention relates to a resistance measuring method and a resistance measuring system of a resistance memory element. More particularly, the present invention relates to a method for accurately measuring the resistance of the resistive memory element immediately after writing data in a cell of the resistive memory element, and to a resistance measurement system suitable for performing the method.
메모리 소자 중에서 저항 메모리 소자는 저항의 변화를 이용하여 셀에 데이터를 기록한다. 즉, 상기 저항 메모리 소자의 각 셀들은 기록되어 있는 데이터 별로 서로 다른 저항값을 갖는다. 그러므로, 상기 셀에 기록된 데이터에 따른 각 셀의 저항을 측정하기 위하여, 저항 메모리 소자의 셀에 데이터를 기록한 다음, 직류 전압을 인가하여 상기 셀의 저항을 측정하고 있다. 그런데, 상기 방식으로 저항을 측정하는 경우 저항을 측정하는데 적어도 0.1초가 걸리며, 정확한 측정을 위하여 일반적으로 1초 이상의 긴 시간이 소요된다. 때문에, 상기 저항 메모리 소자의 셀에 데이터를 기록한 다음, 1초 이내에는 셀의 저항을 정확하게 측정하기가 어렵다. Among the memory elements, the resistance memory element writes data to the cell using a change in resistance. That is, each cell of the resistance memory element has a different resistance value for each recorded data. Therefore, in order to measure the resistance of each cell according to the data recorded in the cell, the resistance of the cell is measured by writing data to the cell of the resistance memory device and then applying a DC voltage. However, when the resistance is measured by the above method, it takes at least 0.1 second to measure the resistance, and it takes a long time generally more than 1 second for accurate measurement. Therefore, it is difficult to accurately measure the resistance of the cell within one second after writing data to the cell of the resistance memory element.
특히, 저항 메모리 소자 중에서 상전이 메모리 소자의 경우에는, 리셋 상태로 데이터를 기록한 이 후에 시간이 지날수록 저항이 상승하면서 안정되는 특성을 갖기 때문에, 데이터를 기록한 직후에는 원하는 수준만큼 충분히 높은 저항을 갖지 못할 수도 있다. 그러므로, 상기 저항 메모리 소자의 셀에 데이터를 기록한 직후에 셀의 저항을 정확하게 측정하는 것이 요구된다. Particularly, in the case of the phase-change memory element among the resistance memory elements, since the resistance is increased and stabilized with time after the data is recorded in the reset state after the data is written in the reset state, It is possible. Therefore, it is required to accurately measure the resistance of the cell immediately after the data is written to the cell of the resistance memory element.
본 발명의 목적은 저항 메모리 소자에서 데이터를 기록한 직후 지연 시간에 따른 저항을 측정하는 방법을 제공하는데 있다. It is an object of the present invention to provide a method for measuring a resistance according to a delay time immediately after writing data in a resistance memory element.
본 발명의 다른 목적은 상기 저항 측정 방법에 적합한 저항 측정 시스템을 제공하는데 있다. It is another object of the present invention to provide a resistance measurement system suitable for the resistance measurement method.
상기한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 저항 측정 방법으로, 저항 메모리 소자의 셀에 데이터 쓰기 펄스를 인가한다. 상기 데이터 쓰기 펄스로부터 일정 지연 시간 후에 상기 저항 메모리 소자의 셀에 저항 읽기 펄스를 인가한다. 상기 저항 읽기 펄스를 인가하였을 때 상기 저항 메모리 소자의 셀로부터 출력되는 펄스 파형으로부터 읽기 전압을 측정한다. 상기 읽기 전압 및 펄스 파형이 출력되는 오실로스코프의 내부 저항으로부터 상기 저항 메모리 소자의 셀을 통해 흐르는 전체 전류를 측정한다. 다음에, 상기 전체 전류 및 저항 읽기 펄스의 전압을 이용하여 저항 메모리 소자의 저항을 측정한다. According to an aspect of the present invention, there is provided a resistance measuring method for applying a data write pulse to a cell of a resistance memory device. And a resistance read pulse is applied to the cell of the resistance memory element after a predetermined delay time from the data write pulse. A read voltage is measured from the pulse waveform output from the cell of the resistance memory element when the resistance read pulse is applied. The total current flowing through the cell of the resistance memory element is measured from the internal resistance of the oscilloscope from which the read voltage and the pulse waveform are output. Next, the resistance of the resistance memory element is measured using the voltage of the total current and resistance reading pulse.
본 발명의 일 실시예에서, 상기 저항 메모리 소자는 상전이 메모리 소자, 자기 메모리 소자, 산화물 메모리 소자 등을 포함할 수 있다. In one embodiment of the present invention, the resistive memory element may include a phase change memory element, a magnetic memory element, an oxide memory element, and the like.
본 발명의 일 실시예에서, 상기 데이터 쓰기 펄스와 저항 읽기 펄스 사이의 구간인 지연 시간(delay time)을 조절함으로써, 상기 저항 메모리 소자의 셀에 데이터를 기록한 이 후의 각 시간별로 저항을 측정할 수 있다. In one embodiment of the present invention, by adjusting a delay time, which is a section between the data write pulse and the resistance read pulse, resistance can be measured for each subsequent time after data is written to the cell of the resistance memory element have.
상기 저항 메모리 소자의 셀에 데이터를 기록한 후의 특정 시간에서의 저항을 측정하기 위하여, 상기 데이터 쓰기 펄스의 펄스 하강 구간으로부터 상기 저항 읽기 펄스의 안정화 구간까지의 시간을 상기 특정 시간으로 설정할 수 있다. The time from the pulse falling period of the data write pulse to the stabilization period of the resistance read pulse may be set as the specific time to measure the resistance at a specific time after the data is written to the cell of the resistance memory element.
상기 데이터 쓰기 펄스의 펄스 하강 구간으로부터 상기 저항 읽기 펄스의 안정화 구간까지의 시간은 10㎱ 내지 1sec의 범위로 설정할 수 있다. The time from the pulse falling period of the data write pulse to the stabilization period of the resistance read pulse can be set in the range of 10 to 1 sec.
상기 저항 읽기 펄스의 안정화 구간은 상기 저항 읽기 펄스 주기의 1/2 이후 구간으로 설정할 수 있다. The stabilization period of the resistance read pulse may be set to a period after the half of the resistance read pulse period.
본 발명의 일 실시예에서, 상기 데이터 쓰기 펄스의 인가 및 상기 저항 읽기 펄스의 인가하는 것은, 하나의 펄스 발생기에 포함된 각각의 채널에서 상기 데이터 쓰기 펄스 및 상기 저항 읽기 펄스를 발생시켜 인가할 수 있다. 다른 예로, 2개의 펄스 발생기에서 각각 상기 데이터 쓰기 펄스 및 상기 저항 읽기 펄스를 발생시켜 인가할 수 있다. 또 다른 예로, 하나의 펄스 발생기의 하나의 채널에서 상기 데이터 쓰기 펄스 및 상기 저항 읽기 펄스를 통합한 임의의 펄스 형태를 발생시켜 인가할 수도 있다. In one embodiment of the present invention, the application of the data write pulse and the application of the resistance read pulse can be performed by generating the data write pulse and the resistance read pulse in each channel included in one pulse generator have. As another example, the data write pulse and the resistance read pulse may be generated and applied to the two pulse generators, respectively. As another example, it is possible to generate and apply an arbitrary pulse form combining the data write pulse and the resistance read pulse in one channel of one pulse generator.
본 발명의 일 실시예에서, 상기 읽기 전압 측정 시의 노이즈를 감소시키기 위하여, 상기 데이터 쓰기 펄스 및 상기 저항 읽기 펄스를 반복 인가한다. 또한, 상기 반복 인가된 저항 읽기 펄스 구간에서 상기 저항 메모리 소자의 셀로부터 출력되는 각각의 펄스 파형의 평균하여 평균 펄스 파형을 출력한다. 상기 평균 펄스 파형을 스무딩 처리한다. 다음에, 상기 스무딩 처리된 펄스 파형으로부터 읽기 전압을 측정한다. In one embodiment of the present invention, the data write pulse and the resistance read pulse are repeatedly applied in order to reduce noise during the read voltage measurement. Also, an average pulse waveform of each of the pulse waveforms output from the cells of the resistance memory element is output in the repeated resistance read pulse interval. And smoothing the average pulse waveform. Next, the read voltage is measured from the smoothed pulse waveform.
상기 읽기 전압을 측정하기 위하여, 상기 스무딩 처리된 펄스 파형을 일정 간격만큼 스켄하여 각 지점에서 읽기 전압을 측정하고, 상기 각 지점에서 측정된 측정치들을 평균하여 읽기 전압을 측정한다. In order to measure the read voltage, the smoothed pulse waveform is scanned by a predetermined interval to measure a read voltage at each point, and a read voltage is measured by averaging measured values at the respective points.
상기한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 저항 측정 장치는, 데이터 쓰기 펄스 및 저항 읽기 펄스를 각각 지연 시간을 두고 저항 메모리 소자에 인가하는 펄스 발생기를 포함한다. 상기 펄스 발생기의 출력부와 상기 저항 메모리 소자를 연결시키기 위한 연결 부재가 구비된다. 상기 저항 메모리 소자와 연결되고, 상기 저항 메모리 소자로부터 출력되는 펄스의 파형을 분석하는 오실로스코프가 구비된다. 상기 오실로스코프로 출력되는 펄스 파형 및 오실로스코프의 내부 저항을 이용하여 저항 메모리 소자의 저항을 측정하는 데이터 처리 부재를 포함한다. According to an aspect of the present invention, there is provided a resistance measuring apparatus including a pulse generator for applying a data write pulse and a resistance read pulse to a resistance memory element with a delay time, respectively. And a connection member for connecting the output portion of the pulse generator and the resistance memory element. And an oscilloscope connected to the resistance memory element and analyzing a waveform of a pulse output from the resistance memory element. And a data processing member for measuring a resistance of the resistance memory element using a pulse waveform output to the oscilloscope and an internal resistance of the oscilloscope.
설명한 것과 같이, 본 발명에 따른 저항 측정 방법을 이용하면 저항 메모리 소자의 셀에 데이터를 기록하고 한 다음 10㎱ 내지 1sec 이후의 원하는 특정 시간에 셀의 저항을 정확하게 측정할 수 있다. 그러므로, 상기 저항 메모리 소자의 동 작 특성 및 신뢰성을 정확하게 알 수 있다. 또한, 저항 메모리 소자의 저항 특성을 정확하게 알 수 있으므로, 상기 저항 메모리 소자의 읽기 센싱 마진 및 데이터 판정 전압을 정확하게 설정할 수 있다. As described above, the resistance measuring method according to the present invention can be used to write data to a cell of a resistance memory element, and then accurately measure the resistance of the cell at a desired specific time after 10 to 1 sec. Therefore, the operating characteristics and reliability of the resistance memory element can be accurately known. In addition, since the resistance characteristics of the resistance memory element can be accurately known, the reading sensing margin and the data judgment voltage of the resistance memory element can be accurately set.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명의 각 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. In the drawings of the present invention, the dimensions of the structures are enlarged to illustrate the present invention in order to clarify the present invention.
본 발명에서, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. In the present invention, the terms first, second, etc. may be used to describe various elements, but the elements should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.
본 발명에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present application, the terms "comprises" or "having" and the like are used to specify that there is a feature, a number, a step, an operation, an element, a component or a combination thereof described in the specification, But do not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, or combinations thereof.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안된다.For the embodiments of the invention disclosed herein, specific structural and functional descriptions are set forth for the purpose of describing an embodiment of the invention only, and it is to be understood that the embodiments of the invention may be practiced in various forms, But should not be construed as limited to the embodiments set forth in the claims.
즉, 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. That is, the present invention is capable of various modifications and various forms, and specific embodiments are illustrated in the drawings and described in detail in the following description. It should be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but on the contrary, is intended to cover all modifications, equivalents, and alternatives falling within the spirit and scope of the invention.
도 1은 본 발명의 일 실시예에 따른 저항 측정 시스템을 나타낸다. 1 shows a resistance measurement system according to an embodiment of the present invention.
도 1을 참조하면, 상기 저항 측정 시스템(100a)은 펄스 발생기(102), 오실로스코프(106), 연결 부재(104) 및 데이터 처리 부재(108)를 포함한다. Referring to FIG. 1, the
저항 측정 대상인 저항 메모리 소자(D)는 반도체 기판에 형성되어 있으며, 상기 반도체 기판은 스테이지 상에 위치한다. 상기 저항 메모리 소자(D)는 시간에 따른 저항 특성 변화를 지닌 저항 메모리 소자이다. 구체적으로, 상전이 메모리 소자, 자기 메모리 소자, 산화물 메모리 소자를 포함할 수 있다. 일반적으로, 상기 저항 메모리 소자(D)의 각 셀들 및 페리 회로들에 포함된 단위 소자들과 동일한 구성을 가지면서, 각 셀들 및 회로들의 전기적 특성을 테스트하기 위하여 제작된 TEG(test element group)에서 저항이 측정된다. The resistance memory element (D), which is a resistance measurement object, is formed on a semiconductor substrate, and the semiconductor substrate is placed on the stage. The resistance memory element D is a resistance memory element having a resistance characteristic change with time. Specifically, it may include a phase change memory element, a magnetic memory element, and an oxide memory element. Generally, in a test element group (TEG) fabricated to test the electrical characteristics of each cell and circuits, having the same configuration as the unit elements included in each cell and the ferrier circuits of the resistance memory element The resistance is measured.
상기 연결 부재(104)는 상기 저항 메모리 소자(D)의 각 단자들과 펄스 발생기(102) 및 오실로스코프(106)와 연결시키기 위한 것이다. 상기 연결 부재(104)는 상기 저항 메모리 소자(D)의 각 단자들과 직접적으로 접촉되는 프로브들을 포함한다. The connecting
상기 펄스 발생기(102)는 펄스 신호 예를들어, 펄스 전압 또는 펄스 전류를 생성시킬 수 있는 장치이다. 상기 펄스 발생기(102)를 이용하여, 사용자가 원하는 주기로 펄스 전압 또는 펄스 전류를 상기 저항 메모리 소자로 인가할 수 있다. 상기 펄스 발생기(102)는 서로 다른 2개의 펄스가 일정 지연 시간을 가지면서 상기 저항 메모리 소자(D)에 인가될 수 있도록 구성된다. The
일 예로, 상기 펄스 발생기(102)는 펄스를 인가하기 위한 채널(CH1, CH2)이 복수개가 구비될 수 있다. 따라서, 각각의 채널(CH1, CH2)에 서로 다른 펄스 전압을 발생시켜 각 펄스 전압을 상기 저항 메모리 소자(D)에 인가할 수 있다. For example, the
상기 오실로스코프(106)는 상기 펄스 발생기(102)에서 발생된 펄스가 저항 메모리 소자(D)의 셀을 통하여 출력되는 펄스 파형을 모니터링하는 장치이다. 상기 출력되는 펄스 파형을 통해 펄스 전압을 측정할 수 있다. 구체적으로, 저항 읽기 펄스가 인가되었을 때 상기 저항 메모리 소자(D)를 통해 강하되는 미소 전압을 상기 오실로스코프(106)의 펄스 파형을 통해 측정할 수 있다. The
상기 데이터 처리 부재(108)는 상기 오실로스코프(106)로 출력되는 펄스 파형 및 오실로스코프(106)의 내부 저항을 이용하여 저항 메모리 소자(D)의 저항을 측정한다. The
즉, 상기 데이터 처리 부재(108)는 상기 오실로스코프(106)를 통해 측정된 미소 전압 및 상기 오실로스코프(106)의 내부 저항으로부터 상기 저항 메모리 소 자(D)를 통해 흐르는 전체 전류를 구해낸다. 또한, 상기 전체 전류 및 저항 읽기 펄스의 전압을 이용하여 저항 메모리 소자의 저항을 구해낸다. That is, the
상기 저항 측정 시스템을 이용하면, 저항 메모리 소자의 셀에 데이터를 기록한 직후의 셀의 저항을 측정할 수 있다. By using the resistance measurement system, it is possible to measure the resistance of the cell immediately after the data is written in the cell of the resistance memory element.
도 1에 도시된 저항 측정 시스템에서 펄스 발생기를 다르게 구현하여, 도 1과 다른 저항 측정 시스템을 구현할 수 있다. The resistance measuring system shown in FIG. 1 may be implemented differently to implement a resistance measuring system different from that of FIG.
도 2는 본 발명의 다른 실시예에 따른 저항 측정 시스템을 나타낸다. 2 shows a resistance measurement system according to another embodiment of the present invention.
도 2를 참조하면, 도 1에 도시된 것과 동일하게 오실로스코프(106), 연결 부재(104) 및 데이터 처리 부재(108)를 포함한다. 또한, 독립된 2개의 펄스 발생기(101a, 101b)가 상기 저항 메모리 소자(D)에 연결된다. 상기 독립된 2개의 펄스 발생기(101a, 101b)에서 2개의 펄스 전압이 주기적으로 발생되도록 한다. 따라서, 상기 2개의 서로 다른 펄스 전압이 지연 시간을 두고 상기 저항 메모리 소자(D)에 각각 인가된다. Referring to Fig. 2, it includes an
도 3은 본 발명의 또 다른 실시예에 따른 저항 측정 시스템을 나타낸다. 3 shows a resistance measurement system according to another embodiment of the present invention.
도 3을 참조하면, 도 1에 도시된 것과 동일하게 오실로스코프(106), 연결 부재(104) 및 데이터 처리 부재(108)를 포함한다. 또한, 하나의 채널에서 2개 이상의 펄스 전압을 주기적으로 발생시킬 수 있는 임의 펄스 발생기(102b, arbitrary pulse generator)가 상기 저항 메모리 소자에 연결된다. 따라서, 상기 임의 펄스 발생기(102b)로부터 2개의 펄스 전압이 주기적으로 발생되도록 한다. 따라서, 상기 2개의 서로 다른 펄스 전압이 지연 시간을 두고 각각 상기 저항 메모리 소자에 인가된다. Referring to FIG. 3, it includes an
설명한 것과 같이, 상기 저항 측정 시스템을 이용하여 저항 메모리 소자의 셀에 데이터를 기록한 직후의 셀의 저항을 측정할 수 있다. As described, the resistance measurement system can be used to measure the resistance of a cell immediately after data is written to the cell of the resistance memory element.
상기 셀에 데이터를 기록한 직후 정확하게 셀의 저항을 측정하는 것은 상기 저항 메모리 소자의 동작 특성 및 신뢰성을 판단하는데 매우 중요하다. 특히, 상기 저항 메모리 소자들 중에서, 셀에 데이터를 기록한 직 후와 셀에 데이터를 기록한 후 충분한 시간이 지났을 때의 저항 특성이 서로 다른 경우에는 상기 셀에 데이터를 기록한 직후 정확하게 셀의 저항을 측정하는 것이 더욱 중요하다. Measuring the resistance of the cell precisely immediately after writing data in the cell is very important to determine the operating characteristics and reliability of the resistance memory device. Particularly, when resistance characteristics are different between the resistance memory elements immediately after the data is written to the cell and when the sufficient time has passed after writing the data in the cell, the resistance of the cell is measured immediately after the data is written to the cell More importantly.
저항 메모리 소자들 중에서, 상전이 메모리 소자의 경우에는 셀이 리셋 상태(즉, 높은 저항을 갖는 상태)가 되도록 데이터 1을 기록한 경우에, 시간이 지나감에 따라 저항이 증가되는 현상을 나타낸다. 때문에, 상기 상전이 메모리 소자의 경우에는 데이터를 기록한 후의 저항 측정이 매우 중요하다. Among the resistance memory elements, in the case of the phase change memory element, when data 1 is written so that the cell is in a reset state (i.e., a state having a high resistance), the resistance increases with time. Therefore, in the case of the phase change memory element, it is very important to measure resistance after data is written.
도 4는 상전이 메모리 소자를 나타내는 블록도이다. 4 is a block diagram showing a phase-transition memory element.
도 4를 참조하면, 상전이 메모리 소자(150)는 메모리 셀 어레이(10), 컬럼 선택 회로(20), 로우 선택 회로(30), 리드 회로(40), 제어 바이어스 생성 회로(50) 및 클램핑 제어 신호 생성 회로(60)를 포함한다. 4, the phase-
메모리 셀 어레이(10)는 매트릭스 형태로 배열된 복수의 상전이 메모리 셀(MC)을 포함한다. 또한 상전이 메모리 셀(MC)은 결정 상태 또는 비정질 상태에 따라 서로 다른 2개의 저항값을 갖는 상전이 물질로 이루어지는 가변 저항 소자(RC)와, 가변 저항 소자(RC)에 흐르는 전류를 제어하는 억세스 소자(AC)를 포함할 수 있다. The
여기서, 억세스 소자(AC)는 가변 저항 소자(RC)와 직렬로 커플링된 다이오드, 트랜지스터 등일 수 있다. 도면에서는 가변 저항 소자(RC)로 다이오드를 도시하였다. 또한, 상전이 물질은 2개의 원소를 화합한 GaSb, InSb, InSe. Sb2Te3, GeTe, 3개의 원소를 화합한 GeSbTe, GaSeTe, InSbTe, SnSb2Te4, InSbGe, 4개의 원소를 화합한 AgInSbTe, (GeSn)SbTe, GeSb(SeTe), Te81Ge15Sb2S2 등 다양한 종류의 물질을 사용할 수 있다. 이 중에서 게르마늄(Ge), 안티모니(Sb), 텔루리움(Te)으로 이루어진 GeSbTe를 주로 이용할 수 있다.Here, the access element AC may be a diode, a transistor, or the like coupled in series with the variable resistive element RC. In the drawing, a diode is shown as a variable resistance element (RC). The phase transition material is GaSb, InSb, and InSe which combine two elements. Sb2Te3, GeTe, GeSbTe, GaSeTe, InSbTe, SnSb2Te4, InSbGe combined with four elements, AgInSbTe, GeSn, SbTe, GeSb (SeTe), Te81Ge15Sb2S2 and the like can be used. Of these, GeSbTe composed of germanium (Ge), antimony (Sb) and tellurium (Te) can be mainly used.
컬럼 선택 회로(20)는 다수의 워드 라인(WL0~WLm) 중에서 일부의 워드 라인(예를 들어, WL0)을 선택하고, 로우 선택 회로(30)는 다수의 비트 라인(BL0~BLn) 중에서 일부의 비트 라인(예를 들어, BL0)을 선택한다. The
리드 회로(40)는 메모리 셀 어레이(10) 내에서 선택된 비휘발성 메모리 셀(MC)에 저장된 데이터를 리드하기 위한 회로이다. 구체적으로, 리드 회로(40)는 제어 바이어스(VBIAS1)를 제공받아 선택된 비휘발성 메모리 셀(MC)에 리드 바이어스(Icell)를 제공하여, 상전이 메모리 셀(MC)의 저항 레벨을 읽어낸다. The
그런데, 상기 상전이 메모리 소자의 셀에 데이터를 기록한 직후와 셀에 데이터를 기록한 후 충분한 시간이 지났을 때의 셀에서 측정되는 저항이 서로 다르다. 특히, 상기 상전이 메모리 소자의 셀에 데이터 1을 기록한 직후에는 저항이 충분히 상승되지 않아서 낮은 저항을 가질 수 있으며, 이 때, 상기 셀에 기록된 데이터를 읽어보면 상기 셀은 불량으로 판정될 수 있다. 반면에, 상기 상전이 메모리 소자의 셀에 데이터 1을 기록한 후 충분한 시간이 지나면 저항이 상승하게 되고, 이 때 상기 셀에 기록된 데이터를 읽어보면 상기 셀은 정상으로 판정될 수 있다. 그러므로, 상기 상전이 메모리 소자의 동작 특성을 정확하게 판단하기 위하여, 셀에 데이터 1을 기록한 직 후의 저항을 정확하게 측정하는 것이 매우 중요하다. However, the resistance measured in the cell immediately after the data is written to the cell of the phase change memory element and when the sufficient time has passed after writing data to the cell is different from each other. In particular, immediately after data 1 is written to the cell of the phase-change memory device, the resistance is not sufficiently increased, so that it can have a low resistance. At this time, if the data written in the cell is read, the cell can be judged as defective. On the other hand, the resistance rises after a sufficient time after data 1 is written to the cell of the phase-change memory device, and the cell can be determined to be normal when the data recorded in the cell is read. Therefore, in order to accurately determine the operating characteristics of the phase change memory device, it is very important to accurately measure the resistance immediately after writing data 1 to the cell.
도 5는 데이터의 기록 및 시간 지연에 따른 상전이 메모리 소자의 저항을 개략적으로 나타내는 도면이다. 5 is a diagram schematically showing the resistance of the phase-transition memory element according to data writing and time delay.
각 도면 부호는 다음과 같은 조건에서의 저항을 나타낸다. Each reference numeral indicates a resistance under the following conditions.
도 5에 도시된 것과 같이, 상기 상전이 메모리 소자의 셀에 데이터 1을 기록한 경우에는, 시간이 지나감에 따라 저항이 증가되는 현상을 나타낸다.(10b, 12b, 14b 참조) 반면에, 상기 상전이 메모리 소자는 셀이 셋 상태, 즉 낮은 저항을 갖는 상태가 되도록 데이터 0을 기록한 경우에는 시간에 따라 저항이 거의 변화하지 않는다.(10a, 12a, 14a 참조) 그러므로, 상기 상전이 메모리 소자의 경우에는 데이터 1을 기록한 다음 시간에 따른 저항이 더 중요하다. As shown in FIG. 5, when data 1 is written in the cells of the phase change memory device, the resistance increases as time passes. (See 10b, 12b, and 14b.) On the other hand, When the
도 6은 상전이 메모리 소자에 포함되는 상전이 물질이 비정질 상태일 때 시간의 경과에 따른 저항을 나타낸다. FIG. 6 shows a resistance over time when the phase change material included in the phase change memory element is in an amorphous state.
도 6에 도시된 것과 같이, 상기 상전이 물질이 비정질 상태로 변화된 다음에 상기 상전이 물질의 저항값이 시간에 따라 점차 증가되는 것을 알 수 있다. 여기서, 상기 상전이 물질은 상기에 언급된 물질들 중 어느 하나 일 수 있다. 상기 비정질 상태로 변화된 후의 저항값은 다음의 식에 따른다. As shown in FIG. 6, the resistance value of the phase change material gradually increases with time after the phase change material is changed to the amorphous state. Here, the phase change material may be any of the above-mentioned materials. The resistance value after changing to the amorphous state is given by the following equation.
R(t)=R0Td R (t) = R 0 T d
(R0 : 비정질 상태로 변화된 직후 초기 저항, d: 드리프트 계수) (R 0 : initial resistance immediately after changing to an amorphous state, and d: drift coefficient)
이와같이, 상기 상전이 물질이 비정질 상태로 변화된 다음에는 상기 상전이 물질이 저항값이 시간에 따라 증가되기 때문에, 상기 상전이 물질을 사용하여 데이터를 저장하는 상전이 메모리 소자는 셀이 리셋 상태(즉, 높은 저항을 갖는 상태)가 되도록 데이터 1을 기록한 경우에, 시간이 지나감에 따라 셀의 저항이 증가되는 현상을 나타내는 것이다. Since the phase change material increases the resistance value with time after the phase change material is changed to the amorphous state, the phase change memory device that stores data using the phase change material has a structure in which the cell is in a reset state , The resistance of the cell increases with the passage of time.
그런데, 종래의 DC 전압을 이용하여 저항을 측정하는 경우에는, 상기 상전이 메모리 소자에 데이터 1을 기록한 이 후로부터 0.1초 이상 경과한 다음의 저항이 측정될 수 밖에 없다. 이는 상기 저항을 측정하기 위한 DC 전압을 각 단자에 입력하고 출력하는데 걸리는 시간을 0.1초 이하로 단축하는 것이 용이하지 않기 때문이다. However, when the resistance is measured using the conventional DC voltage, the resistance after 0.1 second or more has elapsed since the data 1 was recorded in the phase-change memory element. This is because it is not easy to shorten the time required for inputting and outputting the DC voltage for measuring the resistance to each terminal to 0.1 second or less.
또한, 종래의 방법으로 측정된 셀의 저항값이 원하는 수준 이상으로 높다 하더라도, 상기 상전이 메모리 소자의 동작 불량이 발생되지 않는다고 확신하기는 어렵다. 왜냐하면, 상기 상전이 메모리 소자에 데이터 1을 기록하고 난 후 0.1초 이 내의 매우 짧은 후에는 상기 상전이 메모리 소자의 셀의 저항이 상기 측정된 저항값보다 더 낮기 때문에, 상기 데이터 1을 기록하고 0.1초 이내에 상기 기록된 데이터를 읽었을 경우에는 상기 셀의 동작 불량(function fail)이 발생될 수도 있기 때문이다. Also, it is difficult to be sure that the operation failure of the phase-change memory element does not occur even if the resistance value of the cell measured by the conventional method is higher than a desired level. Because the resistance of the cell of the phase change memory element is lower than the measured resistance value after 0.1 second after recording the data 1 in the phase change memory element, If the recorded data is read, a function failure of the cell may occur.
이러한 이유로, 상기 저항 메모리 소자에 데이터를 기록한 직 후의 상기 저항 메모리 소자의 저항값을 정확하게 측정하는 것이, 상기 저항 메모리 소자의 신뢰성 및 동작 특성을 검증하는데 매우 중요하다. 특히, 저항 메모리 소자의 리셋 상태에서의 저항을 정확하게 측정하는 것이 매우 중요하다. For this reason, it is very important to accurately measure the resistance value of the resistance memory element immediately after the data is written in the resistance memory element, in order to verify the reliability and operating characteristics of the resistance memory element. In particular, it is very important to accurately measure the resistance in the reset state of the resistance memory element.
이하에서는, 본 발명의 일 실시예에 따른 저항 메모리 소자의 저항 측정 방법을 설명한다. 상기 저항 측정은 도 1 내지 3에 도시된 저항 측정 시스템을 이용하여 수행할 수 있다. Hereinafter, a method of measuring resistance of a resistance memory element according to an embodiment of the present invention will be described. The resistance measurement can be performed using the resistance measurement system shown in Figs.
실시예 1Example 1
도 7은 본 발명의 실시예 1에 따른 저항 측정 방법을 나타내는 흐름도이다. 구체적으로, 저항 메모리 소자의 셀에 데이터를 기록한 다음, 원하는 시간이 흐른 후 셀의 저항을 측정하는 방법을 나타낸다. 7 is a flowchart showing a resistance measuring method according to the first embodiment of the present invention. Specifically, a method of writing data to a cell of a resistance memory element and then measuring the resistance of the cell after a desired time has passed is shown.
도 8은 본 실시예에서 데이터 쓰기 펄스 및 데이터 읽기 펄스의 타이밍도이다. 8 is a timing chart of the data write pulse and the data read pulse in this embodiment.
도 9는 본 실시예의 저항 측정 설계(scheme)의 등가 회로도이다. 9 is an equivalent circuit diagram of the resistance measurement scheme of this embodiment.
본 실시예에서, 상기 저항 측정 대상이 되는 저항 메모리 소자는 상전이 메 모리 소자이다. 또한, 상기 상전이 메모리 소자의 셀이 리셋 상태가 되도록 데이터 1을 기록한 다음, 상기 셀의 저항을 측정한다. In the present embodiment, the resistance memory element to be the resistance measurement object is a phase change memory element. Data 1 is written so that the cell of the phase change memory element is in the reset state, and then the resistance of the cell is measured.
그러나, 이와는 달리, 상기 저항 메모리 소자는 저항 변화를 이용하여 데이터를 저장하는 메모리이면, 본 발명의 저항 측정 방법을 사용할 수 있다. 구체적으로, 상기 저항 메모리 소자는 자기 메모리 소자 또는 산화물 메모리 소자일 수 있다. Alternatively, however, the resistance measuring method of the present invention can be used as long as the resistance memory element is a memory that stores data by using a resistance change. Specifically, the resistance memory element may be a magnetic memory element or an oxide memory element.
또한, 본 실시예에서는 상기 저항 메모리 소자의 셀에 데이터 1을 기록한 다음 저항을 측정하는 것으로 설명하지만, 상기 저항 메모리 소자의 셀이 셋 상태가 되도록 데이터 0을 기록한 후의 셀의 저항을 측정하는 경우에도, 데이터 쓰기 펄스를 데이터 0이 기록되도록 조절하는 것을 제외하고는 동일한 방법을 수행한다. In the present embodiment, it is described that the resistance is measured after the data 1 is written to the cell of the resistance memory element. However, even when the resistance of the cell after the
또한, 이하에서 설명하는 저항 메모리 소자의 셀은 저항 메모리 소자가 형성된 기판 내에 구비되는 TEG 에 포함된 셀임을 알려둔다. It is also noted that the cell of the resistance memory element described below is a cell included in the TEG provided in the substrate on which the resistance memory element is formed.
도 7 내지 9를 참조로 상전이 메모리 소자의 저항 측정 방법을 설명한다. A method of measuring the resistance of the phase-change memory element will be described with reference to FIGS.
먼저, 상전이 메모리 소자의 셀과 펄스 발생기를 연결시킨다. 또한, 상기 상전이 메모리 셀로부터 출력되는 펄스를 확인할 수 있도록 상기 상전이 메모리 소자와 오실로스코프를 각각 연결시킨다. First, the cell of the phase-change memory element is connected to the pulse generator. The phase change memory element and the oscilloscope are connected to each other so that the pulse output from the phase change memory cell can be confirmed.
상기 상전이 메모리 소자의 셀에, 데이터를 기록하기 위한 데이터 쓰기 펄스(P1)를 인가한다.(S10) 상기 데이터 쓰기 펄스(P1)는 셀에 데이터 1을 기록하기 위한 전압 펄스로 인가된다. 일 예로, 상기 데이터 쓰기 펄스(P1)의 전압 레벨은 3V 내지 5V일 수 있다. A data write pulse P1 for writing data is applied to the cell of the phase change memory element. (S10) The data write pulse P1 is applied as a voltage pulse for writing data 1 to the cell. For example, the voltage level of the data write pulse P1 may be 3V to 5V.
상기 데이터 쓰기 펄스(P1)로부터 일정 지연 시간 후에 상기 저항 메모리 소자의 셀에 저항 읽기 펄스(P2)를 인가한다.(S12) 상기 저항 읽기 펄스(P2)는 상기 셀에 저항을 읽기 위하여 인가되는 펄스이므로, 상기 저항 읽기 펄스(P2)에 의해 셀에 기록된 데이터가 바뀌거나 재쓰기(rewrite)되지 않도록 하여야 한다. 따라서, 상기 저항 읽기 펄스(P2)는 상기 데이터 쓰기 펄스(P1)보다 낮은 전압 레벨을 갖도록 한다. 예를들어 상기 저항 읽기 펄스(P2)의 전압 레벨은 1.3 내지 1.5V 일 수 있다. A resistance read pulse P2 is applied to the cell of the resistance memory element after a predetermined delay time from the data write pulse P1. (S12) The resistance read pulse P2 is a pulse , It is necessary to prevent the data written in the cell from being changed or rewritten by the resistance read pulse P2. Therefore, the resistance read pulse P2 has a lower voltage level than the data write pulse P1. For example, the voltage level of the resistance read pulse P2 may be 1.3 to 1.5V.
이 때, 상기 데이터 쓰기 펄스(P1)와 저항 읽기 펄스(P2) 사이의 지연 시간을 조절함으로써, 상기 저항 메모리 소자의 셀에 데이터를 기록한 후의 각 시간별로 저항을 측정할 수 있다. At this time, by adjusting the delay time between the data write pulse (P1) and the resistance read pulse (P2), the resistance can be measured for each time after data is written in the cell of the resistance memory element.
구체적으로, 상기 데이터 쓰기 펄스(P2)의 펄스 하강 구간으로부터 상기 저항 읽기 펄스(P2)의 안정화 구간(P3)까지의 시간은 상기 저항 메모리 소자의 셀에 데이터를 기록한 후로부터 저항이 측정되기까지의 시간이다. 이하에서는 상기 데이터 쓰기 펄스(P1)의 펄스 하강 구간으로부터 상기 저항 읽기 펄스(P2)의 안정화 구간(P3)까지의 시간을 쓰기 이 후 지연 시간(Toff)이라 하면서 설명한다. Specifically, the time from the pulse falling period of the data write pulse P2 to the stabilization period P3 of the resistance read pulse P2 corresponds to the time from when the data is written to the cell of the resistance memory element to when the resistance is measured It is time. Hereinafter, the time from the pulse falling period of the data write pulse P1 to the stabilization period P3 of the resistance read pulse P2 will be described as a post-write delay time Toff.
즉, 상기 셀에 데이터를 기록한 다음 특정 시간 이후에 저항을 측정하고 싶다면, 상기 쓰기 이후 지연 시간(Toff)을 상기 특정 시간으로 설정하는 것이 필요하다. 예를들어, 상기 셀에 데이터를 기록한 다음 100㎱ 후의 저항을 측정하려면, 상기 쓰기 이후 지연 시간이 100㎱가 되도록 상기 저항 읽기 펄스(P2)의 인가 시점을 조절한다. That is, if it is desired to measure the resistance after a specific time after writing data in the cell, it is necessary to set the delay time Toff after the writing to the specific time. For example, in order to measure the resistance after 100 ns after data is written in the cell, the application time point of the resistance read pulse P2 is adjusted so that the delay time after the writing is 100 ns.
이 때, 상기 저항 읽기 펄스(P2)의 안정화 구간은 상기 저항 읽기 펄스(P2)에서 오버 슈팅에 의한 노이즈 발생이 없이 안정된 펄스 전압이 인가되는 구간을 의미한다. 예를들어, 상기 저항 읽기 펄스(P2)의 최초 구간에서는 노이즈가 발생되기 때문에, 상기 저항 읽기 펄스(P2)의 안정화 구간은 상기 저항 읽기 펄스(P2) 주기의 1/2 이후 구간으로 설정할 수 있다. 그러나, 상기 저항 읽기 펄스(P2)의 안정화 구간의 시작점은 상기와 같이 한정되지는 않으며, 펄스 주기의 1/2보다 앞 또는 뒤가 될 수도 있다. In this case, the stabilization period of the resistance read pulse P2 is a period during which the stabilized pulse voltage is applied without generating noise due to overshooting in the resistance read pulse P2. For example, since the noise is generated in the first period of the resistance read pulse P2, the stabilization period of the resistance read pulse P2 may be set to a period after 1/2 of the period of the resistance read pulse P2 . However, the starting point of the stabilization period of the resistance read pulse P2 is not limited to the above-described example, but may be before or after the half of the pulse period.
상기 쓰기 이 후 지연 시간(Toff)은 10㎱ 내지 1sec로 정할 수 있다. 따라서, 본 실시예의 방법에 의하면, 상기 저항 메모리 소자의 셀에 데이터 1을 기록한 다음 10㎱ 정도의 짧은 지연 시간 이후의 셀의 저항을 측정할 수 있다. The post-write delay time Toff can be set to 10 to 1 sec. Therefore, according to the method of this embodiment, the resistance of the cell after a short delay time of about 10 ns can be measured after writing data 1 to the cell of the resistance memory element.
물론, 상기 쓰기 이 후 지연 시간(Toff)이 1초 이상인 경우에도 본 실시예의 방법으로 상기 셀에서의 저항을 측정할 수도 있다. 상기 지연 시간(Toff)이 충분히 긴 경우에는 본 실시예의 방법을 사용하지 않더라도, 종래의 DC 전압의 의한 측정 방법에 의해서도 셀에서의 저항 측정을 할 수 있다. 그러나, 상기 지연 시간(Toff)이 수백㎱ 수준 이하로 짧아지는 경우 종래의 DC 전압의 의한 측정 방법에 의해서는 저항을 측정할 수 없으며, 본 실시예의 방법으로는 저항 측정이 가능하다. Of course, even when the post-write delay time Toff is 1 second or more, the resistance in the cell can be measured by the method of this embodiment. When the delay time Toff is sufficiently long, the resistance of the cell can be measured by the conventional DC voltage measurement method without using the method of this embodiment. However, when the delay time Toff is shortened to a few hundreds or less, resistance can not be measured by a conventional DC voltage measurement method, and resistance measurement can be performed by the method of this embodiment.
상기 데이터 쓰기 펄스(P1)와 상기 저항 읽기 펄스(P2)를 지연 시간을 두고 각각 인가하는 것은 다음의 방법을 사용할 수 있다. The following method can be used to apply the data write pulse P1 and the resistance read pulse P2 with a delay time, respectively.
도 1에 도시된 시스템을 사용하여, 하나의 펄스 발생기에 포함된 각각의 채널에서 상기 데이터 쓰기 펄스(P1) 및 상기 저항 읽기 펄스(P1)를 발생시켜 인가할 수 있다. The system shown in FIG. 1 can be used to generate and apply the data write pulse P1 and the resistance read pulse P1 on each channel included in one pulse generator.
이와는 달리, 도 2에 도시된 시스템을 사용하여, 2개의 독립된 펄스 발생기에서 각각 상기 데이터 쓰기 펄스(P1) 및 상기 저항 읽기 펄스(P2)를 발생시켜 인가할 수 있다. Alternatively, the system shown in FIG. 2 can be used to generate and apply the data write pulse P1 and the resistance read pulse P2 from two independent pulse generators, respectively.
또한, 이와는 달리, 도 3에 도시된 시스템을 사용하여, 임의 펄스 발생기의 하나의 채널에서 상기 데이터 쓰기 펄스(P1) 및 상기 저항 읽기 펄스(P2)를 통합한 임의의 펄스를 발생시켜 인가할 수 있다. Alternatively, the system shown in FIG. 3 can be used to generate and apply an arbitrary pulse that combines the data write pulse P1 and the resistance read pulse P2 in one channel of the arbitrary pulse generator have.
상기에서 설명한 것과 같이, 데이터 쓰기 펄스(P1)를 인가하고, 일정 지연 시간 후에 저항 읽기 펄스(P2)를 인가하면, 오실로스코프에는 상기 저항 메모리 소자의 셀로부터 펄스 파형이 출력된다. As described above, when a data write pulse P1 is applied and a resistance read pulse P2 is applied after a predetermined delay time, a pulse waveform is output from the cell of the resistance memory element to the oscilloscope.
상기 저항 읽기 펄스(P2)를 인가하였을 때, 상기 저항 메모리 소자의 셀로부터 출력되는 펄스 파형으로부터 전압 강하에 의한 미소 전압(△V)을 측정한다. 상기 미소 전압(△V)은 상기 저항 읽기 펄스(P2)가 상기 데이터 1이 기록된 셀을 거치면서 강하된 만큼의 전압으로써, 상기 데이터 쓰기 펄스(P1)와 저항 읽기 펄스(P2)가 인가되었을 때에 각각 출력되는 펄스 파형으로부터 펄스 전압 차이를 의미한다. When the resistance reading pulse (P2) is applied, a minute voltage (? V) due to a voltage drop is measured from a pulse waveform output from the cell of the resistance memory element. The microvoltage (? V) is a voltage as much as the resistance read pulse (P2) is lowered through the cell in which the data 1 is written, and the data write pulse (P1) and the resistance read pulse Means the pulse voltage difference from the pulse waveform output at each time.
상기 미소 전압(△V)은 상기 오실로스코프 양단에서의 전압이 된다. 상기 미소 전압(△V)은 상기 오실로스코프의 채널로부터 직접 읽어낼 수 있다. The minute voltage (? V) becomes a voltage across the oscilloscope. The microvoltage ([Delta] V) can be read directly from the channel of the oscilloscope.
도 9를 참조하면, 상기 미소 전압(△V) 및 상기 오실로스코프의 내부 저항(Rosc)으로부터 상기 저항 메모리 소자의 셀을 통해 흐르는 전체 전류(Itot)를 구해낼 수 있다. 상기 전체 전류(Itot)는 다음의 식으로부터 구해낼 수 있다. Referring to FIG. 9, the total current Itot flowing through the cell of the resistance memory element can be obtained from the microvoltage (.DELTA.V) and the internal resistance (Rosc) of the oscilloscope. The total current Itot can be obtained from the following equation.
Itot = ΔV/Rosc Itot =? V / Rosc
(Itot : 전체 전류, ΔV : 미소 전압, Rosc : 오실로스코프 내부 저항) (Itot: total current, ΔV: microvoltage, Rosc: oscilloscope internal resistance)
상기 오실로스코프의 내부 저항은 1000Ω이하일 수 있으며, 일반적으로 50Ω 정도가 된다. The internal resistance of the oscilloscope may be 1000 Ω or less, and is generally about 50 Ω.
이와같이, 상기 전체 전류(Itot)가 구해지면, 상기 전체 전류(Itot) 및 읽기 전압을 이용하여 저항 메모리 소자에서 데이터 1이 기록되었을 때의 저항을 구해낸다. 구체적으로, 상기 저항 메모리 소자 및 오실로스코프 전체에서의 저항으로부터 상기 오실리코스코프 내부 저항을 빼줌으로써 상기 저항 메모리 소자의 셀의 저항을 구해낼 수 있다. Thus, when the total current Itot is obtained, the resistance when the data 1 is written in the resistance memory element is obtained by using the total current Itot and the reading voltage. Specifically, the resistance of the cell of the resistance memory element can be obtained by subtracting the oscilloscope internal resistance from the resistance of the resistance memory element and the oscilloscope as a whole.
RDUT = (Vread/Itot)- Rosc R DUT = (Vread / Itot) - Rosc
(RDUT : 저항 메모리 소자의 셀의 저항, Itot : 전체 전류, Vread : 저항 읽기 펄스의 읽기 전압, Rosc : 오실로스코프 내부 저항) (R DUT : resistance of the cell of the resistance memory element, Itot: total current, Vread: read voltage of the resistance read pulse, Rosc: oscilloscope internal resistance)
상기 설명한 방법을 통해, 상기 저항 메모리 소자의 셀에 데이터를 기록한 다음, 원하는 지연 시간 이 후의 셀의 저항을 정확하게 측정할 수 있다. Through the above-described method, data can be written to the cell of the resistance memory element, and then the resistance of the cell after the desired delay time can be accurately measured.
또한, 상기 상전이 메모리 소자에서 측정된 저항값을 통해, 상기 상전이 메모리 소자의 셀에 데이터를 기록한 다음, 상기 기록된 데이터를 센싱하기에 충분한 저항까지 상승하기 위하여 소요되는 시간을 알 수 있다. 그러므로, 상기 셀에 데이터를 기록한 다음, 상기 데이터를 읽어내기 위하여 필요한 타이밍 마진을 정확하게 알아낼 수 있다. Further, it is possible to know the time required to rise to a resistance sufficient to sense the recorded data after writing data in the cells of the phase change memory element through the resistance value measured in the phase change memory element. Therefore, after writing data in the cell, it is possible to accurately determine the timing margin required to read the data.
실시예 2Example 2
도 10은 본 발명의 실시예 2에 따른 저항 측정 방법을 나타내는 흐름도이다. 10 is a flowchart showing a resistance measuring method according to the second embodiment of the present invention.
실시예 2의 저항 측정 방법은 출력되는 펄스 파형의 노이즈를 감소시켜 미소 전압을 측정함으로써, 보다 정확하게 저항을 측정하는 것이다. The resistance measuring method of the second embodiment is to measure the resistance more accurately by measuring the minute voltage by reducing the noise of the output pulse waveform.
먼저, 저항 메모리 소자의 셀에 데이터 쓰기 펄스를 인가한다.(S20) First, a data write pulse is applied to the cell of the resistance memory element. (S20)
상기 데이터 쓰기 펄스로부터 일정 지연 시간 후에 상기 저항 메모리 소자의 셀에 저항 읽기 펄스를 인가한다.(S22) A resistance read pulse is applied to the cell of the resistance memory element after a predetermined delay time from the data write pulse. (S22)
상기 저항 읽기 펄스가 인가되었을 때의 상기 저항 메모리 소자의 셀로부터 출력되는 펄스 파형으로부터 미소 전압을 측정한다. (S24)And a minute voltage is measured from the pulse waveform output from the cell of the resistance memory element when the resistance reading pulse is applied. (S24)
다음에, 상기 데이터 쓰기 펄스의 인가 및 저항 읽기 펄스의 인가를 설정된 횟수만큼 계속하여 반복 수행한다.(S26) 즉, 상기 데이터 쓰기 펄스와 저항 읽기 펄스를 하나의 세트로 하여 상기 저항 메모리 소자의 셀에 반복적으로 인가한다. Then, the application of the data write pulse and the application of the resistance read pulse are repeatedly performed a predetermined number of times (S26). That is, the data write pulse and the resistance read pulse are set as one set, .
또한, 주기적으로 반복하여 저항 읽기 펄스가 인가될 때 각각 상기 미소 전압은 반복하여 측정한다. (S20 내지 S24)Further, the microvoltage is repeatedly measured when the resistance reading pulse is repeatedly periodically repeated. (S20 to S24)
상기 각 저항 읽기 펄스별로 각각 측정되는 미소 전압을 평균하여 평균 펄스 파형을 출력한다.(S28) The micro-voltages measured for each of the resistance read pulses are averaged to output an average pulse waveform (S28)
상기 평균 펄스 파형을 스무딩 처리하여 상기 평균 펄스 파형에서의 노이즈를 배제시킨다.(S30) 상기 스무딩 처리는 상기 평균 펄스 파형이 나타내는 트랜드 로부터 벗어나는 데이터를 배제하고, 트랜드 내의 평균 펄스 파형만이 나타나도록 데이터를 처리하는 것이다. The average pulse waveform is smoothed to exclude the noise in the average pulse waveform. (S30) The smoothing process excludes data deviating from the trend indicated by the average pulse waveform, .
상기 스무딩 처리된 펄스 파형의 일정 구간을 스켄한 후, 스켄된 미소 전압값을 각각 평균함으로써 저항 계산에 사용될 미소 전압을 측정한다.(S32)The microvoltage to be used for the resistance calculation is measured by scanning a predetermined section of the smoothed pulse waveform and then averaging the scanned minute voltage values.
상기 미소 전압을 측정하는 방법을 보다 상세하게 설명한다. The method of measuring the microvoltage will be described in more detail.
도 11은 스무딩 처리된 평균 펄스 파형을 나타낸다. 11 shows the smoothed average pulse waveform.
도 11에 도시된 것과 같이, 상기 평균 펼스 파형에서 일정 구간(A, B)을 지정한다. 즉, 상기 저항 읽기 펄스 파형에서 하나의 구간(A)을 설정하고, 저항 읽기 펄스 파형 양단의 베이스 레벨 파형에서 또하나의 구간(B)을 설정한다. 상기 저항 읽기 펄스 파형의 설정된 구간(A)을 스켄하면서 복수의 전압을 측정한다. 이 후, 상기 측정된 전압을 평균한다. 또한, 상기 베이스 레벨의 파형의 설정된 구간(B)을 스켄하면서 복수의 전압을 측정한다. 이 후, 상기 측정된 전압을 평균한다. 다음에, 상기 각각의 평균된 전압 측정치의 차를 구함으로써 저항 계산에 사용될 미소 전압(△V)을 측정한다. As shown in FIG. 11, a certain section (A, B) is specified in the average waveform. That is, one interval (A) is set in the resistance read pulse waveform and another interval (B) is set in the base level waveform at both ends of the resistance read pulse waveform. A plurality of voltages are measured while scanning the set interval (A) of the resistance read pulse waveform. Thereafter, the measured voltages are averaged. Further, a plurality of voltages are measured while scanning the set period (B) of the base level waveform. Thereafter, the measured voltages are averaged. Next, the minute voltage (? V) to be used for the resistance calculation is measured by calculating the difference between the respective averaged voltage measurements.
상기 평균 펄스 파형의 한 지점에서 상기 미소 전압(△V)을 측정하는 경우, 노이즈에 의해서 측정 오차가 커질 수 있다. 그러므로, 설명한 것과 같이, 상기 펄스 파형의 일정 구간을 스켄하여 측정치를 평균함으로써, 보다 정확하게 미소 전압(△V)을 측정할 수 있다. When the minute voltage (? V) is measured at one point of the average pulse waveform, a measurement error may be large due to noise. Therefore, as described, by scanning a certain section of the pulse waveform and averaging the measured values, it is possible to more accurately measure the minute voltage? V.
상기 미소 전압(△V) 및 오실로스코프의 내부 저항(Rosc)으로부터 상기 저항 메모리 소자의 셀을 통해 흐르는 전체 전류(Itot)를 구해낼 수 있다. The total current Itot flowing through the cell of the resistance memory element can be obtained from the microvoltage (? V) and the internal resistance (Rosc) of the oscilloscope.
상기 전체 전류(Itot)가 구해지면, 상기 전체 전류(Itot) 및 저항 읽기 펄스의 읽기 전압(Vread)을 이용하여 저항 메모리 소자에서 데이터가 기록되었을 때의 저항을 구해낸다. 상기 전체 전류 및 저항을 구해내는 방법은 상기 실시예 1에서 설명한 것과 동일하다. When the total current Itot is obtained, the resistance when the data is written in the resistance memory element is obtained by using the total current Itot and the reading voltage Vread of the resistance reading pulse. The method of obtaining the total current and the resistance is the same as that described in the first embodiment.
상기 방법에 의하여 상전이 메모리 소자의 저항을 측정하면, 상기 상전이 메모리 소자에 데이터 1을 기록한 후 지연 시간이 길어질수록 셀에서의 저항이 더 커지는 것을 알 수 있다. 상기 데이터 1을 기록한 후 지연시간별로 저항을 정확하게 측정함으로써, 읽기 센싱 마진 및 읽기 판정 전압 등을 정확하게 설정할 수 있다. When the resistance of the phase-change memory element is measured by the above method, it can be seen that the resistance in the cell becomes larger as the delay time becomes longer after the data 1 is written to the phase-change memory element. By accurately measuring the resistance for each delay time after recording the data 1, the reading sensing margin and the reading determination voltage can be accurately set.
이하에서는, 읽기 센싱 마진 및 읽기 판정 전압의 설정 방법에 대해 간단히 설명한다. Hereinafter, a method of setting the read sensing margin and the read determination voltage will be briefly described.
도 12는 데이터를 기록한 후 지연 시간에 따른 상전이 메모리 셀의 셋 저항 분포와 리셋 저항 분포를 나타낸다. 12 shows a set resistance distribution and a reset resistance distribution of a phase-transition memory cell according to a delay time after data is written.
도 12를 참조하면, 상기 상전이 메모리 소자의 셀에 데이터 1을 기록한 후 백 내지 수백ns 후에는 상기 셀의 리셋 저항이 낮다. 또한, 데이터1을 기록한 후 시간이 지연될수록 상기 리셋 저항이 높아지게 된다. 반면에, 상기 상전이 메모리 소자의 셀에 데이터 0을 기록한 이 후에는 시간 지연에 따른 셋 저항의 차이가 크지 않다.Referring to FIG. 12, the reset resistance of the cell is low after 100 to 100 ns after writing data 1 to the cell of the phase change memory device. Also, the reset resistance becomes higher as the time is delayed after the data 1 is written. On the other hand, after
도 12에서, 도면부호 11a 및 11b는 각각 데이터0 및 1을 기록한 후100ns가 지났을 때의 저항 분포이고, 도면부호 13a 및 13b는 각각 데이터0 및 1을 기록한 후 1초가 지났을 때의 저항 분포이다. In FIG. 12,
그러므로, 데이터를 기록한 다음 1초 이상의 시간이 지났을 때의 셋 저항과 리셋 저항 사이의 마진(margin)이 ΔM1이라면, 데이터를 기록한 다음 100ns 정도의 매우 짧은 시간이 지났을 때의 마진이 셋 저항과 리셋 저항 사이의 마진(margin)이 ΔM2로 줄어든다. Therefore, if the margin between the set resistance and the reset resistance is more than ΔM1 after more than one second of recording of the data, a margin of 100 ns after a very short time after recording the data is set as a set resistance and a reset resistance The margin is reduced to? M2.
따라서, 데이터를 기록한 다음 백 내지 수백ns 정도의 매우 짧은 시간이 경과하고 바로 기록된 데이터를 읽는 경우, 센스 앰프부에서는 셋 상태와 리셋 상태를 정확히 구분하지 못할 수 있고, 리셋 상태를 셋 상태로 센싱하는 동작 오류를 일으킬 수 있다. 그러므로, 상기 데이터를 기록한 다음 백ns 내지 1초 이내의 매우 짧은 시간이 경과하였을 때의 저항을 측정함으로써, 데이터를 기록한 후 데이터를 읽어낼 수 있을 정도로 저항이 상승하는데 필요한 시간을 알 수 있다. 따라서, 상기 측정 결과를 근거로 하여, 데이터를 기록한 이 후 읽기 동작을 수행하는데 필요한 충분한 센싱 타이밍 마진을 설정할 수 있다.Therefore, when the recorded data is read after a very short time of about 100 to several hundreds of ns after the data is written, the sense amp unit may not correctly distinguish between the set state and the reset state, Can cause an operation error. Therefore, by measuring the resistance when a very short time, which is within a period of one hundred ns to one second, is recorded after recording the data, it is possible to know the time required for the resistance to rise so that the data can be read after the data is recorded. Therefore, based on the measurement result, it is possible to set a sufficient sensing timing margin necessary for performing a read operation after data is written.
또한, 데이터 1을 기록한 직후에는 리셋 저항이 낮기 때문에, 전류의 양이 증가하고, 이로 인해 리셋 상태에서의 센싱 노드의 전압 레벨이 감소된다. 따라서, 리셋 상태의 센싱 노드의 전압 레벨과 리셋 상태의 센싱 노드의 전압 레벨 사이의 마진이 줄어들게 된다. 그러므로, 상기 줄어든 마진을 기준으로 하여 상기 데이터 1 및 데이터 0을 구분하는 판정 전압(verify voltage)을 정확하게 설정할 수 있다. Further, since the reset resistance is low immediately after the data 1 is written, the amount of current increases, thereby reducing the voltage level of the sensing node in the reset state. Thus, the margin between the voltage level of the sensing node in the reset state and the voltage level of the sensing node in the reset state is reduced. Therefore, the verify voltage for distinguishing the data 1 and the
이하에서는, 상전이 메모리 소자에서 각각 데이터 1을 기록한 후 지연 시간별로 저항을 직접 측정하고 그 결과를 나타내었다. 또한, 상기 저항 읽기 전압의 각 조건별로 상기 상전이 메모리 소자의 저항을 측정하고 그 결과를 나타내었다.Hereinafter, the resistance 1 is directly measured for each delay time after data 1 is written in the phase change memory device, and the results are shown. In addition, the resistance of the phase change memory device was measured for each condition of the resistance read voltage, and the results are shown.
도 13은 상전이 메모리 소자에 데이터 1을 기록한 후 지연 시간별로 저항을 측정한 값이다. 또한, 상기 저항을 측정할 때 저항 읽기 전압의 조건을 달리하여 각각 지연 시간별로 저항을 측정한 값이다. FIG. 13 shows a value obtained by measuring the resistance for each delay time after writing data 1 to the phase-change memory element. Also, when the resistance is measured, resistance is measured for each delay time by different conditions of the resistance read voltage.
도 13에서 각 도면 부호별 저항 읽기 전압은 다음과 같다. In FIG. 13, the resistance read voltage for each reference is as follows.
도 13에 도시된 것과 같이, 상기 저항 읽기 전압이 감소할수록 상기 상전이 메모리 소자의 셀에서의 저항이 더 커지는 것을 알 수 있었다. As shown in FIG. 13, as the resistance read voltage decreases, the resistance of the cell of the phase change memory device becomes larger.
또한, 동일한 저항 읽기 전압 하에서는 상기 상전이 메모리 소자에 데이터 1을 기록한 후 지연 시간이 길어질수록 셀에서의 저항이 더 커지는 것을 알 수 있었다. Also, under the same resistance read voltage, it was found that the resistance in the cell becomes larger as the delay time becomes longer after data 1 is written to the phase change memory device.
특히, 상기 상전이 메모리 소자에 데이터 1을 기록한 다음 100ns의 짧은 시간이 지연된 이 후에도 정확한 저항값을 측정할 수 있었다. Particularly, even after a short time of 100 ns is delayed after data 1 is written in the phase-change memory device, the accurate resistance value can be measured.
이하에서는, 상전이 메모리 소자에서 리셋 전류별로 저항값을 측정하고 그 결과를 나타내었다. Hereinafter, the resistance value is measured for each reset current in the phase change memory device and the results are shown.
도 14는 서로 다른 리셋 전류를 갖는 상전이 메모리 소자에서 각각 저항을 측정한 값이다. FIG. 14 is a value obtained by measuring the resistance in the phase change memory element having different reset currents.
상기 상전이 메모리 소자의 저항은 데이터 1을 기록한 다음 쓰기 이후 지연 시간을 1㎲로 설정하여 측정한 것이다. 또한, 상기 저항을 측정할 때 저항 읽기 전압의 조건을 각각 달리하여, 각각의 저항 읽기 전압에 대하여 저항을 측정하였다. The resistance of the phase-change memory element is measured by setting the delay time after writing data 1 to 1 μs after writing. Also, the resistance was measured for each resistance read voltage by varying the conditions of the resistance read voltage when measuring the resistance.
도 14에서 각 도면 부호별 저항 읽기 전압은 다음과 같다. In FIG. 14, the resistance read voltage of each reference is as follows.
리셋 상태의 전류가 정상 범위의 100%를 만족하는 상전이 메모리 소자에 대해 저항 읽기 전압 조건을 달리하여 저항을 측정하였다. Resistance was measured by varying the resistance read voltage condition for the phase change memory device where the current in the reset state satisfies 100% of the normal range.
또한, 리셋 상태의 전류가 정상 범위의 110%, 120% 및 130%로 흐르는 각각의 상전이 메모리 소자들에 대해 저항 읽기 전압 조건을 달리하여 저항을 측정하였다. 즉, 상기 상전이 메모리 소자들은 리셋 상태의 전류가 정상 범위보다 더 많이 흐른다. In addition, resistance was measured for each phase transition memory element in which the current in the reset state flows at 110%, 120%, and 130% of the normal range with different resistance read voltage conditions. That is, the phase-change memory elements flow in the reset state much more than the normal range.
또한, 리셋 상태의 전류가 정상 범위의 90%로 흐르는 상전이 메모리 소자들에 대해 저항 읽기 전압 조건을 달리하여 저항을 측정하였다. 즉, 상기 상전이 메모리 소자들은 리셋 상태의 전류가 정상 범위보다 더 적게 흐른다. In addition, the resistance was measured by varying the resistance read voltage condition for the phase transition memory elements in which the current in the reset state flows to 90% of the normal range. That is, the phase-change memory elements flow less current than the normal range in the reset state.
도 14에 도시된 것과 같이, 상기 리셋 전류가 높은 상전이 메모리 소자에는 저항이 상대적으로 낮게 측정되었다. 그러므로, 본 실시예의 방법에 의하면, 상전이 메모리 소자의 저항을 정확히 측정할 수 있음을 알 수 있다. 또한, 상기 리셋 전류별로 상전이 메모리 소자의 저항 수준을 정확하게 알 수 있어서, 거꾸로 상기 상전이 메모리 소자의 저항만 측정하더라도 상기 상전이 메모리 소자의 리셋 전류를 판단할 수 있다. 이로써, 상기 상전이 메모리 소자의 동작 특성을 알 수 있다.As shown in Fig. 14, the resistance of the phase-transition memory element having a high reset current was measured to be relatively low. Therefore, it can be seen that the method of this embodiment can accurately measure the resistance of the phase-transition memory element. In addition, the resistance level of the phase change memory device can be accurately determined according to the reset current, so that the reset current of the phase change memory device can be determined even if only the resistance of the phase change memory device is measured. Thus, the operating characteristics of the phase-change memory device can be known.
상기 설명한 것과 같이, 본 발명에 의하면 저항 메모리 소자에 데이터를 기록한 즉시 십 내지 수백ns 내에 정확한 저항을 측정할 수 있다. 상기 저항 측정 방법은 저항을 이용하여 데이터를 기록하는 다양한 저항 메모리 소자에 모두 적용할 수 있다. 또한, 상기 저항 측정 방법으로 측정된 저항은 상기 저항 메모리 소자의 동작 특성 및 신뢰성을 판단하는데 사용될 수 있을 뿐 아니라, 상기 저항 메모리 소자의 읽기 센싱 마진 및 데이터 판정 전압 설정에도 이용될 수 있다.As described above, according to the present invention, accurate resistance can be measured within ten to several hundred ns immediately after data is written to the resistance memory element. The resistance measuring method can be applied to various resistance memory devices that write data using resistors. In addition, the resistance measured by the resistance measuring method can be used not only for determining the operation characteristics and reliability of the resistance memory element but also for setting the reading sensing margin and the data judgment voltage of the resistance memory element.
도 1은 본 발명의 일 실시예에 따른 저항 측정 시스템을 나타낸다. 1 shows a resistance measurement system according to an embodiment of the present invention.
도 2는 본 발명의 다른 실시예에 따른 저항 측정 시스템을 나타낸다.2 shows a resistance measurement system according to another embodiment of the present invention.
도 3은 본 발명의 또 다른 실시예에 따른 저항 측정 시스템을 나타낸다. 3 shows a resistance measurement system according to another embodiment of the present invention.
도 4는 상전이 메모리 소자를 나타내는 블록도이다. 4 is a block diagram showing a phase-transition memory element.
도 5는 데이터의 기록 및 시간 지연에 따른 상전이 메모리 소자의 저항을 개략적으로 나타내는 도면이다. 5 is a diagram schematically showing the resistance of the phase-transition memory element according to data writing and time delay.
도 6은 상전이 메모리 소자에 포함되는 상전이 물질이 비정질 상태일 때 시간의 경과에 따른 저항을 나타낸다. FIG. 6 shows a resistance over time when the phase change material included in the phase change memory element is in an amorphous state.
도 7은 본 발명의 실시예 1에 따른 저항 측정 방법을 나타내는 흐름도이다. 7 is a flowchart showing a resistance measuring method according to the first embodiment of the present invention.
도 8은 본 실시예에서 데이터 쓰기 펄스 및 데이터 읽기 펄스의 타이밍도이다. 8 is a timing chart of the data write pulse and the data read pulse in this embodiment.
도 9는 본 실시예의 저항 측정 설계(scheme)의 등가 회로도이다. 9 is an equivalent circuit diagram of the resistance measurement scheme of this embodiment.
도 10은 본 발명의 실시예 2에 따른 저항 측정 방법을 나타내는 흐름도이다. 10 is a flowchart showing a resistance measuring method according to the second embodiment of the present invention.
도 11은 스무딩 처리된 평균 펄스 파형을 나타낸다. 11 shows the smoothed average pulse waveform.
도 12는 데이터를 기록한 후 지연 시간에 따른 상전이 메모리 셀의 셋 저항 분포와 리셋 저항 분포를 나타낸다. 12 shows a set resistance distribution and a reset resistance distribution of a phase-transition memory cell according to a delay time after data is written.
도 13은 상전이 메모리 소자에 데이터 1을 기록한 후 지연 시간별로 저항을 측정한 값이다.FIG. 13 shows a value obtained by measuring the resistance for each delay time after writing data 1 to the phase-change memory element.
도 14는 서로 다른 리셋 전류를 갖는 상전이 메모리 소자에서 각각 저항을 측정한 값이다. FIG. 14 is a value obtained by measuring the resistance in the phase change memory element having different reset currents.
Claims (10)
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090082357A KR101571148B1 (en) | 2009-09-02 | 2009-09-02 | Method for measuring a resistance of resist memory device and the resistance measuring system |
| US12/872,396 US8144507B2 (en) | 2009-09-02 | 2010-08-31 | Method of measuring a resistance of a resistive memory device |
| CN2010102715388A CN102004197A (en) | 2009-09-02 | 2010-09-02 | Method for measuring a resistance of resist memory device and the resistance measuring system |
| JP2010196511A JP2011054268A (en) | 2009-09-02 | 2010-09-02 | Method and system for measuring resistance of resistive memory element |
| US13/399,469 US20120147658A1 (en) | 2009-09-02 | 2012-02-17 | System of measuring a resistance of a resistive memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090082357A KR101571148B1 (en) | 2009-09-02 | 2009-09-02 | Method for measuring a resistance of resist memory device and the resistance measuring system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110024378A KR20110024378A (en) | 2011-03-09 |
| KR101571148B1 true KR101571148B1 (en) | 2015-11-23 |
Family
ID=43624695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090082357A KR101571148B1 (en) | 2009-09-02 | 2009-09-02 | Method for measuring a resistance of resist memory device and the resistance measuring system |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US8144507B2 (en) |
| JP (1) | JP2011054268A (en) |
| KR (1) | KR101571148B1 (en) |
| CN (1) | CN102004197A (en) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8000127B2 (en) * | 2009-08-12 | 2011-08-16 | Nantero, Inc. | Method for resetting a resistive change memory element |
| WO2012120401A1 (en) * | 2011-03-10 | 2012-09-13 | International Business Machines Corporation | Cell-state determination in phase-change memory |
| CN102508037B (en) * | 2011-11-30 | 2013-08-28 | 中国科学院微电子研究所 | System and method for testing equivalent resistors of strobe units by bit lines |
| US8582354B1 (en) * | 2012-05-04 | 2013-11-12 | Qualcomm Incorporated | Method and apparatus for testing a resistive memory element |
| KR20130126337A (en) | 2012-05-11 | 2013-11-20 | 에스케이하이닉스 주식회사 | Test device of semiconductor device, test system of semiconductor device and method for testing semiconductor device |
| US9019745B1 (en) * | 2013-01-17 | 2015-04-28 | Adesto Technology Corporation | Verify pulse delay to improve resistance window |
| KR102085973B1 (en) * | 2013-06-18 | 2020-03-06 | 에스케이하이닉스 주식회사 | Test circuit of semiconductor device and test method of semiconductor device |
| US9490011B2 (en) | 2013-07-10 | 2016-11-08 | Hewlett Packard Enterprise Development Lp | Storage device write pulse control |
| US9482719B2 (en) * | 2014-01-10 | 2016-11-01 | Stmicroelectronics International N.V. | On-the-fly test and debug logic for ATPG failures of designs using on-chip clocking |
| KR102187485B1 (en) | 2014-02-21 | 2020-12-08 | 삼성전자주식회사 | Nonvolatile memory device and sensing method thereof |
| TWI570723B (en) * | 2015-02-16 | 2017-02-11 | 華邦電子股份有限公司 | Resistance memory and measurement system thereof |
| TWI595485B (en) * | 2015-03-03 | 2017-08-11 | 華邦電子股份有限公司 | Operation method for rram |
| CN106033680B (en) * | 2015-03-17 | 2019-03-15 | 华邦电子股份有限公司 | The operating method of resistive random access memory |
| CN106257589B (en) * | 2015-06-17 | 2019-11-05 | 旺宏电子股份有限公司 | Variable resistance type memory and its operating method and operating system |
| CN107886993A (en) * | 2017-10-27 | 2018-04-06 | 中国科学院上海微系统与信息技术研究所 | A kind of method of testing and test circuit of memory cell load voltage |
| CN112837733B (en) * | 2021-03-08 | 2023-01-17 | 中国科学院微电子研究所 | Resistive random access memory unit circuit, resistive random access memory and write operation method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006155700A (en) * | 2004-11-26 | 2006-06-15 | Renesas Technology Corp | Semiconductor device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6809401B2 (en) * | 2000-10-27 | 2004-10-26 | Matsushita Electric Industrial Co., Ltd. | Memory, writing apparatus, reading apparatus, writing method, and reading method |
| US6590807B2 (en) * | 2001-08-02 | 2003-07-08 | Intel Corporation | Method for reading a structural phase-change memory |
| US6831856B2 (en) * | 2002-09-23 | 2004-12-14 | Ovonyx, Inc. | Method of data storage using only amorphous phase of electrically programmable phase-change memory element |
| KR20050118332A (en) | 2004-06-14 | 2005-12-19 | 삼성전자주식회사 | Semiconductor memory apparatus |
| KR100618836B1 (en) * | 2004-06-19 | 2006-09-08 | 삼성전자주식회사 | Semiconductor memory device and programming method thereof |
| KR100674972B1 (en) | 2005-05-24 | 2007-01-29 | 삼성전자주식회사 | System and method of measuring pulse properties of semiconductor device |
| US8130536B2 (en) * | 2006-11-09 | 2012-03-06 | Micron Technology, Inc. | Read window in chalcogenide semiconductor memories |
| KR101469831B1 (en) * | 2007-04-30 | 2014-12-09 | 삼성전자주식회사 | Multi-level phase change memory device with improved read performance |
| JP5060191B2 (en) * | 2007-07-18 | 2012-10-31 | 株式会社東芝 | Method of writing data in resistance change memory device |
| US8325508B2 (en) * | 2009-06-08 | 2012-12-04 | Panasonic Corporation | Writing method for variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device |
| US8441847B2 (en) * | 2009-09-23 | 2013-05-14 | International Business Machines Corporation | Programming multi-level phase change memory cells |
-
2009
- 2009-09-02 KR KR1020090082357A patent/KR101571148B1/en active IP Right Grant
-
2010
- 2010-08-31 US US12/872,396 patent/US8144507B2/en active Active
- 2010-09-02 JP JP2010196511A patent/JP2011054268A/en active Pending
- 2010-09-02 CN CN2010102715388A patent/CN102004197A/en active Pending
-
2012
- 2012-02-17 US US13/399,469 patent/US20120147658A1/en not_active Abandoned
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006155700A (en) * | 2004-11-26 | 2006-06-15 | Renesas Technology Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011054268A (en) | 2011-03-17 |
| US8144507B2 (en) | 2012-03-27 |
| CN102004197A (en) | 2011-04-06 |
| KR20110024378A (en) | 2011-03-09 |
| US20110051497A1 (en) | 2011-03-03 |
| US20120147658A1 (en) | 2012-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101571148B1 (en) | Method for measuring a resistance of resist memory device and the resistance measuring system | |
| CN110036444B (en) | Adaptive memory cell write conditions | |
| US9269435B2 (en) | Drift mitigation for multi-bits phase change memory | |
| JP5143535B2 (en) | Multilevel variable resistance memory device driving method and multilevel variable resistance memory device | |
| EP2684193B1 (en) | Cell-state determination in phase-change memory | |
| US10515696B2 (en) | Apparatuses and methods for determining stability of a memory cell | |
| KR100674972B1 (en) | System and method of measuring pulse properties of semiconductor device | |
| US9196380B2 (en) | Method for measuring data retention characteristic of resistive random access memory device | |
| US8625330B2 (en) | Nonvolatile memory apparatus and write control method thereof | |
| US10311955B2 (en) | Resistive memory transition monitoring | |
| KR101708270B1 (en) | Semiconductor device, test method for the semiconductor device, and test apparatus | |
| KR100888469B1 (en) | A Measuring System For PRAM Fatigue Using Atomic Force Microscpoe And Homemade W Heater Tip And Controlling Method Thereof | |
| Toffoli et al. | Highly automated sequence for Phase Change Memory test structure characterization | |
| Lunenborg et al. | Short-Flow Compatible Wafer-Level Reliability Assessment and Monitoring for PCM Embedded Non-Volatile Memory | |
| KR20080041936A (en) | Method for testing weak cell of phase-change random access memory and a semiconductor memory device using the method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20181031 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20191031 Year of fee payment: 5 |