KR101568193B1 - The wafer level package structure acoustic wave and method of manufacture - Google Patents

The wafer level package structure acoustic wave and method of manufacture Download PDF

Info

Publication number
KR101568193B1
KR101568193B1 KR1020130098502A KR20130098502A KR101568193B1 KR 101568193 B1 KR101568193 B1 KR 101568193B1 KR 1020130098502 A KR1020130098502 A KR 1020130098502A KR 20130098502 A KR20130098502 A KR 20130098502A KR 101568193 B1 KR101568193 B1 KR 101568193B1
Authority
KR
South Korea
Prior art keywords
wall
metal layer
idt
pattern
side wall
Prior art date
Application number
KR1020130098502A
Other languages
Korean (ko)
Other versions
KR20150021309A (en
Inventor
이훈용
Original Assignee
(주)와이솔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)와이솔 filed Critical (주)와이솔
Priority to KR1020130098502A priority Critical patent/KR101568193B1/en
Publication of KR20150021309A publication Critical patent/KR20150021309A/en
Application granted granted Critical
Publication of KR101568193B1 publication Critical patent/KR101568193B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

본 발명은 표면 탄성파 웨이퍼 레벨 패키지 구조 및 그 제조 방법에 관한 것으로서, 상부 표면에 IDT(Inter Digital Transducer) 패턴이 형성된 기판과 상기 기판의 상기 상부에 형성되며 상기 IDT 패턴을 둘러싸며 중공부를 형성하여 적층 되는 측벽과 상기 측벽의 상부에 형성되어 상기 중공부를 덮는 덮개와 상기 기판과 상기 측벽 사이에 형성되며 상기 측벽을 따라 상기 IDT 패턴을 둘러싸며 적층 되는 금속층 및 상기 금속층의 상부에 형성되며 상기 측벽에서 상기 중공부 방향의 측면에 맞닿아 상기 IDT 패턴 영역을 둘러싸며 형성되는 밀림방지벽을 포함하는 표면 탄성파 웨이퍼 레벨 패키지 구조 및 그 제조 방법에 관한 것이다.The present invention relates to a surface acoustic wave wafer level package structure and a method of manufacturing the same, and more particularly, to a surface acoustic wave type wafer level package structure and method for manufacturing the same, which includes a substrate having an IDT (Inter Digital Transducer) pattern formed on an upper surface thereof, A metal layer formed on the sidewall and covering the hollow portion; a metal layer formed between the substrate and the sidewall and surrounding the IDT pattern, the metal layer being formed on the metal layer; And an anti-jamming wall formed to surround the IDT pattern region in contact with the side surface in the direction of the hollow portion, and a manufacturing method thereof.

Description

표면 탄성파 웨이퍼 레벨 패키지 구조 및 그 제조 방법{The wafer level package structure acoustic wave and method of manufacture}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a surface-

본 발명은 표면 탄성파 웨이퍼 레벨 패키지 구조 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 중심부에 IDT((Inter Digital Transducer) 패턴이 형성된 기판에 측벽과 덮개를 쌓아 올리는 웨이퍼 레벨 패키지 구조에 있어서, IDT 패턴이 형성된 기판과 측벽 사이에 금속층을 형성하고 금속층과 덮개 사이에 밀림방지벽을 형성하는 표면 탄성파 웨이퍼 레벨 패키지 구조 및 그 제조 방법에 관한 것이다.
The present invention relates to a surface acoustic wave wafer level package structure and a manufacturing method thereof, and more particularly, to a wafer level package structure in which a side wall and a lid are stacked on a substrate having an IDT (Inter Digital Transducer) The present invention relates to a surface acoustic wave wafer level package structure in which a metal layer is formed between a substrate and a sidewall formed with a metal layer and a cover, and a manufacturing method thereof.

표면 탄성파(Surface Acoustic Wave)는 탄성체 기판의 표면을 따라 전파되는 음향파로서, 압전 효과의 결과로서 전기 신호로부터 음향파가 생성되는데 음향파의 전계가 기판 표면 부근에 집중되어 그 표면 바로 위에 놓인 다른 반도체의 전도 전자와 상호 작용할 수 있다. 음향파가 전파하는 매질은 전자 기계적 결합 계수가 높고 음향파 에너지 손실이 낮은 암전 물질이며, 반도체는 전도 전자의 이동도가 높고 저항률이 최적으로 직류 전원 요소가 낮아서 최적의 효율을 확보할 수 있는데, 이러한 표면 탄성파와 반도체 전도 전자의 상호 작용을 이용하여 전자 회로를 전자 기계적 소자로 대치한 것이 표면 탄성파 소자 (SAW device)이다.Surface Acoustic Wave is an acoustic wave propagating along the surface of an elastic substrate. An acoustic wave is generated from an electrical signal as a result of a piezoelectric effect. The acoustic wave is concentrated near the surface of the substrate, And can interact with the conduction electrons of the semiconductor. The medium in which the acoustic wave propagates is an amorphous material having a high electromechanical coupling coefficient and a low loss of acoustic wave energy. The semiconductor has a high mobility of conduction electrons, an optimal resistivity and a low DC power factor, A surface acoustic wave device (SAW device) in which an electronic circuit is replaced with an electromechanical device by utilizing the interaction between the surface acoustic wave and the semiconductor conductive electron.

표면 탄성파의 파동 에너지는 고체 표면에 집중해서 전파하기 때문에 신호의 제어가 용이하고 디바이스의 소형화가 가능하다. 또한, LiNbO3, LiTaO3, 수정, PZT 같은 양질의 압전성 재료의 출현으로 금속전극(IDT: Interdigital Transducer)을 그 표면에 설치함으로써 쉽게 또, 효율적으로 표면 탄성파의 발생과 검출 및 제어가 가능하게 되었다. 그 결과 마이크로파대에 미치는 고주파 신호를 표면 탄성파로 처리하는 각종 고기능성을 갖춘 일렉트로닉스 소자가 가속적으로 연구 개발되고 있다.Since the wave energy of the surface acoustic wave is concentrated on the solid surface and propagated, the signal can be easily controlled and the device can be miniaturized. Furthermore, the advent of high-quality piezoelectric materials such as LiNbO 3 , LiTaO 3 , quartz, and PZT has made it possible to easily and efficiently generate, detect and control surface acoustic waves by providing a metal electrode (IDT: Interdigital Transducer) . As a result, electronic devices having various high functionality for processing high frequency signals on a microwave band by surface acoustic waves are being accelerated research and development.

표면 탄성파 소자는 압전 매질의 표면에 금속 박막으로 발 모양의 입력 전극과 출력 전극을 양단에 설치하여 고주파로 입력하고, 표면 탄성파로 변환하며 전파 특성을 출력 전극으로 검출하여 전기신호로 복귀시키는 구성으로 되어있다. 이를 응용한 예로 지연선 소자, 증폭기, 파형 변환기, 광 빔 편향 소자, 광 스위치 등이 있다.A surface acoustic wave device has a configuration in which a foot thin input electrode and an output electrode are formed on the surface of a piezoelectric medium at both ends and input into a high frequency wave into a surface acoustic wave and a propagation characteristic is detected as an output electrode to return to an electric signal . Examples of applications include delay line elements, amplifiers, waveform converters, light beam deflecting elements, and optical switches.

이러한 표면 탄성파 소자, 반도체 소자의 제조에 있어서, 근래에 기존의 웨이퍼 가공 후에 하나씩 칩을 잘라낸 후 패키징하던 방식과 달리 웨이퍼 상태에서 한번에 패키지 공정 및 테스트를 진행한 후 칩을 절단하여 간단히 완제품을 만들어 내는 웨이퍼 레벨 패키지(Wafer Level Package: WLP)를 이용한 제조 방식이 많이 이용되고 있다.In the production of such a surface acoustic wave device and a semiconductor device, unlike a method of cutting a chip one by one after a conventional wafer is processed, a package process and a test are performed in a wafer state at one time, and then a chip is cut, A manufacturing method using a wafer level package (WLP) is widely used.

종래 기술 한국공개특허공보 10-2011-0122242에는 반도체 패키지에 있어서, 기판과 마주보는 일면 가장자리에 전극패턴을 둘러싸도록 측벽을 형성한 기술이 공지되어 있다. Korean Unexamined Patent Publication No. 10-2011-0122242 discloses a technique in which a side wall is formed to surround an electrode pattern on one side edge of a semiconductor package facing a substrate.

하지만 이러한 측벽을 형성한 종래 기술은 측벽과 기판 간의 재료가 상이하여 밀착력이 낮은 문제점이 있다.However, in the prior art in which such sidewalls are formed, there is a problem that the material between the sidewalls and the substrate is different and the adhesion is low.

또한, 측벽이 기판보다 수 배 큰 열팽창계수를 가진 재료를 사용하기 때문에 양산공정에서 온도상승과 하강이 반복될 때 접합력이 가장 취약한 측벽과 기판 계면에서 열적 스트레스로 인해 작은 균열이 발생하게 되는 다른 문제점이 있다.In addition, since the material having a thermal expansion coefficient several times larger than that of the substrate is used for the sidewalls, when the temperature rise and fall are repeated in the mass production process, there is another problem that small cracks are generated due to thermal stress at the side walls and the substrate interface, .

또한, 측벽과 기판 계면에서 발생한 작은 균열 부위로 수분이 침투해 들어갈 수 있어 Hast(Hast Accelerated Temperature and Humidity Stress Test: 고도가속 내습성 수명평가시험) 등의 고기압과 고습이 동시에 이루어지는 신뢰성 테스트에서 신뢰성이 낮아지는 다른 문제점이 있다.In addition, since moisture can penetrate into small cracks at the interface between the side wall and the substrate, reliability is high in reliability tests in which high pressure and high humidity such as Hast Accelerated Temperature and Humidity Stress Test (Hast Accelerated Temperature and Humidity Stress Test) There are other problems that are lowered.

또한, 측벽과 덮개의 체적비를 비교할 때, 덮개의 체적비가 수배 이상 크기 때문에 측벽이 덮개의 열팽창과 수축으로 인하여 영향을 받아 중공부 방향으로 밀리는 현상이 일어나는 다른 문제점이 있다.
Further, when comparing the volume ratio of the side wall and the lid, there is another problem that the side wall is affected by the thermal expansion and contraction of the lid and is pushed toward the hollow portion because the volume ratio of the lid is several times or more.

본 발명은 상술한 종래 기술을 개선하기 위한 것으로, 본 발명은 측벽과 기판 간의 밀착력을 향상시키는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to improve the above-described conventional techniques, and it is an object of the present invention to improve adhesion between a side wall and a substrate.

또한, 본 발명은 측벽과 기판 사이에서 균열이 발생하지 않도록 하는 것을 목적으로 한다.The present invention also aims to prevent cracks from occurring between the side walls and the substrate.

또한, 본 발명은 기판의 Hast(Hast Accelerated Temperature and Humidity Stress Test: 고도가속 내습성 수명평가시험) 등의 신뢰성 테스트에서 신뢰성을 높이도록 하는 것을 목적으로 한다.It is another object of the present invention to improve the reliability of reliability tests such as Hast Accelerated Temperature and Humidity Stress Test (Hast Accelerated Temperature and Humidity Stress Test).

또한, 측벽이 덮개의 열팽창과 수축으로 인한 영향으로 중공부 방향으로 밀리지 않게 하는 것을 목적으로 한다.
It is also intended to prevent the side wall from being pushed toward the hollow portion due to the thermal expansion and contraction of the lid.

상술한 과제를 해결하기 위한 본 발명의 표면 탄성파 웨이퍼 레벨 패키지 구조는 상부 표면에 IDT(Inter Digital Transducer) 패턴이 형성된 기판과 상기 기판의 상부에 형성되며 상기 IDT 패턴을 둘러싸며 중공부를 형성하여 적층되는 측벽과 상기 측벽의 상부에 형성되어 상기 중공부를 덮는 덮개 및 상기 기판과 상기 측벽 사이에 형성되며 상기 측벽을 따라 상기 IDT 패턴을 둘러싸며 적층되는 금속층 및 상기 금속층의 상부에 형성되며 상기 측벽에서 상기 중공부 방향의 측면에 맞닿아 상기 IDT 패턴을 둘러싸며 형성되는 밀림방지벽을 포함한다.According to an aspect of the present invention, there is provided a surface acoustic wave wafer-level package structure, including: a substrate having an IDT (Inter Digital Transducer) pattern formed on an upper surface thereof; a hollow portion formed on the substrate, A metal layer formed on the sidewalls and above the sidewalls and covering the hollow portion; a metal layer formed between the substrate and the sidewall and surrounding the IDT pattern along the sidewalls; and a metal layer formed on the metal layer, And an anti-skid wall formed to surround the IDT pattern in contact with the side surface of the IDT pattern.

상기 밀림방지벽은 상기 측벽과 동일한 재료로 이루어진다.The anti-skid wall is made of the same material as the side wall.

상기 밀림방지벽은 상기 측벽과 맞닿으며 상기 덮개와 맞닿지 않는다.The anti-skid wall abuts the side wall and does not abut the lid.

상기 밀림방지벽은 상기 측벽과 맞닿지 않으며 상기 덮개와 맞닿는다.The anti-skid wall does not abut the side wall and abuts the cover.

상기 밀림방지벽은 상기 측벽에 관입되며 상기 덮개와 맞닿지 않는다.The anti-skid wall penetrates the side wall and does not abut the cover.

상기 금속층은 Ti, Ni, Al, Cu 또는 AlCu 중 어느 하나 이상으로 이루어진다.The metal layer is made of at least one of Ti, Ni, Al, Cu, and AlCu.

상기 금속층은 화학 증착법(CVD) 또는 물리 증착법(PVD) 중 어느 하나의 방법으로 형성된다.The metal layer is formed by either chemical vapor deposition (CVD) or physical vapor deposition (PVD).

상기 측벽은 액상 수지 또는 필름 수지 중 어느 하나로 형성된다.The side wall is formed of either liquid resin or film resin.

상기 덮개는 액상 수지 또는 필름 수지 중 어느 하나로 형성된다.The lid is formed of either liquid resin or film resin.

표면 탄성파 웨이퍼 레벨 패키지 구조의 제조 방법은 상부 표면에 IDT(Inter Digital Transducer) 패턴이 형성된 기판에 상기 IDT 패턴을 둘러싸며 중공부를 형성하는 금속층을 적층하는 단계와 상기 금속층의 상부에 상기 금속층을 따라 상기 IDT 패턴을 둘러싸고 중공부를 형성하는 밀림방지벽을 형성하는 단계와 상기 금속층의 상부에서 상기 밀림방지벽의 상기 중공부의 반대 방향의 측면에 맞닿아 상기 밀림방지벽을 둘러싸며 측벽을 적층하는 단계 및 상기 측벽의 상부에서 상기 중공부를 덮도록 덮개를 형성하는 단계를 포함한다.A method of fabricating a surface acoustic wave wafer level package structure includes: laminating a metal layer surrounding a IDT pattern on a substrate having an IDT (Inter Digital Transducer) pattern formed on an upper surface thereof to form a hollow portion; Forming an anti-skid wall surrounding the IDT pattern and forming a hollow portion; stacking a side wall surrounding the anti-skid wall by abutting against an opposite side of the anti-skid wall of the anti-skid wall at the top of the metal layer; And forming a cover to cover the hollow portion at an upper portion of the side wall.

상기 밀림방지벽을 형성하는 단계에서, 상기 밀림방지벽은 상기 측벽과 동일한 재료로 이루어진다.In the step of forming the anti-skid wall, the anti-skid wall is made of the same material as the side wall.

상기 밀림방지벽을 형성하는 단계에서, 상기 밀림방지벽은 상기 측벽과 맞닿으며 상기 덮개와 맞닿지 않는다.In the step of forming the anti-skid wall, the anti-skid wall abuts the side wall and does not abut the lid.

상기 밀림방지벽을 형성하는 단계에서, 상기 밀림방지벽은 상기 측벽과 맞닿지 않으며 상기 덮개와 맞닿는다.In the step of forming the anti-skid wall, the anti-skid wall does not abut the side wall and abuts the cover.

상기 밀림방지벽을 형성하는 단계에서, 상기 밀림방지벽은 상기 측벽에 관입되며 상기 덮개와 맞닿지 않는다.
In the step of forming the anti-skid wall, the anti-skid wall penetrates the side wall and does not abut the cover.

본 발명에 따른 표면 탄성파 웨이퍼 레벨 패키지 구조는 측벽과 기판 간의 밀착력을 향상시키는 효과가 있다.The surface acoustic wave wafer-level package structure according to the present invention has an effect of improving the adhesion between the side wall and the substrate.

또한, 본 발명에 따르면, 측벽과 기판 사이에서 균열이 발생하지 않는 효과가 있다.Further, according to the present invention, cracks do not occur between the side wall and the substrate.

또한, 본 발명에 따르면, 기판의 Hast(Hast Accelerated Temperature and Humidity Stress Test: 고도가속 내습성 수명평가시험) 등의 신뢰성 테스트에서 신뢰성을 높이는 효과가 있다.In addition, according to the present invention, there is an effect of enhancing reliability in a reliability test such as Hast (Hast Accelerated Temperature and Humidity Stress Test).

또한, 측벽이 덮개의 열팽창과 수축으로 인한 영향으로 중공부 방향으로 밀리지 않게 하는 효과가 있다.
Further, there is an effect that the side wall is not pushed toward the hollow portion due to the thermal expansion and contraction of the lid.

도 1은 본 발명의 일 실시 예에 따른 표면 탄성파 웨이퍼 레벨 패키지 구조를 나타낸 단면도이다.
도 2는 본 발명의 일 실시 예에 따른 덮개를 제외한 표면 탄성파 웨이퍼 레벨 패키지 구조를 나타낸 평면도이다.
도 3은 본 발명의 일 실시 예에 따른 표면 탄성파 웨이퍼 레벨 패키지 구조를 나타낸 평면도이다.
도 4는 본 발명의 다른 일 실시 예에 따른 표면 탄성파 웨이퍼 레벨 패키지 구조를 나타낸 단면도이다.
도 5는 본 발명의 다른 일 실시 예에 따른 덮개를 제외한 표면 탄성파 웨이퍼 레벨 패키지 구조를 나타낸 평면도이다.
도 6은 본 발명의 또 다른 일 실시 예에 따른 표면 탄성파 웨이퍼 레벨 패키지 구조를 나타낸 단면도이다.1 is a cross-sectional view illustrating a structure of a surface acoustic wave wafer-level package according to an embodiment of the present invention.
2 is a plan view of a surface acoustic wave wafer level package structure except a cover according to an embodiment of the present invention.
3 is a plan view of a surface acoustic wave wafer level package structure according to an embodiment of the present invention.
4 is a cross-sectional view illustrating a structure of a surface acoustic wave wafer-level package according to another embodiment of the present invention.
5 is a plan view showing a structure of a surface acoustic wave wafer level package excluding a cover according to another embodiment of the present invention.
6 is a cross-sectional view showing a structure of a surface acoustic wave wafer level package according to another embodiment of the present invention.

본 발명의 전술한 목적과 기술적 구성 및 그에 따른 작용 효과에 관한 자세한 사항은 본 발명의 명세서에 첨부된 도면에 의거한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.The foregoing and other objects, features, and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG.

도 1은 본 발명의 일 실시 예에 따른 표면 탄성파 웨이퍼 레벨 패키지 구조(100)를 나타낸 단면도, 도 2는 본 발명의 일 실시 예에 따른 덮개가 없는 표면 탄성파 웨이퍼 레벨 패키지 구조를 나타낸 평면도, 도 3은 본 발명의 일 실시 예에 따른 표면 탄성파 웨이퍼 레벨 패키지 구조를 나타낸 평면도이다.FIG. 1 is a cross-sectional view showing a surface acoustic wave wafer level package structure 100 according to an embodiment of the present invention. FIG. 2 is a plan view showing a surface acoustic wave type wafer level package structure without a cover according to an embodiment of the present invention. Is a plan view showing a surface acoustic wave wafer level package structure according to an embodiment of the present invention.

도 1 내지 도 3에 도시된 바와 같이, 본 발명에 따른 표면 탄성파 웨이퍼 레벨 패키지(100)는 상부에 IDT(Inter Digital Tranducer) 패턴(120)이 형성된 기판(110)과 기판(110)의 상부에 적층되는 측벽(150), 측벽(150)의 상부에서 IDT 패턴(120)을 덮도록 형성되는 덮개(160), 기판(110)과 측벽(150) 사이에 IDT 패턴(120)을 둘러싸며 적층되는 금속층(140), IDT 패턴(120)을 둘러싸며 측벽(150)과 맞닿아 금속층(140) 상부에 형성되는 밀림 방지벽(170)을 포함하는 구조를 갖는다.1 to 3, a surface acoustic wave wafer level package 100 according to the present invention includes a substrate 110 on which an IDT (Inter Digital Tranducer) pattern 120 is formed, A lid 160 formed to cover the IDT pattern 120 on the upper side of the side wall 150 and a lid 160 formed to surround the IDT pattern 120 between the substrate 110 and the side wall 150 The metal layer 140 has a structure including the IDT pattern 120 and the anti-skid wall 170 formed on the metal layer 140 in contact with the side wall 150.

기판(110) 상부의 중앙에 IDT 패턴(120)이 형성되면, 형성된 IDT 패턴(120)을 둘러싸며 기판(110) 상부의 가장자리에 측벽(150)을 적층하기 전 기판(110) 상부에 IDT 패턴(120)을 둘러싸며 금속층(140)을 적층한다. 이렇게 형성된 금속층(140) 상부에 측벽(150)을 적층하는 것이다.When the IDT pattern 120 is formed at the center of the upper part of the substrate 110 and the IDT pattern 120 is formed on the substrate 110 before the side walls 150 are stacked on the edge of the upper part of the substrate 110, And the metal layer 140 is stacked. The side wall 150 is stacked on the metal layer 140 thus formed.

이 때 금속층(140)이 기판(110) 상부에 형성된 IDT 패턴(120) 영역을 덮지 않는 범위 밖에서 IDT 패턴(120)을 둘러싸며 적층이 되므로, 이렇게 적층된 금속층(140)에 의하여 기판(110)을 하면으로 갖고 금속층(140)으로 둘러싸인 중공부(130)가 형성되게 된다.The metal layer 140 is stacked around the IDT pattern 120 so as not to cover the region of the IDT pattern 120 formed on the substrate 110. The metal layer 140 is stacked on the substrate 110, And the hollow portion 130 surrounded by the metal layer 140 is formed.

IDT 패턴(120)은 단일 패턴이 될 수도 있지만 여러 개의 IDT 패턴(120)이 IDT 패턴(120) 영역을 만들 수 있으며, 금속층(140) 및 측벽(150)은 IDT 패턴(120)의 영역을 덮지 않는 범위 밖에서 적층 되어야 한다.Although the IDT pattern 120 may be a single pattern, a plurality of IDT patterns 120 may form the IDT pattern 120 region, and the metal layer 140 and the side walls 150 may cover the region of the IDT pattern 120 Should be stacked outside the range.

금속층(140)은 IDT 패턴(120)과 동일한 물질로 이루어지는 것이 특징이다. 금속층(140)은 Ti, Ni, Al, Cu 또는 AlCu 중 어느 하나 이상을 포함하여 이루어지게 되는데, 표면 탄성파 웨이퍼 레벨 패키지 구조(100)에서 IDT 패턴(120)은 일반적으로 Al이나 AlCu를 사용하므로 금속층(140)과 IDT 패턴(120)은 동일한 물질로 이루어질 수 있게 되는 것이다.The metal layer 140 is formed of the same material as the IDT pattern 120. In the surface acoustic wave type wafer-level package structure 100, since the IDT pattern 120 generally uses Al or AlCu, the metal layer 140 may include at least one of Ti, Ni, Al, Cu and AlCu. The IDT pattern 140 and the IDT pattern 120 may be made of the same material.

이렇게 금속층(140)과 IDT 패턴(120)이 동일한 물질로 이루어지면 금속층(140)의 적층이 더 용이하여 공정상의 효율성이 높아지게 된다.If the metal layer 140 and the IDT pattern 120 are made of the same material, the metal layer 140 can be more easily stacked, thereby improving the process efficiency.

또한, 금속층(140)은 화학 증착법(CVD) 또는 물리 증착법(PVD) 중 어느 하나의 방법으로 적층 된다. 적층 시 이 방법 외에도 도금이나 유기 금속 화학 증착법(MOCVD) 등으로 적층 될 수 있지만, 생산 비용 측면과 효율성의 측면에서 화학 증착법(CVD) 또는 물리 증착법(PVD)으로 적층 되는 것이 바람직하다.In addition, the metal layer 140 is laminated by either chemical vapor deposition (CVD) or physical vapor deposition (PVD). In addition to this method, it may be laminated by plating or metal organic chemical vapor deposition (MOCVD), but it is preferable to be laminated by chemical vapor deposition (CVD) or physical vapor deposition (PVD) in terms of production cost and efficiency.

금속층(140)이 적층이 되면 금속층(140) 상부에 측벽(150) 및 밀림방지벽(170)이 적층된다. When the metal layer 140 is stacked, the side wall 150 and the anti-skid wall 170 are stacked on the metal layer 140.

측벽(150) 및 밀림방지벽(170)도 금속층(140)과 마찬가지로 금속층(140)의 상부에서 IDT 패턴 영역을 둘러싸며 중공부(130)를 형성하며 적층된다.The side wall 150 and the anti-jamming wall 170 surround the IDT pattern region at the upper portion of the metal layer 140 as in the case of the metal layer 140, and the hollow portion 130 is formed.

도 2에 도시된 바와 같이, 밀림방지벽(170)은 측벽(150)보다 기판의 안쪽에 형성이 된다. 즉, 금속층(140)에서 기판의 가장자리 방향으로 측벽(150)이 형성되고 중공부 방향으로 밀림방지벽(170)이 형성이 되는 것이다.As shown in FIG. 2, the anti-skid wall 170 is formed inside the substrate more than the side wall 150. That is, in the metal layer 140, the side wall 150 is formed in the edge direction of the substrate, and the anti-slide wall 170 is formed in the hollow direction.

밀림방지벽(170)은 덮개(160)와 이격되어 형성되는 것을 특징으로 한다. 즉, 밀림방지벽(170)이 금속층(140)의 상부의 일면에 적층이 되면 기판(110)의 가장자리 방향의 일면과 맞닿아 측벽(150)이 형성된다. 도 1에 도시된 바와 같이, 이 때의 측벽(150)의 높이는 밀림방지벽(170)의 높이보다 높게 형성이 되어야 한다.The anti-jamming wall 170 is formed to be spaced apart from the lid 160. That is, when the anti-skid wall 170 is stacked on one surface of the upper portion of the metal layer 140, the side wall 150 is formed by abutting against one surface of the substrate 110 in the edge direction. As shown in FIG. 1, the height of the side wall 150 at this time should be higher than the height of the anti-skid wall 170.

하지만, 반드시 밀림방지벽(170)과 측벽(150)이 맞닿아 형성되어야 하는 것은 아니다. 도 4는 본 발명의 다른 일 실시 예에 따른 표면 탄성파 웨이퍼 레벨 패키지 구조의 단면도, 도 5는 본 발명의 다른 일 실시 예에 따른 덮개를 제외한 표면 탄성파 웨이퍼 레벨 패키지 구조의 평면도이다. However, the anti-skid wall 170 and the side wall 150 do not necessarily have to be in contact with each other. FIG. 4 is a cross-sectional view of a surface acoustic wave wafer-level package structure according to another embodiment of the present invention, and FIG. 5 is a plan view of a surface acoustic wave wafer level package structure excluding a cover according to another embodiment of the present invention.

도 4와 도 5에 도시된 바와 같이, 측벽(150)이 밀림방지벽(170)과 맞닿지 않게 형성될 수 있는데, 이때의 밀림방지벽(170)은 측벽(150)과 이격되고 덮개(160)와 맞닿아 형성되는 것을 특징으로 한다. 밀림방지벽(170)의 높이는 적층되는 측벽(150)의 높이와 동일하게 형성되어 이후 형성되는 덮개(160)와 맞닿게 형성되어야 한다.4 and 5, the side wall 150 may be formed so as not to abut the anti-skid wall 170, the anti-skid wall 170 being spaced apart from the side wall 150, And is formed so as to abut against the first electrode. The height of the anti-shrinking wall 170 is formed to be equal to the height of the side wall 150 to be laminated so as to be in contact with the cover 160 formed later.

밀림방지벽(170)은 측벽(150)은 다른 재료로 이루어질 수 있지만, 밀림방지벽(170)과 측벽(150)의 재료가 동일한 것이 바람직하다. 동일한 재료로 이루어지면 공정상 더 용이하기 때문이다.It is preferred that the material of the anti-skid wall 170 and the side wall 150 be the same, although the anti-skid wall 170 may be made of other material. If the same material is used, it is easier to process.

도 6은 본 발명의 또 다른 실시 예에 따른 표면 탄성파 웨이퍼 레벨 패키지 구조의 단면도이다. 도 6에 도시된 바와 같이, 또 다른 실시 예의 밀림방지벽(170)은 측벽(150)에 관입되며 상기 덮개와 이격되어 형성되는 것을 특징으로 한다. 밀림방지벽(170)이 적층되면 측벽(150)은 밀림방지벽(170)이 관입되는 형태로 적층이 되어야 한다. 이 때의 밀림방지벽(170)의 높이는 측벽(150)의 높이보다 낮으며, 덮개(160)와 맞닿지 않게 형성된다.6 is a cross-sectional view of a surface acoustic wave wafer level package structure according to another embodiment of the present invention. As shown in FIG. 6, the anti-skid wall 170 of another embodiment is inserted into the side wall 150 and is formed to be spaced apart from the cover. When the anti-skid walls 170 are stacked, the side walls 150 should be laminated in such a manner that the anti-skid walls 170 are intruded. At this time, the height of the anti-skid wall 170 is lower than the height of the side wall 150, and is not in contact with the cover 160.

측벽(150) 및 밀림방지벽(170)을 적층 할 때에는 어느 것을 먼저 적층해도 무방하지만, 밀림방지벽(170)을 적층한 후 측벽(150)을 적층하는 것이 공정상 용이하므로 밀림방지벽(170)을 먼저 적층하는 것이 바람직하다.The side wall 150 and the anti-skid wall 170 may be laminated first, but it is easy to laminate the side wall 150 after the anti-skid wall 170 is laminated. Therefore, the anti-skid wall 170 ) Are preferably laminated first.

금속층(140)과 측벽(150) 및 밀림방지벽(170)이 IDT 패턴(120)을 둘러싸며 적층될 때 IDT 패턴(120)이 손상 받지 않도록 하는 범위에서 적층 되어야 하며, 금속층(140) 및 측벽(150)에 의하여 IDT 패턴(120)에 영향을 주지 않는 최소한의 범위에서 적층되어야 한다.The metal layer 140 and the sidewall 150 and the anti-shrinkage wall 170 should be stacked so that the IDT pattern 120 is not damaged when the IDT pattern 120 is stacked and surrounded, It should be stacked in the minimum range that does not affect the IDT pattern 120 by the spacer 150. [

일반적으로는 측벽(150)의 폭과 밀림방지벽(170)의 폭을 더한 폭의 길이는 금속층(140)의 폭의 길이보다 더 작은 길이로 형성이 된다. 하지만 측벽(150) 및 밀림방지벽(170)의 하부에서 기판(110)의 외부와 전기적으로 연결하기 위하여 중공부(130)의 반대 방향으로 형성되는 패드(미도시) 부분에서는 측벽(150)의 폭과 밀림방지벽(170)의 폭을 더한 폭의 길이는 금속층(140)의 폭의 길이와 같거나 길게 형성될 수 있다.Generally, the width of the width of the side wall 150 plus the width of the anti-lock wall 170 is smaller than the width of the metal layer 140. However, in the pad (not shown) formed in the opposite direction of the hollow portion 130 to electrically connect to the outside of the substrate 110 at the lower portion of the side wall 150 and the anti-skid wall 170, The length of the width plus the width of the anti-shrinking wall 170 may be equal to or longer than the width of the metal layer 140.

금속층(140)과 측벽(150) 및 밀림방지벽(170)에 의해 IDT 패턴(120) 영역이 둘러싸여 IDT 패턴(120) 영역 상부에 중공부(130)가 형성되면, 측벽(150) 상부에서 중공부(130)를 덮는 덮개(160)를 형성된다. When the IDT pattern 120 is surrounded by the metal layer 140, the side walls 150 and the anti-skid wall 170, and the hollow portion 130 is formed above the IDT pattern 120, A lid 160 is formed.

이때의 덮개(160)는 측벽(150)의 일지점에서 시작해서 밀림방지벽(170)을 모두 덮으며, 중공부(130)를 모두 덮게 된다. 측벽(150)의 상부 중 중공부(130) 반대방향의 끝단에서 시작하여 측벽(150)을 다 덮을 수 있지만, 측벽(150)의 일지점에서 시작하여 측벽(150)의 일부만 덮는 것이 일반적이다.The lid 160 at this time starts from one point of the side wall 150 and covers the entire anti-rupture wall 170, and covers all of the hollow portion 130. It is common to cover the sidewall 150 starting from one end of the sidewall 150 although it may start from the end of the top of the sidewall 150 in the direction opposite to the hollow 130.

측벽(150)은 감광성 수지 조성물로 이루어진 액상 수지 또는 필름 수지 중 어느 하나로 형성되는 것을 특징으로 한다. 또한, 덮개(160)도 측벽(150)과 마찬가지로 감광성 수지 조성물로 이루어진 액상 수지 또는 필름 수지 중 어느 하나로 형성되는 것을 특징으로 한다.The side wall 150 is formed of any one of a liquid resin or a film resin made of a photosensitive resin composition. The lid 160 is also formed of any one of a liquid resin or a film resin made of a photosensitive resin composition like the side wall 150.

이러한, 표면 탄성파 웨이퍼 레벨 패키지 구조(100)는 상부에 IDT(Inter Digital Transducer) 패턴(120)이 형성된 기판(110)에 IDT 패턴(120)을 둘러싸며 금속층(140)을 적층하는 단계와 금속층(140)의 상부에 측벽(150)을 적층하는 단계와 IDT 패턴(120)을 둘러싸며 측벽(150)과 맞닿도록 금속층(140)의 상부에 밀림 방지벽(170)을 형성하는 단계 및 측벽(150)의 상부에서 IDT 패턴(120) 및 밀림 방지벽(170)을 덮도록 덮개(160)를 형성하는 단계를 포함한다.
밀림방지벽(170)을 형성하는 단계에서, 밀림방지벽(170)은 측벽(150)과 동일한 재료로 이루어진다.The SAW type wafer level package structure 100 includes a step of laminating a metal layer 140 surrounding an IDT pattern 120 on a substrate 110 on which an IDT (Inter Digital Transducer) pattern 120 is formed, Forming an anti-skid wall 170 on top of the metal layer 140 to contact the side wall 150 surrounding the IDT pattern 120 and forming a side wall 150 on the upper side of the metal layer 140, Forming the cover 160 so as to cover the IDT pattern 120 and the anti-skid wall 170 in the upper portion.
In the step of forming the anti-skid wall 170, the anti-skid wall 170 is made of the same material as the side wall 150.

삭제delete

또한, 밀림방지벽(170)을 형성하는 단계에서, 밀림방지벽(170)은 금속층(140)의 상부에 측벽(150)보다 낮은 높이로 형성되는 것을 특징으로 한다. 다른 일 실시 예로 밀림방지벽(170)을 형성하는 단계에서, 밀림방지벽(170)은 측벽(150)과 이격되며 덮개(160)와 맞닿는 것을 특징으로 하며, 또 다른 일 실시 예로 밀림방지벽(170)을 형성하는 단계에서, 밀림방지벽(170)은 측벽(150)의 일부에 관입되며 덮개(160)와 이격되어 형성되는 것을 특징으로 한다.In addition, in the step of forming the anti-jamming wall 170, the anti-jamming wall 170 is formed on the upper portion of the metal layer 140 at a lower height than the side wall 150. In another embodiment, in the step of forming the anti-skid wall 170, the anti-skid wall 170 is separated from the side wall 150 and is in contact with the lid 160. In another embodiment, The anti-jamming wall 170 penetrates a part of the side wall 150 and is spaced apart from the lid 160.

위에서 언급한 바와 같이 측벽(150) 및 밀림방지벽(170)을 적층 할 때에는 어느 것을 먼저 적층해도 무방하지만, 밀림방지벽(170)을 적층한 후 측벽(150)을 적층하는 것이 공정상 용이하므로 밀림방지벽(170)을 먼저 적층하는 것이 바람직하다.As described above, when the side wall 150 and the anti-skid wall 170 are laminated, any of them may be laminated first. However, it is easy to laminate the side wall 150 after the anti-skid walls 170 are laminated It is preferable to stack the anti-shrinking wall 170 first.

이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
Thus, those skilled in the art will appreciate that the present invention may be embodied in other specific forms without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the embodiments described above are to be considered in all respects only as illustrative and not restrictive. The scope of the present invention is defined by the appended claims rather than the detailed description and all changes or modifications derived from the meaning and scope of the claims and their equivalents are to be construed as being included within the scope of the present invention do.

100 : 표면 탄성파 웨이퍼 레벨 패키지 구조
110 : 기판 120 : IDT 패턴
130 : 중공부 140 : 금속층
150 : 측벽 160 : 덮개
170 : 밀림방지벽100: Surface acoustic wave wafer level package structure
110: substrate 120: IDT pattern
130: hollow part 140: metal layer
150: side wall 160: cover
170: anti-jamming wall

Claims (14)

상부에 IDT(Inter Digital Transducer) 패턴이 형성된 기판;
상기 기판 상부에 적층되는 측벽;
상기 측벽의 상부에서 상기 IDT 패턴을 덮도록 형성되는 덮개;
상기 기판과 상기 측벽 사이에서 상기 IDT 패턴을 둘러싸며 적층되는 금속층; 및
상기 IDT 패턴을 둘러싸며 상기 측벽과 맞닿아 상기 금속층 상부에 형성되는 밀림 방지벽;
을 포함하는 표면 탄성파 웨이퍼 레벨 패키지 구조.
A substrate having an IDT (Inter Digital Transducer) pattern formed thereon;
Side walls laminated on the substrate;
A cover formed to cover the IDT pattern at an upper portion of the side wall;
A metal layer surrounding the IDT pattern between the substrate and the sidewall; And
An anti-jamming wall surrounding the IDT pattern and formed on the metal layer to abut the side wall;
A surface acoustic wave wafer level package structure comprising:
제 1항에 있어서,
상기 밀림방지벽은 상기 측벽과 동일한 재료로 이루어지는 것을 특징으로 하는 표면 탄성파 웨이퍼 레벨 패키지 구조.
The method according to claim 1,
Wherein the anti-jamming wall is made of the same material as the side wall.
제 1항에 있어서,
상기 밀림방지벽은 상기 덮개와 이격되어 형성되는 것을 특징으로 하는 표면 탄성파 웨이퍼 레벨 패키지 구조.
The method according to claim 1,
And the anti-jamming wall is spaced apart from the cover.
제 1항에 있어서,
상기 측벽은 액상 수지 또는 필름 수지로 형성되는 것을 특징으로 하는 표면 탄성파 웨이퍼 레벨 패키지 구조.
The method according to claim 1,
Wherein the side wall is formed of a liquid resin or a film resin.
제 1항에 있어서,
상기 덮개는 액상 수지 또는 필름 수지로 형성되는 것을 특징으로 하는 표면 탄성파 웨이퍼 레벨 패키지 구조.
The method according to claim 1,
Wherein the lid is formed of a liquid resin or a film resin.
제 1항에 있어서,
상기 금속층은 Ti, Ni, Al, Cu 또는 AlCu 중 어느 하나 이상으로 이루어지는 것을 특징으로 하는 표면 탄성파 웨이퍼 레벨 패키지 구조.
The method according to claim 1,
Wherein the metal layer is made of at least one of Ti, Ni, Al, Cu, and AlCu.
제 1항에 있어서,
상기 금속층은 화학 증착법(CVD) 또는 물리 증착법(PVD) 중 어느 하나의 방법으로 형성되는 것을 특징으로 하는 표면 탄성파 웨이퍼 레벨 패키지 구조.
The method according to claim 1,
Wherein the metal layer is formed by a chemical vapor deposition (CVD) method or a physical vapor deposition (PVD) method.
상부에 IDT(Inter Digital Transducer) 패턴이 형성된 기판;
상기 기판 상부에 적층되는 측벽;
상기 측벽의 상부에서 상기 IDT 패턴 및 상기 측벽을 덮도록 형성되는 덮개;
상기 기판과 상기 측벽 사이에 상기 IDT 패턴을 둘러싸며 적층되는 금속층; 및
상기 측벽과 이격되고 상기 덮개와 맞닿아 형성되는 밀림 방지벽;
을 포함하는 표면 탄성파 웨이퍼 레벨 패키지 구조.
A substrate having an IDT (Inter Digital Transducer) pattern formed thereon;
Side walls laminated on the substrate;
A cover formed to cover the IDT pattern and the sidewall at an upper portion of the sidewall;
A metal layer disposed between the substrate and the sidewall and surrounding the IDT pattern; And
An anti-jamming wall spaced apart from the side wall and formed in abutment with the lid;
A surface acoustic wave wafer level package structure comprising:
상부에 IDT(Inter Digital Transducer) 패턴이 형성된 기판;
상기 기판 상부에 적층되는 측벽;
상기 측벽의 상부에서 상기 IDT 패턴을 덮도록 형성되는 덮개;
상기 기판과 상기 측벽 사이에서 상기 IDT 패턴을 둘러싸며 적층되는 금속층; 및
상기 측벽에 관입되며 상기 덮개와 이격되어 형성되는 밀림 방지벽;
을 포함하는 표면 탄성파 웨이퍼 레벨 패키지 구조.
A substrate having an IDT (Inter Digital Transducer) pattern formed thereon;
Side walls laminated on the substrate;
A cover formed to cover the IDT pattern at an upper portion of the side wall;
A metal layer surrounding the IDT pattern between the substrate and the sidewall; And
A slide preventing wall penetrating the side wall and spaced apart from the cover;
A surface acoustic wave wafer level package structure comprising:
상부에 IDT(Inter Digital Transducer) 패턴이 형성된 기판에 상기 IDT 패턴을 둘러싸며 금속층을 적층하는 단계;
상기 금속층의 상부에 측벽을 적층하는 단계;
상기 IDT 패턴을 둘러싸며 상기 측벽과 맞닿도록 상기 금속층의 상부에 밀림 방지벽을 형성하는 단계; 및
상기 측벽의 상부에서 상기 IDT 패턴 및 상기 밀림 방지벽을 덮도록 덮개를 형성하는 단계;
를 포함하는 표면 탄성파 웨이퍼 레벨 패키지 구조의 제조 방법.
Stacking a metal layer surrounding the IDT pattern on a substrate on which an IDT (Inter Digital Transducer) pattern is formed;
Stacking a sidewall on the metal layer;
Forming an anti-shrinkage wall on the metal layer so as to surround the IDT pattern and abutting the side wall; And
Forming a cover to cover the IDT pattern and the anti-skid wall at an upper portion of the side wall;
Wherein the surface acoustic wave is formed on the surface of the wafer.
제 10항에 있어서,
상기 밀림방지벽을 형성하는 단계에서, 상기 밀림방지벽은 상기 측벽과 동일한 재료로 이루어지는 것을 특징으로 하는 표면 탄성파 웨이퍼 레벨 패키지 구조의 제조 방법.
11. The method of claim 10,
Wherein the anti-jamming wall is made of the same material as the side wall in the step of forming the anti-jamming wall.
제 10항에 있어서,
상기 밀림방지벽을 형성하는 단계에서, 상기 밀림방지벽은 상기 덮개와 이격되어 형성되는 것을 특징으로 하는 표면 탄성파 웨이퍼 레벨 패키지 구조의 제조 방법.
11. The method of claim 10,
Wherein the anti-jamming wall is formed apart from the cover in the step of forming the anti-jamming wall.
상부에 IDT(Inter Digital Transducer) 패턴이 형성된 기판에 상기 IDT 패턴을 둘러싸며 금속층을 적층하는 단계;
상기 금속층 상부에 측벽을 적층하는 단계;
상기 금속층의 상부에 상기 측벽보다 낮은 높이로 밀림 방지벽을 형성하는 단계; 및
상기 측벽의 상부에서 상기 IDT 패턴 및 상기 밀림 방지벽을 덮도록 덮개를 형성하는 단계;
를 포함하는 표면 탄성파 웨이퍼 레벨 패키지 구조의 제조 방법.
Stacking a metal layer surrounding the IDT pattern on a substrate on which an IDT (Inter Digital Transducer) pattern is formed;
Stacking a side wall on the metal layer;
Forming an anti-shrinkage wall on the metal layer at a lower height than the sidewall; And
Forming a cover to cover the IDT pattern and the anti-skid wall at an upper portion of the side wall;
Wherein the surface acoustic wave is formed on the surface of the wafer.
상부에 IDT(Inter Digital Transducer) 패턴이 형성된 기판에 상기 IDT 패턴을 둘러싸며 금속층을 적층하는 단계;
상기 금속층의 상부에 측벽을 적층하는 단계;
상기 금속층의 상부에 상기 측벽의 일부가 관입되도록 밀림 방지벽을 형성하는 단계; 및
상기 측벽의 상부에서 상기 IDT 패턴 및 상기 밀림 방지벽을 덮도록 덮개를 형성하는 단계;
를 포함하고,
상기 덮개는 상기 밀림방지벽과 이격되어 형성되는 표면 탄성파 웨이퍼 레벨 패키지 구조의 제조 방법.Stacking a metal layer surrounding the IDT pattern on a substrate on which an IDT (Inter Digital Transducer) pattern is formed;
Stacking a sidewall on the metal layer;
Forming an anti-jamming wall such that a part of the side wall is penetrated above the metal layer; And
Forming a cover to cover the IDT pattern and the anti-skid wall at an upper portion of the side wall;
Lt; / RTI >
Wherein the lid is formed spaced apart from the anti-skid wall.
KR1020130098502A 2013-08-20 2013-08-20 The wafer level package structure acoustic wave and method of manufacture KR101568193B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130098502A KR101568193B1 (en) 2013-08-20 2013-08-20 The wafer level package structure acoustic wave and method of manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130098502A KR101568193B1 (en) 2013-08-20 2013-08-20 The wafer level package structure acoustic wave and method of manufacture

Publications (2)

Publication Number Publication Date
KR20150021309A KR20150021309A (en) 2015-03-02
KR101568193B1 true KR101568193B1 (en) 2015-11-11

Family

ID=53019747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130098502A KR101568193B1 (en) 2013-08-20 2013-08-20 The wafer level package structure acoustic wave and method of manufacture

Country Status (1)

Country Link
KR (1) KR101568193B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111341732B (en) * 2018-12-18 2023-06-23 天津大学 Semiconductor device with sealing gasket reinforcing structure and electronic equipment with same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012005148A (en) 2011-09-20 2012-01-05 Kyocera Corp Surface acoustic wave device, filter device, and communication apparatus
JP2012084954A (en) 2010-10-07 2012-04-26 Panasonic Corp Acoustic wave element and electronic device using the same
JP2012160840A (en) 2011-01-31 2012-08-23 Hitachi Media Electoronics Co Ltd Hollow resin package structure and manufacturing method of the same
JP2013132083A (en) 2013-03-22 2013-07-04 Panasonic Corp Surface acoustic wave device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084954A (en) 2010-10-07 2012-04-26 Panasonic Corp Acoustic wave element and electronic device using the same
JP2012160840A (en) 2011-01-31 2012-08-23 Hitachi Media Electoronics Co Ltd Hollow resin package structure and manufacturing method of the same
JP2012005148A (en) 2011-09-20 2012-01-05 Kyocera Corp Surface acoustic wave device, filter device, and communication apparatus
JP2013132083A (en) 2013-03-22 2013-07-04 Panasonic Corp Surface acoustic wave device

Also Published As

Publication number Publication date
KR20150021309A (en) 2015-03-02

Similar Documents

Publication Publication Date Title
US9374062B2 (en) Elastic wave filter device and manufacturing method of the same
US10951193B2 (en) Elastic wave device
CN107615657A (en) Acoustic wave device
JP6432558B2 (en) Elastic wave device
JP2008060382A (en) Electronic component and its manufacturing method
KR102393136B1 (en) Elastic wave device
CN107615659A (en) Acoustic wave device
JP5716833B2 (en) Piezoelectric bulk wave device and manufacturing method thereof
CN109560790B (en) Composite element
JP2019179961A (en) Acoustic wave device
KR101539610B1 (en) The wafer level package structure acoustic wave and method of manufacture
JP4738164B2 (en) Surface acoustic wave device and communication device
CN105247785B (en) Acoustic surface wave device
WO2013031725A1 (en) Piezoelectric bulk wave device and production method therefor
KR101568193B1 (en) The wafer level package structure acoustic wave and method of manufacture
CN110011636A (en) Elastic wave device
US20210159882A1 (en) Surface acoustic wave wafer-level package
US9998095B2 (en) Surface acoustic wave filter having metal parts on a passivation part
US9831849B2 (en) Surface acoustic wave element and method of manufacturing the same
KR102556333B1 (en) Surface acoustic wave wafer level package and manufacturing method of PCB therefor
CN111628748B (en) Surface acoustic wave device and method for manufacturing the same
KR102393573B1 (en) Surface acoustic wave wafer level package and manufacturing method thereof
KR20160120525A (en) Wafer level SAW Filter module and method for manufacturing the same
KR20220005140A (en) Surface acoustic wave wafer level package and manufacturing method thereof
KR101641528B1 (en) SAW Filter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191029

Year of fee payment: 5