KR101562862B1 - 전자셔틀 메커니즘을 이용한 xor 논리회로 - Google Patents

전자셔틀 메커니즘을 이용한 xor 논리회로 Download PDF

Info

Publication number
KR101562862B1
KR101562862B1 KR1020130115949A KR20130115949A KR101562862B1 KR 101562862 B1 KR101562862 B1 KR 101562862B1 KR 1020130115949 A KR1020130115949 A KR 1020130115949A KR 20130115949 A KR20130115949 A KR 20130115949A KR 101562862 B1 KR101562862 B1 KR 101562862B1
Authority
KR
South Korea
Prior art keywords
output
electrodes
signal
input
nano
Prior art date
Application number
KR1020130115949A
Other languages
English (en)
Other versions
KR20150038768A (ko
Inventor
김철기
조준형
이택진
이석
우덕하
김재헌
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020130115949A priority Critical patent/KR101562862B1/ko
Publication of KR20150038768A publication Critical patent/KR20150038768A/ko
Application granted granted Critical
Publication of KR101562862B1 publication Critical patent/KR101562862B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 명세서에서는 일 실시예에 따른 제1교류신호를 입력받아 복수의 제1출력단 중 하나의 제1출력단으로 신호를 전달하는 제1나노 스위치, 제2교류신호를 입력받아 복수의 제2출력단 중 하나의 제2출력단으로 신호를 전달하는 제2나노 스위치, 상기 제1나노 스위치 및 상기 제2나노 스위치로부터 각각 신호를 전달받고, 전달받은 신호를 기초로 정해진 논리값을 출력하는 출력부를 포함하되, 상기 제1나노 스위치 및 제2나노 스위치는 입력되는 교류신호의 주파수에 따라서 상기 하나의 제1 및 제2 출력단을 각각 결정하는 것을 특징으로 하는 전자셔틀 매커니즘을 이용한 XOR 논리회로가 설명된다.

Description

전자셔틀 메커니즘을 이용한 XOR 논리회로{XOR LOGIC CIRCUITS USING ELECTRON SHUTTLE MECHANISM}
본 발명은 논리회로에 관한 것으로, 더욱 구체적으로는 수십 나노 크기 영역의 구조체가 가진 역학적 특성과 양자역학적 전자이동현상에 기반하여 구현되는 전자셔틀 매커니즘을 이용한 XOR 논리회로에 대한 것이다.
종래의 반도체 기반 논리 회로(AND, OR, NOT, NAND, NOR, XOR, XNOR)는 트랜지스터와 다이오드로 구성된 전기적인 스위치의 효과적인 조합이다. 그 중 XOR회로는 서로 다른 논리값을 가진 두 신호가 들어오면'1'(True) 상태가 되고 같은 신호가 들어오면'0'(False) 상태가 된다.
미세 공정 기술의 발달로 인해 제작되는 트랜지스터의 물리적 크기가 작아지면서 회로의 집적도가 높아짐에 따라 도선간 신호 간섭 문제와 게이트 전극으로 신호 전류의 누설 문제가 회로 집적도 향상에 있어 심각한 문제로 대두되었다. 따라서, 기존의 반도체 소자 작동 원리에 기반한 미세 공정 기술의 한계를 극복하기 위해 새로운 개념의 전자제어 기술에 기반한 논리연산자 개발이 요구되고 있다.
무어의 법칙 (Moore's Law)에 따르면 트랜지스터의 게이트 크기는 매 18개월마다 절반으로 줄어들고 있다. 현재 인텔의 공정 기술은 2015년 양산을 준비하는 10nm 크기의 트랜지스터 게이트를 기반으로 한 공정을 준비하고 있지만 그 이하의 크기인 7nm부터는 미세 공정 기술의 한계에 부딪히게 될 것으로 보인다. 7nm의 크기에서 신뢰성이 높게 작동할만한 물질 개발이 시급해 보인다. 이러한 소자의 소형화 작업에 있어 가장 큰 문제로 나타난 것은 전류 채널 주변 전극으로의 손실과 전자 터널링 효과 (quantum tunneling)에 의한 전자 제어의 한계점 발생 등이 있다.
미국등록특허 US 8378895 Coupled electron shuttle providing electrical rectification
C. Weiss, W. Zwerger, Accuracy of a mechanical single electron shuttle, Europhys. Lett. 47, 97, (1999) A. Erbe, C. Weiss, W. Zwerger, R. H. Blick, Nanomechanical resonator shuttling single electrons at radio frequencies, Phys. Rev. Lett. 87, 096106, (2001) D. V. Scheible, R. H. Blick, Silicon nanopillars for mechanical single electron transport, Appl. Phys. Lett. 84, 4632, (2004) D. V. Scheible, C. Weiss, J. P. Kotthaus, R. H. Blick, Periodic field emission from an isolated nanoscale electron island, Phys. Rev. Lett. 93, 186801, (2004) H. S. Kim, H. Qin, R. H. Blick, Self-excitation of single nanomechanical pillars, New J. Phys. 12, 033008, (2010) C. Kim, J. Park, R. H. Blick, Spontaneous symmetry breaking in two coupled nanomechanical electron shuttles, Phys. Rev. Lett. 105, 067204, (2010) C. Kim, M. Prada, R. H. Blick, Coulomb blockade in a coupled nanomechanical electron shuttle, ACS Nano 6, 651, (2012)
위와 같은 문제점을 해결하기 위해서 역학적 운동에 이해서 전자의 이동을 제어하여 전류 손실을 줄이고 회로의 집적도를 향상시킬 수 있는 논리회로가 요구된다.
일 실시예에 따른 전자셔틀 매커니즘을 이용한 XOR 논리회로는 제1교류신호를 입력받아 복수의 제1출력단 중 하나의 제1출력단으로 신호를 전달하는 제1나노 스위치, 제2교류신호를 입력받아 복수의 제2출력단 중 하나의 제2출력단으로 신호를 전달하는 제2나노 스위치, 상기 제1나노 스위치 및 상기 제2나노 스위치로부터 각각 신호를 전달받고, 전달받은 신호를 기초로 정해진 논리값을 출력하는 출력부를 포함하되, 상기 제1나노 스위치 및 제2나노 스위치는 입력되는 교류신호의 주파수에 따라서 상기 하나의 제1 및 제2 출력단을 각각 결정한다.
또는 일 실시예에 따른 전자셔틀 매커니즘을 이용한 XOR 논리회로에서, 상기 제1나노 스위치는, 상기 제1교류전압을 전달받는 제1입력전극, 상기 복수의 제1출력단에 각각 연결된 복수의 제1출력전극 및 상기 제1입력전극과 상기 복수의 제1출력전극 사이에 위치된 제1나노 구조체를 포함하고, 상기 제2나노 스위치는, 상기 제2교류전압을 전달받는 제2입력전극, 상기 복수의 제2출력단에 각각 연결된 복수의 제2출력전극 및 상기 제2입력전극과 상기 복수의 제2출력전극 사이에 위치된 제2나노 구조체를 포함하는 것을 특징으로 할 수 있다.
또는 일 실시예에 따른 전자셔틀 매커니즘을 이용한 XOR 논리회로에서, 상기 제1 및 제2입력전극, 제1 및 제2나노 구조체, 제1 및 제2출력전극은, SOI(Silicon On Insulator) 기판 및 상기 SOI기판 상에 형성된 금속박막층을 패터닝하여 형성된 것을 특징으로 할 수 있다.
또는 일 실시예에 따른 전자셔틀 매커니즘을 이용한 XOR 논리회로에서, 상기 제1 및 제2나노 구조체의 하부는 고정되고 그 상기 금속박막층을 포함하는 상부가 상기 제1 및 제2입력전극과 상기 복수의 제1 및 제2출력전극 중 하나의 제1 및 제2출력전극 사이를 각각 주기적으로 운동함으로써 제1 및 제2입력전극에서 하나의 제1 및 제2출력전극으로 각각 전자를 전달하는 것을 특징으로 할 수 있다.
또는 일 실시예에 따른 전자셔틀 매커니즘을 이용한 XOR 논리회로에서, 상기 제1 및 제2나노 구조체는, 입력되는 제1 및 제2교류신호의 주파수에 따라서 상기 하나의 제1 및 제2출력전극을 각각 결정하는 것을 특징으로 할 수 있다.
또는 일 실시예에 따른 전자셔틀 매커니즘을 이용한 XOR 논리회로에서, 상기 출력부는, 상기 제1 및 제2 출력전극에서 출력되는 신호의 논리값이 서로 다른 경우에만 0이 아닌 출력값을 출력하는 것을 특징으로 할 수 있다.
또는 일 실시예에 따른 전자셔틀 매커니즘을 이용한 XOR 논리회로에서, 상기 제1 및 제2입력전극 및 제1 및 제2출력전극은 각각 포토리소그라피 공정으로 패터닝되고, 상기 제1 및 제2나노 구조체는 각각 e-beam 리소그라피 공정으로 패터닝된 것을 특징으로 할 수 있다.
또는 일 실시예에 따른 전자셔틀 매커니즘을 이용한 XOR 논리회로에서, 상기 금속박막층은 Ti층 및 Au층을 포함하는 것을 특징으로 할 수 있다.
또는 일 실시예에 따른 전자셔틀 매커니즘을 이용한 XOR 논리회로에서, 상기 제1 및 제2입력전극, 제1 및 제2나노 구조체, 제1 및 제2출력전극은 200nm 내지 1000nm의 높이를 갖는 것을 특징으로 할 수 있다.
또는 일 실시예에 따른 전자셔틀 매커니즘을 이용한 XOR 논리회로에서, 상기 출력부는 차동증폭기인 것을 특징으로 할 수 있다.
본 발명의 일 실시예에 따르면 전자이동은 전자셔틀의 역학적 운동에 의해서 증가된 전자 터널링 효과에 기반하기 때문에 전자셔틀의 진자 운동 중 근접한 전극 외의 다른 나머지 전극으로의 전류 손실을 종래에 비하여 줄일 수 있다. 기존 반도체 기반 소자에서 발생하는 누설 전류로 인한 전력 손실을 줄일 수 있으며 회로 집적도를 향상 시킬 수 있다.
또한, 입력되는 교류전압의 주파수에 따라 진동하는 전자셔틀의 움직임이 바뀌게 되어 전송되는 전자의 이동 경로가 바뀌게 되므로 교류 전압의 주파수에 따라 전류의 흐름을 제어함으로써 추가적인 게이트 전극이 필요하지 않다.
이러한 특성 때문에 전자셔틀 기반 나노 스위치는 게이트 전압이 따로 요구되었던 일반 능동(Active) 트랜지스터에 비해 입력 조건이 하나로 귀속되는 RF 수동 (Passive) 트랜지스터로 분류 될 수 있다. 이점은 공정을 단순화 하는데 도움이 될 뿐만 아니라, 기존의 반도체 소자 기반 논리 회로에 비해 구동 전력을 획기적으로 낮출 수 있는 가능성을 제공한다. 또한 주파수에 따른 전류제어 특성에 기반한 대역통과필터(band pass filter)로의 응용도 가능하다.
마지막으로 소재의 역학적 특성에 기반한 소자이기 때문에 열과 전기적 충격에 강하다. 일반적인 전자 회로는 강한 외부적인 전자기장 취약하기 때문에, EMP 기술은 이러한 전자기기들을 무력화 시키는 기술로 잘 알려져 있다. 본 발명을 통해 제작된 전자회로는 기계적인 전자이동에 기반함으로써 비교적 강한 외부 전기장과 높은 온도의 환경에서도 작동할 수 있다.
도1은 본 발명의 일 실시예에 따른 전자셔틀 매커니즘을 이용한 논리회로의 회로도이다.
도2는 제1나노 스위치(S1) 및 제2나노 스위치(S2)의 세부적인 구성도이다.
도3은 일 실시예에 따른 제1나노 스위치(S1)의 평면도이다.
도4는 본 발명의 일 실시예에 따른 제1나노 스위치의 동작을 설명하기 위한 나노 스위치의 사시도이다.
도5는 본 발명의 일 실시예에 따른 나노 스위치의 전자 현미경 사진이다.
이하에서, 도면을 참조하여 본 발명의 실시예들에 대하여 상세히 살펴본다.
도1은 본 발명의 일 실시예에 따른 전자셔틀 매커니즘을 이용한 논리회로의 회로도이다. 도1을 참조하면, 일 실시예에 따른 전자셔틀 매커니즘을 이용한 논리회로(1000)는 제1교류 전압원으로부터 제1교류신호(V1)를 받아 복수의 출력단(110,120) 중 어느 하나로 신호를 출력하는 제1나노 스위치(S1), 제2교류 전압원으로부터 제2교류신호(V2)를 받아 복수의 출력단(210,220)중 어느 하나로 신호를 출력하는 제2나노 스위치(S2), 및 제1나노 스위치 및 제2나노 스위치로부터 전달받은 신호를 기초로 정해진 (전압 또는 전류의 량을 기초로 한) 논리값을 출력하는 출력부(300)를 포함한다.
도1에서는 단순하고 명료한 설명을 위해서 스위치의 출력단을 두 개로 설명하였으나, 이것은 예시에 불과하며 각 나노 스위치(S1,S2)는 두 개 이상의 출력단을 포함할 수도 있다. 즉, 명세서에서는 이로스위치로서의 나노 스위치를 설명하도록 한다.
제1나노 스위치(S1) 및 제2나노 스위치(S2)로부터 신호를 전달받는 출력부(300)는 도1에 나타난 바와 같이 차동증폭기 회로(이하, 차동증폭기라 언급한다)일 수 있다. 제1나노 스위치의 출력단(110)과 제2나노 스위치의 출력단(220)은 서로 연결되어 차동증폭기의 비반전 단자에 연결될 수 있다. 또한 제2나노 스위치의 출력단(120)과 제2나노 스위치의 출력단(210)은 연결되어 차동증폭기의 반전 단자에 연결될 수 있다. 또한 도1에 나타난 차동증폭기(300)의 각 저항들(R)은 필요에 따라서 각기 다른값을 취할 수 있다.
본 명세서에서 언급하는 용어 "신호"는 전압 또는 전류량을 의미할 수 있으며, 이는 나노 스위치(S1, S2)에서 전달되는 전자의 양을 기초로 변화될 수 있다.
일 실시예에서 제1나노 스위치(S1)는 제1교류신호(V1)를 입력받아 복수의 제1출력단(110,120) 중 하나의 제1출력단으로 신호를 전송하여 스위치로서 동작한다. 제2나노 스위치(S2)도 제2교류신호(V2)를 입력받아 복수의 제2출력단(210,220) 중 하나의 제2출력단으로 신호를 전달하여 스위치로서 동작한다.
일 실시예에서 상기 제1나노 스위치(S1) 및 제2나노 스위치(S2)는 입력되는 교류신호의 주파수에 따라서 상기 하나의 제1 및 제2 출력단을 각각 결정할 수 있다. 예컨대, 제1나노 스위치(S1)는 제1교류신호의 주파수가 소정의 범위내인 경우 출력단(110)으로 신호를 출력하며, 소정의 범위 밖인 경우 출력단(120)으로 신호를 출력할 수 있다. 이와 마찬가지로, 제2나노 스위치(S2)도 제2교류신호의 주파수가 소정의 범위내인 경우 출력단(210)으로 신호를 출력하며, 소정의 범위 밖인 경우 출력단(220)으로 신호를 출력할 수 있다. 신호가 출력되는 출련단의 결정과 주파수의 관계에 대하여는 하기에서 자세히 설명된다.
도2는 제1나노 스위치(S1) 및 제2나노 스위치(S2)의 세부적인 구성도이다. 도2는 제1나노 스위치(S1)의 기능을 설명하기 위해 스위치 회로의 상면도를 도시한다. 도2를 참조하면 제1나노 스위치(S1)는 상기 제1교류전압을 전달받는 제1입력전극(11), 복수의 제1출력단(110,120)에 각각 연결된 복수의 제1출력전극(12,13) 및 상기 제1입력전극(11)과 상기 복수의 제1출력전극(12,13) 사이에 위치된 제1나노 구조체(10)를 포함한다.
본 명세서 및 도면에서 제2나노 스위치(S2)는 제1나노 스위치(S1)의 각 구성과 대응되는 각 구성을 가지고 있다. 즉, 구성요소 (11)은 (21)에 대응되고, 구성요소 (12, 13)은 (22,23)에 대응되며, 구성요소(10)은 (20)에 대응되며 유사한 기능을 할 수 있다. 하기에서는 제1나노 스위치(S1)의 동작에 대하여 설명하도록 한다. 하기의 제1나노 스위치에 대한 설명은 제2나노 스위치(S2)의 설명으로도 적용될 수 있다.
제1나노 구조체(10)는 제1교류전압원으로부터 인가되는 제1교류전압에 의해서 제1입력전극(11)과 제1출력전극(12 또는 13)사이를 주기적으로 이동하는 진자운동을 할 수 있다. 이에 따라서 제1나노 구조체(10)는 제1입력전극(11)에서 제1출력전극(12 또는 13)에 전자를 이동시켜 두 개의 출력단(110, 120) 중 하나의 출력단은 개방시키고, 하나의 출력단은 단락 시켜 스위칭 동작을 수행한다.
본원발명의 일 실시예에 따르면 제1나노 구조체(10)는 인가되는 교류전압의 주파수에 따라 동작하는 진자운동의 궤적을 달리하여 전자의 이동경로를 결정할 수 있다. 상기와 같은 미세공정을 통해 전극들 사이에 형성된 나노 구조체는 전극들 사이에 교류전압이 인가되면, 전극 사이에 형성된 전기장과 나노 구조체 위에 증착된 금속 박막에 존재하는 전자들간의 상호작용에 의해 나노 구조체에 전기력이 작용한다.
이와 같은 전기력, 나노 구조체를 이루는 실리콘이 갖는 회복력 및 저항력을 고려할 때 나노 구조체의 운동은 뉴턴의 운동방정식에 의해 아래 수학식 1로 나타난다.
Figure 112013088266525-pat00001
위의 식에서 x는 나노 구조체의 이동변위이고, γ는 감쇄상수, ω0은 나노 구조체가 고유진동수로 진동할 때의 각속도, q는 나노 구조체 위의 박막에 있는 전하량, m은 나노 구조체의 질량, L은 전극간 거리를 나타낸다. 나노 구조체 위에 증착된 박막에 존재하는 전하량 (q(t)=-en(t), n은 전자의 개수, e는 전자의 전하량, 1.6*10-19C)은 시간에 따라 변하는데, 그 변화율은 아래의 수학식 2에 의해 표현된다.
Figure 112013088266525-pat00002
위의 식에서
Figure 112013088266525-pat00003
이고,
Figure 112013088266525-pat00004
는 Heaviside 함수이다. 또한 FL, FR, TL, TR은 from/to와 left/right을 의미한다.
도3은 일 실시예에 따른 제1나노 스위치의 제작을 설명하기 위한 제1나노 스위치의 평면도이다. 도3에 나타난 바와 같이 제1나노 스위치(S1)는, SOI(Silicon On Insulator) 기판(10b, 11b, 12b) 및 상기 SOI기판 상에 형성된 금속박막층(10a, 11a, 12a)을 패터닝하여 형성할 수 있다. 상기 금속박막층은 임의의 금속일 수 있으며, 바람직하게는 Ti층 및 Au층을 포함하여 구성될 수 있다.
구체적으로 제1입력전극(11) 및 제1출력전극(12,13)은 수십 내지 수백 마이크로미터 규모로 포토리소그라피 공정을 이용하여 형성하고, 수십 내지 수백 나노미터규모의 제1나노 구조체(10)는 e-beam 리소그라피 공정을 이용하여 형성할 수 있다. 제1나노 구조체(10)는 도3에 나타난 바와 같이 막대기 형태를 가질 수 있으며, 상부에는 전자를 이동시킬 수 있도록 금속박막이 형성되어 있다.
도4는 본 발명의 일 실시예에 따른 제1나노 스위치의 동작을 설명하기 위한 나노 스위치의 사시도이다. 도4를 참조하면, SOI층(11b) 및 금속박막층(11a)를 포함하는 입력전극(11)과 SOI층(12b, 13b)과 금속박막층(12a, 13a)을 포함하는 출력전극(12,13) 및 나노 구조체(10)가 나타난다.
제1입력전극(11)에 적용되는 교류 전압의 주파수는 제1나노 구조체(10)가 진동하는 모드를 결정한다. 제1나노 구조체(10)가 가지는 역학적 운동의 다양한 모드들은 전극들 사이에서 서로 다른 궤적을 가지고 운동하게 된다. 따라서 제1나노 구조체(10) 위에 올려진 금속박막(10a) 위에 있던 전자들은 나노 구조체의 진자 운동 중에 가장 근접한 전극으로 전달되는데, 나노 구조체의 운동 궤적에 따라 근접 전극이 변하게 된다. 따라서 교류전압의 주파수에 따라서 전자가 이동하는 출력전극이 달라지게 된다.
본 발명의 일 실시예에서는 도1에서와 같이 위와 같은 전자 전달 특성을 갖는 두 개의 나노 스위치(S1, S2)를 병렬로 연결시킨 뒤 각각의 나노 스위치(S1, S2)에서 나오는 신호를 출력부(300)로 전달한다.
일 실시예에서 상기 제1 및 제2입력전극, 제1 및 제2나노 구조체, 제1 및 제2출력전극은 200nm 내지 1000nm의 높이를 가질 수 있다.
도1을 다시 참조하면, 병렬로 연결된 두 개의 나노 스위치(S1, S2)로부터 네 개의 출력 전압(a1, a2, b1, b2)이 존재할 수 있다. 이 때, 나노 구조체의 주파수 특성에 기반한 공정 설계를 통해 a1 과 b1가 동일 주파수에서 0이 아닌 출력 전압을 갖고, a2와 b2가 동일 주파수에서 0이 아닌 출력 전압을 갖도록 할 수 있다. a1과 b2 그리고 a2와 b1의 출력 단자가 연결되어 출력부(300)로 입력될 수 있다. 따라서 출력부(300)는 (a1+b2)와 (a2+b1)의 신호가 상이한 경우에만 0이 아닌 출력 전압을 갖게 되는데, 이러한 경우는 각각의 스위치가 다른 주파수에서 작동하는 경우에 해당한다. 두 개의 다른 주파수를 두 개의 논리값(0, 1)으로 정의한다면, 두 개의 나노 스위치로 구성된 도1의 회로는 두 개의 다른 논리값이 입력되었을 때, 0이 아닌 출력전압을 갖게 되는, 즉, 참의 논리값을 갖게 되는 XOR논리연산자로 동작할 수 있다.
도5는 본 발명의 일 실시예에 따른 나노 스위치의 전자 현미경 사진이다. 도5를 참조하면, 나노 스케일의 나노 구조물과 이를 둘러싼 전극이 나타나며, 상술한 설명에 따라서 전극에 인가되는 교류전압의 주파수를 제어하여 나노 구조물의 궤적을 제어할 수 있다.
정리하면, 일 실시예의 XOR 논리회로는 나노 구조체의 역학적 운동에 의한 전자 전달 현상에 기반하여 동작한다. 역학적 운동이 가능한 나노 구조체에 금속 박막을 증착하고, 나노 구조체 양쪽 전극에 직류 혹은 교류 전압을 적용시켰을 때, 발생되는 전기장에 의해 나노 구조체는 외력을 받게 되고, 전극들 사이에서 주기적인 진자 운동을 하게 된다.
이 때, 나노 구조체가 접근하게 되는 한 전극으로부터 전자가 터널링 효과에 의해 금속 박막으로 이동하게 된다. 주기적인 진자 운동 중에 나노 구조체가 반대 극성의 전극에 가까워지게 되면, 금속 박막에 있던 잉여전자는 터널링 효과에 의해 근접 전극으로 건너가게 되고, 그 후, 나노 구조체는 이전의 운동을 반복하며, 두 전극 사이에서 전자를 나르게 된다.
나노 구조체의 역학적 운동 궤적은 나노 구조체 자체의 역학적 모드에 따라 달라지게 되는데, 이러한 역학적 모드는 외부 교류 전압의 주파수에 따라 제어 가능하다. 따라서, 외부 교류 전압의 주파수를 선택적으로 적용함으로써 나노 구조체를 통한 전자의 이동 경로를 결정할 수 있다.
이상에서 살펴본 본 발명은 도면에 도시된 실시예들을 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 그러나, 이와 같은 변형은 본 발명의 기술적 보호범위 내에 있다고 보아야 한다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해서 정해져야 할 것이다.
S1: 제1 나노 스위치
S2: 제2 나노 스위치
300: 출력부
1000: XOR 논리회로
11,21: 입력전극
12,13,22,23: 출력전극

Claims (10)

  1. 제1교류신호를 입력받아 복수의 제1출력단 중 하나의 제1출력단으로 신호를 전달하는 제1나노 스위치;
    제2교류신호를 입력받아 복수의 제2출력단 중 하나의 제2출력단으로 신호를 전달하는 제2나노 스위치;
    상기 제1나노 스위치 및 상기 제2나노 스위치로부터 각각 신호를 전달받고, 전달받은 신호를 기초로 정해진 논리값을 출력하는 출력부를 포함하되,
    상기 제1나노 스위치 및 제2나노 스위치는 입력되는 교류신호의 주파수에 따라서 상기 하나의 제1 및 제2 출력단을 각각 결정하고,
    상기 제1나노 스위치는,
    상기 제1교류신호를 전달받는 제1입력전극, 상기 복수의 제1출력단에 각각 연결된 복수의 제1출력전극 및 상기 제1입력전극과 상기 복수의 제1출력전극 사이에 위치된 제1나노 구조체를 포함하고,
    상기 제2나노 스위치는,
    상기 제2교류신호를 전달받는 제2입력전극, 상기 복수의 제2출력단에 각각 연결된 복수의 제2출력전극 및 상기 제2입력전극과 상기 복수의 제2출력전극 사이에 위치된 제2나노 구조체를 포함하며,
    상기 복수의 제1출력전극은 서로 전기적으로 분리되고,
    상기 복수의 제2출력전극은 서로 전기적으로 분리된 것을 특징으로 하는 전자셔틀 매커니즘을 이용한 XOR 논리회로.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 및 제2입력전극, 제1 및 제2나노 구조체, 제1 및 제2출력전극은,
    SOI(Silicon On Insulator) 기판 및
    상기 SOI기판 상에 형성된 금속박막층을 패터닝하여 형성된 것을 특징으로 하는 전자셔틀 매커니즘을 이용한 XOR 논리회로.
  4. 제3항에 있어서,
    상기 제1 및 제2나노 구조체의 하부는 고정되고 그 상기 금속박막층을 포함하는 상부가 상기 제1 및 제2입력전극과 상기 복수의 제1 및 제2출력전극 중 하나의 제1 및 제2출력전극 사이를 각각 주기적으로 운동함으로써 제1 및 제2입력전극에서 하나의 제1 및 제2출력전극으로 각각 전자를 전달하는 것을 특징으로 하는 전자셔틀 매커니즘을 이용한 XOR 논리회로.
  5. 제4항에 있어서,
    상기 제1 및 제2나노 구조체는,
    입력되는 제1 및 제2교류신호의 주파수에 따라서 상기 하나의 제1 및 제2출력전극을 각각 결정하는 것을 특징으로 하는 전자셔틀 매커니즘을 이용한 XOR 논리회로.
  6. 제5항에 있어서,
    상기 출력부는,
    상기 제1 및 제2 출력전극에서 출력되는 신호의 논리값이 서로 다른 경우에만 양 또는 음의 출력값을 출력하는 것을 특징으로 하는 전자셔틀 매커니즘을 이용한 XOR 논리회로.
  7. 제3항에 있어서,
    상기 제1 및 제2입력전극 및 제1 및 제2출력전극은 각각 포토리소그라피 공정으로 패터닝되고,
    상기 제1 및 제2나노 구조체는 각각 e-beam 리소그라피 공정으로 패터닝된 것을 특징으로 하는 전자셔틀 매커니즘을 이용한 XOR 논리회로.
  8. 제3항에 있어서,
    상기 금속박막층은 Ti층 및 Au층을 포함하는 것을 특징으로 하는 전자셔틀 매커니즘을 이용한 XOR 논리회로.
  9. 제3항에 있어서,
    상기 제1 및 제2입력전극, 제1 및 제2나노 구조체, 제1 및 제2출력전극은
    200nm 내지 1000nm의 높이를 갖는 것을 특징으로 하는 전자셔틀 매커니즘을 이용한 XOR 논리회로.
  10. 제3항에 있어서,
    상기 출력부는 차동증폭기인 것을 특징으로 하는 전자셔틀 매커니즘을 이용한 XOR 논리회로.
KR1020130115949A 2013-09-30 2013-09-30 전자셔틀 메커니즘을 이용한 xor 논리회로 KR101562862B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130115949A KR101562862B1 (ko) 2013-09-30 2013-09-30 전자셔틀 메커니즘을 이용한 xor 논리회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130115949A KR101562862B1 (ko) 2013-09-30 2013-09-30 전자셔틀 메커니즘을 이용한 xor 논리회로

Publications (2)

Publication Number Publication Date
KR20150038768A KR20150038768A (ko) 2015-04-09
KR101562862B1 true KR101562862B1 (ko) 2015-10-27

Family

ID=53029259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130115949A KR101562862B1 (ko) 2013-09-30 2013-09-30 전자셔틀 메커니즘을 이용한 xor 논리회로

Country Status (1)

Country Link
KR (1) KR101562862B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100653083B1 (ko) * 2004-12-27 2006-12-01 삼성전자주식회사 Ｒｆ 스위치
KR100961723B1 (ko) * 2008-02-18 2010-06-10 이화여자대학교 산학협력단 스핀 토크 변환을 이용한 자기터널접합 소자를 사용한ｘｏｒ 논리 연산장치
US20110248903A1 (en) * 2010-04-08 2011-10-13 Blick Robert H Coupled electron shuttle providing electrical rectification

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100653083B1 (ko) * 2004-12-27 2006-12-01 삼성전자주식회사 Ｒｆ 스위치
KR100961723B1 (ko) * 2008-02-18 2010-06-10 이화여자대학교 산학협력단 스핀 토크 변환을 이용한 자기터널접합 소자를 사용한ｘｏｒ 논리 연산장치
US20110248903A1 (en) * 2010-04-08 2011-10-13 Blick Robert H Coupled electron shuttle providing electrical rectification

Also Published As

Publication number Publication date
KR20150038768A (ko) 2015-04-09

Similar Documents

Publication Publication Date Title
US10929769B2 (en) Electronic circuit for control or coupling of single charges or spins and methods therefor
US10964824B2 (en) Two-dimensional electrostrictive field effect transistor (2D-EFET)
Karmakar et al. Nano-electronics and spintronics with nanoparticles
DE112013006479B4 (de) Mechanische Schaltvorrichtung auf Nanodrahtbasis
US10312342B2 (en) NEMS devices with series ferroelectric negative capacitor
Cottet et al. Spin quantum bit with ferromagnetic contacts for circuit QED
Pfeffer et al. Logical stochastic resonance with a coulomb-coupled quantum-dot rectifier
Hutin et al. Si CMOS platform for quantum information processing
Pan et al. Resonant tunneling based graphene quantum dot memristors
CN114424346A (zh) 具有用于更长距离的单电子移动的带装置的构件
KR101562862B1 (ko) 전자셔틀 메커니즘을 이용한 xor 논리회로
KR102103603B1 (ko) 에너지-필터링된 냉전자 디바이스 및 방법
Abd Rahman et al. Boolean logic gates utilizing GaAs three-branch nanowire junctions controlled by Schottky wrap gates
JPH07161965A (ja) 半導体装置及び多値論理回路
Takahashi et al. Development of silicon single-electron devices
JP4704802B2 (ja) 単電子トランジスタ
Kaizawa et al. Single-electron device with Si nanodot array and multiple input gates
JP4648061B2 (ja) 電界変調型単電子トランジスタ
Kim et al. A single electron nanomechanical Y-switch
Adesina Phase Noise Analyses and Measurements in the Hybrid Memristor-CMOS Phase-Locked Loop Design and Devices Beyond Bulk CMOS
Prati Single electron effects in silicon quantum devices
Dongale et al. Shifting towards nanoelectronics: A device level overview
Weis Single-electron devices
Bourdet et al. All-Electrical Control of an Electron Spin/Valley Quantum Bit in SOI CMOS Technology
Crippa et al. Capacitance Spectroscopy in Single-Charge Devices

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 4