KR101555480B1 - Method for interleaving between rectifier and inverter for neutral harmonic current reduction of ups - Google Patents
Method for interleaving between rectifier and inverter for neutral harmonic current reduction of ups Download PDFInfo
- Publication number
- KR101555480B1 KR101555480B1 KR1020150027116A KR20150027116A KR101555480B1 KR 101555480 B1 KR101555480 B1 KR 101555480B1 KR 1020150027116 A KR1020150027116 A KR 1020150027116A KR 20150027116 A KR20150027116 A KR 20150027116A KR 101555480 B1 KR101555480 B1 KR 101555480B1
- Authority
- KR
- South Korea
- Prior art keywords
- inverter
- pwm
- counter value
- signal processing
- pwm counter
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/12—Arrangements for reducing harmonics from ac input or output
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
- H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
- H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/14—Arrangements for reducing ripples from dc input or output
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Business, Economics & Management (AREA)
- Emergency Management (AREA)
- Inverter Devices (AREA)
Abstract
Description
본 발명은 무변압기형 이중변환 방식 무정전 전원장치의 중성선 고조파전류 저감을 위한 정류기 및 인버터의 인터리빙 방법에 관한 것으로서, 더욱 상세하게는 정류부 및 인버터 동작시 발생하는 중성선 고조파 전류를 저감시키고, 직류 콘덴서로 유입되는 리플 전류를 줄이는 방법에 관한 것이다. The present invention relates to a rectifier and an inverter interleaving method for reducing a neutral line harmonic current of a transformer-type double conversion type uninterruptible power supply. More particularly, the present invention relates to a rectifier and an inverter interleaving method for reducing a neutral line harmonic current generated during operation of a rectifier and an inverter, To a method for reducing the ripple current flowing therethrough.
불시의 전원이상에도 중단되어서는 안되는 산업용 첨단 장비 및 의료기기와, 컴퓨터, 금융 및 사무용 기기 등의 디지털 정보 처리기기의 사용이 증가하면서, 이러한 장비에 항상 안정된 무정전의 전원을 공급하는 무정전 전원장치(Uninterruptible Power System: UPS)의 사용이 증가하고 있다. As the use of high-tech industrial equipment and medical equipment that should not be interrupted even by unexpected power supply and digital information processing equipment such as computer, financial and office equipment has increased, uninterruptible power supply (UPS) which always supplies stable uninterruptible power to such equipment Uninterruptible Power System (UPS).
특히, IT 산업의 발전으로 말미암아 각종 데이터 서비스를 위하여 많은 수량의 서버를 한 곳에 설치하여 운영하는 데이터 센터가 늘어나고 있으며, 이곳에는 서버들에 안정된 무정전의 전원을 공급하기 위한 대용량의 UPS 시스템이 설치되어 연중 무휴로 운영되고 있는 상황이다. In particular, due to the development of the IT industry, data centers are increasingly being installed and operated in a large number of servers for various data services. A large-capacity UPS system is installed to supply stable uninterruptible power to the servers It is operating 24/7.
무정전 전원장치는 Passive-Standby, Line-Interactive, Double-Conversion(이중변환) 방식으로 대분되며, 이중에서 이중변환 방식은 가장 신뢰성이 높은 방식으로 중대용량 UPS의 대부분은 이중변환 방식을 채택하고 있다. Uninterruptible power supplies are divided into Passive-Standby, Line-Interactive, and Double-Conversion types. Dual conversion is the most reliable method.
이러한 이중변환 방식은 정류부 및 인버터부로 구성되어, 평상시에는 상용 교류전원을 정류부에서 직류 전원으로 변환하여 축전지를 충전하고, 인버터부에 공급하며 인버터부에서는 직류 전원을 다시 안정된 교류전원으로 변환하여 부하에 공급하는 방식이다. 정류부에서 교류에서 직류로 인버터부에서 직류에서 교류로 2번 변환이 되기 때문에 이중변환 방식으로 불려진다. 또한, 최근의 이중변환 방식 UPS는 고효율화 및 소형화에 대한 이슈로 내부에 변압기를 사용하지 않는 무변압기형이 많이 사용되고 있다.This double conversion system is composed of a rectifying unit and an inverter unit. In normal operation, the commercial AC power is converted from a rectifying unit to a DC power to charge the battery and supply to the inverter unit. In the inverter unit, the DC power is again converted into a stable AC power, It is a way to supply. In the rectification part, it is called double conversion method because it converts from AC to DC into 2 times from DC to AC in the inverter part. In addition, the recent dual conversion type UPS is a non-transformer type in which a transformer is not used in the inside, because it is an issue of high efficiency and miniaturization.
그러나, 무변압기형 이중변환 방식 UPS는 2번의 전력변환 과정을 거쳐 부하에 전원을 공급하게 되므로 전력변환시 적지 않은 손실이 발생할 뿐만 아니라, 정류부 전력변환시 발생하는 고조파전류와 인버터 전력변환시 발생하는 고조파 전류가 중성선에서 합산되어 중성선 고조파전류가 커지므로 내부 노이즈가 증가하고 콘덴서류의 수명이 단축되는 등의 문제점을 가지고 있다. However, since the transformer-type double-conversion UPS supplies power to the load through two power conversion processes, not only a harmful loss occurs at the time of power conversion, but also the harmonic current generated at the rectifier power conversion and the harmonic current generated at the inverter power conversion And the harmonic current of the neutral line is increased due to the addition at the neutral line, so that the internal noise is increased and the lifetime of the capacitor is shortened.
따라서, 기존의 UPS 제조사들은 UPS 제조시 내부 노이즈 감소를 위한 노이즈 필터를 장착하고 있으며, UPS 운용중 일정 년한이 경과하면 콘덴서류를 교체하여 사용할 것을 권고하고 있다.Therefore, existing UPS manufacturers are installing noise filters to reduce internal noise during UPS manufacture, and it is recommended that capacitors should be replaced after some years of UPS operation.
한편, 무정전 전원장치와 관련해서는, 한국등록특허 제10-0902939호(이하, '선행문헌') 외에 다수 등록 및 공개되어 있다.Meanwhile, in relation to the uninterruptible power supply unit, there are many registered and disclosed in addition to Korean Patent No. 10-0902939 (hereinafter referred to as "prior art document").
상기한 선행문헌을 포함한 무변압기형 이중변환 방식 무정전 전원장치는 정류부와 인버터에 모두 IGBT 소자를 사용하고 펄스폭 변조(Pulse Width Modulation : PWM) 방식을 이용하여 전력을 변환하는 방법을 사용하고 있으며, 전력변환부 구성은 도 1 에 도시된 바와 같다.The non-transformer type double conversion type uninterruptible power supply including the above-mentioned prior art uses an IGBT element for both the rectification part and the inverter and a power conversion method using pulse width modulation (PWM) The configuration of the power conversion section is as shown in Fig.
정류부에서 입력 교류 전원을 직류 전원으로 변환하는 과정에서 발생하는 각상의 고조파 전류는 각상의 입력 필터 콘덴서에 흡수되어 입력 필터 콘덴서와 연결된 중성선으로 흐르게 되며, 인버터에서 직류 전원을 출력 교류 전원으로 변환하는 과정에서 발생하는 각 상의 고조파 전류도 각 상의 출력 필터 콘덴서에 흡수되어 출력 필터 콘덴서와 연결된 중성선으로 흐르게 된다.The harmonic current of each phase that occurs in the process of converting the input AC power to the DC power at the rectifying part is absorbed by the input filter capacitor of each phase and flows to the neutral line connected to the input filter capacitor. Inverter converts the DC power to the output AC power Is also absorbed by the output filter capacitor of each phase and flows to the neutral line connected to the output filter capacitor.
따라서, 정류부에서 발생한 고조파 전류와 인버터에서 발생한 고조파 전류는 중성선에서 합산되며, 이는 중성선과 연결된 직류 콘덴서로 유입되어 직류 콘덴서 리플 전류로도 작용한다. 이러한 직류 콘덴서 리플 전류는 직류 콘덴서 내부 발열을 유발하며 직류 콘덴서의 수명을 단축시키는 요인이 된다.Therefore, the harmonic current generated in the rectifying part and the harmonic current generated in the inverter are summed at the neutral line, which flows into the DC capacitor connected to the neutral line and also acts as the DC capacitor ripple current. Such a DC capacitor ripple current causes a heat generation inside the DC capacitor and shortens the life of the DC capacitor.
본 발명은 상기와 같은 문제점을 감안하여 안출된 것으로, 정류부 PWM 신호와 인버터 PWM 신호의 위상 차이를 180도의 일정한 위상으로 유지하도록 제어함으로써, 무변압기형 이중변환 방식 무정전 전원장치의 정류부 및 인버터 동작시 발생하는 중성선 고조파 전류를 저감시키고, 직류 콘덴서로 유입되는 리플 전류를 줄일 수 있는 방법을 제공함에 목적이 있다. SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and it is an object of the present invention to provide a rectifying unit and an inverter of a transformer type dual conversion type uninterruptible power supply unit, And a method for reducing a harmonic current of a neutral line to be generated and reducing a ripple current flowing into a DC capacitor.
이러한 기술적 과제를 달성하기 위한 본 발명은 정류부용 신호 처리부와 인버터용 신호 처리부를 GPIO 핀을 통해 연결하여, 무변압기형 이중변환 방식 무정전 전원장치의 정류부 PWM 신호 및 인버터 PWM 신호를 제어하는 정류기 및 인버터의 인터리빙 방법에 관한 것으로서, (a) 상기 정류부용 신호 처리부가 GPIO 핀을 출력으로 설정하고, 상기 인버터용 신호 처리부가 GPIO 핀을 입력으로 설정하는 과정; (b) 상기 정류부용 신호 처리부가 정류부용 PWM 카운터값이 0이 되는 시점에 GPIO 핀의 출력 신호를 변화시키는 과정; (c) 상기 인버터용 신호 처리부가 GPIO 핀을 이용하여 입력 신호가 low에서 high로 변화되는 시점을 검출하는 과정; (d) 상기 인버터용 신호 처리부가 GPIO핀을 통하여 검출된 정류부용 PWM 카운터값이 0이 되는 시점에서, 인버터용 PWM 카운터값을 환산하고, 환산된 인버터용 PWM 카운터값을 이용하여 인버터용 PWM 신호의 위상을 확인하는 과정; 및 (e) 상기 인버터용 신호 처리부가 환산된 인버터용 최종 PWM 카운터값을, 정류부 PWM 신호와 180도의 위상차를 가지게 하는 값과 비교하여, 인버터 스위칭 주파수 변경 여부를 결정하는 과정; 을 포함한다.According to an aspect of the present invention, there is provided a rectifier and an inverter for controlling a rectifier PWM signal and an inverter PWM signal of a transformer-type dual conversion uninterruptible power supply unit by connecting a signal processing unit for a rectifying unit and a signal processing unit for an inverter through GPIO pins. (A) setting the GPIO pin as an output to the signal processing unit for the rectifying unit and setting the GPIO pin as an input for the inverter signal processing unit; (b) changing the output signal of the GPIO pin at the time when the rectifying unit PWM counter value of the rectifying unit signal processing unit becomes 0; (c) detecting a time point at which the input signal changes from low to high using the GPIO pin of the inverter signal processing unit; (d) at the time when the rectifier PWM counter value detected by the inverter signal processing unit through the GPIO pin becomes 0, the inverter PWM counter value is converted, and the inverter PWM signal Checking the phase of the signal; And (e) comparing the final PWM counter value for the inverter converted by the signal processing unit for inverter with a value for making a phase difference of 180 degrees with the rectified part PWM signal, thereby determining whether or not the inverter switching frequency is changed; .
또한 상기 (d) 과정은, (d-1) 상기 인버터용 신호 처리부가 정류부용 PWM 카운터값이 0이 되는 시점에서, 인버터용 이전 PWM 카운터값과 인버터용 현재 PWM 카운터값을 비교하여 인버터용 최종 PWM 카운터값을 환산하는 단계; 및 (d-2) 상기 인버터용 신호 처리부가 환산된 최종 PWM 카운터값과 PWM 카운터값의 최대값의 비로서 인버터용 PWM 위상을 계산하는 단계; 를 포함하는 것을 특징으로 한다.The step (d) further includes the steps of: (d-1) comparing the previous PWM counter value for the inverter with the present PWM counter value for the inverter when the signal processing section for inverter has a rectifier PWM counter value of 0, Converting the PWM counter value; And (d-2) calculating a PWM phase for an inverter as a ratio of a final PWM counter value converted by the inverter signal processing unit and a maximum value of the PWM counter value; And a control unit.
또한 상기 (d-1) 단계에서, (d-1-1) 상기 인버터용 신호 처리부가 인버터용 이전 PWM 카운터값이 인버터용 현재 PWM 카운터값 보다 큰지 여부를 판단하는 단계; 및 (d-1-2) 상기 (d-1-1) 단계의 판단결과, 인버터용 이전 PWM 카운터값이 인버터용 현재 PWM 카운터값 보다 클 경우, 상기 인버터용 신호 처리부가 PWM 카운터값의 최대값과 인버터용 현재 PWM 카운터값의 차로부터 최종 PWM 카운터값을 환산하는 단계; 를 포함하는 것을 특징으로 한다.In the step (d-1), (d-1-1) determining whether the inverter signal processing unit previous PWM counter value for the inverter is greater than the current PWM counter value for the inverter; If the previous PWM counter value for the inverter is greater than the current PWM counter value for the inverter as a result of the determination in the step (d-1-1), the inverter signal processing unit outputs the maximum value of the PWM counter value Converting the final PWM counter value from the difference between the current PWM counter value for the inverter and the current PWM counter value for the inverter; And a control unit.
또한 (d-1-3) 상기 (d-1-1) 단계의 판단결과, 인버터용 이전 PWM 카운터값이 인버터용 현재 PWM 카운터값 보다 크지 않을 경우, 상기 인버터용 신호 처리부가 인버터용 현재 PWM 카운터값(PWM_CNT(n))을 최종 PWM 카운터값(PWM_CNT'(n))으로 환산하는 것을 특징으로 한다.If the previous PWM counter value for the inverter is not greater than the present PWM counter value for the inverter as a result of the (d-1-1) step (d-1-3), the inverter signal processing unit (N)) into a final PWM counter value (PWM_CNT '(n)).
또한 상기 (d-2) 단계에서, 상기 인버터용 신호 처리부가 환산된 최종 PWM 카운터값과 PWM 카운터값의 최대값의 비로서 인버터용 PWM 위상을 계산하는 것을 특징으로 한다. In the step (d-2), the PWM phase for the inverter is calculated as the ratio of the final PWM counter value converted by the inverter signal processing unit and the maximum value of the PWM counter value.
또한 상기 (e) 과정은, (e-1) 상기 인버터용 신호 처리부가 환산된 인버터용 최종 PWM 카운터값이, 정류부 PWM 신호와 180도의 위상차를 가지게 하는 값보다 작은지 여부를 판단하는 단계; (e-2) 상기 (e-1) 단계의 판단결과, 환산된 인버터용 최종 PWM 카운터값이, 정류부 PWM 신호와 180도의 위상차를 가지게 하는 값보다 작을 경우, 상기 인버터용 신호 처리부가 인버터 스위칭 주파수를 기준 스위칭 주파수 보다 크게 변경하는 단계; 및 (e-3) 상기 (e-1) 단계의 판단결과, 환산된 인버터용 최종 PWM 카운터값이, 정류부 PWM 신호와 180도의 위상차를 가지게 하는 값보다 클 경우, 상기 인버터용 신호 처리부가 인버터 스위칭 주파수를 기준 스위칭 주파수 보다 작게 변경하는 단계; 를 포함하는 것을 특징으로 한다.The step (e) may further include the steps of: (e-1) determining whether the final PWM counter value for the inverter converted by the inverter signal processing unit is smaller than a value for making a phase difference with the rectified part PWM signal by 180 degrees; (e-2) If the converted final PWM counter value for inverter is smaller than a value for making a phase difference of 180 degrees with the rectified part PWM signal as a result of the determination in step (e-1), the inverter signal processing part To a value greater than a reference switching frequency; And (e-3) if it is determined in step (e-1) that the converted final PWM counter value for the inverter is larger than a value that makes the phase difference with the rectified part PWM signal by 180 degrees, Changing a frequency to be smaller than a reference switching frequency; And a control unit.
그리고 (f) 상기 정류부용 신호 처리부에서 인버터용 신호 처리부로 신호 전달 시 발생하는 시간지연을 고려하여, 비교값에 보상값을 적용하는 단계; 를 포함하는 것을 특징으로 한다.And (f) applying a compensation value to the comparison value in consideration of a time delay occurring in signal transmission from the rectification section signal processing section to the inverter signal processing section; And a control unit.
상기와 같은 본 발명에 따르면, 무변압기형 이중변환 방식 무정전 전원장치의 정류부 및 인버터 동작시 발생하는 중성선 고조파 전류를 저감시킴으로써 무정전 전원장치 내부 노이즈를 감소시키고, 직류 콘덴서로 유입되는 리플 전류를 줄여 직류 콘덴서 수명을 증가시킴으로써 무정전 전원장치의 신뢰성을 증가시킬 수 있는 효과가 있다. As described above, according to the present invention, by reducing the neutral line harmonic current generated during the operation of the rectifying unit and the inverter of the transformerless double conversion type power unit, the internal noise of the uninterruptible power supply unit is reduced and the ripple current flowing into the DC capacitor is reduced, The reliability of the uninterruptible power supply can be increased by increasing the lifetime of the capacitor.
도 1 은 종래 무정전 전원장치의 전력변환부에 관한 구성도.
도 2 는 정류부 PWM 신호와 인버터 PWM 신호의 위상 차이에 따른 합산된 중성선 고조파 전류의 크기를 보이는 그래프.
도 3 은 본 발명에 따른 두 개의 신호 처리부를 이용하여 정류부와 인버터를 각각 제어하는 구성에 관한 블록도.
도 4 는 본 발명에 따른 무정전 전원장치의 중성선 고조파 전류 저감을 위한 정류기 및 인버터의 인터리빙 방법에 관한 전체 흐름도.
도 5 는 본 발명에 따른 정류부용 신호 처리부의 GPIO 핀의 출력 신호 변화에 따른 인버터용 신호 처리부의 입력 신호의 변화 시점 검출을 보이는 일예시도.
도 6 은 본 발명에 따른 인버터용 이전 PWM 카운터값과 인버터용 현재 PWM 카운터값 비교를 통한 인버터용 최종 PWM 카운터값을 환산 위한 흐름도.
도 7 은 본 발명에 따른 환산된 인버터용 최종 PWM 카운터값과, 정류부 PWM 신호와 180도의 위상차를 가지게 하는 값과의 비교를 통한 스위칭 주파수 변경을 보이는 일예시도.
도 8 은 본 발명에 따른 입력 필터 콘덴서 중성선 전류(정류부 고조파 전류), 출력 필터 콘덴서 중성선 전류(인버터 고조파 전류), 합산된 중성선 고조파 전류의 흐름을 보이기 위한 일예시도.
도 9 및 도 10 은 본 발명에 따른 각각 정류부 PWM 신호와 인버터 PWM 신호의 위상이 동일한 경우와, 180도 위상차를 가지는 전류의 파형을 시뮬레이션 프로그램을 통해 보이는 그래프.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a configuration diagram of a power conversion unit of a conventional uninterruptible power supply. FIG.
FIG. 2 is a graph showing the magnitude of the summed neutral line harmonic current according to the phase difference between the rectifier PWM signal and the inverter PWM signal.
3 is a block diagram of a configuration for controlling a rectifying section and an inverter using two signal processing sections according to the present invention, respectively.
FIG. 4 is an overall flowchart of a method of interrupting a rectifier and an inverter for reducing harmonic current of a neutral line in an uninterruptible power supply according to the present invention. FIG.
5 is a diagram illustrating an example of a change point detection of an input signal of an inverter signal processing unit according to an output signal change of a GPIO pin of a signal processing unit for a rectifying unit according to the present invention.
6 is a flow chart for converting the last PWM counter value for the inverter by comparing the previous PWM counter value for the inverter and the present PWM counter value for the inverter according to the present invention.
FIG. 7 is a diagram illustrating an example of switching frequency change by comparing a final PWM counter value for inverter converted according to the present invention and a value for making a phase difference of 180 degrees between a rectified portion PWM signal and a rectified PWM signal.
FIG. 8 is an exemplary diagram showing the flow of the input filter capacitor neutral line current (rectified part harmonic current), the output filter capacitor neutral line current (inverter harmonic current), and the summed neutral line harmonic current.
FIGS. 9 and 10 are graphs showing the case where the phases of the rectifier PWM signal and the inverter PWM signal are the same, and the waveform of the current having the 180-degree phase difference, respectively, through the simulation program.
본 발명의 구체적 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다. 이에 앞서 본 발명에 관련된 공지 기능 및 그 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 구체적인 설명을 생략하였음에 유의해야 할 것이다.Specific features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings. It is to be noted that the detailed description of known functions and constructions related to the present invention is omitted when it is determined that the gist of the present invention may be unnecessarily blurred.
이하, 첨부된 도면을 참조하여 본 발명을 상세하게 설명한다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will now be described in detail with reference to the accompanying drawings.
본 발명에 따른 무정전 전원장치의 중성선 고조파 전류 저감을 위한 정류기 및 인버터의 인터리빙 방법에 관하여 도 2 내지 도 10 을 참조하여 설명하면 다음과 같다.A rectifier for reducing the neutral line harmonic current and an interleaving method for the inverter of the uninterruptible power supply according to the present invention will be described with reference to FIG. 2 to FIG.
정류부 동작시 입력 필터 콘덴서를 통하여 중성선으로 흘러들어가는 전류와 인버터 동작시 출력 필터 콘덴서를 통하여 중성선으로 흘러들어가는 고조파 전류는 스위칭 주파수에 해당하는 성분이다. The current flowing into the neutral line through the input filter capacitor and the harmonic current flowing into the neutral line through the output filter capacitor during the inverter operation are components corresponding to the switching frequency in the operation of the rectifying section.
따라서, 정류부와 인버터를 동일 스위칭 주파수로 제어할 경우, 정류부 PWM 신호와 인버터 PWM 신호의 위상 차이에 따른 합산된 중성선 고조파 전류의 크기는 도 2 와 같이 약 180도의 위상 차이에서 최소가 된다.Therefore, when the rectifier section and the inverter are controlled to have the same switching frequency, the sum of the neutral line harmonic currents according to the phase difference between the rectifier section PWM signal and the inverter PWM signal becomes minimum at a phase difference of about 180 degrees as shown in FIG.
정류부 및 인버터 제어를 위한 PWM 신호는 신호 처리부(Digital Signal Processor: DSP)를 사용하여 발생시킨다. The PWM signal for controlling the rectification part and the inverter is generated by using a digital signal processor (DSP).
무변압기형 이중변환 방식 무정전 전원장치의 경우, 정류부 제어를 위한 PWM 신호들과 인버터 제어를 위한 PWM 신호들이 필요하다. In the case of a transformer type double conversion type uninterruptible power supply, PWM signals for rectifier control and PWM signals for inverter control are required.
이때, 하나의 신호 처리부(DSP)를 이용하여 정류부와 인버터 제어를 위한 PWM 신호들을 발생시킬 수도 있고, 두 개의 신호 처리부(DSP)를 이용하여 정류부와 인버터 제어를 위한 PWM 신호들을 각각 발생시킬 수도 있다. At this time, PWM signals for controlling the rectifying part and the inverter may be generated using one signal processor (DSP), and PWM signals for controlling the rectifying part and the inverter may be respectively generated using the two signal processing parts (DSP) .
부가적으로 필요한 PWM 신호들을 고려하여, 본 발명에서는 두 개의 신호 처리부(DSP)를 이용하여 정류부와 인버터 제어를 위한 PWM 신호들을 각각 발생시키는 방법을 사용하도록 한다.
In consideration of PWM signals that are additionally required, the present invention uses a method of generating PWM signals for controlling the rectification part and the inverter by using two signal processing parts (DSP).
두 개의 신호 처리부(DSP)를 이용하는 경우, 클록 주파수의 차이에 의하여 각 신호 처리부(DSP)에서 발생되는 PWM 신호의 위상차는 시간에 따라 변하게 된다. 따라서, 이를 보정하기 위하여 두 개의 신호 처리부(DSP)를 GPIO(General Purpose Input/Output) 핀을 이용하여 연결한다.When two signal processing units (DSP) are used, the phase difference of the PWM signal generated in each signal processing unit (DSP) due to the difference in clock frequency varies with time. Therefore, two signal processing units (DSP) are connected by using GPIO (General Purpose Input / Output) pin to correct this.
도 3 은 본 발명에 따른 두 개의 신호 처리부(DSP)(100, 100')를 이용하여 정류부(10)와 인버터(20)를 각각 제어하는 구성에 관한 블록도이며, 도 4 는 본 발명에 따른 무정전 전원장치의 중성선 고조파 전류 저감을 위한 정류기 및 인버터의 인터리빙 방법에 관한 전체 흐름도이다. 3 is a block diagram of a configuration for controlling the rectifying unit 10 and the inverter 20 using two signal processing units (DSP) 100 and 100 'according to the present invention. Fig. 2 is a general flowchart of a rectifier and an inverter interleaving method for reducing the harmonic current of the neutral line of the uninterruptible power supply. Fig.
도 3 에 도시된 바와 같이, 두 개의 신호 처리부(DSP)(100, 100')를 이용하여 정류부(10)와 인버터(20)를 각각 제어하며, 두 PWM 신호의 위상차이를 제어하기 위하여 두 개의 신호 처리부(DSP)(100, 100')간 GPIO 핀을 이용하여 연결하며(S10), 정류부용 신호 처리부(DSP)(100)는 GPIO 핀을 출력으로 설정하고, 인버터용 신호 처리부(DSP)(100')는 GPIO 핀을 입력으로 설정한다(S20). 3, in order to control the rectification part 10 and the inverter 20 using two signal processing parts (DSP) 100 and 100 ', respectively, and to control the phase difference between the two PWM signals, The signal processing unit (DSP) 100 for a rectifying unit sets the GPIO pin as an output, and the signal processing unit (DSP) 100 for the inverter 100 ') sets the GPIO pin as an input (S20).
즉, 정류부 PWM 신호와 인버터 PWM 신호를 인터리빙하기 위하여, 두 개의 신호 처리부(DSP)(100, 100')는 GPIO 핀을 통해 연결되며, 정류부용 신호 처리부(DSP)(100)의 출력신호는 GPIO 핀을 통해 인버터용 신호 처리부(DSP)(100')의 입력신호로 사용된다.
That is, the two signal processing units (DSP) 100 and 100 'are connected to each other via a GPIO pin in order to interleave the rectified PWM signal and the inverter PWM signal, and the output signal of the rectified signal processing unit (DSP) Is used as an input signal of a signal processing unit (DSP) 100 'for an inverter through a pin.
또한, 도 5 에 도시된 바와 같이 정류부용 신호 처리부(DSP)(100)는 정류부용 PWM 카운터값이 0이 되는 시점에 GPIO 핀의 출력 신호를 변화시키고(S30), 인버터용 신호 처리부(DSP)(100')는 GPIO 핀을 이용하여 입력 신호가 low에서 high로 변화되는 시점을 검출한다(S40).
5, the signal processing unit (DSP) 100 for the rectification part changes the output signal of the GPIO pin at the time when the PWM counter value for the rectification part becomes 0 (S30) (100 ') detects the point of time when the input signal changes from low to high using the GPIO pin (S40).
이후, 인버터용 신호 처리부(DSP)(100')는 GPIO핀을 통하여 검출된 정류부용 PWM 카운터값이 0이 되는 시점에서, 인버터용 PWM 카운터값을 환산하고, 환산된 인버터용 PWM 카운터값을 이용하여 인버터용 PWM 신호의 위상을 확인한다(S50). Then, the inverter signal processing unit (DSP) 100 'converts the PWM counter value for the inverter at the time when the rectified PWM counter value detected through the GPIO pin becomes 0, and uses the converted inverter PWM counter value And confirms the phase of the inverter PWM signal (S50).
구체적으로, PWM 카운터값은 0에서 최대값까지 증가하다가 다시 0으로 감소한다. 따라서, 인버터용 신호 처리부(DSP)(100')는 인버터용 PWM 신호의 위상이 0~180도 사이의 값인지 180~360도 사이의 값인지 판단하기 위하여, 정류부용 PWM 카운터값이 0이 되는 시점에서, 인버터용 이전 PWM 카운터값(PWM_CNT(n-1))과 인버터용 현재 PWM 카운터값(PWM_CNT(n))을 비교함으로써, 인버터용 최종 PWM 카운터값을 환산한다.Specifically, the PWM counter value increases from 0 to the maximum value, and then decreases to 0 again. Therefore, in order to determine whether the phase of the inverter PWM signal is between 0 and 180 degrees or between 180 and 360 degrees, the signal processor (DSP) 100 'for the inverter sets the PWM counter value for the rectifier unit to be 0 , The final PWM counter value for the inverter is converted by comparing the previous PWM counter value for inverter (PWM_CNT (n-1)) with the current PWM counter value for inverter (PWM_CNT (n)).
이때, 인버터용 신호 처리부(DSP)(100')는 도 6 에 도시된 바와 같이 인버터용 이전 PWM 카운터값(PWM_CNT(n-1))이 인버터용 현재 PWM 카운터값(PWM_CNT(n)) 보다 큰지 여부를 판단하고(S51), 판단결과, 인버터용 이전 PWM 카운터값(PWM_CNT(n-1))이 인버터용 현재 PWM 카운터값(PWM_CNT(n)) 보다 클 경우, [수식 1] 과 같이 PWM 카운터값의 최대값과 인버터용 현재 PWM 카운터값의 차로부터 최종 PWM 카운터값을 환산하며(S52), 인버터용 이전 PWM 카운터값(PWM_CNT(n-1))이 인버터용 현재 PWM 카운터값(PWM_CNT(n)) 보다 크지 않을 경우, 인버터용 현재 PWM 카운터값(PWM_CNT(n))을 최종 PWM 카운터값(PWM_CNT'(n))으로 환산한다(S53). At this time, the inverter signal processing unit (DSP) 100 'determines whether the previous PWM counter value PWM_CNT (n-1) for the inverter is larger than the current PWM counter value PWM_CNT (n) (N-1)) is greater than the current PWM counter value (PWM_CNT (n)) for the inverter as a result of the determination, it is determined whether or not the PWM counter (PWM_CNT (S52), the previous PWM counter value PWM_CNT (n-1) for the inverter is converted into the current PWM counter value PWM_CNT (n-1) for the inverter from the difference between the maximum value of the inverter current PWM counter value and the inverter current PWM counter value ), The current PWM counter value (PWM_CNT (n)) for the inverter is converted into the final PWM counter value (PWM_CNT '(n)) (S53).
[수식 1][Equation 1]
PWM_CNT'(n) = (PWM 카운터값의 최대값*2) - PWM_CNT(n) PWM_CNT '(n) = (maximum value of PWM counter value * 2) - PWM_CNT (n)
여기서, PWM_CNT'(n) : 최종 PWM 카운터값, PWM_CNT(n) : 현재 PWM 카운터값.Here, PWM_CNT '(n) is the final PWM counter value, and PWM_CNT (n) is the current PWM counter value.
또한, 인버터용 신호 처리부(DSP)(100')는 [수식 2] 와 같이, 환산된 최종 PWM 카운터값과 PWM 카운터값의 최대값의 비로서 인버터용 PWM 위상을 계산한다(S52). In addition, the inverter signal processing unit (DSP) 100 'calculates the inverter PWM phase as a ratio of the converted final PWM counter value and the maximum value of the PWM counter value (S52), as shown in [Expression 2].
[수식 2][Equation 2]
인버터용 PWM 위상 = 360*PWM_CNT'(n) / (PWM 카운터값의 최대값*2)
PWM phase for inverter = 360 * PWM_CNT '(n) / (maximum value of PWM counter value * 2)
이후, 인버터용 신호 처리부(DSP)(100')는 환산된 인버터용 최종 PWM 카운터값을, 정류부 PWM 신호와 180도의 위상차를 가지게 하는 값과 비교하여, 인버터 스위칭 주파수 변경 여부를 결정한다(S60). Subsequently, the inverter signal processing unit (DSP) 100 'compares the converted final PWM counter value for the inverter with a value for making a 180-degree phase difference with the rectified part PWM signal to determine whether to change the inverter switching frequency (S60) .
구체적으로, 환산된 인버터용 최종 PWM 카운터값이, 정류부 PWM 신호와 180도의 위상차를 가지게 하는 값(30)보다 작을 경우, 인버터용 신호 처리부(DSP)(100')는 도 7 의 (a) 에 도시된 바와 같이 인버터 스위칭 주파수를 기준 스위칭 주파수 보다 크게 변경하고, 정류부 PWM 신호와 180도의 위상차를 가지게 하는 값(30)보다 클 경우, 도 7 의 (b) 에 도시된 바와 같이 인버터 스위칭 주파수를 기준 스위칭 주파수 보다 작게 변경한다. Specifically, when the converted final PWM counter value for the inverter is smaller than the
또한, 환산된 인버터용 최종 PWM 카운터값이, 정류부 PWM 신호와 180도의 위상차를 가지게 하는 값(30)에서 허용범위 이내에 있을 경우, 인버터용 신호 처리부(DSP)(100')는 인버터 스위칭 주파수를 기준 스위칭 주파수로 사용한다. When the converted final PWM counter value for the inverter is within the permissible range from the
이때, 적절한 스위칭 주파수의 변경값은 기준 스위칭 주파수, 신호 처리부(DSP)의 종류 및 기타 요인에 의하여 달라질 수 있으며, 실험을 통하여 최적의 값으로 사용할 수 있다. At this time, the change value of the appropriate switching frequency may be changed depending on the reference switching frequency, the type of the signal processing unit (DSP), and other factors, and it can be used as an optimum value through experiments.
즉, 인버터용 신호 처리부(DSP)(100')에서 GPIO 핀의 입력 신호가 low에서 high로 변화되는 시점마다, 상술한 제S50 단계 내지 제S60 단계를 수행함으로써, 정류부 PWM 신호와 인버터 PWM 신호의 위상 차이를 180도의 일정한 위상으로 유지할 수 있다.
That is, by performing the above-described steps S50 to S60 for each time when the input signal of the GPIO pin is changed from low to high in the signal processor (DSP) 100 'for inverter, the rectifier PWM signal and the inverter PWM signal The phase difference can be maintained at a constant phase of 180 degrees.
한편, 인버터용 최종 PWM 카운터값을 정류부 PWM 신호와 180도의 위상차를 가지게 하는 값과 비교할 때, 정류부용 신호 처리부(DSP)(100)에서 인버터용 신호 처리부(DSP)(100')로 신호 전달 시 중간회로에 의하여 발생하는 시간지연을 고려하여, 정류부 PWM 신호와 180도의 위상차를 가지게 하는 값보다 조금 큰 값과 비교할 수 있도록 보상값을 적용할 수 있으며, 이 보상값 또는 실험을 통해 적절한 값으로 사용한다.
On the other hand, when the final PWM counter value for the inverter is compared with a value for making a phase difference of 180 degrees with the rectification part PWM signal, when signal is transmitted from the rectification part signal processing part (DSP) 100 to the inverter signal processing part (DSP) Considering the time delay caused by the intermediate circuit, the compensation value can be applied so that it can be compared with a value slightly larger than a value having a phase difference of 180 degrees with the rectification part PWM signal. do.
도 8 은 입력 필터 콘덴서 중성선 전류(정류부 고조파 전류)(40), 출력 필터 콘덴서 중성선 전류(인버터 고조파 전류)(50), 합산된 중성선 고조파 전류(60)의 흐름을 보이기 위한 일예시도이며, 도 9 및 도 10 은 각각 정류부 PWM 신호와 인버터 PWM 신호의 위상이 동일한 경우와, 180도 위상차를 가지는 전류의 파형을 시뮬레이션 프로그램을 통해 보이는 그래프이다.FIG. 8 is an example for showing the flow of the input filter capacitor neutral line (rectified part harmonic current) 40, the output filter capacitor neutral line current (inverter harmonic current) 50, and the summed neutral line harmonic current 60, 9 and 10 are graphs respectively showing the case where the phases of the rectification part PWM signal and the inverter PWM signal are the same and the waveform of the current having the 180 degree phase difference is shown through a simulation program.
도 10 에서와 같이, 본 발명에 따른 방법을 통해 정류부 PWM 신호와 인버터 PWM 신호의 위상 차이가 180도로 유지됨을 확인할 수 있다.
As shown in FIG. 10, it can be seen that the phase difference between the rectifier PWM signal and the inverter PWM signal is maintained at 180 degrees through the method according to the present invention.
이상으로 본 발명의 기술적 사상을 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 이와 같이 도시되고 설명된 그대로의 구성 및 작용에만 국한되는 것이 아니며, 기술적 사상의 범주를 일탈함이 없이 본 발명에 대해 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다. 따라서, 그러한 모든 적절한 변경 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다. While the present invention has been particularly shown and described with reference to preferred embodiments thereof, it will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. It will be appreciated by those skilled in the art that numerous changes and modifications may be made without departing from the invention. Accordingly, all such appropriate modifications and changes, and equivalents thereof, should be regarded as within the scope of the present invention.
100: 정류부용 신호 처리부 100': 인버터용 신호 처리부
10: 정류부 20: 인버터
30: 정류부 PWM 신호와 180도의 위상차를 가지게 하는 값
40: 정류부 고조파 전류 50: 인버터 고조파 전류
60: 합산된 중성선 고조파 전류100: Signal processing part for rectifying part 100 ': Signal processing part for inverter
10: rectification part 20: inverter
30: Value that makes the phase difference with the PWM signal of the rectifying part 180 degrees
40: Harmonic current of the rectification part 50: Inverter harmonic current
60: Summed neutral line harmonic current
Claims (9)
(a) 상기 정류부용 신호 처리부가 GPIO 핀을 출력으로 설정하고, 상기 인버터용 신호 처리부가 GPIO 핀을 입력으로 설정하는 과정;
(b) 상기 정류부용 신호 처리부가 정류부용 PWM 카운터값이 0이 되는 시점에 GPIO 핀의 출력 신호를 변화시키는 과정;
(c) 상기 인버터용 신호 처리부가 GPIO 핀을 이용하여 입력 신호가 low에서 high로 변화되는 시점을 검출하는 과정;
(d) 상기 인버터용 신호 처리부가 GPIO핀을 통하여 검출된 정류부용 PWM 카운터값이 0이 되는 시점에서, 인버터용 PWM 카운터값을 환산하고, 환산된 인버터용 PWM 카운터값을 이용하여 인버터용 PWM 신호의 위상을 확인하는 과정; 및
(e) 상기 인버터용 신호 처리부가 환산된 인버터용 최종 PWM 카운터값을, 정류부 PWM 신호와 180도의 위상차를 가지게 하는 값과 비교하여, 인버터 스위칭 주파수 변경 여부를 결정하는 과정; 을 포함하는 무정전 전원장치의 중성선 고조파 전류 저감을 위한 정류기 및 인버터의 인터리빙 방법.
There is provided a method of controlling a rectifier PWM signal and an inverter PWM signal of a transformer type double conversion type uninterruptible power supply unit by connecting a rectification part signal processing part and an inverter signal processing part through a GPIO pin,
(a) setting the GPIO pin as an output and setting the GPIO pin as an input for the inverter signal processing unit;
(b) changing the output signal of the GPIO pin at the time when the rectifying unit PWM counter value of the rectifying unit signal processing unit becomes 0;
(c) detecting a time point at which the input signal changes from low to high using the GPIO pin of the inverter signal processing unit;
(d) at the time when the rectifier PWM counter value detected by the inverter signal processing unit through the GPIO pin becomes 0, the inverter PWM counter value is converted, and the inverter PWM signal Checking the phase of the signal; And
(e) comparing the final PWM counter value for the inverter converted by the signal processing unit for inverter with a value for making a phase difference of 180 degrees with the rectified part PWM signal to determine whether to change the inverter switching frequency; A rectifier and an inverter interleaving method for reducing the harmonic current of the neutral line of the UPS.
상기 (d) 과정은,
(d-1) 상기 인버터용 신호 처리부가 정류부용 PWM 카운터값이 0이 되는 시점에서, 인버터용 이전 PWM 카운터값과 인버터용 현재 PWM 카운터값을 비교하여 인버터용 최종 PWM 카운터값을 환산하는 단계; 및
(d-2) 상기 인버터용 신호 처리부가 환산된 최종 PWM 카운터값과 PWM 카운터값의 최대값의 비로서 인버터용 PWM 위상을 계산하는 단계; 를 포함하는 것을 특징으로 하는 무정전 전원장치의 중성선 고조파 전류 저감을 위한 정류기 및 인버터의 인터리빙 방법.
The method according to claim 1,
The step (d)
(d-1) comparing the previous PWM counter value for inverter with the current PWM counter value for inverter at the time when the inverted PWM counter value of the inverter signal processing unit becomes 0, and converting the final PWM counter value for inverter; And
(d-2) calculating a PWM phase for the inverter as a ratio of the final PWM counter value converted by the inverter signal processing unit and the maximum value of the PWM counter value; And an inverter for intermittently switching the rectifier and the inverter to reduce the neutral line harmonic current of the uninterruptible power supply.
상기 (d-1) 단계에서,
(d-1-1) 상기 인버터용 신호 처리부가 인버터용 이전 PWM 카운터값이 인버터용 현재 PWM 카운터값 보다 큰지 여부를 판단하는 단계; 및
(d-1-2) 상기 (d-1-1) 단계의 판단결과, 인버터용 이전 PWM 카운터값이 인버터용 현재 PWM 카운터값 보다 클 경우, 상기 인버터용 신호 처리부가 PWM 카운터값의 최대값과 인버터용 현재 PWM 카운터값의 차로부터 최종 PWM 카운터값을 환산하는 단계; 를 포함하는 것을 특징으로 하는 무정전 전원장치의 중성선 고조파 전류 저감을 위한 정류기 및 인버터의 인터리빙 방법.
3. The method of claim 2,
In the step (d-1)
(d-1-1) determining whether the inverter signal processing unit previous PWM counter value for the inverter is greater than the current PWM counter value for the inverter; And
If the previous PWM counter value for the inverter is greater than the present PWM counter value for the inverter as a result of the judgment in the step (d-1-1), the signal processor for inverter uses the maximum value of the PWM counter value Converting the final PWM counter value from the difference of the current PWM counter value for the inverter; And an inverter for intermittently switching the rectifier and the inverter to reduce the neutral line harmonic current of the uninterruptible power supply.
상기 (d-1-2) 단계에서,
상기 인버터용 신호 처리부가 [수식 1] 을 통해 최종 PWM 카운터값을 환산하는 것을 특징으로 하는 무정전 전원장치의 중성선 고조파 전류 저감을 위한 정류기 및 인버터의 인터리빙 방법.
[수식 1]
PWM_CNT'(n) = (PWM 카운터값의 최대값*2) - PWM_CNT(n)
여기서, PWM_CNT'(n) : 최종 PWM 카운터값, PWM_CNT(n) : 현재 PWM 카운터값.
The method of claim 3,
In the step (d-1-2)
Wherein the inverter signal processing unit converts the final PWM counter value through Equation (1). ≪ RTI ID = 0.0 > 11. < / RTI >
[Equation 1]
PWM_CNT '(n) = (maximum value of PWM counter value * 2) - PWM_CNT (n)
Here, PWM_CNT '(n) is the final PWM counter value, and PWM_CNT (n) is the current PWM counter value.
(d-1-3) 상기 (d-1-1) 단계의 판단결과, 인버터용 이전 PWM 카운터값이 인버터용 현재 PWM 카운터값 보다 크지 않을 경우, 상기 인버터용 신호 처리부가 인버터용 현재 PWM 카운터값(PWM_CNT(n))을 최종 PWM 카운터값(PWM_CNT'(n))으로 환산하는 것을 특징으로 하는 무정전 전원장치의 중성선 고조파 전류 저감을 위한 정류기 및 인버터의 인터리빙 방법.
The method of claim 3,
(d-1-3) If it is determined in step (d-1-1) that the previous PWM counter value for the inverter is not greater than the current PWM counter value for the inverter, (N) is converted into a final PWM counter value (PWM_CNT '(n)). The method for interleaving a rectifier and an inverter for reducing a neutral line harmonic current in an uninterruptible power supply unit.
상기 (d-2) 단계에서,
상기 인버터용 신호 처리부가 환산된 최종 PWM 카운터값과 PWM 카운터값의 최대값의 비로서 인버터용 PWM 위상을 계산하는 것을 특징으로 하는 무정전 전원장치의 중성선 고조파 전류 저감을 위한 정류기 및 인버터의 인터리빙 방법.
3. The method of claim 2,
In the step (d-2)
Wherein the PWM phase for the inverter is calculated as a ratio of the final PWM counter value converted by the inverter signal processing unit and the maximum value of the PWM counter value.
상기 (d-2) 단계에서,
상기 인버터용 신호 처리부가 [수식 2] 를 통해 인버터용 PWM 위상을 계산하는 것을 특징으로 하는 무정전 전원장치의 중성선 고조파 전류 저감을 위한 정류기 및 인버터의 인터리빙 방법.
[수식 2]
인버터용 PWM 위상 = 360*PWM_CNT'(n) / (PWM 카운터값의 최대값*2)
여기서, PWM_CNT'(n) : 최종 PWM 카운터값The method according to claim 6,
In the step (d-2)
Wherein the inverter signal processing unit calculates the PWM phase for the inverter through the equation (2). ≪ IMAGE >
[Equation 2]
PWM phase for inverter = 360 * PWM_CNT '(n) / (maximum value of PWM counter value * 2)
Here, PWM_CNT '(n): the final PWM counter value
상기 (e) 과정은,
(e-1) 상기 인버터용 신호 처리부가 환산된 인버터용 최종 PWM 카운터값이, 정류부 PWM 신호와 180도의 위상차를 가지게 하는 값보다 작은지 여부를 판단하는 단계;
(e-2) 상기 (e-1) 단계의 판단결과, 환산된 인버터용 최종 PWM 카운터값이, 정류부 PWM 신호와 180도의 위상차를 가지게 하는 값보다 작을 경우, 상기 인버터용 신호 처리부가 인버터 스위칭 주파수를 기준 스위칭 주파수 보다 크게 변경하는 단계; 및
(e-3) 상기 (e-1) 단계의 판단결과, 환산된 인버터용 최종 PWM 카운터값이, 정류부 PWM 신호와 180도의 위상차를 가지게 하는 값보다 클 경우, 상기 인버터용 신호 처리부가 인버터 스위칭 주파수를 기준 스위칭 주파수 보다 작게 변경하는 단계; 를 포함하는 것을 특징으로 하는 무정전 전원장치의 중성선 고조파 전류 저감을 위한 정류기 및 인버터의 인터리빙 방법.
The method according to claim 1,
The step (e)
(e-1) determining whether the final PWM counter value for the inverter converted by the inverter signal processing unit is smaller than a value for making a 180-degree phase difference with the rectified part PWM signal;
(e-2) If the converted final PWM counter value for inverter is smaller than a value for making a phase difference of 180 degrees with the rectified part PWM signal as a result of the determination in step (e-1), the inverter signal processing part To a value greater than a reference switching frequency; And
(e-3) If the converted final PWM counter value for the inverter is greater than the value for making the phase difference with the rectified part PWM signal by 180 degrees as a result of the determination in step (e-1), the inverter signal processing part To less than a reference switching frequency; And an inverter for intermittently switching the rectifier and the inverter to reduce the neutral line harmonic current of the uninterruptible power supply.
(f) 상기 정류부용 신호 처리부에서 인버터용 신호 처리부로 신호 전달 시 발생하는 시간지연을 고려하여, 비교값에 보상값을 적용하는 단계; 를 포함하는 것을 특징으로 하는 무정전 전원장치의 중성선 고조파 전류 저감을 위한 정류기 및 인버터의 인터리빙 방법.The method according to claim 1,
(f) applying a compensation value to the comparison value in consideration of a time delay occurring in signal transmission from the rectifying section signal processing section to the inverter signal processing section; And an inverter for intermittently switching the rectifier and the inverter to reduce the neutral line harmonic current of the uninterruptible power supply.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150027116A KR101555480B1 (en) | 2015-02-26 | 2015-02-26 | Method for interleaving between rectifier and inverter for neutral harmonic current reduction of ups |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150027116A KR101555480B1 (en) | 2015-02-26 | 2015-02-26 | Method for interleaving between rectifier and inverter for neutral harmonic current reduction of ups |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101555480B1 true KR101555480B1 (en) | 2015-09-25 |
Family
ID=54249046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150027116A KR101555480B1 (en) | 2015-02-26 | 2015-02-26 | Method for interleaving between rectifier and inverter for neutral harmonic current reduction of ups |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101555480B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102535451B1 (en) * | 2022-01-27 | 2023-05-30 | 주식회사 이온 | Control system for transformerless type ups apparatus capable of common battery operation |
| CN114189039B (en) * | 2021-11-08 | 2023-09-12 | 北京工业大学 | Intelligent double-backup power supply and power supply switching method for security equipment |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007259688A (en) | 2006-02-24 | 2007-10-04 | Fuji Electric Holdings Co Ltd | Three phase ac-ac conversion apparatus |
| JP2013198365A (en) | 2012-03-22 | 2013-09-30 | Toshiba Corp | Inverter and converter control device |
-
2015
- 2015-02-26 KR KR1020150027116A patent/KR101555480B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007259688A (en) | 2006-02-24 | 2007-10-04 | Fuji Electric Holdings Co Ltd | Three phase ac-ac conversion apparatus |
| JP2013198365A (en) | 2012-03-22 | 2013-09-30 | Toshiba Corp | Inverter and converter control device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114189039B (en) * | 2021-11-08 | 2023-09-12 | 北京工业大学 | Intelligent double-backup power supply and power supply switching method for security equipment |
| KR102535451B1 (en) * | 2022-01-27 | 2023-05-30 | 주식회사 이온 | Control system for transformerless type ups apparatus capable of common battery operation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5259077B2 (en) | Instantaneous voltage drop compensation circuit, power converter, instantaneous voltage drop compensation method, and instantaneous voltage drop compensation program | |
| US7906941B2 (en) | System and method for estimating input power for a power processing circuit | |
| JP6001587B2 (en) | Power converter | |
| JP2017112822A (en) | Power factor improvement converter and control method of the same | |
| JP2002101575A (en) | Uninterruptive power supply device | |
| US20110141783A1 (en) | Control of four-leg transformerless uninterruptible power supply | |
| JP7338189B2 (en) | power supply | |
| JP2015100244A (en) | Power-supply device | |
| US9553521B2 (en) | Power supply device and control method of power supply device | |
| KR101555480B1 (en) | Method for interleaving between rectifier and inverter for neutral harmonic current reduction of ups | |
| KR101345282B1 (en) | Power supply apparatus with low power in standby mode | |
| TW201418966A (en) | Powr supply apparatus applied in load system needing timing control | |
| KR20100136086A (en) | Uninterruptible dc power supply system | |
| JP2010288437A (en) | Control method for power converting device, uninterruptible power supply device, and parallel instantaneous-voltage-drop compensation device | |
| JP2019122157A (en) | Uninterruptible power supply device | |
| JP2010029039A (en) | Power factor improving converter | |
| JP2020080604A (en) | Power conversion device | |
| JP7499198B2 (en) | Power conversion device and abnormality detection method | |
| Ben Ali et al. | Design of an active front-end rectifier controller with an accurate estimation for the dynamic of its deadbeat current control loop | |
| JP2010110179A (en) | Rectifying circuit | |
| JP5873289B2 (en) | Power converter | |
| JP5378244B2 (en) | Power converter | |
| JP2014187742A (en) | Inverter device | |
| US11411508B2 (en) | Power conversion device and power conversion method | |
| KR101330639B1 (en) | Power supply apparatus with low power in standby mode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180827 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190808 Year of fee payment: 5 |