KR101554904B1 - 방열성능이 우수한 발광 다이오드 패키지의 제조방법 - Google Patents

방열성능이 우수한 발광 다이오드 패키지의 제조방법 Download PDF

Info

Publication number
KR101554904B1
KR101554904B1 KR1020130088494A KR20130088494A KR101554904B1 KR 101554904 B1 KR101554904 B1 KR 101554904B1 KR 1020130088494 A KR1020130088494 A KR 1020130088494A KR 20130088494 A KR20130088494 A KR 20130088494A KR 101554904 B1 KR101554904 B1 KR 101554904B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
phosphor
mixture layer
silicon
Prior art date
Application number
KR1020130088494A
Other languages
English (en)
Other versions
KR20150012680A (ko
Inventor
왕종민
김현민
김국회
정지훈
Original Assignee
주식회사지엘에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사지엘에스 filed Critical 주식회사지엘에스
Priority to KR1020130088494A priority Critical patent/KR101554904B1/ko
Publication of KR20150012680A publication Critical patent/KR20150012680A/ko
Application granted granted Critical
Publication of KR101554904B1 publication Critical patent/KR101554904B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명의 발광 다이오드 패키지의 제조방법은 기판; 상기 기판상에 실장되는 발광 다이오드 칩; 및 상기 발광 다이오드 칩에 도포되는 형광체와 실리콘의 혼합물층을 포함하는 발광 다이오드 패키지를 제조하는 방법에 있어서, 상기 형광체와 실리콘의 혼합물층은 경화될 때 용제의 휘발에 의해 상기 혼합물층의 두께가 경화 전보다 10% 이상 감소되는 것을 특징으로 한다.
상기 구성에 의해 본 발명은 경화에 의해 형광체와 실리콘의 혼합물층의 두께가 대폭 감소되므로 발광 다이오드 칩에서 발생되는 열이 얇게 형성된 상기 혼합물층을 통해 용이하게 방사될 수 있으므로 발광 다이오드 패키지의 온도를 감소시킬 수 있다.

Description

방열성능이 우수한 발광 다이오드 패키지의 제조방법{METHOD FOR MANUFACTURING A LIGHT EMITTING DIODE PACKAGE HAVING AN EXCELLENT HEAT DISSIPATION CAPABILITY}
본 발명은 발광 다이오드 패키지의 제조방법에 관한 것으로, 보다 구체적으로는 방열특성이 우수한 발광 다이오드 패키지의 제조방법에 관한 것이다.
발광 다이오드(Light Emitting Diode; LED)는 전류 인가에 의해 P-N 반도체 접합부에서 전자와 정공이 재결합할 때 빛을 발하는 반도체 발광 장치를 말한다. 발광 다이오드는 환경 친화적이고, 낮은 전압에서 구동되며, 수명이 긴 특성을 가지며, 종래에는 표시용 램프 등의 단순 정보표시에 주로 응용되어 왔다. 근래에는 산업기술의 발전, 특히 정보표시 기술과 반도체 기술의 발전으로 발광 다이오드는 디스플레이 분야, 조명 장치, 자동차 헤드램프, 프로젝터 등 다방면에 걸쳐서 사용되고 있다.
최근 발광 다이오드를 응용한 제품들의 기술적 과제는 발광 다이오드 제품의 발열로 인한 성능 저하 내지 제품수명 저하의 방지에 있으며, 발광 다이오드 패키지의 크기를 감소시키면서도 원활한 방열 구조를 갖도록 하는 기술에 대한 연구가 활발하게 진행되고 있다. 방열특성을 개선하기 위한 구조 내지 방법 중 하나로 널리 사용되는 것은 발광 다이오드 칩을 인쇄회로기판(printed circuit board)에 직접 실장하는 COB(Chip on Board)형 발광 다이오드 패키지 기술이다. COB형 발광 다이오드 패키지 기술은 칩에서 발생한 열이 빠져나가는 경로를 줄여 방열 효과를 증대시키고, 패키지 자체의 높이를 줄여 소형화가 가능하다.
COB형 발광 다이오드 패키지는 복수의 전극 패턴들이 구비된 하부 기판(예컨대 MCPCB) 상에 다이 접착제를 이용하여 실장된 발광 다이오드 칩을 포함할 수 있다. 상기 발광 다이오드 칩의 상부에는 발광 다이오드 칩으로부터 출사된 광의 파장을 변경시키는 형광체층이 다양한 방식으로 형성될 수 있다. 다시 말해서, COB형 발광 다이오드 패키지는 청색 발광 다이오드 칩에 의한 청색광과 황색 형광체층을 통과한 광의 혼합에 의해 백색광을 방출하도록 제조될 수 있다.
그러나, 이러한 COB형 발광 다이오드 패키지에서 발광 다이오드 칩에 형성된 형광체층은 발광 다이오드 패키지의 방열특성에 상당한 영향을 주기 때문에, 발광 다이오드 패키지를 조명 기구 내지 백라이트 유닛 등에 응용하고자 하는 경우, 발광 다이오드 패키지의 형광체층의 두께는 공정이 허용하는 범위내에서 가능한 한 얇게 도포되는 것이 바람직하다.
예를 들면, 한국공개특허공보 2009-0078912호는 베이스 기판; 중앙부에 캐비티가 형성되고 상기 베이스 기판상에 설치된 댐; 상기 베이스 기판상에 배치되고 상기 댐에 의해 둘러싸인 2 이상의 발광 다이오드 칩; 및 상기 캐비티에 충전된 형광체층을 포함하는 멀티 칩 발광 다이오드 패키지를 개시하고 있다. 상기 공개특허는 형광체층의 형성을 복수의 발광 다이오드 칩 배열 이후에 댐을 이용하여 실시함으로써 균일한 두께의 형광체층을 형성할 수 있는 효과가 있으나, 상기 형광체층의 두께의 감소에 의한 방열특성의 개선은 개시하고 있지 않다.
보다 구체적으로 또다른 종래기술인 COB형 발광 다이오드 패키지를 도면을 참조하면서 설명하기로 한다. 도 1은 COB형 발광 다이오드 패키지의 일례를 도시하고 있다. 도 1을 참조하면, COB형 발광 다이오드 패키지는 베이스 금속(10), 절연층(11), 배선층(12)을 포함하는 하부 기판과, 다이 접착제(14)에 의해 상기 하부 기판의 상부에 접착된 발광 다이오드 칩(1)과, 상기 방광 다이오드 칩(1) 및 배선(15)을 일체로 봉지하며 LED 칩(1)으로부터 출사되는 광의 파장을 변경시키는 형광체층(20)과, 상기 형광체층을 둘러싸는 댐(13)과, 상기 베이스 금속(10) 하부에 형성되어 발광 다이오드 칩에서 발생하는 열을 방사시키는 히트 싱크(16)를 포함할 수 있다.
상기 COB형 발광 다이오드 패키지는 예를 들어, 청색 발광 다이오드 칩(1)에 의한 청색광과, 상기 형광체층(20)을 통과한 광의 혼합에 의해 전체적으로 백색광을 출사시킬 수 있다. 그러나, 댐의 높이 정도로 두껍게 형성된 형광체층(20)의 존재로 인해 발광 다이오드에서 발생되는 열이 효율적으로 발산되지 못하는 문제가 발생할 수 있다.
본 발명은 상술한 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 그 목적은 발광 다이오드 칩의 상부에 형성되는 형광체와 실리콘의 혼합물층의 두께를 감소시켜 발광 다이오드 패키지의 방열성능을 개선하는 것이다.
상기 목적을 달성하기 위한 본 발명의 발광 다이오드 패키지의 제조방법은 기판; 상기 기판상에 실장되는 발광 다이오드 칩; 및 상기 발광 다이오드 칩에 도포되는 형광체와 실리콘의 혼합물층을 포함하는 발광 다이오드 패키지를 제조하는 방법에 있어서, 상기 형광체와 실리콘의 혼합물층은 경화될 때 용제인 단분자로 이루어진 고리형 실리콘 수지의 휘발에 의해 상기 혼합물층의 두께가 경화 전보다 10% 이상 감소되는 것을 특징으로 한다.
또한, 바람직하게는 상기 형광체와 실리콘의 혼합물층의 두께는 90% 이하로 감소될 수 있다.
또한, 바람직하게는 상기 기판상에 형성되고, 상기 발광 다이오드 칩을 둘러싸는 댐을 추가로 포함할 수 있다.
또한, 바람직하게는 상기 형광체와 실리콘의 혼합물층은 상기 댐 내부에 형성될 수 있다.
또한, 바람직하게는 상기 댐은 상기 형광체와 실리콘의 혼합물층이 도포되기 전에 형성될 수 있다.
또한, 바람직하게는 상기 댐은 디스펜서에 의해 형성될 수 있다.
또한, 바람직하게는 상기 형광체와 실리콘의 혼합물층은 디스펜서에 의해 형성될 수 있다.
본 발명은 경화에 의해 형광체와 실리콘의 혼합물층의 두께가 감소되므로 발광 다이오드 칩에서 발생되는 열이 얇게 형성된 상기 혼합물층을 통해 용이하게 방사될 수 있으므로 발광 다이오드 패키지의 온도를 감소시킬 수 있다.
본 발명은 상기 혼합물층으로 통해 효율적으로 열을 외부로 방사시킬 수 있으므로 발광 다이오드 패키지에 부착된 히트 싱크의 무게를 감소시킬 수 있다.
도 1은 종래기술에 따른 COB형 발광 다이오드 패키지의 단면도이다.
도 2는 본 발명에 따른 COB형 발광 다이오드 패키지의 사시도로서, 형광체와 실리콘 혼합물층이 경화되기 전의 상태를 도시한다.
도 3은 본 발명에 따른 COB형 발광 다이오드 패키지의 단면도로서, 형광체와 실리콘 혼합물층이 경화되기 전의 상태를 도시한다.
도 4는 본 발명에 따른 COB형 발광 다이오드 패키지의 단면도로서, 형광체와 실리콘 혼합물층이 경화된 후의 상태를 도시한다.
도 5(a)와 도 5(b)는 본 발명에 따른 COB형 발광 다이오드 패키지의 실사로서, 도 5(a)는 형광체와 실리콘 혼합물층의 경화 전 상태를 나타내고, 도 5(b)는 형광체와 실리콘 혼합물층의 경화 후의 상태를 나타낸다.
본 발명의 실시예에 있어서, 층, 영역, 패턴 또는 구조체들이 기판, 층, 영역, 패드 또는 패턴들의 "위" 또는 "아래"에 형성되는 것으로 기재되는 경우에 있어, "위" 또는 "아래"는 "직접" 또는 "다른 층을 개재하여" 형성되는 것을 포함하는 것으로 해석된다. 또한 위 또는 아래에 대한 기준은 도면을 기준으로 한다.
도면에서 각 구성요소의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시될 수 있다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것이 아님을 이해하여야 한다.
이하, 첨부된 도면을 참조하면서 본 발명에 따른 발광 다이오드 패키지에 대해 설명하기로 한다. 후술하는 실시예는 통상의 기술자에게 본 발명의 기술사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수 있다. 그리고, 도면들에 있어서, 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 2는 본 발명에 따른 COB형 발광 다이오드 패키지의 사시도로서, 형광체와 실리콘 혼합물층이 경화되기 전의 상태를 도시하며, 도 3은 본 발명에 따른 COB형 발광 다이오드 패키지의 단면도로서, 형광체와 실리콘 혼합물층이 경화되기 전의 상태를 도시한다.
도 2 및 도 3에 도시된 바와 같이, 본 발명에 따른 형광체와 실리콘 혼합물층이 경화되기 전의 COB형 발광 다이오드 패키지(100)는 인쇄회로기판(110)과, 상기 인쇄회로기판(110)상에 실장된 발광 다이오드 칩(140)과, 상기 발광 다이오드 칩(140)과 배선층(120)을 전기적으로 연결하는 와이어(150)와, 상기 발광 다이오드 칩(140)을 둘러싸는 댐(130)과, 상기 댐(130) 내부에 형성되고 상기 발광 다이오드 칩(140)을 도포하는 형광체와 실리콘의 혼합물층(160)과, 상기 인쇄회로기판(110)의 하부에 설치되어 상기 발광 다이오드 칩(140)에서 발생되는 열을 외부로 발산하는 히트 싱크(170)를 포함할 수 있다. 도 2 및 도 3은 설명의 편의를 위해 발광 다이오드 칩(140)이 하나인 것을 도시하고 있지만, 통상적으로 발광 다이오드 패키지는 복수개의 발광 다이오드 칩을 포함한다.
상기 인쇄회로기판(110)은 발광다이오드 칩(140)과 전기적으로 연결될 수 있는 전극 또는 전극 패턴을 포함하는 모든 종류의 기판을 포함한다. 또한, 본 발명에서는 청색광을 방출하는 발광 다이오드 칩(140)을 사용하였으나, 반드시 이에 한정되는 것은 아님에 주의하여야 한다. 상기 와이어(150)는 전기 전도성이 우수한 금을 사용하였으나, 필요에 따라 다른 금속을 사용할 수 있다. 또한, 상기 댐(130)은 그 내부에 도포될 형광체와 실리콘의 혼합물층(160)이 흘러내리지 않도록 하기 위해 형성되며, 통상적으로 점성이 큰 합성수지로 제조된다. 상기 댐(130)은 공정의 편의상 형광체와 실리콘의 혼합물층(160)의 도포 전에 형성되는 것이 바람직하다. 또한, 상기 댐(130)은 디스펜서에 의해 인쇄회로기판(110)상에 형성되어도 좋고, 미리 완성된 댐 구조물을 인쇄회로기판(110)상에 접착제로 부착하여도 좋다. 아울러, 상기 인쇄회로기판(110)의 하부에 설치되는 히트 싱크(heat sink, 170)는 상기 발광 다이오드 칩(140)에서 발생되는 열을 외부로 방출하는 기능을 하며, 무게와 경제성을 고려하여 알루미늄 또는 알루미늄 합금을 이용하여 제작되지만, 다른 금속 또는 합금을 이용하여 제작되어도 관계없다.
계속해서, 댐(130)의 내부 및 발광 다이오드 칩(140)에 도포되는 형광체와 실리콘 혼합물층(160)에 대해 설명하기로 한다. 일반적으로 시판되는 형광체로서는 YAG(일본 니치아), TAG(독일 오스람), 실리케이트(silicate) 및 설파이드(sulfide) 계열 등이 있다. 본 발명에서는 형광체로서 YAG 432를 사용하였다.
봉지재로서 실리콘 수지는 시판되는 실리콘 수지를 주제로서 사용하고, 경화될 때 휘발되는 용제로서 단분자로 이루어진 고리형 실리콘 수지를 사용하였다. 주제(용제 포함)와 경화제(용제 포함)는 그 비율을 중량비로 1 : 1로 혼합하고, 여기에 형광체를 혼합하여 형광체와 실리콘 혼합물을 제조하였다. 본 발명에서는 형광체와 실리콘(주제, 용제 및 경화제)의 비율을 중량비로 1 : 9로 혼합하였으나, 패키지의 형상이나 목표 색감에 따라 그 비율을 조정할 수 있다.
도 4는 본 발명에 따른 COB형 발광 다이오드 패키지의 단면도로서, 형광체와 실리콘 혼합물이 경화된 후의 상태를 도시하고 있다. 도 4에서 알 수 있는 바와 같이, 경화 후의 형광체와 실리콘의 혼합물층(160)은 그 두께가 감소되어 있는 것을 알 수 있다. 본 발명은 공정 조건에 따라 경화 후의 형광체와 실리콘의 혼합물층(160)의 두께를 달리할 수 있고, 특히 경화될 때 휘발되는 용제의 첨가량을 조절함으로써 상기 형광체와 실리콘의 혼합물층(160)의 두께를 조절할 수 있다.
본 발명은 상술한 바와 같이, 경화 후의 형광체와 실리콘의 혼합물층(160)의 두께를 얇게 함으로써 상기 혼합물층(160)을 통해 발산되는 열량을 최대로 하는 것이 목적이므로 경화 후의 형광체와 실리콘의 혼합물층(160)의 두께는 경화 전의 형광체와 실리콘의 혼합물층(160) 두께의 10% 내지 90%로 하는 것이 바람직하다. 경화 후의 형광체와 실리콘의 혼합물층(160)의 두께가 경화 전 두께의 90% 이상인 경우(다시 말해서, 경화에 의해 혼합물층(160)의 두께가 10% 미만으로 감소되는 경우) 방열특성의 개선의 효과가 적으므로 바람직하지 않다. 한편, 경화 후의 형광체와 실리콘의 혼합물층(160)의 두께는 얇을수록 방열성능이 개선되는 경향을 보이지만, 경화될 때 휘발되는 용제의 양을 고려한 공정상의 이유로 경화 후의 형광체와 혼합물층(160)의 두께는 경화 전 두께의 10%로 제한하는 것이 좋다.
계속해서 경화 조건 및 결과에 대해 설명하기로 한다. 상기 댐(130)의 내부에서 상기 발광 다이오드 칩(140)에 디스펜서로 도포된 형광체와 실리콘의 혼합물층(160)은 그 두께를 5mm로 하였고, 오븐에서 30분 동안 온도를 실온에서 160℃로 상승시키고, 160℃에서 2시간 동안 유지한 다음, 60분 동안 실온까지 감온하였다. 경화될 때 휘발되는 용제의 첨가량을 조절하여 경화 후 형광체와 실리콘의 혼합물층(160)의 두께가 경화 전 두께보다 10%, 30%, 50%, 70% 및 90% 감소된 혼합물층(160)을 얻었다.
이와 같이 경화에 의해 두께가 감소된 혼합물층(160) 샘플들과 종래기술에 따른 경화전후에 걸쳐 두께 변화가 없는 샘플을 포함하는 COB형 발광 다이오드 패키지의 발광면에서의 온도를 시간의 경과에 따라 측정한 결과를 표 1에 나타내었다. 시험조건은 각 샘플에 대해 560mA의 전류를 1 시간 동안 인가하는 것으로 하였다.

경화 후의 두께 감소율(%)
0
10
30
50
70
90

발광면의 온도(℃)
181.9
160.2
140.2
128.0
118.7
103.9
상기 표 1에서 두께 감소율이 0%인 것은 종래기술에 따른 COB형 발광 다이오드 패키지이고, 이의 발광면에서의 온도는 약 181.9℃ 이었다. 이에 반하여 두께 감소율이 10%인 본 발명에 따른 COB형 발광 다이오드 패키지의 발광면에서의 온도는 약 160.2℃ 이었고, 두께 감소율이 증가함에 따라 발광면의 온도도 점차적으로 감소하는 경향을 보였다. 상기 표 1에서는 표시하지 않았으나, 경화 후의 두께 감소율이 10% 미만인 경우 종래기술에 비해 온도의 감소폭이 작아 실제에 적용하기에는 부족한 것으로 판명되었다.
또한, 표 1에서 알 수 있는 바와 같이, 경화 전후에 걸쳐 두께 변화가 없는 종래기술에 비해 경화 후 10%의 두께가 감소된 본 발명의 경우 종래기술에 비해 약 11.9%의 온도 감소 효과가 입증되었다.
도 5(a)와 도 5(b)는 본 발명에 따른 COB형 발광 다이오드 패키지의 실사로서, 도 5(a)는 형광체와 실리콘 혼합물층의 경화 전 상태를 나타내고, 도 5(b)는 형광체와 실리콘의 혼합물층의 경화 후 두께가 90% 감소된 상태를 나타낸다. 도면에서 알 수 있는 바와 같이, 거의 댐(130)의 높이로 형성된 형광체와 실리콘 혼합물층(160)은 경화 후 복수의 발광 다이오드 칩(140)이 보일 정도로 그 두께가 상당히 감소된 것을 알 수 있다. 본 발명에서의 형광체와 실리콘의 혼합물층은 주제로서의 실리콘 수지와 용제로서 단분자로 이루어진 고리형 실리콘 수지에 경화제가 혼합된 형태이므로 경화될 때 주제인 실리콘 수지는 경화제와 반응하여 경화되고 용제는 경화에 참여하지 않고 휘발되어 두께가 감소된다.
본 발명은 COB형 발광 다이오드 패키지을 중심으로 기술하였지만, 본 발명은 표면 실장형 발광 다이오드 패키지에도 적용될 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서도 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
따라서, 상술한 실시예는 예시적인 것이며 한정적인 것이 아닌 것으로 이해되어야 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등물로부터 도출되는 모든 변경 또는 변형이 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 발광 다이오드 패키지
110 : 인쇄회로기판
120 : 배선층
130 : 댐(dam)
140 : 발광 다이오드 칩
150 : 와이어
160 : 형광층 피막 (형광체와 실리콘의 혼합물층)
170 : 히트 싱크

Claims (7)

  1. 기판; 상기 기판상에 실장되는 발광 다이오드 칩; 및 상기 발광 다이오드 칩에 도포되는 형광체와 실리콘의 혼합물층을 포함하는 발광 다이오드 패키지를 제조하는 방법에 있어서,
    상기 형광체와 실리콘의 혼합물층은 경화될 때 용제인 단분자로 이루어진 고리형 실리콘 수지의 휘발에 의해 상기 혼합물층의 두께가 경화 전보다 10% 이상 감소되는 발광 다이오드 패키지의 제조방법.
  2. 제 1 항에 있어서,
    상기 두께가 90% 이하로 감소되는 발광 다이오드 패키지의 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 기판상에 형성되고, 상기 발광 다이오드 칩을 둘러싸는 댐을 추가로 포함하는 발광 다이오드 패키지의 제조방법.
  4. 제 3 항에 있어서,
    상기 형광체와 실리콘의 혼합물층은 상기 댐 내부에 형성되는 발광 다이오드 패키지의 제조방법.
  5. 제 3 항에 있어서,
    상기 댐은 상기 형광체와 실리콘의 혼합물층이 도포되기 전에 형성되는 발광 다이오드 패키지의 제조방법.
  6. 제 3 항에 있어서,
    상기 댐은 디스펜서에 의해 형성되는 발광 다이오드 패키지의 제조방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 형광체와 실리콘의 혼합물층은 디스펜서에 의해 형성되는 발광 다이오드 패키지의 제조방법.
KR1020130088494A 2013-07-26 2013-07-26 방열성능이 우수한 발광 다이오드 패키지의 제조방법 KR101554904B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130088494A KR101554904B1 (ko) 2013-07-26 2013-07-26 방열성능이 우수한 발광 다이오드 패키지의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130088494A KR101554904B1 (ko) 2013-07-26 2013-07-26 방열성능이 우수한 발광 다이오드 패키지의 제조방법

Publications (2)

Publication Number Publication Date
KR20150012680A KR20150012680A (ko) 2015-02-04
KR101554904B1 true KR101554904B1 (ko) 2015-09-22

Family

ID=52488663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130088494A KR101554904B1 (ko) 2013-07-26 2013-07-26 방열성능이 우수한 발광 다이오드 패키지의 제조방법

Country Status (1)

Country Link
KR (1) KR101554904B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102211319B1 (ko) * 2019-09-11 2021-02-03 (주)솔라루체 Led 모듈

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013118284A (ja) * 2011-12-02 2013-06-13 Hitachi Appliances Inc 発光ダイオードモジュール

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013118284A (ja) * 2011-12-02 2013-06-13 Hitachi Appliances Inc 発光ダイオードモジュール

Also Published As

Publication number Publication date
KR20150012680A (ko) 2015-02-04

Similar Documents

Publication Publication Date Title
US10879435B2 (en) Light emitting diodes, components and related methods
US8803201B2 (en) Solid state lighting component package with reflective layer
US9287475B2 (en) Solid state lighting component package with reflective polymer matrix layer
US8735914B2 (en) Light emitting device having plural light-emitting sections with resin walls within resin frame
US8610135B2 (en) Substrate for mounting light-emitting elements, light-emitting device, and method for manufacturing same
US8197099B2 (en) Electronic component mounting module and electrical apparatus
JP2013191872A (ja) 発光素子パッケージ
KR20140118466A (ko) 발광 디바이스 및 이를 포함하는 조명장치
JP2008235680A (ja) 発光装置
JP5553722B2 (ja) 発光装置
JP2016171147A (ja) 発光装置および照明装置
JP6169829B2 (ja) 照明装置
KR101300138B1 (ko) 발광칩 패키지
KR101554904B1 (ko) 방열성능이 우수한 발광 다이오드 패키지의 제조방법
JP2011151248A (ja) 発光装置及び発光装置の製造方法
CN109075234B (zh) 发光装置及其制造方法
KR100954858B1 (ko) 고휘도 엘이디 패키지 및 그 제조 방법
US9780264B2 (en) Light-emitting element and the manufacturing method of the same
KR20140042187A (ko) 발광 장치
Hartmann et al. White LEDs and modules in chip-on-board technology for general lighting
JP2009076803A (ja) 発光モジュール及び発光装置
JP7476002B2 (ja) 発光装置
KR20130077058A (ko) 단차를 갖는 세라믹 ｌｅｄ 패키지 및 그 형성방법
JP2019091648A (ja) 調色ｌｅｄ照明装置および照明器具
JP6944494B2 (ja) 発光装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 5