KR101549138B1 - Light emitting diode - Google Patents

Light emitting diode Download PDF

Info

Publication number
KR101549138B1
KR101549138B1 KR1020130115697A KR20130115697A KR101549138B1 KR 101549138 B1 KR101549138 B1 KR 101549138B1 KR 1020130115697 A KR1020130115697 A KR 1020130115697A KR 20130115697 A KR20130115697 A KR 20130115697A KR 101549138 B1 KR101549138 B1 KR 101549138B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
type iii
nitride
layer
light emitting
Prior art date
Application number
KR1020130115697A
Other languages
Korean (ko)
Other versions
KR20150036839A (en
Inventor
김자연
백종협
주진우
정탁
이상헌
오화섭
권민기
박형조
Original Assignee
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원 filed Critical 한국광기술원
Priority to KR1020130115697A priority Critical patent/KR101549138B1/en
Publication of KR20150036839A publication Critical patent/KR20150036839A/en
Application granted granted Critical
Publication of KR101549138B1 publication Critical patent/KR101549138B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 기판, 상기 기판 상에 형성되는 반사 금속층, 상기 반사 금속층상에 형성되고, p-형 3족-질화물계 반도체층, n-형 3족-질화물계 반도체층 및 상기 p-형 3족-질화물계 반도체층과 n-형 3족-질화물계 반도체층사이에 형성된 활성층을 구비하는 적층체, 상기 적층체 상에 형성되는 투명 윈도우 부재 및 상기 p-형 3족-질화물계 반도체층 및 n-형 3족-질화물계 반도체층 중 하나에 전기적으로 연결된 패드부를 포함하는 발광 다이오드를 제공한다.The present invention relates to a semiconductor device comprising a substrate, a reflective metal layer formed on the substrate, a p-type III-nitride semiconductor layer, an n-type III-nitride semiconductor layer, and a p- -Type semiconductor layer and an active layer formed between the nitride-based semiconductor layer and the n-type III-nitride-based semiconductor layer, a transparent window member formed on the laminate, the p-type III- -Type semiconductor layer and a pads section electrically connected to one of the p-type III-nitride semiconductor layers.

Description

발광 다이오드{Light emitting diode}A light emitting diode

본 발명은 발광 다이오드에 관한 것으로 더 상세하게는 광추출 효율이 향상된 발광 다이오드 및 그 제조 방법에 관한 것이다.The present invention relates to a light emitting diode, and more particularly, to a light emitting diode having improved light extraction efficiency and a method of manufacturing the same.

일반적으로 질화갈륨(GaN) 등과 같은 Ⅲ족 원소의 질화물은 열적 안정성이 우수하고 직접천이형의 에너지 밴드(band) 구조를 가지므로, 최근 가시광선 및 자외선 영역의 발광소자용 물질로 많은 각광을 받고 있다. In general, nitrides of Group III elements such as gallium nitride (GaN) have excellent thermal stability and have a direct bandgap energy band structure. Therefore, recently, they are widely used as materials for light emitting devices in the visible and ultraviolet region have.

한편, 수직형 구조의 발광 다이오드는 수평형 구조의 발광 다이오드와 비교하여 전류분산 성능이 우수하고, 광추출 효율을 향상할 수 있다. On the other hand, the vertical type light emitting diode has better current dispersion performance than the horizontal type light emitting diode and can improve the light extraction efficiency.

그러나 이러한 수직형 구조의 발광 다이오드의 경우에도 발광 다이오드 내부에서 발생한 광 중 상당량이 발광 다이오드 내부에 갇히거나, 외부로 투과되면서 소정의 부분이 소멸되어 발광 다이오드의 광추출 효율을 향상하는데 한계가 있다.However, even in the case of such a vertically structured light emitting diode, a considerable amount of light generated in the light emitting diode is confined in the light emitting diode, or is transmitted to the outside, and a predetermined portion is extinguished, thereby limiting the light extraction efficiency of the light emitting diode.

본 발명은 광추출 효율을 용이하게 향상하는 발광 다이오드를 제공할 수 있다.The present invention can provide a light emitting diode that easily improves the light extraction efficiency.

본 발명의 일 실시예는 기판, 상기 기판 상에 형성되고 p-형 3족-질화물계 반도체층, n-형 3족-질화물계 반도체층 및 상기 p-형 3족-질화물계 반도체층과 n-형 3족-질화물계 반도체층사이에 형성된 활성층을 구비하는 적층체, 상기 적층체상에 형성되는 반사 금속층, 상기 적층체의 면 중 상기 기판을 향하는 면의 반대면과 대향하도록 배치된 투명 윈도우 부재 및 상기 p-형 3족-질화물계 반도체층 및 n-형 3족-질화물계 반도체층 중 하나에 전기적으로 연결된 패드부를 포함하는 발광 다이오드를 개시한다.One embodiment of the present invention is a semiconductor device comprising a substrate, a p-type III-nitride semiconductor layer, an n-type III-nitride semiconductor layer, and a p-type III- Type semiconductor layer, a reflective metal layer formed on the laminate, and a transparent window member arranged to face a surface of the surface of the laminate opposite to the surface facing the substrate, And a pad portion electrically connected to one of the p-type III-nitride semiconductor layer and the n-type III-nitride semiconductor layer.

본 실시예에 있어서 상기 적층체의 평면은 서로 인접한 측면들이 이루는 각이 90도 미만 또는 90도를 초과하도록 삼각형, 오각형, 육각형, 기타 사각형을 제외한 다각형 또는 원의 형태를 가질 수 있다.In this embodiment, the plane of the laminate may have a polygonal shape or a circle shape other than a triangle, a pentagon, a hexagon, and other squares so that the angle formed by adjacent sides is less than 90 degrees or more than 90 degrees.

본 실시예에 있어서 상기 투명 윈도우 부재는 유리, ZnO, GaN, 실리카, Sapphire, SiO2, SixNy, TiO2, ITO, 그래핀, 플라스틱 시트, PET 기판, PDMS(polydimethylsiloxane)또는 투명 유기 물질일 수 있다.In this embodiment, the transparent window member may be glass, ZnO, GaN, silica, Sapphire, SiO2, SixNy, TiO2, ITO, graphene, plastic sheet, PET substrate, polydimethylsiloxane or PDMS.

본 실시예에 있어서 상기 기판과 상기 적층체 사이에 배치되는 베이스 부재 및 상기 베이스 부재로부터 일 방향으로 돌출되어 상기 p-형 3족-질화물계 반도체층 및 상기 n-형 3족-질화물계 반도체층 중 상기 패드부와 전기적으로 연결되지 않는 층과 접하는 돌출 부재를 구비하는 전극부를 더 포함할 수 있다.In the present embodiment, a base member disposed between the substrate and the laminate body, and a base member protruding in one direction from the base member, the p-type III-nitride-based semiconductor layer and the n-type III- And a protruding member which is in contact with a layer not electrically connected to the pad unit.

본 실시예에 있어서 상기 활성층은 상기 돌출 부재가 관통하도록 형성된 비아홀을 구비하고, 상기 p-형 3족-질화물계 반도체층 및 상기 n-형 3족-질화물계 반도체층 중 상기 돌출 부재와 접하지 않는 층은 상기 돌출 부재가 관통하도록 형성된 비아홀을 구비할 수 있다.In the present embodiment, the active layer includes a via hole formed through the protruding member, and the p-type III-nitride semiconductor layer and the n-type III-nitride semiconductor layer are in contact with the protruding member Layer may include a via hole formed to penetrate the protruding member.

본 실시예에 있어서 상기 전극부 상면에 형성되고, 상기 활성층과 상기 전극부를 절연하도록 상기 활성층의 비아홀 내에 형성되고, 상기 p-형 3족-질화물계 반도체층 및 상기 n-형 3족-질화물계 반도체층 중 상기 돌출 부재와 접하지 않는 층의 비아홀 내에 형성되는 절연 부재를 더 포함할 수 있다.In the present embodiment, the p-type III-nitride semiconductor layer and the n-type III-nitride semiconductor layer are formed in the via hole of the active layer so as to isolate the active layer from the electrode portion, And an insulating member formed in a via hole of a layer of the semiconductor layer not in contact with the protruding member.

본 실시예에 있어서 상기 적층체와 상기 투명 윈도우 부재 사이에 배치된 un doped GaN층을 더 포함할 수 있다.In this embodiment, the un-doped GaN layer may be further disposed between the stack and the transparent window member.

본 발명에 관한 발광 다이오드는 광추출 효율을 용이하게 향상할 수 있다. The light emitting diode according to the present invention can easily improve the light extraction efficiency.

도 1은 본 발명의 일 실시예에 관한 발광 다이오드를 도시한 개략적인 사시도이다.
도 2는 도 1의 Ⅱ-Ⅱ선을 따라 절취한 단면도이다.
도 3 내지 도 5는 본 발명의 일 실시예에 관한 발광 다이오드의 광효율 향상 효과를 비교하기 위한 구체적인 도면들이다.
도 6은 본 발명의 다른 실시예에 관한 발광 다이오드를 도시한 개략적인 단면도이다.
도 7은 본 발명의 또 다른 실시예에 관한 발광 다이오드를 도시한 개략적인 단면도이다.1 is a schematic perspective view showing a light emitting diode according to an embodiment of the present invention.
2 is a cross-sectional view taken along the line II-II in FIG.
3 to 5 are specific views for comparing the light efficiency improvement effect of the light emitting diode according to the embodiment of the present invention.
6 is a schematic cross-sectional view showing a light emitting diode according to another embodiment of the present invention.
7 is a schematic cross-sectional view showing a light emitting diode according to another embodiment of the present invention.

이하 첨부된 도면들에 도시된 본 발명에 관한 실시예를 참조하여 본 발명의 구성 및 작용을 상세히 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

여기서 i) 첨부된 도면들에 도시된 형상, 크기, 비율, 각도, 개수, 동작 등은 개략적인 것으로 다소 변경될 수 있다. ii) 도면은 관찰자의 시선으로 도시되기 때문에 도면을 설명하는 방향이나 위치는 관찰자의 위치에 따라 다양하게 변경될 수 있다. iii) 도면 번호가 다르더라도 동일한 부분에 대해서는 동일한 도면 부호가 사용될 수 있다. iv) '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. v) 단수로 설명되는 경우 다수로도 해석될 수 있다. vi) 수치, 형상, 크기의 비교, 위치 관계 등이 '약', '실질적', '상대적' 등으로 설명되지 않아도 통상의 오차 범위가 포함되도록 해석된다. vii) '~후', '~전', '이어서', '그리고', '여기서', '후속하여' 등의 용어가 사용되더라도 시간적 위치를 한정하는 의미로 사용되지는 않는다. viii) '~상에', '~상부에' 등으로 두 부분의 위치 관계가 설명되는 경우 '바로'가 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 개재될 수도 있다. ix) 부분들이 '~또는', '및/또는' 으로 연결되는 경우 부분들 단독뿐만 아니라 조합도 포함되게 해석되나 '~또는 ~중 하나'로 연결되는 경우 부분들 단독으로만 해석된다. x) 도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. xi) 어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다. Here, i) the shape, size, ratio, angle, number, operation, etc. shown in the accompanying drawings are schematic and may be modified somewhat. ii) Since the figure is shown by the observer's line of sight, the direction and position of the figure can be variously changed depending on the position of the observer. iii) The same reference numerals can be used for the same parts even if the drawing numbers are different. iv) If 'include', 'have', 'done', etc. are used, other parts may be added unless '~ only' is used. v) can be interpreted in a plurality of cases as described in the singular. vi) Comparison of numerical values, shapes, sizes, and positional relations are interpreted to include normal error ranges even if they are not described as 'weak', 'substantial', or 'relative'. vii) The term 'after', 'before', 'after', 'and', 'here', 'following', etc. are used, but are not used to limit the temporal position. viii) If the positional relationship between two parts is described by 'on', 'on', etc., one or more other parts may be interposed between the two parts, unless 'right' is used. ix) When parts are connected by '~' or ',' and / or 'parts are interpreted to include not only singles but also combinations, x) In the drawings, the components may be exaggerated or reduced in size for convenience of explanation. For example, the size and thickness of each component shown in the drawings are arbitrarily shown for convenience of explanation, and thus the present invention is not necessarily limited to those shown in the drawings. xi) When certain embodiments are otherwise feasible, the specific process sequence may be performed differently from the sequence described. For example, two processes that are described in succession may be performed substantially concurrently, and may be performed in the reverse order of the order described.

도 1은 본 발명의 일 실시예에 관한 발광 다이오드를 도시한 개략적인 단면도이다.1 is a schematic cross-sectional view showing a light emitting diode according to an embodiment of the present invention.

도 1을 참조하면 본 실시예의 발광 다이오드(100)는 기판(101), 반사 금속층(110), p-형 3족-질화물계 반도체층(111), 활성층(112), n-형 3족-질화물계 반도체층(113), 투명 윈도우 부재(130) 및 패드부(140)를 포함한다.1, the light emitting diode 100 of the present embodiment includes a substrate 101, a reflective metal layer 110, a p-type III-nitride semiconductor layer 111, an active layer 112, an n-type III- A nitride-based semiconductor layer 113, a transparent window member 130, and a pad portion 140.

각각의 부재에 대하여 구체적으로 설명하기로 한다. 설명의 편의를 위하여 하부의 부재들 즉, 기판(101)부터 설명하기로 한다. 이는 제조 공정상의 순서가 아님은 명백하다. 즉 본 실시예의 발광 다이오드(100)는 다양한 방법 및 다양한 순서를 적용하여 제조가 가능하다.Each member will be described in detail. For convenience of explanation, the lower members, that is, the substrate 101 will be described. It is clear that this is not the order in the manufacturing process. That is, the light emitting diode 100 of the present embodiment can be manufactured by various methods and various procedures.

또한 도시하지 않았으나 발광 다이오드(100)를 제조하기 위하여 제조 중에는 존재하다가 최종 과정 또는 제조 중 일정 단계에서 제거되는 베이스 기판(미도시)를 포함하여 제조할 수 있음은 물론이다.Although not shown, it is also possible to manufacture a light emitting diode 100 including a base substrate (not shown) that exists during manufacturing and is removed at a final stage or at a constant stage during manufacture.

기판(101)은 사파이어 소재, Si, SiC, SiGe, GaAs, GaN 또는 ZnO를 함유할 수 있다. 또한 기판(101)은 다양한 금속 재질을 이용하여 형성할 수도 있는데, 예를들면 Cu, Mo, AlN, W. 또는 Cu-W합금을 이용할 수 있다.The substrate 101 may contain a sapphire material, Si, SiC, SiGe, GaAs, GaN or ZnO. Further, the substrate 101 may be formed using various metal materials. For example, Cu, Mo, AlN, W. or Cu-W alloy may be used.

본 실시예의 발광 다이오드 (100)는 n-형 3족-질화물계 반도체층(113), 활성층(112) 및 p-형 3족-질화물계 반도체층(111)이 차례로 적층된 형태를 구비한다. 또한, 도 1 및 도 2에 도시한 것과 같이 n-형 3족-질화물계 반도체층(113)상에 un-doped 질화물계 반도체층 (114)이 존재한다. un-doped 질화물계 반도체층 (114)은 경우에 따라서 생략될 수 있다. The light emitting diode 100 of this embodiment has a stacked structure in which an n-type III-nitride semiconductor layer 113, an active layer 112, and a p-type III-nitride semiconductor layer 111 are sequentially stacked. In addition, as shown in Figs. 1 and 2, an un-doped nitride-based semiconductor layer 114 is present on the n-type III-nitride-based semiconductor layer 113. The un-doped nitride based semiconductor layer 114 may be omitted in some cases.

구체적으로 각 부재에 대하여 설명한다.Specifically, each member will be described.

p-형 3족-질화물계 반도체층(111)은 다양한 재료를 함유할 수 있는데, 구체적인 예로서 GaN계열, 즉 2족 물질인 Mg 또는 Zn물질을 도핑하여 p형 AlxGayInzN(0 ≤ x, y, z ≤ 1)를 함유할 수 있다. The p-type III-nitride semiconductor layer 111 may contain various materials. As a specific example, a GaN-based material, that is, a Mg or Zn material that is a Group II material is doped to form a p-type Al x Ga y In z N 0? X, y, z? 1).

활성층(112)은 다양한 재료를 함유할 수 있는데, 구체적인 예로서 GaN계열, 즉 p형 AlxGayInzN(0 ≤ x, y, z ≤ 1)를 함유할 수 있고 장벽층 및 우물층을 적어도 하나 이상 포함하는 단일(또는 다중)양자 우물 구조를 구비할 수 있다.The active layer 112 may contain a variety of materials including, but not limited to, GaN-based materials, such as p-type Al x Ga y In z N (0 x, y, z 1) (Or multiple) quantum well structures including at least one or more quantum well structures.

n-형 3족-질화물계 반도체층(113)은 다양한 재료를 함유할 수 있는데, 구체적인 예로서 GaN계열, 즉 n형 AlxGayInzN(0 ≤ x, y, z ≤ 1)를 함유할 수 있고, 또한 n-형 3족-질화물계 반도체층(113)은 InGaN, GaN, AlInN, AlN, InN 또는 AlGaN를 함유할 수 있고, 질소 극성 표면(nitrogen-polar surface)을 갖는 질화물계층을 포함할 수 있고, 상기의 재료를 갖는 초격자(super lattice structure)층을 포함할 수도 있다.The n-type III-nitride semiconductor layer 113 may contain various materials. As a specific example, a GaN-based layer, that is, n-type Al x Ga y In z N (0? x, y, z? 1) Based semiconductor layer 113 may contain InGaN, GaN, AlInN, AlN, InN, or AlGaN, and may include a nitride layer having a nitrogen-polar surface And may include a super lattice structure layer having the above materials.

p-형 3족-질화물계 반도체층(111)상에 반사 금속층(110)이 위치한다. 이 때, 기판(101)과 반사 금속층(110)사이에는 본딩 금속층(102)이 위치한다. 본딩 금속층(102)은 기판(101)과 반사 금속층(110)이 안정적으로 결합하도록 배치된다. 물론, 본딩 금속층(102)은 필수 구성 요소가 아니므로 생략이 가능하다.The reflective metal layer 110 is located on the p-type III-nitride-based semiconductor layer 111. At this time, a bonding metal layer 102 is positioned between the substrate 101 and the reflective metal layer 110. The bonding metal layer 102 is disposed so that the substrate 101 and the reflective metal layer 110 are stably bonded. Of course, since the bonding metal layer 102 is not an essential component, it can be omitted.

반사 금속층(110)은 다양한 금속 재료를 이용하여 형성할 수 있는데, p-형 3족-질화물계 반도체층(111)와 오믹 콘택을 잘 형성하며반사율이 높은 재료를 포함하도록 형성하는 것이 바람직하다. 예를 들면 반사 금속층(110)은 Ti, Ni, Sn, Au, Pt, Pd, Cr, Al, Ag, Cu 및 Rh 로 이루어지는 군으로부터 선택된 하나 이상을 함유하도록 형성한다. The reflective metal layer 110 may be formed using a variety of metal materials. The reflective metal layer 110 may be formed to include a p-type III-nitride-based semiconductor layer 111 and a material having high reflectivity. For example, the reflective metal layer 110 is formed to contain at least one selected from the group consisting of Ti, Ni, Sn, Au, Pt, Pd, Cr, Al, Ag, Cu and Rh.

본 실시예에서 반사 금속층(110)은 p-형 전극이다. 그러나 본 발명은 이에 한정되지 않는다. 반사 금속층(110)상면과 접하도록 p-형 3족-질화물계 반도체층(111)대신 n-형 3족-질화물계 반도체층(113)이 형성되는 경우 반사 금속층(110)은 n-형 전극 기능을 할 수 있다. 또한 반사 금속층(110)은 발광 다이오드(100)내에서 발생한 광을 반사하여 광효율을 향상한다.In this embodiment, the reflective metal layer 110 is a p-type electrode. However, the present invention is not limited thereto. When the n-type III-nitride-based semiconductor layer 113 is formed in contact with the upper surface of the reflective metal layer 110 instead of the p-type III-nitride-based semiconductor layer 111, the reflective metal layer 110 is electrically connected to the n- Function. Also, the reflective metal layer 110 reflects light generated in the LED 100 to improve light efficiency.

패드부(140)는 전극으로서 본 실시예에서는 n형 전극일 수 있다. 패드부(140)는 n-형 3족-질화물계 반도체층(113)상면에 형성된다. 구체적으로 도 1 및 도 2에 도시한 것과 같이 n-형 3족-질화물계 반도체층(113)의 상면의 영역 중 투명 윈도우 부재(130)로 덮이지 않고 노출된 면에 패드부(140)가 형성된다. 또한, 전술한 것과 같이 선택적으로 un-doped 질화물계 반도체층 (114)이 형성되는 경우, n-형 3족-질화물계 반도체층(113)를 노출시키도록 un-doped 질화물계 반도체층 (114)의 적어도 일 영역을 제거한 후, 노출된 n-형 3족-질화물계 반도체층(113)상에 패드부(140)를 상에 형성할 수 있다.The pad portion 140 may be an n-type electrode in this embodiment as an electrode. The pad portion 140 is formed on the upper surface of the n-type III-nitride-based semiconductor layer 113. Specifically, as shown in FIGS. 1 and 2, a pad portion 140 is formed on the exposed surface of the upper surface of the n-type III-nitride semiconductor layer 113 without being covered with the transparent window member 130 . When the un-doped nitride based semiconductor layer 114 is selectively formed as described above, the un-doped nitride based semiconductor layer 114 is formed to expose the n-type III-nitride based semiconductor layer 113, Type semiconductor layer 113. The pad portion 140 may be formed on the exposed n-type III-nitride-based semiconductor layer 113 after removing at least one region of the n-type III-

이러한 패드부(140)의 배치를 위하여 투명 윈도우 부재(130)의 형성 방법은 다양할 수 있는데, 구체적인 예로서 투명 윈도우 부재(130)를 n-형 3족-질화물계 반도체층(113)상면의 전체 영역에 대응하도록 형성한 후에 원하는 영역을 식각하여 n-형 3족-질화물계 반도체층(113)상면의 일부를 노출하고 노출된 면에 패드부(140)를 형성할 수 있다. 또한 다른 예로서 n-형 3족-질화물계 반도체층(113)의 상면보다 작은 크기를 갖는 투명 윈도우 부재(130)를 미리 준비하여 n-형 3족-질화물계 반도체층(113)의 상면에 접합할 수 있다.As a concrete example, the transparent window member 130 may be formed on the upper surface of the n-type III-nitride semiconductor layer 113. The transparent window member 130 may be formed on the n- Type semiconductor layer 113 is formed to correspond to the entire region, and then a desired region is etched to expose a part of the upper surface of the n-type III-nitride semiconductor layer 113 and form the pad portion 140 on the exposed surface. As another example, a transparent window member 130 having a smaller size than the top surface of the n-type III-V nitride semiconductor layer 113 may be prepared in advance and may be formed on the top surface of the n- type III nitride semiconductor layer 113 Can be bonded.

패드부(140)는 다양한 도전물을 이용하여 형성할 수 있고, 예를 들면 Ti, Al, Ni, Cr, Cu, Pt, Rh, Pd 또는 Au를 함유할 수 있다. The pad portion 140 may be formed using various conductive materials, for example, Ti, Al, Ni, Cr, Cu, Pt, Rh, Pd or Au.

본 실시예에의 발광 다이오드(100)제조 시에는 일반적 수직형 발광 다이오드 제조 공정, 즉 p-형 3족-질화물계 반도체층(111)상에 반사 전극층(110)을 증착한 후 본딩 금속층(102) 및 배리어 금속층(미도시, 선택적 사용)을 증착한 후, 본딩 금속층(102)이 증착된 기판(101)에 에 wafer bonder등의 장비를 이용하여 열과 압력을 가해 접착한 후, un-doped 질화물계 반도체층 (114)의 일부를 제거하여 n-형 3족-질화물계 반도체층(113)상에 패드부(140)를 형성할 수 있다. In manufacturing the light emitting diode 100 of this embodiment, the reflective electrode layer 110 is deposited on the p-type III-nitride-based semiconductor layer 111 in the general vertical type LED manufacturing process, and then the bonding metal layer 102 ) And a barrier metal layer (not shown in the drawing, selectively used) are deposited. Then, the substrate 101 on which the bonding metal layer 102 is deposited is bonded by heat and pressure using a device such as a wafer bonder, The semiconductor layer 114 may be partially removed to form the pad portion 140 on the n-type III-nitride semiconductor layer 113.

또한, 후술하는 실시예에서 구체적인 설명을 생략하나 상기와 같은 제조 공정을 적용할 수 있음은 물론이다.It is needless to say that the detailed description is omitted in the following embodiments, but the manufacturing process as described above can be applied.

p-형 3족-질화물계 반도체층(111), 활성층(112) 및 n-형 3족-질화물계 반도체층(113)의 적층체 구조의 평면 형태는 사각형을 포함한 다각형이 되도록 한다p-형 3족-질화물계 반도체층(111), 활성층(112) 및 n-형 3족-질화물계 반도체층(113)의 적층체 구조의 평면 형태가 다각형이 되도록 하는 과정은 다양한 방법을 이용할 수 있다. 예를들면 p-형 3족-질화물계 반도체층(111), 활성층(112) 및 n-형 3족-질화물계 반도체층(113)을 에피택시와 같은 방법으로 성장 적층 시켜 예비 적층체를 형성하고 이러한 예비 적층체를 추후 공정 중 적절한 때에 가공하여 평면 형태를 다각형으로 형성할 수 있다. 또한 선택적인 다른 실시예로서 p-형 3족-질화물계 반도체층(111), 활성층(112) 및 n-형 3족-질화물계 반도체층(113)의 적층체의 평면 형태가 사각형이 되지 않도록 할 수도 있다. 즉 p-형 3족-질화물계 반도체층(111), 활성층(112) 및 n-형 3족-질화물계 반도체층(113)의 적층체는 복수의 측면들을 구비하는데, 서로 인접한 측면들로 이루어지는 각은 90도가 되지 않고, 90도 미만 또는 90도 초과하도록 형성한다. 그러므로 p-형 3족-질화물계 반도체층(111), 활성층(112) 및 n-형 3족-질화물계 반도체층(113)의 적층체의 평면 형태는 삼각형, 오각형, 육각형, 팔각형 기타 다각형 또는 원일 수 있다. The planar shape of the laminate structure of the p-type III-nitride semiconductor layer 111, the active layer 112, and the n-type III-nitride semiconductor layer 113 is a polygonal shape including a quadrangle. Various processes can be used to make the planar shape of the laminate structure of the III-nitride semiconductor layer 111, the active layer 112, and the n-type III-nitride semiconductor layer 113 to be polygonal. For example, a p-type III-nitride semiconductor layer 111, an active layer 112, and an n-type III-nitride semiconductor layer 113 are grown and laminated by a method such as epitaxy to form a preliminary laminate And the preliminary laminate can be processed at a later time in the process to form a polygonal planar shape. As another alternative embodiment, the planar shape of the laminate of the p-type III-nitride semiconductor layer 111, the active layer 112, and the n-type III-nitride semiconductor layer 113 may not be a rectangle You may. That is, the laminate of the p-type III-nitride semiconductor layer 111, the active layer 112, and the n-type III-nitride semiconductor layer 113 has a plurality of side surfaces, The angle does not become 90 degrees, it is formed to be less than 90 degrees or more than 90 degrees. Therefore, the planar shape of the laminate of the p-type III-nitride semiconductor layer 111, the active layer 112, and the n-type III-nitride semiconductor layer 113 may be triangular, pentagonal, hexagonal, It can be circle.

발광 다이오드(100)의 p-형 3족-질화물계 반도체층(111), 활성층(112) 및 n-형 3족-질화물계 반도체층(113)의 적층체의 측면들이 이루는 각이 90도, 즉 p-형 3족-질화물계 반도체층(111), 활성층(112) 및 n-형 3족-질화물계 반도체층(113)의 적층체의 평면 형태가 직사각형과 유사한 경우 발광 다이오드(100)내부에서 발생한 가시 광선 중 입사각이 임계각보다 큰 빛은 발광 다이오드(100)를 벗어나지 못하고 계속적으로 발광 다이오드(100)내에서 반사되어 발광 다이오드(100)의 광추출 효율이 감소한다. The angle formed by the side faces of the laminated body of the p-type III-nitride semiconductor layer 111, the active layer 112 and the n-type III-nitride semiconductor layer 113 of the light emitting diode 100 is 90 degrees, That is, when the plane shape of the stacked body of the p-type III-nitride semiconductor layer 111, the active layer 112, and the n-type III-nitride semiconductor layer 113 is similar to a rectangular shape, The light having an incident angle larger than the critical angle can not escape from the light emitting diode 100 and is continuously reflected in the light emitting diode 100 to reduce the light extraction efficiency of the light emitting diode 100.

그러나 본 실시예에서는 적어도 p-형 3족-질화물계 반도체층(111), 활성층(112) 및 n-형 3족-질화물계 반도체층(113)의 적층시 형성되는 복수의 측면들이 이루는 각이 90도 미만 또는 90도를 초과하게 되므로 발광 다이오드(100)내부에서 발생한 가시 광선이 발광 다이오드(100)내에 갇히지 않고 외부로 용이하게 추출되므로 발광 다이오드(100)의 광추출 효율이 향상된다.However, in this embodiment, at least the angle formed by the plurality of side faces formed when the p-type III-nitride semiconductor layer 111, the active layer 112 and the n-type III nitride semiconductor layer 113 are stacked The light extraction efficiency of the light emitting diode 100 can be improved because the visible light generated inside the light emitting diode 100 is extracted without being trapped in the light emitting diode 100 because the light emitting efficiency of the light emitting diode 100 is less than 90 degrees or more than 90 degrees.

투명 윈도우 부재(130)가 n-형 3족-질화물계 반도체층(113)상에 배치된다. n-형 3족-질화물계 반도체층(113)과 투명 윈도우 부재(130)는 접합층(135)에 의하여 접합되는데, 접합층(135)은 n-형 3족-질화물계 반도체층(113)과 투명 윈도우 부재(130)의 안정적인 접합을 확보할 수 있는 다양한 재질로 형성할 수 있다. A transparent window member 130 is disposed on the n-type III-nitride based semiconductor layer 113. The n-type III-nitride semiconductor layer 113 and the transparent window member 130 are bonded to each other by a bonding layer 135. The bonding layer 135 is formed of an n-type III- And the transparent window member 130 can be securely bonded to each other.

예를들면 접합층(135)은 투명 유기 물질을 포함할 수 있고, 또한 기타 접착 물질, 나노 내지 마이크로 미터 크기의 금속층을 포함한다. 이 때 이러한 재료를 테이프 형태로 사용할 수도 있다. 또한 접합층(135)은 투명 유기 물질을 함유하는 진공 그리스를 함유할 수 있다.For example, the bonding layer 135 may comprise a transparent organic material, and may also include other adhesive materials, metal layers of nanometer to micrometer size. At this time, these materials may be used in the form of a tape. The bonding layer 135 may also contain a vacuum grease containing a transparent organic material.

투명 윈도우 부재(130)는 가시 광선을 투과하도록 유리, ZnO, GaN, 실리카, Sapphire, SiO2, SixNy, TiO2, ITO, 그래핀, 플라스틱 시트, PET 기판, PDMS(polydimethylsiloxane) 또는 The transparent window member 130 may be made of glass, ZnO, GaN, silica, Sapphire, SiO2, SixNy, TiO2, ITO, graphene, plastic sheet, PET substrate, polydimethylsiloxane

투명 윈도우 부재(130)는 소정의 두께를 갖는데 10 마이크로미터 내지 2 밀리미터의 두께를 갖도록 형성된다. 또한 투명 윈도우 부재(130)의 굴절율은 4이하인 것이 바람직하다. 선택적인 실시예로서 접합층(135)은 생략하고, 섭씨 100도 내지 섭씨 1500 도의 온도 및 소정의 압력 하에 n-형 3족-질화물계 반도체층(113)과 투명 윈도우 부재(130)를 접합할 수도 있다.The transparent window member 130 has a predetermined thickness and is formed to have a thickness of 10 micrometers to 2 millimeters. The refractive index of the transparent window member 130 is preferably 4 or less. As an alternative embodiment, the bonding layer 135 may be omitted, and the n-type III-nitride-based semiconductor layer 113 and the transparent window member 130 may be bonded to each other at a temperature of 100 ° C. to 1500 ° C. and a predetermined pressure It is possible.

투명 윈도우 부재(130)로 인하여 발광 다이오드(100)내에서 발생한 가시 광선이 발광 다이오드(100)내로 흡수 및 소멸되는 것을 최소화하여 외부로의 광추출 효율을 향상한다. 또한, 투명 윈도우 부재(130)를 열전도가 높은 재질로 형성하여 발광 다이오드(100)에서 발생한 열의 방열 효과를 증가하여 전기적 특성 열화를 방지할 수 있다.The visible light generated in the light emitting diode 100 due to the transparent window member 130 is minimized in absorption and disappearance into the light emitting diode 100 to improve light extraction efficiency to the outside. In addition, the transparent window member 130 may be formed of a material having a high thermal conductivity to increase the heat radiation effect of the heat generated in the LED 100, thereby preventing deterioration of electrical characteristics.

본 실시예의 발광 다이오드(100)는 p-형 3족-질화물계 반도체층(111), 활성층(112) 및 n-형 3족-질화물계 반도체층(113)의 적층체 상부에 투명 윈도우 부재(130)를 형성하므로 발광 다이오드(100)내에서 발생한 가시 광선이 발광 다이오드(100)내로 흡수 및 소멸되는 것을 최소화하여 외부로의 광추출 효율을 향상한다. 또한 열전도율이 높은 재질로 투명 윈도우 부재(130)를 형성할 경우 발광 다이오드(100)에서 발생한 열의 방열 효과를 증가하여 전기적 특성 열화를 방지할 수 있다.The light emitting diode 100 of the present embodiment includes a transparent window member (not shown) formed on a laminate of a p-type III-nitride semiconductor layer 111, an active layer 112, and an n-type III nitride semiconductor layer 113 130, the visible light generated in the light emitting diode 100 is minimized in absorption and disappearance into the light emitting diode 100, thereby improving light extraction efficiency to the outside. In addition, when the transparent window member 130 is formed of a material having a high thermal conductivity, it is possible to increase the heat dissipation effect of the heat generated in the light emitting diode 100, thereby preventing deterioration of electrical characteristics.

또한, 본 실시예의 발광 다이오드(100)는 선택적인 실시예로서 p-형 3족-질화물계 반도체층(111), 활성층(112) 및 n-형 3족-질화물계 반도체층(113)을 적층 시 적층체가 갖는 복수의 측면들 중 서로 인접한 측면들이 이루는 각이 90도 미만 또는 90도를 초과하게 되므로 발광 다이오드(100)내부에서 발생한 가시 광선이 발광 다이오드(100)내에 갇히지 않고 외부로 용이하게 추출되므로 발광 다이오드(100)의 광추출 효율이 용이하게 향상된다.In addition, the light emitting diode 100 of the present embodiment is an example in which the p-type Group III nitride semiconductor layer 111, the active layer 112, and the n- type III nitride semiconductor layer 113 are stacked The angle formed between the adjacent side surfaces of the plurality of side surfaces of the time laminator is less than 90 degrees or more than 90 degrees so that visible light generated inside the light emitting diode 100 is not trapped in the light emitting diode 100, The light extraction efficiency of the light emitting diode 100 is easily improved.

결과적으로 광추출 효율이 향상되고 고효율을 갖는 발광 다이오드(100)를 용이하게 구현할 수 있다.As a result, the light extraction efficiency is improved and the light emitting diode 100 having high efficiency can be easily implemented.

도 3 내지 도 5는 본 발명의 일 실시예에 관한 발광 다이오드의 광효율 향상 효과를 비교하기 위한 구체적인 도면들이다. 또한, 하기의 표 1은 도 7 내지 도 5의 결과를 정리한 표이다.3 to 5 are specific views for comparing the light efficiency improvement effect of the light emitting diode according to the embodiment of the present invention. The following Table 1 is a table summarizing the results of Figs. 7 to 5.

　 Type1 Type1 Type2 Type2 증가된 효율 (퍼센트) Increased efficiency (percent) 사각형 Square 입력 input 1.0000W　1.0000 W 　1.0000W　1.0000 W 40.640.6 출력Print 0.12789W0.12789W 0.18030W0.18030W 삼각형 triangle 입력 input 　1.0000W　1.0000 W 　1.0000W　1.0000 W 60.660.6 출력Print 0.15521W0.15521W 0.24912W0.24912W 원 won 입력 input 1.0000W　　1.0000 W 1.0000W　　1.0000 W 55.455.4 출력Print 0.16613W0.16613W 0.25854W0.25854W

상기 표에서 입력은 발광 다이오드에서 발생한 광의 크기를 나타내고, 출력은 발광 다이오드의 외부에서 인식할 수 있는 광의 크기이다.In the above table, the input represents the size of the light emitted from the light emitting diode, and the output represents the size of the light that can be recognized outside the light emitting diode.

도 3 내지 도 5의 Type2는 구체적으로 본 실시예의 발광 다이오드(100)를 가리키고, 각각 도 3, 도 4, 도 5는 p-형 3족-질화물계 반도체층(111), 활성층(112) 및 n-형 3족-질화물계 반도체층(113)의 적층체의 평면 형태가 사각형, 삼각형, 원인 경우를 가리킨다.3, 4 and 5 show the p-type III-nitride semiconductor layer 111, the active layer 112, and the p-type III-nitride semiconductor layer 111, respectively. and the planar shape of the stacked body of the n-type III-nitride semiconductor layer 113 is a square, a triangle, and a cause case.

Type1은 종래의 수직형 발광 다이오드로서 구체적으로 투명 윈도우 부재를 구비하지 않는다.Type 1 is a conventional vertical type light emitting diode, specifically, it does not have a transparent window member.

도 3은 Light-Tools를 이용한 광 시뮬레이션 결과를 도시한다. 구체적으로 도 3의 상부에 도시된 것은 각 TYPE별 발광 패턴을 발광 다이오드의 정면에서 본 것을 도시하고 있고, 도 3의 하부에 도시된 것은 발광 다이오드의 평면에서 본 각도에 따른 발광 패턴을 도시하고 있어 발광 다이오드를 중심으로 각도별 발광의 세기를 도시하는 것이다. 예를들면 TYPE2의 경우 TYPE1에 비하여 전체적인 각도에 대하여 발광의 세기가 큰 발광 패턴을 나타내고 있다.도 3 내지 도 5 및 상기 표 1을 참고하면 본 실시예의 발광 다이오드(100)는 종래의 발광 다이오드에 비하여 40.6퍼센트(사각형), 60.6퍼센트(삼각형), 55.4퍼센트(원) 광추출 효율이 향상된 것을 알 수 있다.FIG. 3 shows a result of optical simulation using Light-Tools. More specifically, the upper part of FIG. 3 shows the emission patterns of each type viewed from the front of the light emitting diode, and the lower part of FIG. 3 shows the emission patterns of the light emitting diodes according to the angle viewed from the plane And shows intensity of light emission by angle around the light emitting diode. For example, in the case of TYPE2, the light emission intensity is high with respect to the whole angle as compared with TYPE1. Referring to FIGS. 3 to 5 and Table 1, the light emitting diode 100 of the present embodiment is a light emitting diode 40.6% (square), 60.6% (triangle), and 55.4% (circle) light extraction efficiency are improved compared with the conventional method.

도 6은 본 발명의 다른 실시예에 관한 발광 다이오드를 도시한 개략적인 단면도이다. 도 6를 참조하면 본 실시예의 발광 다이오드(200)는 기판(201), 전극부(203), 절연 부재(205), 반사 금속층(210), p-형 3족-질화물계 반도체층(211), 활성층(212), n-형 3족-질화물계 반도체층(213), 투명 윈도우 부재(230) 및 패드부(240)를 포함한다. 설명의 편의를 위하여 전술한 실시예와 상이한 점을 중심으로 설명하기로 한다.6 is a schematic cross-sectional view showing a light emitting diode according to another embodiment of the present invention. 6, the light emitting diode 200 of this embodiment includes a substrate 201, an electrode portion 203, an insulating member 205, a reflective metal layer 210, a p-type III-nitride semiconductor layer 211, An active layer 212, an n-type III-nitride semiconductor layer 213, a transparent window member 230, and a pad portion 240. For convenience of explanation, the description will be focused on the differences from the above-described embodiment.

또한 전술한 바와 같이 각 부재의 설명의 순서 및 형성의 내용은 설명의 편의를 위한 것이지 구체적인 제조 방법 및 제조 순서는 다양하게 적용할 수 있음은 물론이다.As described above, the description of the members and the formation of the members are for convenience of explanation, and it goes without saying that a specific manufacturing method and a manufacturing procedure may be variously applied.

p-형 3족-질화물계 반도체층(211)상에 반사 금속층(210)이 위치한다. The reflective metal layer 210 is located on the p-type III-nitride semiconductor layer 211.

즉, 반사 금속층(210)상에 p-형 3족-질화물계 반도체층(211), 활성층(212) 및 n-형 3족-질화물계 반도체층(213)이 위치된다.That is, a p-type III-nitride semiconductor layer 211, an active layer 212, and an n-type III-nitride semiconductor layer 213 are located on the reflective metal layer 210.

p-형 3족-질화물계 반도체층(211), 활성층(212) 및 n-형 3족-질화물계 반도체층(213)의 적층체의 평면 형태는 사각형이 되도록 한다. the plane shape of the stacked body of the p-type III-nitride semiconductor layer 211, the active layer 212, and the n-type III-nitride semiconductor layer 213 is set to be a square.

또한 또한 선택적인 다른 실시예로서 p-형 3족-질화물계 반도체층(211), 활성층(212) 및 n-형 3족-질화물계 반도체층(213)의 적층 시 형성되는 적층체는 복수의 측면들을 구비하는데, 서로 인접한 측면들로 이루어지는 각은 90도가 되지 않고, 90도 미만 또는 90도 초과하도록 형성, 즉 사각형이 되지 않도록 할 수 있다. 그러므로 p-형 3족-질화물계 반도체층(211), 활성층(212) 및 n-형 3족-질화물계 반도체층(213)의 적층 시 그 평면 형태는 삼각형, 오각형, 육각형, 팔각형 기타 다각형 또는 원일 수 있다. Further, as another alternative embodiment, a laminate formed upon laminating the p-type III-nitride semiconductor layer 211, the active layer 212 and the n-type III-nitride semiconductor layer 213 may be formed of a plurality of With the angle of the sides adjacent to each other being less than 90 degrees, less than 90 degrees, or more than 90 degrees, that is, not becoming a quadrangle. Therefore, when the p-type III-nitride semiconductor layer 211, the active layer 212, and the n-type III-nitride semiconductor layer 213 are stacked, the plane shape thereof may be a triangular, pentagonal, hexagonal, octagonal, It can be circle.

전극부(203) 및 절연 부재(205)에 대하여 설명한다. The electrode unit 203 and the insulating member 205 will be described.

전극부(203)는 베이스 부재(203a) 및 돌출 부재(203b)를 구비한다. 전극부(203) 및 절연 부재(205)는 다양한 방법을 이용하여 형성할 수 있는데, 반사 금속층(210)상에 p-형 3족-질화물계 반도체층(211), 활성층(212) 및 n-형 3족-질화물계 반도체층(213)을 관통하는 하나 이상의 비아홀을 형성하고, 먼저 절연 물질을 이용하여 절연 부재(205)를 도 6과 같이 형성한 후에 전극부(203)를 증착 방법등으로 형성할 수 있다.The electrode portion 203 includes a base member 203a and a protruding member 203b. The electrode unit 203 and the insulating member 205 may be formed using various methods. The p-type III-nitride semiconductor layer 211, the active layer 212, and the n- Type semiconductor layer 213. First, the insulating member 205 is formed using an insulating material as shown in FIG. 6, and then the electrode unit 203 is formed by a deposition method or the like .

전극부(203)는 전기 전도도가 우수한 금속 재질로 형성되고 베이스 부재(203a) 및 돌출 부재(203b)를 구비한다. 구체적으로 베이스 부재(203a)는 본딩 금속층(202)과 접하도록 넓게 형성된다. 돌출 부재(203b)는 베이스 부재(203a)로부터 일 방향, 즉 n-형 3족-질화물계 반도체층(213)을 향하도록 돌출된다. The electrode unit 203 is formed of a metal material having excellent electrical conductivity and includes a base member 203a and a protruding member 203b. Specifically, the base member 203a is formed so as to be in contact with the bonding metal layer 202. The projection member 203b protrudes from the base member 203a in one direction, that is, toward the n-type III-nitride-based semiconductor layer 213. [

전극부(203)의 돌출 부재(203b)는 n-형 3족-질화물계 반도체층(213)과 접한다. 즉, 전극부(203)의 돌출 부재(203b)는 n 형 전극의 기능을 한다. 전극부(203)의 돌출 부재(203b)가 n-형 3족-질화물계 반도체층(213)과 접하도록 돌출 부재(203b)는 p-형 3족-질화물계 반도체층(211)의 비아홀(211h) 및 활성층(212)의 비아홀(212h)을 통과한다. The protruding member 203b of the electrode portion 203 is in contact with the n-type III-nitride-based semiconductor layer 213. That is, the protruding member 203b of the electrode portion 203 functions as an n-type electrode. The protruding member 203b is connected to the via hole (not shown) of the p-type III-nitride semiconductor layer 211 so that the protruding member 203b of the electrode portion 203 contacts the n- type III- 211h of the active layer 212 and the via hole 212h of the active layer 212. [

이 때, 전극부(203)와 p-형 3족-질화물계 반도체층(211) 및 활성층(212)의 전기적 절연을 위하여 전극부(203)의 상면에는 절연 부재(205)가 형성된다. 절연 부재(205)는 베이스 부재(203a)상면에 형성되어 베이스 부재(203a)와 반사 금속층(210)을 절연한다. 또한 절연 부재(205)는 p-형 3족-질화물계 반도체층(211)의 비아홀(211h) 및 활성층(212)의 비아홀(212h)에 형성되어 전극부(203)의 돌출 부재(203b)와 p-형 3족-질화물계 반도체층(211) 및 활성층(212)을 절연한다. At this time, an insulating member 205 is formed on the upper surface of the electrode unit 203 for electrical insulation between the electrode unit 203 and the p-type III-nitride semiconductor layer 211 and the active layer 212. The insulating member 205 is formed on the upper surface of the base member 203a to insulate the base member 203a from the reflective metal layer 210. [ The insulating member 205 is formed in the via hole 211h of the p-type III-nitride semiconductor layer 211 and the via hole 212h of the active layer 212 to form the protrusion member 203b of the electrode portion 203 the p-type III-nitride semiconductor layer 211 and the active layer 212 are insulated.

절연 부재(205)는 돌출 부재(203b)의 일 영역, 즉 상면에는 형성되지 않도록 하여 돌출 부재(203b)의 상면과 n-형 3족-질화물계 반도체층(213)이 접하도록 한다.The upper surface of the protruding member 203b and the n-type III-nitride semiconductor layer 213 are brought into contact with each other so that the insulating member 205 is not formed on one region of the protruding member 203b, that is, on the upper surface.

기판(201)과 전극부(203)사이에는 본딩 금속층(202)이 형성된다. 본딩 금속층(202)은 기판(201)과 전극부(203)의 안정적인 결합이 용이하도록 배치된다.A bonding metal layer 202 is formed between the substrate 201 and the electrode part 203. The bonding metal layer 202 is disposed to facilitate stable bonding between the substrate 201 and the electrode portion 203.

반사 금속층(210)은 발광 다이오드(200)내에서 발생한 광을 반사하여 광효율을 향상한다.The reflective metal layer 210 reflects light generated in the light emitting diode 200 to improve light efficiency.

투명 윈도우 부재(230)가 n-형 3족-질화물계 반도체층(213)상에 배치된다. n-형 3족-질화물계 반도체층(213)과 투명 윈도우 부재(230)는 접합층(235)에 의하여 접합된다. 본 발명은 이에 한정되지 않고 접합층(235)는 생략되고 열 또는 압력을 이용하여 접합 공정이 진행될 수도 있다.A transparent window member 230 is disposed on the n-type III-V nitride semiconductor layer 213. The n-type III-nitride semiconductor layer 213 and the transparent window member 230 are bonded by the bonding layer 235. The present invention is not limited thereto, and the bonding layer 235 may be omitted and the bonding process may be performed using heat or pressure.

투명 윈도우 부재(230)는 소정의 두께를 갖는데 10 마이크로미터 내지 2 밀리미터의 두께를 갖도록 형성된다. 또한 투명 윈도우 부재(230)의 굴절율은 4이하인 것이 바람직하다.The transparent window member 230 has a predetermined thickness and is formed to have a thickness of 10 micrometers to 2 millimeters. The refractive index of the transparent window member 230 is preferably 4 or less.

투명 윈도우 부재(230)로 인하여 발광 다이오드(200)내에서 발생한 가시 광선이 발광 다이오드(200)내로 흡수 및 소멸되는 것을 최소화하여 외부로의 광추출 효율을 향상한다. 발광 다이오드(200)에서 발생한 열의 방열 효과를 증가하여 전기적 특성 열화를 방지할 수 있다.패드부(240)는 전극으로서 본 실시예에서는 p형 전극일 수 있다. 패드부(240)는 반사 금속층(210)상면에 형성된다. 구체적으로 반사 금속층(210)의 상면의 영역 중 p-형 3족-질화물계 반도체층(211)로 덮이지 않고 노출된 면에 패드부(240)가 형성된다. The visible light generated in the light emitting diode 200 due to the transparent window member 230 is minimized in absorption and disappearance into the light emitting diode 200, thereby improving light extraction efficiency to the outside. The heat dissipation effect of the heat generated in the light emitting diode 200 can be increased to prevent deterioration in electrical characteristics. The pad portion 240 may be a p-type electrode in this embodiment as an electrode. The pad portion 240 is formed on the upper surface of the reflective metal layer 210. Specifically, the pad portion 240 is formed on the exposed surface of the reflective metal layer 210, not covered with the p-type III-nitride semiconductor layer 211.

또한, 선택적인 실시예로서 발광 다이오드(200)는 p-형 3족-질화물계 반도체층(211), 활성층(212) 및 n-형 3족-질화물계 반도체층(213)을 적층 시 적층체가 갖는 복수의 측면들 중 서로 인접한 측면들이 이루는 각이 90도 미만 또는 90도를 초과하게 되므로 발광 다이오드(200)내부에서 발생한 가시 광선이 발광 다이오드(200)내에 갇히지 않고 외부로 용이하게 추출되므로 발광 다이오드(200)의 광추출 효율이 용이하게 향상된다.In addition, as an alternative embodiment, the light emitting diode 200 may include a p-type III-nitride semiconductor layer 211, an active layer 212, and an n-type III-nitride semiconductor layer 213, The angle formed between the adjacent side surfaces of the plurality of side surfaces having the light emitting diode 200 is less than 90 degrees or more than 90 degrees so that the visible light generated inside the light emitting diode 200 is extracted without being trapped in the light emitting diode 200, The light extraction efficiency of the light emitting device 200 is easily improved.

또한 이러한 p-형 3족-질화물계 반도체층(211), 활성층(212) 및 n-형 3족-질화물계 반도체층(213)의 적층체 상부에 투명 윈도우 부재(230)를 형성하므로 발광 다이오드(200)내에서 발생한 가시 광선이 발광 다이오드(200)내로 흡수 및 소멸되는 것을 최소화하여 외부로의 광추출 효율을 향상하고, 발광 다이오드(200)에서 발생한 열의 방열 효과를 증가하여 전기적 특성 열화를 방지할 수 있다.Since the transparent window member 230 is formed on the stacked body of the p-type III-nitride semiconductor layer 211, the active layer 212 and the n-type III-nitride semiconductor layer 213, It is possible to minimize the absorption and disappearance of the visible light generated in the light emitting diode 200 into the light emitting diode 200 to improve the light extraction efficiency to the outside and increase the heat radiation effect of the heat generated in the light emitting diode 200, can do.

또한 n-형 3족-질화물계 반도체층(213)과 접하도록 전극부(203)의 돌출 부재(203b)가 베이스 부재(203a)로부터 연장되어 이러한 p-형 3족-질화물계 반도체층(211), 활성층(212)의 비아홀(211h, 212h)을 관통하도록 형성되므로 n-형 3족-질화물계 반도체층(213)로 효율적인 전압 인가가 가능하고 발광 다이오드(200)의 전기적 특성을 향상한다. 또한 돌출 부재(203b)를 통한 발광 다이오드(200)의 발열로 인하여 발광 다이오드(200)의 오작동을 방지한다.The projection member 203b of the electrode portion 203 is extended from the base member 203a so as to be in contact with the n-type III-nitride-based semiconductor layer 213 to form the p-type III- And the active layer 212 through the via holes 211h and 212h so that the voltage can be efficiently applied to the n-type III-nitride semiconductor layer 213 and the electrical characteristics of the light emitting diode 200 are improved. Also, malfunction of the light emitting diode 200 is prevented by the heat generated by the light emitting diode 200 through the protruding member 203b.

결과적으로 광추출 효율이 향상되고 고효율을 갖는 발광 다이오드(200)를 용이하게 구현할 수 있다.As a result, the light extraction efficiency is improved and the light emitting diode 200 having high efficiency can be easily realized.

도 7은 본 발명의 또 다른 실시예에 관한 발광 다이오드를 도시한 개략적인 단면도이다. 7 is a schematic cross-sectional view showing a light emitting diode according to another embodiment of the present invention.

도 7을 참조하면 본 실시예의 발광 다이오드(300)는 기판(301), 전극부(303), 절연 부재(305), 반사 금속층(310), p-형 3족-질화물계 반도체층(311), 활성층(312), n-형 3족-질화물계 반도체층(313), 투명 윈도우 부재(330), 패드부(340) 및 (350)를 포함한다. 설명의 편의를 위하여 전술한 실시예와 상이한 점을 중심으로 설명하기로 한다.7, the light emitting diode 300 of this embodiment includes a substrate 301, an electrode portion 303, an insulating member 305, a reflective metal layer 310, a p-type III-nitride semiconductor layer 311, An active layer 312, an n-type III-nitride semiconductor layer 313, a transparent window member 330, and pad portions 340 and 350. For convenience of explanation, the description will be focused on the differences from the above-described embodiment.

또한 전술한 바와 같이 각 부재의 설명의 순서 및 형성의 내용은 설명의 편의를 위한 것이지 구체적인 제조 방법 및 제조 순서는 다양하게 적용할 수 있음은 물론이다.As described above, the description of the members and the formation of the members are for convenience of explanation, and it goes without saying that a specific manufacturing method and a manufacturing procedure may be variously applied.

p-형 3족-질화물계 반도체층(311)상에 반사 금속층(310)이 위치한다. The reflective metal layer 310 is located on the p-type III-nitride-based semiconductor layer 311.

즉, 반사 금속층(310)상에 p-형 3족-질화물계 반도체층(311), 활성층(312) 및 n-형 3족-질화물계 반도체층(313)이 위치된다.That is, a p-type III-nitride semiconductor layer 311, an active layer 312, and an n-type III-nitride semiconductor layer 313 are located on the reflective metal layer 310.

p-형 3족-질화물계 반도체층(311), 활성층(312) 및 n-형 3족-질화물계 반도체층(313)의 적층체의 평면 형태는 사각형이 되도록 한다. the plane shape of the stacked body of the p-type III-nitride semiconductor layer 311, the active layer 312, and the n-type III-nitride semiconductor layer 313 is set to be a square.

또한 또한 선택적인 다른 실시예로서 p-형 3족-질화물계 반도체층(311), 활성층(312) 및 n-형 3족-질화물계 반도체층(313)의 적층 시 형성되는 적층체는 복수의 측면들을 구비하는데, 서로 인접한 측면들로 이루어지는 각은 90도가 되지 않고, 90도 미만 또는 90도 초과하도록 형성, 즉 사각형이 되지 않도록 할 수 있다. 그러므로 p-형 3족-질화물계 반도체층(311), 활성층(312) 및 n-형 3족-질화물계 반도체층(313)의 적층 시 그 평면 형태는 삼각형, 오각형, 육각형, 팔각형 기타 다각형 또는 원일 수 있다. Further, as another alternative embodiment, the stacked body formed when the p-type III-nitride semiconductor layer 311, the active layer 312 and the n-type III-nitride semiconductor layer 313 are stacked may be formed of a plurality of With the angle of the sides adjacent to each other being less than 90 degrees, less than 90 degrees, or more than 90 degrees, that is, not becoming a quadrangle. Therefore, when the p-type III-nitride semiconductor layer 311, the active layer 312, and the n-type III-nitride semiconductor layer 313 are stacked, the planar shape thereof may be a triangular, pentagonal, hexagonal, octagonal, It can be circle.

전극부(303) 및 절연 부재(305)에 대하여 설명한다. The electrode unit 303 and the insulating member 305 will be described.

전극부(303)는 베이스 부재(303a) 및 돌출 부재(303b)를 구비한다. 전극부(303) 및 절연 부재(305)는 다양한 방법을 이용하여 형성할 수 있는데, 반사 금속층(310)상에 p-형 3족-질화물계 반도체층(311), 활성층(312) 및 n-형 3족-질화물계 반도체층(313)을 관통하는 하나 이상의 비아홀을 형성하고, 먼저 절연 물질을 이용하여 절연 부재(305)를 도 6과 같이 형성한 후에 전극부(303)를 증착 방법등으로 형성할 수 있다.The electrode unit 303 includes a base member 303a and a protruding member 303b. The electrode unit 303 and the insulating member 305 may be formed using various methods. The p-type III-nitride semiconductor layer 311, the active layer 312, and the n- Type semiconductor layer 313 is first formed, an insulating member 305 is first formed as shown in FIG. 6 using an insulating material, and then the electrode unit 303 is formed by a deposition method or the like .

전극부(303)는 전기 전도도가 우수한 금속 재질로 형성되고 베이스 부재(303a) 및 돌출 부재(303b)를 구비한다. 구체적으로 베이스 부재(303a)는 본딩 금속층(302)과 접하도록 넓게 형성된다. 돌출 부재(303b)는 베이스 부재(303a)로부터 일 방향, 즉 n-형 3족-질화물계 반도체층(313)을 향하도록 돌출된다. The electrode unit 303 is formed of a metal material having excellent electrical conductivity and includes a base member 303a and a protruding member 303b. Specifically, the base member 303a is formed so as to be in contact with the bonding metal layer 302. The projection member 303b protrudes from the base member 303a in one direction, that is, toward the n-type III-nitride-based semiconductor layer 313.

전극부(303)의 돌출 부재(303b)는 n-형 3족-질화물계 반도체층(313)과 접한다. 즉, 전극부(303)의 돌출 부재(303b)는 n 형 전극의 기능을 한다. 전극부(303)의 돌출 부재(303b)가 n-형 3족-질화물계 반도체층(313)과 접하도록 돌출 부재(303b)는 p-형 3족-질화물계 반도체층(311)의 비아홀(311h) 및 활성층(312)의 비아홀(312h)을 통과한다. The protruding member 303b of the electrode portion 303 contacts the n-type III-nitride-based semiconductor layer 313. That is, the protruding member 303b of the electrode portion 303 functions as an n-type electrode. Based semiconductor layer 311 so that the protruding member 303b of the electrode unit 303 contacts the n-type III-nitride-based semiconductor layer 313, the protruding member 303b is electrically connected to the via- 311h of the active layer 312 and the via hole 312h of the active layer 312.

이 때, 전극부(303)와 p-형 3족-질화물계 반도체층(311) 및 활성층(312)의 전기적 절연을 위하여 전극부(303)의 상면에는 절연 부재(305)가 형성된다. 절연 부재(305)는 베이스 부재(303a)상면에 형성되어 베이스 부재(303a)와 반사 금속층(310)을 절연한다. 또한 절연 부재(305)는 p-형 3족-질화물계 반도체층(311)의 비아홀(311h) 및 활성층(312)의 비아홀(312h)에 형성되어 전극부(303)의 돌출 부재(303b)와 p-형 3족-질화물계 반도체층(311) 및 활성층(312)을 절연한다. At this time, an insulating member 305 is formed on the upper surface of the electrode unit 303 for electrical insulation between the electrode unit 303 and the p-type III-nitride semiconductor layer 311 and the active layer 312. The insulating member 305 is formed on the upper surface of the base member 303a to insulate the base member 303a from the reflective metal layer 310. [ The insulating member 305 is formed on the via hole 311h of the p-type III-nitride semiconductor layer 311 and the via hole 312h of the active layer 312 to form the protruding members 303b and 303b of the electrode unit 303, the p-type III-nitride semiconductor layer 311 and the active layer 312 are insulated.

절연 부재(305)는 돌출 부재(303b)의 일 영역, 즉 상면에는 형성되지 않도록 하여 돌출 부재(303b)의 상면과 n-형 3족-질화물계 반도체층(313)이 접하도록 한다.The upper surface of the protruding member 303b and the n-type III-nitride semiconductor layer 313 are brought into contact with each other so that the insulating member 305 is not formed on one region of the protruding member 303b, that is, on the upper surface.

기판(301)과 전극부(303)사이에는 본딩 금속층(302)이 형성된다. A bonding metal layer 302 is formed between the substrate 301 and the electrode part 303.

un-doped GaN층(350)이 n-형 3족-질화물계 반도체층(313)상에 형성된다. An un-doped GaN layer 350 is formed on the n-type III-nitride-based semiconductor layer 313.

투명 윈도우 부재(330)가 un-doped GaN층(350)상에 배치된다. un-doped GaN층(350)과 투명 윈도우 부재(330)는 접합층(335)에 의하여 접합된다. 전술한 대로 접합층(335)는 필수 구성 요소는 아니므로 생략 가능하다.A transparent window member 330 is disposed on the un-doped GaN layer 350. The un-doped GaN layer 350 and the transparent window member 330 are bonded together by a bonding layer 335. Since the bonding layer 335 is not an essential component as described above, it can be omitted.

투명 윈도우 부재(330)로 인하여 발광 다이오드(300)내에서 발생한 가시 광선이 발광 다이오드(300)내로 흡수 및 소멸되는 것을 최소화하여 외부로의 광추출 효율을 향상한다. 또한 투명 윈도우 부재(330)를 통하여 발광 다이오드(300)에서 발생한 열이 방열되므로 발광 다이오드(300)의 방열 효과를 증가하여 전기적 특성 열화를 방지할 수 있다.The visible light generated in the light emitting diode 300 due to the transparent window member 330 is minimized in absorption and disappearance into the light emitting diode 300, thereby improving light extraction efficiency to the outside. In addition, since the heat generated in the light emitting diode 300 is dissipated through the transparent window member 330, the heat dissipation effect of the light emitting diode 300 can be increased to prevent deterioration in electrical characteristics.

패드부(340)는 전극으로서 본 실시예에서는 p형 전극일 수 있다. 패드부(340)는 반사 금속층(310)상면에 형성된다. 구체적으로 반사 금속층(310)의 상면의 영역 중 p-형 3족-질화물계 반도체층(311)로 덮이지 않고 노출된 면에 패드부(340)가 형성된다. The pad portion 340 may be a p-type electrode in the present embodiment as an electrode. The pad portion 340 is formed on the upper surface of the reflective metal layer 310. More specifically, the pad portion 340 is formed on the exposed surface of the reflective metal layer 310 without being covered with the p-type III-nitride-based semiconductor layer 311.

본 실시예의 발광 다이오드(300)는 p-형 3족-질화물계 반도체층(311), 활성층(312) 및 n-형 3족-질화물계 반도체층(313)을 적층 시 적층체가 갖는 복수의 측면들 중 서로 인접한 측면들이 이루는 각이 90도 미만 또는 90도를 초과하게 되므로 발광 다이오드(300)내부에서 발생한 가시 광선이 발광 다이오드(300)내에 갇히지 않고 외부로 용이하게 추출되므로 발광 다이오드(300)의 광추출 효율이 용이하게 향상된다.The light emitting diode 300 of this embodiment has a structure in which a p-type III-nitride semiconductor layer 311, an active layer 312 and an n-type III-nitride semiconductor layer 313 are formed on a plurality of side surfaces The visible light rays generated inside the light emitting diode 300 are not trapped in the light emitting diode 300 but are easily extracted to the outside because the angle formed between adjacent sides of the light emitting diode 300 is less than 90 degrees or more than 90 degrees. The light extraction efficiency is easily improved.

또한 이러한 p-형 3족-질화물계 반도체층(311), 활성층(312) 및 n-형 3족-질화물계 반도체층(313)의 적층체 상부에 투명 윈도우 부재(330)를 형성하므로 발광 다이오드(300)내에서 발생한 가시 광선이 발광 다이오드(300)내로 흡수 및 소멸되는 것을 최소화하여 외부로의 광추출 효율을 향상하고, 발광 다이오드(300)에서 발생한 열의 방열 효과를 증가하여 전기적 특성 열화를 방지할 수 있다.Since the transparent window member 330 is formed on the stacked body of the p-type III-nitride semiconductor layer 311, the active layer 312 and the n-type III-nitride semiconductor layer 313, It is possible to minimize the absorption and disappearance of the visible light generated in the light emitting diode 300 into the light emitting diode 300 to improve the light extraction efficiency to the outside and increase the heat radiation effect of the heat generated in the light emitting diode 300, can do.

또한 n-형 3족-질화물계 반도체층(313)과 접하도록 전극부(303)의 돌출 부재(303b)가 베이스 부재(303a)로부터 연장되어 이러한 p-형 3족-질화물계 반도체층(311), 활성층(312)의 비아홀(311h, 212h)을 관통하도록 형성되므로 n-형 3족-질화물계 반도체층(313)로 효율적인 전압 인가가 가능하고 발광 다이오드(300)의 전기적 특성을 향상한다.The protruding members 303b of the electrode portion 303 are extended from the base member 303a so as to be in contact with the n-type III-V nitride semiconductor layer 313 to form the p-type III nitride semiconductor layer 311 Type semiconductor layer 313 through the via holes 311h and 212h of the active layer 312 so that the voltage can be efficiently applied to the n-type III-nitride semiconductor layer 313 and the electrical characteristics of the light emitting diode 300 are improved.

결과적으로 광추출 효율이 향상되고 고효율을 갖는 발광 다이오드(300)를 용이하게 구현할 수 있다.As a result, the light extraction efficiency is improved and the light emitting diode 300 having high efficiency can be easily realized.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.While the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the invention. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

100, 200, 300: 발광 다이오드
101, 201, 301: 기판
111, 211, 311: p-형 3족-질화물계 반도체층
112, 212, 312: 활성층
113, 213, 313: n-형 3족-질화물계 반도체층
130, 230, 330: 투명 윈도우 부재
140, 240, 340: 패드부100, 200, 300: light emitting diode
101, 201, 301: substrate
111, 211, 311: p-type Group III nitride semiconductor layer
112, 212, 312:
113, 213, and 313: an n-type III-nitride semiconductor layer
130, 230, 330: transparent window member
140, 240 and 340:

Claims (7)

기판;
상기 기판 상에 형성되고 p-형 3족-질화물계 반도체층, n-형 3족-질화물계 반도체층 및 상기 p-형 3족-질화물계 반도체층과 n-형 3족-질화물계 반도체층사이에 형성된 활성층을 구비하는 적층체;
상기 기판과 상기 적층체 사이에 형성되는 반사 금속층;
상기 적층체의 면 중 상기 기판을 향하는 면의 반대면과 대향하도록 배치된 투명 윈도우 부재; 및
상기 p-형 3족-질화물계 반도체층 및 n-형 3족-질화물계 반도체층 중 하나에 전기적으로 연결된 패드부를 포함하고,
상기 반사 금속층은 상기 투명 윈도우 부재보다 더 큰 크기를 갖도록 형성되고,
상기 적층체의 면 중 상기 투명 윈도우 부재를 향하는 면은 평탄면으로 형성되고,
상기 투명 윈도우 부재는 상기 패드부를 노출하도록 상기 패드부와 중첩되지 않도록 형성되고,
상기 적층체의 평면은 서로 인접한 측면들이 이루는 각이 90도 미만 또는 90도를 초과하도록 삼각형, 오각형, 육각형, 기타 사각형을 제외한 다각형 또는 원의 형태를 갖고,
상기 투명 윈도우 부재의 평면은 서로 인접한 측면들이 이루는 각이 90도 미만 또는 90도를 초과하도록 삼각형, 오각형, 육각형, 기타 사각형을 제외한 다각형 또는 원의 형태를 갖는 발광 다이오드.Board;
Type III-nitride-based semiconductor layer, an n-type III-nitride-based semiconductor layer, and a p-type III-nitride-based semiconductor layer and an n-type III- An active layer formed between the first electrode and the second electrode;
A reflective metal layer formed between the substrate and the laminate;
A transparent window member arranged so as to face the opposite surface of the surface of the laminate facing the substrate; And
And a pad portion electrically connected to one of the p-type III-nitride semiconductor layer and the n-type III-nitride semiconductor layer,
Wherein the reflective metal layer is formed to have a larger size than the transparent window member,
A surface of the surface of the laminate facing the transparent window member is formed as a flat surface,
Wherein the transparent window member is formed so as not to overlap the pad portion to expose the pad portion,
The plane of the laminate has a polygonal or circular shape except for a triangle, a pentagon, a hexagon, and other squares so that an angle formed by adjacent sides is less than 90 degrees or more than 90 degrees,
Wherein the plane of the transparent window member has a polygonal or circular shape other than a triangle, a pentagon, a hexagon, and other squares so that an angle formed between adjacent sides is less than 90 degrees or more than 90 degrees. 삭제delete 제1 항에 있어서,
상기 투명 윈도우 부재는 유리, ZnO, GaN, 실리카, Sapphire, SiO2, SixNy, TiO2, ITO, 그래핀, 플라스틱 시트, PET 기판, PDMS(polydimethylsiloxane)또는 투명 유기 물질을 함유하는 발광 다이오드.The method according to claim 1,
Wherein the transparent window member comprises glass, ZnO, GaN, silica, Sapphire, SiO2, SixNy, TiO2, ITO, graphene, plastic sheet, PET substrate, PDMS (polydimethylsiloxane) or transparent organic material. 제1 항에 있어서,
상기 기판과 상기 적층체 사이에 배치되는 베이스 부재 및 상기 베이스 부재로부터 일 방향으로 돌출되어 상기 p-형 3족-질화물계 반도체층 및 상기 n-형 3족-질화물계 반도체층 중 상기 패드부와 전기적으로 연결되지 않는 층과 접하는 돌출 부재를 구비하는 전극부를 더 포함하는 발광 다이오드.The method according to claim 1,
Based semiconductor layer and the n-type III-nitride-based semiconductor layer protruding in one direction from the base member and disposed between the substrate and the laminate; Further comprising an electrode portion having a protruding member in contact with the layer that is not electrically connected. 제4 항에 있어서,
상기 활성층은 상기 돌출 부재가 관통하도록 형성된 비아홀을 구비하고,
상기 p-형 3족-질화물계 반도체층 및 상기 n-형 3족-질화물계 반도체층 중 상기 돌출 부재와 접하지 않는 층은 상기 돌출 부재가 관통하도록 형성된 비아홀을 구비하는 발광 다이오드.5. The method of claim 4,
Wherein the active layer has a via hole formed to penetrate the protruding member,
And a layer of the p-type III-nitride-based semiconductor layer and the n-type III-nitride-based semiconductor layer that is not in contact with the protruding member includes a via hole formed to penetrate the protruding member. 제5 항에 있어서,
상기 전극부 상면에 형성되고,
상기 활성층과 상기 전극부를 절연하도록 상기 활성층의 비아홀 내에 형성되고,
상기 p-형 3족-질화물계 반도체층 및 상기 n-형 3족-질화물계 반도체층 중 상기 돌출 부재와 접하지 않는 층의 비아홀 내에 형성되는 절연 부재를 더 포함하는 발광 다이오드.6. The method of claim 5,
A first electrode formed on the upper surface of the electrode portion,
A via hole formed in the active layer to insulate the active layer from the electrode portion,
Based semiconductor layer and an insulating member formed in a via-hole of the p-type III-nitride-based semiconductor layer and the n-type III-nitride-based semiconductor layer not in contact with the protruding member. 제1 항에 있어서,
상기 적층체와 상기 투명 윈도우 부재 사이에 배치된 un doped GaN층을 더 포함하는 발광 다이오드.The method according to claim 1,
And an un-doped GaN layer disposed between the stack and the transparent window member.
KR1020130115697A 2013-09-27 2013-09-27 Light emitting diode KR101549138B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130115697A KR101549138B1 (en) 2013-09-27 2013-09-27 Light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130115697A KR101549138B1 (en) 2013-09-27 2013-09-27 Light emitting diode

Publications (2)

Publication Number Publication Date
KR20150036839A KR20150036839A (en) 2015-04-08
KR101549138B1 true KR101549138B1 (en) 2015-09-03

Family

ID=53033611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130115697A KR101549138B1 (en) 2013-09-27 2013-09-27 Light emitting diode

Country Status (1)

Country Link
KR (1) KR101549138B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102595061B1 (en) * 2018-10-25 2023-10-30 엘지전자 주식회사 Semiconductor light emitting device, manufacturing method thereof, and display device including the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322722A (en) * 2004-05-07 2005-11-17 Korai Kagi Kofun Yugenkoshi Light emitting diode
JP2013102162A (en) * 2011-11-07 2013-05-23 Lg Innotek Co Ltd Light-emitting device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322722A (en) * 2004-05-07 2005-11-17 Korai Kagi Kofun Yugenkoshi Light emitting diode
JP2013102162A (en) * 2011-11-07 2013-05-23 Lg Innotek Co Ltd Light-emitting device

Also Published As

Publication number Publication date
KR20150036839A (en) 2015-04-08

Similar Documents

Publication Publication Date Title
JP4980615B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR100999798B1 (en) Semiconductor light emitting device and fabrication method thereof
KR102237154B1 (en) Light emitting device and light unit having thereof
US10411165B2 (en) Invisible-light light emitting diode and fabrication method thereof
JP5736479B2 (en) Light emitting device and light emitting device manufacturing method
US8120042B2 (en) Semiconductor light emitting device
US11515450B2 (en) Semiconductor light emitting device with contact electrode having irregular top surface
KR102175345B1 (en) Light emitting device and lighting system
KR102623615B1 (en) Light emitting device, light emitting device package and light emitting apparatus
US10199538B2 (en) Light emitting diode and fabrication method thereof
KR102212666B1 (en) Light emitting device
KR101864195B1 (en) Light emitting device
KR101646261B1 (en) Light emitting device and method for fabricating the same
KR101549138B1 (en) Light emitting diode
KR102426781B1 (en) Semiconductor device and light emitting module having thereof
KR102445547B1 (en) Light emitting device and light emitting device package including the device
KR102445539B1 (en) Light emitting device and lighting apparatus
KR20060032167A (en) Gan-based semiconductor light emitting device
KR102249627B1 (en) Light emitting device and lighting system
KR102181404B1 (en) Light emitting device and lighting system
KR102181429B1 (en) Light emitting device and lighting system
KR20170071906A (en) Uv light emitting device and light emitting device package
KR102608142B1 (en) Semiconductor device and lighting module having thereof
KR101803647B1 (en) P-type semiconductor layer structure and uv light-emitting device including the same
US20130320358A1 (en) Semiconductor device and a method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
FPAY Annual fee payment

Payment date: 20180730

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190809

Year of fee payment: 5