KR101548500B1

KR101548500B1 - 홀센서를 이용한 통신기기의 복제 방지 회로

Info

Publication number: KR101548500B1
Application number: KR1020140121911A
Authority: KR
Inventors: 정진섭; 하경민; 김종민; 임승룡; 민 이; 권인수
Original assignee: 주식회사 이노와이어리스
Priority date: 2014-09-15
Filing date: 2014-09-15
Publication date: 2015-09-02

Abstract

본 발명은 홀센서를 이용한 통신기기의 복제 방지 회로에 관한 것으로서, 통신기기의 방열판이 PCB로부터 이격 분리되는 경우에 통신기기의 전원이 차단되도록 함으로써 복제를 방지할 수 있도록 하는 홀센서를 이용한 통신기기의 복제 방지 회로를 요지로 한다.
이를 위해 본 발명은, 통신기기에 공급되는 전원을 공급하는 전원 블록; 상기 전원 블록으로부터 제공되는 전력으로써 동작하는 통신기기; 및 상기 통신기기에 부가되어 통신기기의 PCB로부터 방열판이 이격 분리되는 여부에 따라 전원 블록으로부터 통신기기에 공급되는 전원 연결을 제어하는 워치독 프로세서;와 상기 워치독 프로세서를 구동하는 대기 전력부(stand-by power);로 구성된 것을 특징으로 하는 홀센서를 이용한 통신기기의 복제 방지 회로를 제공한다.

Description

홀센서를 이용한 통신기기의 복제 방지 회로 {Copy-protection circuit for telecommuniction devices using hall sensors}

본 발명은 홀센서를 이용한 통신기기의 복제 방지 회로에 관한 것으로서, 통신기기의 방열판이 PCB로부터 이격 분리되는 경우에 통신기기의 전원이 차단되도록 함으로써 복제를 방지할 수 있도록 하는 홀센서를 이용한 통신기기의 복제 방지 회로에 관한 것이다.

본 발명에 관련된 복제 방지 회로의 배경 기술로서, 도면 제1도에 도시된 대한민국 등록특허공보 제10-0922405 B1호의 인쇄회로기판 보안 및 복제방지회로 기술이 있다. 이 기술은 보안의 중요도가 높은 장치의 회로도, 패턴도 및 소스 코드 등이 유출되어 모방을 시도하여도 장치가 동작하지 않도록 하거나 제조사가 원하는 동작을 하도록 유도하여 인쇄회로기판의 복제를 방지하기 위한 회로 기술에 관한 것으로서, 데이터가 전송되는 하나 이상의 데이터 라인의 임피던스 및 컨덕턴스 값을 조절하는 프로세서부; 데이터 라인 상에 구비되며 임피던스 및 컨덕턴스 값을 변형시키는 하나 이상의 임피던스 트랜스미션 라인부; 및 컨트롤 라인을 통해 프로세서부와 연결되며, 변형되는 임피던스 및 컨덕턴스 값을 입력받는 A/D 컨버터 단자, 임피던스 트랜스미션 라인부에 구비되는 비아 홀로 임의의 주파수 파형을 보내는 제 1 입출력 단자, 및 임피던스 트랜스미션 라인부를 통과한 임의의 주파수 파형을 입력받는 제 2 입출력 단자를 포함하여 이루어지는 회로소자부;를 포함하여 구성되는 것을 특징으로 한다.

본 발명에 관련된 홀센서의 배경 기술로서, 도면 제2도에 도시된 일본공개특허공보 2009-198359 A호의 반도체 홀센서 기술이 있다. 이 기술은, 반도체 홀 센서에 있어서 자계에 근거해 홀 전압(Hall voltage)을 발생해 출력하는 홀 소자(Hall element)와, 상기 홀 전압(Hall voltage)을 증폭해 증폭 홀 전압(Hall voltage)을 출력하는 증폭 회로(amplifying circuit)와, 기준 전압(reference voltage)을 발생해 출력하는 기준 전압(reference voltage) 회로와, 상기 증폭 홀 전압(Hall voltage)과 상기 기준 전압을 비교해 하이 신호 또는 로 신호를 출력 신호(output signal)로서 출력하는 비교 회로(comparison circuit)와, 동작 기간 및 동작 정지 기간에 상기 동작 기간의 상기 비교 회로(comparison circuit)의 출력 신호(output signal)를 보유 신호로서 보유해 출력하는 보유 회로와, 상기 보관유지 신호에 근거해 하이 신호 또는 로 신호를 출력 신호(output signal)로서 출력하는 출력 회로(output circuit)를 가지는 자계 검출 회로(detecting circuit)와, 간헐 동작(sampling action) 기간에 상기 자계 검출 회로(detecting circuit)가 상기 동작 기간 및 상기 동작 정지 기간을 유지하도록 상기 자계 검출 회로(detecting circuit)를 제어하는 제어 회로(control circuit)와, 상기 자계 검출 회로(detecting circuit)가 간헐 동작(sampling action) 하는 경우, 상기 제어 회로가 상기 자계 검출 회로(detecting circuit)를 제어해 상기 자계 검출 회로(detecting circuit)가 상기 동작 기간 및 상기 동작 정지 기간을 가지도록(듯이) 동작해 상기 자계 검출 회로(detecting circuit)가 고속 동작하는 경우, 상기 제어 회로가 상기 자계 검출 회로(detecting circuit)를 제어하지 않고 상기 자계 검출 회로(detecting circuit)가 상기 동작 기간만을 유지하도록 동작하는 논리 회로(logic circuit)를 갖추는 것을 특징으로 하는 반도체 홀 센서를 제공한다.

KR

10-0922405

B1

JP

2009198359

A

본 발명은, 통신기기의 회로를 동작시킨 상태에서 PCB 상에 구성된 각 소자들의 동작 논리 내지는 신호 전달 관계를 계측하거나 분석함으로써 복제되는 것을 방지하기 위한 것으로서, 통신기기의 방열판이 PCB로부터 이격 분리되는 경우에, 상기 통신기기의 전원이 차단되도록 함으로써 복제를 방지할 수 있도록 하는 홀센서를 이용한 통신기기의 복제 방지 회로를 제공하는 것을 해결하고자 하는 과제로 한다.

상기의 과제를 해결하기 위해 본 발명은, 통신기기에 공급되는 전원을 공급하는 전원 블록; 상기 전원 블록으로부터 제공되는 전력으로써 동작하는 통신기기; 및 상기 통신기기에 부가되어 통신기기의 PCB로부터 방열판이 이격 분리되는 여부에 따라 전원 블록으로부터 통신기기에 공급되는 전원 연결을 제어하는 워치독 프로세서;와 상기 워치독 프로세서를 구동하는 대기 전력부(stand-by power);로 구성된 것을 특징으로 하는 홀센서를 이용한 통신기기의 복제 방지 회로를 과제의 해결 수단으로 제공한다.

본 발명의 홀센서를 이용한 통신기기의 복제 방지 회로는, 통신기기의 방열판이 PCB로부터 이격 분리되는 경우에, 상기 통신기기의 전원이 차단되도록 함으로써 복제를 방지할 수 있도록 하는 기술적 효과를 제공한다.

도면 제1도는 본 발명에 관한 배경 기술로서, 인쇄회로기판 보안 및 복제방지회로의 구성
도면 제2도는 본 발명에 관한 다른 배경 기술로서, 반도체 홀센서 기술의 구성
도면 제3도는 통신 기기 구성의 일례
도면 제4도는 PCB에 대응하는 방열판 구성의 일례
도면 제5도는 본 발명의 홀센서를 이용한 통신기기의 복제 방지 회로를 적용한 통신 기기의 일례
도면 제6도는 홀센서의 기본 구성과 특성의 예
도면 제7도는 본 발명의 홀센서 및 영구자석의 배열 및 작용
도면 제8도는 본 발명의 홀센서를 이용한 통신기기의 복제 방지 회로의 전체 구성

이하의 내용은 단지 본 발명의 원리를 예시한다. 이에 따라 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만 본 발명의 원리를 구현하고 본 발명의 개념과 범위에 포함된 다양한 장치를 발명할 수 있는 것이다. 본 명세서에 열거된 모든 조건부 용어 및 실시예들은 원칙적으로, 본 발명의 개념이 이해되도록 하기 위한 목적으로만 명백히 의도되고, 이와 같이 특별히 열거된 실시예 들 및 상태들에 제한적이지 않는 것으로 이해되어야 한다. 또한, 본 발명의 원리, 관점 및 실시예들 뿐만 아니라 특정 실시예를 열거하는 모든 상세한 설명은 이러한 사항의 구조적 및 기능적 균등물을 포함하도록 의도되는 것으로 이해되어야 한다.

상술한 목적, 특징 및 장점들은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 더욱 분명해 질 것이다. 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.

도면 제3도는 본 발명의 홀센서를 이용한 통신기기의 복제 방지 회로를 적용하기 위한 통신 기기 구성의 일례로서, 소형 셀 디바이스의 구성을 도시한다. 본 발명의 복제 방지 회로는 회로 기판에 방열판(heat sink)이 부착되거나 상기 방열판과 유사한 구조물을 구비한 전자 기기에는 모두 적용이 가능하나, 이하에서는 본 발명의 특징적 구성을 명확히 설명하기 위해 펨토셀 AP(femtocell access point)와 같은 소형 셀 디바이스를 예로 들어 설명한다.

소형 셀 디바이스(100)를 포함하는 통상의 통신기기는, 고속의 프로세서와 고주파 RF 회로를 포함하므로 소자들이 과열되는 것을 방지하기 위해, 도면과 같이 PCB(140: printed circuit board)의 부품면에, 방열판(120)이 소자들에 접촉된 상태로 결합 고정되도록 구성된다.

도면 제4도는 도면 제3도의 소형 셀 디바이스의 PCB(140)에 대응하는 방열판(120) 구성의 일례를 도시한다. 일반적인 통신기기의 방열판(120)은 PCB(140)에 고정시키기 위한 복수의 결합구와 PCB(140) 상의 발열 소자에 접촉시켜 열저항을 저감시키기 위한 다수의 돌출부를 구비한다. 또한 상기 방열판(120)은 고주파 RF 회로를 차폐하기 위한 차폐 하우징을 포함하기도 한다.

상기와 같은 통신기기는, 회로를 동작시킨 상태에서 PCB(140) 상에 구성된 각 소자들의 동작 논리 내지는 신호 전달 관계를 계측하거나 분석함으로써 복제될 수 있다. 따라서 본 발명은, 통신기기의 방열판(120)이 PCB(140)로부터 이격 분리되는 경우에, 상기 통신기기의 전원이 차단되도록 함으로써 복제를 방지할 수 있도록 하는 홀센서를 이용한 통신기기의 복제 방지 회로를 제공한다.

도면 제5도는 본 발명의 홀센서를 이용한 통신기기의 복제 방지 회로를 적용한 통신 기기의 일례로서, 소형 셀 디바이스의 구성을 도시한다. 본 발명은, PCB(140)의 부품면에, 방열판(120)이 소자들에 접촉된 상태로 결합 고정되도록 구성되는 소형 셀 디바이스(100)를 포함하는 통신기기에 적용하기 위한 홀센서를 이용한 통신기기의 복제 방지 회로에 있어서, 상기 방열판(120)의 PCB(140) 대향면에 적어도 하나 이상의 영구자석 MGn을 고정하고, 상기 PCB(140)의 부품면에 상기 하나 이상의 영구자석 MGn에 대응하는 위치에 하나 이상의 홀센서 HSn를 구비한다. 상기 방열판(120)이 PCB(140)에 결합 고정되면, PCB(140)에 구비된 하나 이상의 홀센서 HSn는 영구자석 MGn으로 제공되는 자속을 감지하여 전기적 신호로써 출력한다. 또한 본 발명은, 상기 하나 이상의 홀센서 HSn로부터 출력 신호를 제공받아 방열판(120)의 이격 분리 여부를 판단하여 처리하는 워치독 프로세서(200: watchdog processor)를 구비한다.

도면 제6도는 본 발명의 홀센서를 이용한 통신기기의 복제 방지 회로에 이용되는 홀센서의 기본 구성과 특성의 예를 도시한다. 본 발명에 이용되는 홀센서는, 외부로부터 인가되는 정자계(static magnetic field)에 대응하는 직류 전압을 출력하며, 상기 출력 전압은 자속(magnetic flux)과 자극에 따라 전압값과 그 극성이 결정된다.

도면 제7도는 본 발명의 홀센서를 이용한 통신기기의 복제 방지 회로에서 구비되는 홀센서 Hsn 및 상기 홀센서 Hsn 에 대응하는 영구자석 MGn의 배열 및 작용을 도시한다. 본 발명의 홀센서를 이용한 통신기기의 복제 방지 회로는, 방열판(120)의 PCB(140) 대향면에 적어도 하나 이상의 영구자석 MGn을 고정하고, 상기 PCB(140)의 부품면에 상기 하나 이상의 영구자석 MGn에 대응하는 위치에 하나 이상의 홀센서 HSn를 구비함으로써 홀센서 HSn이 영구자석 MGn으로부터 제공되는 자속을 감지하여 전기적 신호로써 출력하고 이를 워치독 프로세서(200: watchdog processor)로써 방열판(120)의 이격 분리 여부를 판단하여 처리한다. 이때 상기 하나 이상의 영구자석 MGn 각각은 자극을 달리하여 배치되며, 또한 자속의 세기가 상이한 복수의 영구 자석으로 구성함으로써 방열판(120)이 PCB(140)에 결합된 상태에서 홀센서 HSn로 출력되는 전기적 신호를 다양하게 설정할 수 있다.

도면 제8도는 본 발명의 홀센서를 이용한 통신기기의 복제 방지 회로의 전체 구성을 도시한다. 본 발명의 홀센서를 이용한 통신기기의 복제 방지 회로는, PCB(140)의 부품면에 방열판(120)이 소자들에 접촉된 상태로 결합 고정되도록 구성되는 통신기기를 위한 것으로서, 통신기기에 공급되는 전원을 공급하는 전원 블록(300); 상기 전원 블록(300)으로부터 제공되는 전력으로써 동작하는 통신기기; 및 상기 통신기기에 부가되어 통신기기의 PCB(140)로부터 방열판(120)이 이격 분리되는 여부에 따라 전원 블록(300)으로부터 통신기기에 공급되는 전원 연결을 제어하는 워치독 프로세서(200);와 상기 워치독 프로세서(200)를 구동하는 대기 전력부(stand-by power);로 구성된다.

상기 통신기기는 PCB(140)와; 상기 PCB(140)에 결합 고정되는 방열판(120); 상기 방열판(120)의 PCB(140) 대향면의 다수의 위치에 고정되는 적어도 하나 이상의 영구자석 MG1, MG2, ~ MGn(미도시); 상기 하나 이상의 영구자석 MG1, MG2, ~ MGn에 대응하는 PCB(140)의 부품면에 고정되는 하나 이상의 홀센서 HS1, HS2, ~HSn;을 구비하여, 상기 하나 이상의 홀센서 HS1, HS2, ~HSn으로부터 출력 신호를 제공받아 방열판(120)의 이격 분리 여부를 판단하여 처리하는 워치독 프로세서(200: watchdog processor)가 연결된다.

상기 워치독 프로세서(200)는, 상기 하나 이상의 영구자석 MG1, MG2, ~ MGn의 자속에 대응하여 상기 하나 이상의 홀센서 HS1, HS2, ~HSn으로부터 출력되는 신호를 공급받아 데이터로 변환하는 A/D 변환기(220);와, 상기 A/D 변환기(220)로부터 제공되는 데이터를 판독하는 워치독 CPU(230);를 구비한다. 도시되지는 않았으나, 필요에 따라서는 상기 하나 이상의 홀센서 HS1, HS2, ~HSn으로부터 출력되는 신호를 다중화 회로(multiplexer)를 통해 A/D 변환기(220)로 제공되도록 구성할 수도 있다.

상기 워치독 CPU(230)에는 상기 통신기기의 PCB(140)에 방열판(120)이 결합 고정됨으로써 홀센서 HS1, HS2, ~HSn으로부터 출력되는 신호의 기준 데이터 값을 저장하는 홀센서 데이터 테이블(240);과 워치독 CPU(230)의 제어에 의해, 전원 블록(300)으로부터 통신기기에 공급되는 전원 연결을 유지하거나 차단하는 제어 신호를 출력하는 제어 출력부(250);이 연결 구비된다.

따라서, 본 발명의 홀센서를 이용한 통신기기의 복제 방지 회로는, 방열판(120)의 PCB(140) 대향면의 다수의 위치에 고정되는 적어도 하나 이상의 영구자석 MG1, MG2, ~ MGn에 대응하는 PCB(140)의 부품면에 고정되는 하나 이상의 홀센서 HS1, HS2, ~HSn;을 구비하여, 상기 하나 이상의 홀센서 HS1, HS2, ~HSn으로부터 출력되는 신호를 A/D 변환기(220)를 통해 워치독 CPU(230)에 제공하고, 상기 워치독 CPU(230)는 홀센서 HS1, HS2, ~HSn으로부터 출력되는 신호의 데이터와 홀센서 데이터 테이블(240)에 저장된 데이터를 비교하고, 이에 따라 방열판(120)의 이격 분리 여부를 판단하여 전원 블록(300)으로부터 통신기기에 공급되는 전원 연결을 유지하거나 차단한다.

이상과 같이 설명된 본 발명의 홀센서를 이용한 통신기기의 복제 방지 회로에 의하면, 통신기기의 방열판(120)이 PCB(140)로부터 이격 분리되는 경우에, 상기 통신기기의 전원이 차단되도록 함으로써 복제를 방지할 수 있도록 하는 특징이 있다.

본 발명의 홀센서를 이용한 통신기기의 복제 방지 회로는, 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술 사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.

100 : 소형 셀 디바이스 120 : 방열판
140 : PCB 200 : 워치독 프로세서
220 : A/D 변환기 230 : 워치독 CPU
240 : 홀센서 데이터 테이블 250 : 제어 출력부
300 : 전원 블록

Claims

통신기기의 방열판이 PCB로부터 이격 분리되는 경우, 통신기기의 전원이 차단되도록 하는 홀센서를 이용한 통신기기의 복제 방지 회로에 있어서,
상기 통신기기에 공급되는 전원을 공급하는 전원 블록(300);
상기 전원 블록(300)으로부터 제공되는 전력으로써 동작하는 통신기기; 및
상기 통신기기에 부가되어 통신기기의 PCB(140)로부터 방열판(120)이 이격 분리되는 여부에 따라 전원 블록(300)으로부터 통신기기에 공급되는 전원 연결을 제어하는 워치독 프로세서(200);와
상기 워치독 프로세서(200)를 구동하는 대기 전력부(stand-by power);로 구성된 것을 특징으로 하는 홀센서를 이용한 통신기기의 복제 방지 회로
제1항에 있어서 상기 통신기기는,
PCB(140)와;
상기 PCB(140)에 결합 고정되는 방열판(120);
상기 방열판(120)의 PCB(140) 대향면의 다수의 위치에 고정되는 적어도 하나 이상의 영구자석 MG1, MG2, ~ MGn;
상기 하나 이상의 영구자석 MG1, MG2, ~ MGn에 대응하는 PCB(140)의 부품면에 고정되는 하나 이상의 홀센서 HS1, HS2, ~HSn; 및
상기 하나 이상의 홀센서 HS1, HS2, ~HSn으로부터 출력 신호를 제공받아 방열판(120)의 이격 분리 여부를 판단하여 처리하는 워치독 프로세서(200: watchdog processor)가 연결되어 구성되는 것을 특징으로 하는 홀센서를 이용한 통신기기의 복제 방지 회로
제2항에 있어서 상기 워치독 프로세서(200)는,
상기 하나 이상의 영구자석 MG1, MG2, ~ MGn의 자속에 대응하여 상기 하나 이상의 홀센서 HS1, HS2, ~HSn으로부터 출력되는 신호를 공급받아 데이터로 변환하는 A/D 변환기(220);와,
상기 A/D 변환기(220)로부터 제공되는 데이터를 판독하는 워치독 CPU(230);를 구비하고,
상기 워치독 CPU(230)에는,
상기 통신기기의 PCB(140)에 방열판(120)이 결합 고정됨으로써 홀센서 HS1, HS2, ~HSn으로부터 출력되는 신호의 기준 데이터 값을 저장하는 홀센서 데이터 테이블(240);과
워치독 CPU(230)의 제어에 의해, 전원 블록(300)으로부터 통신기기에 공급되는 전원 연결을 유지하거나 차단하는 제어 신호를 출력하는 제어 출력부(250);가 연결되어 구비되는 것을 특징으로 하는 홀센서를 이용한 통신기기의 복제 방지 회로
제3항에 있어서 상기 홀센서를 이용한 통신기기의 복제 방지 회로는,
방열판(120)의 PCB(140) 대향면의 다수의 위치에 고정되는 적어도 하나 이상의 영구자석 MG1, MG2, ~ MGn에 대응하는 PCB(140)의 부품면에 고정되는 하나 이상의 홀센서 HS1, HS2, ~HSn;을 구비하여,
상기 하나 이상의 홀센서 HS1, HS2, ~HSn으로부터 출력되는 신호를 A/D 변환기(220)를 통해 워치독 CPU(230)에 제공하고,
상기 워치독 CPU(230)는 홀센서 HS1, HS2, ~HSn으로부터 출력되는 신호의 데이터와 홀센서 데이터 테이블(240)에 저장된 데이터를 비교하고,
이에 따라 방열판(120)의 이격 분리 여부를 판단하여 전원 블록(300)으로부터 통신기기에 공급되는 전원 연결을 유지하거나 차단하도록 구성된 것을 특징으로 하는 홀센서를 이용한 통신기기의 복제 방지 회로
제2항에서 상기 하나 이상의 홀센서 HS1, HS2, ~HSn는,
외부로부터 인가되는 정자계(static magnetic field)에 대응하는 직류 전압을 출력하며,
상기 출력 전압은 자속(magnetic flux)과 자극에 따라 전압값과 그 극성이 결정되도록 구비되는 것을 특징으로 하는 홀센서를 이용한 통신기기의 복제 방지 회로