KR101544435B1 - 고 분해능 ａｄｃ를 위한 저잡음 비교기 - Google Patents

고 분해능 ａｄｃ를 위한 저잡음 비교기 Download PDF

Info

Publication number
KR101544435B1
KR101544435B1 KR1020130043303A KR20130043303A KR101544435B1 KR 101544435 B1 KR101544435 B1 KR 101544435B1 KR 1020130043303 A KR1020130043303 A KR 1020130043303A KR 20130043303 A KR20130043303 A KR 20130043303A KR 101544435 B1 KR101544435 B1 KR 101544435B1
Authority
KR
South Korea
Prior art keywords
input
inductor
comparator
signal
transistor
Prior art date
Application number
KR1020130043303A
Other languages
English (en)
Other versions
KR20140125491A (ko
Inventor
박상훈
안광호
김기진
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020130043303A priority Critical patent/KR101544435B1/ko
Priority to US14/256,356 priority patent/US20140312933A1/en
Publication of KR20140125491A publication Critical patent/KR20140125491A/ko
Application granted granted Critical
Publication of KR101544435B1 publication Critical patent/KR101544435B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

고 분해능 ADC 등을 위한 저잡음 비교기가 제공된다. 본 발명의 실시예에 따른 비교기는, 신호를 입력받아 증폭시키는 입력부와 입력부에서 출력되는 신호에 대한 비교결과를 출력하는 출력부를 포함하고, 입력부와 출력부 중 적어도 하나에는, 입력 소자의 입력단에 인덕터가 연결된다. 이에 의해, Voltage Headroom에 관한 문제가 없는 인덕터를 이용하여 비교기 자체에서 이득값과 노이즈 성능을 동시에 충족시킬 수 있게 된다.

Description

고 분해능 ＡＤＣ를 위한 저잡음 비교기{Low Noise Comparator for High Resolution ADC}
본 발명은 비교기에 관한 것으로, 더욱 상세하게는 고 분해능 ADC에 적용가능한 비교기에 관한 것이다.
도 1에는 기존의 비교기 구조가 제시되어 있다. 기존의 ADC(Analog-Digital Converter)에 사용된 비교기는 충분한 범위의 전압을 사용하여, ADC의 맨 처음단인 SH(Sample-and-Hold) 블록에서의 노이즈에 대한 고려만으로 충분한 설계 마진을 확보할 수 있었다.
기존의 3.3V 정도의 전압조건에서 10 bits 정도의 분해능을 가지는 ADC는 약 3mV 정도의 분해능의 성능을 요구하게 된다. 이는, 일반적인 비교기의 노이즈 레벨은 무시될 수 있을 정도의 신호크기이지만, 최근의 저전력 모바일 환경에서는 배터리의 전력소모를 최소화하기 위하여, 1V 정도의 Low Supply Voltage 환경으로 변화하고 있고, 동시에 높은 데이터 송수신을 위해서 12 bits 이상의 분해능 성능을 지닌 ADC에 대한 요구가 점차 커지고 있다.
이를 위한 ADC는 약 200㎶ 정도의 분해능의 성능을 만족시켜야 하며, Quantization Noise 및 Thermal Noise를 고려했을 때, 비교기는 통상적으로 10% 미만의 노이즈 레벨을 만족해야 한다.
이는 대략 20㎶ 수준으로, 최근 광대역 무선통신 시스템에서 사용되어지는 GHz에 근접하는 채널간 대역폭과 sub-micrometer급의 초미세 CMOS 공정에서 나타나는 매우 큰 Flicker Noise 레벨을 고려한다면, 노이즈 저감 비교기는 매우 중요한 이슈이다.
하지만, 최근의 전자회로 시스템은 전력소모를 줄이는 것이 매우 중요한 이슈로 부각됨에 따라, Low Supply Voltage에서도 동일한 High Resolution 처리가 필요하게 되었고, 기존의 비교기에서 발생하는 상대적으로 큰 노이즈 신호는 미세한 입력신호에 대하여 잘못된 판단을 내리게 되어, ADC의 성능지표인 DNL과 INL을 저하시키는 요인으로 작용하게 되었다.
비교기가 Low Supply Voltage 환경에서는 동작하는 경우, Voltage Headroom 문제로 단일 Transistor만으로 이득값과 노이즈의 요구사항을 동시에 만족할 수 없어서, 비교기는 이득값을 우선으로 만족하게 설계하고, 노이즈에 의한 에러를 보정하는 추가적인 Hardware 블록이 요구된다는 문제가 있다.
즉, 저전압, 고 분해능 ADC에서 필요로 하는 비교기는 노이즈 조건을 만족시키면서도 동시에 충분한 이득을 가지고 있어야만 하지만, 이를 동시에 만족하지 못하면, 성능을 보완해 줄 수 있는 추가적인 블록들이 필요하게 되고, 이는 시스템 전체의 크기 및 전력소모 증가로 이어지게 되는 것이다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 저전력 환경에서 고 분해능을 필요로 하는 ADC에 필수적인 비교기의 노이즈 성능을 최적화할 수 있는 저잡음 비교기를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른, 비교기는, 신호를 입력받아 증폭시키는 입력부; 및 상기 입력부에서 출력되는 신호에 대한 비교결과를 출력하는 출력부;를 포함하고, 상기 입력부는, 상기 신호를 입력받는 입력 소자의 입력단에 인덕터가 연결된다.
그리고, 상기 입력 소자는, 입력 트랜지스터이고, 상기 인덕터는, 상기 입력 트랜지스터의 게이트 및 소스 중 적어도 하나에 연결될 수 있다.
또한, 상기 인덕터는, 상기 입력 트랜지스터의 게이트에서 바라본 입력 임피던스에 의해 결정될 수 있다.
그리고, 상기 출력부는, 상기 입력부에서 출력되는 신호를 전달받는 커플링 소자의 입력단에 인덕터가 연결될 수 있다.
또한, 상기 커플링 소자는, 커플링 트랜지스터이고, 상기 인덕터는, 상기 커플링 트랜지스터의 게이트 및 소스 중 적어도 하나에 연결될 수 있다.
그리고, 상기 인덕터는, 상기 커플링 트랜지스터의 게이트에서 바라본 입력 임피던스에 의해 결정될 수 있다.
한편, 본 발명의 다른 실시예에 따른, 비교기는, 신호를 입력받아 증폭시키는 입력부; 및 상기 입력부에서 출력되는 신호에 대한 비교결과를 출력하는 출력부;를 포함하고, 상기 출력부는, 상기 입력부에서 출력되는 신호를 전달받는 커플링 소자의 입력단에 인덕터가 연결될 수 있다.
그리고, 상기 커플링 소자는, 커플링 트랜지스터이고, 상기 인덕터는, 상기 커플링 트랜지스터의 게이트 및 소스 중 적어도 하나에 연결될 수 있다.
또한, 상기 인덕터는, 상기 커플링 트랜지스터의 게이트에서 바라본 입력 임피던스에 의해 결정될 수 있다.
이상 설명한 바와 같이, 본 발명의 실시예들에 따르면, Voltage Headroom에 관한 문제가 없는 인덕터를 이용하여 비교기 자체에서 이득값과 노이즈 성능을 동시에 충족시킬 수 있게 된다.
이득과 저잡음을 동시에 만족시킬 수 있는 비교기의 사용은 전체 시스템의 소형화, 저전력화에 매우 큰 영향을 미칠 수 있는데, DC 전력소모가 없는 인덕터를 트랜지스터와 융합하여, 기존의 트랜지스터 사이즈에만 의존하는 단일변수 설계방법에서 벗어나, 인덕터와 트랜지스터 사이즈의 이중 설계변수를 가능하게 하여, 요구되는 이득값과 저잡음 성능을 동시에 만족할 수 있는 비교기 설계가 가능하게 된다.
또한, 시스템 성능이 급진적으로 증가하고, 모든 전자장치들이 사용자 편의를 위해 무선 동작을 요구함에 따라, 저전력 동작에서도 고 분해능 성능을 지닌 ADC가 필수적으로 요구되어 지는데, 본 발명의 실시예에 따르면, 1V 미만의 Low Voltage 환경에서도 12 bits 이상의 고 분해능 성능을 만족시키는 ADC를 구현할 수 있게 된다.
도 1은 기존의 비교기 구조를 나타낸 도면,
도 2는 본 발명의 바람직한 실시예에 따른 비교기의 회로도,
도 3은, 도 2에 도시된 비교기에 마련된 트랜지스터의 등가회로를 나타낸 도면,
도 4는 Smith Chart 상에 구현된 Noise Circle을 나타낸 도면,
도 5는 노이즈 성능 비교를 위한 시뮬레이션 결과, 그리고,
도 6은 인덕터가 칩 내부에서 집적화된 Layout을 나타낸 도면이다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 2는 본 발명의 바람직한 실시예에 따른 비교기의 회로도이다. 본 발명의 실시예에 따른 비교기(100)는 고 분해능의 ADC에 실장되어 사용가능하다.
본 발명의 실시예에 따른 비교기(100)는, 도 2에 도시된 바와 같이, 입력부(110)와 출력부(120)로 분리된 2중 구조이다. 이와 같은 구조로 비교기(100)를 설계한 것은 Low Supply Voltage 환경에서 Voltage Headroom 문제를 해소시키기 위함이다.
입력부(110)는 신호를 입력 받아 특정 이득으로 증폭하고, 증폭된 신호를 출력부(120)에 전달한다.
출력부(120)는 입력부(110)로부터 전달받은 신호를 다시 한번 증폭하여 기준 신호와 비교한 후 비교결과를 출력한다. 구체적으로, 출력부(120)는 기준 신호 보다 큰 경우에는 논리 레벨 "high"를 래치하고, 기준 신호 보다 작은 경우에는 논리 레벨 "low"를 래치하거나 또는 이와 반대 방식으로 비교결과를 출력할 수 있다.
입력부(110)와 출력부(120)로 분리된 2중 구조는, Low Supply Voltage 환경에서 최적으로 동작하도록 하기 위함이다. 또한, 본 발명의 실시예에 따른 비교기(100)는 노이즈를 저감시키기 위해 인덕터를 활용하는 바, 이하에서 상세히 설명한다.
노이즈 저감을 위해, 입력부(110)에서 차동 신호를 입력받는 입력 소자인 입력 트랜지스터(115-1, 115-2)의 입력단에 인덕터(LG1, LS1)가 연결된다. 구체적으로, 입력 트랜지스터(115-1, 115-2)의 게이트에 인덕터(LG1)가 연결되고, 소스에 인덕터(LS1)가 연결된다.
인덕터(LG1, LS1)의 인덕턴스는, 입력 트랜지스터(115-1, 115-2)의 게이트에서 바라본 입력 임피던스에 의해 결정된다.
또한, 노이즈 저감을 위해, 출력부(120)에서 입력부(110)에 연결되어 신호를 전달받는 커플링 소자인 커플링 트랜지스터(125-1, 125-2)의 입력단에 인덕터(LG2, LS2)가 연결된다. 구체적으로, 커플링 트랜지스터(125-1, 125-2)의 게이트에 인덕터(LG2)가 연결되고, 소스에 인덕터(LS2)가 연결된다.
인덕터(LG2, LS2)의 인덕턴스는, 커플링 트랜지스터(125-1, 125-2)의 게이트에서 바라본 입력 임피던스에 의해 결정된다.
입력부(110)의 입력 트랜지스터(115-1, 115-2)와 출력부(120)의 커플링 트랜지스터(125-1, 125-2)는, 비교기(100)의 입력 등가 노이즈를 고려할 때 그 기여도가 가장 큰 소자들이므로, 이들의 입력단에 인덕터들(LG1, LS1, LG2, LS2)을 연결하여 노이즈가 최소화되도록 한 것이다.
한편, 인덕터들(LG1, LS1, LG2, LS2)은 DC에서 전압 강하가 없기 때문에(DC Voltage Drop = 0V)이기 때문에, Voltage Headroom 문제에서 자유로울 수 있다.
본 실시예에 따른 비교기(100)에 마련된 인덕터들(LG1, LS1, LG2, LS2)에 의한 노이즈 저감 효과를 설명하기 위해, 도 3에는 비교기(100)에 마련된 트랜지스터의 등가회로를 나타내었다.
도 3에 도시된 등가 회로는 도 2에 도시된 입력부(110)의 입력 트랜지스터(115-1, 115-2)와 출력부(120)의 커플링 트랜지스터(125-1, 125-2) 모두에 동일하게 적용되어 해석되어 질 수 있다.
도 3에 도시된 등가 회로를 통해, 아래의 수학식 1과 같이 입력 임피던스(Input Impedance)를 계산할 수 있다.
Figure 112013034248447-pat00001
위 수학식 1은, 인덕터를 이용하여 입력 임피던스를 조정할 수 있을 뿐만 아니라, 입력 임피던스와 별도로 트랜지스터에 필요한 이득을 만족할 수 있도록 설계 가능함을 나타낸다. 따라서, 입력 등가 노이즈가 최소화될 수 있는 입력 임피던스를 맞출 수 있게 되므로, 비교기(100)의 입력 등가 노이즈를 최소화할 수 있는 것이다.
여기서, 중요한 것은 인덕터를 이용하여 트랜지스터가 가지고 있는 노이즈 자체를 최소화하는 것은 아니라는 점이다. 이는, 트랜지스터는 필요한 이득을 얻기 위해 조정해야 하기 때문에, 트랜지스터 자체의 노이즈를 임의로 조정이 불가한 것이다. 하지만, 트랜지스터 자체의 노이즈 보다는 비교기(100)의 입력 등가 노이즈가 전달해져 오는 최소 신호레벨에 영향을 미치지 않을 만큼 작으면 비교기(100)는 정상적인 판단을 내릴 수 있기 때문에, 본 실시예에 따른 비교기(100)의 노이즈 성능을 향상시키는데, 아주 효과적인 구조가 된다.
한편, 위 수학식 1에 따르면, 인덕턴스를 조정하면 입력 임피던스의 실수부와 허수부를 모두 조정가능하게 되므로, 임의의 입력 임피던스 구현이 가능하다. 도 4에는 Smith Chart 상에 구현된 Noise Circle을 나타내었다. 도 4에 도시된 Noise Circle을 이용하여, 원하는 입력 등가 노이즈를 실현하기 위해서는 어떠한 입력 임피던스가 필요한지 확인할 수 있다.
도 5는 본 실시예에 따른 비교기(100)와 일반적인 2중 비교기의 노이즈 시뮬레이션 결과이다. 도 5에 나타난 바에 따르면, 본 실시예에 따른 비교기(100)가 약 80% 정도의 노이즈 특성이 향상된 것을 확인할 수 있다.
한편, 기존에는 인덕터와 같은 소자를 회로에 적용하기 위해서는 칩 외부에 별도로 마련하였지만, 최근 CMOS 공정에서는 인덕터를 칩 내부의 Component로 실장하는 것이 가능하므로, 본 발명의 실시예에 따른 비교기는 인덕터들을 포함한 Full Integration이 가능하다. 도 6에는 인덕터가 칩 내부에서 집적화된 Layout을 나타낸 도면이다.
지금까지, 고 분해능의 ADC에 실장되며, 노이즈를 저감시킬 수 있는 비교기에 대해, 바람직한 실시예를 들어 상세히 설명하였다.
위 실시예에서, 비교기(100)의 입력부(110)와 출력부(120) 모두에 노이즈 저감을 위해 인덕터가 사용되는 것을 상정하였으나, 바람직한 일 예에 해당한다. 따라서, 입력부(110)와 출력부(120) 중 어느 하나에만 인덕터를 사용하여 구현하는 경우도, 본 발명의 범주에 포함된다.
또한, 본 실시예에 따른 비교기(100)는 ADC 실장을 위해 설계된 것이지만, 그 외의 다른 소자에 사용되는 것을 배제하는 것은 아니다.
또한, 인덕터가 트랜지스터의 게이트와 소스 모두에 연결되는 것이 아닌, 둘 중 하나에만 연결되는 것으로 변형하는 것도 가능하다. 또한, 트랜지스터 이외의 다른 종류의 입력 소자에 인덕터를 연결하여 노이즈를 저감시키는 경우에도, 본 발명의 범주에 포함될 수 있다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
100 : 비교기
110 : 입력부
120 : 출력부
115-1, 115-2 : 입력 트랜지스터
125-1, 125-2 : 커플링 트랜지스터
LG1, LS1, LG2, LS2 : 인덕터

Claims (9)

  1. 신호를 입력받아 증폭시키고, 증폭된 신호를 출력하는 입력부; 및
    상기 입력부에서 출력되는 신호를 직접 전달 받고, 전달된 신호를 증폭시킨 후에, 기준 신호와의 비교결과를 출력하는 출력부;를 포함하고,
    상기 입력부는,
    상기 신호를 입력받는 입력 트랜지스터;
    상기 입력 트랜지스터의 게이트에 연결된 제1 인덕터; 및
    상기 입력 트랜지스터의 소스에 연결된 제2 인덕터;를 포함하고,
    상기 출력부는,
    상기 입력부에서 출력되는 신호를 커플링 트랜지스터의 게이트를 통해서만 입력받는 것을 특징으로 하는 비교기.
  2. 삭제
  3. 제 1항에 있어서,
    상기 제1 인덕터의 인덕턴스와 상기 제2 인덕터의 인덕턴스는,
    상기 입력 트랜지스터의 게이트에서 바라본 입력 임피던스에 의해 결정되는 것을 특징으로 하는 비교기.
  4. 제 1항에 있어서,
    상기 출력부는,
    상기 입력부에서 출력되는 신호를 전달받는 커플링 트랜지스터; 및
    상기 커플링 트랜지스터의 게이트에 연결된 제3 인덕터; 및
    상기 커플링 트랜지스터의 소스에 연결된 제4 인덕터;를 포함하는 것을 특징으로 하는 비교기.
  5. 삭제
  6. 제 4항에 있어서,
    상기 제3 인덕터의 인덕턴스와 상기 제4 인덕터의 인덕턴스는,
    상기 커플링 트랜지스터의 게이트에서 바라본 입력 임피던스에 의해 결정되는 것을 특징으로 하는 비교기.
  7. 신호를 입력받아 증폭시키고, 증폭된 신호를 출력하는 입력부; 및
    상기 입력부에서 출력되는 신호를 직접 전달 받고, 전달된 신호를 증폭시킨 후에, 기준 신호와의 비교결과를 출력하는 출력부;를 포함하고,
    상기 출력부는,
    상기 입력부에서 출력되는 신호를 게이트를 통해서만 입력받는 커플링 트랜지스터; 및
    상기 커플링 트랜지스터의 게이트에 연결된 제3 인덕터; 및
    상기 커플링 트랜지스터의 소스에 연결된 제4 인덕터;를 포함하는 것을 특징으로 하는 비교기.
  8. 삭제
  9. 제 7항에 있어서,
    상기 제3 인덕터의 인덕턴스와 상기 제4 인덕터의 인덕턴스는,
    상기 커플링 트랜지스터의 게이트에서 바라본 입력 임피던스에 의해 결정되는 것을 특징으로 하는 비교기.
KR1020130043303A 2013-04-19 2013-04-19 고 분해능 ａｄｃ를 위한 저잡음 비교기 KR101544435B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130043303A KR101544435B1 (ko) 2013-04-19 2013-04-19 고 분해능 ａｄｃ를 위한 저잡음 비교기
US14/256,356 US20140312933A1 (en) 2013-04-19 2014-04-18 Low noise comparator for high resolution adc

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130043303A KR101544435B1 (ko) 2013-04-19 2013-04-19 고 분해능 ａｄｃ를 위한 저잡음 비교기

Publications (2)

Publication Number Publication Date
KR20140125491A KR20140125491A (ko) 2014-10-29
KR101544435B1 true KR101544435B1 (ko) 2015-08-13

Family

ID=51728554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130043303A KR101544435B1 (ko) 2013-04-19 2013-04-19 고 분해능 ａｄｃ를 위한 저잡음 비교기

Country Status (2)

Country Link
US (1) US20140312933A1 (ko)
KR (1) KR101544435B1 (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624699B2 (en) * 2001-10-25 2003-09-23 Broadcom Corporation Current-controlled CMOS wideband data amplifier circuits
US7286013B2 (en) * 2003-09-18 2007-10-23 Avago Technologies Wireless Ip (Singapore) Pte Ltd Coupled-inductance differential amplifier
US7202740B2 (en) * 2005-01-05 2007-04-10 Broadcom Corporation Gain boosting for tuned differential LC circuits
GB2434494B (en) * 2006-01-24 2008-02-06 Toumaz Technology Ltd Low noise amplifier
US7382189B2 (en) * 2006-09-25 2008-06-03 Agere Systems Inc. Multi-gain amplifier with input impedance control
TWI443969B (zh) * 2010-11-17 2014-07-01 Ind Tech Res Inst 以動態比較器為基礎的比較系統
US8406710B1 (en) * 2011-09-23 2013-03-26 Tensorcom, Inc. Method and apparatus of minimizing extrinsic parasitic resistance in 60 GHz power amplifier circuits
US8829942B2 (en) * 2012-11-13 2014-09-09 University Of Macau Comparator and calibration thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
T. Nguyen et al.,"CMOS Low Noise Amplifier Design Optimization Techniques," IEEE Trans. on Microwave Theory and Tech., Vol. 52, No. 5, May 2004..

Also Published As

Publication number Publication date
KR20140125491A (ko) 2014-10-29
US20140312933A1 (en) 2014-10-23

Similar Documents

Publication Publication Date Title
US20210021277A1 (en) Differential source follower with current steering devices
US9876501B2 (en) Switching power amplifier and method for controlling the switching power amplifier
US8106711B2 (en) Stacked pre-driver amplifier
Ke et al. A 2.8-to-8.5 mW GSM/bluetooth/UMTS/DVB-H/WLAN fully reconfigurable CTΔΣ with 200kHz to 20MHz BW for 4G radios in 90nm digital CMOS
US10581442B2 (en) Apparatus for correcting linearity of a digital-to-analog converter
US20180198426A1 (en) Low supply class ab output amplifier
US9397686B2 (en) Method and system for a low input voltage low impedance termination stage for current inputs
US10320441B2 (en) Systems and methods for a switchless radio front end
US9634688B2 (en) Integrator, delta-sigma modulator, and communications device
US11159133B2 (en) Buffer circuit for radio frequency signals
CN101399545A (zh) 低功率缓冲电路
KR101544435B1 (ko) 고 분해능 ａｄｃ를 위한 저잡음 비교기
US7821305B1 (en) Dual voltage buffer with current reuse
US10686461B1 (en) Top plate sampling analog-to-digital converter (ADC) with residue amplifier non-linearity reduction
US7605634B2 (en) Subtractor circuit and operational amplifier
US10771083B2 (en) Top plate sampling analog-to-digital converter (ADC) having a dynamic comparator with a preamplifier and a clamp circuit
US10523231B1 (en) Dynamic integrator with boosted output impedance of the transconductance
US20130273867A1 (en) Radio frequency signal receiving device
US20200014393A1 (en) Programmable gain apmplifier (pga) embedded pipelined analog to digital converters (adc) for wide input full scale range
US20190386520A1 (en) Wireless transmission device and wireless communication device
CN116896333A (zh) 具有反馈电阻器及电感峰化的超级源极跟随器
JP2006254158A (ja) 利得可変増幅器
JP2010035047A (ja) 通信装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190805

Year of fee payment: 5