KR101542462B1 - 엠엘씨씨칩 불량 검사방법 - Google Patents

엠엘씨씨칩 불량 검사방법 Download PDF

Info

Publication number
KR101542462B1
KR101542462B1 KR1020130166148A KR20130166148A KR101542462B1 KR 101542462 B1 KR101542462 B1 KR 101542462B1 KR 1020130166148 A KR1020130166148 A KR 1020130166148A KR 20130166148 A KR20130166148 A KR 20130166148A KR 101542462 B1 KR101542462 B1 KR 101542462B1
Authority
KR
South Korea
Prior art keywords
chip
cut surface
area
array plate
black region
Prior art date
Application number
KR1020130166148A
Other languages
English (en)
Other versions
KR20150077200A (ko
Inventor
최승민
Original Assignee
주식회사 로보스타
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 로보스타 filed Critical 주식회사 로보스타
Priority to KR1020130166148A priority Critical patent/KR101542462B1/ko
Publication of KR20150077200A publication Critical patent/KR20150077200A/ko
Application granted granted Critical
Publication of KR101542462B1 publication Critical patent/KR101542462B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00Measuring arrangements characterised by the use of optical techniques
    • G01B11/28Measuring arrangements characterised by the use of optical techniques for measuring areas
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection

Landscapes

  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Pathology (AREA)
  • Health & Medical Sciences (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

본 발명은 엠엘씨씨칩 불량 검사방법에 관한 것으로, 본 발명은 엠엘씨씨칩어레이 플레이트의 절단면을 카메라로 캡쳐하여 절단면 이미지를 생성하는 단계; 상기 절단면 이미지에서 전극인 검은영역의 면적을 산출하는 단계; 상기 검은영역의 면적을 기준면적과 비교하여 기준면적보다 큰 초과 검은영역(들)을 검출하는 단계; 상기 초과 검은영역의 중심좌표(중심점)를 찾는 단계; 상기 초과 검은영역의 좌우 에지라인을 찾는 단계; 상기 초과 검은영역을 둘러싼 좌우 컷팅라인을 찾는 단계; 상기 초과 검은영역의 좌우 에지라인과 좌우 컷팅라인 사이의 직선 수평거리들을 측정하는 단계; 및 상기 측정된 수평거리값들과 기준거리값을 비교하여 기준거리값보다 작은 값이 있는 경우 불량으로 판정하는 단계;를 포함한다. 본 발명은 엠엘씨씨칩어레이 플레이트의 절단면에 노출된 엠엘씨씨칩 전극의 불량 여부를 정확하게 검사하고, 또한 엠엘씨씨칩어레이 플레이트의 절단면에 노출된 엠엘씨씨칩 전극의 불량 여부, 즉 엠엘씨씨칩의 불량 여부를 빠르게 검사한다.

Description

엠엘씨씨칩 불량 검사방법{METHOD FOR INSPECTING ERROR OF MULTI-LAYER CERAMIC CAPACITORS CHIP}
본 발명은 엠엘씨씨(MLCC;Multi-Layer Ceramic Capacitors)칩 불량 검사방법에 관한 것이다.
최근, 반도체 패키지의 경박단소화 및 생산성 향상을 위하여 반도체 패키지 영역이 매트릭스 배열을 이루면서 스트립 단위로 집약되는 구조로 제작되는 추세이다. 또한, 전자기기의 소형화에 따라 전자기기를 구성하는 부품(소자)들도 소형화되고 있고, 이러한 소형 부품들도 매트릭스 배열로 제작된다.
도 1은 엠엘씨씨칩들이 매트릭스로 배열된 엠엘씨씨칩어레이 플레이트의 일예를 도시한 사시도이다. 도 1에 도시한 바와 같이, 엠엘씨씨칩어레이 플레이트(10)는 베이스 필름(11)과, 베이스 필름(11)의 상면에 균일한 두께로 형성된 실리콘박판(12)과, 실리콘박판(12) 내부에 매립되어 매트릭스 배열된 다수 개의 칩(13)들을 포함한다. 그리고 칩(13)들이 매트릭스로 배열된 실리콘막(12)은 칩(13)들의 배열에 따라 가로와 세로 방향으로 다수 개의 컷팅라인(CL)들이 구비되며, 서로 인접하는 두 개의 가로 방향 컷팅라인(CL)들과 서로 인접하는 두 개의 세로 방향 컷팅라인(CL)들에 의해 구획된 실리콘단위체(U) 내부에 칩(13)이 위치한다. 칩(13)이 내부에 구비된 실리콘단위체(U)가 엠엘씨씨칩이 되며, 칩은 전극이고 칩을 감싸는 실리콘은 커버가 된다.
칩(13)이 내부에 위치한 실리콘단위체(U), 즉 엠엘씨씨칩은 베이스 필름(11)으로부터 분리되어 전자기기에 장착된다. 실리콘박판(12)에 형성된 컷팅라인(CL)들은 소잉 장비에 의해 실리콘박판(12)이 컷팅됨에 의해 형성된다.
한편, 소잉 장비가 엠엘씨씨칩어레이 플레이트(10)의 실리콘박판(12)을 소잉할 때 커터에 휨이 발생하거나, 커터의 컷팅 방향에 오차가 발생되거나, 실리콘박판(12) 내부에 배열될 전극(13)들이 정확하게 일렬로 배열되지 못할 경우 전극(13)에 손상이 발생하게 된다. 이와 같이, 전극이 손상된 엠엘씨씨칩(불량 엠엘씨씨칩)이 전자기기에 적용될 경우 전자기기의 불량을 유발시키게 된다. 따라서, 소잉 작업이 끝난 엠엘씨씨칩어레이 플레이트(10)는 배열된 엠엘씨씨칩(U)의 손상에 의한 불량 여부를 검사하는 공정이 수행된다.
종래, 엠엘씨씨칩어레이 플레이트(10)를 검사하는 작업은, 작업자가 미리 설정된 실리콘박판(12)의 컷팅라인(CL)을 기준으로 실리콘박판(12)을, 도 2에 도시한 바와 같이, 절곡시켜 컷팅라인(CL)에 의해 형성된 절단면을 육안으로 검사하여 엠엘씨씨칩(U)의 불량 여부를 결정하였다. 즉, 도 3에 도시한 바와 같이, 절단면(F)에 전극(13)이 많이 노출된 것은 불량 엠엘씨씨칩(U)으로 판별하고 절단면(F)에 전극(13)이 적게 노출되거나 노출되지 않은 엠엘씨씨칩(U)은 양호한 엠엘씨씨칩(U)으로 판별하였다.
그러나, 엠엘씨씨칩어레이 플레이트(10)의 절단면(F)을 작업자가 육안으로 보고 절단면(F)에 노출된 전극(13)의 면적이 크고 작음에 따라 전극(13)의 불량 여부를 판별하게 되므로 엠엘씨씨칩(U)의 검사 정확도가 떨어지며 시간이 많이 소요된다. 엠엘씨씨칩(U)의 검사 정확도가 떨어짐에 따라 불량한 엠엘씨씨칩(U)이 전자기기에 적용되어 전자기기의 불량을 유발시키거나 양호한 엠엘씨씨칩(U)이 폐기되어 엠엘씨씨칩(U)의 손실을 유발시키게 된다.
본 발명의 목적은 엠엘씨씨칩어레이 플레이트의 절단면에 노출된 전극의 불량 여부를 정확하게 검사하는 엠엘씨씨칩 불량 검사방법을 제공하는 것이다.
본 발명의 다른 목적은 엠엘씨씨칩어레이 플레이트의 절단면에 노출된 전극의 불량 여부를 빠르게 검사하는 엠엘씨씨칩 불량 검사방법을 제공하는 것이다.
본 발명의 목적을 달성하기 위하여, 엠엘씨씨칩어레이 플레이트의 절단면을 카메라로 캡쳐하여 절단면 이미지를 생성하는 단계; 상기 절단면 이미지에서 전극인 검은영역의 면적을 산출하는 단계; 상기 검은영역의 면적을 기준면적과 비교하여 기준면적보다 큰 초과 검은영역(들)을 검출하는 단계; 상기 초과 검은영역의 중심좌표(중심점)를 찾는 단계; 상기 초과 검은영역의 좌우 에지라인을 찾는 단계; 상기 초과 검은영역을 둘러싼 좌우 컷팅라인을 찾는 단계; 상기 초과 검은영역의 좌우 에지라인과 좌우 컷팅라인 사이의 직선 수평거리들을 측정하는 단계; 및 상기 측정된 수평거리값들과 기준거리값을 비교하여 기준거리값보다 작은 값이 있는 경우 불량으로 판정하는 단계;를 포함하는 엠엘씨씨칩 불량 검사방법이 제공된다.
상기 직선 수평거리들을 측정하는 단계는, 상기 초과 검은영역의 좌우 에지라인에 각각 다수 개의 검사포인트들을 설정하고, 상기 좌우 컷팅라인에 각각 상기 좌우 에지라인의 검사포인트들과 대응되도록 좌우 에지라인의 검사포인트들과 수평 선상으로 검사포인트들을 설정하여 상기 좌우 에지라인의 검사포인트들과 좌우 컷팅라인의 검사포인트들 사이의 직선 수평거리를 측정하여 수평거리값들을 산출하는 것이 바람직하다.
상기 절단면 이미지의 검은영역은 전극이고, 상기 절단면 이미지 중 검은영역이외의 영역은 흰영역으로 실리콘재질인 커버이며, 좌우 컷팅라인은 검은 선인 것이 바람직하다.
상기 엠엘씨씨칩어레이 플레이트는 고정되고, 상기 카메라는 수평 방향으로 직선으로 움직이면서 엠엘씨씨칩어레이 플레이트의 절단면을 캡쳐하는 것이 바람직하다.
본 발명은 엠엘씨씨칩어레이 플레이트의 절단면에 노출된 엠엘씨씨칩 전극(들)의 불량 여부에 대한 검사 정확도가 높게 되므로 불량한 엠엘씨씨칩이 전자기기에 적용되어 전자기기의 불량을 유발시키는 것을 방지하게 되고, 또한 엠엘씨씨칩의 불량 여부 판단을 잘못하여 양호한 엠엘씨씨칩이 폐기되어 엠엘씨씨칩의 손실이 발생되는 것을 방지하게 된다.
또한, 본 발명은 엠엘씨씨칩어레이 플레이트의 절단면에 노출된 엠엘씨씨칩 전극(들)의 불량 여부에 대한 검사가 빠르게 되므로 엠엘씨씨칩 불량 검사의 생산성을 높이게 된다.
도 1은 엠엘씨씨칩어레이 플레이트의 일예를 도시한 사시도,
도 2는 상기 엠엘씨씨칩어레이 플레이트가 컷팅라인을 기준으로 절곡된 상태를 도시한 사시도,
도 3은 상기 엠엘씨씨칩어레이 플레이트 절단면에 노출된 전극들을 도시한 정면도,
도 4는 본 발명에 따른 엠엘씨씨칩 불량 검사방법이 실행될 검사장비의 일실시예의 일부분을 도시한 정면도,
도 5는 본 발명에 따른 엠엘씨씨칩 불량 검사방법의 일실시예를 도시한 순서도,
도 6은 엠엘씨씨칩어레이 플레이트의 절단면을 캡쳐한 절단면 이미지를 도시한 평면도,
도 7은 본 발명에 따른 엠엘씨씨칩 불량 검사방법의 일실시예 중 수평거리측정단계를 설명하는 절단면 이미지의 일부분을 도시한 평면도.
이하, 본 발명에 따른 엠엘씨씨칩 불량 검사방법의 실시예를 첨부도면을 참조하여 설명하면 다음과 같다.
도 4는 본 발명에 따른 엠엘씨씨칩 불량 검사방법이 실행될 검사장비의 일실시예의 일부분을 도시한 정면도이다.
도 4에 도시한 바와 같이, 본 발명에 따른 엠엘씨씨칩 불량 검사방법의 일실시예가 실행될 검사장비의 일실시예는 엠엘씨씨칩어레이 플레이트가 놓여지는 베이스 부재(100)와, 베이스 부재(100)의 상측에 상하로 움직임 가능하게 구비되어 베이스 부재(100)에 놓이는 엠엘씨씨칩어레이 플레이트(10)의 일부분 상면을 지지하는 워크누름유닛(200)과, 엠엘씨씨칩어레이 플레이트(10)의 다른 부분을 눌러 엠엘씨씨칩어레이 플레이트(10)의 컷팅라인(CL)을 기준으로 엠엘씨씨칩어레이 플레이트(10)를 절곡시키는 롤러(300)와, 엠엘씨씨칩어레이 플레이트(10)의 컷팅라인 절단면(F)을 캡쳐하는 카메라(400)와, 절단면(F)을 따라 카메라(400)를 수평 방향으로 이동시키는 카메라 구동유닛(500)과, 카메라(400)에서 캡쳐된 이미지를 연산 처리하는 연산처리부(600)를 포함한다.
엠엘씨씨칩어레이 플레이트(10)는, 위에서 설명된 바와 같이, 사각 형상의 베이스 필름(11), 베이스 필름(11)의 한쪽면에 부착되며 균일한 두께를 갖는 사각 형태의 실리콘박판(12)과, 실리콘박판(12) 내부에 가로와 세로 방향으로 배열되도록 매립된 다수 개의 전극(13)들과, 전극(13)들의 배열에 따라 실리콘박판(12)에 가로와 세로 방향으로 형성된 다수 개의 컷팅라인(CL)들을 포함한다. 서로 인접하는 두 개의 가로 방향 컷팅라인(CL)들과 서로 인접하는 두 개의 세로 방향 컷팅라인(CL)들에 의해 구획된 실리콘단위체(U) 내부에 전극(13)이 위치한다. 실리콘단위체는 엠엘씨씨칩이 된다.
도 5는 본 발명에 따른 엠엘씨씨칩 불량 검사방법의 일실시예를 도시한 순서도이다.
도 5에 도시한 바와 같이, 본 발명에 따른 엠엘씨씨칩 불량 검사방법의 일실시예는, 먼저, 베이스 부재(100)에 놓인 엠엘씨씨칩어레이 플레이트(10)의 절단면을 카메라(400)로 캡쳐하여, 도 6에 도시한 바와 같이, 절단면 이미지(F')를 생성하는 이미지생성단계(S1)가 진행된다. 카메라 구동유닛(500)의 작동에 의해 카메라(400)가 엠엘씨씨칩어레이 플레이트(10)의 절단면(F)을 따라 이동하면서 엠엘씨씨칩어레이 플레이트(10)의 절단면(F)을 캡쳐하여 절단면 이미지(F')를 생성하게 된다. 엠엘씨씨칩어레이 플레이트(10)의 절단면(F)은 전극(13)이 위치한 실리콘단위체(U)들, 즉 엠엘씨씨칩들이 연속적으로 배열된 것이다.
그리고 카메라(400)에 의해 캡쳐된 엠엘씨씨칩어레이 플레이트(10)의 절단면 이미지(F')에서 검은영역(13')의 면적을 산출하는 면적산출단계(S2)가 진행된다. 엠엘씨씨칩어레이 플레이트(10)의 절단면 이미지(F')의 검은영역(13')은 엠엘씨씨칩어레이 플레이트(10)의 절단면(F)에서 전극(13)이 절단되어 노출된 전극(13)의 절단면(F)이다. 절단면 이미지(F') 중 검은영역(13') 이외의 영역은 흰영역(12')으로 실리콘재질인 커버이며, 엠엘씨씨칩어레이 플레이트(10)의 절단면(F)의 컷팅라인(CL)들은 절단면 이미지(F')에 검은 선으로 표시된다.
엠엘씨씨칩어레이 플레이트(10)의 절단면 이미지(F')에서 검은영역(13')의 면적이 산출되면 산출된 검은영역(13')의 면적과 미리 입력된 기준면적과 비교하여 검은영역(13')의 면적이 기준면적보다 큰 초과 검은영역(13')을 검출하는 영역판정단계(S3)가 진행된다.
절단면 이미지(F')의 검은영역(13')이 초과 검은영역(13')으로 판정되면 그 초과 검은영역(13')의 중심좌표를 구하는 중심좌표산출단계(S4)가 진행된다.
초과 검은영역(13')의 중심좌표(중심점)를 구한 다음 중심좌표를 기준으로 초과 검은영역(13')의 좌우 에지라인(L1)(L2)을 찾는 에지라인산출단계(S5)가 진행된다. 절단면 이미지(F')에서 초과 검은영역(13')은 검은색이고 초과 검은영역(13')의 둘레는 흰색이므로 검은색과 흰색의 경계선이 초과 검은영역(13')의 에지라인이며, 초과 검은영역(13')의 에지라인 중 좌우측에 위치하는 라인이 좌우 에지라인(L1)(L2)이 된다.
초과 검은영역(13')의 좌우 에지라인(L1)(L2)을 찾은 후 초과 검은영역(13')을 둘러싼 좌우 컷팅라인(CL)을 찾는 컷팅라인산출단계(S6)가 진행된다. 초과 검은영역(13')을 둘러싼 좌우 컷팅라인(CL)은 절단면 이미지(F')에 검은 직선이며, 초과 검은영역(13')의 좌우 에지라인(L1)(L2)과 인접한 검은 선이다.
초과 검은영역(13')을 둘러싼 좌우 컷팅라인(CL)을 찾은 다음 초과 검은영역(13')의 좌우 에지라인(L1)(L2)과 좌우 컷팅라인(CL) 사이의 직선 수평거리들을 측정하는 수평거리측정단계(S7)가 진행된다.
수평거리측정단계(S7)는, 도 7에 도시한 바와 같이, 초과 검은영역(13')의 좌우 에지라인(L1)(L2)에 각각 다수 개의 검사포인트(P1)들을 설정하고, 좌우 컷팅라인(CL)에 각각 좌우 에지라인(L1)(L2)의 검사포인트(P1)들과 대응되도록 검사포인트(P2)들을 설정한다. 좌우 에지라인(L1)(L2)의 각 검사포인트(P1)들과 좌우 컷팅라인(CL)의 각 검사포인트(P2)들은 서로 수평 직선 선상에 위치한다. 그리고 좌우 에지라인(L1)(L2)의 검사포인트(P1)들과 좌우 컷팅라인(CL)의 검사포인트(P2)들 사이의 직선 수평거리(L)를 측정하여 수평거리값들을 산출한다.
측정된 수평거리값들과 미리 설정된 기준거리값을 비교하여 기준거리값보다 작은 값이 있는 경우 불량으로 판정하는 불량판정단계(S8)가 진행된다.
엠엘씨씨칩어레이 플레이트(10)의 절단면(F)을 캡쳐한 절단면 이미지(F')에서 불량으로 판정된 초과 검은영역(13')에 해당되는 엠엘씨씨칩어레이 플레이트(10)의 엠엘씨씨칩(U)을 산출하여 그 엠엘씨씨칩어레이 플레이트(10)의 엠엘씨씨칩(U)에 불량 표시를 한다. 카메라(400)는 엠엘씨씨칩어레이 플레이트(10)의 기준점에서부터 엠엘씨씨칩어레이 플레이트(10)의 절단면(F)을 따라 수평으로 이동하면서 엠엘씨씨칩어레이 플레이트(10)의 절단면(F)을 캡쳐하게 되므로 불량으로 판정된 초과 검은영역(13')을 캡쳐한 카메라(400)의 이동거리를 산출하게 되면 엠엘씨씨칩어레이 플레이트(10)의 절단면(F)에서 불량으로 판정된 초과 검은영역(13')에 해당되는 엠엘씨씨칩(U)을 찾을 수 있게 된다.
카메라(400)가 엠엘씨씨칩어레이 플레이트(10)의 절단면(F)을 따라 수평으로 이동하면서 카메라(400)가 엠엘씨씨칩어레이 플레이트(10)의 절단면(F)을 캡쳐시 엠엘씨씨칩어레이 플레이트(10)의 절단면(F)을 이루는 실리콘단위체(U)들, 즉 엠엘씨씨칩들을 한 개씩 캡쳐하면서 엠엘씨씨칩(U)의 불량을 판별할 수 있고, 또한 엠엘씨씨칩(U)들을 복수 개 캡쳐한 후 캡쳐된 복수 개의 엠엘씨씨칩(U)들의 전극을 검사하여 엠엘씨씨칩(U)의 불량을 판별할 수 있다.
위의 과정은 연산처리부에서 진행된다.
이하, 본 발명에 따른 엠엘씨씨칩 불량 검사방법의 작용과 효과를 설명하면 다음과 같다.
본 발명은 엠엘씨씨칩어레이 플레이트(10)의 절단면(F)을 캡쳐하여 절단면 이미지(F')를 생성하고 그 절단면 이미지(F')에서 전극(13)에 해당되는 검은영역(13')의 면적을 산출하고 그 산출된 면적을 기준면적과 비교하여 초과 검은영역(13')을 검출하고 초과 검은영역(13')의 에지라인과 그 검은영역(13')을 둘러싼 컷팅라인(CL) 사이의 직선 거리값들을 산출하여 기준 직선거리값보다 작은 직선거리값이 있을 때 그 초과 검은영역(13')에 해당되는 엠엘씨씨칩(U)을 불량으로 판정하게 된다. 이로 인하여, 엠엘씨씨칩어레이 플레이트(10)의 절단면(F)을 구성하는 엠엘씨씨칩들의 불량 여부를 정확하게 검사하게 된다.
또한, 본 발명은 카메라(400)가 움직이면서 엠엘씨씨칩어레이 플레이트(10)의 절단면(F)을 캡쳐하여 절단면 이미지(F')를 생성하고 그 생성된 절단면 이미지(F')를 연산처리부(600)에서 처리하여 엠엘씨씨칩(U)의 불량 여부를 검사하게 되므로 엠엘씨씨칩어레이 플레이트(10)를 구성하는 엠엘씨씨칩(U)들의 불량 여부를 빠르게 검사하게 된다.
이와 같이, 본 발명은 엠엘씨씨칩어레이 플레이트(10)의 절단면(F)에 노출된 엠엘씨씨칩 전극(13)들의 불량 여부에 대한 검사 정확도가 높게 되므로 불량한 엠엘씨씨칩(U)이 전자기기에 적용되어 전자기기의 불량을 유발시키는 것을 방지하게 되고, 또한 엠엘씨씨칩(U)의 불량 여부 판단을 잘못하여 양호한 엠엘씨씨칩(U)이 폐기되어 엠엘씨씨칩(U)의 손실이 발생되는 것을 방지하게 된다.
또한, 본 발명은 엠엘씨씨칩어레이 플레이트(10)를 구성하는 엠엘씨씨칩들의 불량 여부에 대한 검사가 빠르게 되므로 엠엘씨씨칩 불량 검사의 생산성을 높이게 된다.
10; 엠엘씨씨칩어레이 플레이트 400; 카메라
13; 전극 13' 검은영역
F; 절단면 F'; 절단면 이미지
CL; 컷팅라인 L1,L2; 좌우 에지라인

Claims (4)

  1. 엠엘씨씨칩어레이 플레이트의 절단면을 카메라로 캡쳐하여 절단면 이미지를 생성하는 단계;
    상기 절단면 이미지에서 전극인 검은영역의 면적을 산출하는 단계;
    상기 검은영역의 면적을 기준면적과 비교하여 기준면적보다 큰 초과 검은영역(들)을 검출하는 단계;
    상기 초과 검은영역의 중심좌표(중심점)를 찾는 단계;
    상기 초과 검은영역의 좌우 에지라인을 찾는 단계;
    상기 초과 검은영역을 둘러싼 좌우 컷팅라인을 찾는 단계;
    상기 초과 검은영역의 좌우 에지라인과 좌우 컷팅라인 사이의 직선 수평거리들을 측정하는 단계; 및
    상기 측정된 수평거리값들과 기준거리값을 비교하여 기준거리값보다 작은 값이 있는 경우 불량으로 판정하는 단계;를 포함하며,
    상기 직선 수평거리들을 측정하는 단계는 상기 초과 검은영역의 좌우 에지에 각각 다수 개의 검사포인트들을 설정하고, 상기 좌우 컷팅라인에 각각 상기 좌우 에지라인의 검사포인트들과 대응되도록 좌우 에지라인의 검사포인트들과 수평 선상으로 검사포인트들을 설정하여 상기 좌우 에지라인의 검사포인트들과 좌우 컷팅라인의 검사포인트들 사이의 직선 수평거리를 측정하여 수평거리값들을 산출하는 것을 특징으로 하는 엠엘씨씨칩 불량 검사방법.
  2. 삭제
  3. 제 1 항에 있어서, 상기 절단면 이미지의 검은영역은 칩이고, 상기 절단면 이미지 중 검은영역이외의 영역은 흰영역으로 실리콘재질이며, 좌우 컷팅라인은 검은 선인 것을 특징으로 하는 엠엘씨씨칩 불량 검사방법.
  4. 제 1 항에 있어서, 상기 엠엘씨씨칩어레이 플레이트는 고정되고, 상기 카메라는 수평 방향으로 직선으로 움직이면서 엠엘씨씨칩어레이 플레이트의 절단면을 캡쳐하는 것을 특징으로 하는 엠엘씨씨칩 불량 검사방법.
KR1020130166148A 2013-12-27 2013-12-27 엠엘씨씨칩 불량 검사방법 KR101542462B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130166148A KR101542462B1 (ko) 2013-12-27 2013-12-27 엠엘씨씨칩 불량 검사방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130166148A KR101542462B1 (ko) 2013-12-27 2013-12-27 엠엘씨씨칩 불량 검사방법

Publications (2)

Publication Number Publication Date
KR20150077200A KR20150077200A (ko) 2015-07-07
KR101542462B1 true KR101542462B1 (ko) 2015-08-06

Family

ID=53790015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130166148A KR101542462B1 (ko) 2013-12-27 2013-12-27 엠엘씨씨칩 불량 검사방법

Country Status (1)

Country Link
KR (1) KR101542462B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105181706B (zh) * 2015-09-23 2018-02-13 电子科技大学 一种基板上的贴片电阻不良缺陷检测方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003004423A (ja) * 2001-06-20 2003-01-08 Nipro Corp ワークの先端切断面形状の検査装置および検査方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003004423A (ja) * 2001-06-20 2003-01-08 Nipro Corp ワークの先端切断面形状の検査装置および検査方法

Also Published As

Publication number Publication date
KR20150077200A (ko) 2015-07-07

Similar Documents

Publication Publication Date Title
CN108627512B (zh) 三维检测装置以及用于三维检测的方法
US9743527B2 (en) Stencil programming and inspection using solder paste inspection system
KR101542462B1 (ko) 엠엘씨씨칩 불량 검사방법
US11150198B2 (en) Method for inspecting ball grid array-type semiconductor chip package
KR101745883B1 (ko) 인쇄회로기판의 광학 검사 장치 및 방법
JP5863101B2 (ja) X線非破壊検査装置
US9863897B2 (en) X-ray nondestructive testing device
TW201901177A (zh) 電路板檢測之對位方法
KR101296164B1 (ko) 평판형 가공대상물의 홀 가공방법
JP2013063490A (ja) 切削装置および切削方法
CN114299049A (zh) 检测方法及装置、电子设备和存储介质
JP2008261692A (ja) 基板検査システム及び基板検査方法
KR20150056148A (ko) 검사 효율이 향상된 엑스레이 검사 장치 및 엑스레이 검사 방법
KR101195827B1 (ko) 반도체 칩 패키지의 에지 검출 방법
JP2009133745A (ja) 検査方法及び検査装置
JP2008124306A (ja) プリント基板の穴充填部欠陥検査システム及び欠陥検査方法
CN110896593A (zh) 电路板的制造方法及钻孔机
KR101367193B1 (ko) 콜렛의 수평도 및 압력 검사 방법
JP2005274309A (ja) 三次元物体の検査方法および検査装置
KR102148751B1 (ko) 검사 효율이 향상된 엑스레이 검사 장치 및 엑스레이 검사 방법
CN117291923B (zh) 一种芯片封装质量评价方法及系统
KR20230094912A (ko) 반도체 자재 검사 장치 및 이를 이용한 반도체 자재 검사 방법
JP6638388B2 (ja) 薄膜太陽電池の製造装置およびその制御装置
TWI449119B (zh) Circuit board placement method
KR20190075032A (ko) 검사 효율이 향상된 엑스레이 검사 장치 및 엑스레이 검사 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180709

Year of fee payment: 4