KR101540565B1 - 반도체 기판의 금속 오염 평가 방법 - Google Patents

반도체 기판의 금속 오염 평가 방법 Download PDF

Info

Publication number
KR101540565B1
KR101540565B1 KR1020130113446A KR20130113446A KR101540565B1 KR 101540565 B1 KR101540565 B1 KR 101540565B1 KR 1020130113446 A KR1020130113446 A KR 1020130113446A KR 20130113446 A KR20130113446 A KR 20130113446A KR 101540565 B1 KR101540565 B1 KR 101540565B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
metal component
recovered
nickel
concentration
Prior art date
Application number
KR1020130113446A
Other languages
English (en)
Other versions
KR20150033433A (ko
Inventor
이성욱
김고은
Original Assignee
주식회사 엘지실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지실트론 filed Critical 주식회사 엘지실트론
Priority to KR1020130113446A priority Critical patent/KR101540565B1/ko
Publication of KR20150033433A publication Critical patent/KR20150033433A/ko
Application granted granted Critical
Publication of KR101540565B1 publication Critical patent/KR101540565B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

실시예의 반도체 기판의 금속 오염 평가 방법은, 반도체 기판을 가열하는 단계와, HF 또는 HNO3 중 적어도 하나를 포함하는 기체 상태의 물질에 의해 가열된 반도체 기판의 상부를 식각하는 단계와, 반도체 기판의 식각된 상부에 존재하는 금속 성분을 회수하는 단계 및 회수된 금속 성분을 분석하는 단계를 포함한다.

Description

반도체 기판의 금속 오염 평가 방법{Method for analyzing bulk metallic impurities in semiconductor wafer}
실시예는 반도체 기판의 금속 오염 평가 방법에 관한 것이다.
반도체 소자를 제조하는 공정에 사용되는 반도체 기판(wafer) 중 에픽텍셜(epitaxial) 기판(이하, EPI 기판)은 연마된 기판의 표면에 단결정 실리콘을 성장시켜 기판 표면의 결함을 최대한 줄인 고품질 기판이다.
이러한 EPI 기판은 마이크로 프로세서(MPU, MCU), 논리소자(시스템 IC, LCD IC), 플래쉬 메모리, 파워 트랜지스터, 다이오드 등과 같은 다양한 반도체 소자를 위해 다양한 구조로 제작될 수 있다. 여기서, EPI 기판은 사용되는 불순물(dopant)에 따라 보론(Boron) 등으로 도핑된 p형 기판과 안티모니(antimony) 등으로 도핑된 n형 기판으로 나뉠 수 있으며, EPI층과 기판의 타입에 따라 P/P++, P/N, N/N-, P/P+ 등으로 다양하게 구별될 수 있다. 또한, 도핑된 농도에 따라 EPI 기판은 P+: 0.01 내지 1Ωcm, P++: 0.01 Ωcm 이하, P-: 1 Ωcm 이상으로 구별되기도 한다.
한편, 반도체 소자가 미세하게 제조됨에 따라, 기판의 표면에 오염된 금속뿐만 아니라, 반도체 기판의 벌크(bulk)에 오염된 금속도 소자에 영향을 미친다. 구체적으로, 기판의 벌크에 금속이 오염된 상태로 기판에 열처리를 가하면, 벌크의 금속이 외부-확산(out-diffusion)되어 전류누설(current leakage)과 같은 문제점이 야기될 수 있다.
특히, 과도하게 도핑된 기판(heavily dopping wafer)의 경우, 일반 기판보다 보론의 양이 많아 높은 확산성을 가짐으로 인해, 구리에 의한 오염이 쉽게 발생될 수 있다.
전술한 바와 같은 기판의 벌크 금속으로 인한 문제점을 개선하기 위해, 벌크금속의 오염을 평가(또는, 분석)하는 PUTP(Poly Silicon Trace Profiling)법이나 LTOD(Low Temperature Out-Diffusion)법 등이 이용된다.
PUTP법은, 폴리 실리콘(polysilicon)을 기판 위에 증착시켜 증착 온도에 의해 구리와 니켈을 폴리 실리콘과 기판 표면 사이의 계면에 게터링(gettering)시키고, 식각을 통해 폴리 실리콘을 제거한 후 잔류한 구리와 니켈을 분석하는 방법이다.
그러나, 기존의 PUTP법의 경우, 반도체 기판에 폴리 실리콘을 증착해야 하므로 공정 시간을 증가시킬 뿐만 아니라, 고가의 장비를 요구하는 문제점이 있다.
또한, 기존의 PUTP법의 경우, 반도체 기판의 전면과 배면의 오염량을 분리하여 분석할 수 없기 때문에, 반도체 기판의 오염이 전면에 존재하는가 그렇지 않으면 배면에 존재하는가를 평가할 수도 없다.
한편, 기존의 LTOD법은, 기판을 200 ℃의 낮은 온도 범위에서 3 시간 동안 가열하여, 실리콘 벌크에 존재하는 구리와 니켈을 반도체 기판의 표면으로 외부-확산(out-diffusion)시킨 후, 금속을 스캔하여 분석하는 방법이다.
기존의 LTOD법은 기존의 PUTP법과 달리 고가의 장비를 사용하지 않지만, 반도체 기판의 벌크가 보론 등으로 과도하게 도핑되었을 때, 구리와 보론의 결합으로 인해, 구리가 반도체 기판의 표면까지 확산되지 않으므로, 구리의 오염을 정확하게 분석할 수 없는 문제점이 있다.
또한, 기존의 LTOD법의 경우 반도체 기판의 벌크가 낮은 농도의 니켈로 오염되었다면, 기존의 PUTP법에 의해 회수된 니켈 오염 성분의 회수량보다 적은 량으로 니켈 오염 성분을 회수하므로, 반도체 기판의 니켈 오염을 정확하게 평가하기 어려운 문제점이 있다.
실시예는 기존의 LTOD법과 기존의 PUTP법의 단점을 각각 보완하여, 도핑량이나 오염된 금속 성분의 종류 및 오염량에 영향을 받지 않고 벌크에 오염된 금속 성분의 오염을 정확하게 분석할 수 있고, 금속 성분의 오염이 유발된 방향도 결정할 수 있는 반도체 기판의 금속 오염 평가 방법을 제공한다.
실시예의 반도체 기판의 금속 오염 평가 방법은, 반도체 기판을 가열하는 단계; HF 또는 HNO3 중 적어도 하나를 포함하는 기체 상태의 물질에 의해 상기 가열된 반도체 기판의 상부를 식각하는 단계; 상기 반도체 기판의 식각된 상부에 존재하는 금속 성분을 회수하는 단계; 및 상기 회수된 금속 성분을 분석하는 단계를 포함할 수 있다.
상기 반도체 기판은 붕소를 함유하는 실리콘 기판일 수 있다.
상기 반도체 기판의 식각된 상기 상부의 깊이는 0.25 ㎛ 내지 1 ㎛일 수 있다.
상기 회수된 금속 성분은 니켈 또는 구리 중 적어도 하나를 포함할 수 있다.
상기 구리를 상기 금속 성분으로서 회수하고자 할 경우, 상기 반도체 기판을 180 ℃ 내지 220 ℃의 온도로 3시간 동안 가열할 수 있다.
상기 금속 성분은 혼합 용액에 의해 적어도 한 번 회수될 수 있다.
상기 혼합 용액은 불산 또는 과산화 수소 중 적어도 하나를 포함할 수 있다. 상기 혼합 용액은 31.7%HF와 10.6H2O2가 혼합된 용액이거나 0.5%HF와 12%H2O2가 혼합된 용액일 수 있다.
상기 반도체 기판의 금속 오염 평가 방법은, 반도체 기판의 벌크를 상기 금속 성분으로 오염시키는 단계를 더 포함할 수 있다.
상기 반도체 기판을 오염시키는 단계는 상기 반도체 기판의 표면에 형성된 자연 산화막을 제거하는 단계; 상기 금속 성분을 갖는 오염 용액을 KOH 용액에 투입하는 단계; 상기 오염 용액을 갖는 KOH 용액에 의해 상기 반도체 기판을 식각하는 단계; 상기 반도체 기판의 표면을 세정하는 단계; 및 상기 반도체 기판의 표면의 자연 산화막 또는 금속 성분 중 적어도 하나를 제거하는 단계를 포함할 수 있다. 상기 오염 용액을 갖는 KOH 용액에 포함된 상기 금속 성분의 농도는 5.5 ppb 내지 44 ppb일 수 있다.
또는, 상기 반도체 기판을 오염시키는 단계는 상기 반도체 기판의 표면에 금속 성분을 코팅하는 단계; 상기 코팅된 금속 성분을 갖는 상기 반도체 기판을 확산 열 처리하는 단계; 및 상기 확산 열 처리된 반도체 기판의 표면에 잔존하는 금속 성분을 제거하는 단계를 포함할 수 있다.
상기 반도체 기판의 오염된 표면은 상기 반도체 기판의 전면 또는 배면 중 적어도 한 면에 해당하고, 상기 회수된 금속 성분을 분석하는 단계는 상기 반도체 기판의 전면에서 상기 금속 성분의 회수율 또는 상기 반도체 기판의 배면에서 상기 금속 성분의 회수율 중 적어도 하나를 분석하고, 분석된 결과를 이용하여 상기 전면과 상기 배면 중에서 상기 금속 성분이 오염된 면을 결정하는 단계를 포함할 수 있다.
상기 니켈의 농도는 1.0E10 atoms/㎝3 이하일 수 있다.
실시예에 따른 반도체 기판의 금속 오염 평가 방법은 니켈의 농도가 낮을 때 니켈의 회수율이 낮아 오염된 농도를 정확하게 분석할 수 없는 기존의 LTOD법과 달리 오염 니켈의 회수율이 상대적으로 높아 오염 농도를 정확하게 검출할 수 있고, 기판의 전면과 배면의 오염량을 분리하여 분석할 수 없는 기존의 PUTP법과 달리 금속 오염이 유발된 방향이 기판의 전면인지 배면인지를 분석할 수 있고, 기존의 PUTP법을 수행하기 위한 고가의 폴리 실리콘 증착 장비를 이용하지 않고서도 기존의 PUTP법에 의한 금속 성분의 회수율과 유사한 회수율로 금속 성분을 회수할 수 있고, 열처리 공정, 연마 공정 또는 식각 공정 등 모든 공정에서 기판의 전면과 배면의 오염량을 분리하여 분석하여 금속 성분의 오염이 유발된 방향도 결정할 수 있다.
도 1은 실시예에 의한 반도체 기판의 금속 오염 평가 방법을 설명하기 위한 플로우차트이다.
도 2는 도 1에 도시된 제110 단계의 일 실시예를 설명하기 위한 플로우차트이다.
도 3은 반도체 기판의 벌크에 구리 및 니켈을 KOH 용액을 이용하여 오염시킨 결과를 나타내는 그래프이다.
도 4는 도 1에 도시된 제110 단계의 다른 실시예를 설명하기 위한 플로우차트이다.
도 5a 및 도 5b는 도 4의 제118 단계를 수행하는 확산 열 처리시 온도별 니켈 및 구리 금속 성분의 회수된 농도를 나타내는 그래프이다.
도 6a 및 도 6b는 도 1의 제120 단계를 수행하기 위한 가열 온도별 니켈 및 구리 금속 성분의 회수 농도를 각각 나타내는 그래프이다.
도 7a 및 도 7b는 도 1의 제120 단계를 수행하는 가열 시간별 니켈 및 구리 금속 성분의 회수 농도를 각각 나타내는 그래프이다.
도 8은 식각 깊이별 금속 성분의 측정 농도를 나타내는 그래프이다.
도 9는 혼합 용액에 포함된 불산과 과산화수소의 함량별 금속 성분의 측정 농도를 나타내는 그래프이다.
도 10은 반도체 기판이 구리로 오염된 경우 기존의 LTOD법과 기존의 PUTP법에 의해 회수된 구리의 농도를 나타내는 그래프이다.
도 11은 반도체 기판이 니켈로 오염된 경우, 기존의 LTOD법과 기존의 PUTP법에 의해 회수된 니켈의 농도를 나타내는 그래프이다.
도 12는 기존의 PUTP법 및 실시예에 의해 회수된 니켈의 회수 농도를 비교하여 보이는 그래프이다.
도 13은 기존의 PUTP법 및 실시예에 의해 회수된 구리의 회수 농도를 비교하여 보이는 그래프이다.
도 14는 기존의 PUTP법과 도 1에 도시된 실시예에 의한 방법에 의해 회수된 금속 성분의 농도를 서로 비교하여 나타내는 그래프이다.
도 15a 및 도 15b는 실시예에 의해 반도체 기판의 금속 오염을 평가할 때, 다양한 오염 면에 따른 금속 성분의 회수율 및 회수된 금속 성분의 농도의 하한을 각각 나타낸다.
도 16은 기존의 PUTP법, 기존의 LTOD법 및 도 1의 실시예에 의한 방법으로 회수된 니켈 농도를 비교하여 나타내는 그래프이다.
도 17은 기존의 PUTP법과 도 1의 실시예에 의한 방법으로 회수된 구리의 농도를 비교하여 나타내는 그래프이다.
이하, 본 발명을 구체적으로 설명하기 위해 실시예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
도 1은 실시예에 의한 반도체 기판의 금속 오염 평가 방법을 설명하기 위한 플로우차트이다.
도 1을 참조하면, 반도체 기판(wafer)의 벌크(bulk)를 금속 성분으로 오염시킨다(제110 단계). 여기서, 반도체 기판은 붕소를 함유하는 실리콘 기판일 수 있고, 금속 성분은 니켈(Ni) 또는 구리(Cu) 중 적어도 하나를 포함할 수 있다.
이하, 반도체 기판의 벌크에 오염되는 금속 성분은 니켈과 구리인 것으로 설명하지만, 실시예는 이에 국한되지 않는다. 즉, 반도체 기판의 벌크에 오염되는 금속 성분이 니켈뿐이거나 구리뿐인 경우에도 아래의 설명은 적용될 수 있음은 물론이다.
도 2는 도 1에 도시된 제110 단계의 일 실시예(110A)를 설명하기 위한 플로우차트이다.
도 2를 참조하면, 반도체 기판의 표면에 형성된 자연 산화막을 제거한다(제112 단계). 예를 들어, 자연 산화막은 희석 불산(DHF:Diluted HF) 용액을 이용하여 제거할 수 있다.
제112 단계 후에, 금속 성분을 갖는 오염 용액을 KOH 용액이 담긴 수조(bath)에 투입한다(제113 단계). 예를 들어, 오염 용액에 포함된 금속 성분이 구리와 니켈일 경우, 오염 용액에 포함된 구리와 니켈 각각의 농도, 오염 용액의 량 및 수조에 담긴 45%KOH 용역 내에서 구리와 니켈 농도는 다음 표 1과 같이 4가지의 그룹(Group 1, Group 2, Group 3, Group 4)별로 다를 수 있다.
KOH 수조 내 Cu 및 Ni 농도 오염 용액의 농도 및 량
Group 1 5.5 ppb Cu, Ni, 12.5 ppm, 50 ㎖
Group 2 11 ppb Cu, Ni, 25 ppm, 50 ㎖
Group 3 22 ppb Cu, Ni, 50 ppm, 50 ㎖
Group 4 44 ppb Cu, Ni, 100 ppm, 50 ㎖
표 1을 참조하면, 오염 용액을 갖는 KOH 용액에 포함된 구리와 니켈의 농도는 5.5 ppb 내지 44 ppb 사이의 값을 가질 수 있다.
제113 단계 후에, 오염 용액을 갖는 KOH 용액에 의해 반도체 기판을 식각한다(제114 단계). 예를 들어, 오염 용액을 갖는 KOH 용액에 의해 반도체 기판을 74 ℃에서 800 초 동안 식각할 수 있다.
제114 단계 후에, 반도체 기판의 표면에 잔류하는 오염 효과를 배제하기 위해, 반도체 기판의 표면을 세정한다(제115 단계). 예를 들어, SC1(Standard Cleaning-1)과 SC2(Standard Cleaning-2) 세정을 통해 반도체 기판의 표면 오염이 제거될 수 있다. 여기서, SC1은 암모니아, 과산화수소 및/또는 물을 일정한 비율로 섞어서 파티클(particle) 및 유기 오염물을 제거하기 위한 세정 방법이고, SC2는 염산, 과산화수소 및/또는 물을 일정한 비율로 섞어 천이성 금속 오염물을 제거하기 위한 세정 방법이다.
제115 단계 후에, 반도체 기판의 표면의 자연 산화막 또는 금속 성분 중 적어도 하나를 제거한다(제116 단계). 이를 위해 0.5%HF와 12%H2O2와 87.5%H2O가 혼합된 혼합 용액이 사용될 수 있다. 여기서, 0.5%는 혼합 용액의 전체 부피에서 HF의 함량을 나타내고, 12%는 혼합 용액의 전체 부피에서 H2O2의 함량을 나타내고, 87.5%는 혼합 용액의 전체 부피에서 H2O의 함량을 나타낸다. 또한, HF의 순도는 49%이며 나머지는 H2O이고, H2O2의 순도는 30%이며 나머지는 H2O 이다.
도 3은 반도체 기판의 벌크에 구리 및 니켈을 KOH 용액을 이용하여 오염시킨 결과를 나타내는 그래프로서, 횡축은 KOH 수조에서 구리와 니켈의 오염 농도를 나타내고, 종축은 구리와 니켈의 오염된 농도를 측정한 결과를 각각 나타낸다.
실시예에 의하면, 도 2에 예시된 제110A 단계를 수행함으로써, 도 3에 예시된 바와 같이 반도체 기판의 벌크에 구리와 니켈을 오염시킬 수 있다. 또한, 실시예에 의하면, 반도체 기판별로 구리와 니켈이 오염된 편차를 최소화시키면서, 벌크를 구리와 니켈로 오염시킬 수도 있다.
도 4는 도 1에 도시된 제110 단계의 다른 실시예(110B)를 설명하기 위한 플로우차트이다.
도 4를 참조하면, 금속 성분을 반도체 기판의 표면에 코팅한다(제117 단계). 예를 들어, 금속 성분은 스핀 코팅(spin coating) 방식으로 반도체 기판의 표면에 코팅될 수 있다.
제117 단계 후에, 금속 성분이 코팅된 반도체 기판에 대해 확산로(Diffusion furnace)에서 고온으로 열 확산을 실시하여 반도체 기판의 벌크를 금속 성분으로 오염시킨다(제118 단계).
제118 단계 후에, 확산 열 처리가 실시된 반도체 기판의 표면에 잔존하는 금속 성분을 제거한다(제119 단계).
만일, 보론이 높은 농도로 반도체 기판에 도핑되어 있는 경우, 제117 단계에서 반도체 기판의 표면에 오염된 금속 성분이 제118 단계에서 대부분 반도체 기판의 벌크로 확산하여 원하는 오염농도를 벌크로 전이시킬 수 있다. 그러나, 보론이 예를 들어 5E14 atoms/cm3 내지 1E16 atoms/cm3의 낮은 량으로 반도체 기판에 도핑된 경우, 제118 단계에서 고온에서 드라이브인 되었던 구리와 니켈이 확산로에서 서서히 냉각하는 과정에서 용해도(solubility)의 차이로 인해, 반도체 기판의 표면 밖으로 다시 외부 확산함으로써, 반도체 기판의 벌크에 금속 성분을 원하는 오염 농도로 정확하게 오염시키기 어려울 수 있다. 이 경우는 도 4 보다는 도 2에 예시된 방법으로 반도체 기판의 벌크를 금속 성분으로 오염시킬 수 있다.
도 2 및 도 4에 도시된 실시예(110A, 110B)는 일 례에 불과하며, 실시예는 이에 국한되지 않는다. 즉, 반도체 기판에 금속 물질은 도 2 또는 도 4에 예시된 바와 다른 방법에 의해서도 오염될 수 있으며, 본 실시예에 의한 반도체 기판의 금속 오염 평가 방법은 반도체 기판에 금속 물질을 오염시키는 방법에 국한되지 않는다.
계속해서, 도 1을 참조하면, 금속 성분으로 오염된 반도체 기판을 가열한다(제120 단계). 제120 단계에 의해 반도체 기판이 가열됨으로써, 반도체 기판에 오염된 금속 성분이 반도체 기판의 상부로 외부 확산(out-diffusion)될 수 있다.
반도체 기판을 오염시키지 않고 가열시킬 수 있는 열원이면 어느 것이나 제120 단계를 위한 열원으로서 사용될 수 있다. 예를 들어, 제120 단계를 수행하기 위해, 적외선 램프(IR:Infrared Light) 또는 열판(hot plate)이 열원으로서 사용될 수 있지만, 실시예는 이러한 열원의 종류에 국한되지 않는다.
또한, 반도체 기판이 가열된 평균 온도는 115 ℃ 내지 220 ℃ 예를 들어, 200 ℃일 수 있고, 반도체 기판을 가열하는 시간은 1 시간 내지 3시간 예를 들어, 3시간일 수 있지만, 실시예는 이에 국한되지 않는다.
제120 단계 후에, 반도체 기판의 상부를 식각할 수 있다(제130 단계). 여기서, 반도체 기판의 상부란, 반도체 기판의 표면을 의미할 수도 있고, 반도체 기판의 표층을 의미할 수도 있다. 제130 단계는 WSPS(Wafer Surface Preparation System) 장비의 패드 퓸(pad fume) 장치를 이용하여 수행될 수 있으나, 실시예는 이에 국한되지 않는다. 또한, 반도체 기판의 직경이 커질수록, 반도체 기판을 식각하는 시간을 길어질 수 있다.
또한, 제130 단계를 수행하기 위해, 예를 들어 불산(HF) 또는 질산(HNO3) 중 적어도 하나를 포함하는 기체 상태의 식각 물질을 이용하여 반도체 기판을 식각할 수 있으며, 실시예는 제130 단계를 수행하기 위한 식각 물질의 종류에 국한되지 않는다.
제130 단계 후에, 반도체 기판의 식각된 상부에 존재하는 금속 성분을 회수한다(제140 단계). 여기서, 금속 성분은 적어도 한 번 회수될 수 있다. 예를 들어, 금속 성분은 1회 회수될 수도 있고, 여러 회 회수될 수도 있다.
또한, 반도체 기판의 식각된 상부에 존재하는 금속 성분을 회수하기 위해서 혼합 용액이 사용될 수도 있다. 예를 들어, 혼합 용액은 불산(HF) 또는 과산화 수소(H2O2) 중 적어도 하나를 포함할 수 있다.
제140 단계 후에, 회수된 금속 성분을 가열하여, 회수된 금속 성분에 포함된 실리콘을 증발(evaporation)시켜 제거한다(제150 단계).
제150 단계 후에, 실리콘이 제거된 결과를 이용하여, 회수된 금속 성분을 분석한다(제160 단계). 예를 들어, 제160 단계는 유기 결합 플라즈마 질량 분석법(ICP-MS:Inductively Coupled Plasma Mass Spectrometry) 또는 그래파이트 퍼니스 원자 흡수 분석법(GF-AAS:Graphite Furnace Atomic Absorption Specetrometer)에 의해 수행될 수 있다.
경우에 따라 전술한 제150 단계는 선택적으로 수행될 수 있다. 만일, 제150 단계가 수행되지 않을 경우, 제140 단계 후에, 회수된 금속 성분을 분석한다(제160 단계).
이하, 도 4의 제110B 단계에 의해 반도체 기판의 벌크에 니켈과 구리 같은 금속 성분을 오염시킬 때, 실시예에 의하면, 제118 단계를 수행하기 위한 확산 열처리시의 온도는 다음과 같다.
도 5a 및 도 5b는 도 4의 제118 단계를 수행하는 확산 열 처리시 온도별 니켈 및 구리 금속 성분의 회수된 농도를 나타내는 그래프로서, 횡축은 기존의 PUTP법에 의해 회수된 금속 성분(Cu, Ni)의 농도를 나타내고, 종축은 실시예에 의해 도 1의 제140 단계에서 회수된 금속 성분(Cu, Ni)의 농도를 나타낸다.
먼저, 200 ㎜의 직경과 낮은 도핑 농도(P-)를 갖는 반도체 기판을 준비한다. 이후, 반도체 기판의 표면을 스핀 코팅 방법에 의해 니켈과 구리 같은 금속 성분으로 오염시킨다(제117 단계).
이후, 확산 열 처리의 온도(이하, 확산 온도)와 시간(이하 확산 시간)을 500 ℃ 및 3시간, 700 ℃ 및 1시간, 1000 ℃ 및 30분, 1000 ℃도 및 50분으로 다양하게 변경하면서 반도체 기판의 벌크에 금속 성분을 오염시킨다(제118 단계). 확산 온도/확산 시간을 500 ℃/3 시간, 700 ℃/1 시간, 1000 ℃/30 분으로 변경하여 제118 단계를 수행한 이후, 반도체 기판의 표면에서의 금속 성분의 오염을 제거한다(제119 단계). 제119 단계를 수행한 이후, 기존의 PUTP법과 도 1에 도시된 실시예에 따라 회수된 금속 성분의 농도를 서로 비교하였다.
또한, 전술한 조건과 다르게 확산 온도/확산 시간을 1000 ℃/50 분으로 설정한 후, 반도체 기판을 오염시키고, 반도체 기판의 표면으로부터 5 ㎛ 깊이까지 다시 연마한 후, 기존의 PUTP법과 도 1에 도시된 실시예에 따라 회수된 금속 성분의 농도를 서로 비교하였다. 여기서, 5 ㎛ 깊이까지 다시 연마한 후 회수된 금속 성분의 농도를 측정한 이유는, 제120 단계를 수행하지 않고 제130 단계만을 수행할 경우에도 반도체 기판의 벌크에 오염된 금속 성분의 농도를 분석할 수 있는가를 검증하기 위함이며, 열처리 후 반도체 기판의 표층에만 금속 성분이 존재할 가능성을 배제하기 위해서이다.
도 5a 및 도 5b를 참조하면, 확산 온도/확산 시간이 500 ℃/3 시간(★), 700 ℃/1 시간(■), 1000 ℃/30 분(▲)인 경우, 기존의 PUTP법에 의해 회수된 니켈 및 구리의 농도와 도 1에 도시된 실시예에 의해 회수된 니켈 및 구리의 농도는 거의 유사함을 알 수 있으며, 금속 성분의 오염 농도가 낮은 경우에도 실시예는 영향을 받지 않음을 알 수 있다. 특히, 기존의 LTOD법과 달리, 니켈의 오염 농도가 낮은 경우에도 도 5a에 도시된 바와 같이 도 1에 도시된 실시예에 의해 회수된 니켈의 농도는 PUTP법에 의해 회수된 니켈의 농도와 유사함을 알 수 있다.
또한, 제118 단계를 위한 열 확산 온도에 의해 달라질 수 있는 금속 성분의 오염된 형태는 실시예에 의한 금속 성분의 회수량에 영향을 주지 않음을 알 수가 있다.
또한 1000 ℃/50 분(●) 열처리 후 5 ㎛ 깊이까지 다시 연마한 경우에도, 기존의 PUTP법에 의해 회수된 니켈 및 구리의 농도는 실시예에 의해 회수된 니켈 및 구리의 농도와 거의 유사함을 알 수 있다. 따라서, 제120 단계를 수행할 경우, 구리와 니켈을 반도체 기판의 표층으로 확산시킬 수 있음을 알 수 있다.
또는, 실시예에 의하면, 도 1에 예시된 방법이 반도체 기판의 구리 오염을 분석할 경우 제120 단계는 필수적으로 수행될 수 있다. 반면에, 도 1에 예시된 방법이 니켈 오염을 분석할 경우, 제120 단계가 생략될 수도 있다.
이하, 실시예에 의하면, 제120 단계에서 반도체 기판을 가열하는 온도(이하, 가열 온도)와 시간(이하, 가열 시간)은 다음과 같다.
도 6a 및 도 6b는 도 1의 제120 단계를 수행하기 위한 가열 온도별 니켈 및 구리 금속 성분의 회수 농도를 각각 나타내는 그래프로서, 횡축은 가열 온도를 나타내고 종축은 도 1의 제140 단계에서 회수된 니켈 및 구리 금속 성분의 농도를 각각 나타낸다.
도 7a 및 도 7b는 도 1의 제120 단계를 수행하는 가열 시간별 니켈 및 구리 금속 성분의 회수 농도를 각각 나타내는 그래프로서, 횡축은 가열 시간을 나타내고, 종축은 도 1의 제140 단계에서 회수된 니켈 및 구리 금속 성분의 농도를 각각 나타낸다. 여기서, 참조부호 '300'은 반도체 기판을 가열하지 않고 식각한 경우 즉, 제120 단계를 수행하지 않고 제130 단계를 수행한 경우에 회수된 니켈의 농도를 나타낸다.
먼저, 제110 단계에서, 200 ㎜의 직경을 갖는 저농도(P-)로 도핑된 반도체 기판을 준비한 후, 반도체 기판의 표면에 스핀 코팅 방식을 이용하여 니켈과 구리를 각각 1E12 atoms/cm2의 농도로 오염시킨(제117 단계) 후 500 ℃에서 3시간 정도 확산 열 처리를 실시하여 반도체 기판의 벌크에 구리와 니켈을 오염시킨(제118 단계) 후 반도체 기판의 표면에 잔존하는 구리와 니켈을 제거(제119 단계)하였다.
제119 단계 후, 가열 시간을 3시간으로 고정하고 가열 온도를 205 ℃, 155 ℃ 및 115 ℃로 변경하면서 반도체 기판을 가열한 후(즉, 제120 단계를 수행한 후), 제140 단계에서 구리와 니켈이 회수된 농도는 도 6a 및 도 6b에 도시된 바와 같다. 여기서, 가열 온도는 반도체 기판이 받는 실제 온도를 의미하며, 반도체 기판 위의 다수의 지점 예를 들어 9개의 지점에서 측정한 실제 온도를 평균한 값일 수 있다.
도 6a를 참조하면 니켈이 회수된 농도는 가열 온도에 거의 영향을 받지 않는 반면, 도 6b를 참조하면 구리가 회수된 농도는 가열 온도가 증가할수록 증가함을 알 수 있다.
또한, 제119 단계 후, 가열 온도를 205℃로 고정하고 가열 시간을 3시간, 2시간 및 1시간으로 변경하면서 반도체 기판을 가열한 후(즉, 제120 단계를 수행한 후), 제140 단계에서 구리와 니켈이 회수되는 농도는 도 7a 및 도 7c에 도시된 바와 같다. 여기서, 가열 온도는 반도체 기판이 받는 실제 온도를 의미하며, 반도체 기판 위의 다수의 지점 예를 들어 9개의 지점에서 측정한 실제 온도를 평균한 값일 수 있다.
도 7a을 참조하면 니켈이 회수된 농도는 가열 시간에 따라 거의 변동이 없음을 알 수 있다. 반면에, 도 7b을 참조하면 구리가 회수된 농도는 가열 시간이 증가함에 따라 증가함을 알 수 있다.
전술한 바와 같이, 제140 단계에서 니켈이 회수된 농도는 가열 온도나 가열 시간에 거의 영향을 받지 않는다. 왜냐하면, 반도체 기판에서 니켈이 오염된 위치는 대부분 표층에 존재하기 때문이다. 이와 같이, 니켈의 회수율은 제120 단계에 의해 영향을 크게 받지 않으며, 제130 단계를 통해 반도체 기판의 상부를 식각함으로써 니켈의 회수율이 증가함을 알 수 있다.
반면에, 전술한 바와 같이 구리가 회수된 농도는 가열 시간과 가열 온도에 많은 영향을 받는다. 따라서, 반도체 기판의 벌크에 오염된 구리인 금속 성분을 분석하고자 할 경우, 제120 단계에서 반도체 기판을 가열하는 가열 온도는 180 ℃ 내지 220 ℃ 예를 들어 205 ℃일 수 있고, 가열 시간은 3시간일 수 있다.
도 1에 도시된 실시예에 의한 반도체 기판의 금속 오염 평가 방법이 수행되는 전체 시간 중에서, 제120 단계의 수행에 소요되는 시간이 많은 비중을 차지한다. 따라서, 실시예에 의하면, 제120 단계에서 가열 시간을 3시간으로 줄여 짧은 시간 내에 반도체 기판의 금속 오염을 평가할 수 있다.
이하, 실시예에 의한, 제130 단계에서 반도체 기판의 상부를 식각하는 깊이(이하, 식각 깊이)에 대해 살펴보면 다음과 같다.
도 8은 식각 깊이별 금속 성분의 측정 농도를 나타내는 그래프로서, 횡축은 식각 깊이를 나타내고, 종축은 측정된 금속 성분(Cu, Ni)의 농도를 나타낸다. 여기서, 식각 깊이 '0'은 반도체 기판의 탑면을 의미한다.
전술한 표 1의 Group 2의 조건을 적용하여 반도체 기판의 벌크를 도 2에 예시된 방법으로 오염시킨 후, 제120 단계에서 200 ℃로 3시간 동안 반도체 기판을 가열한다(제120 단계). 이후, HF와 HNO3 기체를 이용하여, 반도체 기판의 표면으로부터 0.25 ㎛ 깊이 간격으로 반도체 기판의 상부를 식각하고, 식각된 상부의 구리와 니켈을 분석하여 도 8에 도시된 결과를 획득하였다.
도 8을 참조하면, 반도체 기판의 상부를 0.25 ㎛ 깊이만 식각하여도 니켈의 전체 오염의 상당량을 분석할 수 있는 반면, 반도체 기판의 상부를 0.5 ㎛ 깊이까지 식각해야만 구리의 전체 오염의 대부분을 검출할 수 있음을 알 수 있다.
전술한 사실로부터, 실시예에 의한 식각 깊이는 0.25 ㎛ 내지 1 ㎛일 수 있다.
이하, 실시예에 의하면, 제140 단계에서 금속 성분을 회수하기 위해 사용되는 혼합 용액의 조성 및 함량은 다음과 같다.
도 9는 혼합 용액에 포함된 불산과 과산화수소의 함량별 금속 성분의 측정 농도를 나타내는 그래프로서, 횡축은 금속 성분을 회수한 횟수별 혼합 용액의 함량을 나타내고, 종축은 회수된 금속 성분의 농도를 나타낸다.
먼저, 제120 단계에서 반도체 기판을 200 ℃의 온도에서 3시간 동안 가열하고, 제130 단계에서 반도체 기판의 상부를 0.25 ㎛만큼 식각한다. 이후, 도 9에 도시된 바와 같이, 0.5%HF와 12%H2O2와 87.5%H2O가 혼합된 혼합 용액을 사용하여 금속 성분을 1회 회수한 후 금속 성분(Cu, Ni)의 농도를 측정(200)하고 금속 성분을 2회 회수한 후 금속 성분의 농도를 측정(202) 하였다. 여기서, 0.5%는 혼합 용액의 전체 부피에서 HF의 함량을 나타내고, 12%는 혼합 용액의 전체 부피에서 H2O2의 함량을 나타내고, 87.5%는 혼합 용액의 전체 부피에서 H2O의 함량을 나타낸다. 또한, HF의 순도는 49%이며 나머지는 H2O이고, H2O2의 순도는 30%이며 나머지는 H2O 이다.
또한, 31.7%HF와 10.6%H2O2와 57.5%H2O2가 혼합된 혼합 용액을 사용하여, 금속 성분을 1회 회수한 후 금속 성분의 농도를 측정(204)하고 금속 성분을 2회 회수한 후 금속 성분의 농도를 측정(206) 하였다. 여기서, 31.7%는 혼합 용액의 전체 부피에서 HF의 함량을 나타내고, 10.6%는 혼합 용액의 전체 부피에서 H2O2의 함량을 나타내고, 57.5%는 혼합 용액의 전체 부피에서 H2O의 함량을 나타낸다. 또한, HF의 순도는 49%이며 나머지는 H2O이고, H2O2의 순도는 30%이며 나머지는 H2O 이다.
도 9를 참조하면, 화학식 2 및 3에 각각 표시된 두 가지의 다른 혼합 용액에서 금속 성분을 1회 회수할 때(200, 204), 구리와 니켈의 금속 성분이 90% 이상 회수됨을 알 수 있었다. 이로부터, 두 가지의 다른 혼합 용액 중 어느 용액을 사용해도, 식각된 반도체 기판의 상부에 존재하는 금속 성분을 회수할 수 있음을 알 수 있다. 즉, 제140 단계에서 금속 성분을 회수하기 위해 사용되는 혼합 용액은 화학식 2 또는 3의 용액일 수도 있다.
한편, 니켈은 실리콘의 인터스티셜(interstitial) 또는 서브스티튜셜(Substitutional) 사이트(site)에 존재하며, 인터스티셜 니켈은 실온에서 매우 빠르게 확산하는 원소로 알려져 있다. 서브스티튜셜 니켈의 확산 길이는 매우 짧지만 총 니켈 중 그 비율은 매우 작다. 니켈은 인터스티셜 결함을 주로 형성하므로, 예를 들어, DLTS(Deep Level Transient Spectroscopy) 등과 같은 전기적 검출 방법으로 정량적으로 검출되기 어렵다. 또한, 전기적으로 활성인 니켈은 해당 용해도 중 그 비율이 1% 미만이다. 따라서 기존의 LTOD를 이용한 니켈 분석은 확산 이 빠른 인터스티셜 니켈의 분석에 치우칠 가능성이 높다. 열처리 후 쿨링(cooling) 기간 동안 니켈 원자는 슈퍼-포화(super-saturation)되고 반도체 기판의 표면으로 확산하여 석출되고 헤이즈(haze)를 형성한다. 쿨링 기간이 짧은 경우 니켈은 반도체 기판의 표면에 도달할 수 없고 벌크에서 석출된다. 따라서 니켈은 열처리 후 쿨링 기간 동안 표층에 석출되며 표면까지 도달하지 못하는 경우가 존재할 수 있다. 따라서 기존의 LTOD법에 의할 경우 니켈의 회수된 량은 충분치 않을 수 있다.
그러나, 실시예에 의하면, 반도체 기판의 표면으로부터 1 ㎛ 깊이까지의 표층에 대부분 니켈이 존재한다는 사실을 이용하여, 제130 단계에서 반도체 기판의 상부를 0.25 ㎛ 내지 1 ㎛까지 식각한 후 제140 단계에서 회수된 금속 성분을 제160 단계에서 분석한다. 따라서, 반도체 기판의 벌크에 오염된 니켈의 분석의 회수율(또는, 검출력)이 기존의 LTOD법보다 높다.
참고로, 기존의 LTOD법과 기존의 PUTP법에 의해 회수된 금속 성분의 회수율에 대해 다음과 같이 살펴본다.
도 10은 반도체 기판이 구리로 오염된 경우 기존의 LTOD법과 기존의 PUTP법에 의해 회수된 구리의 농도를 나타내는 그래프로서, 횡축은 기존의 PUTP법에 의해 회수된 구리의 농도를 나타내고, 종축은 기존의 LTOD법에 의해 회수된 구리의 농도를 나타낸다.
도 10을 참조하면, 반도체 기판에 보론의 도핑량이 적은 경우 예를 들어, 보론의 도핑량이 1E16 atoms/cm3 미만인 경우(P-), 기존의 LTOD법에 의해 회수된 금속 성분의 회수율은 기존의 PUTP법에 의해 회수된 금속 성분의 회수율의 60 % 정도이다. 그러나, 반도체 기판에 보론의 도핑량이 많은 경우 예를 들어 보론의 도핑량이 1E18 atoms/cm3 이상인 경우(P+, P++), 구리와 보론의 결합으로 인해, 기존의 LTOD법에 의할 경우 반도체 기판을 저온에서 가열하여도 반도체 기판의 표면까지 구리가 확산되지 않는다. 왜냐하면, 구리와 보론이 결합하기 때문이다. 이와 같이, 반도체 기판에 보론의 도핑량이 많을 경우, 기존의 LTOD법에 의한 회수율은 기존의 PUTP법에 의한 회수율보다 낮다.
도 11은 반도체 기판이 니켈로 오염된 경우, 기존의 LTOD법과 기존의 PUTP법에 의해 회수된 니켈의 농도를 나타내는 그래프로서, 횡축은 기존의 PUTP법에 의해 회수된 니켈의 농도를 나타내고, 종축은 기존의 LTOD법에 의해 회수된 니켈의 농도를 나타낸다. 여기서, ▲은 니켈의 열 처리 오염을 나타내고, ■ 및 ★은 니켈의 C/E(Caustic etching) 오염을 나타낸다. 여기서, ■와 ▲은 도핑량이 많은 경우(P+, P++)를 나타내고, ★은 도핑량이 적은 경우(P-)를 나타낸다.
도 11을 참조하면, 보론의 도핑량에 관계없이 반도체 기판에 오염된 니켈의 오염량이 적을 경우, 기존의 LTOD법에 의한 니켈의 회수율은 기존의 PUTP법의 회수율보다 매우 낮음을 알 수 있다.
일반적으로 반도체 기판의 금속 성분의 오염을 평가하기 위해, 반도체 기판의 도핑 농도가 높을 경우(P+, P++) 기존의 PUTP법을 적용하고, 반도체 기판의 도핑 농도가 낮을 경우(P-) 기존의 LTOD법을 적용한다. 그러나, 전술한 바와 같이, 반도체 기판의 벌크에 니켈이 저농도로 오염되어 있을 경우 기존의 LTOD법보다는 기존의 PUTP법에 의해 금속 성분의 오염을 평가할 수 있다. 하지만, 전술한 바와 같이, 기존의 PUTP법은 폴리 실리콘을 증착하는 고가의 장비를 사용해야 하는 문제점이 있다. 실시예에 의한 평가 방법은 반도체 기판에 니켈이 오염된 농도가 낮을 경우에도, 니켈 금속 성분의 회수율은 기존의 LTOD법과 높고 기존의 PUTP법과 유사하다. 그리고, 실시예에 의한 평가 방법은 폴리 실리콘을 증착하는 공정이 필요하지 않으므로 기존의 PUTP법과 같이 고가의 장비를 요구하지 않는다.
이하, 기존의 PUTP법에 의한 금속 성분의 회수율과 실시예에 의한 금속 성분의 회수율을 비교하면 다음과 같다.
도 12는 기존의 PUTP법 및 실시예에 의해 회수된 니켈의 회수 농도를 비교하여 보이는 그래프로서, 횡축은 기존의 PUTP법에 의해 회수된 니켈의 농도를 나타내고 종축은 실시예에 의한 분석 방법에 의해 회수된 니켈의 농도를 나타낸다.
도 13은 기존의 PUTP법 및 실시예에 의해 회수된 구리의 회수 농도를 비교하여 보이는 그래프로서, 횡축은 기존의 PUTP법에 의해 회수된 구리의 농도를 나타내고 종축은 실시예에 의한 분석 방법에 의해 회수된 구리의 농도를 나타낸다.
도 12와 도 13에서, ★은 반도체 기판의 배면(backside)을 분석한 결과를 나타내고, ▲은 반복 측정한 결과를 나타낸다.
전술한 도 2에 예시된 방법으로 표 1의 오염 농도별로 오염시킨 반도체 기판으로부터 회수된 금속 성분의 농도를 평가해 보았다. 그 결과, 도 12 및 도 13에 도시된 바와 같이 반도체 기판에 오염된 구리나 니켈의 농도가 낮은 경우에도, 기존의 LTOD법과 달리 실시예에 의한 평가 방법은 기존의 PUTP법과 대등한 회수율을 보임을 알 수 있다. 특히, 니켈의 농도가 1.0E10 atoms/㎝3 이하인 경우에도, 실시예에 의해 회수된 니켈의 농도는 기존의 LTOD법보다 높고 기존의 PUTP법과 대등함을 알 수 있다.
또한, 도 2에 도시된 바와 같이 KOH 용액을 이용하여 반도체 기판을 오염시켰을 때, 반도체 기판의 전면(front)과 배면을 분석한 실시예에 의한 평가 방법은 전면과 배면에서의 금속 회수율이 동일하게 측정된다.
이하, 실시예에 의한 반도체 기판의 금속 오염 평가 방법이 금속 성분의 오염이 유발된 방향을 결정함에 대해 다음과 같이 살펴본다.
실시예에 의하면, 반도체 기판의 오염된 표면은 반도체 기판의 전면 또는 배면 중 적어도 한 면에 해당할 수 있다. 이 경우, 제140 단계에서 회수된 금속 성분을 분석하는 단계는 반도체 기판의 전면에서 금속 성분의 회수율 또는 반도체 기판의 배면에서 금속 성분의 회수율 중 적어도 하나를 분석하고, 분석된 결과를 이용하여 전면과 배면 중에서 금속 성분이 오염된 면을 결정할 수 있다. 세부적으로 살펴보면 다음과 같다.
도 14는 기존의 PUTP법과 도 1에 도시된 실시예에 의한 방법에 의해 회수된 금속 성분의 농도를 서로 비교하여 나타내는 그래프로서, 종축은 회수된 금속 성분의 농도를 나타낸다.
먼저, 65Cu와 60Ni의 동위 원소를 사용하여 반도체 기판의 표면을 오염시키는 제117 단계를 수행한 후, 확산 열처리에서 야기될 수 있는 2차 오염을 모니터링할 수 있도록 65Cu, 63Cu, 60Ni, 58Ni를 ICP-MS로 추적 분석하였다. 반도체 기판의 표면에 오염시킨 샘플을 500 ℃에서 3시간 동안 확산 열처리하는 제118 단계를 수행한 한 후, 반도체 기판의 표면을 세정하는 제119 단계를 수행한다. 이후, 기존의 PUTP법 및 실시예의 방법에 의해 각각 회수된 금속 성분의 농도는 도 14에 도시된 바와 같다. 이때 정확한 분석 결과를 비교하기 위해, 기존의 PUTP법의 경우, 반도체 기판의 전면(front)을 분석하고 2배를 곱하던 계산 방식 대신에, 반도체 기판의 전면과 배면(back)을 모두 분석하여 합산하는 방법을 채택하였다. 또한, 실시예에 의한 방법의 경우, 반도체 기판의 전면과 배면을 동시에 분석하여 합산한 결과(412, 414, 416)를 기존의 PUTP법에 의해 합산한 결과(410)와 비교하였다.
도 14를 참조하면, 기존의 PUTP법에 의한 경우와 실시예의 방법에 의한 경우가 거의 대등한 결과치를 보임을 알 수 있다. 도 14에서, 참조부호 '402'는 제1 샘플(#1)에 대해 기존의 PUTP법에 의해 획득된 금속 성분의 농도를 나타내고, 참조부호 '404', '406' 및 '408'은 각각 제2, 제3 및 제4 샘플(#2, #3, #4)에 대해 실시예의 방법에 의해 획득된 금속 성분의 농도를 각각 나타내고, 참조부호 '412', '414' 및 '416'은 각각 제2, 제3 및 제4 샘플(#2, #3, #4)에 대해 실시예의 방법에 의해 획득된 합산된 결과를 나타낸다.
특히, 기존의 PUTP법에 의할 경우 반도체 기판의 전면과 배면의 결과치는 거의 유사한 반면, 도 1에 예시된 실시예의 방법에 의할 경우 반도체 기판의 전면과 배면의 결과치는 서로 상이함을 알 수 있다. KOH 용액을 이용하여 구리와 니켈을 반도체 기판에 오염시킬 경우 반도체 기판의 전면과 배면에서 구리와 니켈의 동등한 양이 검출되었다. 그러나, 반도체 기판의 전면을 오염시키고 확산한 후, 최종적으로 반도체 기판으로부터 회수된 금속 성분의 회수율을 평가한 결과에서는, 실시예의 방법에 의해 반도체 기판의 전면과 배면에서 검출한 금속 성분의 량이 서로 다르고 전면에서 검출한 금속 성분과 배면에서 검출한 금속 성분의 합은 기존의 PUTP법에 의해 획득한 합산된 량(410)과 동일함을 알 수 있다.
이러한 사실을 통해, 실시예에 의한 평가 방법에 따라 반도체 기판의 전면 또는 배면 중 한 면에만 금속 성분을 오염시킨 후 확산 열처리를 가한 경우, 대부분의 오염이 한쪽 면에 집중된다. 따라서, 실시예에 의한 평가 방법은 반도체 기판의 전면과 배면 중 한 면의 오염만을 주로 반영하는 방법이라고 할 수 있다.
반면에 기존의 PUTP법은 반도체 기판의 전면과 배면의 양면에 폴리 실리콘이 증착되고 폴리 증착 온도가 570 ℃이므로, 반도체 기판의 전면과 배면으로 균등하게 구리와 니켈이 분배되어 오염되는 방법으로 해석할 수 있을 것이다.
실시예에 의한 반도체 기판의 금속 오염 평가 방법에 의할 경우, 반도체 기판의 전면과 배면이 모두 오염된 양 방향인 경우 전면과 배면의 검출량이 동일하다. 그러나, 반도체 기판의 전면 및 배면 중 한 면으로만 오염된 경우, 전면과 배면의 검출량이 서로 달라질 수 있다. 이 경우, 기존의 PUTP법에 의해 회수된 금속 농도의 측정치와 실시예에 의해 회수된 금속 농도의 측정치가 다를 수 있다.
도 15a 및 도 15b는 실시예에 의해 반도체 기판의 금속 오염을 평가할 때, 다양한 오염 면에 따른 금속 성분의 회수율 및 회수된 금속 성분의 농도의 하한을 각각 나타낸다.
도 15a를 참조하면, 오염 방향이 양면인 경우에는 실시예에 의한 평가 방법은 높은 회수율을 보인다. 그러나, 오염이 반도체 기판의 전면 쪽인 경우, 반도체 기판의 전면을 분석하면 높은 회수율을 보이지만 오염된 기판의 반대면을 분석하면 아주 낮은 회수율을 보인다. 실시예는 이러한 성질을 이용하여 오염이 기판의 한 면으로만 되어 있다면 오염의 방향을 찾을 수 있으며 이를 통해 오염원을 쉽게 찾을 수도 있다.
일반적으로 구리와 니켈의 주요 오염 공정인 KOH 용액을 이용한 식각(제114 단계)이나 연마 같은 경우 반도체 기판의 배면이 오염되어 있다면, 실시예에 의한 평가 방법에 의할 경우 기판의 전면에 대해 회수된 금속 성분의 회수율은 낮다. 따라서, 공정을 조사하여 어떤 면을 기준으로 분석할지를 선택한다면, 오염의 방향을 찾을 수 있다.
또한, 도 15b에 도시된 바와 같이, 실시예에 의한 평가 방법에 의해 회수된 금속 성분의 농도의 하한(502)은 기존의 LTOD법에 의해 회수된 금속 성분의 농도의 하한(500)보다 높음을 알 수 있다.
도 16은 기존의 PUTP법, 기존의 LTOD법 및 도 1의 실시예에 의한 방법으로 회수된 니켈 농도를 비교하여 나타내는 그래프로서, 횡축은 기존의 PUTP법에 의해 회수된 니켈의 농도를 나타내고, 종축은 실시예에 의해 회수된 니켈의 농도를 나타낸다. 여기서, ★는 반도체 기판의 전면을 오염시킨 후 배면의 오염을 분석하기 위한 농도를 나타내고, ● 및 ▲는 반도체 기판의 전면과 배면을 모두 오염시킨 후 배면의 오염을 분석하기 위한 농도를 나타내고, ● 및 ▲는 실시예에 의해 회수된 니켈의 농도를 나타내고, ◆는 기존의 LTOD법에 의해 회수된 니켈의 농도를 나타낸다.
도 17은 기존의 PUTP법과 도 1의 실시예에 의한 방법으로 회수된 구리의 농도를 비교하여 나타내는 그래프로서, 횡축은 기존의 PUTP법에 의해 회수된 구리의 농도를 나타내고, 종축은 실시예에 의해 회수된 구리의 농도를 나타낸다. 여기서, ★는 반도체 기판의 전면을 오염시킨 후 배면의 오염을 분석하기 위한 농도를 나타내고, ● 및 ▲는 반도체 기판의 전면과 배면을 오염시킨 후 배면의 오염을 분석하기 위한 농도를 나타낸다.
전술한 바와 같이 반도체 기판의 벌크를 도 2에 도시된 방법 또는 스핀 코팅 후 열처리에 의한 방법으로 오염시킬 수 있다. 도 16을 참조하면, 반도체 기판을 오염시킨 방법에 관계없이 니켈의 오염 농도가 낮은 경우에, 실시예에 의한 평가 방법에 의해 회수된 니켈의 농도(●, ▲)는 기존의 LTOD법에 의한 회수된 니켈의 농도(◆)보다 높고(화살표 160 참조, R2=97%), 기존의 PUTP법에 의해 회수된 니켈의 농도와 유사함을 알 수 있다.
또한, 도 17을 참조하면, 실시예에 의한 평가 방법에 의해 회수된 구리의 농도(●, ▲)는 기존의 PUTP법에 의한 회수된 구리의 농도와 유사함을 알 수 있다.
전술한 실시예에 의한 평가 방법은 기존의 LTOD법보다 금속 성분의 회수율이 높고, 단위 공정의 오염을 추적할 수 있고, 기존의 PUTP법과 기존의 LTOD법에 의해 회수된 금속 성분의 농도에 차이가 있을 때 또는 기존 LTOD법에 의해 회수된 금속 농도의 이상 발견시에 활용될 수 있다. 즉, 전술한 실시예에 의한 평가 방법은 단위 공정의 오염을 모니터링하는 방안으로 활용되어, 오염 공정을 찾고 관리하는데 유용할 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (15)

  1. 반도체 기판의 벌크를 금속 성분으로 오염시키는 단계
    상기 반도체 기판을 가열하는 단계;
    HF 또는 HNO3 중 적어도 하나를 포함하는 기체 상태의 물질에 의해 상기 가열된 반도체 기판의 상부의 깊이를 0.25 ㎛ 내지 1 ㎛까지 식각하는 단계;
    상기 반도체 기판의 식각된 상부에 존재하는 금속 성분을 회수하는 단계; 및
    상기 회수된 금속 성분을 분석하는 단계를 포함하고,
    상기 반도체 기판을 오염시키는 단계는
    상기 반도체 기판의 표면에 형성된 자연 산화막을 제거하는 단계;
    상기 금속 성분을 갖는 오염 용액을 KOH 용액에 투입하는 단계;
    상기 오염 용액을 갖는 KOH 용액에 의해 상기 반도체 기판을 식각하는 단계;
    상기 반도체 기판의 표면을 세정하는 단계; 및
    상기 반도체 기판의 표면의 금속 성분을 제거하는 단계를 포함하는 반도체 기판의 금속 오염 평가 방법.
  2. 제1 항에 있어서, 상기 반도체 기판은 붕소를 함유하는 실리콘 기판인 반도체 기판의 금속 오염 평가 방법.
  3. 삭제
  4. 제1 항에 있어서, 상기 회수된 금속 성분은 니켈 또는 구리 중 적어도 하나를 포함하는 반도체 기판의 금속 오염 평가 방법.
  5. 제4 항에 있어서, 상기 구리를 상기 금속 성분으로서 회수하고자 할 경우, 상기 반도체 기판을 180 ℃ 내지 220 ℃의 온도로 3시간 동안 가열하는 반도체 기판의 금속 오염 평가 방법.
  6. 제1 항에 있어서, 상기 금속 성분은 혼합 용액에 의해 적어도 한 번 회수되는 반도체 기판의 금속 오염 평가 방법.
  7. 제6 항에 있어서, 상기 혼합 용액은 불산 또는 과산화 수소 중 적어도 하나를 포함하는 반도체 기판의 금속 오염 평가 방법.
  8. 제7 항에 있어서, 상기 혼합 용액은 31.7%HF와 10.6%H2O2가 혼합된 용액인 반도체 기판의 금속 오염 평가 방법.
  9. 제7 항에 있어서, 상기 혼합 용액은 0.5%HF와 12%H2O2가 혼합된 용액인 반도체 기판의 금속 오염 평가 방법.
  10. 삭제
  11. 삭제
  12. 제1 항에 있어서, 상기 오염 용액을 갖는 KOH 용액에 포함된 상기 금속 성분의 농도는 5.5 ppb 내지 44 ppb인 반도체 기판의 금속 오염 평가 방법.
  13. 삭제
  14. 제1 항에 있어서, 상기 반도체 기판의 오염된 표면은 상기 반도체 기판의 전면 또는 배면 중 적어도 한 면에 해당하고,
    상기 회수된 금속 성분을 분석하는 단계는
    상기 반도체 기판의 전면에서 상기 금속 성분의 회수율 또는 상기 반도체 기판의 배면에서 상기 금속 성분의 회수율 중 적어도 하나를 분석하고, 분석된 결과를 이용하여 상기 전면과 상기 배면 중에서 상기 금속 성분이 오염된 면을 결정하는 단계를 포함하는 반도체 기판의 금속 오염 평가 방법.
  15. 제4 항에 있어서, 상기 니켈의 농도는 1.0E10 atoms/㎝3 이하인 반도체 기판의 금속 오염 평가 방법.
KR1020130113446A 2013-09-24 2013-09-24 반도체 기판의 금속 오염 평가 방법 KR101540565B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130113446A KR101540565B1 (ko) 2013-09-24 2013-09-24 반도체 기판의 금속 오염 평가 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130113446A KR101540565B1 (ko) 2013-09-24 2013-09-24 반도체 기판의 금속 오염 평가 방법

Publications (2)

Publication Number Publication Date
KR20150033433A KR20150033433A (ko) 2015-04-01
KR101540565B1 true KR101540565B1 (ko) 2015-08-06

Family

ID=53030779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130113446A KR101540565B1 (ko) 2013-09-24 2013-09-24 반도체 기판의 금속 오염 평가 방법

Country Status (1)

Country Link
KR (1) KR101540565B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101820680B1 (ko) * 2016-12-05 2018-01-22 에스케이실트론 주식회사 반도체 기판 제조 방법
JP6922804B2 (ja) * 2018-03-22 2021-08-18 株式会社Sumco ボロンドープｐ型シリコンウェーハのエッチング方法、金属汚染評価方法および製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253690A (ja) * 2003-02-21 2004-09-09 Sumitomo Mitsubishi Silicon Corp 金属不純物評価方法及び評価用基板とその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253690A (ja) * 2003-02-21 2004-09-09 Sumitomo Mitsubishi Silicon Corp 金属不純物評価方法及び評価用基板とその製造方法

Also Published As

Publication number Publication date
KR20150033433A (ko) 2015-04-01

Similar Documents

Publication Publication Date Title
US20070207616A1 (en) Method for assaying copper in silicon wafers
US7892862B2 (en) Method of evaluating thermal treatment and method of manufacturing semiconductor wafer
US5943552A (en) Schottky metal detection method
KR20010110697A (ko) 실리콘 웨이퍼중의 금속불순물 농도 평가방법
JP6136205B2 (ja) エピタキシャル成長装置炉内の汚染評価方法および汚染評価用テストウェーハ
KR101540565B1 (ko) 반도체 기판의 금속 오염 평가 방법
Boldrini et al. Characterization and modeling of thermally-induced doping contaminants in high-purity germanium
CN110223927A (zh) 硅晶片的金属污染分析方法
CN112683988B (zh) 一种晶圆中金属杂质的检测方法
JP5413342B2 (ja) シリコンウェーハ表層部のエッチング方法およびシリコンウェーハの金属汚染分析方法
US7601541B2 (en) Method for detecting Cu concentration of silicon substrate
JP2019078684A (ja) シリコンウェーハの金属不純物分析方法
JP3804864B2 (ja) 不純物の分析方法
JP5042445B2 (ja) シリコンウェーハのゲッタリング効率を評価する方法
CN106328549B (zh) 晶圆中氧沉淀的检测方法
Gorodokin et al. Metallic contamination in silicon processing
Lauer et al. Iron gettering at slip dislocations in czochralski silicon
US20040241867A1 (en) Method of analyzing a wafer for metal impurities
KR20200017959A (ko) 표준 웨이퍼를 제조하는 방법 및 상기 표준 웨이퍼를 이용한 타겟 공정 오염 진단 방법
KR102196225B1 (ko) 실리콘 웨이퍼의 불순물 농도 측정 방법
KR101312545B1 (ko) 표준 웨이퍼 및 그의 생산 방법
Lee et al. Quantitative evaluation of gettering efficiencies in device process after p-well formation
KR101007441B1 (ko) 웨이퍼의 벌크금속 분석방법
JP5423032B2 (ja) シリコン基板中のＣｕ及びＮｉ含有量の評価方法
Shimizu et al. Monitoring of ultra-trace contaminants on silicon wafers for ULSI by a novel impurity extraction and AC surface photovoltage methods

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190624

Year of fee payment: 5