KR101536649B1 - An X-ray image sensor with column ADC structures and the signal processing method thereof - Google Patents

An X-ray image sensor with column ADC structures and the signal processing method thereof Download PDF

Info

Publication number
KR101536649B1
KR101536649B1 KR1020140039881A KR20140039881A KR101536649B1 KR 101536649 B1 KR101536649 B1 KR 101536649B1 KR 1020140039881 A KR1020140039881 A KR 1020140039881A KR 20140039881 A KR20140039881 A KR 20140039881A KR 101536649 B1 KR101536649 B1 KR 101536649B1
Authority
KR
South Korea
Prior art keywords
cds
signal
ray
digital
bit value
Prior art date
Application number
KR1020140039881A
Other languages
Korean (ko)
Inventor
김규겸
최용석
조규성
김명수
Original Assignee
한국과학기술원
클레어픽셀 주식회사
주식회사 나노포커스레이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원, 클레어픽셀 주식회사, 주식회사 나노포커스레이 filed Critical 한국과학기술원
Priority to KR1020140039881A priority Critical patent/KR101536649B1/en
Application granted granted Critical
Publication of KR101536649B1 publication Critical patent/KR101536649B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H04N5/32—Transforming X-rays

Abstract

The present invention relates to an x-ray image sensor with a column ADC structure and a signal processing method thereof. The present invention includes: an x-ray sensor array unit having multiple x-ray cells receiving x-rays arranged in an array structure; a current source which receives a reset signal and an optical signal of each of the x-ray sensor cells from the x-ray sensor array unit through each column signal line and converts them into electrical analog signals; a free amp which amplifies the analog signals; and a plurality of CDS blocks storing the analog signals individually.

Description

컬럼 ＡＤＣ 구조를 갖는 X-선 이미지 센서 및 그 신호처리 방법{An X-ray image sensor with column ADC structures and the signal processing method thereof}An X-ray image sensor having a column ADC structure and an X-ray image sensor having a column ADC structure and a signal processing method therefor,

본 발명은 컬럼 ADC 구조를 갖는 X-선 이미지 센서 및 그 신호처리 방법에 관한 것으로서, 컬럼 ADC 구조를 이용하여 X-선 이미지 센서를 구성함에 있어서, X-선 센서 어레이부로부터 전송되는 신호를 저장하는 CDS 블럭을 다중으로 배치하고, 각각의 CDS 블럭에 서로 다른 전압 레벨의 동일한 램프신호를 동시에 인가하여, 다중의 CDS 블럭을 통해 병렬 동작으로 CDS 신호를 처리함으로써, 멀티 CDS 신호 검출부에서 검출 신호의 디지털 상위비트 값을 검출하고, 컬럼 ADC에서 상기 검출된 디지털 상위비트 값에 이어지는 디지털 하위비트 값을 산출하여, 디지털 신호값을 출력함으로써, 기존의 X-선 이미지 센서에 비해 신호 처리 시간의 증가 없이 ADC 분해능을 향상시킬 수 있어, X-선 검출 신호를 고해상으로 처리할 수 있는 컬럼 ADC 구조를 갖는 X-선 이미지 센서 및 그 신호처리 방법에 관한 것이다.
The present invention relates to an X-ray image sensor having a column ADC structure and a signal processing method thereof, and in constructing an X-ray image sensor using a column ADC structure, a signal transmitted from the X- CDS signals are processed in parallel operation through multiple CDS blocks by applying the same ramp signal of different voltage levels to each CDS block at the same time, A digital lower bit value is detected in the column ADC, a digital lower bit value following the detected digital upper bit value is calculated in the column ADC, and a digital signal value is outputted, An X-ray image sensor having a column ADC structure capable of improving ADC resolution and capable of processing an X-ray detection signal in high resolution, and And a signal processing method therefor.

일반적으로 X-선 이미지 센서는 디지털 X-선 촬영장치에서 X-선을 센서 셀(픽셀) 별로 감지하여 디지털 화상으로 만들기 위한 일종의 이미지 센서이다.Generally, an X-ray image sensor is a kind of image sensor for sensing a X-ray by a sensor cell (pixel) in a digital X-ray imaging apparatus and converting the X-ray into a digital image.

X-선 이미지 센서의 집적 회로는 X-선 이미지 센서의 X-선 센서 어레이 내에서 X-선의 입사에 따라 각 X-선 센서 셀들의 포토다이오드에서 발생한 광신호(전하)를 감지하고, 그 크기에 비례하는 전압 신호로 변환 및 증폭하여, 최종적인 영상 신호를 디지털 데이터 형태로 출력하게 된다.The integrated circuit of the X-ray image sensor senses an optical signal (charge) generated in the photodiodes of the respective X-ray sensor cells according to the incidence of X-rays in the X-ray sensor array of the X-ray image sensor, And outputs the final video signal in the form of digital data.

이와 같은 X-선 이미지 센서는 통상 디지털 X-선 촬영장치와 같은 X-선 의료장비에 적용되기 때문에, 일반 디지털 카메라에 적용되는 이미지센서와는 달리 대면적의 X-선 센서 셀 사이즈를 갖는 대형 X-선 이미지센서가 요구되고 있으며, 이와 더불어 고해상도의 선명한 이미지 영상을 지원하는 X-선 이미지센서가 요구되고 있다.
Since such an X-ray image sensor is usually applied to X-ray medical equipment such as a digital X-ray imaging apparatus, unlike an image sensor applied to a general digital camera, a large-sized X- An X-ray image sensor is required, and in addition, an X-ray image sensor supporting a high-resolution clear image is required.

도 1은 종래에 일반적으로 사용되고 있는 X-선 이미지 센서의 구조를 보여주는 도면이다.FIG. 1 is a view showing the structure of a conventional X-ray image sensor.

도 1에 도시된 바와 같이, 종래의 X-선 이미지 센서의 구조를 살펴보면, 이미지센서의 기판에 다수의 X-선 센서 셀(11)이 매트릭스 형태의 어레이 구조로 배열되어 있으며, 어레이 구조의 X-선 센서 셀(11)은 로우 쉬프트 레지스터(12)에 의해 순차적으로 로우(row) 단위로 선택되어, 활성화된 로우 단위의 각 X-선 센서 셀(11)로부터 리셋신호와 X-선 광신호가 전류 소스원(13)으로 전송된다.As shown in FIG. 1, a conventional X-ray image sensor has a structure in which a plurality of X-ray sensor cells 11 are arrayed in a matrix array on a substrate of an image sensor, -Line sensor cell 11 is sequentially selected row by row by the low shift register 12 to output a reset signal and an X-ray optical signal from each X-ray sensor cell 11 in the active row unit And is transmitted to the current source source 13.

전류 소스원(13)에서는 X-선 센서 셀(11)로부터 전송된 리셋신호와 X-선 광신호를 전기적인 아날로그 신호로 변환하고, 아날로그 신호로 변환된 리셋신호와 X-선 광신호는 CDS(Correlated Double Sampling) 블럭(14)에 저장된다.In the current source 13, the reset signal and the X-ray optical signal transmitted from the X-ray sensor cell 11 are converted into an electrical analog signal, and the reset signal and the X- (Correlated Double Sampling) block.

여기서, CDS 블럭(14)은 X-선 센서 어레이부(10)의 컬럼(column) 신호라인 단위로 구비되는 CDS 회로의 조합으로 구성되어 있다.Here, the CDS block 14 is constituted by a combination of CDS circuits provided in units of column signal lines of the X-ray sensor array unit 10. [

또한, CDS 블럭(14)에 저장된 X-선 센서 셀(11)의 리셋신호와 X-선 광신호는 멀티플렉서(15)를 통해 하나씩 순차적으로 ADC(Analog Digital Converter,16)로 분배되어 전달되며, ADC(16)는 멀티플렉서(15)를 거쳐 전송되는 CDS 신호를 디지털 신호로 변환하여 외부로 출력하는 동작을 수행한다.The reset signal and the X-ray optical signal of the X-ray sensor cell 11 stored in the CDS block 14 are sequentially distributed to the ADC (Analog Digital Converter) 16 one by one via the multiplexer 15, The ADC 16 converts the CDS signal transmitted through the multiplexer 15 into a digital signal and outputs it to the outside.

이와 같이 출력된 디지털 신호는 ISP(image signal processor,미도시)의 신호처리에 의해 동영상이나 정지 화면으로 이미지화되어 화면으로 표시될 수 있다.The digital signal thus output can be imaged as a moving image or a still image by signal processing of an image signal processor (ISP) (not shown) and displayed on the screen.

도 1에 도시된 컬럼 쉬프트 레지스터(17)는 CDS 블럭(14)에서 컬럼별 CDS 신호를 순차적으로 선택하여 전달하는 동작을 제어하며, 컨트롤 블럭(18)은 상술한 각 구성들을 통한 신호처리 과정을 제어하기 위한 구성이다.The column shift register 17 shown in FIG. 1 controls the operation of sequentially selecting and delivering the column-specific CDS signals in the CDS block 14, and the control block 18 processes the signals through the above- FIG.

그러나, 이와 같이 구성된 종래기술에 따른 X-선 이미지 센서의 구조는, 대면적 X-선 센서 셀을 신호 처리하는 속도가 이미 한계에 다다른 상황이고, 고해상도의 영상 이미지를 출력하기 위해서도 고속 동작이 필요한 상황이다. However, the structure of the conventional X-ray image sensor configured as described above is a situation where the speed of signal processing of the large area X-ray sensor cell is already at a limit, and in order to output a high resolution image, It is necessary situation.

또한, 상기와 같은 도 1의 X-선 이미지 센서는, 하나의 ADC(16)를 이용함으로써, CDS 블럭(14)의 각 CDS 회로에 저장된 신호들을 멀티플렉서(15)를 통해 ADC(16)로 분배해야 하기 때문에, 다수의 CDS 회로로부터 멀티플렉서(15)를 통해 하나의 ADC(16)로 신호를 전달하기 위해서는 매우 긴 신호라인이 배치되며, 긴 신호라인으로 인한 신호 손실 및 노이즈가 발생하게 되는 문제점이 있다.The X-ray image sensor of Fig. 1 as described above can also be used to distribute the signals stored in each CDS circuit of the CDS block 14 to the ADC 16 via the multiplexer 15 by using one ADC 16. [ A very long signal line is required to transmit a signal from a plurality of CDS circuits to a single ADC 16 via the multiplexer 15 and signal loss and noise due to a long signal line occur have.

또한, 멀티플렉서(15)를 제어하기 위한 스위칭 동작에 의해 스위칭 노이즈가 발생되는 문제점이 있다.
In addition, there is a problem that switching noise is generated by the switching operation for controlling the multiplexer 15.

한편, 최근 디지털 카메라 등에 적용되는 CMOS 이미지 센서를 구성함에 있어서는, 상술한 단일 ADC 구조에서 발생되는 신호 손실 및 노이즈 성분을 줄이기 위해, 각 컬럼 신호라인에 ADC를 배치하는 구조의 컬럼 ADC를 구비하여, CDS 블럭으로부터 ADC까지의 신호라인을 최소화하고, 멀티플렉서를 제거하여 스위칭 노이즈를 줄여주는 이미지 센서 기술이 한국공개특허 제2009-0083817호에 개시된 "CMOS 이미지 센서"와 같이 다수 개발되고 있으며, 도 2는 상술한 바와 같은 컬럼 ADC 구조를 갖는 일반적인 CMOS 이미지 센서 구조를 보여주는 도면이다.In recent years, in order to reduce the signal loss and the noise components generated in the single ADC structure, a column ADC having a structure in which an ADC is disposed in each column signal line is provided. A CMOS image sensor disclosed in Korean Patent Laid-Open Publication No. 2009-0083817 has been developed to minimize the number of signal lines from the CDS block to the ADC and reduce the switching noise by removing the multiplexer. FIG. 2 is a diagram illustrating a conventional CMOS image sensor structure having a column ADC structure as described above.

도 2에 도시된 바와 같이, 컬럼 ADC 구조의 CMOS 이미지 센서는 각 컬럼 신호라인에 ADC가 배치되어 있는 구조로서, CDS 블럭(14)으로부터 컬럼 ADC(23)까지의 신호라인을 최소화할 수 있고, 멀티플렉서를 필요로 하지 않게 되어, 신호 손실 및 노이즈를 줄일 수 있다.As shown in FIG. 2, the CMOS image sensor of the columnar ADC structure has a structure in which the ADCs are arranged in each column signal line, so that the signal lines from the CDS block 14 to the column ADC 23 can be minimized, No multiplexer is required, and signal loss and noise can be reduced.

그러나, 이와 같은 컬럼 ADC 구조는 램프 발생기(21)와 데이터 카운터(22)를 이용하여 일정하게 정해진 램핑 구간에서 디지털 카운터 값을 세는 방식으로 동작하기 때문에, X-선 장비처럼 높은 해상도를 요구하는 분야에서는 적용하기가 어려운 상황이다. However, such a column ADC structure operates in a manner of counting a digital counter value in a ramping interval defined by a ramp generator 21 and a data counter 22, Is difficult to apply.

즉, 주어진 램핑 구간에 디지털 카운터 값을 일정하게 증가시키고, X-선 광신호를 실어서 일정하게 증가시키는 램프신호와 X-선 센서 셀의 리셋신호가 교차되는 순간에 디지털 카운터 값을 저장하는 방식으로 동작되는 컬럼 ADC 구조에서는 ADC의 해상도를 높이는데 제약이 많이 따른다. That is, the digital counter value is constantly increased in a given ramping interval, the digital counter value is stored at the moment when the ramp signal that increases and constantly increases the X-ray optical signal crosses the reset signal of the X-ray sensor cell The column ADC architecture has many limitations in increasing the resolution of the ADC.

다시 말해서, X-선 장비의 고해상도를 위해, ADC의 해상도를 2배씩 증가시킬 때마다 컬럼 ADC에서 신호 처리하는데 필요한 시간은 2ⁿ배만큼 기하 급수적으로 증가하게 되고, 이러한 컬럼 ADC 신호 처리 시간을 단축하기 위해서는 데이터 카운터(22)의 클럭(clock) 속도를 증가시켜 클럭 시간을 줄여야 하지만, 반도체 제조 공정의 기술적 한계로 데이터 카운터의 클럭 속도를 증가시키는 것은 한계에 다다른 상황이다. In other words, for high-resolution X-ray equipment, the time required to process the signal in the column ADC increases exponentially by 2 times every time the resolution of the ADC is doubled, and the time required to process such a column ADC signal is reduced In order to increase the clock speed of the data counter 22, it is necessary to reduce the clock time. However, there is a limit to increase the clock speed of the data counter due to the technical limitations of the semiconductor manufacturing process.

또한, 데이터 카운터(22)의 클럭 속도가 빨라질수록 클럭 노이즈에 취약해지므로, 고해상도를 위해서 데이터 카운터의 클럭 속도를 빠르게 하는 것도 제한적이다.Further, as the clock speed of the data counter 22 increases, it becomes more vulnerable to clock noise. Therefore, it is also limited to increase the clock speed of the data counter for high resolution.

이에 따라, 장비 특성상 높은 해상도가 요구되는 의료용 X-선 장비에서는, 도 2에서 보여주는 컬럼 ADC 구조로는 X-선 장비에서 요구하는 고해상도를 충족시키기 어려워 최근까지도 X-선 장비에서는 상술한 도 1과 같은 파이프라인 ADC 구조를 많이 적용하고 있는 실정이다.
Accordingly, in a medical X-ray apparatus in which high resolution is required due to the characteristics of the equipment, the column ADC structure shown in FIG. 2 is difficult to meet the high resolution required by the X-ray equipment. The same pipeline ADC architecture is applied in many cases.

한국공개특허 제2009-0083817호(공개일 : 2009.08.04) "CMOS 이미지 센서"Korean Patent Publication No. 2009-0083817 (Published on Aug. 4, 2009) "CMOS image sensor"

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 컬럼 ADC 구조를 이용하여 X-선 이미지 센서를 구성함에 있어서, X-선 센서 어레이부로부터 전송되는 신호를 저장하는 CDS 블럭을 다중으로 배치하고, 각각의 CDS 블럭에 서로 다른 전압 레벨의 동일한 램프신호를 동시에 인가하여, 다중의 CDS 블럭을 통해 병렬 동작으로 CDS 신호를 처리함으로써, 멀티 CDS 신호 검출부에서 검출 신호의 디지털 상위비트 값을 검출하고, 컬럼 ADC에서 상기 검출된 디지털 상위비트 값에 이어지는 디지털 하위비트 값을 산출하여, 디지털 신호값을 출력함으로써, 기존의 X-선 이미지 센서에 비해 신호 처리 시간의 증가 없이 ADC 분해능을 향상시킬 수 있어, X-선 검출 신호를 고해상으로 처리할 수 있는 컬럼 ADC 구조를 갖는 X-선 이미지 센서 및 그 신호처리 방법을 제공하는데 그 목적이 있다.
SUMMARY OF THE INVENTION The present invention has been conceived to solve the above problems, and it is an object of the present invention to provide an X-ray image sensor using a column ADC structure, in which a CDS block for storing signals transmitted from an X- The same ramp signal of different voltage level is simultaneously applied to each CDS block and the CDS signal is processed in parallel operation through multiple CDS blocks to detect the digital high bit value of the detection signal in the multi- , The column ADC calculates the digital lower bit value following the detected digital upper bit value and outputs the digital signal value to improve the ADC resolution without increasing the signal processing time as compared with the conventional X-ray image sensor , An X-ray image sensor having a column ADC structure capable of processing an X-ray detection signal with high resolution, and a signal processing method therefor It is an object to the ball.

상기와 같은 목적을 달성하기 위해 본 발명은, X-선 이미지 검출용 이미지센서에 있어서, X-선을 수광하는 다수의 X-선 센서 셀이 매트릭스 형태의 어레이 구조로 배열되어 구성되는 X-선 센서 어레이부와; 상기 X-선 센서 어레이부로부터 각각의 컬럼 신호라인을 통해 각 X-선 센서 셀의 리셋신호와 광신호를 전달받아 전기적인 아날로그 신호로 변환하는 전류 소스원과; 상기 전류 소스원을 통해 변환된 아날로그 신호를 증폭하는 프리 앰프와; 상기 X-선 센서 어레이부의 컬럼 신호라인 단위로 구비되는 CDS 회로의 조합으로 구성되어, 상기 프리 앰프를 통해 증폭된 아날로그 신호를 각각 저장하는 복수의 CDS 블럭과; 전체 CDS 전압 레벨을 상기 CDS 블럭의 개수에 맞추어 동일하게 등분하여, 상기 복수의 CDS 블럭에 상기 동일하게 등분된 각각 다른 전압 레벨의 동일한 램프 신호를 동시에 인가하는 멀티 스텝 램프 발생기와; 상기 복수의 CDS 블럭에 각각 입력된 램프 신호와 리셋신호가 만나는 지점을 검출하여 디지털 상위비트 값을 검출하여 출력하는 멀티 CDS 신호 검출부와; 상기 멀티 CDS 신호 검출부에 의해 검출된 디지털 상위비트 값에 이어지는 디지털 하위비트 값을 연산하여 출력하는 컬럼 ADC;를 포함하여 구성되는 것을 특징으로 한다.
According to an aspect of the present invention, there is provided an image sensor for detecting an X-ray image, the sensor comprising: a plurality of X-ray sensor cells for receiving X- A sensor array unit; A current source for receiving a reset signal and an optical signal of each X-ray sensor cell from the X-ray sensor array unit through respective column signal lines and converting the reset signal and the optical signal into an electrical analog signal; A preamplifier for amplifying the analog signal converted through the current source source; A plurality of CDS blocks constituted by a combination of CDS circuits provided in units of column signal lines of the X-ray sensor array section, each of the CDS blocks storing analog signals amplified through the preamplifier; A multi-step ramp generator that equally divides the entire CDS voltage level according to the number of the CDS blocks, and simultaneously applies the same ramp signals of the same voltage levels to the plurality of CDS blocks; A multi-CDS signal detector for detecting a point where the reset signal and the ramp signal input to the plurality of CDS blocks meet, and detecting and outputting a digital upper bit value; And a column ADC for calculating and outputting a digital lower bit value following the digital upper bit value detected by the multi CDS signal detecting unit.

본 발명에 따른 X-선 이미지 센서는 복수의 CDS 블럭을 구비하는 멀티 CDS 블럭 회로 구조를 통해 병렬로 신호를 처리하여, 멀티 CDS 신호 검출부를 통해 디지털 상위비트 값을 검출하고, 컬럼 ADC를 통해 상기 검출된 디지털 상위비트 값에 이어지는 디지털 하위비트 값을 산출하여, 디지털 신호값을 출력함으로써, 기존의 X-선 이미지 센서에 비해 신호 처리 시간의 증가 없이 ADC 분해능을 향상시킬 수 있어, X-선 검출 신호를 고해상으로 처리할 수 있는 장점이 있다.The X-ray image sensor according to the present invention processes a signal in parallel through a multi-CDS block circuit structure having a plurality of CDS blocks, detects a digital high-order bit value through a multi-CDS signal detecting unit, By calculating the digital lower bit value following the detected digital upper bit value and outputting the digital signal value, the ADC resolution can be improved without increasing the signal processing time as compared with the conventional X-ray image sensor, The signal can be processed in a high resolution.

또한, 본 발명은 멀티 CDS 에러 검출부 및 에러 보정 카운터를 추가로 구비하여 멀티 CDS 블럭 구조로 인해 발생될 수 있는 멀티 CDS 에러를 보정함으로써, 노이즈를 최소화하고, 고해상도, 고화질의 X-선 검출 영상 신호를 얻을 수 있다.
Further, the present invention further includes a multi-CDS error detector and an error correction counter to compensate for multi-CDS errors that may be caused by the multi-CDS block structure, thereby minimizing noise and providing a high- Can be obtained.

도 1은 종래 기술에 따른 X-선 이미지센서의 구조를 보여주는 도면
도 2는 종래 기술에 따른 컬럼 ADC 구조를 갖는 CMOS 이미지 센서의 구조를 보여주는 도면
도 3은 본 발명의 일 실시예에 따른 컬럼 ADC 구조를 갖는 X-선 이미지 센서의 구조를 보여주는 도면
도 4는 본 발명의 일 실시예에 따른 X-선 이미지 센서의 구조에서 CDS 블럭을 구성하는 CDS 회로구조를 보여주는 도면
도 5는 본 발명의 일 실시예에 따른 X-선 이미지 센서의 구조에서 멀티 CDS 블럭의 신호처리 과정을 보여주는 도면
도 6은 도 5의 멀티 CDS 블럭을 통한 신호처리 과정에서 멀티 CDS 에러가 발생되는 경우의 신호처리를 보여주는 도면1 is a view showing a structure of an X-ray image sensor according to the related art;
2 is a view showing a structure of a CMOS image sensor having a column ADC structure according to the related art
3 is a view showing a structure of an X-ray image sensor having a column ADC structure according to an embodiment of the present invention;
4 is a view showing a CDS circuit structure constituting a CDS block in the structure of an X-ray image sensor according to an embodiment of the present invention;
5 is a diagram showing a signal processing process of a multi-CDS block in the structure of an X-ray image sensor according to an embodiment of the present invention.
6 is a diagram illustrating signal processing when a multi-CDS error occurs in a signal processing process through the multi-CDS block of FIG. 5

이하, 본 발명의 실시예에 대하여 상세히 설명하지만, 본 발명은 그 요지를 이탈하지 않는 한 이하의 실시예에 한정되지 않는다.
Hereinafter, the embodiments of the present invention will be described in detail, but the present invention is not limited to the following embodiments unless they depart from the gist of the present invention.

도 3은 본 발명의 일 실시예에 따른 컬럼 ADC 구조를 갖는 X-선 이미지 센서의 구조를 보여주는 도면이다.3 is a diagram illustrating a structure of an X-ray image sensor having a column ADC structure according to an embodiment of the present invention.

도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 컬럼 ADC(170) 구조를 갖는 X-선 이미지 센서는, X-선을 수광하는 다수의 X-선 센서 셀(111)이 매트릭스 형태의 어레이 구조로 배열되어 구성되는 X-선 센서 어레이부(110)와; 상기 X-선 센서 어레이부(110)로부터 각각의 컬럼 신호라인을 통해 각 X-선 센서 셀(111)의 리셋신호와 광신호를 전달받아 전기적인 아날로그 신호로 변환하는 전류 소스원(120)과; 상기 전류 소스원(120)을 통해 변환된 아날로그 신호를 증폭하는 프리 앰프(130)와; 상기 X-선 센서 어레이부(110)의 컬럼 신호라인 단위로 구비되는 CDS 회로의 조합으로 구성되어, 상기 프리 앰프(130)를 통해 증폭된 아날로그 신호를 각각 저장하는 복수의 CDS 블럭(140)과; 전체 CDS 전압 레벨을 상기 CDS 블럭(140)의 개수에 맞추어 동일하게 등분하여, 상기 복수의 CDS 블럭(140)에 상기 동일하게 등분된 각각 다른 전압 레벨의 동일한 램프 신호를 동시에 인가하는 멀티 스텝 램프 발생기(150)와; 상기 복수의 CDS 블럭에 각각 입력된 램프 신호와 리셋신호가 만나는 지점을 검출하여 디지털 상위비트 값을 검출하여 출력하는 멀티 CDS 신호 검출부(160)와; 상기 멀티 CDS 신호 검출부(160)에 의해 검출된 디지털 상위비트 값에 이어지는 디지털 하위비트 값을 연산하여 출력하는 컬럼 ADC(170);를 포함하여 구성된다.3, an X-ray image sensor having a columnar ADC 170 according to an embodiment of the present invention includes a plurality of X-ray sensor cells 111 receiving X-rays in a matrix form Ray sensor array part 110 arranged in an array structure of an X-ray sensor array part 110; A current source 120 for receiving a reset signal and an optical signal of each X-ray sensor cell 111 from the X-ray sensor array unit 110 through respective column signal lines and converting the optical signal into an electrical analog signal, ; A preamplifier 130 for amplifying the converted analog signal through the current source 120; A plurality of CDS blocks 140 configured by a combination of CDS circuits provided in units of column signal lines of the X-ray sensor array unit 110 and each storing analog signals amplified through the preamplifier 130; ; A multi-step ramp generator 140 for equally dividing the entire CDS voltage level according to the number of the CDS blocks 140, and simultaneously applying the same ramp signals of the same voltage levels to the plurality of CDS blocks 140, (150); A multi-CDS signal detector 160 for detecting a point where the reset signal and the ramp signal input to the plurality of CDS blocks meet, and detecting and outputting a digital upper bit value; And a column ADC 170 for calculating and outputting a digital lower bit value following the digital upper bit value detected by the multi CDS signal detecting unit 160. [

즉, 상기와 같이 구성된 본 발명에 따른 X-선 이미지 센서는, X-선 센서 어레이부로부터 전송되는 신호를 저장하는 CDS 블럭을 다중으로 배치하고, 각각의 CDS 블럭에 각각 동일하게 등분된 서로 다른 전압 레벨의 동일한 램프신호를 동시에 인가하여, 다중의 CDS 블럭을 통해 병렬 동작으로 CDS 신호를 처리함으로써, 멀티 CDS 신호 검출부에서 디지털 상위비트 값을 검출하는 동시에, 컬럼 ADC에서 상기 검출된 디지털 상위비트 값에 이어지는 디지털 하위비트 값을 산출하여, 디지털 신호값을 출력함으로써, 기존의 X-선 이미지 센서에 비해 신호 처리 시간의 증가 없이 ADC 분해능을 향상시킬 수 있는 장점이 있는 발명이다.
That is, the X-ray image sensor according to the present invention configured as described above includes a plurality of CDS blocks for storing signals transmitted from the X-ray sensor array unit, and each CDS block is divided into equally divided The CDS signal is processed in parallel operation through the multiple CDS blocks by simultaneously applying the same ramp signal at the same voltage level so that the digital upper bit value is detected in the multi CDS signal detecting unit, And outputting a digital signal value. Thus, the ADC resolution can be improved without increasing the signal processing time as compared with the conventional X-ray image sensor.

X-선 센서 어레이부(110)는 X-선을 수광하는 다수의 X-선 센서 셀(111)이 2차원적으로 배열되어 있는 집합체 구조로 형성되어 있다.The X-ray sensor array unit 110 is formed in an aggregate structure in which a plurality of X-ray sensor cells 111 for receiving X-rays are two-dimensionally arranged.

여기서, 도 3에 도시된 바와 같이, X-선 센서 어레이부(110)의 일측에는 상기와 같은 어레이 구조의 X-선 센서 셀(111)을 로우(row) 단위로 선택하여, 각 X-선 센서 셀(111)의 리셋신호와 X-선 광신호를 컬럼(column) 신호라인을 따라 전송하도록 제어하는 로우 쉬프트 레지스터(210)가 구비되어 있다.3, an X-ray sensor cell 111 having the array structure as described above is selected in units of rows on one side of the X-ray sensor array unit 110, And a row shift register 210 for controlling the reset signal and the X-ray optical signal of the sensor cell 111 to be transmitted along a column signal line.

즉, 로우 쉬프트 레지스터(210)는 X-선 센서 어레이부(110)의 각 로우 단위로 배치되는 다수의 X-선 센서 셀(111)과 로우 신호라인을 통해 연결되어 있어, 어레이 구조의 X-선 센서 셀(111)이 로우 쉬프트 레지스터(210)의 제어에 의해 순차적으로 로우 단위로 선택되어, 활성화된 로우 단위의 각 X-선 센서 셀(111)로부터 리셋신호와 X-선 광신호가 컬럼 신호라인을 통해 전류 소스원(120)으로 전송된다.That is, the low shift register 210 is connected to a plurality of X-ray sensor cells 111 arranged in each row unit of the X-ray sensor array unit 110 via low signal lines, Ray sensor cell 111 is sequentially selected in units of rows by the control of the row shift register 210 so that the reset signal and the X-ray optical signal from each X- Lt; / RTI > to the current source source 120 via line.

전류 소스원(120)은 X-선 센서 어레이부(110)로부터 각 컬럼 신호라인을 통해 각 X-선 센서 셀(111)의 리셋신호와 X-선 광신호를 전달받아 전기적인 아날로그 신호로 변환한다.The current source 120 receives the reset signal and the X-ray optical signal of each X-ray sensor cell 111 from the X-ray sensor array unit 110 through each column signal line and converts the signal into an electrical analog signal do.

또한, 프리 앰프(130)는 전류 소스원(120)을 통해 변환된 아날로그 신호를 증폭시켜 CDS 블럭으로 전달한다.The preamplifier 130 amplifies the converted analog signal through the current source 120 and transmits the amplified analog signal to the CDS block.

이때, 프리 앰프(130)에 의해 증폭된 X-선 광신호와 리셋신호는 복수로 구비되는 CDS 블럭(140)에 모두 동일하게 저장된다.At this time, the X-ray optical signal amplified by the preamplifier 130 and the reset signal are all stored in the same CDS block 140.

여기서, 복수로 구비되는 CDS 블럭의 개수는 2의 제곱수 즉, 2ⁿ(n = 1,2,3 …)개로 구비될 수 있으며, 이때 CDS 블럭의 개수가 많아질수록 신호처리 속도가 증가하나 회로의 사이즈가 커지게 되므로, X-선 이미지 센서의 설계사항에 따라 CDS 블럭의 개수를 조절하여 설계할 필요가 있다.In this case, the number of CDS blocks provided in a plurality may be 2 squares (2 = 1, 2, ...), and the signal processing speed increases as the number of CDS blocks increases. It is necessary to design the number of CDS blocks by adjusting the number of CDS blocks according to the design specifications of the X-ray image sensor.

이하의 본 실시예에서는 도 3에 도시된 바와 같이, 4개의 CDS 블럭(141,142,143,144)으로 구성된 멀티 CDS 블럭 구조를 예시로 설명하기로 한다3, a multi-CDS block structure including four CDS blocks 141, 142, 143 and 144 will be described as an example

각각의 CDS 블럭(141,142,143,144)은 X-선 센서 어레이부(110)의 컬럼 신호라인 단위로 구비되는 CDS 회로의 조합으로 구성되어 상기 프리 앰프(130)를 통해 증폭된 아날로그 신호를 저장한다.
Each of the CDS blocks 141, 142, 143 and 144 is constituted by a combination of CDS circuits provided in units of column signal lines of the X-ray sensor array unit 110 and stores analog signals amplified through the preamplifier 130.

도 4는 본 발명의 일 실시예에 따른 X-선 이미지 센서의 구조에서 CDS 블럭을 구성하는 CDS 회로구조를 보여주는 도면이다.4 is a diagram illustrating a CDS circuit structure of a CDS block in the structure of an X-ray image sensor according to an embodiment of the present invention.

도 4에 도시된 바와 같이, CDS 블럭을 구성하는 각각의 CDS 회로는 X-선 센서 셀(111)의 리셋신호를 저장하는 제1 커패시터(310)와, X-선 광신호를 저장하는 제2 커패시터(320) 및 리셋 신호와 X-선 광신호를 비교하여 출력하는 아날로그 비교기(330)로 구성되어 있다.4, each of the CDS circuits constituting the CDS block includes a first capacitor 310 for storing a reset signal of the X-ray sensor cell 111, a second capacitor 310 for storing an X- A capacitor 320 and an analog comparator 330 for comparing and outputting the reset signal and the X-ray optical signal.

즉, 복수로 같은 컬럼 신호라인에 배치된 CDS의 반도체 부정합에 대한 오차를 줄이기 위해 상술한 도 4의 구조로 CDS 회로가 구성된다.
That is, the CDS circuit is configured with the structure of FIG. 4 described above in order to reduce the error of the semiconductor mismatching of the CDSs arranged in the same column signal line in plural.

한편, 다시 도 3을 참조하면, 멀티 스텝 램프 발생기(150)는 X-선 센서 어레이부(110)로부터 전송되는 X-선 광신호를 디지털 신호로 변환하는데 필요한 램프신호를 발생키는 역할을 하며, 프로그램 제어에 의해 램프의 기울기 및 구간을 변화시키며 제어할 수 있도록 구성된다.3, the multi-step ramp generator 150 generates a ramp signal for converting an X-ray optical signal transmitted from the X-ray sensor array unit 110 into a digital signal , And is configured to be able to change and control the slope and the section of the ramp by the program control.

이와 같은 멀티 스텝 램프 발생기(150)는 전체 CDS 전압 레벨을 CDS 블럭(140)의 개수에 맞추어 동일하게 등분하여, 복수의 CDS 블럭(140)에 동일하게 등분된 각각 다른 전압 레벨의 동일한 램프 신호를 동시에 인가한다.
The multi-step ramp generator 150 equally divides the entire CDS voltage level according to the number of the CDS blocks 140 and equally divides the same lamp signals of the different voltage levels equally divided into the plurality of CDS blocks 140 Simultaneously.

도 5는 본 발명의 일 실시예에 따른 X-선 이미지 센서의 구조에서 멀티 CDS 블럭의 신호처리 과정을 보여주는 도면이다.5 is a diagram illustrating a signal processing process of a multi-CDS block in the structure of an X-ray image sensor according to an embodiment of the present invention.

도 5에 도시된 바와 같이, 본 실시예에서는 4개의 CDS 블럭(141,142,143,144)이 구비되는 멀티 CDS 블럭 구조로 구성되어 있으므로, 멀티 스텝 램프 발생기(150)가 전체 CDS 전압 레벨을 4등분한 4개의 구간에 동일하게 등분된 서로 다른 전압 레벨의 동일한 램프신호를 출력하여 각각 제1 CDS 블럭(141), 제2 CDS 블럭(142), 제3 CDS 블럭(143) 및 제4 CDS 블럭(144)에 동시에 인가하게 된다.5, since the multi-step ramp generator 150 includes the four CDS blocks 141, 142, 143 and 144 in the present embodiment, the multi-step ramp generator 150 generates four sections The second CDS block 142, the third CDS block 143, and the fourth CDS block 144 at the same time by outputting the same ramp signal having the same voltage level to the first CDS block 141, the second CDS block 142, the third CDS block 143, .

즉, 4개의 램프신호는 각각 램핑이 시작되는 전압 레벨(최소 램프 전압 레벨)과 램핑이 끝나는 전압 레벨(최대 램프 전압 레벨) 간의 간격이 모두 동일한 값을 가지며, 4개의 CDS 블럭(141,142,143,144)에 인가되는 램프신호의 램프 기울기도 동일한 기울기로 설정된다.That is, the four ramp signals have the same value between the voltage level (minimum ramp voltage level) at which ramping starts and the voltage level at which ramping ends (maximum ramp voltage level) are all the same and are applied to the four CDS blocks 141, 142, 143, The ramp slope of the ramp signal is also set to the same slope.

도 5에서는 각각의 램프신호의 기울기가 최소 램프 전압 레벨에서 최대 램프 전압 레벨로 증가하는 것으로 도시되어 있으나, 램프신호의 기울기를 최대 램프 전압 레벨에서 최소 전압 레벨로 감소하는 것으로도 적용할 수 있음은 물론이다.In FIG. 5, the slope of each ramp signal is shown to increase from the minimum ramp voltage level to the maximum ramp voltage level, but it is also applicable to decreasing the slope of the ramp signal from the maximum ramp voltage level to the minimum voltage level Of course.

이와 같은 4개의 CDS 블럭(141,142,143,144)에는 X-선 센서 어레이부(110)로부터 전송된 각 X-선 센서의 리셋신호 값과 X-선 광신호 값이 동일하게 저장되어 있는 상태로서, 도 5에 도시된 바와 같이, 4개의 램프 구간에 맞게 독립적으로 제어된 램프신호를 제1 CDS 블럭 내지 제4 CDS 블럭(141,142,143,144)에 동시에 인가하게 되면, 4개의 독립된 램프 구간에서 램프신호가 증가하면서 리셋신호와 만나는 지점이 발생하게 된다.In the four CDS blocks 141, 142, 143, and 144, reset signal values and X-ray optical signal values of the respective X-ray sensors transmitted from the X-ray sensor array unit 110 are stored in the same manner. As shown in the figure, when the lamp signals independently controlled in accordance with the four lamp periods are simultaneously applied to the first to fourth CDS blocks 141, 142, 143 and 144, the lamp signal increases in four independent lamp periods, A point of meeting occurs.

즉, 본 실시예에서는 도 5에 도시된 바와 같이, 제1 내지 제4 CDS 블럭 구간 중 제3 CDS 블럭(143)이 위치한 구간에서 램프신호와 리셋신호가 만나고 있어, 제3 CDS 블럭(143) 한 곳에서만 비교신호가 검출되어 CDS 신호 출력이 발생되고, 제1 CDS 블럭(141), 제2 CDS 블럭(142) 및 제4 CDS 블럭(144)에는 아무런 신호가 검출되지 않고 있으며, 이에 따라 제3 CDS 블럭(143)에서만 CDS 출력값이 달라지게 된다.5, the ramp signal and the reset signal are in a period in which the third CDS block 143 is located in the first to fourth CDS block periods, and the third CDS block 143 is in a non- A comparison signal is detected in only one place to generate a CDS signal output and no signal is detected in the first CDS block 141, the second CDS block 142 and the fourth CDS block 144, 3 CDS block 143, the CDS output value is different.

이와 같은 과정으로, 도 3에 도시된 바와 같이, 4개의 CDS 블럭(141,142,143,144)에서 처리된 신호는 컬럼 신호라인을 통해 멀티 CDS 신호 검출부(160)로 전달되며, 멀티 CDS 신호 검출부(160)는 제3 CDS 블럭(143) 구간에서 램프신호와 리셋신호가 교차하는 지점의 CDS 출력 값을 통해 디지털 상위비트 값을 검출하게 된다.3, the signals processed by the four CDS blocks 141, 142, 143 and 144 are transmitted to the multi-CDS signal detecting unit 160 through the column signal lines, and the multi-CDS signal detecting unit 160 detects the multi- 3 CDS block 143, the digital high bit value is detected through the CDS output value at the intersection of the ramp signal and the reset signal.

이와 동시에, 컬럼 ADC(170)에서는 상기 CDS 출력값으로부터 멀티 CDS 신호 검출부(160)에 의해 검출된 디지털 상위비트 값에 이어지는 디지털 하위비트 값을 연산하여 산출한다.At the same time, the column ADC 170 calculates and calculates a digital lower bit value following the digital upper bit value detected by the multi-CDS signal detecting unit 160 from the CDS output value.

즉, 컬럼 ADC(170)는 제3 CDS 블럭(143) 구간에서 CDS 출력신호가 발생한 지점의 디지털 카운트 값으로부터 상기 멀티 CDS 신호 검출부(160)에 의해 검출된 디지털 상위비트 값에 이어지는 디지털 하위비트 값을 산출한다.That is, the column ADC 170 subtracts the digital low-order bit value from the digital count value at the point where the CDS output signal is generated in the third CDS block 143, .

상술한 바와 같이, 본 실시예에서는 4개의 CDS 블럭(141,142,143,144)을 갖는 멀티 CDS 블럭 구조를 통해 병렬 동작으로 CDS 신호를 처리함으로써, 멀티 CDS 신호 검출부(160)에서 디지털 상위비트 값을 검출하는 동시에, 컬럼 ADC(170)에서 디지털 상위비트 값에 이어지는 디지털 하위비트 값을 산출하여, 디지털 신호값을 출력하고 있으며, 이에 따라, 기존의 X-선 이미지 센서에 비해 신호 처리 시간의 증가 없이 최종 ADC 비트 수를 늘려 X-선 장비의 고해상도를 지원할 수 있다.As described above, in this embodiment, a CDS signal is processed in parallel operation through a multi-CDS block structure having four CDS blocks 141, 142, 143 and 144, so that a multi-CDS signal detecting unit 160 detects a digital high- The column ADC 170 calculates the digital lower bit value following the digital upper bit value and outputs the digital signal value so that the final ADC bit number To support high-resolution X-ray equipment.

상술한 설명에 있어서, 도 3에 나타난 컬럼 쉬프트 레지스터(220)는 복수의 CDS 블럭(140)에서 컬럼별 CDS 신호를 순차적으로 선택하여 전달하는 동작을 제어하며, 컨트롤 블럭(230)은 상술한 각 구성들을 통한 신호처리 과정을 제어하기 위한 구성이다.
In the above description, the column shift register 220 shown in FIG. 3 controls the operation of sequentially selecting and transmitting column-by-column CDS signals in the plurality of CDS blocks 140, and the control block 230 controls the above- And a signal processing process through the configurations.

한편, 멀티 CDS 블럭 구조를 통해 병렬 동작으로 CDS 신호를 처리함에 있어서, 도 5에서와 같이 4개의 CDS 구간에서 램프신호와 리셋신호가 만나는 지점이 한 곳에서 발생되는 경우는 정상으로 신호가 처리되지만, 4개의 CDS 구간에서 램프신호와 리셋신호가 만나는 지점이 2곳이상 발생되는 경우에는 에러가 발생되며, 이 경우 노이즈로 인해 영상 이미지에 왜곡이 발생될 수 있다.Meanwhile, when the CDS signal is processed by the parallel operation through the multi-CDS block structure, as shown in FIG. 5, when the point where the lamp signal and the reset signal meet in the four CDS sections occurs in one place, the signal is normally processed An error occurs when two or more points where the lamp signal and the reset signal meet in the four CDS sections occur. In this case, distortion may occur in the image due to noise.

이에 따라, 본 발명의 X-선 이미지 센서에는 에러 보정을 위한 멀티 CDS 에러 검출부(180)와 에러 보정 카운터(190)가 추가로 구비된다.Accordingly, the X-ray image sensor of the present invention is further provided with a multi-CDS error detection unit 180 and an error correction counter 190 for error correction.

멀티 CDS 에러 검출부(180)는 4개의 CDS 블럭이 신호처리를 하는 과정에서 CDS 출력 신호가 다중으로 발생하는 멀티 CDS 에러신호를 검출하며, 에러 보정 카운터(190)는 상기 멀티 CDS 에러 검출부(180)에 의해 검출된 멀티 CDS 에러신호를 기반으로 에러 보정 카운트를 수행하여 디지털 에러 값을 출력한다.CDS error detection unit 180 detects a multi-CDS error signal in which CDS output signals are generated in a process of performing signal processing on four CDS blocks, and an error correction counter 190 detects a multi- And outputs a digital error value by performing an error correction count on the basis of the multi-CDS error signal detected by the error detection unit.

도 6은 도 5의 멀티 CDS 블럭을 통한 신호처리 과정에서 멀티 CDS 에러가 발생되는 경우의 신호처리를 보여주는 도면이다.FIG. 6 is a diagram illustrating signal processing when a multi-CDS error occurs in the signal processing through the multi-CDS block of FIG.

도 6에 도시된 바와 같이, 4개의 CDS 블럭(141,142,143,144)이 동시에 신호를 처리하는 과정에서, 리셋신호가 제2 CDS 블럭(142) 및 제3 CDS 블럭(143)의 경계치에 위치하여, 2개의 램프신호와 리셋신호가 만나게 됨에 따라, 제2 CDS 블럭(142) 및 제3 CDS 블럭(143)에서 모두 CDS 출력신호가 검출될 시에는, 멀티 CDS 에러 검출부(180)에서 멀티 CDS 에러신호가 검출되며, 이 경우 가장 먼저 검출된 CDS 출력신호를 최종 CDS 출력신호로 간주하고, 이후에 검출된 CDS 출력신호는 무시한다.6, when the four CDS blocks 141, 142, 143, and 144 process signals at the same time, the reset signal is located at the boundary of the second CDS block 142 and the third CDS block 143, When the CDS output signal is detected in both the second CDS block 142 and the third CDS block 143 as a result of the detection of the multi-CDS error signal by the multi-CDS error detector 180, In this case, the first detected CDS output signal is regarded as the final CDS output signal, and the CDS output signal detected subsequently is ignored.

즉, 도 6의 경우 제2 CDS 블럭(142) 보다 제3 CDS 블럭(143)에서 먼저 CDS 출력신호가 검출되었으므로, 제3 CDS 블럭(143)에서 CDS 출력신호가 검출된 것으로 처리되고, 제2 CDS 블럭(142)에서는 CDS 출력신호가 검출되지 않은 것으로 처리된다.6, since the CDS output signal is first detected in the third CDS block 143 rather than the second CDS block 142, the CDS output signal is processed as detected in the third CDS block 143, In the CDS block 142, the CDS output signal is processed as not detected.

이때, 멀티 CDS 신호 검출부(160)에서는 제3 CDS 블럭(143)의 CDS 출력신호를 통해 디지털 상위비트 값을 검출하고, 컬럼 ADC(170)에서도 제3 CDS 블럭(143)의 CDS 출력신호를 최종 멀티 CDS 블럭의 출력값으로 인식하여, 해당 데이터 카운터 값을 저장하게 된다.At this time, the multi-CDS signal detector 160 detects the digital high-order bit value through the CDS output signal of the third CDS block 143, and the column ADC 170 also outputs the CDS output signal of the third CDS block 143 It is recognized as an output value of the multi-CDS block, and the corresponding data counter value is stored.

상술한 바와 같이, 멀티 CDS 블럭으로부터 검출된 출력신호는 디지털 상위비트 값과 컬럼 ADC(170)에 입력되는 값을 결정하게 되는데, 제2 CDS 블럭(142)에서 CDS 출력신호가 검출되었음에도 불구하고 CDS 출력신호 검출되지 않은 것으로 처리하게 되면 그 만큼의 오차가 발생되며, 이 경우, 에러 보정 카운터(190)를 통해 제3 CDS 블럭(143)과 제2 CDS 블럭(142)의 각 CDS 출력신호 간의 시간 간격 동안 데이터 카운터(200)의 클럭 수를 카운트하여 디지털 에러 값으로 출력함으로써, 추후 ADC의 출력 값을 산출하는 과정에서 에러를 보정하게 된다.As described above, the output signal detected from the multi-CDS block determines the digital high-order bit value and the value input to the column ADC 170. Even though the CDS output signal is detected in the second CDS block 142, The time between the CDS output signals of the third CDS block 143 and the second CDS block 142 through the error correction counter 190 is equal to the time difference between the CDS output signals of the second CDS block 142 and the second CDS block 142. In this case, The number of clocks of the data counter 200 is counted and output as a digital error value during the interval to correct the error in the process of calculating the output value of the ADC in the future.

이때, ADC 출력 값을 산출하는 수식은 아래와 같다.At this time, the formula for calculating the ADC output value is as follows.

Figure 112014032090834-pat00001
Figure 112014032090834-pat00001

MSB : 디지털 상위비트 값MSB: Digital high bit value

LSB : 디지털 하위비트 값LSB: Digital lower bit value

ß : 멀티 CDS 에러 보정 계수
ß: Multi CDS error correction factor

상기 수학식 1에서 ß는 멀티 CDS 에러 값을 보정할 때 사용되는 계수로서, 통상적으로 2를 사용할 수 있으나, 비선형적인 수치로 멀티 CDS 에러 값이 발생하는 경우에는 멀티 CDS 에러 보정 계수를 2 이외에 다른 적절한 수치를 사용할 수 있음은 물론이다.In Equation (1), ß is a coefficient used for correcting a multi-CDS error value. Usually, 2 can be used. However, when a multi-CDS error value occurs with a nonlinear numerical value, It goes without saying that appropriate numerical values can be used.

멀티 CDS 에러가 발생되지 않는 경우에는 상기 수학식 1에서 디지털 에러 값이 "0"이되어 ADC 출력 값이 디지털 상위비트 값과 디지털 하위비트 값으로만 결정된다.
When a multi-CDS error does not occur, the digital error value in Equation (1) becomes "0 ", and the ADC output value is determined only by the digital upper bit value and the digital lower bit value.

이상에서 설명한 바와 같이, 본 발명에 따른 X-선 이미지 센서는 복수의 CDS 블럭을 구비하는 멀티 CDS 블럭 회로 구조를 통해 병렬로 신호를 처리하여, 멀티 CDS 신호 검출부를 통해 디지털 상위비트 값을 검출하고, 컬럼 ADC를 통해 상기 검출된 디지털 상위비트 값에 이어지는 디지털 하위비트 값을 산출하여, 디지털 신호값을 출력함으로써, 기존의 X-선 이미지 센서에 비해 신호 처리 시간의 증가 없이 ADC 분해능을 향상시킬 수 있어, X-선 검출 신호를 고해상으로 처리할 수 있는 장점이 있다.As described above, the X-ray image sensor according to the present invention processes a signal in parallel through a multi-CDS block circuit structure having a plurality of CDS blocks, detects a digital high-order bit value through a multi-CDS signal detecting unit , The digital lower bit value following the detected digital upper bit value is calculated through the column ADC and the digital signal value is output to improve the ADC resolution without increasing the signal processing time as compared with the conventional X- Thus, there is an advantage that the X-ray detection signal can be processed with high resolution.

또한, 본 발명은 멀티 CDS 에러 검출부 및 에러 보정 카운터를 추가로 구비하여 멀티 CDS 블럭 구조로 인해 발생될 수 있는 멀티 CDS 에러를 보정함으로써, 노이즈를 최소화하고, 고해상도, 고화질의 X-선 검출 영상 신호를 얻을 수 있다.
Further, the present invention further includes a multi-CDS error detector and an error correction counter to compensate for multi-CDS errors that may be caused by the multi-CDS block structure, thereby minimizing noise and providing a high- Can be obtained.

본 발명은, 본 발명에 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환 변형이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것은 아니다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined by the appended claims. .

110 : X-선 센서 어레이부 111 : X-선 센서 셀
120 : 전류 소스원 130 : 프리 앰프
140 : 복수의 CDS 블럭 141 : 제1 CDS 블럭
142 : 제2 CDS 블럭 143 : 제3 CDS 블럭
144 : 제4 CDS 블럭 150 : 멀티 스텝 램프 발생기
160 : 멀티 CDS 신호 검출부 170 : 컬럼 ADC
180 : 멀티 CDS 에러 검출부 190 : 에러 보정 카운터
200 : 데이터 카운터 210 : 로우 쉬프트 레지스터
220 : 컬럼 쉬프트 레지스터 230 : 컨트롤 블럭
310 : 제1 커패시터 320 : 제2 커패시터
330 : 아날로그 비교기 110: X-ray sensor array unit 111: X-ray sensor cell
120: current source source 130: preamplifier
140: a plurality of CDS blocks 141: a first CDS block
142: second CDS block 143: third CDS block
144: fourth CDS block 150: multi-step ramp generator
160: Multi-CDS signal detecting unit 170: Column ADC
180: Multi CDS error detection unit 190: Error correction counter
200: Data counter 210: Low shift register
220: Column shift register 230: Control block
310: first capacitor 320: second capacitor
330: Analog comparator

Claims (10)

X-선 이미지 검출용 이미지센서에 있어서,
X-선을 수광하는 다수의 X-선 센서 셀이 매트릭스 형태의 어레이 구조로 배열되어 구성되는 X-선 센서 어레이부와;
상기 X-선 센서 어레이부로부터 각각의 컬럼 신호라인을 통해 각 X-선 센서 셀의 리셋신호와 광신호를 전달받아 전기적인 아날로그 신호로 변환하는 전류 소스원과;
상기 전류 소스원을 통해 변환된 아날로그 신호를 증폭하는 프리 앰프와;
상기 X-선 센서 어레이부의 컬럼 신호라인 단위로 구비되는 CDS 회로의 조합으로 구성되어, 상기 프리 앰프를 통해 증폭된 아날로그 신호를 각각 저장하는 복수의 CDS 블럭과;
전체 CDS 전압 레벨을 상기 CDS 블럭의 개수에 맞추어 동일하게 등분하여, 상기 복수의 CDS 블럭에 상기 동일하게 등분된 각각 다른 전압 레벨의 동일한 램프 신호를 동시에 인가하는 멀티 스텝 램프 발생기와;
상기 복수의 CDS 블럭에 각각 입력된 램프 신호와 리셋신호가 만나는 지점을 검출하여 디지털 상위비트 값을 검출하여 출력하는 멀티 CDS 신호 검출부와;
상기 멀티 CDS 신호 검출부에 의해 검출된 디지털 상위비트 값에 이어지는 디지털 하위비트 값을 연산하여 출력하는 컬럼 ADC와;
상기 복수의 CDS 블럭이 신호처리를 하는 과정에서 CDS 출력 신호가 다중으로 발생하는 멀티 CDS 에러신호를 검출하는 멀티 CDS 에러 검출부; 및
상기 멀티 CDS 에러 검출부에 의해 검출된 멀티 CDS 에러신호를 기반으로 에러 보정 카운트를 수행하여 디지털 에러 값을 출력하는 에러 보정 카운터;
를 포함하여 구성되는 것을 특징으로 하는 컬럼 ADC 구조를 갖는 X-선 이미지 센서.
An image sensor for X-ray image detection,
An X-ray sensor array unit in which a plurality of X-ray sensor cells for receiving X-rays are arranged in a matrix-like array structure;
A current source for receiving a reset signal and an optical signal of each X-ray sensor cell from the X-ray sensor array unit through respective column signal lines and converting the reset signal and the optical signal into an electrical analog signal;
A preamplifier for amplifying the analog signal converted through the current source source;
A plurality of CDS blocks constituted by a combination of CDS circuits provided in units of column signal lines of the X-ray sensor array section, each of the CDS blocks storing analog signals amplified through the preamplifier;
A multi-step ramp generator that equally divides the entire CDS voltage level according to the number of the CDS blocks, and simultaneously applies the same ramp signals of the same voltage levels to the plurality of CDS blocks;
A multi-CDS signal detector for detecting a point where the reset signal and the ramp signal input to the plurality of CDS blocks meet, and detecting and outputting a digital upper bit value;
A column ADC for calculating and outputting a digital lower bit value following the digital upper bit value detected by the multi CDS signal detecting unit;
A multi-CDS error detector for detecting a multi-CDS error signal in which a plurality of CDS output signals are generated in a process of performing signal processing on the plurality of CDS blocks; And
An error correction counter for performing an error correction count based on the multi-CDS error signal detected by the multi-CDS error detector and outputting a digital error value;
And an X-ray image sensor having a column ADC structure.
제 1항에 있어서,
상기 복수로 배치되는 CDS 블럭의 개수는,
2ⁿ(n = 1,2,3 …)개로 구비되는 것을 특징으로 하는 컬럼 ADC 구조를 갖는 X-선 이미지 센서.
The method according to claim 1,
Wherein the number of the plurality of CDS blocks is set to a number
(N = 1, 2, 3, ...). The X-ray image sensor has a column ADC structure.
제 2항에 있어서,
상기 복수로 배치되는 CDS 블럭의 개수는,
4개인 것을 특징으로 하는 컬럼 ADC 구조를 갖는 X-선 이미지 센서.
3. The method of claim 2,
Wherein the number of the plurality of CDS blocks is set to a number
X-ray image sensor having a column ADC structure.
제 1항에 있어서,
상기 CDS 블럭을 구성하는 각각의 CDS 회로는,
X-선 센서 셀의 리셋신호를 저장하는 제1 커패시터와;
X-선 광신호를 저장하는 제2 커패시터; 및
상기 리셋 신호와 X-선 광신호를 비교하여 출력하는 아날로그 비교기;
로 구성되는 것을 특징으로 하는 컬럼 ADC 구조를 갖는 X-선 이미지 센서.
The method according to claim 1,
Each CDS circuit constituting the CDS block includes:
A first capacitor for storing a reset signal of the X-ray sensor cell;
A second capacitor for storing an X-ray optical signal; And
An analog comparator for comparing the reset signal and the X-ray optical signal and outputting the comparison result;
Ray image sensor having a column ADC structure.
제 1항에 있어서,
상기 멀티 스텝 램프 발생기는,
램프신호의 기울기 및 구간을 제어할 수 있도록 구성되는 것을 특징으로 하는 컬럼 ADC 구조를 갖는 X-선 이미지 센서.
The method according to claim 1,
Wherein the multi-step ramp generator comprises:
And the slope and the interval of the ramp signal can be controlled.
삭제delete 컬럼 ADC 구조를 갖는 X-선 이미지 센서의 신호처리 방법에 있어서,
X-선 센서 어레이부의 각 X-선 센서 셀로부터 X-선 광신호와 리셋신호를 전송받아 전류 소스원을 통해 전기적인 아날로그 신호로 변환하는 단계와;
프리 엠프를 통해 상기 아날로그 신호로 변환된 X-선 광신호와 리셋신호를 증폭하는 단계와;
상기 프리 엠프에 의해 증폭된 X-선 광신호와 리셋신호를 복수의 CDS 블럭에 모두 동일하게 저장하는 단계와;
멀티 스텝 램프 발생기를 통해 전체 CDS 전압 레벨을 CDS 블럭의 개수에 맞추어 동일하게 등분하여, 복수의 CDS 블럭에 동일하게 등분된 각각 다른 전압 레벨의 동일한 램프 신호를 동시에 인가하는 단계와;
멀티 CDS 신호 검출부에서 상기 복수의 CDS 블럭에 각각 입력된 램프 신호와 리셋신호가 만나는 지점을 검출하여 디지털 상위비트 값을 검출하여 출력하는 단계와;
컬럼 ADC에서 상기 디지털 상위비트 값에 이어지는 디지털 하위비트 값을 산출하여 출력하는 단계와;
상기 출력된 디지털 상위비트 값 및 디지털 하위비트 값에 기초한 ADC 출력 값을 산출하여 출력하는 단계;
를 포함하여 구성되되,
복수의 CDS 블럭 구간에서 램프 신호와 리셋신호가 만나는 지점이 2곳 이상 발생되어 다중으로 CDS 출력신호가 검출되는 경우에는,
에러 보정 카운터를 통해 먼저 검출된 CDS 출력신호와 이후 검출된 CDS 출력신호 간의 시간 간격 동안 데이터 카운터의 클럭 수를 카운트하여 디지털 에러 값으로 출력하는 단계;
를 추가로 수행하는 것을 특징으로 하는 컬럼 ADC 구조를 갖는 X-선 이미지 센서의 신호처리 방법.
A signal processing method of an X-ray image sensor having a column ADC structure,
Receiving an X-ray optical signal and a reset signal from each X-ray sensor cell of the X-ray sensor array unit and converting the X-ray optical signal and the reset signal into an electrical analog signal through a current source;
Amplifying the X-ray optical signal and the reset signal converted into the analog signal through a preamplifier;
Storing the X-ray optical signal amplified by the preamplifier and the reset signal in the same plurality of CDS blocks;
Equally dividing the total CDS voltage level to the number of CDS blocks through the multi-step ramp generator to simultaneously apply the same ramp signal of different voltage levels equally divided into a plurality of CDS blocks;
Detecting a point where a reset signal and a ramp signal input to the plurality of CDS blocks meet in a multi-CDS signal detecting unit, detecting and outputting a digital upper bit value;
Calculating and outputting a digital lower bit value following the digital upper bit value in the column ADC;
Calculating and outputting an ADC output value based on the output digital upper bit value and the digital lower bit value;
, ≪ / RTI >
In a case where two or more points where a ramp signal and a reset signal meet in a plurality of CDS block periods are generated and multiple CDS output signals are detected,
Counting the number of clocks of the data counter during the time interval between the CDS output signal detected first through the error correction counter and the CDS output signal detected subsequently and outputting the digital error value;
Wherein the signal processing method further comprises the step of:
제 7항에 있어서,
상기 디지털 하위비트 값을 산출하여 출력하는 단계에서는,
복수의 CDS 블럭 구간 중 램프 신호와 리셋신호가 만나는 지점의 디지털 카운트 값으로부터 상기 멀티 CDS 신호 검출부에 의해 검출된 디지털 상위비트 값에 이어지는 디지털 하위비트 값을 산출하여 출력하는 것을 특징으로 하는 컬럼 ADC 구조를 갖는 X-선 이미지 센서의 신호처리 방법.
8. The method of claim 7,
In the step of calculating and outputting the digital lower bit value,
Wherein a digital lower bit value following the digital upper bit value detected by the multi-CDS signal detecting unit is calculated and output from a digital count value at a point where a ramp signal and a reset signal meet in a plurality of CDS block periods Ray image sensor.
삭제delete 제 7항에 있어서,
상기 디지털 에러 값이 출력되는 경우, ADC 출력 값은 하기의 수학식에 의해 얻어지는 것을 특징으로 하는 컬럼 ADC 구조를 갖는 X-선 이미지 센서의 신호처리 방법.
Figure 112015036616282-pat00002

MSB : 디지털 상위비트 값
LSB : 디지털 하위비트 값
ß : 멀티 CDS 에러 보정 계수8. The method of claim 7,
Wherein when the digital error value is output, the ADC output value is obtained by the following equation.
Figure 112015036616282-pat00002

MSB: Digital high bit value
LSB: Digital lower bit value
ß: Multi CDS error correction factor
KR1020140039881A 2014-04-03 2014-04-03 An X-ray image sensor with column ADC structures and the signal processing method thereof KR101536649B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140039881A KR101536649B1 (en) 2014-04-03 2014-04-03 An X-ray image sensor with column ADC structures and the signal processing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140039881A KR101536649B1 (en) 2014-04-03 2014-04-03 An X-ray image sensor with column ADC structures and the signal processing method thereof

Publications (1)

Publication Number Publication Date
KR101536649B1 true KR101536649B1 (en) 2015-07-15

Family

ID=53793811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140039881A KR101536649B1 (en) 2014-04-03 2014-04-03 An X-ray image sensor with column ADC structures and the signal processing method thereof

Country Status (1)

Country Link
KR (1) KR101536649B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11172149B2 (en) 2018-10-02 2021-11-09 Samsung Electronics Co., Ltd. Image sensing system using average pixel data and operating method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060119062A (en) * 2005-05-18 2006-11-24 삼성전자주식회사 Apparatus and method of column analog to digital conversion for supporting high frame rate in sub-sampling mode
KR20120088603A (en) * 2011-01-31 2012-08-08 에스케이하이닉스 주식회사 A continuous ramp generator design and its calibration for cmos image sensors using single-ramp adcs
KR20130042910A (en) * 2011-10-19 2013-04-29 삼성전자주식회사 2-step analog-digital converting circuit, operating method thereof, and devices having the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060119062A (en) * 2005-05-18 2006-11-24 삼성전자주식회사 Apparatus and method of column analog to digital conversion for supporting high frame rate in sub-sampling mode
KR20120088603A (en) * 2011-01-31 2012-08-08 에스케이하이닉스 주식회사 A continuous ramp generator design and its calibration for cmos image sensors using single-ramp adcs
KR20130042910A (en) * 2011-10-19 2013-04-29 삼성전자주식회사 2-step analog-digital converting circuit, operating method thereof, and devices having the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11172149B2 (en) 2018-10-02 2021-11-09 Samsung Electronics Co., Ltd. Image sensing system using average pixel data and operating method thereof
US11665446B2 (en) 2018-10-02 2023-05-30 Samsung Electronics Co., Ltd. Image sensing system and operating method thereof

Similar Documents

Publication Publication Date Title
JP6391388B2 (en) Radiation imaging device
US7947961B2 (en) X-ray imaging readout and system
US8779346B2 (en) Digital pixel sensor with reduced noise
US8264580B2 (en) Solid state imaging device, signal processing method of solid-state imaging device and imaging apparatus capable of removing vertical smears
US20160270755A1 (en) Radiation imaging apparatus and radiation imaging system
US20170078601A1 (en) Driving method of imaging device and driving method of imaging system
JP2019091969A (en) Radiation imaging device
JP6998995B2 (en) Solid-state image sensor, its control method, image pickup system and camera
JP4927669B2 (en) Solid-state imaging device
JP2013090139A (en) Image pickup device and camera system
JP5096946B2 (en) Solid-state imaging device
US20140284491A1 (en) Radiation image pickup system
JP2011513702A (en) Suppression of direct detection phenomenon in X-ray detector
KR101577844B1 (en) Solid-state image pickup device
JP5091695B2 (en) Solid-state imaging device
JP2017158062A5 (en)
KR101536649B1 (en) An X-ray image sensor with column ADC structures and the signal processing method thereof
JP4470839B2 (en) Semiconductor device
JP2011166793A (en) Image converter, and device equipped with image converter and controller
JP2017092989A5 (en)
EP3595292B1 (en) Image sensor system
KR20140145815A (en) Pixel signal processing apparatus, and cmos image sensor using that
JP5436639B2 (en) Solid-state imaging device
JP2009177493A (en) Solid-state imaging device
EP3595293B1 (en) Image sensor system

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee