KR101536334B1 - 기판의 표면을 재생하는 방법 - Google Patents
기판의 표면을 재생하는 방법 Download PDFInfo
- Publication number
- KR101536334B1 KR101536334B1 KR1020090109607A KR20090109607A KR101536334B1 KR 101536334 B1 KR101536334 B1 KR 101536334B1 KR 1020090109607 A KR1020090109607 A KR 1020090109607A KR 20090109607 A KR20090109607 A KR 20090109607A KR 101536334 B1 KR101536334 B1 KR 101536334B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- substrate
- protruding
- polishing
- thickness
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 239000000758 substrate Substances 0.000 title claims abstract description 63
- 239000000463 material Substances 0.000 claims abstract description 99
- 238000005498 polishing Methods 0.000 claims abstract description 41
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- 230000001172 regenerating effect Effects 0.000 claims abstract description 8
- 230000008569 process Effects 0.000 claims description 31
- 238000000151 deposition Methods 0.000 claims description 19
- 239000000126 substance Substances 0.000 claims description 19
- 230000008021 deposition Effects 0.000 claims description 15
- 239000000945 filler Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 7
- 239000012686 silicon precursor Substances 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 241000047703 Nonion Species 0.000 claims description 3
- 230000007547 defect Effects 0.000 claims description 3
- 229910000077 silane Inorganic materials 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 claims 1
- 238000004064 recycling Methods 0.000 abstract description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 16
- 235000012431 wafers Nutrition 0.000 description 8
- 230000008901 benefit Effects 0.000 description 5
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000002243 precursor Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000008929 regeneration Effects 0.000 description 3
- 238000011069 regeneration method Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910003902 SiCl 4 Inorganic materials 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 2
- 239000005052 trichlorosilane Substances 0.000 description 2
- GCAXGCSCRRVVLF-UHFFFAOYSA-N 3,3,4,4-tetrachlorothiolane 1,1-dioxide Chemical compound ClC1(Cl)CS(=O)(=O)CC1(Cl)Cl GCAXGCSCRRVVLF-UHFFFAOYSA-N 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000001815 facial effect Effects 0.000 description 1
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- QHGSGZLLHBKSAH-UHFFFAOYSA-N hydridosilicon Chemical compound [SiH] QHGSGZLLHBKSAH-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명은 기판의 표면을 재생하는 방법과 관련되고, 특히 실리콘 표면과 같은 표면은, 돌출되는 잔여분의 양상, 적어도 제 1 물질의 층을 포함한다. 기판의 표면의 비-돌출된 영역들에 충전 물질을 제공하고 후속 연마에 의해, 상기 재생이 수행될 수 있고, 종래 기술에서 사용된 물질을 소모하는 양면 연마 단계가 더 이상 필요하지 않다.
Description
본 발명은 기판의 표면을 재생하는 방법에 관한 것으로서, 특히, 상기 기판은 이온 주입 단계, 결합 단계 및 분리 단계를 포함하는 층 전달 공정에 기인하는 돌출된 잔여분의 양상(protruding residual topography)을 포함하는 실리콘 기판이다.
도 1에 도시된, 소위 스마트 컷(TM)으로 불리는 공정은 고품질의 절연체 위 실리콘(SOI, silicon on insulator) 기판을 제공한다. 이 공정 동안, 핸들 기판(101) 및 도너 기판(103)으로 지칭되는, 보통 실리콘 웨이퍼인, 두 기판들은, 소정의 두께를 가진 상기 도너 기판(103)의 층을 상기 핸들 기판(101) 상으로 전달하기 위한 특정 횟수의 공정 단계들을 거친다. 추후 상기 절연체 위 실리콘 구조의 매립 산화층(BOX, buried oxide layer)을 형성하기 위해, 상기 공정 동안 상기 도너 기판(13)은 전형적으로 산화되고(105), 전달-예정된 층을 정의하는 소정의 스플리팅 영역(107, splitting area)을 형성하기 위해 이온 주입 단계가 적용된다. 그 후에, 특히, 소스-핸들 합성물(109)을 얻기 위해, 반 데르 발스(Van der Waal)의 힘을 이용한 결합을 통해, 상기 소스 기판(103)이 상기 핸들 기판(101)으로 부착된다. 기계적 처리 및/또는 열처리에 의해, 상기 매립 산화 층과 함께하는 반도체 층(111)의 분리는 상기 소정의 스플리팅 영역(107)에서 발생하고, 따라서 바람직한 절연체 위 실리콘 구조(115)를 얻기 위해, 상기 두 층들이 상기 핸들 기판(101) 상으로 전달된다.
네거티브(negative)라고도 지칭되는 상기 도너 기판(101)의 나머지 부분(117)은 재활용될 수 있고, 스마트 컷(TM) 타입 공정 내에서 새로운 도너 혹은 핸들 기판으로서 재사용될 수 있다. 상기 스마트 컷(TM) 타입 절연체 위 실리콘 제조 공정은 상기 재활용 공정 때문에 상당한 경제적 이점을 가진다. 실제로, 상기 공정은 실례(instance) 실리콘 웨이퍼들용 원 물질(raw material)의 최적화된 사용을 제공한다.
상기 네거티브는, 도 1에 도시된 바와 같이, 모서리 영역에서 돌출된 잔여분들(119a, 119b)을 나타내는 특유의 양상을 가지고, 이는 상기 초기 웨이퍼들(103 및/또는 101)의 모서리의 형상 때문에 층 전달이 발생하지 않은 영역과 대응된다. 상기 돌출된 잔여분들(119a, 199b) 사이의 상기 네거티브(117)의 표면은, 상기 핸들 기판(109) 상으로 상기 전달 층(111)을 제공하기 위해 분리가 발생한 제 1 내부 영역(121)을 가지고, 제 1 내부 영역(121)은 표준 실리콘(Silicon) 웨이퍼의 경우인 1 내지 3 Å에 비교해, 통상 원자력간현미경(AFM, atomic force microscope)에 의해 측정된 60 내지 70 Å RMS(root mean square)에 가까운, 다소 거친 표면을 가진다. 돌출된 잔여분들(119a, 119b)을 가지는 나머지(177)의 모서리는 실질적으로 깎여진(chamfered) 형상을 가지며, 나아가 상기 매립 산화층(125)의 나머지 부분 및 상기 이온 주입된 소정의 스플리팅 영역(129)의 나머지 부분 상의 비전달된 실리콘(127)을 포함하는 상기 내부 영역(121)으로부터 보이는, 계단-모양의(step-like) 구조(123)를 포함한다. 이외에, 상기 모서리(131) 및 상기 네거티브(117)의 배면(133)은, 또한, 상기 산화물에 의해 덮인다.
상기 네거티브(117)의 계단(123)은 전형적으로 약 1,000 내지 10,000 Å, 대부분 2000 내지 3000 Å의 실리콘 및 100 내지 10,000 Å의 실리콘 산화물의 두께를 가지고, 1 내지 3 mm의 차수의 측방향으로의 너비 W 를 가진다.
상기 네거티브(117)를 도너 기판(103) 또는 핸들 기판(101)으로서 재사용하기 전에, 상기 내부 영역(121)의 표면 거칠기는 감소되어야 하고, 상기 돌출된 잔여분의 양상(119a, 119b)이 제거되어야 한다. 이를 행하기 위한 방법들은, 예를 들어, 유럽 공개공보 제 EP 1 156 531 A1호 및 미국 특허공보 US 7,402,520 B2호로부터 알려져 있다. 전형적으로, 이하의 공정이 상기 돌출된 잔여분의 양상을 제거하기 위해 적용된다: 상기 나머지(117)의 모서리 상의 돌출된 잔여분의 양상의 상부의 산화층(125) 및 이의 측면(131)과 배면(133) 상의 산화층(125)을 제거하기 위한 환원(de-oxidation) 단계와 함께, 상기 재사용 공정이 시작된다. 상기 환원은, 예를 들어, 불산(HF) 반응조(bath)를 사용하여 수행될 수 있고, 상기 산은 상기 산화층(125, 131, 133)을 소멸시킨다. 그 후에, 상기 모서리 상의 상기 돌출된 실리콘 부분(127)의 적어도 일부를 제거하기 위해, 기판(1)의 모서리 영역의 제 1 연마 단계가 수행된다. 그러면, 상기 내부 영역(121)의 상기 표면 거칠기를 개선시킬 뿐만 아니라, 나아가 상기 돌출된 잔여분의 양상(119a, 119b)의 쪽으로 상기 계단(123)을 제거하기 위해, 양면 연마(DSP, double-sided polishing) 단계가 수행된다. 최종적으로, 상기 나머지(117)의 전방 표면 상의 적합한 표면 거칠기를 얻기 위해, 화학기계연마(CMP, chemical mechanical polishing) 단계가 수행된다.
본 발명의 목적은, 비록 상기 스마트 컷(TM) 공정에서 재사용될 수 있는 상술한 재생 공정으로 재활용된 기판이 얻어질 수 있다고 해도, 상기 도너 기판의 나머지를 재생하기 위한 양면 연마 단계가 더 이상 필요로 하지 않는 개선된 재생 공정을 제공하는 것이다. 실제로, 상기 양면 연마 공정 단계는, 연마 동안, 돌출된 잔여분의 양상(119a, 119b)을 제거하기 위해 약 10 μm (상기 기판의 각 면당 5 μm) 까지가 제거된다는 주요한 단점을 가진다.
이 목적은 청구항 1에 따른 방법에 따라 달성된다. 따라서, 기판의 표면을 재생하는 방법은, a) 상기 기판의 상기 표면의 비-돌출된 영역들 내에 충전 물질, 특히 실리콘을 제공하는 단계, b) 상기 표면을 연마하는 단계를 포함하고, 상기 연마 단계 b) 동안 상기 충전 물질 및 상기 돌출된 잔여분의 양상의 적어도 일부가 동시에 연마되며, 상기 표면은, 특히 실리콘 표면이고, 특히 층 전달 공정에 기인하는 돌출된 잔여분의 양상을 포함하며, 실리콘과 같은 제 1 물질의 층을 적어도 포함한다. 상기 돌출된 및 비-돌출된 영역들을 충전 물질로 고르게 함으로써, 상기 물질을 소모하는 양면 연마를 제거할 수 있다. 결국 기판이 더욱 많이 재사용될 수 있다.
바람직하게는, 상기 단계 b)에서 동일한 제거 속도로 연마가 발생하도록, 상기 제 1 물질 및 상기 충전 물질이 선택될 수 있다. 이 경우 상기 충전 물질은, 바 람직하게는 그것의 기계적 및/또는 화학적 연마 특성들이 상기 제 1 물질의 것들에 대응되도록 선택될 수 있다. 이는 연마 단계 b)를 최적화시킨다.
바람직하게는, 상기 충전 물질 및 상기 제 1 물질은 동일한 화학적 특성을 가질 수 있다. 이러한 본 발명에 따른 방법에 의해, 상기 양면 연마 단계를 제거할 수 있다.
바람직하게는, 상기 돌출된 잔여분의 양상의 상기 제 1 물질은 단결정 상태(phase)일 수 있고, 상기 충전 물질은 다결정 상태일 수 있다. 연마의 경우 상기 물질이 단결정 혹은 다결정 상태인지의 여부가 문제되지 않기 때문에, 결정 상태의 성장과 비교하여 다결정 상태로 증착된 물질의 빠른 증착이 이용될 수 있다. 이는 심지어 본 발명에 따른 상기 방법을 더욱 효율적으로 만든다.
바람직하게는, 단계 b)는 화학기계연마를 포함할 수 있다. 10 μm (양 면들 상에 5 μm)의 차수의 총 물질 제거가 발생하는 양면 면마 방법을 적용하는 대신에, 본 발명은, 그 동안 최대 1 μm 만의 물질이 제거되는 화학기계연마만을 필요로 한다. 이 제한된 물질 제거 때문에, 물질 두께 및 기하구조와 관련한 반도체 제조 장비 재료 협회(SEMI, semiconductor equipment and material institute)의 요건들을 만족시킨 채, 도너 기판이 더욱 많이 재사용될 수 있다.
바람직하게는, 상기 충전 물질로 채워진 상기 층의 두께는 상기 돌출된 양상의 상기 제 1 물질의 두께의 50 % 내지 150 % 의 범위 내에 있을 수 있고, 특히 상기 제 1 물질의 두께의 80 % 내지 120 % 의 범위 내에 있을 수 있으며, 특히, 심지어 상기 제 1 물질의 두께와 대응될 수 있다. 이 범위의 충전 물질 두께에서, 상기 기판의 상기 표면을 재생하기 위한 표준 연마 공정(예를 들어, 화학기계연마(CMP))이 수행될 수 있고, 동시에, 상기 모서리 영역들의 상기 기하구조가 보증될 수 있다.
바람직한 제 1 변형에 따르면, 상기 돌출된 양상은, 특히 상기 돌출된 잔여분의 양상의 상기 제 1 층 상에, 제 2 물질의 제 2 층, 특히 실리콘 산화물을 포함할 수 있고, 단계 a)는, 특히 silane (SiH4), disilane (Si2H6), Si3H8 등과 같은 실리콘 전구체(들)을 사용한 반응기(reactor) 내에서, 상기 돌출된 양상의 상기 제 2 물질 상에 및 상기 비-돌출된 영역들 상에 상기 물질을 증착하는 단계, 및 상기 돌출된 양상 상으로 상기 충전 물질을 동시에 제거하기 위해 상기 제 2 층을 제거하는 단계를 포함할 수 있다. 따라서, 이 실시예에서, 예를 들어, 산화물일 수 있는 상기 제 2 물질은, 물리적 마스크의 역할을 한다. 사실, 상기 충전 물질은 모든 표면들 상으로 증착되며, 그것이 제 1 물질(실리콘) 또는 제 2 물질(산화물)인지의 여부와 무관하다.
바람직하게는, 상기 증착 단계 동안, 상기 돌출되는 양상의 상기 표면과 반되되는 면의 표면은 상기 충전 물질의 층이 없는 채로 유지되도록 상기 기판이 배열될 수 있다. 그것이 상기 제거 작용물(agent)에 적어도 부분적으로 접근 가능하도록 유지되므로, 이는 상기 제 2 층의 상기 제거를 단순화시킨다.
바람직한 제 2 변형에 따르면, 상기 돌출되는 양상은, 특히 상기 제 1 층 상에, 특히 실리콘 산화물과 같은 제 2 물질의 제 2 층을 포함할 수 있고, 단계를 제 공하는 상기 충전 물질은, 상기 제 2 층을 마스크로서 사용하여, 상기 비-돌출된 영역들 상에만 상기 충전 물질을 증착하는 단계를 포함한다. 실제로, 상기 충전 물질 증착은, 상기 반응기 내에서 사용되는 전구체(들)의 선택에 따라 선택적일 수 있다. 예를 들어, 디클로로실란(DCS, dichlorosilane, SiH2Cl2), 트리클로로실란(TCS, tricholorosilane, SiHCl3), 및 SiCl4이 선택적인 증착을 얻기 위해 사용될 수 있다. 특히, 산화물에 의해 덮인 상기 돌출된 영역 상의 증착 없이도, 상기 비-돌출된 실리콘 영역 상에 증착이 얻어질 수 있다. 이 경우, 상기 돌출된 양상 상의 상기 제 2 층은 화학적 마스크의 역할을 하고, 그것의 화학적 특성 때문에, 그것의 표면 상의 상기 충전 물질의 증착이 방지된다. 바람직하게는, 이 변형은 제 2 층, 즉 상기 마스크를 제거하는 추가적인 단계를 포함할 수 있다. 이 변형에 따른 상기 공정은 (상기 제 2 층의 상기 제거뿐만 아니라 상기 충전 물질의 증착과 관련하여) 배치 공정으로서 수행될 수 있고, 상기 돌출된 양상이 존재하는 곳과 반대의 면인 상기 기판의 상기 배면은 어떠한 특별한 역할도 하지 않는다.
바람직하게는, 상기 제 2 층 제거 단계는, 특히 불산 반응조를 사용한 환원 단계를 포함할 수 있다. 제 1 변형에서, 상기 돌출된 양상 상에 존재하는 상기 충전 물질이, 리프트-오프에 의해 동시에 제거된다. 상기 배면 상의 상기 충전 물질의 증착이 방지되었으므로, 상기 불산 반응조는 상기 배면을 통한 침식을 할 수 있고, 이는 바람직한 리프트-오프 및 상기 산화물의 제거로 이어진다. 제 2 변형에서, 상기 돌출된 양상 상으로 충전 물질 증착을 방지했던 상기 화학적 마스크는 효 율적으로 제거될 수 있다.
바람직하게는, 단계 b) 동안에, 적어도 상기 제 1 층의 두께에 대응되는 두께가 제거될 수 있다. 따라서, 돌출된 양상 전체가 제거되고, 평평한 재생된 기판이 얻어진다.
바람직하게는, 상기 물질 제거는 이온 결함들이 있는 상기 영역을 넘어서 진행될 수 있다. 양면 연마 동안과 같이 많은 물질을 제거할 필요 없이, 여전히 상기 기판의 품질은 재사용 될 수 있는 적절한 레벨로 돌아갈 수 있다.
바람직하게는, 특히 이온의 에너지가 주입의 깊이를 정의하는 이온 주입 공정과 관련된 돌출된 양상의 최대 높이에 따라, 상기 물질 제거는 2,000 내지 12,000 Å 의 범위일 수 있다.
바람직한 실시예에 따르면, 상기 방법은, 상기 기판의 깎여진 모서리 영역 내 이온 주입 영역을 제거하기 위한 모서리 연마 단계를 더 포함할 수 있다. 이 추가적인 단계는 상기 재생된 기판의 품질을 더욱 향상시키는데 도움을 준다.
또한, 상기 발명은 청구항 15에 따른, 베이스, 상기 베이스 상의 비-이온 주입된 영역뿐만 아니라, 특히 상기 베이스의 모서리 영역 내의 이온 주입된 영역, 상기 이온 주입된 영역 상의 제 1 물질의 제 1 층, 및 상기 비-이온 주입된 영역 상의 충전 물질의 충전 층을 포함하는 기판과 관련된다. 그러한 기판은, 스마트 컷(TM) 타입 응용분야에서 재사용되도록 준비하기 위해, 특히 화학기계연마 단계와 같은 연마 단계를 적용함으로써 쉽게 재활용될 수 있다.
바람직하게는, 상기 제 1 물질은 단결정 상태일 수 있고, 상기 충전 물질은 다결정 상태일 수 있다. 이미 상술한 바와 같이, 다결정 충전 층을 제공함으로써, 상기 바람직한 구조가 신속하게 구현될 수 있다.
본 발명의 실시예들에 따른 기판의 표면을 재생하는 방법은, 스마트 컷(TM) 공정에서 재사용될 수 있는 재활용 기판의 생성시, 양면 연마 단계가 더 이상 필요하지 않으므로, 기판이 더욱 많이 재사용될 수 있다.
도 2a 내지 도 2e는 나머지(remainder)의 산화층이 물리적 마스크(physical mask)로 사용되는, 본 발명에 따른 제 1 실시예를 도시한다.
도 2a는, 예를 들어 도 1에서 상술한 스마트 컷(TM) 공정과 같은 층 전달에서 사용된 도너 기판의 나머지(21)를 개략적으로 도시한다. 도 2a에 도시된 상기 나머지(21)는 실제로 도 1에서 도시된 네거티브(117)와 대응된다.
따라서, 상기 나머지(21)는, 예를들어 실리콘 또는 게르마늄과 같은 베이스 층(base layer, 23)을 포함한다. 상기 베이스 층(23)의 모서리 영역 내 표면은 돌출된 양상(25a, 25b)을 가지고 있다. 도입부에서 이미 설명한 바와 같이, 이 돌출된 잔여분의 양상(25a, 25b)은, 깎여진(chamfered) 영역을 포함하는 웨이퍼들의 모서리 기하구조(geometry)에 기인한 비-전달된 부분의 결과이다. 이 실시예에서의 상기 돌출된 양상은 계단-모양의(step-like) 잔여분의 제 1 층(27) 및 제 2 층(29)을 포함하고, 여기서 제 1 층(27)은 실리콘 또는 게르마늄이고, 여기서 제 2 층(29)은 실리콘 산화물 또는 게르마늄 산화물이다. 또한, 제 2 층은 상기 베이 스(23)의 측면 모서리(31) 및 상기 돌출된 잔여분의 양상(25a, 25b)의 면(side)과 반대인 배면(33) 표면 상으로 확장된다. 최종적으로, 주입된 이온들에 의해 형성된 소정의 스플리팅 영역(35)은, 여전히 상기 베이스(23) 및 상기 돌출된 양상(25a, 25b)의 상기 제 1 층(27) 사이에 존재한다.
다음 단계로서, 도 2b에 도시된 바와 같이, 기판(21)의 상기 표면을 재생하는 방법은 상기 돌출된 부분들(25a, 25b) 사이의 베이스(23)의 표면뿐만 아니라, 상기 돌출된 부분들(25a, 25b) 상에 및 베이스(23)의 상기 면(side) 상에 충전 물질 층(filling material layer, 37)을 제공하는 단계를 포함한다. 그러나, 이 실시예에서, 상기 충전 물질은 베이스(23)의 배면(33) 상에는 제공되지 않는다.
실리콘 베이스(23)의 경우 및 제 2 층(29)으로서 실리콘 산화물의 경우, 사용되는 상기 충전 물질은 실리콘이다. 실란들(SiH4, Si2H6, ...)과 같은 실리콘 전구체들(precursors)을 기초로 한 화학기상증착(chemical vapor deposition, CVD) 공정을 사용하여, 상기 충전 물질이 증착될 수 있다. 에피택셜 성장(epitaxial growth)을 제공할 필요가 없도록, 추후 상기 공정 동안, 상기 충전 물질 층(37)은 상기 돌출된 제 1 층(27)과 함께 제거될 것이다. 단결정(monocrystalline) 또는 에피택셜 증착 공정과 비교하여 상기 재생 공정의 속도를 증가시키기 위해, 상기 화학기상증착 공정은 비정질(amorphous) 또는 다결정(polycrystalline) 층이 증착되도록 수행된다.
충전 물질(37)의 연마 특성이 제 1 물질 중 하나와 대응되도록, 상기 충전 물질(37)의 특성이 선택된다. 특히, 이는 상기 충전 물질과 상기 제 1 물질이 동일한 화학적 특성을 가지는 경우이다. 이 경우, 상기 충전 물질 및 상기 돌출된 잔여분의 양상(25a, 25b)의 연마는 실질적으로 동일한 제거 속도로 진행된다. 따라서, 연마 이후의 상기 표면의 평탄도(planarity)는 웨이퍼 본딩이 수행되는 것을 가능하게 한다. 그럼에도 불구하고, 터치-연마(touch-polish) 또는 거울-연마(mirror-polish)는 거칠기를 더욱 감소시킬 수 있다.
이 실시예에서, 상기 폴리실리콘 물질 층(37)의 두께는 계단-형성 제 1 층(27) 중 하나와 본질적으로 대응된다. 층(37)의 두께는 제 1 층(27)의 적어도 50% 및 최대 150%를 나타낼 것이고, 따라서 후술할 상기 방법의 장점들이 달성될 수 있다.
도 2c는 상기 돌출된 양상, 상기 면(31) 및 상기 배면(33) 상의 제 2 층(29)을 제거하는 단계를 포함하는 후속 공정 단계의 결과를 도시한다. 동시에, 상기 베이스(23)의 상기 면(31)뿐만 아니라 제 1 및 제 2 돌출되는 양상 영역(25a, 25b) 내의 제 2 층 상에 제공된 충전 물질 층 부분들(39, 41)이 제거된다.
상기 제 2 층이 실리콘 산화물인 경우, 상기 제 2 층의 제거는 환원 단계에 의해 달성될 수 있다. 불산 반응조(HF bath)가 상기 산화물을 제거하는데 사용된다. 상기 불산 반응조는, 상기 산화층(29, 31)을 소멸시키고, 또한 상기 돌출된 양상(25a, 25b) 및 상기 면 상에 증착된, 폴리실리콘과 같은, 상기 충전 물질과 관련된 리프트-오프(lift-off) 효과를 일으킨다. 그러나, 상기 베이스(23) 상에 직접 위치한 상기 충전 물질 층(37)의 부분은 상기 불산 반응조에 의한 영향을 받지 않 고, 본래 위치를 유지한다.
상술한 바와 같이, 상기 충전 물질 층은 기판(21)의 배면(33) 상에 제공되지 않았고, 따라서 상기 불산 액은 효율적으로 상기 제 2 층(29)의 산화물을 침식시킬 수 있다. 상기 배면을 통한 상기 산화물을 침식시키는 것 대신에, 상기 면을 통해 산 침식(acid attack)이 일어나도록 하는 것 또한 물론 가능하고, 이 경우 상기 기판의 상기 면의 적어도 일부는, 상기 표면 상에 상기 제 2 층의 산화물을 포함하고 있음이 보장되어야 한다.
상기 리프트-오프 이후에, 상기 베이스(23), 상기 돌출된 양상의 상기 제 1 층(27) 및 상기 돌출된 부분들(25a, 25b) 사이에 위치된 상기 폴리실리콘 충전 물질 층(37)은 도 2c에 나타난 바와 같이 남게 된다.
다음 단계로서, 상기 돌출된 양상(25a, 25b)의 계단형(stepped) 제 1 층(27)을 적어도 일부 제거하기 위해, 종래 기술에서 사용된 것과 같은, 모서리 연마가 수행된다. 이 단계 동안, 측면 모서리(43) 및 상기 배면 상의 깎여진 부분(45)의 일부 물질 또한 제거된다. 모서리 연마 이후에 얻어진 구조가 도 2d에 도시된다.
이후, 도 2e에 도시된 바와 같이, 스마트 컷(TM) 공정과 같은 층 전달 공정에서의 재사용을 위한 재생된 도너 기판(47)을 얻기 위해, 남은 제 1 층(27)과 함께 층(37)을 제거하도록, 연마 단계, 바람직하게는 화학기계연마 단계가 적용된다.
상기 연마 단계 동안, 실제로 층(37) 및 상기 계단형 제 1 층(27)의 상기 남은 부분이 제거될 뿐만 아니라, 상기 물질 제거가 층들 모두를 넘어서 진행되어, 상기 이온 주입에 의해 결함들(defects)이 발생한 베이스(23)의 영역 또한 제거된 다. 전체로, 약 2,000 내지 12,000 Å의 층 두께가 제거된다.
제 1 실시예에 따른 상기 방법은, 스마트 컷(TM) 공정과 같은 반도체 공정에 재사용될 수 있는 모든 기준들을 충족시키는, 재생된 기판(47)이 구현될 수 있다는 장점을 가진다. 종래 기술에 비하여, 양면 연마가 필요하지 않고, 따라서 베이스(23)로부터 더 적은 물질이 제거된다. 결국, 하나의 기판이, 너무 얇아지기 전까지, 훨씬 더욱 많은 사이클 동안 재사용될 수 있다. 또한, 특히 결합이 발생할 표면과 관련한 상기 기판의 기하구조(geometry)가 일정하게 유지될 수 있다.
도 3a 내지 도 3e는 기판의 표면을 재생하는 방법 발명의 제 2 실시예이고, 상기 표면은, 특히 돌출된 잔여분의 양상을 포함하는 실리콘 표면이다.
도 3a는 도 1 및 도 2a에서 이미 도시된 재생될 기판(21)을 도시한다. 따라서 기판(21) 및 이의 구성요소들에 대한 자세한 설명은 다시 반복되지 않을 것이지만, 도 2a의 설명을 참조한다.
상기 제 1 및 제 2 실시예들 사이의 다른점은, 다른 종류의 공정을 사용하여 상기 충전 물질이 증착된다는 것이다. 제 1 실시예에서는, 상기 배면(33)을 제외한 전체 기판(21) 상으로 상기 충전 물질(37)이 존재하는 동안에 공정이 선택되었으나, 제 2 실시예는, 산화층의 제 2 층(29)이 다른 역할을 하는 공정을 제안한다. 제 2 실시예에서는, 상기 산화층(29)은 화학적 마스크(chemical mask)이고, 따라서 상기 다결정 실리콘과 같은 충전 물질(51)의 증착 동안에, 종결된 표면들(terminated surfaces) 상에서만, 즉 상기 돌출된 영역들(25a, 25b) 사이의 베이스(23) 상에 직접적으로, 증착이 발생한다.
따라서 도 3b는 상기 베이스(23) 상에 직접 위치하는 상기 충전 물질(51) 만을 도시한다. 디클로로실란(DCS, dichlorosilane), SiHCl3, SiCl4과 같은 선택적인 증착을 허용하는 실리콘 전구체들을 기초로 한 화학기상증착 공정을 사용하여, 이러한 종류의 증착이 달성 가능하다.
그 후, 도 3c에 도시된 바와 같이, 제 1 실시예에서처럼 불산 반응조를 사용하여, 상기 모서리(31) 및 상기 베이스(23)의 상기 배면(33)뿐만 아니라, 돌출된 영역들(25a, 25b) 내 제 2 층(29)의 산화물이 제거된다. 상기 제 1 층(27) 및 상기 충전 물질(51)은 베이스(23) 상에 잔존한다.
그 후, 제 1 층(27)의 부분 및 베이스(23)의 상기 깎여진 영역(45) 내 상기 배면과 상기 측면 모서리(43)로부터의 물질을 제거하기 위해, 상기 제 1 실시예에서와 같은 모서리 연마가 수행된다. 최종적으로, 도 3e에 도시된 바와 같은 최종 재생 기판(53)을 얻기 위해, 화학기계연마 단계가 수행된다. 상기 모서리 연마 및 화학기계연마 단계들은 상기 제 1 실시예의 것들과 대응되고, 따라서 이들에 대한 설명은 참조로서 포함된다.
상기 제 1 실시예와 비교하여, 상기 제 2 실시예는, 돌출된 영역들이 아닌 보본의 베이스(23) 상에만 직접 상기 충전 물질(51)이 증착되므로, 리프트-오프 공정 단계가 수행될 필요가 없다는 장점을 가진다. 따라서, 상기 증착 공정 동안, 기판(21)의 배면 또한 상기 전구체들에 노출될 수 있으나, 어쨌든 상기 배면 상에 산화물이 증착되지는 않는다. 따라서, 동시에 복수의 기판들이 그 내에서 처리될 수 있는 배치 타입(batch type) 공정이 사용될 수 있다. 그에 비하여, 제 1 실시예에서는, 상기 배면에 상기 증착된 층이 잔존하지 않도록, 상기 배면이 보호되어야 할 필요가 있다. 상기 기판이 기판 홀더 상에 위치하는 단일 웨이퍼 처리 도구(tool)를 사용하여, 상기 배면의 필요한 마스킹이 실현될 수 있다.
제 2 실시예가 처음의 것과 비교하여 동일한 장점들을 가지는 반면, 즉, 적어도 10 μm 의 물질이 제거되는 양면 연마가 단순한 화학기계연마로 대체됨으로써 재생 동안 (최대 약 1 μm 뿐의) 더 적은 물질이 제거되는 반면, 제 2 실시예는, 배치 타입 공정으로 웨이퍼들이 재활용될 수 있으므로, 처리량(throughput)이 증가될 수 있다는 추가적인 장점을 가진다.
도 1 내지 도 3에서, 상기 모서리 영역은 상기 전체 기판(21, 101, 103)에 비하여 실제 스케일에 맞게 도시되지 않았다. 이렇게 도시한 목적은, 전달되지 않는 영역들인 상기 모서리의 기하구조의 효과(impact)를 보여주기 위함이며, 실제로 상기 깎여진 영역은 과장된 방법으로 나타난 것이다.
본 발명의 바람직한 실시예들이 다음 도면들과 관련하여 자세히 설명될 것이다.
도 1은 종래 기술의 스마트 컷(TM) 공정을 도시한다.
도 2a 내지 도 2e는, 상기 나머지의 상기 산화층이 물리적 마스크로 사용된, 본 발명에 따른 제 1 실시예를 도시하고,
도 3a 내지 도 3e는, 상기 산화층이 화학적 마스크의 역할을 하는 제 2 실시예를 도시한다.
Claims (19)
- 층 전달 공정에 기인하는 돌출된 잔여분을 포함하고, 적어도 제 1 물질의 제 1 층을 포함하는, 기판의 표면을 재생하는 방법으로서,a) 상기 기판의 상기 표면의 비-돌출된 영역들 내에, 실리콘을 포함하는 충전 물질을 제공하는 단계; 및b) 상기 표면을 연마하는 단계를 포함하고,상기 충전 물질 및 상기 돌출된 잔여분이 연마 단계 b) 동안 동시에 연마되며,상기 돌출된 잔여분은 연마 단계 b) 동안 완전히 제거되는 것을 특징으로 하는 기판의 표면을 재생하는 방법.
- 제 1 항에 있어서,상기 제 1 물질 및 상기 충전 물질은 상기 단계 b)에서 동일한 제거 속도로 상기 연마가 발생하도록 구성된 것을 특징으로 하는 기판의 표면을 재생하는 방법.
- 제 1 항에 있어서,상기 제 1 물질은 단결정 상태이고, 상기 충전 물질은 다결정 상태인 것을 특징으로 하는 기판의 표면을 재생하는 방법.
- 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,단계 b) 는 화학기계연마(CMP, chemical mechanical polishing)를 포함하는 기판의 표면을 재생하는 방법.
- 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,상기 충전 물질을 포함하는 층의 두께는 상기 제 1 물질의 두께의 50 % 내지 150 % 의 범위 내이고, 상기 제 1 물질의 두께와 대응되는 것을 특징으로 하는 기판의 표면을 재생하는 방법.
- 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,상기 돌출된 잔여분은 상기 제 1 층 상에 실리콘 산화물(SiO2)을 포함하는 제 2 물질의 제 2 층을 포함하고,단계 a) 는,a.i. 반응기 내에서, 실리콘 전구체를 사용하여, 상기 돌출된 잔여분의 상기 제 2 층 및 상기 비-돌출된 영역들 상에 상기 충전 물질을 증착하는 단계;a. ii. 상기 제 2 층을 제거하고, 그에 의하여 동시에 상기 돌출된 잔여분 상의 상기 충전 물질을 제거하는 단계를 포함하는 기판의 표면을 재생하는 방법.
- 제 6 항에 있어서,단계 a.i. 동안, 상기 돌출된 잔여분을 가지는 상기 표면과 반대되는 표면에 상기 충전 물질의 층이 없게 유지되도록 상기 기판이 배열되는 것을 특징으로 하는 기판의 표면을 재생하는 방법.
- 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,상기 돌출된 잔여분은, 상기 제 1 층 상의 실리콘 산화물(SiO2)을 포함하는 제 2 물질의 제 2 층을 포함하고,단계 a)는,a.1. 반응기 내에서, 상기 제 2 층을 마스크로서 사용하고, 선택적 증착을 허용하는 실리콘 전구체를 사용하여, 상기 비-돌출된 영역들 상부에만 상기 충전 물질을 증착하는 단계를 포함하는 기판의 표면을 재생하는 방법.
- 제 8 항에 있어서,상기 제 2 층을 제거하는 단계 a.2.를 더 포함하는 기판의 표면을 재생하는 방법.
- 제 6 항에 있어서,단계 a.ii.는, 불산 반응조(HF bath)를 사용한 환원(de-oxidation) 단계를 포함하는 기판의 표면을 재생하는 방법.
- 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,단계 b) 동안에, 적어도 상기 제 1 층의 두께와 대응되는 두께가 적어도 제거되는 것을 특징으로 하는 기판의 표면을 재생하는 방법.
- 제 11 항에 있어서,단계 b) 동안에, 상기 표면의 제거는 이온 주입 결함들을 가지는 영역을 넘어서 진행되는 것을 특징으로 하는 기판의 표면을 재생하는 방법.
- 제 11 항에 있어서,상기 표면의 제거는 2,000 Å 내지 12,000 Å 범위 내인 것을 특징으로 하는 기판의 표면을 재생하는 방법.
- 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,상기 기판의 깎여진 모서리 영역 내 이온 주입된 영역을 제거하기 위한 모서리 연마 단계를 더 포함하는 기판의 표면을 재생하는 방법.
- 삭제
- 베이스,상기 베이스 상의 및 상기 베이스의 모서리 영역 내의 이온 비주입된 영역뿐만 아니라, 이온 주입된 영역, 상기 이온 주입된 영역 상의 제 1 물질의 제 1 층, 및 상기 이온 비주입된 영역 상의 충전 물질의 충전 층을 포함하며,상기 제 1 물질은 단결정 상태이고, 상기 충전 물질은 다결정 상태인 것을 특징으로 하는 기판.
- 제 5 항에 있어서,상기 충전 물질을 포함하는 층의 두께는 상기 제 1 물질의 두께의 80 % 내지 120 % 의 범위 내인, 기판의 표면을 재생하는 방법.
- 제 6 항에 있어서,상기 실리콘 전구체는 실란(SiH4)을 포함하는, 기판의 표면을 재생하는 방법.
- 제 8 항에 있어서,상기 실리콘 전구체는 디클로로실란(SiH2Cl2)을 포함하는, 기판의 표면을 재생하는 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP09290104.0 | 2009-02-12 | ||
| EP09290104A EP2219208B1 (en) | 2009-02-12 | 2009-02-12 | Method for reclaiming a surface of a substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100092363A KR20100092363A (ko) | 2010-08-20 |
| KR101536334B1 true KR101536334B1 (ko) | 2015-07-13 |
Family
ID=40725919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090109607A KR101536334B1 (ko) | 2009-02-12 | 2009-11-13 | 기판의 표면을 재생하는 방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8435897B2 (ko) |
| EP (1) | EP2219208B1 (ko) |
| JP (1) | JP5219094B2 (ko) |
| KR (1) | KR101536334B1 (ko) |
| CN (1) | CN101866824B (ko) |
| SG (1) | SG164310A1 (ko) |
| TW (1) | TWI480939B (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100022070A1 (en) * | 2008-07-22 | 2010-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing soi substrate |
| FR2971365B1 (fr) * | 2011-02-08 | 2013-02-22 | Soitec Silicon On Insulator | Méthode de recyclage d'un substrat source |
| JP5799740B2 (ja) * | 2011-10-17 | 2015-10-28 | 信越半導体株式会社 | 剥離ウェーハの再生加工方法 |
| CN103646867B (zh) * | 2013-11-29 | 2016-04-06 | 上海华力微电子有限公司 | 改善晶圆剥落缺陷的方法 |
| JP6676365B2 (ja) * | 2015-12-21 | 2020-04-08 | キヤノン株式会社 | 撮像装置の製造方法 |
| FR3074608B1 (fr) | 2017-12-05 | 2019-12-06 | Soitec | Procede de preparation d'un residu de substrat donneur, substrat obtenu a l'issu de ce procede, et utilisation d'un tel susbtrat |
| US10373818B1 (en) * | 2018-01-31 | 2019-08-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of wafer recycling |
| SE1950611A1 (en) * | 2019-05-23 | 2020-09-29 | Ascatron Ab | Crystal efficient SiC device wafer production |
| FR3120159B1 (fr) | 2021-02-23 | 2023-06-23 | Soitec Silicon On Insulator | Procédé de préparation du résidu d’un substrat donneur ayant subi un prélèvement d’une couche par délamination |
| CN113192823B (zh) * | 2021-04-27 | 2022-06-21 | 麦斯克电子材料股份有限公司 | 一种soi键合工艺后衬底片的再生加工方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5867302A (en) * | 1997-08-07 | 1999-02-02 | Sandia Corporation | Bistable microelectromechanical actuator |
| JP2001155978A (ja) * | 1999-11-29 | 2001-06-08 | Shin Etsu Handotai Co Ltd | 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ |
| EP1662560A2 (en) * | 2004-11-26 | 2006-05-31 | Applied Materials, Inc. | Edge removal of silicon-on-insulator transfer wafer |
| US20060121699A1 (en) * | 2004-01-09 | 2006-06-08 | Blomiley Eric R | Deposition methods |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11195775A (ja) * | 1997-12-26 | 1999-07-21 | Sony Corp | 半導体基板および薄膜半導体素子およびそれらの製造方法ならびに陽極化成装置 |
| SG71903A1 (en) * | 1998-01-30 | 2000-04-18 | Canon Kk | Process of reclamation of soi substrate and reproduced substrate |
| US6863593B1 (en) | 1998-11-02 | 2005-03-08 | Applied Materials, Inc. | Chemical mechanical polishing a substrate having a filler layer and a stop layer |
| CN1270366C (zh) * | 2002-06-04 | 2006-08-16 | 中芯国际集成电路制造(上海)有限公司 | 可重复使用的晶圆控片及其形成方法 |
| EP1532676A2 (en) * | 2002-08-26 | 2005-05-25 | S.O.I.Tec Silicon on Insulator Technologies | Mechanical recycling of a wafer comprising a buffer layer, after having taken a layer therefrom |
| JP4492054B2 (ja) * | 2003-08-28 | 2010-06-30 | 株式会社Ｓｕｍｃｏ | 剥離ウェーハの再生処理方法及び再生されたウェーハ |
-
2009
- 2009-02-12 EP EP09290104A patent/EP2219208B1/en not_active Not-in-force
- 2009-10-29 SG SG200907181-2A patent/SG164310A1/en unknown
- 2009-10-30 TW TW098136973A patent/TWI480939B/zh not_active IP Right Cessation
- 2009-11-13 KR KR1020090109607A patent/KR101536334B1/ko not_active IP Right Cessation
- 2009-12-16 CN CN200910246888.6A patent/CN101866824B/zh not_active Expired - Fee Related
- 2009-12-25 JP JP2009294040A patent/JP5219094B2/ja not_active Expired - Fee Related
-
2010
- 2010-02-12 US US12/658,655 patent/US8435897B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5867302A (en) * | 1997-08-07 | 1999-02-02 | Sandia Corporation | Bistable microelectromechanical actuator |
| JP2001155978A (ja) * | 1999-11-29 | 2001-06-08 | Shin Etsu Handotai Co Ltd | 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ |
| US20060121699A1 (en) * | 2004-01-09 | 2006-06-08 | Blomiley Eric R | Deposition methods |
| EP1662560A2 (en) * | 2004-11-26 | 2006-05-31 | Applied Materials, Inc. | Edge removal of silicon-on-insulator transfer wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2219208A1 (en) | 2010-08-18 |
| CN101866824A (zh) | 2010-10-20 |
| CN101866824B (zh) | 2014-03-05 |
| EP2219208B1 (en) | 2012-08-29 |
| JP2010186987A (ja) | 2010-08-26 |
| US20100200854A1 (en) | 2010-08-12 |
| US8435897B2 (en) | 2013-05-07 |
| SG164310A1 (en) | 2010-09-29 |
| TWI480939B (zh) | 2015-04-11 |
| JP5219094B2 (ja) | 2013-06-26 |
| KR20100092363A (ko) | 2010-08-20 |
| TW201030830A (en) | 2010-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101536334B1 (ko) | 기판의 표면을 재생하는 방법 | |
| US7572714B2 (en) | Film taking-off method | |
| US8617962B2 (en) | Method for finishing a substrate of the semiconductor-on-insulator type | |
| US8476148B2 (en) | Method for transferring a layer from a donor substrate onto a handle substrate | |
| US7776719B2 (en) | Method for manufacturing bonded wafer | |
| JP5799740B2 (ja) | 剥離ウェーハの再生加工方法 | |
| JP2010186987A5 (ko) | ||
| KR20070033888A (ko) | 에피택셜 코팅된 실리콘 웨이퍼 및 그의 제조 방법 | |
| CN110998436B (zh) | 皮层以及皮层的制造方法 | |
| KR101752901B1 (ko) | 반도체 기판의 재생 방법, 재생 반도체 기판의 제작 방법, 및 ｓｏｉ 기판의 제작 방법 | |
| KR20020017910A (ko) | 재생웨이퍼를 반도체웨이퍼로 변환시키는 방법 | |
| CN108899268B (zh) | 一种改善晶圆键合工艺气泡表现的预处理方法 | |
| EP3016133B1 (en) | Method of producing bonded wafer | |
| EP1911085B1 (en) | Method of production of a film | |
| JPH07122532A (ja) | 再生ウェーハの製造方法 | |
| JP3959877B2 (ja) | 張り合わせ誘電体分離ウェーハの製造方法 | |
| CN103646867A (zh) | 改善晶圆剥落缺陷的方法 | |
| KR102022507B1 (ko) | 접합 웨이퍼의 제조방법 | |
| JP2000183153A (ja) | 誘電体分離ウェーハおよびその製造方法 | |
| JP2000306993A (ja) | 多層基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |