KR101535584B1 - 전력 증폭기 전치왜곡을 위한 캘리브레이션 - Google Patents

전력 증폭기 전치왜곡을 위한 캘리브레이션 Download PDF

Info

Publication number
KR101535584B1
KR101535584B1 KR1020130092099A KR20130092099A KR101535584B1 KR 101535584 B1 KR101535584 B1 KR 101535584B1 KR 1020130092099 A KR1020130092099 A KR 1020130092099A KR 20130092099 A KR20130092099 A KR 20130092099A KR 101535584 B1 KR101535584 B1 KR 101535584B1
Authority
KR
South Korea
Prior art keywords
transconductance
transceiver
power amplifier
coupled
calibration
Prior art date
Application number
KR1020130092099A
Other languages
English (en)
Other versions
KR20140018153A (ko
Inventor
롱 부
단단 리
웨이펑 펑
스티븐 오
비크람 마군
Original Assignee
브로드콤 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 브로드콤 코포레이션 filed Critical 브로드콤 코포레이션
Publication of KR20140018153A publication Critical patent/KR20140018153A/ko
Application granted granted Critical
Publication of KR101535584B1 publication Critical patent/KR101535584B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/62—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for providing a predistortion of the signal in the transmitter and corresponding correction in the receiver, e.g. for improving the signal/noise ratio
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3294—Acting on the real and imaginary components of the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/50—Circuits using different frequencies for the two directions of communication
    • H04B1/52—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
    • H04B1/525—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa with means for reducing leakage of transmitter signal into the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
    • H04L27/364—Arrangements for overcoming imperfections in the modulator, e.g. quadrature error or unbalanced I and Q levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0425—Circuits with power amplifiers with linearisation using predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Transceivers (AREA)

Abstract

일 실시예에서, 방법은 제 1 캘리브레이션 단계 동안에, 제 1 트랜스컨덕턴스 스테이지에서 트랜시버의 전력 증폭기로부터의 제 1 출력 전압을 제 1 세트의 전류 신호들로 변환하는 단계; 및 상기 제 1 캘리브레이션 단계에 중첩하지 않는 제 2 캘리브레이션 단계 동안에, 제 2 트랜스컨덕턴스 스테이지에서 상기 전력 증폭기로부터의 제 2 출력 전압을 제 2 세트의 전류 신호들로 변환하는 단계를 포함한다.

Description

전력 증폭기 전치왜곡을 위한 캘리브레이션 {CALIBRATION FOR POWER AMPLIFIER PREDISTORTION}
본 발명은 일반적으로 통신 디바이스들에 관한 것이며, 보다 상세하게는, 전치왜곡(predistortion) 기술들에 관한 것이다.
통신 디바이스들은 무선 라디오 주파수 (RF) 송신 및 수신에 추가하여 온 디멘드(on demand) 비디오, 오디오, 및/또는 인터넷 서비스들을 제공함으로써 유저에게 이용 가능한 기능성 및 서비스들을 계속하여 확대한다. 이 끊임없이 확대되는 기능성은 통신 디바이스들의 디자인에, 특별히 반도체 리얼 에스테이트(real estate)를 줄이면서 에너지 효율 및 데이터 통신 무결성(integrity) 개선을 추구하는 노력들에서 난제들을 제시한다. 예를 들어, 많은 무선 표준들은 무선 송신기내에 위치된 전력 증폭기에 의해 초과되지 않아야 할 총 파워 소비(dissipation)를 지정한다. 많은 논문에 집중되었던 파워 소비를 감소시키는 한가지 기술은 전치왜곡(predistortion)과 같은 선형화 기술들의 구현예와 조합하는 비선형 전력 증폭기의 사용이다. 전치왜곡은 전력 증폭기의 비선형성에 대한 정보를 사용하여 신호들이 증폭될 때 전력 증폭기의 비선형성에 대응하기 위해서 신호들이 증폭되기 전에 신호들을 전치 왜곡시킨다. 이런 기술들은 전력 증폭기의 비선형 동작을 특징짓기 위해 캘리브레이션(calibration)들을 사용한다.
본 발명은 일반적으로 통신 디바이스들에 관한 것이며, 보다 상세하게는, 전치왜곡(predistortion) 기술들에 관한 것이다.
일 측면에 따라, 트랜시버는
트랜시버(transceiver)에 있어서,
전력 증폭기;
상기 전력 증폭기의 출력에 결합되고 상기 출력을 저감시키도록 구성된 루프백 커플러(loopback coupler);
상기 루프백 커플러에 결합된 스위치;
복수의 하향변환 믹서들;
상기 스위치 및 프론트 엔드 회로부에 결합된 제 1 트랜스컨덕턴스 스테이지; 및
상기 스위치에 결합되고 상기 프론트 엔드 회로부로부터 분리된 제 2 트랜스컨덕턴스 스테이지;를 포함하되,
상기 제 1 및 제 2 트랜스컨덕턴스 스테이지들은 상기 각각의 복수의 하향변환 믹서들을 공유한다.
바람직하게는, 상기 제 1 트랜스컨덕턴스 스테이지는 상기 트랜시버의 제 1 캘리브레이션 경로에 해당하고, 상기 제 2 트랜스컨덕턴스 스테이지는 상기 트랜시버의 제 2 캘리브레이션 경로에 해당한다.
바람직하게는, 상기 제 1 트랜스컨덕턴스 스테이지는 제 1 트랜스컨덕턴스 회로 및 상기 제 1 트랜스컨덕턴스 회로에 대하여 병렬 배열인 제 2 트랜스컨덕턴스 회로를 포함한다.
바람직하게는, 상기 제 2 트랜스컨덕턴스 스테이지는 제 3 트랜스컨덕턴스 회로 및 제 3 트랜스컨덕턴스 회로에 대하여 병렬 배열인 제 4 트랜스컨덕턴스 회로를 포함한다.
바람직하게는, 상기 제 1 및 제 3 트랜스컨덕턴스 회로들은 상기 복수의 하향변환 믹서들 중 하나에 스위칭 가능하게(switchably) 결합된다.
바람직하게는, 상기 제 2 및 제 4 트랜스컨덕턴스 회로들은 상기 복수의 하향변환 믹서들 중 다른 것에 스위칭 가능하게(switchably) 결합된다.
바람직하게는, 상기 제 1 및 제 3 트랜스컨덕턴스 회로들은 사이즈(size)에서 다르고, 그리고 상기 제 2 및 제 4 트랜스컨덕턴스 회로들은 사이즈에서 다르다.
바람직하게는, 상기 스위치는 상기 제 1 및 제 2 트랜스컨덕턴스 스테이지들 턴 온 및 오프 하도록 구성되고, 상기 제 1 및 제 2 트랜스컨덕턴스 스테이지들 중, 단지 상기 제 1 트랜스컨덕턴스 스테이지만이 또는 단지 상기 제 2 트랜스컨덕턴스 스테이지만이 임의의 시간에 턴 온 된다.
바람직하게는, 상기 프론트 엔드 회로부는 하나 또는 그 이상의 저잡음 증폭기들, 하나 또는 그 이상의 발룬(balun)들 또는 인덕터들, 또는 상기 하나 또는 그 이상의 저잡음 증폭기들 및 상기 하나 또는 그 이상의 발룬들 또는 인덕터들의 조합을 포함한다.
바람직하게는, 상기 트랜시버는
각각의 상기 복수의 하향변환 믹서들의 개별 출력에 결합된 복수의 컨버트 및 프로세스 회로부(convert and process circuitry); 및
상기 복수의 컨버트 및 프로세스 회로부에 결합된 기저대역 프로세서로서, 상기 기저대역 프로세서는 상기 제 1 및 제 2 트랜스컨덕턴스 스테이지들의 교번하는 활성화로부터 수신된 정보에 기반하여 전치왜곡을 상기 전력 증폭기에 적용하도록 구성된, 상기 기저대역 프로세서를 더 포함한다.
일 측면에 따라, 방법은
제 1 캘리브레이션 단계 동안에, 제 1 트랜스컨덕턴스 스테이지에서 트랜시버의 전력 증폭기로부터의 제 1 출력 전압을 제 1 세트의 전류 신호들로 변환하는 단계; 및
상기 제 1 캘리브레이션 단계에 중첩하지 않는 제 2 캘리브레이션 단계 동안에, 제 2 트랜스컨덕턴스 스테이지에서 상기 전력 증폭기로부터의 제 2 출력 전압을 제 2 세트의 전류 신호들로 변환하는 단계를 포함한다.
바람직하게는, 상기 방법은 상기 제 1 및 제 2 캘리브레이션 단계들로부터 수신된 정보에 기반하여 전치왜곡을 상기 전력 증폭기에 적용하는 단계;를 더 포함한다.
바람직하게는, 상기 제 1 트랜스컨덕턴스 스테이지는 트랜시버 저잡음 증폭기 회로, 발룬, 또는 둘 모두의 조합을 포함하는 회로부에 결합되고, 및 상기 제 2 트랜스컨덕턴스 스테이지는 상기 회로부로부터 분리된다.
바람직하게는, 상기 방법은 상기 제 1 및 제 2 트랜스컨덕턴스 스테이지들 사이의 공유된 복수의 하향변환 믹서들에서 상기 제 1 및 제 2 세트의 전류 신호들을 믹싱하는 단계를 더 포함한다.
바람직하게는, 상기 방법은 상기 제 1 및 제 2 세트의 믹스된 전류 신호들을 상당하는 제 1 및 제 2 세트의 전압 신호들로 변환하는 단계를 더 포함한다.
바람직하게는, 상기 방법은 상기 전력 증폭기와 관련된 왜곡을 평가하기 위해서 상기 제 1 및 제 2 세트의 전압 신호들을 프로세싱하는 단계를 더 포함한다.
바람직하게는, 상기 제 1 트랜스컨덕턴스 스테이지는 제 1 및 제 2 트랜스컨덕턴스 증폭기들을 포함하고 그리고 상기 제 2 트랜스컨덕턴스 스테이지는 상기 제 1 및 제 2 트랜스컨덕턴스 증폭기들로부터 격리된 제 3 및 제 4 트랜스컨덕턴스 증폭기들을 포함한다.
일 측면에 따라, 시스템은
트랜시버의 전력 증폭기 및 프론트 엔드 회로부에 동작 가능하게 결합된 제 1 트랜스컨덕턴스 스테이지; 및
상기 전력 증폭기에 동작 가능하게 결합되고 그리고 상기 프론트 엔드 회로부로부터 분리된 제 2 트랜스컨덕턴스 스테이지;를 포함한다.
바람직하게는, 상기 제 1 및 제 2 트랜스컨덕턴스 스테이지들은 복수의 하향변환 믹서들을 공유한다.
바람직하게는, 상기 시스템은 상기 제 1 및 제 2 트랜스컨덕턴스 스테이지들에 결합된 스위치를 더 포함하고, 상기 스위치는 상기 제 1 및 제 2 트랜스컨덕턴스 스테이지들을 교대로 활성화시킨다.
본 발명에 따른 전력 증폭기 전치왜곡을 위한 캘리브레이션에 의하면 두개의 서로 격리된 캘리브레이션 경로들을 포함하면서도 두개의 캘리브레이션 경로들은 같은 수신 믹서들을 공유하여 다이 영역(die area)을 세이브(save)함과 동시에 로컬 발진기 (LO) 경로를 단순화화는 효과가 있다.
본 발명의 많은 측면들은 이하의 도면들을 참고로 하여 더 잘 이해될 수 있다. 도면들에서의 구성요소들은 반드시 비율에 맞을 필요는 없으며, 그 대신에 본 발명의 원리들을 명확히 예시하는 것이 강조된다. 더욱이, 도면들에서, 동일한 참조 번호들은 몇몇 도면들에서 대응하는 부분들을 나타낸다.
도 1 은 전치왜곡 캘리브레이션 시스템의 실시예가 채용될 수 있는 예시적인 환경의 블럭 다이어그램이다.
도 2 는 통신 디바이스에서 채용된 전치왜곡 캘리브레이션 시스템의 실시예를 예시하는 블럭 다이어그램이다.
도 3 은 예시적인 전치왜곡 캘리브레이션 방법의 일 실시예를 예시하는 흐름도이다.
별개의 트랜스컨덕터(transconductor)들 및 공유된 하향변환 믹서(downconversion mixer)들을 갖는 수신기 경로를 통하여 무선 트랜시버 캘리브레이션에 관여하는 전치왜곡 캘리브레이션(predistortion calibration) 시스템들 및 방법들의 임의 실시예들이 본 출원에 개시된다. 보다 상세하게는, 일 실시예에서, 별개의 전력 증폭기 전치왜곡 캘리브레이션 경로가 수신기 동위상/직교 (IQ:in-phase/quadrature) 캘리브레이션 경로에 추가된다. 전치왜곡 캘리브레이션 경로는 그것 자체의 트랜스컨덕턴스 스테이지(transconductance stage)를 포함한다. 전치왜곡 캘리브레이션 경로는 메인(main) 수신기 경로 및 그것의 관련된 인덕턴스 회로부(inductance circuitry)와 완전히 격리된다. 두개의 캘리브레이션 경로들은 같은 수신 믹서들을 공유하며, 그것이 다이 영역(die area)을 세이브(save)하고 그리고 로컬 발진기 (LO) 경로를 단순화한다.
그에 반해서, 현존하는 시스템들은 일반적으로 믹서 입력에서 수신기 경로로 송신 신호를 루프 백(loop back)하는 것에 의존할 수 있다. 대부분 무선 수신기 프론트 엔드(front end)들은 믹서를 구동하는 저잡음 회로부 (예를 들어, 저잡음 증폭기들, 인덕터들/발룬(balun)들)를 포함한다. 믹서는 트랜스컨덕턴스 스테이지 및 주파수 전환 스위칭 쿼드(frequency translating switching quad)로 더 분할된다. 이들 통상의 디자인들의 일부 결점들은 2차 루프백들 및 기생 커플링(parasitic coupling)를 포함할 수 있다. 예를 들어, 루프백 동작 동안에, 저잡음 증폭기들은 2차 루프백이 제공되는 것을 막기 위해서 턴 오프된다. 그러나, 턴 오프(turn off)된 저잡음 증폭기들에도 불구하고, 한정된 커플링이 저잡음 증폭기들 (예를 들어, 기생 자기, 기판, 및/또는 패키지 커플링)을 통하여 일어난다.
임의 실시예들은 믹서와 관련된 2차 (보조의) 트랜스컨덕턴스 스테이지의 사용을 통하여 기생 커플링 경로를 거부함으로써 하나 또는 그 이상의 이들 난제들을 다루고, 2차 트랜스컨덕턴스 스테이지가 이 루프백을 위해 독점적으로 사용된다. 루프백 동작에서, 1차 믹서 트랜스컨덕턴스 스테이지는 파워 오프된다. 따라서, 개선들점들은 송신기 경로 비-이상적인 효과들의 보다 정확한 복제(replication)를 가능하게 하고 그리고 전치왜곡의 프로세스를 통하여 이런 비-이상적인 효과들의 개선된 제거를 가능하게 함으로써 스트레이(stray) 커플링 경로들에 감소들로 기인하여 루프백 경로의 정확도를 실현시킬 수 있다.
전치왜곡 캘리브레이션 시스템들의 임의 실시예들에 특징들/장점들을 요약한, 언급은 도면들에서 예시된 때 본 발명의 설명에 상세하게 제공될 것이다. 본 발명은 이들 도면들에 연계하여 설명될 것이지만, 본 출원에서 개시된 실시예 또는 실시예들에 본 발명을 한정시키는 의도는 아니다. 예를 들어, 무선 통신 디바이스 (예를 들어, 무선 트랜시버)의 상황하에서 설명될지라도, 임의 실시예들의 전치왜곡 캘리브레이션 시스템들은 기생 커플링 경로들이 관심대상인 임의의 디바이스에서 채용될 수 있다. 추가하여, 비록 상세한 설명(설명)은 하나 또는 그 이상의 실시예의 세부내용(특정)들을 확인하거나 또는 설명하지만, 이런 세부 내용들은 반드시 모든 실시예의 일부일 필요는 없고 그리고 모든 다양한 명시된 장점들이 하나의 실시예 또는 모든 실시예들과 연관되는 것도 아니다. 그와는 반대로, 의도는 첨부된 청구항들에 의해 정의되는 본 발명의 사상 및 범위 내에 포함된 모든 대안들, 개조들 및 등가물들을 다루는 것이다. 추가하여, 청구항들이 반드시 상세한 설명에서 다루는 특정 실시예에 한정되지 않는 것이 본 발명의 컨텍스트(context)에서 인식되어야만 한다.
도 1 에 관련하여, 전치왜곡 캘리브레이션 시스템의 실시예가 채용될 수 있는 예시적인 환경의 블럭 다이어그램이 도시된다. 본 발명의 범위 내에 있는 것으로 고려된 다른 변형들을 갖는 전치왜곡이 활용될 수 있는 다른 시스템들이 고려되고, 따라서 도 1은 단순한 예시적인 목적들을 위한 것을 관련 기술 분야에서 통상의 기술자는 본 발명의 컨텍스트하에서 이해하여야 한다. 도 1에 도시된 환경은 무선 트랜시버 (100)로서 구체화된 통신 디바이스를 포함한다. 무선 트랜시버 (100)는 다른 전자의 기기들 중에서 컴퓨터, 랩탑, 스마트폰, 셀룰러 폰, 개인 디지털 보조장치(PDA), 텔레비전, 서버 디바이스, 라우터와 같은 무선 기능성 또는 무선 및 유선 기능성을 갖는 여러 가지 통신 디바이스들에 채용될 수 있다. 도 1 에 도시된 무선 트랜시버 (100)는 수신기 (Rx) 회로부 (104)에 결합된 수신 안테나 (102)를 포함한다. 수신기 회로부 (104) 는 수신된 신호를 조절하기 위해 사용되는 다른 회로들 중에서 저잡음 증폭기들, 인덕터들/발룬들과 같은 주지의 프론트 엔드 회로부를 포함한다. 수신기 회로부 (104)는 복수의 트랜스컨덕턴스 회로들 (예를 들어, 트랜스컨덕턴스 증폭기들, 전압을 전류로 변환하는)을 포함하는 제 1 트랜스컨덕턴스 스테이지에 결합된다. 예를 들어 제 1 트랜스컨덕턴스 스테이지는 수신기 트랜스컨덕턴스 (Rx Gm) 회로들 (108) 및 (110)를 포함한다. 또한 복수의 트랜스컨덕턴스 회로들 (예를 들어, 트랜스컨덕턴스 증폭기들)를 포함하는 제 2 트랜스컨덕턴스 스테이지가 포함된다. 예를 들어 제 2 트랜스컨덕턴스 스테이지는 보조의 트랜스컨덕턴스 (Aux GM) 회로들 (106) 및 (112)를 포함한다. 제 2 트랜스컨덕턴스 스테이지는 수신기 회로부 (104) (즉, 그것은 수신기 회로부 (104)로부터 격리되거나 또는 분리된다)에 결합되지 않는다. 일 실시예에서, 보조 트랜스컨덕턴스 회로들 (106) 및 (112)는 예컨대 다른 장점들 중에서 트랜시버 (100)에서 신호 플로우(signal flow)를 방해할 수 있는 기생 정전 용량을 회피하기 위해서, 수신기 트랜스컨덕턴스 회로들 (108) 및 (110)보다 작다.
트랜스컨덕턴스 회로들 (106) 및 (108)의 출력단에 컨버트 및 프로세스 회로부 (114)가 있고, 그것은 신호를 디지털 신호 프로세싱이 가능하도록 변환하고 필터링하는 다른 주지의 신호 프로세싱 회로부 중에 믹서 (예를 들어, 동위상 또는 I 신호 믹서)를 포함한다. 트랜스컨덕턴스 회로들 (110) 및 (112)의 출력단에 컨버트 및 프로세스 회로부 (116)가 있고, 그것은 회로부(114)에서 발견된 것에 비슷한 다른 주지의 신호 프로세싱 회로부 중에 믹서 (예를 들어, 직교 또는 Q 신호 믹서)를 또한 포함한다. 도 1 에 도시된 컴포넌트들의 개괄적인 도식은 단지 예시적이고 그리고 컴포넌트들의 배열은 실제로 일부 실시예들에서 상이한 구성들 및/또는 조합들에 따를 수 있는 것이 이해되어야 한다. 컨버트 및 프로세스 회로부 (114), (116)는 기저대역 (BB) 프로세서 (118) (예를 들어, 마이크로프로세서, CPU, 디지털 신호 프로세서 (DSP), 등.)에 결합되고, 그것은 기저대역 프로세서 (118)에 대한 입력과 관련된 정보 (예를 들어, 전압 레벨들, 왜곡, 잡음 레벨, 등.)를 평가하고 그리고 적절한 전치왜곡 조절들에 관한 결정을 한다. 기저대역 프로세서 (118)는 다른 주지의 기능들 중에서 출력 디바이스들을 구동하고, 입력들을 전환(예를 들어, 마이크로폰 또는 다른 유저 입력들)하는 것과 같은 그 이상의 및/또는 추가의 프로세싱을 위한 기능성을 또한 포함할 수 있다.
기저대역 프로세서 (118)는 송신기 (Tx) 회로부 (120)에 결합되고, 그것은 관련 기술 분야에 통상의 기술자에 의해 이해되는 바와 같은 필터링 및 믹싱(예를 들어, 상향변환) 기능들을 수행 뿐만 아니라 기저대역 프로세서 (118)의 디지털 신호를 아날로그 회로로 변환하기 위한 주지의 회로부를 포함한다. 송신기 회로부 (120)는 그것의 출력단에서 전력 증폭기 (PA) (122)에 결합된다. 전력 증폭기 (122)는 송신 안테나 (126)를 통한 송신을 위해 프로세스 된 아날로그 신호를 증폭한다. 전력 증폭기 (122)는 전치왜곡이 전력 증폭기의 비-이상적인 영향들을 선형화하기 위해 적용된 비-선형 컴포넌트(non-linear component)이다. 전치왜곡 프로세스를 가능하게 하기 위해서, 전력 증폭기 (122)의 출력은 또한 제 1 및 제 2 트랜스컨덕턴스 스테이지들에 루프 백 된다. 도 1에 도시된 바와 같이, 전력 증폭기 (122)의 출력은 루프백 커플러 (124)에 제공되고, 그것은 신호를 선형 방식으로 저감시킨다. 루프백 커플러 (124)의 출력은 스위치 (128)에 제공된다. 일 실시예에서, 스위치 (128)는 역다중화기(demultiplexer)로 구체화될 수 있고, 스위치 (128)의 출력은 복수의 캘리브레이션 경로들 상에 선택적으로 제공된다. 예를 들어, 하나의 경로는 수신기 IQ 캘리브레이션 경로 (130)으로 본원에서 언급되고, 그것은 일 실시예에서 수신기 트랜스컨덕턴스 회로부 (108) 및 (110)를 포함하는 제 1 트랜스컨덕턴스 스테이지를 포함한다.
수신기 IQ 캘리브레이션 경로 (130)는 수신기 회로부 (104)에 결합된다. 관련 기술 분야에서의 통상의 기술을 가진 자에 의해 이해되는 바와 같이, 수신기 IQ 캘리브레이션 경로 (130)는 테스트 신호로 전력 증폭기 출력을 이용하여 수신기 트랜스컨덕턴스 회로부 (108) 플러스(플러스) 컨버트 및 프로세스 회로부 (114) 및 수신기 트랜스컨덕턴스 회로부 (110) 플러스(플러스) 컨버트 및 프로세스 회로부 (116)사이의 IQ 불-균형을 캘리브레이트하기 위해 사용된다. IQ 불-균형은 수신기 트랜스컨덕턴스 회로부 (108) 플러스 컨버트 및 프로세스 회로부 (114) 및 수신기 트랜스컨덕턴스 회로부 (110) 플러스 컨버트 및 프로세스 회로부 (116)사이의 완벽하게 직교 (즉, 90도) 관계로부터 원치 않는 편차(deviation)를 지칭한다. 알려진 회로부가 송신기 회로부 (120) 및 전력 증폭기 (122)의 IQ 불-균형을 캘리브레이트하는데 사용된다. IQ 불균형은 주로 송신기 회로부 (120)로부터 생길 수 있다. 예를 들어, 포락선 검출기는 송신기 회로부 (120)의 출력 (또는 일부 실시예들에서 전력 증폭기 출력)을 감지할 수 있고 그리고 기저대역 프로세서 (118)는 송신기 회로부 (120)에서의 IQ 불-균형의 양을 결정하기 위해서 추가의 회로부 (예를 들어, 기저대역 증폭기 및 컨버트 및 프로세스 회로부 (114)의 아날로그-디지털 컨버터)와 협업할 수 있다. 기저대역 프로세서 (118)는 그런 다음 송신기 회로부 (120)의 I 입력 (예를 들어, 디지털-아날로그 컨버터에서)에서 및 송신기 회로부 (120)의 Q 입력에서(예를 들어, 디지털-아날로그 컨버터에서) 신호 위상들을 조정함으로써 불-균형을 제거할 수 있다. 전력 증폭기 전치왜곡 캘리브레이션 경로로서 본원에서 지칭되고 그리고 (132)로서 나타낸 다른 경로는 보조의 트랜스컨덕턴스 회로부 (106) 및 (112)를 포함하고 그리고 수신기 회로부 (104)로부터 분리된 제 2 트랜스컨덕턴스 스테이지를 포함한다. 수신기 IQ 캘리브레이션 경로 (130)는 PA 전치왜곡 캘리브레이션을 위해 필요로 되지 않는다.
일 실시예에서, 스위치 (128)는 수신기 IQ 캘리브레이션 경로 (130) 또는 전력 증폭기 전치왜곡 캘리브레이션 경로 (132)를 활성화한다. 다시 말해서, 제 1 트랜스컨덕턴스 스테이지가 (예를 들어, 제 1 단계 또는 시간 기간 동안에) 활성화되거나 또는 제 2 트랜스컨덕턴스 스테이지가 (예를 들어, 제 1 단계와 중첩되지 않는 다른 단계 또는 시간 기간 동안에), 그러나 둘 다가 동시에 활성화되지는 않는다. 일 실시예에서, 수신기 IQ 캘리브레이션 경로 (130) 및 전력 증폭기 전치왜곡 캘리브레이션 경로 (132)는 신호의 실제 수신/송신 동안에는(예를 들어, 데이터 패킷의 송신 또는 수신 전에 아이들(idle) 시간 동안에만 적용되는) 사용 금지된다. 일부 실시예들에서, 스위치 (128)는 생략될 수 있고, 제 1 트랜스컨덕턴스 스테이지의 격리는, 그것이 턴 오프 될 때, 회로부 (104)의 유도(inductive) 소스들 (예를 들어, 인덕터들/발룬들, LNAs, 등.)로부터 비롯된 기생 (예를 들어, 자기) 커플링 (예를 들어, 단지 제 1 트랜스컨덕턴스 스테이지의 사용에 비교하여)을 경감하기에 충분하다.
동작시에, 캘리브레이션 경로들 및 컨버트 및 프로세스 회로부 (114), (116)로부터 기저대역 프로세서 (118)에서 수신된 신호 정보는 다른 것들 중에서 얼마나 많은 왜곡이 전력 증폭기 (122)와 관련되는지, 및 따라서 비-이상적인 영향들을 선형화하기 위해서 얼마나 많은 전치왜곡을 전력 증폭기 (122)에 적용할지를 결정하기 위해서 기저대역 프로세서 (118)에 의해 평가된다. 제 1 및 제 2 트랜스컨덕턴스 스테이지들은 기저대역 프로세서 (118)의 선형화 동작을 가능하게 하기 위해서 저잡음 형상(figure)을 제공함으로써 후속 스테이지들의 잡음을 억제하는데 기여한다. 제 2 트랜스컨덕턴스 스테이지의 추가는 수신기 회로부 (104)로부터의 기생 커플링의 유해한 영향들 없는 전치왜곡 프로세스의 일부로서 선형화 및 잡음 억제를 제공한다.
전치왜곡 캘리브레이션 시스템의 실시예가 채용될 수 있는 예시적인 환경(100)을 설명에 이어, 주의는 도 2로 향하고, 그것은 무선 트랜시버 (100A)로서 도 2 에 나타내고, 도 1에 도시된 예시적인 무선 트랜시버 (100)의 추가 세부사항을 제공한다는 것이 이해되어야 한다. 도 2에 도시된 예시적인 무선 트랜시버 (100A)는 전치왜곡 캘리브레이션 시스템의 실시예를 단지 예시하고, 및 전치왜곡 캘리브레이션 시스템들의 일부 실시예들은 통신 디바이스들의 상이한 구성들로 구현될 수 있다. 전치왜곡 캘리브레이션 시스템의 일 실시예는 무선 트랜시버 (100A)의 전체, 또는 일부 실시예들에서 그것의 서브셋(subset)를 포함할 수 있다. 도 1와 관련하여 설명된 것들과 같은 참조 번호들을 갖는 엘리먼트들에 대한 설명은 어떤 특징들을 추가 설명하기 위해서 사용된 경우를 제외하고 이하에서 생략된다. 도시된 바와 같이, 신호는 수신기 안테나 (102)에서 수신되고, 그리고 수신기 회로부 (104)에 제공된다. 수신기 회로부 (104)는 하나 또는 그 이상의 저잡음 증폭기들 (이 예에서 도시된 두개) (202) 및 (204), 및 하나 또는 그 이상의 발룬들 또는 인덕터들 (206), (208)를 갖는 회로부를 포함한다. 수신기 회로부 (104)는 관련 기술 분야에서의 통상의 기술을 갖는 자에 의해 이해되는 다른 회로부를 포함할 수 있다. 수신기 회로부 (104)의 출력은 수신기 IQ 캘리브레이션 경로 (130)의 제 1 트랜스컨덕턴스 스테이지에, 및 특별히, 수신기 트랜스컨덕턴스 회로들 (108) 및 (110)에 결합된다. 또한 보조의 트랜스컨덕턴스 회로들 (106) 및 (112)를 포함하고, 그리고 출력 수신기 회로부 (104)로부터 분리된 전력 증폭기 전치왜곡 캘리브레이션 경로 (132)가 도시된다. 일 실시예에서, 보조의 트랜스컨덕턴스 회로들 (106) 및 (112)는 수신기 트랜스컨덕턴스 회로들 (108) 및 (110)로부터 (예를 들어, 스위치 (128)를 통하여) 스위칭 가능하게 격리된다.
일 실시예에서, 임의 소정의 시간 단계에서, 보조의 트랜스컨덕턴스 회로 (106) 또는 수신기 트랜스컨덕턴스 회로 (108)의 출력은 (예를 들어, 그러나 이 실시예에서 둘 다는 아닌) 컨버트 및 프로세스 회로부 (114)의 I 신호 경로에 제공된다. I 신호 경로는 보조의 트랜스컨덕턴스 회로 (106) 또는 수신기 트랜스컨덕턴스 회로 (108)로부터 수신된 신호를 하향변환하기 위해서 발진 신호(oscillation signal)를 사용하고 발진 신호, LO_l를 수신하는 하향변환 믹서 (210)를 포함한다. I 신호 경로는 트랜스임피던스 증폭기 (TIA) (212)를 더 포함하고, 그것은 하향 변환된 전류 신호들을 전압 신호들로 변환한다. 전압 신호들은 다른 I 신호 경로 컴포넌트, 저대역 통과 필터 (LPF) 및 DC 정정 루프 회로부 (214)에 의해 DC 정정되고 그리고 저대역 통과 필터링되고, 및 이어서 I 신호 경로의 신호들을 디지털화하기 위해서 아날로그-디지털 컨버터 (ADC_l) (216)에 제공된다. ADC_l (216)의 출력은 기저대역 프로세서 (118)에 제공된다. 컨버트 및 프로세스 회로부 (116)의 Q 신호 경로는 컨버트 및 프로세스 회로부 (114)의 I 신호 경로에 기능적으로 및 아키텍쳐상으로(architecturally) 유사하고, 그리고 저대역 통과 필터 (LPF) 및 DC 정정 루프 회로부 (222)에 결합된 트랜스임피던스 증폭기 (TIA) (220)에 결합된 하향변환 믹서 (218) (발진 신호, LO_Q를 수신하는)를 포함한다. Q 신호 경로는 저대역 통과 필터 및 DC 정정 루프 회로부 (222)의 출력에 결합된 아날로그-디지털 컨버터 (ADC_Q) (224)를 더 포함하고, 아날로그-디지털 컨버터 (224)는 저대역 통과 필터 및 DC 정정 루프 회로부 (222)로부터 수신된 필터링된 신호를 디지털화하고 및 기저대역 프로세서 (118)에 제공한다.
기저대역 프로세서 (118)는 입력 신호들 (예를 들어, 음성, 데이터, 등.)을 프로세스하고 그리고 최종적인 송신을 위해 송신기 회로부 (120)로 전치왜곡에 대하여 조정된 프로세스된 신호들을 제공한다. 일 실시예에서, 송신기 회로부 (120)는 I 및 Q 신호 경로들을 포함한다. I 신호 경로에서, 송신기 회로부 (120)는 가산기 (232)로 출력하는 디지털-아날로그 컨버터 (DAC) (226), 저대역 통과 필터 (LPF) (228), 상향변환 믹서 (230) 를 포함한다. Q 신호 경로도 마찬가지로 가산기 (232)로 출력하는 디지털-아날로그 컨버터 (DAC) (234), 저대역 통과 필터 (LFP) (236), 및 상향변환 믹서 (238)를 포함한다. 디지털-아날로그 컨버터들 (226) 및 (234)는 기저대역 신호들을 아날로그로 변환하고, 그리고 저대역 통과 필터들 (228) 및 (236)은 변환된 아날로그 신호들을 필터링한다. 저대역 통과 필터들 (228) 및 (236)의 출력들은 상향변환 믹서들 (230), (238)에 제공되고, 그것들은 개별적으로 필터링된 아날로그 신호들을 상향변환하기 위해서 발진 신호들 (LO_l 및 LO_Q)을 수신한다. 도 1와 관련하여 설명된 전술한 IQ 불-균형은 상향변환 믹서 (230) 플러스 LPF (228) 및 상향변환 믹서 (238) 플러스 LPF (236)사이에서부터 주로 일어난다는 것에 주목하여야 한다. 가산기 (232)는 믹스된 신호들을 가산하여 출력을 상태 회로부(condition circuitry) (240)에 제공하며, 그것은 전력 증폭기 (122)에 신호들을 전달하기 전에 예비(preliminary) 신호 상태를 제공한다. 상태 회로부 (240)는 하나 또는 그 이상의 인덕터들/발룬들을 를 포함할 수 있고, 그것들은 가산기 (232) 및 상향변환 믹서들 (230), (238)의 라디오 주파수 (RF) 부하로서 기능할 수 있다. 추가하여, 상태 회로부 (240)는 하나 또는 그 이상의 게인 스테이지들를 포함할 수 있고, 그것들의 부하 인덕터/발룬을 포함할 수 있다. 임의 실시예들의 전치왜곡 캘리브레이션 시스템들은 (120)의 상태 회로부의 유도 회로부로부터 수신기 회로부 (104) 유도 회로부로의 희망하지 않는 자기 커플링(magnetic coupling)을 대응하는데 기여한다.
예시적인 동작들의 일 실시예에서, 도 1 과 관련하여 설명된 것처럼, 스위치 (128)는 수신기 IQ 캘리브레이션 경로 (130) 또는 전력 증폭기 전치왜곡 캘리브레이션 경로 (132)를 동작 가능하게 활성화한다. 일부 실시예들에서, 둘 모두의 경로들은 다른 컴포넌트 (예를 들어, 프로세서, 예컨대 기저대역 프로세서 (118))에 의해 교대로 활성화될 수 있다. 전력 증폭기 전치왜곡 캘리브레이션 경로 (132)가 활성화된 때, 수신기 회로부 (104)로부터 분리된 제 2 트랜스컨덕턴스 스테이지는 저잡음 증폭기들 (202) 및 (204)와 관련된 발룬들 (206), (208) 및/또는 인덕턴스로 주입된 희망하지 않는 자기 커플링에 의해 영향을 받지 않는 (또는 미미하게 영향을 받는) 제 2 트랜스컨덕턴스 스테이지를 통하여 선형 신호를 제공함으로써 전치왜곡 프로세싱을 가능하게 한다.
도면들 1 및 2 에 도시된 트랜시버들 (100) 및 (100A)은 단지 예시적이고, 그리고 전치왜곡 캘리브레이션 시스템들의 일부 실시예들은 일반적으로 상이한 아키텍처들 또는 시스템들로 구체화될 수 있다는 것에 유의한다.
도 3에 도시되고 방법 (300)으로 나타낸 일 방법 실시예가 제 1 캘리브레이션 단계 동안에, 제 1 트랜스컨덕턴스 스테이지에서 트랜시버의 전력 증폭기로부터의 제 1 출력 전압을 제 1 세트의 전류 신호들로 변환하는 단계 (302); 및 제 1 캘리브레이션 단계에 중첩하지 않는 제 2 캘리브레이션 단계 동안에, 제 2 트랜스컨덕턴스 스테이지에서 전력 증폭기로부터의 제 2 출력 전압을 제 2 세트의 전류 신호들로 변환하는 단계 (304)를 포함한다는 것은 상기 설명의 컨텍스트하에서 인식되어야 한다. 일부 실시예들에서, 방법 (300)은 제 1 및 제 2 캘리브레이션 단계들로부터 수신된 정보에 기반하여 전치왜곡을 전력 증폭기에 적용하는 단계를 더 포함한다. 일부 실시예들에서, 제 1 트랜스컨덕턴스 스테이지는 트랜시버 저잡음 증폭기 회로, 발룬, 또는 둘 모두의 조합을 포함하는 회로부에 결합되고, 및 제 2 트랜스컨덕턴스 스테이지는 그 회로부로부터 분리된다. 일부 실시예들에서, 방법 (300)은 제 1 및 제 2 트랜스컨덕턴스 스테이지들 사이의 공유된 복수의 하향변환 믹서들에서 제 1 및 제 2 세트의 전류 신호들을 믹싱하는 단계, 제 1 및 제 2 세트의 믹스된 전류 신호들을 상응하는 제 1 및 제 2 세트의 전압 신호들로 변환하는 단계, 및 전력 증폭기와 관련된 왜곡을 평가하기 위해서 제 1 및 제 2 세트의 전압 신호들을 프로세싱하는 단계를 더 포함한다. 일부 실시예들에서, 제 1 트랜스컨덕턴스 스테이지는 제 1 및 제 2 트랜스컨덕턴스 증폭기들을 포함하고 그리고 제 2 트랜스컨덕턴스 스테이지는 제 1 및 제 2 트랜스컨덕턴스 증폭기들과 격리된 제 3 및 제 4 트랜스컨덕턴스 증폭기들을 포함한다.
전치왜곡 캘리브레이션 시스템은 하드웨어, 소프트웨어 (예를 들어, 펌웨어 포함), 또는 그것의 조합으로 구현될 수 있다. 일 실시예에서(들), 전치 왜곡 캘리브레이션 시스템은 관련 기술 분야에서 전부 잘 알려진 이하의 기술들 중 임의의 것 또는 조합으로 구현된다: 데이터 신호들에 대하여 로직 기능들을 구현하기 위한 로직 게이트들을 갖는 이산 로직 회로(들), 적절한 조합의 로직 게이트들, 프로그램 가능 게이트 어레이(들) (PGA), 필드 프로그램 가능 게이트 어레이 (FPGA), 등을 갖는 애플리케이션 특정 집적 회로 (ASIC). 실시예들에서, 전치왜곡 캘리브레이션 시스템의 전부 또는 일부는 소프트웨어로 구현되고, 소프트웨어는 메모리에 저장되고 및 적절한 명령 실행 시스템 (예를 들어, 컴퓨터 시스템, 하나 또는 그 이상의 프로세서들, 소프트웨어/펌웨어 인코딩으로 인코딩 된 메모리 및 동작 시스템, 등을 포함하는)에 의해 실행된다.
플로우 다이어그램들에서 임의의 프로세스 설명들 또는 블럭들은 프로세스에서 특정 로직 기능들 또는 스텝들을 구현하기 위한 하나 또는 그 이상의 실행 가능한 명령어들을 포함하는 모듈들, 세그먼트들, 또는 코드의 부분들을 나타내는 것으로 이해되어야 하고 그리고 대안적인 실시예들이 본 발명의 범위 내에, 기능들이 관련 기술 분야에서 상당히 숙련된 기술자들에 의해 이해되는 수반된 기능성에 의존하여 실질적으로 동시에 또는 역순을 포함하여 도시되거나 또는 설명된 것의 순서에 위배되어 실행될 수 있는, 포함된다.
본 발명의 상술한 실시예들은 단지 가능한 구현예들의 예제들이며, 단지 본 발명의 원리들의 명백한 이해를 위해 개시된 것이 강조되어야 한다. 많은 변형예들 및 개조들이 본 발명의 사상 및 원리들로부터 실질적으로 벗어나지 않고 상술된 실시예(들)에 제공될 수 있다. 모든 이런 개조들 및 변형예들이 본 발명의 범위 내 본 출원에 포함되고 그리고 이하의 청구항들에 의해 보호되도록 의도된다.

Claims (15)

  1. 트랜시버(transceiver)에 있어서,
    전력 증폭기;
    상기 전력 증폭기의 출력에 결합되고 상기 출력을 저감시키도록 구성된 루프백 커플러(loopback coupler);
    상기 루프백 커플러에 결합된 스위치;
    상기 스위치 및 프론트 엔드 회로부에 결합된 제 1 트랜스컨덕턴스 스테이지;
    상기 스위치에 결합되고 상기 프론트 엔드 회로부로부터 분리된 제 2 트랜스컨덕턴스 스테이지; 및
    복수의 하향변환 믹서들;을 포함하되,
    상기 복수의 하향변환 믹서들 중 각각의 하향변환 믹서들은 상기 제 1 및 제 2 트랜스컨덕턴스 스테이지들에 공통으로 결합하도록 구성되고,
    상기 스위치는 상기 제 1 및 제 2 트랜스컨덕턴스 스테이지들을 턴 온 및 오프 하도록 구성되고, 상기 제 1 및 제 2 트랜스컨덕턴스 스테이지들 중, 단지 상기 제 1 트랜스컨덕턴스 스테이지만이 또는 단지 상기 제 2 트랜스컨덕턴스 스테이지만이 임의의 시간에 턴 온 되는, 트랜시버.
  2. 청구항 1 에 있어서, 상기 제 1 트랜스컨덕턴스 스테이지는 상기 트랜시버의 제 1 캘리브레이션 경로에 해당하고, 상기 제 2 트랜스컨덕턴스 스테이지는 상기 트랜시버의 제 2 캘리브레이션 경로에 해당하는, 트랜시버.
  3. 청구항 1 또는 청구항 2 에 있어서, 상기 제 1 트랜스컨덕턴스 스테이지는 제 1 트랜스컨덕턴스 회로 및 상기 제 1 트랜스컨덕턴스 회로에 대하여 병렬 배열인 제 2 트랜스컨덕턴스 회로를 포함하는, 트랜시버.
  4. 청구항 3 에 있어서, 상기 제 2 트랜스컨덕턴스 스테이지는 제 3 트랜스컨덕턴스 회로 및 제 3 트랜스컨덕턴스 회로에 대하여 병렬 배열인 제 4 트랜스컨덕턴스 회로를 포함하는, 트랜시버.
  5. 청구항 4 에 있어서, 상기 제 1 및 제 3 트랜스컨덕턴스 회로들은 상기 복수의 하향변환 믹서들 중 하나에 스위칭 가능하게(switchably) 결합된, 트랜시버.
  6. 청구항 4 에 있어서, 상기 제 2 및 제 4 트랜스컨덕턴스 회로들은 상기 복수의 하향변환 믹서들 중 다른 것에 스위칭 가능하게(switchably) 결합된, 트랜시버.
  7. 청구항 4 에 있어서, 상기 제 1 및 제 3 트랜스컨덕턴스 회로들은 사이즈(size)에서 다르고, 그리고 상기 제 2 및 제 4 트랜스컨덕턴스 회로들은 사이즈에서 다른, 트랜시버.
  8. 삭제
  9. 청구항 1 에 있어서, 상기 프론트 엔드 회로부는 하나 또는 그 이상의 저잡음 증폭기들, 하나 또는 그 이상의 발룬(balun)들 또는 인덕터들, 또는 상기 하나 또는 그 이상의 저잡음 증폭기들 및 상기 하나 또는 그 이상의 발룬들 또는 인덕터들의 조합을 포함하는, 트랜시버.
  10. 청구항 1 에 있어서,
    각각의 상기 복수의 하향변환 믹서들의 개별 출력에 결합된 복수의 컨버트 및 프로세스 회로부(convert and process circuitry); 및
    상기 복수의 컨버트 및 프로세스 회로부에 결합된 기저대역 프로세서로서, 상기 기저대역 프로세서는 상기 제 1 및 제 2 트랜스컨덕턴스 스테이지들의 교번하는 활성화로부터 수신된 정보에 기반하여 전치왜곡을 상기 전력 증폭기에 적용하도록 구성된, 상기 기저대역 프로세서를 더 포함하는, 트랜시버.
  11. 트랜시버(transceiver)의 제 1 캘리브레이션 단계 동안에, 제 1 트랜스컨덕턴스 스테이지에서 트랜시버의 전력 증폭기로부터의 제 1 출력 전압을 제 1 세트의 전류 신호들로 변환하는 단계; 및
    상기 제 1 캘리브레이션 단계에 중첩하지 않는 상기 트랜시버의 제 2 캘리브레이션 단계 동안에, 제 2 트랜스컨덕턴스 스테이지에서 상기 전력 증폭기로부터의 제 2 출력 전압을 제 2 세트의 전류 신호들로 변환하는 단계를 포함하는, 방법.
  12. 청구항 11 에 있어서, 상기 제 1 및 제 2 캘리브레이션 단계들로부터 수신된 정보에 기반하여 전치왜곡을 상기 전력 증폭기에 적용하는 단계;를 더 포함하는, 방법.
  13. 청구항 11 또는 청구항 12 에 있어서, 상기 제 1 트랜스컨덕턴스 스테이지는 트랜시버 저잡음 증폭기 회로, 발룬, 또는 둘 모두의 조합을 포함하는 회로부에 결합되고, 및 상기 제 2 트랜스컨덕턴스 스테이지는 상기 회로부로부터 분리되는, 방법.
  14. 청구항 11 에 있어서, 상기 제 1 및 제 2 트랜스컨덕턴스 스테이지들 사이의 공유된 복수의 하향변환 믹서들에서 상기 제 1 및 제 2 세트의 전류 신호들을 믹싱하는 단계를 더 포함하는, 방법.
  15. 삭제
KR1020130092099A 2012-08-03 2013-08-02 전력 증폭기 전치왜곡을 위한 캘리브레이션 KR101535584B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/566,034 2012-08-03
US13/566,034 US9595924B2 (en) 2012-08-03 2012-08-03 Calibration for power amplifier predistortion

Publications (2)

Publication Number Publication Date
KR20140018153A KR20140018153A (ko) 2014-02-12
KR101535584B1 true KR101535584B1 (ko) 2015-07-09

Family

ID=48808136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130092099A KR101535584B1 (ko) 2012-08-03 2013-08-02 전력 증폭기 전치왜곡을 위한 캘리브레이션

Country Status (5)

Country Link
US (1) US9595924B2 (ko)
EP (1) EP2693633B1 (ko)
KR (1) KR101535584B1 (ko)
CN (1) CN103580618B (ko)
TW (1) TWI524683B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9219507B2 (en) * 2012-08-13 2015-12-22 Broadcom Corporation Blocker-tolerant wideband noise-canceling receivers
KR102268110B1 (ko) * 2014-08-05 2021-06-22 삼성전자주식회사 데이터를 변조하는 방법 및 장치 및 기록 매체
US9379753B2 (en) * 2014-09-15 2016-06-28 Qualcomm Incorporated On-chip linearity calibration
US9413400B1 (en) * 2015-04-30 2016-08-09 Qualcomm Incorporated Blocker filtering for carrier aggregation receiver
US9525447B1 (en) 2015-09-18 2016-12-20 Broadcom Corporation Radio receiver co-existence
US10374659B2 (en) * 2015-10-12 2019-08-06 Texas Instruments Incorporated Low latency data transfer in a system for wireless power transmission
DE102016110344A1 (de) * 2016-06-03 2017-12-07 Infineon Technologies Ag Rf-empfänger mit eingebauter selbsttestfunktion
US9813085B1 (en) 2016-09-23 2017-11-07 Qualcomm Incorporated Closed loop digital pre-distortion
US10447335B2 (en) * 2017-03-10 2019-10-15 Skyworks Solutions, Inc. Methods for operating radio frequency devices having transmit loopback functionality
EP3605865B1 (en) * 2017-07-11 2023-03-29 Huawei Technologies Co., Ltd. Signal correction method and signal correction system
CN108259404B (zh) * 2018-01-12 2020-01-17 深圳锐越微技术有限公司 基于iq两路不平衡产生的信号校准方法、装置及设备
US11316482B2 (en) * 2020-06-18 2022-04-26 Silicon Laboratories Inc. Radio frequency power amplifier adaptive digital pre-distortion
WO2022183177A1 (en) * 2021-02-25 2022-09-01 Analog Devices, Inc. Local oscillator clock shaping for pre-distortion
US11431379B1 (en) * 2021-03-31 2022-08-30 Teradyne, Inc. Front-end module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001063791A2 (en) * 2000-02-23 2001-08-30 Scientific Generics Limited Transmitter and receiver circuit
US20050157819A1 (en) * 2004-01-19 2005-07-21 Airoha Technology Corp. Receivers gain imbalance calibration circuits and methods thereof
US20120170622A1 (en) * 2011-01-05 2012-07-05 Ly-Gagnon Yann Estimation of intentional phase shift in a calibration apparatus

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4031469A (en) * 1975-09-10 1977-06-21 The Singer Company Receiver gain calibration
US5381108A (en) * 1992-11-16 1995-01-10 Linear Modulation Technology Limited Automatic calibration of the quadrature balance within a cartesian amplifier
US6968167B1 (en) * 1999-10-21 2005-11-22 Broadcom Corporation Adaptive radio transceiver with calibration
US6384681B1 (en) * 2000-01-07 2002-05-07 Spectrian Corporation Swept performance monitor for measuring and correcting RF power amplifier distortion
US6366177B1 (en) 2000-02-02 2002-04-02 Tropian Inc. High-efficiency power modulators
US6657487B2 (en) * 2001-02-05 2003-12-02 Em(Us) Design, Inc Photodetector preamplifier circuit having a rotating input stage
US7027790B2 (en) * 2001-08-10 2006-04-11 Broadcom Corporation Transceiver front-end
US6724331B1 (en) 2001-11-27 2004-04-20 Ellipsis Digital Systems, Inc. Adaptive digital spectral compensation and calibration of analog components and transceiver chains
US6600369B2 (en) * 2001-12-07 2003-07-29 Motorola, Inc. Wideband linear amplifier with predistortion error correction
US7715836B2 (en) * 2002-09-03 2010-05-11 Broadcom Corporation Direct-conversion transceiver enabling digital calibration
US7187916B2 (en) 2003-02-07 2007-03-06 Broadcom Corporation Method and system for measuring receiver mixer IQ mismatch
US7881463B1 (en) 2003-09-26 2011-02-01 Netopia, Inc. Wireless digital subscriber line device having reduced RF interference
US7915954B2 (en) * 2004-01-16 2011-03-29 Qualcomm, Incorporated Amplifier predistortion and autocalibration method and apparatus
KR100519876B1 (ko) 2004-01-30 2005-10-10 삼성전자주식회사 2차 혼변조 왜곡을 제거하기 위한 직접 변환용 믹서 회로및 이를 이용한 직접 변환 송수신기
US7463864B2 (en) * 2004-04-09 2008-12-09 Broadcom Corporation Modified dual band direct conversion architecture that allows extensive digital calibration
US7532679B2 (en) 2004-08-12 2009-05-12 Texas Instruments Incorporated Hybrid polar/cartesian digital modulator
CN100588110C (zh) * 2004-12-16 2010-02-03 Nxp股份有限公司 具有对无线通信设备发射路径的补偿装置的直接转换装置
DE102005006162B3 (de) 2005-02-10 2006-08-17 Infineon Technologies Ag Sende-/Empfangseinrichtung mit einem eine einstellbare Vorverzerrung aufweisenden Polar-Modulator
US7415261B2 (en) 2005-03-31 2008-08-19 Conexant Systems, Inc. Systems and method for a highly linear, low power mixer
US7616929B2 (en) 2005-04-04 2009-11-10 Broadcom Corporation Cross-core calibration in a multi-radio system
GB0516766D0 (en) * 2005-08-16 2005-09-21 Zarlink Semiconductor Ltd Frequency changer and tuner
US8195103B2 (en) * 2006-02-15 2012-06-05 Texas Instruments Incorporated Linearization of a transmit amplifier
US7817747B2 (en) 2006-02-15 2010-10-19 Texas Instruments Incorporated Precise delay alignment between amplitude and phase/frequency modulation paths in a digital polar transmitter
US7627060B2 (en) * 2006-03-21 2009-12-01 Intel Corporation Receiver and method having envelope compensation signal
JP4676383B2 (ja) * 2006-05-31 2011-04-27 ルネサスエレクトロニクス株式会社 送信回路及びそれを用いた移動体通信用送信機
US7620373B2 (en) 2006-06-23 2009-11-17 Sierra Monolithics, Inc. Apparatus and method for calibration of gain and/or phase imbalance and/or DC offset in a communication system
US7840198B2 (en) * 2006-12-06 2010-11-23 Broadcom Corp. Method and system for processing signals in a high performance receive chain
US8224250B2 (en) * 2006-12-06 2012-07-17 Broadcom Corporation Method and system for compensating for estimated distortion in a transmitter by utilizing a digital predistortion scheme with a single feedback mixer
US7783263B2 (en) * 2006-12-14 2010-08-24 Texas Instruments Incorporated Simplified digital predistortion in a time-domain duplexed transceiver
US7565119B2 (en) 2006-12-28 2009-07-21 Intel Corporation Predistortion correction loop-back based on high linearity and low linearity modes
TWI439059B (zh) 2007-01-24 2014-05-21 Marvell World Trade Ltd 使用頻率可轉換阻抗結構之頻率與ｑ-因數可調整濾波器
US7711334B2 (en) 2007-03-23 2010-05-04 Newport Media, Inc. High linearity, low noise figure, front end circuit with fine step gain control
US8073074B2 (en) 2007-08-22 2011-12-06 Texas Instruments Incorporated System and method for power control in a wireless transmitter
US7944298B2 (en) 2007-12-18 2011-05-17 Qualcomm, Incorporated Low noise and low input capacitance differential MDS LNA
KR101433845B1 (ko) * 2008-01-23 2014-08-27 삼성전자주식회사 다중 안테나 무선통신 시스템에서 피드백 경로를 공유하는디지털 선 왜곡 장치 및 방법
US8180304B2 (en) 2008-04-02 2012-05-15 Quantenna Communications, Inc. Efficient power amplifier
JP4866388B2 (ja) * 2008-05-22 2012-02-01 富士通株式会社 歪補償装置および歪補償方法
US8055217B2 (en) 2008-08-05 2011-11-08 Texas Instruments Incorporated Adaptive complex gain predistorter for a transmitter
US7795973B2 (en) * 2008-10-13 2010-09-14 Gigle Networks Ltd. Programmable gain amplifier
US8331883B2 (en) * 2008-10-30 2012-12-11 Apple Inc. Electronic devices with calibrated radio frequency communications circuitry
US8068804B2 (en) * 2008-12-29 2011-11-29 Intel Corporation Receiver local oscillator leakage compensation in the presence of an interferer
US8432211B2 (en) 2009-07-02 2013-04-30 Qualcomm Incorporated Mixer-transconductance interface
US20110051868A1 (en) * 2009-09-01 2011-03-03 Broadcom Corporation Various impedance fm receiver
US8379767B2 (en) * 2009-09-23 2013-02-19 Intel Corporation Methods and systems to compensate IQ imbalance in zero-IF tuners
US8358991B2 (en) * 2009-10-16 2013-01-22 Broadcom Corporation Transconductance enhanced RF front-end
US8355462B2 (en) * 2009-10-29 2013-01-15 Hughes Network Systems, Llc System and method for combined predistortion and interference cancellation in a satellite communications system
TWI472149B (zh) * 2010-03-02 2015-02-01 Marvell World Trade Ltd 雙載波放大器電路和方法
US8699620B1 (en) * 2010-04-16 2014-04-15 Marvell International Ltd. Digital Predistortion for nonlinear RF power amplifiers
US9118285B2 (en) * 2011-03-18 2015-08-25 St-Ericsson Sa Compensation of a transmitter distortion
US9479203B2 (en) * 2011-04-14 2016-10-25 Mediatek Inc. Transceiver capable of IQ mismatch compensation on the fly and method thereof
US9247496B2 (en) * 2011-05-05 2016-01-26 Rf Micro Devices, Inc. Power loop control based envelope tracking
US8594579B2 (en) * 2011-09-06 2013-11-26 Blackberry Limited Wireless communications device with impairment compensation and associated methods
US8792582B2 (en) * 2012-01-27 2014-07-29 Blackberry Limited Mobile wireless communications device having auxiliary receiver to determine transmit impairment and generate transmit impairment compensation signal, and associated methods
US8908746B2 (en) * 2012-02-15 2014-12-09 Blackberry Limited Method and apparatus to use auxiliary receiver to compensate multiple transmitters based upon one of the transmitters
US8848829B2 (en) * 2012-04-24 2014-09-30 Mediatek Singapore Pte. Ltd. Circuit and transmitter for reducing transmitter gain asymmetry variation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001063791A2 (en) * 2000-02-23 2001-08-30 Scientific Generics Limited Transmitter and receiver circuit
US20050157819A1 (en) * 2004-01-19 2005-07-21 Airoha Technology Corp. Receivers gain imbalance calibration circuits and methods thereof
US20120170622A1 (en) * 2011-01-05 2012-07-05 Ly-Gagnon Yann Estimation of intentional phase shift in a calibration apparatus

Also Published As

Publication number Publication date
EP2693633B1 (en) 2021-09-08
CN103580618B (zh) 2017-04-12
CN103580618A (zh) 2014-02-12
TWI524683B (zh) 2016-03-01
EP2693633A1 (en) 2014-02-05
US9595924B2 (en) 2017-03-14
TW201412037A (zh) 2014-03-16
US20140036973A1 (en) 2014-02-06
KR20140018153A (ko) 2014-02-12

Similar Documents

Publication Publication Date Title
KR101535584B1 (ko) 전력 증폭기 전치왜곡을 위한 캘리브레이션
JP5337249B2 (ja) 送信装置における雑音を抑圧するための技術
US9025709B2 (en) Receiver front-end circuit, communication unit and method therefor
US8750437B1 (en) Radio-frequency apparatus with programmable performance and associated methods
US8520785B2 (en) Multimode receiver with a translational loop for input matching
US8868007B2 (en) DC offset cancellation
US8023591B2 (en) Method and system for a shared GM-stage between in-phase and quadrature channels
US8588726B2 (en) Low noise mixer
US9154170B2 (en) TIA-to-ADC interface with low-noise and a wide-range of passive gain control
EP3342051B1 (en) Low noise amplifier and notch filter
KR20130047646A (ko) 이중 모드 근거리 네트워크 트랜시버 및 그것과 함께 사용하기 위한 방법들
US8081947B2 (en) Method and system for configurable active/passive mixer and shared GM stage
Han et al. I/Q balance-enhanced wideband receiver front-end for 2G/3G/4G/5G NR cellular applications
JP5732373B2 (ja) 高周波信号処理装置および無線通信システム
GB2438082A (en) Active and passive dual local oscillator mixers comprising triple gate mixer circuits or exclusive NOR switch (XNOR-SW) circuits.
TW202032956A (zh) 接收機、發射機及其校正電路
US20110237212A1 (en) Radio receiving circuit
TW201404052A (zh) 具有補償直流偏移之直接轉換收發器與其操作方法
US8761696B2 (en) Highly linear and very low-noise down-conversion mixer for extracting weak signals in the presence of very strong unwanted signals
US8626105B2 (en) Mixer-amplifier for an RF receive chain
He et al. A saw-less direct conversion long term evolution receiver with 25% duty-cycle LO in 130 nm CMOS technology

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee