KR101531559B1 - Amplifier and filter having cutoff frequency controlled logarithmically according to dgital code - Google Patents
Amplifier and filter having cutoff frequency controlled logarithmically according to dgital code Download PDFInfo
- Publication number
- KR101531559B1 KR101531559B1 KR1020140115455A KR20140115455A KR101531559B1 KR 101531559 B1 KR101531559 B1 KR 101531559B1 KR 1020140115455 A KR1020140115455 A KR 1020140115455A KR 20140115455 A KR20140115455 A KR 20140115455A KR 101531559 B1 KR101531559 B1 KR 101531559B1
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- switch
- segments
- frequency
- code
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0405—Non-linear filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Networks Using Active Elements (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
본 발명은 증폭기 및 필터의 차단 주파수에 대한 것으로, 증폭 회로는, 연산 증폭기와, 상기 연산 증폭기의 차단주파수 특성을 지수적으로 변경시키는 피드백 가변 커패시터를 포함한다.The present invention relates to a cutoff frequency of an amplifier and a filter, wherein the amplifier circuit includes an operational amplifier and a feedback variable capacitor which exponentially changes the cut-off frequency characteristic of the operational amplifier.
Description
본 발명은 아날로그 신호를 증폭하기 위한 아날로그 증폭기 및 아날로그 필터에 관한 것이며, 특히 차단주파수가 디지털 제어코드에 따라 지수적으로 제어되는 증폭기와 필터에 관한 것이다.The present invention relates to analog amplifiers and analog filters for amplifying analog signals, and more particularly to amplifiers and filters whose cutoff frequency is exponentially controlled according to a digital control code.
도 1은 일반적인 아날로그 필터 구조를 도시하고 있다. 상기 도 1을 참고하면, 아날로그 필터 구조는 1차 이상의 다수 필터 단(100)이 결합되어 구성된다. 그리고 상기 하이패스 피드백단(110)은 제1증폭단과 제 n-1 증폭단 사이에 연결되며, DC 성분에 포함된 잡음을 제거하고 또한 DC 오프셋을 제거한다.Figure 1 shows a typical analog filter structure. Referring to FIG. 1, the analog filter structure includes a plurality of
여기서, 각 필터단(100)은 연산 증폭기와 가변 저항 및 가변 커패시터 등으로 구성되며 상기 가변 저항 및 상기 가변 커패시터에 의해 이득 및 차단주파수가 제어된다. 즉, 각 필터단(100)의 이득은 입력 저항과 피드백 저항의 비로 결정되고, 차단 주파수는 피드백 저항과 피드백 커패시터의 곱에 반비례한다.Each
한편, 각 필터단(100)의 상기 가변 저항은 단락 스위치들과 다수의 저항들이 조합된 2개 이상의 세그먼트로 구성될 수 있으며, 상기 단락 스위치는 디지털 코드로 제어된다. 디지털로 제어되는 저항 직렬연결은 2R, 4R, 8R, 16R,..., 2nR(n은 정수임) 등으로 증가되는 이진 구조를 지니며, 전체 저항값은 디지털 코드에 선형적으로 비례한다. 그리고, 가변 저항들의 저항값은 디지털 코드 K에 선형적으로 변하며 차단주파수는 저항값의 역수에 비례한다.Meanwhile, the variable resistor of each
또는, 차단주파수를 가변적으로 변경하기 위하여 단락 스위치와 커패시터가 조합된 2개 이상의 커패시터 세그먼트로 구성되며, 상기 단락 스위치는 디지털 코드로 제어될 수도 있다. 예를 들어, 디지털로 제어되는 커패시터 병렬 연결은 2C, 4C, 8C, 16C ... 등으로 증가되는 이진 구조를 지니며, 이 커패시터에 의하여 커패시터 값 전체는 디지털 코드에 선형적으로 비례한다. 가변 커패시터들의 전체 용량 값은 디지털 코드 K에 선형적으로 변하며 차단주파수는 커패시터 값의 역수에 비례한다.Or two or more capacitor segments in which a short-circuiting switch and a capacitor are combined to variably change the cut-off frequency, and the short-circuiting switch may be controlled by a digital code. For example, a digitally controlled capacitor parallel connection has a binary structure that is incremented by 2C, 4C, 8C, 16C, ..., which causes the entire capacitor value to be linearly proportional to the digital code. The total capacitance value of the variable capacitors linearly changes to digital code K and the cutoff frequency is proportional to the reciprocal of the capacitor value.
일반적으로 주파수 도메인에서 주파수 축을 로그 스케일로 나타내며, 이득을 나타내는 dB 단위도 로그 스케일 값이다. 따라서, 디지털코드 K에 따라 선형적으로 변화하는 가변 저항 혹은 커패시터 용량은 로그 도메인에서 비선형적인 특성을 지니며 이는 효율성을 떨어뜨린다.Generally, the frequency axis is represented by the logarithmic scale in the frequency domain, and the unit of dB representing the gain is also the logarithmic scale value. Thus, the variable resistance or capacitor capacity, which varies linearly with the digital code K, is non-linear in the log domain, which reduces efficiency.
즉, 디지털 코드 K 값이 작을수록, 가변 저항값 혹은 커패시터 용량 값이 로그 스케일에서 빠르게 변화하는 반면, 디지털 코드 K 값이 클수록 가변 저항값 혹은 커패시터 용량 값이 로그 스케일에서 느리게 변화한다. 이는 효율성 저하뿐 아니라, 도 2과 같이 높은 주파수 대역에서 구동할 시 가변저항 혹은 커패시터 용량의 정밀도를 저하시켜 제어가 불가능한 구간들을 발생시킨다.That is, the smaller the digital code K value, the faster the variable resistance value or the capacitor capacitance value changes on the log scale, while the larger the digital code K value, the slower the variable resistance value or the capacitor capacitance value changes on the log scale. This leads not only to a decrease in efficiency but also to a period in which control can not be performed due to a decrease in the precision of the variable resistor or the capacitor capacitance when driving in a high frequency band as shown in FIG.
도 2는 종래기술에 따른 주파수와 이득의 관계를 나타낸 그래프이다. 디지털 코드 K가 커질수록 가변저항 혹은 커패시터 용량 값이 로그스케일에서 느리게 변화하고 반대로 디지털 코드 K가 작아질수록 가변저항 혹은 커패시터 용량이 로그스케일에서 빠르게 변화하여, 차단주파수를 제어할 수 없는 구간이 발생한다.2 is a graph showing a relation between frequency and gain according to the prior art. As the digital code K increases, the variable resistance or the capacitance value of the capacitor slowly changes in the log scale. On the other hand, as the digital code K becomes smaller, the variable resistance or the capacitance of the capacitor rapidly changes on the log scale, do.
또한, 각 변화 구간별 양자화 오류로 인해, 각 디지털 코드별 주파수 변화폭을 측정할 시, 도 3과 같이 변화폭이 들쭉날쭉하여, 실제로 주파수 축을 로그스케일이 아닌 선형적으로 보더라도 제어하지 못하는 구간이 발생한다. 도 3은 종래기술에 따른 디지털 제어코드와 주파수의 관계를 나타낸 그래프이다. 따라서, 디지털 코드에 따라 차단주파수를 지수적으로 간편하게 제어되는 필터 및 증폭기가 필요하다.Also, when measuring the frequency variation width of each digital code due to the quantization error of each variation period, the variation width is jagged as shown in FIG. 3, and the frequency axis can not be controlled even when viewed linearly rather than logarithmically. 3 is a graph showing a relationship between a digital control code and a frequency according to the related art. Therefore, there is a need for filters and amplifiers that are exponentially simple to control the cutoff frequency according to the digital code.
본 발명의 일 실시 예는 가변 차단주파수 필터의 차단주파수를 사용 빈도가 높은 고주파 대역에서도 정밀하게 정의할 수 있는 가변 차단주파수 필터 회로를 제공한다.An embodiment of the present invention provides a variable cut-off frequency filter circuit which can precisely define a cut-off frequency of a variable cut-off frequency filter even in a high frequency band where the frequency of use is high.
본 발명의 다른 실시 예는 차단주파수의 로그값을 처리하는데 익숙한 사용자에게 직관적으로 이해되기에 용이한 아날로그 회로를 제공한다.Another embodiment of the present invention provides an analog circuit that is intuitively easy to understand for a user who is familiar with handling the logarithm of the cutoff frequency.
본 발명의 또 다른 실시 예는 제어 코드가 증가함에 따라 합성 정전용량 (커패시턴스) 값이 지수함수적으로 증가하는 가변 커패시터 회로를 제공한다.Another embodiment of the present invention provides a variable capacitor circuit in which the resultant capacitance (capacitance) value exponentially increases as the control code increases.
본 발명의 실시 예에 따른 증폭 회로는, 연산 증폭기와, 상기 연산 증폭기의 차단주파수 특성을 지수적으로 변경시키는 피드백 가변 커패시터를 포함한다.An amplifier circuit according to an embodiment of the present invention includes an operational amplifier and a feedback variable capacitor that exponentially changes the cut-off frequency characteristic of the operational amplifier.
상술한 바와 같이, 본 발명은 가변 차단주파수 필터의 차단주파수를 사용 빈도가 높은 고주파 대역에서도 정밀하게 정의할 수 있는 가변 커패시터 및 가변 차단주파수 필터 회로를 제공한다. 또한, 본 발명은 차단주파수의 로그값을 처리하는데 익숙한 사용자에게 직관적으로 이해되기에 용이한 아날로그 회로를 제공한다.As described above, the present invention provides a variable capacitor and a variable cut-off frequency filter circuit which can precisely define the cut-off frequency of the variable cut-off frequency filter even in a high frequency band where the frequency is frequently used. The present invention also provides an analog circuit that is intuitively easy to understand for a user who is familiar with handling the logarithm of the cutoff frequency.
이에 따라 본 발명은 기존의 바이너리 가변 커패시터에서 근사값을 구하기 위해 사용하는 복잡한 논리회로가 생략되어, 디지털 제어부가 간단해지고 이는 전체회로면적을 줄여 회로 단가를 낮추며, 디지털 논리회로에서 발생하는 잡음을 현저히 줄여 증폭기 성능을 증가시키는 이점이 있다.Accordingly, the present invention eliminates a complicated logic circuit used to obtain an approximate value in a conventional binary variable capacitor, and the digital control unit is simplified, which reduces the total circuit area to lower the circuit cost and significantly reduces the noise generated in the digital logic circuit This has the advantage of increasing amplifier performance.
도 1은 일반적 아날로그 필터 구조를 도시한다.
도 2는 종래기술에 따른 주파수와 이득의 관계를 나타낸 그래프이다.
도 3은 종래기술에 따른 디지털 제어코드와 주파수의 관계를 나타낸 그래프이다.
도 4는 본 발명에 따른 가변 커패시터를 사용하는 증폭기의 일 예를 도시하는 회로도이다.
도 5는 본 발명의 실시 예에 따른 가변 커패시터를 도시하는 회로도이다.
도 6은 본 발명의 실시 예에 따른 주파수, 이득 그리고 디지털 제어코드 K에 따른 그래프를 도시한다.Figure 1 shows a general analog filter architecture.
2 is a graph showing a relation between frequency and gain according to the prior art.
3 is a graph showing a relationship between a digital control code and a frequency according to the related art.
4 is a circuit diagram showing an example of an amplifier using a variable capacitor according to the present invention.
5 is a circuit diagram showing a variable capacitor according to an embodiment of the present invention.
6 shows a graph according to frequency, gain and digital control code K according to an embodiment of the present invention.
이하 첨부된 도면을 참고하여 본 발명의 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
Hereinafter, the operation principle of the present invention will be described in detail with reference to the accompanying drawings. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. The following terms are defined in consideration of the functions of the present invention, and these may be changed according to the intention of the user, the operator, or the like. Therefore, the definition should be based on the contents throughout this specification.
이하, 본 발명은 디지털 제어코드에 따라 지수적으로 제어되는 차단주파수를 특성을 갖는 증폭기 및 필터를 구현하기 장치 및 방법에 관해 설명하기로 한다.
Hereinafter, the present invention will be described in terms of an apparatus and a method for implementing an amplifier and a filter having a cutoff frequency characteristic controlled exponentially according to a digital control code.
도 4는 본 발명에 따른 가변 커패시터를 사용하는 증폭기의 일 예를 도시하는 회로도이다.4 is a circuit diagram showing an example of an amplifier using a variable capacitor according to the present invention.
상기 도 4를 참고하면, 증폭기(400)는 가변 커패시터(410)의 용량 값을 변경하여 차단주파수를 변화시킬 수 있다. 또는 다른 구현에 따라서, 가변 저항(420,430)의 저항값을 변경하여 이득 값 및 차단주파수를 변화시킬 수 있다.Referring to FIG. 4, the
상기 증폭기의 직류에서 이득 값 및 차단주파수의 값은 하기 <수학식 1>에 정의된다. The value of the gain and the cut-off frequency in the direct current of the amplifier is defined by Equation (1) below.
여기서, Ra는 입력 가변 저항(430)값이고, Rb는 피드백 가변 저항(420)값이며, C는 피드백 가변 커패시터(410)이다.Where R a is the
본 발명에서, 일정한 이득 값 하에서 차단주파수를 로그 스케일 상에서 선형적으로 (linear in dB) 변화시키기 위하여 다음의 과정이 필요하다. 원하는 차단주파수 값을 갖도록 하는 피드백 커패시터(410)의 이상적 커패시터 용량 값을 계산하고, 피드백 커패시터(410)가 가질 수 있는 값 중 이상적 커패시터 용량 값에 가까운 값을 연산하여 C로 설정한다. 상세한 가변 커패시터의 구조는 하기 도 5에서 설명하기로 한다.In the present invention, the following procedure is required to change the cutoff frequency linearly in the logarithmic scale under a certain gain value. The ideal capacitor capacity value of the
한편, 이득 값을 일정하게 유지하도록 하는 입력 가변 저항(430)의 이상적 저항값을 계산하고, 입력 가변 저항(430)이 가질 수 있는 값 중 이상적 저항값에 가장 값을 연산하여 Ra로 설정한다.
Meanwhile, the ideal resistance value of the
도 5는 본 발명의 실시 예에 따른 지수적으로 제어되는 가변 커패시터를 도시하고 있다.5 shows an exponentially controlled variable capacitor according to an embodiment of the present invention.
상기 도 5를 참고하면, 가변 커패시터는 내부에 복수의 커패시터 세그먼트들을 포함하고, 병렬로 연결된 커패시터 세그먼트들의 연결 상태를 제어하는 스위치들을 포함한다.Referring to FIG. 5, the variable capacitor includes a plurality of capacitor segments therein, and includes switches for controlling the connection state of the capacitor segments connected in parallel.
3비트 제어코드(b0b1b2)에 의해 결정되는 가변 커패시터를 예를 들면, 단위 커패시터(C)만 존재하는 제1커패시터 세그먼트, 0.414C배의 커패시터와 제1스위치로 구성된 제2커패시터 세그먼트, 단위 커패시터와 제2스위치로 구성된 제3커패시터 세그먼트, 0.414C배의 커패시터와 제3스위치로 구성된 제4커패시터 세그먼트, 3C배의 커패시터와 제4스위치로 구성된 제5커패시터 세그먼트, 1.242C배의 커패시터와 제5스위치로 구성된 제6커패시터 세그먼트, 3C배의 커패시터와 제6스위치로 구성된 제7커패시터 세그먼트, 그리고 1.242C배의 커패시터와 제7스위치로 구성된 제8커패시터 세그먼트가 병렬로 연결된 가변 커패시터를 구성한다.The variable capacitor determined by the 3-bit control code b0b1b2 may be, for example, a first capacitor segment in which only the unit capacitor C exists, a second capacitor segment composed of the capacitor 0.414C times and the first switch, A third capacitor segment consisting of a second switch, a fourth capacitor segment consisting of a capacitor of 0.414C times and a third switch, a fifth capacitor segment consisting of a capacitor of 3C times and a fourth switch, a capacitor of 1.242C times, A seventh capacitor segment consisting of a capacitor 3C times and a sixth switch, and an eighth capacitor segment consisting of a capacitor of 1.242C times and a seventh switch are connected in parallel to constitute a variable capacitor.
여기서, 제1스위치는 3비트의 디지털 코드 중 첫 번째 비트(b0)에 의해 닫히고, 상기 제2스위치는 3비트의 디지털 코드 중 두 번째 비트(b1)에 의해 닫히고, 상기 제4스위치는 3비트의 디지털 코드 중 세 번째 비트(b2)에 의해 닫힌다, 그리고, 제3스위치는 디지털 코드 중 첫 번째 비트(b0)와 두 번째 비트(b1)의 AND 연산 결과에 의해 닫히고, 제5스위치는 디지털 코드 중 첫 번째 비트(b1)와 세 번째 비트(b2)의 AND 연산 결과에 의해 닫히고, 그리고 제6스위치는 디지털 코드 중 두 번째 비트(b1)와 세 번째 비트(b2)의 AND 연산 결과에 의해 닫히고, 제7스위치는 디지털 코드 중 첫 번째(b0), 두 번째 비트(b1) 그리고 세 번째 비트(b2)의 AND 연산 결과에 의해 닫힌다.Wherein the first switch is closed by a first bit (b0) of a 3-bit digital code, the second switch is closed by a second bit (b1) of a 3-bit digital code, And the third switch is closed by the AND operation result of the first bit b0 and the second bit b1 of the digital code and the fifth switch is closed by the digital code And the sixth switch is closed by the AND operation result of the second bit b1 and the third bit b2 of the digital code, and the sixth switch is closed by the AND operation result of the third bit b1 and the third bit b2 of the digital code , The seventh switch is closed by the AND operation result of the first (b0), the second bit (b1) and the third bit (b2) of the digital code.
일반적인 경우에, 디지털 코드 k에 대하여, 합성 커패시턴스 용량은 하기 <수학식 2>와 일반화할 수 있다.In a general case, for a digital code k, the composite capacitance capacitance can be generalized by Equation (2) below.
여기서, C0는 디지털 코드가 0인 경우의 단위 커패시터 용량이고, N는 디지털 코드를 나타내는 비트 수이고, Z는 두 개의 디지털 코드 사이 커패시터 용량 차이를 결정하는 압축상수이다. 예를 들어, 압축상수 Z는, 제1디지털 코드값일 때의 커패시터 용량과 제2디지털 코드값일 때의 커패시터 용량 간 차이를 
Where C 0 is the unit capacitor capacitance when the digital code is zero, N is the number of bits representing the digital code, and Z is a compression constant that determines the capacitance difference between the two digital codes. For example, the compression constant Z can be calculated by dividing the difference between the capacitance of the first digital code value and the capacitance of the second digital code
본 발명의 실시 예에는 N = 3 이고, Z = 4로 설정한다.In the embodiment of the present invention, N = 3 and Z = 4 are set.
디지털 코드 입력이 0인 경우(b2b1b0=000)에는 기본적으로 연결되어 있는 상단의 단위 커패시터만 연결되어 합성 커패시터 용량은 C가 된다. 이때 제1스위치 내지 제7스위치는 모두 off 상태이다.When the digital code input is 0 (b2b1b0 = 000), only the upper unit capacitor connected at the base is connected and the capacitance of the combined capacitor is C. At this time, the first to seventh switches are all off.
디지털 코드가 1인 경우(b2b1b0=001)에는 스위치 b0를 통해 연결되어 합성 커패시터 용량은 1.414C(=C+0.414C)가 된다. 이때, 제1스위치만 온(on) 상태가 되고 나머지 스위치는 모두 오프(off) 상태가 된다.When the digital code is 1 (b2b1b0 = 001), the composite capacitor capacity is connected through the switch b0 to be 1.414C (= C + 0.414C). At this time, only the first switch is turned on and all the remaining switches are turned off.
디지털 코드가 2인 경우(b2b1b0=010)에는 스위치 b1이 켜져서 합성 커패시터 용량은 2C(=C+C)가 된다. 이때, 제2스위치만 온(on) 되고 나머지 스위치들은 모두 오프(off)된다.When the digital code is 2 (b2b1b0 = 010), the switch b1 is turned on so that the composite capacitor capacity becomes 2C (= C + C). At this time, only the second switch is turned on and all the remaining switches are turned off.
디지털 코드가 3인 경우(b2b1b0=011)에는 스위치 b0, b1이 모두 켜져서 합성 커패시터 용량은 2.828C(=C+0.414C+C+0.414C)가 된다. 이때 제1스위치, 제2스위치, 그리고 제3스위치가 온(on)되고 제4내지 제7스위치는 오프(off) 된다. 상기 제3스위치는 첫 번째 비트(b0)와 두 번째 비트(b1)의 AND 연산 결과로 스위칭된다. 예를 들어, b0 및 b1이 모두 1일 때만 .When the digital code is 3 (b2b1b0 = 011), the switches b0 and b1 are all turned on, and the resultant capacitor capacity is 2.828C (= C + 0.414C + C + 0.414C). At this time, the first switch, the second switch, and the third switch are turned on and the fourth to seventh switches are turned off. The third switch is switched to the AND operation result of the first bit b0 and the second bit b1. For example, only when b0 and b1 are both 1.
디지털 코드가 4인 경우(b2b1b0=100)에는 스위치 b2가 켜져서 합성 커패시터 용량은 4C(=C+3C)가 된다. 이때, 제4스위치만 온(on)되고 나머지 스위치들은 오프(off) 된다.When the digital code is 4 (b2b1b0 = 100), the switch b2 is turned on so that the composite capacitor capacity becomes 4C (= C + 3C). At this time, only the fourth switch is turned on and the remaining switches are turned off.
디지털 코드가 5인 경우(b2b1b0=101)에는 b0와 b2가 켜져서 5.656C(=C+0.414C+3C+1.242C)가 된다. 이때, 제1스위치 및 제4스위치만 온(on)되고 나머지 스위치는 오프(off) 된다.When the digital code is 5 (b2b1b0 = 101), b0 and b2 are turned on, resulting in 5.656C (= C + 0.414C + 3C + 1.242C). At this time, only the first switch and the fourth switch are turned on and the remaining switches are turned off.
디지털 코드가 6인 경우(b2b1b0=110)에는 b1, b2가 켜져서 8C(=C+C+3C+3C)가 된다. 이때, 제2스위치, 제4스위치 그리고 제6스위치가 온(on)되고 나머지 스위치는 오프(off) 된다. 상기 제6스위치는 두 번째 비트(b1)와 세 번째 비트(b2)의 AND 연산 결과로 스위칭된다. 예를 들어, b1 및 b2가 모두 1일 때만 .When the digital code is 6 (b2b1b0 = 110), b1 and b2 turn on and become 8C (= C + C + 3C + 3C). At this time, the second switch, the fourth switch and the sixth switch are turned on and the remaining switches are turned off. The sixth switch is switched to the AND operation result of the second bit b1 and the third bit b2. For example, only when b1 and b2 are both 1.
디지털 코드가 7(b2b1b0=111)인 경우에는 모두 다 켜져서 합성 커패시터 용량이 11.314C(=C+0.414C+C+0.414C+3C+1.242C+3C+1.242C)가 된다. 이때 제1스위치 내지 제7스위치가 모두 . 여기서, 제7스위치는 첫 번째 비트(b0) 두번째 비트(b1)와 세 번째 비트(b2)의 AND 연산 결과로 스위칭된다. 예를 들어, b0, b1 및 b2가 모두 1일 때만 .When the digital code is 7 (b2b1b0 = 111), all of them are turned on so that the composite capacitor capacity becomes 11.314C (= C + 0.414C + C + 0.414C + 3C + 1.242C + 3C + 1.242C). At this time, the first to seventh switches are all turned on. Here, the seventh switch is switched to the AND operation result of the first bit b0, the second bit b1 and the third bit b2. For example, only when b0, b1, and b2 are all 1s.
이를 일반식으로 나타내면 k = 4×b2 + 2×b1 + b0 인 경우 합성 커패시터 용량을 테일러 급수로 전개하고 b2, b1, b0가 모두 1 아니면 0이라는 점에 착안하여, b2N = b2, b1N = b1, b0N = b0 임을 대입하면, 하기 <수학식 3>으로 표현된다.And it represents by the formula k = 4 × case of b2 + 2 × b1 + b0 deploy the composite capacitance as a Taylor series, and paying attention to the fact that b2, b1, b0 is 1 or 0 for both, b2 N = b2, b1 N = b1, b0 N = b0, the following equation (3) is obtained.
상기 <수학식 2>와 같이, 커패시터 뱅크가 지수적으로 증가하면, 커패시터 뱅크 용량의 제곱근의 역수도 또한 지수적인 특성을 지닌다. 따라서, 로그 스케일에 선형적이기 위해서는 커패시터 뱅크가 디지털 코드에 따라 지수적으로 증가 또는 감소하는 구조가 된다.
If the capacitor bank exponentially increases as shown in Equation (2), the reciprocal of the square root of the capacitance of the capacitor bank also has exponential characteristics. Therefore, in order to be linear in the logarithmic scale, the structure of the capacitor bank exponentially increases or decreases according to the digital code.
본 발명에서, 디지털 제어코드 비트 수를 3비트로 예를 들어 설명하였지만, 디지털 제어코드 비트 수를 N비트로 확장할 수 있다.
In the present invention, although the number of bits of the digital control code is 3 bits, the number of bits of the digital control code can be extended to N bits.
도 6은 본 발명의 실시 예에 따른 주파수, 이득 그리고 디지털 제어코드 K에 따른 그래프를 나타내고 있다.FIG. 6 is a graph illustrating frequency, gain, and digital control code K according to an embodiment of the present invention.
상기 도 6을 참고하면, 디지털 제어코드 K에 따라 차단주파수와 이득을 지수적으로 제어함으로써, 로그 스케일에서 일정한 간격을 유지함으로 볼 수 있다. 이는 시스템의 효율성을 높일 뿐 아니라, 차단주파수의 정밀한 제어를 가능하게 함으로서 필터 성능을 향상시킨다.
Referring to FIG. 6, the cutoff frequency and the gain can be exponentially controlled according to the digital control code K, thereby maintaining a constant interval on the log scale. This not only enhances the efficiency of the system, but also improves filter performance by enabling precise control of the cut-off frequency.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.While the present invention has been described in connection with what is presently considered to be the most practical and preferred embodiment, it is to be understood that the invention is not limited to the disclosed embodiments, but is capable of various modifications within the scope of the invention. Therefore, the scope of the present invention should not be limited by the illustrated embodiments, but should be determined by the scope of the appended claims and equivalents thereof.
Claims (7)
연산 증폭기(operational amplifier)와,
상기 연산 증폭기의 차단 주파수를 제어하는 피드백(feedback) 가변 커패시터를 포함하며,
상기 피드백 가변 커패시터는,
병렬로 배치된 다수의 커패시터 세그먼트(segment)들과,
상기 다수의 커패시터 세그먼트들 각각의 연결 상태들을 제어하는 다수의 스위치(switch) 세그먼트들을 포함하며,
상기 피드백 가변 커패시터는, 상기 연결 상태들에 기초하여 후보 커패시턴스들 중 하나를 제공하며,
상기 후보 커패시턴스들은, 지수(exponential) 분포를 가지는 것을 특징으로 하는 증폭 회로.
In the amplifying circuit,
An operational amplifier,
And a feedback variable capacitor for controlling a cut-off frequency of the operational amplifier,
The feedback variable capacitor comprises:
A plurality of capacitor segments disposed in parallel,
A plurality of switch segments for controlling connection states of each of the plurality of capacitor segments,
The feedback variable capacitor providing one of the candidate capacitances based on the connection states,
Wherein the candidate capacitances have an exponential distribution.
상기 후보 커패시턴스들은, 크기의 순서로 배열하면, 등비 수열을 구성하는 것을 특징으로 하는 증폭 회로.
The method according to claim 1,
Wherein the candidate capacitors constitute an equal ratio sequence by arranging the candidate capacitors in order of magnitude.
상기 후보 커페시턴스들 중 적어도 하나는, 상기 다수의 커패시터 세그먼트들 중 적어도 두개의 커패시터 세그먼트들의 조합에 의해 제공되는 것을 특징으로 하는 증폭 회로.
The method according to claim 1,
Wherein at least one of the candidate capacitances is provided by a combination of at least two of the plurality of capacitor segments.
상기 연결 상태들은, 제어 코드에 의해 제어되는 것을 특징으로 하는 증폭 회로.
The method according to claim 1,
And the connection states are controlled by a control code.
상기 피드백 가변 커패시터의 커패시턴스는, 상기 제어 코드가 선형적으로 증가함에 따라, 로그 스케일에서 선형적으로 증가하는 것을 특징으로 하는 증폭 회로.
5. The method of claim 4,
Wherein the capacitance of the feedback variable capacitor increases linearly in the logarithmic scale as the control code linearly increases.
상기 다수의 스위치 세그먼트들 중 일부는, 상기 제어 코드에 의해 직접 제어되고,
상기 다수의 스위치 세그먼트들 중 나머지는, 상기 제어 코드의 적어도 두 비트들 간 적어도 하나의 논리 연산에 기초하여 제어되는 것을 특징으로 하는 증폭 회로.
5. The method of claim 4,
Wherein some of the plurality of switch segments are directly controlled by the control code,
And the remainder of the plurality of switch segments is controlled based on at least one logical operation between at least two bits of the control code.
상기 피드백 가변 커패시터는,
제1커패시터 세그먼트와,
다수의 제2커패시터 세그먼트들을 포함하며,
상기 다수의 스위치 세그먼트들 각각은 상기 다수의 제2커패시터 세그먼트들 각각을 연결하기 위해 스위치되는 것을 특징으로 하는 증폭 회로.The method according to claim 1,
The feedback variable capacitor comprises:
A first capacitor segment,
A plurality of second capacitor segments,
Wherein each of the plurality of switch segments is switched to couple each of the plurality of second capacitor segments.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140115455A KR101531559B1 (en) | 2014-09-01 | 2014-09-01 | Amplifier and filter having cutoff frequency controlled logarithmically according to dgital code |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140115455A KR101531559B1 (en) | 2014-09-01 | 2014-09-01 | Amplifier and filter having cutoff frequency controlled logarithmically according to dgital code |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20120047612A Division KR101477699B1 (en) | 2012-05-04 | 2012-05-04 | Amplifier and filter having cutoff frequency controlled logarithmically according to dgital code |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140116366A KR20140116366A (en) | 2014-10-02 |
| KR101531559B1 true KR101531559B1 (en) | 2015-06-25 |
Family
ID=51990279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140115455A KR101531559B1 (en) | 2014-09-01 | 2014-09-01 | Amplifier and filter having cutoff frequency controlled logarithmically according to dgital code |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101531559B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030026828A (en) * | 2001-09-27 | 2003-04-03 | 가부시끼가이샤 도시바 | Variable gain amplifier |
| KR20120011002A (en) * | 2011-12-23 | 2012-02-06 | 삼성전자주식회사 | The variable gain amplifier and the variable cutoff frequency filter which use linear-in-db programable resistors method thereof |
-
2014
- 2014-09-01 KR KR1020140115455A patent/KR101531559B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030026828A (en) * | 2001-09-27 | 2003-04-03 | 가부시끼가이샤 도시바 | Variable gain amplifier |
| KR20120011002A (en) * | 2011-12-23 | 2012-02-06 | 삼성전자주식회사 | The variable gain amplifier and the variable cutoff frequency filter which use linear-in-db programable resistors method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140116366A (en) | 2014-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101477699B1 (en) | Amplifier and filter having cutoff frequency controlled logarithmically according to dgital code | |
| KR101873298B1 (en) | Amplifier and filter having variable gain and cutoff frequency controlled logarithmically according to dgital code | |
| JP5960137B2 (en) | Variable resistor whose resistance value is changed in proportion, variable gain amplifier and variable cutoff frequency filter using the same | |
| JPH11261764A (en) | Variable gain amplifier | |
| EP2241006B1 (en) | Improved filter for switched mode power supply | |
| EP2197109A1 (en) | Integrated programmable gain amplifier circuit and system including said circuit | |
| CN102217192B (en) | Variable gain amplifier | |
| US9583241B1 (en) | Programmable impedance | |
| US20110043279A1 (en) | Electronic volume circuit | |
| US20200083900A1 (en) | Methods and circuits for suppressing quantization noise in digital-to-analog converters | |
| KR101624136B1 (en) | The variable gain amplifier and the variable cutoff frequency filter which use linear-in-db programable resistors method thereof | |
| KR101531559B1 (en) | Amplifier and filter having cutoff frequency controlled logarithmically according to dgital code | |
| US9692420B2 (en) | Programmable circuit components with recursive architecture | |
| US20180145633A1 (en) | Distributed pole-zero compensation for an amplifier | |
| JP6755467B2 (en) | Switching circuits and electronic circuits of electronic circuits provided with amplification means | |
| CN113078923B (en) | Signal transmission network, chip and signal processing device | |
| CN216531255U (en) | Adjustable gain control circuit | |
| CN116306432B (en) | Sampling circuit | |
| CN116582092B (en) | Gain adjustment amplifier | |
| US20180013406A1 (en) | Wide range programmable resistor for discrete logarithmic control, and tuning circuit for variable gain active filter using same | |
| JP4328861B2 (en) | Active filter | |
| JP2008193205A (en) | Electronic volume circuit | |
| JP3232856B2 (en) | Analog filter | |
| JP5584097B2 (en) | Mute circuit | |
| JP2011055147A (en) | Programmable gain amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180530 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190530 Year of fee payment: 5 |