KR101522201B1 - 주파수 오차가 보정된 프레임 동기를 획득하기 위한 장치 및 방법 - Google Patents

Abstract

본 발명은 주파수 오차가 보정된 프레임 동기를 획득하기 위한 장치 및 방법을 제공한다. 이를 위해 본 발명은 부분 상관 결과의 합을 N-포인트 FFT(Fast Fourier Transform)의 입력으로 제공하여, 각각의 부분 상관 결과의 합이 가지고 있는 주파수 성분을 분석한다. 그리고 각 부분 상관 결과의 합들 중 유효값이 가지는 주파수 성분으로부터 주파수 오차값을 측정한다. 그리고 측정된 주파수 오차값에 따라 주파수 오차를 보정하고, 상기 유효값에 대응되는 블록의 시점을 기준으로 프레임 동기화를 수행하여, 주파수 오차가 보정된 프레임 동기화가 수행될 수 있도록 한다. 따라서 본 발명은 주파수 오차가 존재하더라도 낮은 SNR 환경에서도 용이하게 프레임 동기를 수행할 수 있다는 효과가 있다.

Description

주파수 오차가 보정된 프레임 동기를 획득하기 위한 장치 및 방법{A APPARATUS AND METHOD FOR ACQUIRING FRAME SYNCHRONIZATION WHICHIS CORRECTED FREQUENCY ERROR}

본 발명은 대역 확산 방식을 사용하는 무선 네트워크 시스템에 대한 것으로, 특히 프레임 동기를 획득하기 위한 장치 및 방법에 관한 것이다.

일반적으로 직접 수열 대역확산 방식은 낮은 SNR(Signal to Noise Ratio) 환경에서도 잘 동작하는 특성 때문에 2세대 및 3세대 이동통신에서도 활용되었지만 군 통신에 더 적합한 방식이다. 왜냐하면 낮은 SNR 환경에서도 잘 동작한다는 특성 이외에도 원치 않는 간섭신호에도 더 강인하고 낮은 스펙트럼 밀도로 인해 신호가 노출될 가능성이 낮아지기 때문이다.

이러한 직접 수열 대역확산 통신 방식에 있어서 프레임(frame) 동기화를 위해 코드 동기를 획득하는 것은 신호를 복원하기 위해 가장 중요한 첫 번째 과정이다. 일반적으로 코드 동기를 획득하는 방식은 송신기가 사용한 확산 코드와 수신 신호 사이에 교차 상관을 구하여 기 설정된 임계값보다 큰 값이 발생하면 프레임 동기가 맞았다고 판단한다. 그러므로 교차 상관의 길이가 길수록 보다 낮은 SNR 환경에서도 정확한 코드 동기 획득이 가능하다.

하지만, 송신기와 수신기 사이에 주파수 오차가 존재하게 되면 교차 상관의 길이를 길게 하더라도 정확한 코드 동기 획득을 기대할 수 없게 된다. 왜냐하면 주파수 오차는 시간에 따라 변하는 위상으로 볼 수 있기 때문에 긴 시간 구간에 대하여 교차 상관을 구하게 되는 경우 동기가 정확히 맞은 경우에도 원하는 큰 상관 값을 얻지 못하기 때문이다.

이러한 문제를 해결하기 위하여 사용하는 일반적인 방법은 부분 상관을 이용하는 방법이다. 부분 상관은 주파수 오차가 존재하는 상황에서 주파수 오차에 의한 위상 변화에 의한 상관기의 성능 손실을 줄이는 기본적인 방법이다. 일반적으로 부분 상관을 통한 코드 동기 방식은 부분 상관 출력의 크기를 구하고 이들을 모두 합산하는 방식으로 구성된다.

이러한 일반적인 코드 동기화 획득 방법에서는 반송파 주파수 오차가 존재하는 경우 반송파 주파수에 의한 위상 변화 차이를 무시할 수 있는 길이만큼만 부분 상관을 취하고 이들을 모두 더하여 임계값 이상의 값이 발생하는 순간을 찾는 방식이다. 이 방식은 주파수 오차가 있는 경우에 널리 사용되는 방식이나 주파수 오차가 커지게 되면 부분 상관의 길이가 작아지게 된다. 왜냐하면 주파수 오차가 커짐에 따라 주파수에 의한 위상 변화 차이를 무시할 수 있는 길이가 짧아지기 때문이다.

따라서 짧은 길이의 부분상관 값으로 인해 일반적인 코드 동기화 획득 방식은 낮은 SNR 환경에서는 그 성능이 심각하게 저하되는 문제가 발생한다. 부분 상관으로 인한 이러한 성능 저하를 피하기 위해서는 찾고자 하는 코드 전체 길이의 상관을 하여야 한다. 그러나 이 경우 만약 주파수 오차가 크다면 코드 전체 길이를 상관하는 것은 힘들기 때문에 주파수 오차를 보정한 후 코드 전체 길이의 교차 상관을 이용해야 한다.

그러나 일반적인 코드 동기 획득 방식은 단지 부분 상관의 출력 크기를 구하고 이들을 더하는 방식으로 이루어진다. 따라서 주파수 오차를 측정할 수 없다는 문제가 있다. 그러므로 이러한 경우 코드 동기를 획득하기 위해서는, 발생할 수 있는 주파수 오차 범위를 충분히 세밀하게 나누어 주파수 오차를 보정한 후, 코드 전체 길이의 교차 상관을 이용하여 코드 동기 획득을 시도해야 한다. 이러한 방식은 낮은 SNR 환경에서도 잘 동작하며 이론적으로도 최적의 방식으로 알려져 있다.

그러나 주파수 오차의 범위가 큰 경우 다수의 NCO(Numerically Controlled Oscillator)를 이용하여 주파수 오차의 범위만큼 충분히 세밀하게 나누어 주파수 오차를 보정하여야 하므로 구현 복잡도가 주파수 오차에 비례하여 증가한다는 문제가 있다.

그러므로 본 발명은 주파수 오차가 있는 경우에도, 낮은 SNR 환경에서도 부분 상관으로 인한 성능 저하 없이 코드 동기를 획득하고, 주파수 오차를 보정하여 프레임 동기를 획득할 수 있는 장치 및 방법을 제공함에 있다.

또한 본 발명은 구현 복잡도를 증가시키지 않으면서도 주파수 오차가 보정된 프레임 동기를 획득할 수 있는 장치 및 방법을 제공함에 있다.

상술한 목적을 달성하기 위한 본 발명의 실시 예에 따른 프레임 동기 획득 장치는, 수신된 신호로부터 기 설정된 샘플링 주파수에 따라 샘플링을 수행하는 샘플링부와, 기 설정된 부분 상관(Partial Correlation) 길이에 따라 적어도 하나의 샘플링된 신호들을 포함하는 블록별로, 각 블록에 포함된 샘플링된 신호들로부터 부분 상관 연산을 수행하는 부분 상관부와, 상기 부분 상관부로부터 상기 각 블록의 부분 상관 연산의 결과를 입력으로 받아서 FFT(Fast Fourier Transform) 연산을 수행하는 N-포인트 FFT부와, 상기 각 블록의 부분 상관 연산 결과들로부터 유효값을 검색하고, 검색된 유효값에 대응되는 상기 FFT 연산의 결과로부터 주파수 오차를 측정 및 측정된 주파수 오차를 보정하는 오차 보정부와, 주파수 오차가 보정되면, 상기 유효값에 대응되는 블록으로부터 코드 동기화가 이루어지는 시점을 선택하고, 상기 코드 동기화가 이루어진 시점으로부터 프레임 동기화를 수행하는 프레임 동기화부를 포함하는 것을 특징으로 한다.

또한 상기 유효값은, 상기 각 블록의 부분 상관 연산 결과들 중 기 설정된 임계값 이상의 크기를 가지는 결과값 또는 상기 각 블록의 부분 상관 연산 결과들 중 최대의 값을 가지는 결과값임을 특징으로 한다.

또한 본 발명의 실시 예에 따른 방법은, 수신된 신호로부터 기 설정된 샘플링 주파수에 따라 샘플링을 수행하는 단계와, 기 설정된 부분 상관(Partial Correlation) 길이에 따라 형성되는 복수의 블록별로, 상기 샘플링된 신호들이 적어도 하나 이상 할당되는 단계와, 각 블록에 포함된 샘플링된 신호들로부터 부분 상관 연산을 수행하는 단계와, 상기 각 블록별 부분 상관 연산의 결과값들과 기 설정된 제로 페이딩(zero padding) 값을 입력으로 제공받아 N-포인트 FFT(Fast Fourier Transform) 연산을 수행하는 단계와, 상기 FFT 연산의 결과값들 중 유효값을 검색하는 단계와, 상기 검색된 유효값으로부터 주파수 오차를 측정하고 측정된 주파수 오차를 보정하는 단계 및, 주파수 오차가 보정되면 상기 검색된 유효값에 대응되는 블록으로부터 코드 동기화가 이루어지는 시점을 선택하고, 상기 코드 동기화가 이루어진 시점으로부터 프레임 동기를 수행하는 단계를 포함하는 것을 특징으로 한다.

또한 상기 주파수 오차 보정은, 동기화 코드의 길이, 상기 N-포인트 FFT의 입력단의 수, 블록의 개수, 그리고 상기 샘플링 주파수에 따라 그 범위가 결정되는 것을 특징으로 한다.

따라서 본 발명은 그 크기가 정해진 부분 상관 출력들로부터 코드 동기화를 수행하면서 주파수 오차도 보정하므로, 낮은 SNR 환경에서도 프레임 동기화를 수행할 수 있도록 하는 효과가 있다.

또한 본 발명은 FFT(Fast Fourier Transform)를 사용하여 주파수 오차를 측정할 수 있도록 함으로써, 구현 복잡도가 증가하지 않으면서도 정확한 주파수 오차를 측정 및 보정할 수 있도록 하는 효과가 있다.

도 1은 본 발명의 실시 예에 따른 프레임 동기 획득 장치의 구성을 도시한 도면이다.
도 2는 본 발명의 실시 예에 따른 프레임 동기 획득 장치가 주파수 오차가 보정된 프레임 동기를 수행하는 동기 과정을 예시한 예시도이다.
도 3은 본 발명의 실시 예에 따른 프레임 동기 획득 장치가 주파수 오차가 보정된 프레임 동기를 수행하는 동작의 흐름을 도시한 도면이다.

본 명세서에서 사용되는 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아님을 유의해야 한다. 또한, 본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한, 본 명세서에서 사용되는 구성요소에 대한 접미사 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 기술을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 기술의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예들을 상세히 설명하도록 한다.

먼저 본 발명의 완전한 이해를 돕기 위해, 본 발명의 기본 원리를 설명하면, 본 발명에서는, 부분 상관 결과의 합을 N-포인트 FFT(Fast Fourier Transform)의 입력으로 제공하여, 각각의 부분 상관 결과의 합이 가지고 있는 주파수 성분을 분석한다. 그리고 각 부분 상관 결과의 합들 중 유효값이 가지는 주파수 성분으로부터 주파수 오차값을 측정한다. 그리고 측정된 주파수 오차값에 따라 주파수 오차를 보정하고, 상기 유효값에 대응되는 블록의 시점을 기준으로 프레임 동기화를 수행하여, 주파수 오차까지 보정된 프레임 동기화가 수행될 수 있도록 한다.

도 1은 이러한 본 발명의 실시 예에 따른 프레임 동기 획득 장치의 구성을 도시한 도면이다.

도 1을 참조하여 살펴보면, 본 발명의 실시 예에 따른 프레임 동기 획득 장치는 신호 수신부(100), 샘플링(Sampling)부(102), 부분 상관부(Partial Correlator)(104), N-포인트(point) FFT부(106), 오차 보정부(108) 그리고 프레임 동기화부(110)를 포함하여 구성된다. 여기서 상기 신호 수신부(100)는 송신기(도시되지 않음)로부터 대역 확산 방식을 통해 송신되는 신호를 수신한다. 그리고 상기 신호 수신부(100)에서 수신된 신호는 샘플링부(102)로 입력된다.

샘플링부(102)에서는 입력된 신호의 샘플링을 수행한다. 일반적으로 샘플링부(102)는 기 설정된 샘플링 주파수에 따라 수신된 신호의 샘플링을 수행한다. 여기서 상기 샘플링부(102)는 오버샘플링(oversampling)을 수행할 수 있다.

그리고 샘플링부(102)에서 샘플링된 신호들은 부분 상관부(104)로 입력된다. 부분 상관부(102)는 샘플링된 신호들을 이용하여 부분 상관(Partial Correlation) 연산을 수행하는데, 이러한 부분 상관 연산을 위해 부분 상관부(104)는 기 설정된 개수의 샘플링 신호들마다 하나의 블록으로 설정한다. 여기서 1개 블록의 샘플링 개수들은 기 설정된 부분 상관 길이에 따라 결정된다. 예를 들어 기 설정된 부분 상관의 길이가 8인 경우 샘플링 신호들은 8개마다 하나의 블록을 형성하게 된다. 따라서 찾고자 하는 코드의 전체 길이가 256 캐릭터(character)인 경우라면 256/8 = 32, 즉 32개의 블록이 부분 상관부(104)에서 형성된다. 그리고 부분 상관부(104)는 각각의 블록마다 부분 상관 연산을 수행한다.

여기서 부분 상관 연산이라는 것은, 각 블록마다 그 블록에 포함된 샘플링 신호 각각에 PN(Pseudo random Number) 값, 즉 의사 난수와 각 샘플링 신호에 대해 상관(Correlation) 연산을 수행하고 이를 합산하는 것이다. 여기서 상기 PN 값은 찾고자 하는 코드와 상관성을 가지는 난수열이다. 따라서 샘플링 신호와 PN 값의 상관성이 높을수록 상관 연산의 결과값은 커지게 된다. 따라서 찾고자 하는 코드와 상관성이 높은 샘플링 신호들이 많이 포함된 블록일수록 상기 부분 상관 연산의 결과값은 커지게 된다.

각 블록별로 부분 상관 연산이 끝나면, 부분 상관부(104)는 각 블록별 부분 상관 연산의 결과값들을 N-포인트 FFT부(106)로 입력한다. 그러면 N-포인트 FFT부(106)는 입력받은 결과값들과 제로 페이딩(Zero padding)을 수행한 값을 N-포인트 FFT의 입력으로 받아서 FFT(Fast Fourier Transform) 연산을 수행한다. 여기서 상기 N-포인트 FFT부(106)의 출력은 하기 수학식 1과 같다.

여기서 x(n)은 각 블록의 부분 상관 연산 결과이므로 주파수 오차가 포함되어 있는 것이다. 그리고 X(k)는 x(n)에 주파수 오차 Fs x k/N [Hz] (Fs는 FFT 입력 신호의 샘플링 주파수)가 더해진 결과를 의미한다. 즉, k' 번째 FFT 출력에서 유효값이 발생했다면 원신호의 주파수에 Fs x k'/N의 주파수 오차가 합산된 결과가 된다.

여기서 유효값이라는 것은 상기 N-포인트 FFT부(106)의 출력값들 중에서 가장 큰 값을 의미하는 것일 수 있고, 아니면 기 설정된 임계값 이상의 값을 의미하는 것일 수도 있다. 이는 부분 상관 연산의 결과값이 큰 블록일수록 그 블록에 포함되는 샘플링 신호들은 동기를 찾고자 하는 코드와 상관성이 높고, 이에 따라 해당 블록에 동기를 찾고자 하는 코드가 포함될 확률이 높아지기 때문이다.

따라서 상기 연산의 결과값이 최대치인 값을 유효값으로 설정할 수도 있고, 아니면 동기를 찾고자 하는 코드가 해당 블록에 포함될 확률이 일정 수준 이상인 부분 상관 연산의 결과값을 임계값으로 미리 설정하고 상기 임계값 이상의 크기를 가지는 부분 상관 연산의 결과값을 유효값으로 설정할 수도 있다.

따라서 이러한 유효값이 발생하는 블록의 N-포인트 FFT 연산 결과와 원 신호의 주파수 차이를 확인하면, 동기화 코드에 발생한 주파수의 오차를 측정할 수 있다. 상기 오차 보정부(108)는 상기 N-포인트 FFT부(106)로부터 각 블록의 N-포인트 FFT 연산 결과를 입력받고, 그 중 유효값을 검색한다. 그리고 유효값으로부터, 현재 발생한 주파수 오차를 측정한다. 그리고 측정된 주파수 오차에 따라 상기 신호 수신부(100)에서 입력된 신호의 주파수를 보정한다.

그리고 오차 보정부(108)에서 주파수 오차가 보정되면, 프레임 동기화부(110)는 상기 유효값에 대응되는 블록으로부터 코드 동기화가 이루어지는 시점을 선택한다. 그리고 프레임 동기화부(110)는 상기 코드 동기화가 이루어지는 시점으로부터 프레임 동기를 수행한다.

따라서 본 발명은 그 크기가 정해진 부분 상관 출력들로부터 코드 동기를 획득하고, 획득된 코드 동기로부터 주파수 오차를 측정하여 이를 보정한 후에 프레임 동기화를 수행하므로 낮은 SNR 환경에서도 주파수 오차가 보정된 프레임 동기를 획득할 수 있다는 효과가 있다. 또한 N-포인트 FFT를 이용하여 주파수 오차를 측정하고 이를 분석함으로써 그 구현 복잡도의 증가 없이도 주파수 오차가 보정된 프레임 동기를 획득할 수 있다는 효과가 있다.

도 2는 이러한 본 발명의 실시 예에 따른 프레임 동기 획득 장치가 주파수 오차가 보정된 프레임 동기를 수행하는 동기 과정을 예시한 예시도이다.

도 2에서는 상기 샘플링부(102)가 수신기의 칩 클럭(clock) 주파수의 4배의 주파수를 오버샘플링 주파수로 사용하는 것을 가정한 것이다. 그리고 N-포인트 FFT부(106)가 입력단의 개수가 256개인 256 포인트 FFT임을 가정한 것이고, 동기화를 하고자 하는 코드의 길이가 256 캐릭터인 경우를 가정한 것이다.

도 2를 참조하여 살펴보면, 본 발명의 실시 예에 따른 프레임 동기 획득 장치는 우선 수신된 신호로부터 부분 상관 연산(200)을 수행한다. 부분 상관 연산(200)은 기 설정된 일정 길이의 부분 상관 길이에 따라 수행되는데 도 2는 이러한 부분 상관 길이를 8로 가정한 것이다.

이에 따라 1개 블록은 8개의 샘플링 신호들을 포함하여 구성되고, 총 32개의 블록이 형성되어 각각의 블록별로 부분 상관 연산(200)이 이루어진다. 부분 상관 연산(200)은 우선 수신된 신호로부터 칩 클럭의 4배 크기의 주파수로 오버샘플링된 신호와 각각 기 설정된 PN 값과의 상관 연산에서 시작된다. 상기 PN 값은 LFSR(Linear Feedback Shift Register)을 이용하여 구해질 수 있다. 그리고 상관 연산의 결과값들은 합산되어 해당 블록의 부분 상관 연산(200)의 결과값이 된다.

그리고 각 블록의 부분 상관 연산 결과값들은 256 포인트 FFT(202)로 입력된다. 따라서 256 포인트 FFT(202)에는 32개의 부분 상관 연산 결과값들이 입력된다. 그리고 나머지 224개의 입력단에는 모두 "0"이 입력(204)된다. 여기서 나머지 입력단에 "0"을 입력하는 것은 제로 페이딩(zero padding) 기법이다. 이는 N-포인트 FFT에서, FFT 연산 이후에 "0"의 개수만큼 오버샘플링이 더 수행되도록 하여 분석되는 주파수의 해상도를 높이기 위한 것이다.

그리고 256 포인트 FFT(202)에서는 입력된 256개의 입력값을 이용하여 FFT 연산을 수행한다. 그러면 256 포인트 FFT(202)에서는 각 블록별 부분 상관 연산(200)의 결과값들이 가지는 주파수 성분이 분석된다. 여기서 상기 결과값들의 주파수 성분은 원 신호의 주파수에 주파수 오차가 합해진 것이다.

그리고 본 발명의 실시 예에 따른 프레임 동기 획득 장치는 상기 각 블록별 부분 상관 연산(200)의 결과값들 중에서 최대의 값을 유효값으로 선택한다. 그리고 상기 유효값이 가지는 주파수 성분과 원 신호의 주파수 성분을 비교하여 보정해야할 주파수 오차를 측정한다. 그리고 측정 결과에 따라 수신 신호의 주파수를 보정한다. 그리고 상기 유효값에 대응되는 블록을 검색한다. 그리고 해당 블록에 포함된 샘플링 신호들의 시점을 코드 동기화 시점으로 간주하고, 상기 코드 동기화 시점을 기준으로 프레임 동기를 수행한다.

위의 예에서는 상기 유효값으로 상기 블록별 부분 상관 연산(200)의 결과값들 중 최대의 값을 가지는 결과값을 가정하여 설명하였으나, 이와는 달리 기 설정된 임계값를 가지고 해당 임계값 이상의 크기를 가지는 부분 상관 연산(200)의 결과값을 유효값으로 선택할 수도 있음은 물론이다. 여기서 상기 임계값은 동기를 찾고자 하는 코드가 해당 블록에 포함될 확률이 일정 수준 이상인 부분 상관 연산의 결과값을 의미한다.

도 3은 이러한 본 발명의 실시 예에 따른 프레임 동기 획득 장치가 주파수 오차가 보정된 프레임 동기를 수행하는 동작의 흐름을 도시한 도면이다.

도 3을 참조하여 살펴보면, 송신기(도시되지 않음)에서 송신된 신호가 수신되면 본 발명의 실시 예에 따른 프레임 동기 획득 장치는 300단계로 진행하여 수신된 신호를 샘플링한다. 여기서 상기 샘플링은, 감쇠 특성의 감소 및 잡음 제거 필터(도시되지 않음)의 효과를 향상시키기 위한 오버샘플링이 될 수 있음은 물론이다.

300단계에서 샘플링이 이루어지면 본 발명의 실시 예에 따른 프레임 동기 획득 장치는 302단계로 진행하여 샘플링된 신호들을 부분 상관 연산을 하기 위해 기 설정된 n개의 블록에 할당한다. 따라서 찾고자 하는 코드의 전체 길이가 L인 경우 B개의 블록으로 나누어 부분 상관을 취하게 되면 각 블록에서 부분 상관을 취하는 길이는 L/B가 된다. 그리고 샘플링된 신호들은 기 설정된 부분 상관 길이에 따라 한 개 블록에 적어도 하나 이상 할당된다.

그리고 본 발명의 실시 예에 따른 프레임 동기 획득 장치는 304단계로 진행하여 각 블록별로 부분 상관 연산을 수행한다. 그리고 306단계로 진행하여 각 블록별로 산출된 부분 상관 연산 결과값들과 제로 페이딩에 의한 적어도 하나 이상의 "0"값을 N-포인트 FFT에 입력한다.

그러면 본 발명의 실시 예에 따른 프레임 동기 획득 장치는 308단계로 진행하여 입력된 값들에 대한 N-포인트 FFT연산을 수행한다. 여기서 상기 부분 상관 연산의 결과를 x(n)이라고 표현하고 N-포인트 FFT에 입력으로 공급한다고 하면, FFT 출력 y(k)는 하기 수학식 2와 같이 나타낼 수 있다.

수학식 2에서

는 신호의 칩 속도를 나타낸다. 그리고 L은 찾고자 하는 코드 길이이고, N은 N-포인트 FFT의 입력단의 수, 그리고 B는 블록의 개수이다. 수학식 2에서 y(k)는 부분 상관 연산 결과가 주파수

로 보정된 결과를 나타낸다.

그리고 본 발명의 실시 예에 따른 프레임 동기 획득 장치는 310단계로 진행하여 308단계의 N-포인트 FFT연산의 결과값들 중 유효값을 검색한다. 여기서 유효값은 N-포인트 FFT연산의 결과값들 중 최대의 크기를 가지는 값일 수도 있고, 아니면 기 설정된 임계값 이상의 값을 가지는 값일 수도 있다.

그리고 본 발명의 실시 예에 따른 프레임 동기 획득 장치는 312단계로 진행하여 검색된 유효값으로부터 주파수 오차를 측정 및 이를 보정한다. 상술한 바와 같이 상기 310단계에서 연산된 N-포인트 FFT 연산의 결과값들은 주파수

로 보정된 결과를 나타낸다. 따라서

는 보정하여야 할 주파수 오차가 된다.

상기한 주파수 오차의 크기에서 알 수 있듯이, 본 발명의 실시 예에 따른 프레임 동기 획득 장치에서 측정된 주파수 오차는, 찾고자 하는 코드 길이(L)와 N-포인트 FFT 입력단의 수(N), 그리고 블록의 개수(B)에 따라 주파수 오차의 범위가 결정된다. 따라서 코드의 전체 길이가 길수록, N-포인트 FFT의 입력단의 수가 클수록, 그리고 블록의 개수가 적을수록 보다 세밀한 해상도로 보상할 주파수 오차를 측정할 수 있다. 그리고 312단계에서 주파수 오차가 측정되면 본 발명의 실시 예에 따른 프레임 동기 획득 장치는 이를 보정한다. 여기서 보정할 수 있는 주파수 오차의 범위는

가 된다.

주파수 오차가 보정되면 본 발명의 실시 예에 따른 프레임 동기 획득 장치는 314단계로 진행하여 프레임 동기화를 수행한다. 프레임 동기화는 상기 312단계에서 검색된 유효값을 기준으로 시작될 수 있다. 즉 상기 유효값이 검출된 블록을 코드 동기화가 이루어지는 시점으로 간주하고, 상기 유효값에 대응되는 블록의 시점을 기준으로 프레임 동기화를 수행한다.

따라서 본 발명은 주파수 오차를 보정한 후 코드 동기를 찾고, 이를 기준으로 프레임 동기화를 수행함으로써 주파수 오차가 존재하더라도 낮은 SNR 환경에서도 용이하게 프레임 동기를 수행할 수 있다는 효과가 있다. 또한 본 발명은 다수의 NCO(Numerically Controlled Oscillator)를 사용하는 대신에 N-포인트 FFT를 이용하여 주파수 오차를 구현함으로써 그 구현 복잡도를 크게 줄일 수 있는 효과가 있다.

그러나 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석 되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100 : 신호 수신부 102 : 샘플링부
104 : 부분 상관부 106 : N-포인트 FFT부
108 : 오차 보정부 110 : 프레임 동기화부

Claims (7)

1. 프레임 동기를 획득하기 위한 장치에 있어서,
   수신된 신호로부터 기 설정된 샘플링 주파수에 따라 샘플링을 수행 및 이를 기 설정된 배수에 따라 오버샘플링하는 샘플링부와,
   기 설정된 부분 상관(Partial Correlation) 길이에 따라 상기 오버 샘플링된 신호들을 복수 개의 블록에 할당하고, 상기 각 블록에 포함된 상기 오버샘플링된 신호들로부터 부분 상관 연산을 수행하는 부분 상관부와,
   상기 부분 상관부로부터 상기 각 블록의 부분 상관 연산의 결과를 입력으로 받아서 FFT(Fast Fourier Transform) 연산을 수행하는 N-포인트 FFT부와,
   상기 각 블록의 부분 상관 연산 결과들로부터 유효값을 검색하고, 검색된 유효값에 대응되는 상기 FFT 연산의 결과로부터 주파수 오차를 측정 및 측정된 주파수 오차를 보정하는 오차 보정부와,
   주파수 오차가 보정되면, 상기 유효값에 대응되는 블록으로부터 코드 동기화가 이루어지는 시점을 선택하고, 상기 코드 동기화가 이루어진 시점으로부터 프레임 동기화를 수행하는 프레임 동기화부를 포함하는 것을 특징으로 하는 주파수 오차가 보정된 프레임 동기를 획득하기 위한 장치.
   
2. 제1항에 있어서, 상기 N-포인트 FFT부는,
   상기 각 블록의 부분 상관 연산의 결과들을 상기 N-포인트 FFT부의 입력으로 제공받고, 상기 N-포인트 FFT부의 나머지 입력단의 개수만큼 "0"값을 입력으로 제공받는 것을 특징으로 하는 주파수 오차가 보정된 프레임 동기를 획득하기 위한 장치.
   
3. 제1항에 있어서, 상기 유효값은,
   상기 각 블록의 부분 상관 연산 결과들 중 기 설정된 임계값 이상의 크기를 가지는 결과값 또는 상기 각 블록의 부분 상관 연산 결과들 중 최대의 값을 가지는 결과값임을 특징으로 하는 주파수 오차가 보정된 프레임 동기를 획득하기 위한 장치.
   
4. 프레임 동기를 획득하는 방법에 있어서,
   수신된 신호로부터 기 설정된 샘플링 주파수에 따라 샘플링을 수행 및 이를 기 설정된 배수에 따라 오버샘플링하는 단계;
   기 설정된 부분 상관(Partial Correlation) 길이에 따라 형성되는 복수의 블록에, 상기 오버샘플링된 신호들을 적어도 하나 이상 할당하는 단계;
   각 블록의 오버샘플링된 신호들로부터 부분 상관 연산을 수행하는 단계;
   상기 각 블록별 부분 상관 연산의 결과값들과, 기 설정된 제로 페이딩(zero padding) 값을 입력으로 제공받아 N-포인트 FFT(Fast Fourier Transform) 연산을 수행하는 단계;
   상기 FFT 연산의 결과값들 중 유효값을 검색하는 단계;
   상기 검색된 유효값으로부터 주파수 오차를 측정하고 측정된 주파수 오차를 보정하는 단계; 및
   주파수 오차가 보정되면, 상기 검색된 유효값에 대응되는 블록으로부터 코드 동기화가 이루어지는 시점을 선택하고, 상기 코드 동기화가 이루어진 시점으로부터 프레임 동기를 수행하는 단계를 포함하는 것을 특징으로 하는 주파수 오차가 보정된 프레임 동기를 획득하기 위한 방법.
   
5. 제4항에 있어서, 상기 유효값은,
   상기 각 블록의 부분 상관 연산 결과들 중 기 설정된 임계값 이상의 크기를 가지는 결과값 또는 상기 각 블록의 부분 상관 연산 결과들 중 최대의 값을 가지는 결과값임을 특징으로 하는 주파수 오차가 보정된 프레임 동기를 획득하기 위한 방법.
   
6. 제4항에 있어서, 상기 주파수 오차는,
   동기화 코드의 길이, 상기 N-포인트 FFT의 입력단의 수, 블록의 개수, 그리고 상기 샘플링 주파수에 따라 결정되는 것을 특징으로 하는 주파수 오차가 보정된 프레임 동기를 획득하기 위한 방법.
   
7. 제4항에 있어서, 상기 제로 페이딩 값은,
   상기 N-포인트 FFT의 입력단의 개수와 상기 각 블록별 부분 상관 연산의 결과값들의 개수 차이만큼 입력되는"0"값임을 특징으로 하는 주파수 오차가 보정된 프레임 동기를 획득하기 위한 방법.

Images