KR101516090B1 - 멀티레벨 인버터 제어 시스템 및 그 제어 방법 - Google Patents

멀티레벨 인버터 제어 시스템 및 그 제어 방법 Download PDF

Info

Publication number
KR101516090B1
KR101516090B1 KR1020130155723A KR20130155723A KR101516090B1 KR 101516090 B1 KR101516090 B1 KR 101516090B1 KR 1020130155723 A KR1020130155723 A KR 1020130155723A KR 20130155723 A KR20130155723 A KR 20130155723A KR 101516090 B1 KR101516090 B1 KR 101516090B1
Authority
KR
South Korea
Prior art keywords
current
phase
cell
command value
value
Prior art date
Application number
KR1020130155723A
Other languages
English (en)
Inventor
권병기
김태형
이종학
김상현
Original Assignee
주식회사 포스코아이씨티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 포스코아이씨티 filed Critical 주식회사 포스코아이씨티
Priority to KR1020130155723A priority Critical patent/KR101516090B1/ko
Application granted granted Critical
Publication of KR101516090B1 publication Critical patent/KR101516090B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits

Landscapes

  • Inverter Devices (AREA)

Abstract

복수의 셀 인버터들의 직류전압을 균등하게 제어할 수 있는 본 발명의 일 측면에 따른 멀티레벨 인버터 제어 시스템은 계통에 원하는 전류를 출력하기 위한 전압 지령값을 결정하고, 동기좌표축으로 변환된 정상분 전류(
Figure 112013114465256-pat00217
,
Figure 112013114465256-pat00218
), 역동기좌표축으로 변환된 역상분 전류(
Figure 112013114465256-pat00219
,
Figure 112013114465256-pat00220
), 및 동기좌표축으로 변환된 영상분 전류(
Figure 112013114465256-pat00221
,
Figure 112013114465256-pat00222
)를 이용하여 전류의 실효값을 추정하는 주 제어기; 복수의 셀 인버터들의 직류전압, 및 상기 추정된 전류의 실효값을 기초로 상기 복수의 셀 인버터들 각각에 대한 셀 보상전압 지령값을 결정하고, 상기 전압 지령값에 상기 셀 보상전압 지령값을 더하여 최종 전압 지령값을 산출하는 셀 제어기; 및 상기 최종 전압 지령값에 상응하는 전압을 출력하는 상기 복수의 셀 인버터들을 포함한다.

Description

멀티레벨 인버터 제어 시스템 및 그 제어 방법{CONTROLLING SYSTEM FOR MULTILEVEL INVERTER AND CONTROLLING METHOD FOR THE SAME}
본 발명은 멀티레벨 인버터 제어 시스템에 관한 것으로서, 보다 구체적으로 셀 인버터 간의 전압 불평형을 보상할 수 있는 멀티레벨 인버터 제어 시스템 및 그 제어 방법에 관한 것이다.
멀티레벨 인버터는 각 상(Phase)마다 복수개의 단상 인버터(이하,'셀 인버터'라고 함)를 직렬로 연결하고, 각 셀 인버터 내에 저전압 전력용 반도체를 사용하여 고전압을 얻을 수 있는 고전압 대용량 인버터이다.
전기로와 같이 무효전력이 급격히 변동하는 부하는 전력계통에 심한 전류 불평형을 일으킨다. 아크의 발생으로 동작하는 전기로 부하는 원천적으로 불규칙성과 비선형성을 지닐 수 밖에 없으며, 일반적인 부하에 비하여 역률이 현저히 낮다.
전기로에 의한 계통 전력 품질의 문제를 완화시키기 위하여, 최근에는 무효전력을 보상하여 계통안정화를 구현하기 위한 정지형 동기 보상기(STATCOM: STATic asynchronous COMpensator, 이하 'STATCOM'이라고 함)의 적용이 요구되고 있는데, 이러한 보상기에 상술한 멀티레벨 인버터가 적용되고 있다.
도 1은 종래의 멀티레벨 인버터 제어 시스템을 나타내는 도면이다.
도 1을 참조하면, 종래의 멀티레벨 인버터 제어 시스템(100)은 계통(150)에 연결되어 계통(150)의 무효전력을 보상하는 역할을 수행하는 것으로서, 멀티레벨 인버터(120), 멀티레벨 인버터(120)의 일단에 연결된 변압기(130), 및 변압기(130)의 일단에 연결된 스위칭기어(140)를 포함한다.
멀티레벨 인버터(120)는 계통(150)에 병렬 연결되어 계통(150)의 무효전력을 보상함으로써 계통(150)의 역률을 향상시킨다.
멀티레벨 인버터(120)는, 도 1에 도시된 바와 같이, A상(120a), B상(120b), C상(120c)으로 구성된다. 한편, A상(120a), B상(120b), C상(120c) 각각은 서로 직렬 연결된 복수의 셀 인버터들(122)을 포함한다. 각 셀 인버터(122)는 H-Bridge 형태의 인버터로 구성될 수 있으며, 커패시터(125)가 병렬로 연결된다.
이러한 멀티레벨 인버터(120)는 커패시터(125)가 복수의 셀 인버터들(122) 각각에 독립적으로 연결되기 때문에 상 간의 전압 불평형뿐만 아니라, 같은 상에서도 셀 인버터(122) 간의 직류전압 불평형이 발생하게 된다.
상술한 바와 같이 셀 인버터 간의 직류전압 불평형이 발생하게 되면, 낮은 직류전압을 갖는 셀 인버터(122)는 원하는 출력전압을 합성할 수 없으며, 높은 직류전압을 갖는 셀 인버터(122)는 시스템의 정지 또는 소자 파괴를 발생시키게 된다.
이러한 문제를 해결하기 위하여, 종래의 멀티레벨 인버터 제어 시스템(100)은 셀 인버터(122) 간 직류전압 불평형을 해소하기 위하여 전압 지령값에 각 셀 인버터(122)의 직류전압 오차만큼을 보상하는 셀 보상전압 지령값을 더하여 최종 출력한다.
종래의 멀티레벨 인버터 제어 시스템(100)은 셀 인버터의 직류전압, 출력전압 정보, 및 출력전류 정보를 기초로 상기 셀 보상전압 지령값을 산출한다. 이때, 출력전류 정보는 전류 실효값 및 위상정보를 포함한다.
종래의 멀티레벨 인버터 제어 시스템(100)은 상기 전류 실효값을 획득하기 위해서 정현파의 1/4 주기 이상의 정보를 획득해야 하기 때문에 실시간으로 적용하기 어렵다는 문제점이 있다.
또한, 종래의 멀티레벨 인버터 제어 시스템(100)은 정현파의 1/4 주기 이상의 정보를 저장하기 위한 메모리 공간이 필요하다는 다른 문제점이 있다.
한편, 종래의 멀티레벨 인버터 제어 시스템(100)은 주 제어기에서 전류의 위상정보를 획득하고, 획득한 전류의 위상정보를 셀 인버터들 간의 보상 제어를 수행하는 셀 제어기에 송신한다.
이때, 종래의 멀티레벨 인버터 제어 시스템(100)은 주제어기와 셀 제어기 간에 통신 지연이 발생하고, 이에 따라, 전류의 위상정보가 왜곡되는 또 다른 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 셀 인버터 간 직류전압 불평형을 제어할 수 있는 멀티레벨 인버터 제어 시스템 및 방법을 제공하는 것을 그 기술적 과제로 한다.
또한, 본 발명은 상술한 문제점을 해결하기 위한 것으로서, 셀 보상전압 지령값 산출에 요구되는 출력전류 정보를 순시적으로 획득할 수 있는 멀티레벨 인버터 제어 시스템 및 방법을 제공하는 것을 다른 기술적 과제로 한다.
또한, 본 발명은 상술한 문제점을 해결하기 위한 것으로서, 셀 보상전압 지령값 산출에 요구되는 출력전류 정보에 대한 왜곡을 최소화할 수 있는 멀티레벨 인버터 제어 시스템 및 방법을 제공하는 것을 다른 기술적 과제로 한다.
상술한 목적을 달성하기 위한 본 발명의 일 측면에 따른 멀티레벨 인버터 제어 시스템은 계통에 원하는 전류를 출력하기 위한 전압 지령값을 결정하고, 동기좌표축으로 변환된 정상분 전류(
Figure 112013114465256-pat00001
,
Figure 112013114465256-pat00002
), 역동기좌표축으로 변환된 역상분 전류(
Figure 112013114465256-pat00003
,
Figure 112013114465256-pat00004
), 및 동기좌표축으로 변환된 영상분 전류(
Figure 112013114465256-pat00005
,
Figure 112013114465256-pat00006
)를 이용하여 전류의 실효값을 추정하는 주 제어기; 복수의 셀 인버터들의 직류전압, 및 상기 추정된 전류의 실효값을 기초로 상기 복수의 셀 인버터들 각각에 대한 셀 보상전압 지령값을 결정하고, 상기 전압 지령값에 상기 셀 보상전압 지령값을 더하여 최종 전압 지령값을 산출하는 셀 제어기; 및 상기 최종 전압 지령값에 상응하는 전압을 출력하는 상기 복수의 셀 인버터들을 포함한다.
상술한 목적을 달성하기 위한 본 발명의 다른 측면에 따른 멀티레벨 인버터 제어 방법은 동기좌표축으로 변환된 정상분 전류(
Figure 112013114465256-pat00007
,
Figure 112013114465256-pat00008
), 역동기좌표축으로 변환된 역상분 전류(
Figure 112013114465256-pat00009
,
Figure 112013114465256-pat00010
), 및 동기좌표축으로 변환된 영상분 전류(
Figure 112013114465256-pat00011
,
Figure 112013114465256-pat00012
)를 이용하여 전류의 실효값 및 진상/지상 정보를 추정하는 단계; 및 상기 추정된 전류의 실효값 및 진상/지상 정보를 이용하여 직렬로 연결된 복수의 셀 인버터들의 직류전압 평균값과 개별 셀 인버터의 직류전압 간의 차이를 보상하는 셀 보상전압 지령값을 결정하는 단계를 포함한다.
본 발명에 따르면, 동기좌표축으로 변환된 정상분 전류, 역상분 전류 및 영상분 전류를 이용하여 전류의 실효값을 추정함으로써, 전류의 실효값을 실시간으로 획득할 수 있고, 이에 따라, 셀 인버터의 직류전압 보상 제어를 실시간으로 수행할 수 있다는 효과가 있다.
또한, 본 발명에 따르면, 전류 실효값이 단순 연산으로 산출되어 전류 순시값을 저장할 메모리 공간이 요구되지 않기 때문에, 메모리 사용량을 감소시킬 수 있다는 다른 효과가 있다.
또한, 본 발명에 따르면, 동기좌표축으로 변환된 정상분 전류, 역상분 전류 및 영상분 전류를 이용하여 전류의 진상/지상정보를 추정하고, 출력전압 정보 및 전류의 진상/지상정보를 이용하여 전류의 위상정보를 추정함으로써, 통신 지연에 따른 전류의 위상정보 왜곡을 최소화할 수 있다는 또 다른 효과가 있다.
도 1은 종래의 멀티레벨 인버터 제어 시스템을 보여주는 도면이다.
도 2는 본 발명의 일 실시예에 따른 멀티레벨 인버터 제어 시스템을 개략적으로 보여주는 도면이다.
도 3은 도 2의 전류정보 추정부를 설명하기 위한 블록도이다.
도 4는 도 2의 셀 보상 제어부를 설명하기 위한 블록도이다.
도 5는 본 발명의 일 실시예에 따라 멀티레벨 인버터 제어 방법을 설명하기 위한 흐름도이다.
도 6은 본 발명의 일 실시예에 따라 출력전류 정보를 추정하는 방법을 설명하기 위한 흐름도이다.
도 7은 본 발명의 일 실시예에 따라 셀 보상전압 지령값을 산출하는 방법을 설명하기 위한 도면이다.
이하에서는, 멀티레벨 인버터 제어 시스템(200)에 대한 설명에 앞서, 멀티레벨 인버터에 대한 개략적인 설명을 하도록 한다.
멀티레벨 인버터는 계통에 병렬 연결되어 부하에서 발생하는 무효전력을 보상하여 계통을 안정화시킨다. 계통의 무효전력을 보상한다. 이러한 멀티레벨 인버터는 A상, B상, C상으로 구성되고, 계통에 부하를 통해 연결된다.
한편, A상, B상, C상 각각은 직렬 연결된 복수의 셀 인버터들을 포함한다. 각 셀 인버터는 독립된 단상 인버터 구조이며, 멀티레벨 인버터는 복수의 셀 인버터를 직렬로 연결함으로써 저전압 셀 인버터를 사용하여 고전압을 얻을 수 있다. 그리고, 셀 인버터는 독립적인 직류전원을 가지며, 출력전압의 위상에 따라 충전 또는 방전되는 커패시터를 포함한다.
일 실시예에 있어서, 상기 셀 인버터는 IGBT(Insulated Gate Bipolar Mode Transistor)로 구성된 단상의 H-Bridge 인버터에 해당할 수 있다.
이하, 첨부되는 도면을 참고하여 본 발명의 실시예들에 대해 상세히 설명한다.
도 2는 본 발명의 일 실시예에 따른 멀티레벨 인버터 제어 시스템을 개략적으로 보여주는 도면이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 멀티레벨 인버터 제어 시스템(200)은 멀티레벨 인버터의 출력전압을 제어함으로써 계통에 보상하는 무효전력의 발생량을 제어하는 시스템이다.
이러한 멀티레벨 인버터 제어 시스템(200)은 주 제어기(210), 셀 제어기(230), 및 셀 인버터(260)를 포함한다.
먼저, 주 제어기(210)는 보상하고자 하는 목표 무효전력량을 계통에 출력하기 위한 멀티레벨 인버터의 각 상 별로 전압 지령값(V* C)을 산출한다. 이를 위하여, 주 제어기(210)는 전압 지령값 산출부(212)를 포함한다.
전압 지령값 산출부(212)는 3상의 직류전압 평균값을 일정하게 제어하는 직류전압 제어기, 각 상의 전압이 직류전압 평균값을 갖도록 제어하는 상 보상 제어기, 부하전류를 검출하여 보상 기준값을 생성하는 부하전류 검출부, 및 출력전류를 제어하는 전류제어기로 구성될 수 있다.
상기 직류전압 제어기, 상 보상 제어기, 및 부하전류 검출부의 출력값은 전류제어기의 입력값이 되고, 전류제어기는 원하는 전류를 출력하기 위한 전압 지령값(V* C)을 생성할 수 있다.
한편, 주 제어기(210)는 셀 제어기(230)가 셀 인버터의 직류전압 불평형을 제어하기 위하여 요구되는 멀티레벨 인버터의 출력전류 정보를 추정한다. 이를 위하여, 주 제어기(210)는 전류정보 추정부(214)를 포함한다.
전류정보 추정부(214)는 동기좌표축 또는 역동기좌표축으로 변환된 전류를 이용하여 각 상에 대한 전류정보를 추정한다. 상기 전류정보는 각 상에서 출력되는 전류에 대한 정보를 의미하는 것으로서, 전류의 실효값(Ia, Ib, Ic) 및 전압에 대한 전류의 진상/지상 정보를 포함한다.
이하에서는 도 3을 참조하여 전류정보 추정부(214)에 대하여 보다 구체적으로 설명하도록 한다.
도 3은 도 2의 전류정보 추정부를 설명하기 위한 블록도이다.
도 3을 참고하면, 전류정보 추정부(214)는 3상 전류 추정부(310), 3개의 전류 실효값 추정부(320) 및 3개의 진상/지상 추정부(330)를 포함한다.
먼저, 3상 전류 추정부(310)는 동기좌표축으로 변환된 정상분 전류(
Figure 112013114465256-pat00013
,
Figure 112013114465256-pat00014
), 역동기좌표축으로 변환된 역상분 전류(
Figure 112013114465256-pat00015
,
Figure 112013114465256-pat00016
), 및 동기좌표축으로 변환된 영상분 전류(
Figure 112013114465256-pat00017
,
Figure 112013114465256-pat00018
)를 기초로 A상 전류(
Figure 112013114465256-pat00019
,
Figure 112013114465256-pat00020
), B상 전류(
Figure 112013114465256-pat00021
,
Figure 112013114465256-pat00022
) 및 C상 전류(
Figure 112013114465256-pat00023
,
Figure 112013114465256-pat00024
)를 추정한다.
페이서로 나타낸 정상분 전류(
Figure 112013114465256-pat00025
)는 동기좌표축으로 변환한 정상분 전류(
Figure 112013114465256-pat00026
,
Figure 112013114465256-pat00027
)와 아래 수학식 1과 같은 관계를 가진다.
Figure 112013114465256-pat00028
또한, 페이서로 나타낸 역상분 전류(
Figure 112013114465256-pat00029
)는 역동기좌표축으로 변환한 역상분 전류(
Figure 112013114465256-pat00030
,
Figure 112013114465256-pat00031
)와 아래 수학식 2와 같은 관계를 가진다.
Figure 112013114465256-pat00032
또한, 페이서로 나타낸 영상분 전류(
Figure 112013114465256-pat00033
)는 동기좌표축으로 변환한 영상분 전류(
Figure 112013114465256-pat00034
,
Figure 112013114465256-pat00035
)와 아래 수학식 3과 같은 관계를 가진다.
Figure 112013114465256-pat00036
한편, 페이서로 나타낸 상전류들(
Figure 112013114465256-pat00037
,
Figure 112013114465256-pat00038
,
Figure 112013114465256-pat00039
)은 페이서로 나타낸 정상분 전류(
Figure 112013114465256-pat00040
), 역상분 전류(
Figure 112013114465256-pat00041
), 영상분 전류(
Figure 112013114465256-pat00042
)와 수학식 4와 같은 관계를 가진다.
Figure 112013114465256-pat00043
상술한 수학식 4에 수학식 1 내지 수학식 3을 적용하면, 페이서로 나타낸 상전류들(
Figure 112013114465256-pat00044
,
Figure 112013114465256-pat00045
,
Figure 112013114465256-pat00046
)은 동기좌표축으로 변환한 정상분 전류(
Figure 112013114465256-pat00047
,
Figure 112013114465256-pat00048
), 역동기좌표축으로 변환한 역상분 전류(
Figure 112013114465256-pat00049
,
Figure 112013114465256-pat00050
), 동기좌표축으로 변환한 영상분 전류(
Figure 112013114465256-pat00051
,
Figure 112013114465256-pat00052
)와 수학식 5와 같은 관계를 가짐을 알 수 있다.
Figure 112013114465256-pat00053
수학식 5에 따라 A상의 전류(
Figure 112013114465256-pat00054
)를 복소수로 표현하면, 실수값과 허수값은 수학식 6 및 수학식 7과 같다.
Figure 112013114465256-pat00055
Figure 112013114465256-pat00056
B상의 전류(
Figure 112013114465256-pat00057
)를 복소수로 표현하면, 실수값과 허수값은 수학식 8 및 수학식 9와 같다.
Figure 112013114465256-pat00058
Figure 112013114465256-pat00059
C상의 전류(
Figure 112013114465256-pat00060
)를 복소수로 표현하면, 실수값과 허수값은 수학식 10 및 수학식 11과 같다.
Figure 112013114465256-pat00061
Figure 112013114465256-pat00062
다음, 전류 실효값 추정부(320)는 페이서로 나타낸 상전류들(
Figure 112013114465256-pat00063
,
Figure 112013114465256-pat00064
,
Figure 112013114465256-pat00065
) 각각의 크기, 즉, 실효값을 추정한다.
보다 구체적으로, 제1 전류 실효값 추정부(320a)는 수학식 12를 이용하여 A상 전류(
Figure 112013114465256-pat00066
)에 대한 실효값(
Figure 112013114465256-pat00067
)을 추정한다.
Figure 112013114465256-pat00068
또한, 제2 전류 실효값 추정부(320b)는 수학식 13을 이용하여 B상 전류(
Figure 112013114465256-pat00069
)에 대한 실효값(
Figure 112013114465256-pat00070
)을 추정한다.
Figure 112013114465256-pat00071
또한, 제3 전류 실효값 추정부(320c)는 수학식 14를 이용하여 C상 전류(
Figure 112013114465256-pat00072
)에 대한 실효값(
Figure 112013114465256-pat00073
)을 추정한다.
Figure 112013114465256-pat00074
다음, 진상/지상 추정부(330)는 각 상전류가 진상인지 지상인지에 관한 진상/지상 정보를 추정한다. 진상/지상 추정부(330)는 각 상전류가 진상인지 지상인지 여부를 각 상전압을 기준으로 판단한다.
제1 진상/지상 추정부(330a)는 A상의 전류에 대한 진상/지상 정보를 추정한다. 보다 구체적으로, 제1 진상/지상 추정부(330)는 A상 전압의 페이서가
Figure 112013114465256-pat00075
이므로,
Figure 112013114465256-pat00076
=0을 기준으로 진상/지상 정보를 추정한다.
이에 따라, 제1 진상/지상 추정부(330a)는
Figure 112013114465256-pat00077
가 양의 값인 경우 A상의 전류를 진상으로 추정한다. 반면, 제1 진상/지상 추정부(330a)는
Figure 112013114465256-pat00078
가 음의 값인 경우 A상의 전류를 지상으로 추정한다.
상술한 바를 정리하면, 제1 진상/지상 추정부(330a)는 아래 수학식 15를 이용하여 A상 전류에 대한 진상/지상 정보(sign(
Figure 112013114465256-pat00079
))를 생성할 수 있다.
Figure 112013114465256-pat00080
상기 sign(
Figure 112013114465256-pat00081
)는 A상 전류의 진상/지상 정보를 나타내며, 1이면 진상을 나타내고, -1이면 지상을 나타낸다.
제2 진상/지상 추정부(330b)는 B상의 전류에 대한 진상/지상 정보를 추정한다. 보다 구체적으로, 제2 진상/지상 추정부(330b)는 B상 전압의 페이서가
Figure 112013114465256-pat00082
이므로,
Figure 112013114465256-pat00083
=
Figure 112013114465256-pat00084
Figure 112013114465256-pat00085
을 기준으로 진상/지상 정보를 추정한다.
이에 따라, 제2 진상/지상 추정부(330b)는
Figure 112013114465256-pat00086
가
Figure 112013114465256-pat00087
Figure 112013114465256-pat00088
보다 작은 경우 B상의 전류를 진상으로 추정한다. 반면, 제2 진상/지상 추정부(330b)는
Figure 112013114465256-pat00089
가
Figure 112013114465256-pat00090
Figure 112013114465256-pat00091
보다 큰 경우 B상의 전류를 지상으로 추정한다.
상술한 바를 정리하면, 제2 진상/지상 추정부(330b)는 아래 수학식 16을 이용하여 B상 전류에 대한 진상/지상 정보(sign(
Figure 112013114465256-pat00092
))를 생성할 수 있다.
Figure 112013114465256-pat00093
상기 sign(
Figure 112013114465256-pat00094
)는 B상 전류의 진상/지상 정보를 나타내며, 1이면 진상을 나타내고, -1이면 지상을 나타낸다.
제3 진상/지상 추정부(330c)는 C상의 전류에 대한 진상/지상 정보를 추정한다. 보다 구체적으로, 제3 진상/지상 추정부(330c)는 C상 전압의 페이서가
Figure 112013114465256-pat00095
이므로,
Figure 112013114465256-pat00096
=-
Figure 112013114465256-pat00097
Figure 112013114465256-pat00098
을 기준으로 진상/지상 정보를 추정한다.
이에 따라, 제3 진상/지상 추정부(330c)는
Figure 112013114465256-pat00099
가 -
Figure 112013114465256-pat00100
Figure 112013114465256-pat00101
보다 작은 경우 C상의 전류를 진상으로 추정한다. 반면, 제3 진상/지상 추정부(330c)는
Figure 112013114465256-pat00102
가 -
Figure 112013114465256-pat00103
Figure 112013114465256-pat00104
보다 큰 경우 C상의 전류를 지상으로 추정한다.
상술한 바를 정리하면, 제3 진상/지상 추정부(330c)는 아래 수학식 17를 이용하여 C상 전류에 대한 진상/지상 정보(sign(
Figure 112013114465256-pat00105
))를 생성할 수 있다.
Figure 112013114465256-pat00106
상기 sign(
Figure 112013114465256-pat00107
)는 C상 전류의 진상/지상 정보를 나타내며, 1이면 진상을 나타내고, -1이면 지상을 나타낸다.
다시 도 2를 참조하면, 주 제어기(210)는 CAN(Controller Area Network, 220) 통신을 통하여 전압 지령값((V* C) 및 추정된 전류정보를 셀 제어기(230)에 송신한다.
다음, 셀 제어기(230)는 각 상마다 설치되어, 주 제어기(210)로부터 수신한 전압 지령값(V* C)이 출력될 수 있도록 복수의 셀 인버터들(260)을 제어한다.
한편, 하나의 상(phase)에 직렬로 연결된 복수의 셀 인버터들(260) 파라미터 오차, 게이팅 소자의 손실 오차, 시스템 자체의 내부 임피던스의 오차, 스위칭 기법에 의한 오차 등과 같은 이유로 직류전압(Vdc(k))이 상이하게 된다.
이에 따라, 셀 제어기(230)는 동일한 상에 포함된 복수의 셀 인버터들 간의 직류전압(Vdc) 불평형을 제어한다. 상기 직류전압(Vdc)은 각 셀 인버터에 포함된 커패시터에 걸리는 전압을 나타낸다.
이하에서는 설명의 편의를 위하여, 셀 제어기(230)가 하나의 상에 포함된 복수의 셀 인버터들의 직류전압을 제어하는 것만을 설명하고 있으나, 본 발명은 이에 한정되는 것은 아니며 셀 제어기(230)는 A상, B상, C상 각각에 연결되어, 연결된 상에 대하여 제어를 수행한다.
상이한 직류전압(Vdc(k))을 균등하게 제어하기 위하여, 셀 제어기(230)는 직렬로 연결된 복수의 셀 인버터들 각각에 대하여 셀 보상전압 지령값(V* comp(k))을 산출하는 셀 보상 제어부(235)를 포함한다.
이하에서는 도 4를 참조하여 셀 보상 제어부(235)에 대하여 보다 구체적으로 설명하도록 한다.
도 4는 도 2의 셀 보상 제어부를 설명하기 위한 블록도이다.
도 4를 참조하면, 셀 보상 제어부(235)는 보상전력 산출부(410), 전류 추정부(420), 보상전압 크기 산출부(430), 전류위상 추정부(440), 보상전압 지령값 결정부(450) 및 최종 전압 지령값 산출부(460)를 포함한다.
먼저, 보상전력 산출부(410)는 복수의 셀 인버터들의 직류전압 평균값(Vdc(avg)), 및 개별 셀 인버터의 직류전압(Vdc(k))을 입력 받아, 개별 셀 인버터에 대한 보상전력 기준값을 산출한다.
복수의 셀 인버터들의 직류전압 평균값은 아래 수학식 18과 같다.
Figure 112013114465256-pat00108
상기 n은 하나의 상에 직렬로 연결된 셀 인버터들의 개수를 나타내고, 상기 Vdc(avg)는 n개의 셀 인버터들의 직류전압 평균값을 나타내며, 상기 Vdc(k)는 k번째 셀 인버터의 직류전압을 나타낸다.
보상전력 산출부(410)는 복수의 셀 인버터들의 직류전압 평균값(Vdc(avg))과 개별 셀 인버터의 직류전압(Vdc(k)) 간의 차이에 대응하는 전력을 보상전력 기준값으로 산출할 수 있다.
한편, 보상전력 산출부(410)는 복수 개로 구성되어 복수의 셀 인버터들 각각에 대하여 보상전력 기준값을 산출한다. 이때, 각 보상전력 산출부(410)에서 산출되는 보상전력 기준값들의 합은 0이 되어야 한다.
다음, 전류 실효값 제공부(420)는 주 제어기(210)로부터 수신한 전류 실효값을 보상전압 크기 산출부(430)에 제공한다.
다음, 보상전압 크기 산출부(430)는 보상전력 기준값 및 추정된 전류 실효값을 입력 받아 개별 셀 인버터에 대한 셀 보상전압 크기를 산출한다.
보다 구체적으로 설명하면, 보상전압 크기 산출부(430)는 보상전력 산출부(310)로부터 보상전력 기준값을 입력 받는다. 그리고, 보상전압 크기 산출부(320)는 보상전력 기준값을 주 제어기(210)에 의하여 추정된 전류 실효값으로 나눔으로써 개별 셀 인버터에 대한 셀 보상전압 크기를 산출한다.
다음, 전류위상 추정부(440)는 전류의 진상/지상 정보 및 전압 지령값(V* c(k))을 이용하여 전류의 위상을 추정한다.
보다 구체적으로, 전류위상 추정부(440)는 주 제어기(210)에 의하여 추정된 전류의 진상/지상 정보, 및 주 제어기(210)에 의하여 산출된 전압 지령값(V* c(k))을 수신한다.
전류가 무효전력성분이라는 것을 바탕으로, 전류위상 추정부(440)는 전류가 진상으로 추정되면 전류의 위상을 전압 지령값(V* c(k))의 위상보다 90°빠른 값으로 추정한다.
반면, 전류위상 추정부(440)는 전류가 지상으로 추정되면 전류의 위상을 전압 지령값(V* c(k))의 위상보다 90°느린 값으로 추정한다.
다음, 보상전압 지령값 결정부(450)는 보상전압 크기 산출부(430)에 의하여 산출된 셀 보상전압 크기, 전류위상 추정부(440)에 의하여 추정된 전류의 위상, 복수의 셀 인버터들의 직류전압 평균값(Vdc(avg)), 및 개별 셀 인버터의 직류전압(Vdc(k))을 기초로 각 셀 인버터에 대한 셀 보상전압 지령값(V* comp(k))을 결정하여 출력한다. 이때, 셀 보상전압 지령값(V* comp(k))은 보상전압 크기 및 위상으로 결정된다.
보다 구체적으로, 보상전압 지령값 산출부(450)는 직류전압 평균값(Vdc(avg))과 해당 셀 인버터의 직류전압(Vdc(k))을 비교한다.
해당 셀 인버터의 직류전압(Vdc(k))이 직류전압 평균값(Vdc(avg)) 보다 낮은 경우, 보상전압 지령값 산출부(450)는 셀 보상전압 크기에 추정된 전류 위상과 동상인 셀 보상전압 지령값(V* comp(k))을 출력한다.
해당 셀 인버터의 직류전압(Vdc(k))이 직류전압 평균값(Vdc(avg)) 보다 높은 경우, 보상전압 지령값 산출부(450)는 셀 보상전압 크기에 추정된 전류 위상과 반대 위상인 셀 보상전압 지령값(V* comp(k))을 출력한다.
복수의 셀 인버터들(260) 각각에 대한 셀 보상전압 지령값(V* comp(k))의 벡터 합은 아래 수학식 19와 같다.
Figure 112013114465256-pat00109
다음, 최종 전압 지령값 산출부(460)은 전압 지령값(V* C(k))에 셀 보상전압 지령값(V* comp(k))을 더하여 최종 전압 지령값(V'* C(k))을 산출한다.
다시 도 2를 참조하면, 셀 인버터(260)는 전압 지령값(V* C(k))에 셀 보상전압 지령값(V* comp(k))을 더한 최종 전압 지령값(V'* C(k))에 상응하는 전압(VC(k))을 출력한다.
이때, 전압 지령값(V* C(k)), 최종 전압 지령값(V'* C(k)) 및 셀 인버터(260)에서 출력하는 전압(VC(k))의 관계는 아래 수학식 20과 같다.
Figure 112013114465256-pat00110
도 5는 본 발명의 일 실시예에 따라 멀티레벨 인버터 제어 방법을 설명하기 위한 흐름도이다.
이하에서는 설명의 편의를 위하여, 본 발명의 일 실시예에 따른 멀티레벨 인버터 제어 시스템(200)이 하나의 상에 직렬로 연결된 복수의 셀 인버터들을 제어하는 것만을 설명하고 있으나, 본 발명은 이에 한정되는 것은 아니며, A상, B상, C상 각각에 포함된 셀 인버터에 대해서도 제어를 수행할 수 있다.
도 5를 참조하면, 먼저, 멀티레벨 인버터 제어 시스템(200)은 전압 지령값(V* C)을 산출한다(S501).
다음, 멀티레벨 인버터 제어 시스템(200)은 동기좌표축 또는 역동기좌표축으로 변환된 전류를 이용하여 셀 인버터의 출력전류에 대한 정보를 추정한다(S502).
이하에서는 도 6을 참조하여 출력전류 정보를 추정하는 방법에 대하여 보다 구체적으로 설명하도록 한다.
도 6은 본 발명의 일 실시예에 따라 출력전류 정보를 추정하는 방법을 설명하기 위한 흐름도이다.
도 6을 참조하면, 먼저, 멀티레벨 인버터 제어 시스템(200)은 동기좌표축으로 변환된 정상분 전류(
Figure 112013114465256-pat00111
,
Figure 112013114465256-pat00112
), 역동기좌표축으로 변환된 역상분 전류(
Figure 112013114465256-pat00113
,
Figure 112013114465256-pat00114
), 및 동기좌표축으로 변환된 영상분 전류(
Figure 112013114465256-pat00115
,
Figure 112013114465256-pat00116
)를 기초로 A상 전류(
Figure 112013114465256-pat00117
,
Figure 112013114465256-pat00118
), B상 전류(
Figure 112013114465256-pat00119
,
Figure 112013114465256-pat00120
) 및 C상 전류(
Figure 112013114465256-pat00121
,
Figure 112013114465256-pat00122
)를 추정한다(S601). 멀티레벨 인버터 제어 시스템(200)은 수학식 1 내지 수학식 11을 이용하여 각 상 전류를 추정할 수 있다.
다음, 멀티레벨 인버터 제어 시스템(200)은 A상 전류(
Figure 112013114465256-pat00123
,
Figure 112013114465256-pat00124
), B상 전류(
Figure 112013114465256-pat00125
,
Figure 112013114465256-pat00126
) 및 C상 전류(
Figure 112013114465256-pat00127
,
Figure 112013114465256-pat00128
) 각각에 대한 실효값 및 진상/지상 정보를 추정한다(S602).
멀티레벨 인버터 제어 시스템(200)은 상기 추정된 각 상전류에 대한 실수값 및 허수값을 수학식 12 내지 수학식 14에 대입하여 실효값을 추정할 수 있다.
한편, 멀티레벨 인버터 제어 시스템(200)은 각 상전류가 진상인지 지상인지 여부를 각 상전압을 기준으로 판단한다.
보다 구체적으로, 멀티레벨 인버터 제어 시스템(200)은 A상 전압의 페이서가
Figure 112013114465256-pat00129
이므로,
Figure 112013114465256-pat00130
=0을 기준으로 진상/지상 정보를 추정한다. 이에 따라, 멀티레벨 인버터 제어 시스템(200)은
Figure 112013114465256-pat00131
가 양의 값인 경우 A상의 전류를 진상으로 추정하는 반면,
Figure 112013114465256-pat00132
가 음의 값인 경우 A상의 전류를 지상으로 추정한다.
또한, 멀티레벨 인버터 제어 시스템(200)은 B상 전압의 페이서가
Figure 112013114465256-pat00133
이므로,
Figure 112013114465256-pat00134
=
Figure 112013114465256-pat00135
Figure 112013114465256-pat00136
을 기준으로 진상/지상 정보를 추정한다. 이에 따라, 멀티레벨 인버터 제어 시스템(200)은
Figure 112013114465256-pat00137
가
Figure 112013114465256-pat00138
Figure 112013114465256-pat00139
보다 작은 경우 B상의 전류를 진상으로 추정하는 반면,
Figure 112013114465256-pat00140
가
Figure 112013114465256-pat00141
Figure 112013114465256-pat00142
보다 큰 경우 B상의 전류를 지상으로 추정한다.
또한, 멀티레벨 인버터 제어 시스템(200)은 C상 전압의 페이서가
Figure 112013114465256-pat00143
이므로,
Figure 112013114465256-pat00144
=-
Figure 112013114465256-pat00145
Figure 112013114465256-pat00146
을 기준으로 진상/지상 정보를 추정한다. 이에 따라, 멀티레벨 인버터 제어 시스템(200)은
Figure 112013114465256-pat00147
가 -
Figure 112013114465256-pat00148
Figure 112013114465256-pat00149
보다 작은 경우 C상의 전류를 진상으로 추정하는 반면,
Figure 112013114465256-pat00150
가 -
Figure 112013114465256-pat00151
Figure 112013114465256-pat00152
보다 큰 경우 C상의 전류를 지상으로 추정한다.
다음, 멀티레벨 인버터 제어 시스템(200)은 전압 지령값 및 전류의 진상/지상 정보를 이용하여 전류의 위상을 추정한다(S603).
보다 구체적으로, 멀티레벨 인버터 제어 시스템(200)은 전류가 진상으로 추정되면 전류의 위상을 전압 지령값(V* c(k))의 위상보다 90°빠른 값으로 추정한다.
반면, 전류위상 추정부(440)는 전류가 지상으로 추정되면 전류의 위상을 전압 지령값(V* c(k))의 위상보다 90°느린 값으로 추정한다.
다시 도 5를 참조하면, 멀티레벨 인버터 제어 시스템(200)은 직렬로 연결된 셀 복수의 셀 인버터들 각각에 대한 셀 보상전압 지령값(V* comp(k))을 산출한다(S503). 이하에서는 도 7을 참조하여 셀 보상전압 지령값을 산출하는 방법에 대하여 보다 구체적으로 설명하도록 한다.
도 7은 본 발명의 일 실시예에 따라 셀 보상전압 지령값을 산출하는 방법을 설명하기 위한 도면이다.
도 7을 참조하면, 멀티레벨 인버터 제어 시스템(200)은 복수의 셀 인버터들의 직류전압을 센싱하고, 센싱된 직류전압의 평균값을 산출한다(S701).
다음, 멀티레벨 인버터 제어 시스템(200)은 는 복수의 셀 인버터들의 직류전압 평균값(Vdc(avg))과 개별 셀 인버터의 직류전압(Vdc(k)) 간의 차이에 대응하는 전력을 보상전력 기준값으로 산출한다(S702).
다음, 멀티레벨 인버터 제어 시스템(200)은 산출된 보상전력 기준값을 추정된 전류 실효값으로 나눔으로써 개별 셀 인버터에 대한 셀 보상전압 크기를 산출한다(S703).
다음, 멀티레벨 인버터 제어 시스템(200)은 셀 보상전압 크기, 전류의 위상, 복수의 셀 인버터들의 직류전압 평균값(Vdc(avg)), 및 개별 셀 인버터의 직류전압(Vdc(k))을 기초로 각 셀 인버터에 대한 셀 보상전압 지령값(V* comp(k))을 결정하여 출력한다(S704).
보다 구체적으로, 멀티레벨 인버터 제어 시스템(200)은 직류전압 평균값(Vdc(avg))과 해당 셀 인버터의 직류전압(Vdc(k))을 비교한다.
해당 셀 인버터의 직류전압(Vdc(k))이 직류전압 평균값(Vdc(avg)) 보다 낮은 경우, 멀티레벨 인버터 제어 시스템(200)은 셀 보상전압 크기에 추정된 전류 위상과 동상으로 셀 보상전압 지령값(V* comp(k))을 결정한다.
해당 셀 인버터의 직류전압(Vdc(k))이 직류전압 평균값(Vdc(avg)) 보다 높은 경우, 보상전압 지령값 산출부(450)는 셀 보상전압 크기에 추정된 전류 위상과 반대 위상으로 셀 보상전압 지령값(V* comp(k))을 결정한다.
다시 도 5를 참조하면, 멀티레벨 인버터 제어 시스템(200)은 전압 지령값(V* C(k))에 셀 보상전압 지령값(V* comp(k))을 더하여 최종 전압 지령값(V'* C(k))을 산출한다(S504).
다음, 멀티레벨 인버터 제어 시스템(200)은 각 셀 인버터가 최종 전압 지령값(V'* C(k))에 상응하는 전압(VC (k))을 출력하도록 제어한다(S505).
상기에서는 본 출원의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 출원의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 출원을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (12)

  1. 삭제
  2. 계통에 원하는 전류를 출력하기 위한 전압 지령값을 결정하고, 동기좌표축으로 변환된 정상분 전류(
    Figure 112014112350607-pat00230
    ,
    Figure 112014112350607-pat00231
    ), 역동기좌표축으로 변환된 역상분 전류(
    Figure 112014112350607-pat00232
    ,
    Figure 112014112350607-pat00233
    ), 및 동기좌표축으로 변환된 영상분 전류(
    Figure 112014112350607-pat00234
    ,
    Figure 112014112350607-pat00235
    )를 이용하여 전류의 실효값을 추정하는 주 제어기;
    복수의 셀 인버터들의 직류전압, 및 상기 추정된 전류의 실효값을 기초로 상기 복수의 셀 인버터들 각각에 대한 셀 보상전압 지령값을 결정하고, 상기 전압 지령값에 상기 셀 보상전압 지령값을 더하여 최종 전압 지령값을 산출하는 셀 제어기; 및
    상기 최종 전압 지령값에 상응하는 전압을 출력하는 상기 복수의 셀 인버터들을 포함하고,
    상기 셀 제어기는,
    복수의 셀 인버터들의 직류전압 평균값과 개별 셀 인버터의 직류전압 간의 차이를 보상하기 위한 보상전력을 산출하는 보상전력 산출부; 및
    상기 보상전력을 상기 추정된 전류의 실효값으로 나누어서 상기 셀 보상전압지령값의 크기를 산출하는 보상전압 크기 산출부를 포함하는 것을 특징으로 하는 멀티레벨 인버터 제어 시스템.
  3. 계통에 원하는 전류를 출력하기 위한 전압 지령값을 결정하고, 동기좌표축으로 변환된 정상분 전류(
    Figure 112014112350607-pat00236
    ,
    Figure 112014112350607-pat00237
    ), 역동기좌표축으로 변환된 역상분 전류(
    Figure 112014112350607-pat00238
    ,
    Figure 112014112350607-pat00239
    ), 및 동기좌표축으로 변환된 영상분 전류(
    Figure 112014112350607-pat00240
    ,
    Figure 112014112350607-pat00241
    )를 이용하여 전류의 실효값을 추정하는 주 제어기;
    복수의 셀 인버터들의 직류전압, 및 상기 추정된 전류의 실효값을 기초로 상기 복수의 셀 인버터들 각각에 대한 셀 보상전압 지령값을 결정하고, 상기 전압 지령값에 상기 셀 보상전압 지령값을 더하여 최종 전압 지령값을 산출하는 셀 제어기; 및
    상기 최종 전압 지령값에 상응하는 전압을 출력하는 상기 복수의 셀 인버터들을 포함하고,
    상기 주 제어기는,
    Figure 112014112350607-pat00159
    과
    Figure 112014112350607-pat00160
    를 이용하여 A상 전류(
    Figure 112014112350607-pat00161
    ), B상 전류(
    Figure 112014112350607-pat00162
    ), 및 C상 전류(
    Figure 112014112350607-pat00163
    )를 추정하는 3상 전류 추정부를 포함하는 것을 특징으로 하는 멀티레벨 인버터 제어 시스템.
  4. 제3항에 있어서, 상기 주 제어기는,
    Figure 112013114465256-pat00164
    를 이용하여 A상 전류의 실효값(
    Figure 112013114465256-pat00165
    )을 추정하고,
    Figure 112013114465256-pat00166
    를 이용하여 B상 전류의 실효값(
    Figure 112013114465256-pat00167
    )을 추정하며,
    Figure 112013114465256-pat00168
    를 이용하여 C상 전류의 실효값(
    Figure 112013114465256-pat00169
    )을 추정하는 전류 실효값 추정부를 포함하는 것을 특징으로 하는 멀티레벨 인버터 제어 시스템.
  5. 제3항에 있어서, 상기 주 제어기는,
    상기 전류의 d축 전류(
    Figure 112013114465256-pat00170
    )와 q축 전류(
    Figure 112013114465256-pat00171
    )를 비교하여 상기 전류에 대한 진상/지상 정보를 추정하는 진상/지상 추정부를 더 포함하는 것을 특징으로 하는 멀티레벨 인버터 제어 시스템.
  6. 제5항에 있어서, 상기 진상/지상 추정부는,
    상기
    Figure 112013114465256-pat00172
    가 양의 값이면 A상의 전류를 진상으로 추정하고, 상기
    Figure 112013114465256-pat00173
    가 음의 값이면 상기 A상의 전류를 지상으로 추정하며, 상기
    Figure 112013114465256-pat00174
    가
    Figure 112013114465256-pat00175
    Figure 112013114465256-pat00176
    보다 작으면 B상의 전류를 진상으로 추정하고, 상기
    Figure 112013114465256-pat00177
    가
    Figure 112013114465256-pat00178
    Figure 112013114465256-pat00179
    보다 크면 상기 B상의 전류를 지상으로 추정하며, 상기
    Figure 112013114465256-pat00180
    가 -
    Figure 112013114465256-pat00181
    Figure 112013114465256-pat00182
    보다 작으면 C상의 전류를 진상으로 추정하고, 상기
    Figure 112013114465256-pat00183
    가 -
    Figure 112013114465256-pat00184
    Figure 112013114465256-pat00185
    보다 크면 상기 C상의 전류를 지상으로 추정하는 것을 특징으로 하는 멀티레벨 인버터 제어 시스템.
  7. 제5항에 있어서, 상기 셀 제어기는,
    상기 전류의 진상/지상 정보가 진상이면 전류의 위상을 상기 전압 지령값의 위상 보다 90°빠른 값으로 추정하고, 지상이면 전류의 위상을 상기 전압 지령값의 위상 보다 90°느린 값으로 추정하는 전류 위상 추정부를 더 포함하는 것을 특징으로 하는 멀티레벨 인버터 제어 시스템.
  8. 제5항에 있어서, 상기 셀 제어기는,
    상기 진상/지상 정보에 따라 전류의 위상을 추정하고, 개별 셀 인버터의 직류전압이 상기 복수의 셀 인버터들의 직류전압 평균값 보다 작으면, 상기 추정된 전류 위상과 동상으로 상기 셀 보상전압 지령값을 출력하고, 상기 개별 셀 인버터의 직류전압이 상기 직류전압 평균값 보다 크면 상기 추정된 전류 위상과 반대 위상으로 상기 셀 보상전압 지령값을 출력하는 것을 특징으로 하는 멀티레벨 인버터 제어 시스템.
  9. 삭제
  10. 동기좌표축으로 변환된 정상분 전류(
    Figure 112014112350607-pat00242
    ,
    Figure 112014112350607-pat00243
    ), 역동기좌표축으로 변환된 역상분 전류(
    Figure 112014112350607-pat00244
    ,
    Figure 112014112350607-pat00245
    ), 및 동기좌표축으로 변환된 영상분 전류(
    Figure 112014112350607-pat00246
    ,
    Figure 112014112350607-pat00247
    )를 이용하여 전류의 실효값 및 진상/지상 정보를 추정하는 단계; 및
    상기 추정된 전류의 실효값 및 진상/지상 정보를 이용하여 직렬로 연결된 복수의 셀 인버터들의 직류전압 평균값과 개별 셀 인버터의 직류전압 간의 차이를 보상하는 셀 보상전압 지령값을 결정하는 단계를 포함하고,
    상기 추정하는 단계는,
    Figure 112014112350607-pat00192
    과
    Figure 112014112350607-pat00193
    를 이용하여 이용하여 A상 전류(
    Figure 112014112350607-pat00194
    ), B상 전류(
    Figure 112014112350607-pat00195
    ), 및 C상 전류(
    Figure 112014112350607-pat00196
    )를 추정하는 단계를 포함하는 것을 특징으로 하는 멀티레벨 인버터 제어 방법.
  11. 제10항에 있어서, 상기 추정하는 단계는,
    Figure 112013114465256-pat00197
    를 이용하여 A상 전류의 실효값(
    Figure 112013114465256-pat00198
    )을 추정하고,
    Figure 112013114465256-pat00199
    를 이용하여 B상 전류의 실효값(
    Figure 112013114465256-pat00200
    )을 추정하며,
    Figure 112013114465256-pat00201
    를 이용하여 C상 전류의 실효값(
    Figure 112013114465256-pat00202
    )을 추정하는 단계를 포함하는 것을 특징으로 하는 멀티레벨 인버터 제어 방법.
  12. 제10항에 있어서, 상기 추정하는 단계는,
    상기
    Figure 112013114465256-pat00203
    가 양의 값이면 A상의 전류를 진상, 상기
    Figure 112013114465256-pat00204
    가 음의 값이면 상기 A상의 전류를 지상으로 추정하고, 상기
    Figure 112013114465256-pat00205
    가
    Figure 112013114465256-pat00206
    Figure 112013114465256-pat00207
    보다 작으면 B상의 전류를 진상, 상기
    Figure 112013114465256-pat00208
    가
    Figure 112013114465256-pat00209
    Figure 112013114465256-pat00210
    보다 크면 상기 B상의 전류를 지상으로 추정하며, 상기
    Figure 112013114465256-pat00211
    가 -
    Figure 112013114465256-pat00212
    Figure 112013114465256-pat00213
    보다 작으면 C상의 전류를 진상, 상기
    Figure 112013114465256-pat00214
    가 -
    Figure 112013114465256-pat00215
    Figure 112013114465256-pat00216
    보다 크면 상기 C상의 전류를 지상으로 추정하는 단계를 포함하는 것을 특징으로 하는 멀티레벨 인버터 제어 방법.
KR1020130155723A 2013-12-13 2013-12-13 멀티레벨 인버터 제어 시스템 및 그 제어 방법 KR101516090B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130155723A KR101516090B1 (ko) 2013-12-13 2013-12-13 멀티레벨 인버터 제어 시스템 및 그 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130155723A KR101516090B1 (ko) 2013-12-13 2013-12-13 멀티레벨 인버터 제어 시스템 및 그 제어 방법

Publications (1)

Publication Number Publication Date
KR101516090B1 true KR101516090B1 (ko) 2015-05-04

Family

ID=53393377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130155723A KR101516090B1 (ko) 2013-12-13 2013-12-13 멀티레벨 인버터 제어 시스템 및 그 제어 방법

Country Status (1)

Country Link
KR (1) KR101516090B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106502164A (zh) * 2016-12-02 2017-03-15 江苏兆伏新能源有限公司 一种基于双微控制器的光伏逆变器装置
US9929676B2 (en) 2016-02-18 2018-03-27 Lsis Co., Ltd. Method for controlling three phase equivalent voltage of multilevel inverter

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5638263A (en) * 1994-03-01 1997-06-10 Halmar Robicon Group Low and medium voltage PWM AC/DC power conversion method and apparatus
US6198178B1 (en) * 1999-12-21 2001-03-06 International Power Systems, Inc. Step wave power converter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5638263A (en) * 1994-03-01 1997-06-10 Halmar Robicon Group Low and medium voltage PWM AC/DC power conversion method and apparatus
US6198178B1 (en) * 1999-12-21 2001-03-06 International Power Systems, Inc. Step wave power converter

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
전력전자학술대회 논문집(제목: 고전압 대용량 유도 전동기 구동용 H-브릿지 멀티레벨 인버터의 개발 및 적용), 논문발표 2008년 6월 *
전력전자학술대회 논문집(제목: 고전압 대용량 유도 전동기 구동용 H-브릿지 멀티레벨 인버터의 개발 및 적용), 논문발표 2008년 6월*
전력전자학술대회 논문집(제목: 불평형 부하를 가지는 Cascaded H-bridge Multilevel STATCOM에서 전압불평형 보상기의 설계), 논문발표 2013년 7월 *
전력전자학술대회 논문집(제목: 불평형 부하를 가지는 Cascaded H-bridge Multilevel STATCOM에서 전압불평형 보상기의 설계), 논문발표 2013년 7월*

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9929676B2 (en) 2016-02-18 2018-03-27 Lsis Co., Ltd. Method for controlling three phase equivalent voltage of multilevel inverter
CN106502164A (zh) * 2016-12-02 2017-03-15 江苏兆伏新能源有限公司 一种基于双微控制器的光伏逆变器装置
CN106502164B (zh) * 2016-12-02 2019-01-01 艾思玛新能源技术（扬中）有限公司 一种基于双微控制器的光伏逆变器装置

Similar Documents

Publication Publication Date Title
JP4606460B2 (ja) 電力伝送を最適化するための電力循環要求に応答する電力潮流制御装置
EP2164156B1 (en) Inverter control apparatus and motor drive system
KR101639192B1 (ko) 무효전력보상장치
JP5806273B2 (ja) インバータの直流リンクコンデンサの容量推定装置
KR102028328B1 (ko) 계통 연계형 인버터 제어장치
JP2013110884A (ja) 無効電力補償装置およびその制御方法
KR101529889B1 (ko) 역률개선 기능이 구비된 수배전반
KR101516090B1 (ko) 멀티레벨 인버터 제어 시스템 및 그 제어 방법
KR101580020B1 (ko) 멀티레벨 인버터 제어 시스템 및 그 제어 방법
JP6892812B2 (ja) 電力変換装置
CN112016043B (zh) 模块化多电平换流器的稳态故障电流的计算方法
Anu et al. STATCOM based controller for a three phase system feeding single phase loads
KR101696510B1 (ko) 출력전압 왜곡을 보상하는 인버터 제어 시스템
Saribulut et al. Robust space vector modulation technique for unbalance voltage disturbances
Yang et al. Individual DC voltage balancing method at zero current mode for cascaded H-bridge based static synchronous compensator
RU2677628C1 (ru) Трехфазный компенсатор реактивной мощности
Sunny et al. A noble control scheme for grid connected PV system under unbalanced grid condition
Kanjiya et al. Achieving maximum possible power factor with single-phase shunt active power filter under distorted supply condition
KR101516089B1 (ko) 멀티레벨 인버터 제어 시스템 및 그 제어 방법
KR20140085845A (ko) 3상 양방향 인버터의 계통전류 불평형 보상방법 및 고조파 왜곡 보상 방법
CN107769594A (zh) 一种单相脉冲整流器电流内环控制器的优化方法
Rashitov et al. Development of Control Algorithms to Ensure Optimal Thermal Modes of Semiconductor Switches in Distributed Static Synchronous Series Compensators
CN109494778B (zh) 一种柔性直流输电有功开环控制方法及系统
Chawda et al. Power Quality Mitigation in a Distribution Network Using a Battery Energy Storage System
Sharma et al. Performance evaluation of a three-phase improved power quality converter under unbalanced mains conditions

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 5