KR101512441B1 - 저속 근거리 개인무선통신을 위한 비동기 복조 방법 및 장치 - Google Patents

저속 근거리 개인무선통신을 위한 비동기 복조 방법 및 장치 Download PDF

Info

Publication number
KR101512441B1
KR101512441B1 KR1020140017971A KR20140017971A KR101512441B1 KR 101512441 B1 KR101512441 B1 KR 101512441B1 KR 1020140017971 A KR1020140017971 A KR 1020140017971A KR 20140017971 A KR20140017971 A KR 20140017971A KR 101512441 B1 KR101512441 B1 KR 101512441B1
Authority
KR
South Korea
Prior art keywords
correlation
signal
chip period
received signal
samples
Prior art date
Application number
KR1020140017971A
Other languages
English (en)
Inventor
정윤호
이동찬
장수현
Original Assignee
한국항공대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국항공대학교산학협력단 filed Critical 한국항공대학교산학협력단
Priority to KR1020140017971A priority Critical patent/KR101512441B1/ko
Application granted granted Critical
Publication of KR101512441B1 publication Critical patent/KR101512441B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2331—Demodulator circuits; Receiver circuits using non-coherent demodulation wherein the received signal is demodulated using one or more delayed versions of itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2338—Demodulator circuits; Receiver circuits using non-coherent demodulation using sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W4/00—Services specially adapted for wireless communication networks; Facilities therefor
    • H04W4/80—Services using short range communication, e.g. near-field communication [NFC], radio-frequency identification [RFID] or low energy communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

본 발명은 복잡도 증가 없이 다중 전송률을 지원할 수 있도록 한 저속 근거리 개인무선통신을 위한 비동기 복조 방법 및 장치에 관한 것으로, 현재 고정 속도로 제공되는 저속 근거리 개인무선통신의 전송 속도를 더 저속이거나 고속으로 다양화하면서도 이러한 전송률에 따라 심볼 내 샘플수의 증감에 무관하게 항상 동일한 짧은 지연 정보만으로 비동기 복조를 실시할 수 있도록 하여 활용성을 높이면서도 복잡도 증가를 억제하여 구현 비용을 줄일 수 있도록 하는 효과가 있다. 또한, 심볼과 무관한 샘플 단위 지연 신호를 이용하여 주파수 오프셋의 영향을 상쇄시킴으로써 다양한 전송률을 지원할 경우 문제가 되었던 잔류 주파수 오프셋을 심볼에 독립적으로 단순화함과 아울러 고속 전송률에는 오히려 상관 연산에 사용 가능한 샘플의 수를 증가시켜 성능을 향상시킬 수 있는 효과가 있다.

Description

저속 근거리 개인무선통신을 위한 비동기 복조 방법 및 장치{Non coherent demodulation method for LR-WPAN and apparatus thereof}
본 발명은 저속 근거리 개인무선통신(LR-WPAN: Low Rate Wireless Personal Area Network)에 관한 것으로, 특히 복잡도 증가 없이 다중 전송률을 지원할 수 있도록 한 저속 근거리 개인무선통신을 위한 비동기 복조 방법 및 장치에 관한 것이다.
최근 유비쿼터스 센서 네트워크(USN), 사물통신(M2M), 사물 인터넷(Internet of Things), 스마트 그리드와 같이 낮은 비용으로 고품질 응용서비스를 제공할 수 있는 시스템이 증가하면서 단거리 무선 개인 영역 네트워크(WAPN)는 고속과 저속 데이터 전송 모두를 지원할 수 있도록 개선되고 있다. 그 중 하나는 공장, 병원, 빌딩 등에서 기기의 상태나 제어정보 같은 데이터를 저속의 무선 통신으로 대응할 수 있도록 설계된 저속 근거리 개인무선통신(LR-WPAN, IEEE 802.15.4)으로서, 생산의 효율성과 생활의 편리성을 추구할 수 있기 때문에 최근 주목받고 있다.
IEEE 802.15.4는 대체로 10m 이하의 무선거리 영역과 낮은 전력 소모를 기반으로 동작하는 간단한 저전력 기기들의 무선통신을 지원하도록 물리(PHY) 및 MAC 부계층에 대해 정의하는 저속 무선 개인영역 네트워크에 대한 표준이다. 따라서, IEEE 802.15.4는 제한된 전력을 소모하면서 비교적 낮은 데이터 처리를 요구하는 응용에 대해 무선 연결을 제공할 수 있도록 간단하고 낮은 비용이 소요되는 네트워크로 설계되는데, 설치가 용이함에도 불구하고 신뢰성을 제공할 수 있다.
이러한 IEEE 802.15.4 LR-WPAN 시스템은 250kbps 단일 전송률만을 지원하고 있으며 저가 구현을 지향하기 때문에 시스템 규격을 보면 ±80ppm의 큰 주파수 오프셋 환경에서 동작 가능한 저 복잡도의 복조 알고리즘이 요구된다. 따라서, 큰 주파수 오프셋 환경에서 저 복잡도의 복조 알고리즘을 제공하기 위한 연구가 이루어지고 있는데, 최근의 동향을 보면 비동기(Non-coherent) 심볼 단위 이중상관방식 (SymBol based Double Correlation, SBDC)을 이용하여 주파수 오프셋에 강하도록 한 복조기가 제안되고 있다.
도 1은 IEEE 802.15.4 LR-WPAN 시스템의 패킷 구조를 나타낸 것이다. 도시된 바와 같이 프리엠블, 패킷의 정확한 시작을 나타내는 SFD(State of Frame Delimiter), 물리 페이로드의 길이 정보를 가지는 PHR(PHY header), 그리고 전송하려는 데이터인 PSDU(PLCP Service Date Unit)으로 이루어진다.
한편, 이러한 도 1과 같이 정의된 패킷을 실제 송신하는 송신기의 구성을 간략히 도 2에 나타낸다.
도 2에 도시된 바와 같이 802.15.4 시스템의 송신기는 입력 데이터의 4비트를 모아 심볼을 구성(심볼 변환부)하며, 하나의 심볼은 32칩(chip)으로 DSSS(Direct Sequence Spread Spectrum) 확산(확산부)한다. 이렇게 확산된 신호는 홀수 칩과 짝수 칩을 I-위상, Q-위상으로 나누어 변조하는 QPSK(Quadrature Phase Shift Keying) 방식 중 Q-위상을 한 칩 주기만큼 지연시켜 대역폭을 줄이는 OQPSK(Offset QPSK)변조를 실시(OQPSK 변조부)한 후 사인파의 반주기에 해당하는 파형으로 변형(HSF(Half-Sine Filter)부)하여 출력한다. 이렇게 OQPSK 변조와 HSF를 이용하는 방식을 MSK (Minimum Shift Keying) 변조라고 한다.
802.15.4 시스템에서는 하나의 심볼을 32칩 길이를 가지는 PN(Pseudo Noise) 부호를 이용하여 8배 확산(하나의 심볼은 4비트이므로 하나의 심볼을 32칩 길이로 확산)한다.
이러한 기본 구성을 가지는 LR-WPAN 시스템에서는 저전력, 저복잡도 구현이 필수적이므로 신호의 위상을 찾아 이를 보상해주는 추가적인 복잡도가 요구되는 동기화 방식을 적용하기는 어렵기 때문에 신호의 위상 정보에 독립적으로 수신신호를 복조하는 비동기 방식을 이용한다. 이러한 비동기 방식으로 LR-WPAN 시스템의 복조에 사용되는 제안된 방식은 심볼 단위 이중상관방식(SBDC)으로서, 수신신호와 심볼 주기만큼 지연된 수신신호의 위상 차이를 이용하여 복조하는데, 수신 신호의 켤레복소수 신호를 심볼 주기만큼 지연된 수신 신호와 곱하고 이를 미리 복조된 지연된 심볼(복조된 이전주기 심볼)의 켤레복소수 신호에 곱한 후 얻어진 신호와 수신 신호를 복조하기 위해 미리 마련된 16개의 참조 신호 후보군과의 상관특성을 확인하여 상관 특성이 가장 높은 심볼로 복조하는 방식이다.
이러한 심볼 단위 이중상관방식은 비동기 복조에서 가장 큰 영향을 주는 주파수 오프셋의 영향을 시간과 독립적으로 처리하는 방식인데, 이를 위해서는 지연된 심볼을 저장하기 위한 심볼 주기 메모리를 필요로 한다.
결국 이러한 방식의 적용은 LR-WPAN이 250kbps 단일 전송률만을 지원할 경우 32개 워드(하나의 심볼에 대한 샘플의 수 32개)가 필요하여 전체적인 비용을 증가시킨다.
무엇보다도 다양한 활용을 위해 다양한 전송 속도를 지원해야 되는데, 다양한 전송 속도를 지원한다는 것은 하나의 심볼에 대한 샘플의 수가 가변됨을 의미한다.
특히 현재 심볼 단위 이중상관방식은 250kbps 고정 전송률보다 더 낮은 전송률에서는 하나의 심볼에 대한 샘플의 수가 몇 배로 증가하게 되므로 이를 저장하기 위한 메모리의 부하가 급증하고 주파수 오프셋의 영향이 심볼 주기가 증가함에 따라 함께 증가하기 때문에 성능이 열화되는 문제가 있다. 한편 더 고속의 전송률에서는 반대로 심볼 주기가 짧아지게 되므로 주파수 오프셋의 영향은 다소 줄어들더라도 상관 연산을 위해 필요한 샘플의 수가 줄어들게 되므로 상관 연산 성능이 열화되는 문제가 있다.
결국, 낮은 전송률을 지원하지만 더욱 넓은 통달거리를 지원하는 응용 및 상대적으로 통달 거리의 중요도 보다는 높은 전송률을 필요로 하는 응용분야를 지원할 수 있도록 다중 전송률을 지원하면서도 저속에서도 메모리 부하 증가나 주파수 오프셋 영향의 증가가 없고 고속에서도 상관 연산을 위해 필요한 샘플 수를 유지하도록 하는 새로운 시스템이 요구된다.
한국 등록 특허 제10-1004101호
D. Park, et al., "Simple Design of Detector in the Presence of Frequency Offset for IEEE 802.15.4 LR-WPANs," IEEE Trans. Circuit and systems II, vol. 56, no. 4, pp. 330-334, 2009.
전술한 문제점을 개선하기 위한 본 발명 실시예들의 목적은 PN 부호를 반복하거나 짧은 길이의 PN 부호를 적용하여 IEEE 802.15.4의 250kbps 보다 저속이거나 고속의 전송률을 제공하도록 하면서도 이러한 전송률에 따라 심볼 내 샘플수의 증감에 무관하게 항상 동일한 짧은 지연 정보만으로 비동기 복조를 실시할 수 있도록 한 저속 근거리 개인무선통신을 위한 비동기 복조 방법 및 장치를 제공하는 것이다.
본 발명 실시예들의 다른 목적은 심볼과 무관한 샘플 단위 지연 신호를 이용하여 주파수 오프셋의 영향을 상쇄시켜 다양한 전송률을 지원할 경우 문제가 되었던 잔류 주파수 오프셋을 심볼에 독립적으로 단순화함과 아울러 오히려 상관 연산에 사용 가능한 샘플의 수를 증가시켜 성능을 향상시킬 수 있도록 한 저속 근거리 개인무선통신을 위한 비동기 복조 방법 및 장치를 제공하는 것이다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 저속 근거리 개인무선통신을 위한 비동기 복조 방법은 수신 신호에 대한 켤레복소수 신호를 생성하고, 상기 수신신호를 칩주기 샘플 수만큼 지연시키는 단계와; 상기 수신 신호의 켤레복소수와 상기 칩주기 샘플 수만큼 지연된 수신신호를 곱하는 단계와; 상기 곱해진 신호를 수신 신호 복조를 위해 미리 마련된 M개의 참조 신호와 각각 상관 연산하는 단계와; 상기 M개의 참조 신호와 상관 연산된 결과들을 비교하여 가장 상관도가 높은 참조 신호를 복조를 위해 선택하는 단계를 포함한다.
상기 칩주기 샘플 수는 칩주기 기준의 오버샘플링 수이다.
상기 상관 연산을 위해 필요한 메모리는 전송 속도에 무관하게 상기 칩주기 샘플 수에 대응되는 크기로 고정된다.
상기 상관 연산 단계는 상관 특성을 계산할 M개의 참조 신호의 켤레 복소수를 이용할 수 있다. 여기서, 상기 미리 마련된 M개의 참조 신호와 각각 상관 연산하는 단계에서 상관연산을 위한 M개의 참조 신호는 각각 상이하며 각각 참조신호의 켤레복소수와 칩주기 샘플 수만큼 지연된 참조신호를 미리 연산하여 사용할 수 있다. 한편, 상기 상관연산 시 각 참조신호의 켤레복소수와 칩주기 샘플 수만큼 지연된 참조신호를 곱한 후 그 켤레복소수를 상관연산을 위해 사용할 수 있다.
한편, 상기 상관 연산 시 가산 구간은 칩주기 샘플 수 이상을 구간의 시작 숫자로 설정하여 이전 복조결과와 독립성을 유지할 수 있다.
본 발명의 다른 실시예에 따른 저속 근거리 개인무선통신을 위한 비동기 복조 방법은 수신기의 처리 속도를 송신 신호 확산에 사용되는 칩주기 보다 수배 오버샘플링하여 칩주기 샘플 수를 결정하는 단계; 수신 신호에 대한 켤레복소수 신호를 생성하고, 상기 수신신호를 칩주기 샘플 수만큼 지연시키는 단계와; 상기 수신 신호의 켤레복소수와 상기 칩주기 샘플 수만큼 지연된 수신신호를 곱하는 단계와; 수신 신호를 복조하기 위해 M개의 참조 신호 각각을 근거로 상관 연산을 위해 M개의 상이한 수식을 가진 상관식을 미리 준비하고, 상기 수신 신호의 켤레복소수와 상기 칩주기 샘플 수만큼 지연된 수신신호의 곱을 상기 M개의 상관식에 곱하여 상관 연산을 수행하는 단계와; 상기 상관 연산을 통해 얻어진 M개의 상관 결과를 비교하여 가장 상관 특성이 높은 참조신호를 복조를 위한 참조신호로 선택하는 단계를 포함한다.
상기 상관 연산을 위해 필요한 메모리는 전송 속도에 무관하게 상기 칩주기 샘플 수에 대응되는 크기로 고정될 수 있다.
상기 상관 연산 수행 단계에서 M개의 참조 신호는 각각 상이하며 각각 참조신호와 칩주기 샘플 수만큼 지연된 참조신호의 켤레복소수의 곱을 미리 연산하여 이를 상관식으로 이용할 수 있다. 상기 상관 연산 시 가산 구간은 칩주기 샘플 수 이상을 구간의 시작 숫자로 설정하여 이전 복조결과와 독립성을 유지할 수 있다.
본 발명의 또 다른 실시예에 따른 저속 근거리 개인무선통신을 위한 비동기 복조 방법은 수신기의 처리 속도를 송신 신호 확산에 사용되는 칩주기 보다 수배 오버샘플링하여 칩주기 샘플 수를 결정하는 단계; 수신 신호에 대한 켤레복소수 신호와 상기 수신신호를 칩주기 샘플 수만큼 지연시킨 신호를 곱하는 단계와; 수신 신호를 복조하기 위해 M개의 참조 신호 각각을 근거로 상관특성 연산을 위해 M개의 상이한 수식을 가진 상관식을 미리 준비하여 상기 곱해진 신호와의 상관도를 다음의 식
Figure 112014015325937-pat00001
단,
Figure 112014015325937-pat00002
으로 구하는 단계를 포함하되, 상기
Figure 112014015325937-pat00003
은 m번째 참조신호와 수신신호의 상관도를 의미하고,
Figure 112014015325937-pat00004
와
Figure 112014015325937-pat00005
는 x번째 참조신호로 변조된 k 번째 수신 신호의 n번째 샘플과 수신 신호가 칩주기 샘플수(Nc)만큼 지연된 신호를 나타내며,
Figure 112014015325937-pat00006
는 상관 특성을 계산할 m개의 참조 신호 중 m번째 참조신호의 켤레복소수를 나타내고 Ns는 심볼 당 샘플 수이다.
상기 상관특성 연산을 위해 필요한 메모리는 전송 속도에 무관하게 상기 칩주기 샘플 수에 대응되는 크기로 고정된다.
상기 상관특성 연산 시 잔류 주파수 오프셋에 대한 영향은 고정된 상기 칩주기 샘플 수에 따른
Figure 112015015147963-pat00007
로 전송 속도에 무관하게 일정하다.
상기 수신 신호의 x와 m이 같을 경우 상기 상관도가 가장 큰 값을 나타낸다.상기 M개의 상관도를 비교하여 상관특성이 가장 큰 경우의 참조신호를 복조를 위한 참조신호로 선택하는 단계를 더 포함할 수 있다.
상기 상관특성 연산 시 가산 구간은 칩주기 샘플 수 이상을 구간의 시작 숫자로 설정하여 이전 복조결과와 독립성을 유지하는 것이 바람직하다.
본 발명의 다른 실시예에 따른 저속 근거리 개인무선통신을 위한 비동기 복조 장치는 수신 신호에 대한 켤레복소수 신호를 생성하는 켤레복소신호 생성부와; 상기 수신신호를 칩주기 샘플 수만큼 지연시키는 지연부와; 상기 켤레복소 신호 생성부의 출력과 상기 지연부의 출력을 곱하는 복소 곱셈부와; 수신 신호를 복조하기 위해 미리 마련된 M개의 참조 신호를 근거로 구성되어 상기 복소 곱셈부의 출력에 대한 상관 연산 결과를 출력하는 M개의 상관기와; 상기 M개의 상관기의 상관 연산 결과를 비교하여 가장 상관도가 높은 참조 신호를 복조를 위해 선택하는 비교부를 포함한다.
본 발명의 다른 실시예에 따른 저속 근거리 개인무선통신을 위한 비동기 복조 장치는 송신 신호 확산에 사용되는 칩주기 보다 수배 오버샘플링하여 칩주기 샘플 수를 결정하는 클럭 제공부와; 수신 신호에 대한 켤레복소수 신호를 생성하는 켤레복소신호 생성부와; 상기 수신신호를 칩주기 샘플 수만큼 지연시키는 지연부와; 상기 켤레복소 신호 생성부의 출력과 상기 지연부의 출력을 곱하는 복소 곱셈부와; 수신 신호를 복조하기 위해 M개의 참조 신호 각각을 근거로 상관 연산을 위해 M개의 상이한 상관 연산이 가능하도록 구성되어 상기 복소 곱셈부의 출력에 대한 상관 연산 결과를 출력하는 M개의 상관기와; 상기 M개의 상관기의 상관 연산 결과를 비교하여 가장 상관도가 높은 참조 신호를 복조를 위해 선택하는 비교부를 포함한다.
본 발명의 또 다른 실시예에 따른 저속 근거리 개인무선통신을 위한 비동기 복조 장치는 송신 신호 확산에 사용되는 칩주기 보다 수배 오버샘플링하여 칩주기 샘플 수를 결정하는 클럭 제공부와; 수신 신호에 대한 켤레복소수 신호를 생성하는 켤레복소신호 생성부와; 상기 수신신호를 칩주기 샘플 수만큼 지연시키는 지연부와; 상기 켤레복소 신호 생성부의 출력과 상기 지연부의 출력을 곱하는 복소 곱셈부와; 수신 신호를 복조하기 위해 M개의 참조 신호 각각을 근거로 상관 연산을 위해 M개의 상이한 상관 연산이 가능하도록 구성되어 상기 복소 곱셈부의 출력에 대한 상관 연산 결과를 출력하는 M개의 상관기를 포함하며,
상기 상관기는 상관 연산을 위해 다음의 식
Figure 112014015325937-pat00008
단,
Figure 112014015325937-pat00009
을 이용하되, 상기
Figure 112014015325937-pat00010
은 m번째 참조신호와 수신신호의 상관도를 의미하고,
Figure 112014015325937-pat00011
와
Figure 112014015325937-pat00012
는 x번째 참조신호로 변조된 k 번째 수신 신호의 n번째 샘플과 수신 신호가 칩주기 샘플수(Nc)만큼 지연된 신호를 나타내며,
Figure 112014015325937-pat00013
는 상관 특성을 계산할 m개의 참조 신호 중 m번째 참조신호의 켤레복소수를 나타내고 Ns는 심볼 당 샘플 수이다.
본 발명 실시예에 따른 저속 근거리 개인무선통신을 위한 비동기 복조 방법 및 장치는 현재 고정 속도로 제공되는 저속 근거리 개인무선통신의 전송 속도를 더 저속이거나 고속으로 다양화하면서도 이러한 전송률에 따라 심볼 내 샘플수의 증감에 무관하게 항상 동일한 짧은 지연 정보만으로 비동기 복조를 실시할 수 있도록 하여 활용성을 높이면서도 복잡도 증가를 억제하여 구현 비용을 줄일 수 있도록 하는 효과가 있다.
본 발명 실시예에 따른 저속 근거리 개인무선통신을 위한 비동기 복조 방법 및 장치는 심볼과 무관한 샘플 단위 지연 신호를 이용하여 주파수 오프셋의 영향을 상쇄시킴으로써 다양한 전송률을 지원할 경우 문제가 되었던 잔류 주파수 오프셋을 심볼에 독립적으로 단순화함과 아울러 고속 전송률에는 오히려 상관 연산에 사용 가능한 샘플의 수를 증가시켜 성능을 향상시킬 수 있는 효과가 있다.
도 1은 IEEE 802.15.4 LR-WPAN의 패킷 구조를 보인 구성도.
도 2는 IEEE 802.15.4 LR-WPAN의 송신부 구성을 보인 구성도.
도 3은 심볼 단위 이중상관방식(SBDC)을 이용하는 경우의 복조 장치 구성을 보인 구성도.
도 4은 본 발명의 실시예에 따라 다양한 전송률을 적용하기 위한 제안 확산 방식을 설명하는 표.
도 5는 본 발명의 실시예에 따른 복조 장치의 구성을 보인 구성도.
도 6은 본 발명의 실시예에 따른 복조 장치의 필요 메모리를 심볼 단위 이중 상관방식과 비교한 표.
도 7 및 도 8은 본 발명의 실시예에 따른 성능을 기존 방식과 대비한 그래프.
상기한 바와 같은 본 발명을 첨부된 도면들과 실시예들을 통해 상세히 설명하도록 한다.
본 발명에서 사용되는 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아님을 유의해야 한다. 또한, 본 발명에서 사용되는 기술적 용어는 본 발명에서 특별히 다른 의미로 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 의미로 해석되어야 하며, 과도하게 포괄적인 의미로 해석되거나, 과도하게 축소된 의미로 해석되지 않아야 한다. 또한, 본 발명에서 사용되는 기술적인 용어가 본 발명의 사상을 정확하게 표현하지 못하는 잘못된 기술적 용어일 때에는, 당업자가 올바르게 이해할 수 있는 기술적 용어로 대체되어 이해되어야 할 것이다. 또한, 본 발명에서 사용되는 일반적인 용어는 사전에 정의되어 있는 바에 따라, 또는 전후 문맥상에 따라 해석되어야 하며, 과도하게 축소된 의미로 해석되지 않아야 한다.
또한, 본 발명에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 본 발명에서, "구성된다" 또는 "포함한다" 등의 용어는 발명에 기재된 여러 구성 요소들, 또는 여러 단계를 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다.
또한, 본 발명에서 사용되는 제 1, 제 2 등과 같이 서수를 포함하는 용어는 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성 요소는 제 2 구성 요소로 명명될 수 있고, 유사하게 제 2 구성 요소도 제 1 구성 요소로 명명될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 발명의 사상을 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 발명의 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
도 3은 심볼 단위 이중상관방식(SBDC)을 이용하는 경우의 복조 장치 구성을 보인 구성도로서 해당 구성을 통해서 심볼을 단위로 상관도를 측정할 경우의 문제점을 확인하도록 하며, 이를 개선한 본 발명의 실시예를 도 5를 참조하여 이후 설명하도록 한다.
먼저, 도 3에 도시된 구성은 신호의 위상 정보에 독립적으로 수신 신호를 복조하기 위한 것으로 이러한 SBDC 방식은 수신 신호와 심볼 주기만큼 지연된 수신 신호의 위상 차이를 이용하여 복조하는 것으로, 수신 신호의 켤레 복소수 신호를 심볼 주기만큼 지연된 수신 신호와 곱한 후 미리 복조된 지연된 심볼의 켤레복소수 신호(이전 복조 단계에서 복조된 신호의 켤레복소수 신호)를 곱한다. 이렇게 세 가지 신호의 곱으로 생성된 신호와 수신 신호를 복조하기 위한 M개(도시된 경우는 16개)의 참조 신호군과의 상관특성을 확인하여 상관특성이 가장 높은 심볼로 복조하는 방식을 이용한다.
따라서, 도시된 구성은 입력되는 신호에 대한 켤레 복소수 신호를 생성하는 켤레 복소신호 생성부(10)와, 상기 입력 신호를 심볼주기(Ns)로 지연시키는 지연부(40)와, 상기 켤레 복소신호 생성부(10)와 지연부(40)의 신호를 곱하는 제 1 복소 곱셈부(20)와, 이전 복조 주기에서 이미 복조된 심볼의 켤레복소수 신호를 제 1 복소 곱셈부(20)의 출력과 곱하는 제 2 복소 곱셈부(30)를 포함한다.
이렇게 3개의 신호가 곱해진 신호를 미리 마련된 16개의 참조신호로 구성된 상관기(50)에 적용하면 상관기(50)들 중 송신 신호에 사용된 참조신호와 동일한 참조신호로 구성된 상관기의 상관도가 가장 커진다. 비교부(60)는 상관기(50)의 출력을 비교하여 상관도가 가장 높은(상관특성이 가장 좋은) 상관기를 선택하여 해당 상관기에 대응되는 참조신호를 복조에 이용하도록 한다. 심볼 매퍼(70)는 이러한 비교부(60)의 결과를 이용하여 신호를 복조한 후 심볼에 매핑하여 출력한다.
도시된 SBDC 방식의 특징을 좀 더 명확하게 확인하기 위해서 입력되는 신호에 대한 상관 특성을 구하는 SBDC 방식을 수학적으로 모델링하여 다중 전송률 지원을 위한 심볼 크기 변화에 따른 영향을 살펴본다.
앞서 도 2를 통해 살펴본 IEEE 802.15.4의 규격에 따른 송신 신호를 수신할 경우 수신부에서의 수신 신호는 다음의 수학식 1과 같이 모델링할 수 있다. 수신부에서는 AWGN(Addicitive White Gaussian Noise)이 신호에 더해지므로 이를 감안한 것이다.
Figure 112014015325937-pat00014
여기서, 수신신호
Figure 112014015325937-pat00015
는 k번째 수신된 신호의 n 번째 샘플을 나타내며, x는 예를 들어 1~16까지의 값으로 확산 과정에서 확산 대조군으로 사용된 16개 시퀀스 중 한가지 시퀀스를 의미한다.
Figure 112014015325937-pat00016
는 x번 시퀀스를 변조한 송신신호의 n 번째 샘플을 나타내며,
Figure 112014015325937-pat00017
는 송수신기 로컬 오실레이터 시작점 차이로 인한 초기 위상오차를 의미한다.
Figure 112014015325937-pat00018
는 주파수 오프셋으로 송신기 로컬 오실레이터의 각속도와 수신기의 각속도 차이를 나타낸다. 또한 W(n)은 AWGN을 의미하며, Ns는 한 심볼의 총 샘플 수를 의미한다.
이러한 수신 신호에 대한 SBDC 방식의 상관도 연산 모델을 정리하면 다음의 수학식 2와 같다.
Figure 112014015325937-pat00019
단,
Figure 112014015325937-pat00020
여기서,
Figure 112014015325937-pat00021
는 m번째 상관기의 출력 상관값을 의미하며,
Figure 112014015325937-pat00022
와
Figure 112014015325937-pat00023
는 각각 k번째 수신 신호의 n 번째 샘플과 한 심볼의 총 샘플 수로 지연된 지연 신호를 나타내며,
Figure 112014015325937-pat00024
로도 표현될 수 있다. 즉, 심볼 지연은 이전 수신 신호와 같다.
한편,
Figure 112014015325937-pat00025
은 지연된 신호인 k-1번째 송신 신호를 나타내는 것으로, k 번째 수신신호를 복조하는 시점에서는 16가지 대조군 중 한 가지로 정해져 있어 이를 제 2 복소 곱셈부(30)에서 상관 연산 전에 곱해 줄 수 있다.
Figure 112014015325937-pat00026
은 현재 수신 신호와 상관 특성을 계산할 16개의 참조신호 중 m번째 참조신호를 의미한다.
최종 결과식에서 지연된 신호는
Figure 112014015325937-pat00027
로 표현되어 16개의 모든 상관기에서 동일한 값을 나타내기 때문에 상관 결과에 영향을 주지 않게 되며 1~16개 중 한가지 값을 가지는 x와 m이 동일한 값인 경우 상관 연산값은 최대값을 가지게 된다.
비동기 복조 방식에서 가장 큰 영향을 주는 주파수 오프셋의 영향은 로컬 오실레이터의 동작 시간에 비례하여 누적되며 증가하게 되는데, SBDC 방식에서는 수신 신호의 켤레 복소수와 지연된 신호의 곱을 통해서 주파수 오프셋의 영향을 시간과 독립적인
Figure 112014015325937-pat00028
로 고정시켜 주파수 오프셋의 영향을 해결한다. 이에 따라 SBDC 방식은 주파수 오프셋 영향에 강인한 특성을 가지면서 상관특성에 의해 복조가 가능하게 된다.
그러나, 이러한 방식의 경우 지연된 심볼을 저장하기 위해서는 심볼 주기에 해당되는 메모리를 필요로 한다. 일반적인 IEEE 802.15.4 에서 규정된 250kbps의 경우 4비트 심볼에 대해 32칩 확산을 실시하므로 하나의 심볼에 대해서 32워드를 저장해 둘 메모리가 필요하다.
만일 전송률을 절반으로 줄일 경우 심볼의 길이는 2배로 증가되므로 이를 위해서는 64워드의 메모리가 필요하며 그 절반으로 줄일 경우 128워드의 메모리가 필요하게 된다. 이렇게 심볼의 길이에 따라 필요한 메모리가 급증하게 되므로 전송률이 낮아질 경우 낮은 복잡도를 지향하는 LR-WPAN에 적합하지 않다.
한편, 이는 주파수 오프셋에 대해서도 동일한 영향을 끼치는데, 현재 살펴본 바와 같이 SBDC 방식에서는 주파수 오프셋 영향을
Figure 112014015325937-pat00029
로 고정하고 있으나 이는 심볼 길이(Ns)에 종속적이다. 결국 심볼의 길이가 증가함에 따라 잔류하는 주파수 오프셋의 영향이 커지게 된다.
또한, 전송률이 고속으로 변화되면 심볼당 샘플의 수가 줄어들게 되는데 SBDC 방식은 이렇게 샘플의 수가 줄어들 경우 상관연산을 위한 충분한 샘플을 확보하지 못하여 성능이 열화된다.
결국 전송률에 따라 가변되는 심볼을 이용하여 상관 특성을 산출하고 있는 기존의 SBDC는 전송 속도가 느려지는 경우나 빨라지는 경우에 종속적으로 성능이 열화되므로 가변 전송률을 지원하는 LR-WPAN 시스템에 적용하기는 어렵다.
본 발명의 실시예에서는 기본적으로 심볼이 아닌 칩당 샘플 수를 이용하여 상관특성을 연산하도록 함으로써 주파수 오프셋이나 지연에 따라 필요한 메모리의 크기를 심볼의 크기 변화에 독립적으로 항상 일정하도록 하고, 상관특성 연산 시 필요한 샘플의 수를 충분히 확보할 수 있도록 함으로써 가변 전송률을 지원하는 LR-WPAN에 최적화된 복조 방식을 제공할 수 있다.
먼저, 본 발명의 실시예에 적용될 수 있는 가변 속도의 제안 예를 도 4를 통해 보인다.
도 4는 기존의 250kbps 전송률을 그대로 지원하면서 그보다 저속인 125kbps, 62.5kbps, 31.25kbps를 지원하고, 그보다 고속인 500kbps, 1000kbps를 지원하는 경우의 예이다.
현재 IEEE 802.15.4에서는 하나의 심볼을 32칩 길이를 가지는 16-ary quasi-orthogonal한 PN 시퀀스로 8배 확산시키는 방식을 이용한다. 만일 전송률을 낮출 경우 사용되는 PN 코드를 반복하는 반복부호화(Repetition coding)방식을 이용하고 전송률을 높을 경우 짧은 길이(Short-length) PN 시퀀스를 이용하도록 한다.
이렇게 다양한 전송률을 지원하기 위해서는 심볼을 이용할 경우 해당 심볼 당 샘플의 수는 256개에서 8개까지 다양하게 변화된다. 샘플의 수가 기존의 기준이 되던 32개보다 증가하면 주파수 오프셋의 영향이 커지며 필요한 메모리 역시 최대 8배 증가하며, 샘플의 수가 32개보다 감소하면 샘플의 수가 32개에서 8개까지 감소되므로 상관특성에 대한 신뢰성이 낮아져 SNR(신호대 잡음비) 특성이 열화된다.
도 5는 본 발명의 실시예에 따른 복조 장치의 구성을 보인 구성도로서, 도시된 바와 같이 수신 신호의 켤레 복소수 신호와 수신 신호를 칩 단위 샘플 수로 지연한 지연 신호를 곱셈하여 이를 상관기에 적용하고 있다.
즉, 기존 도 3의 SBDC 구성과 비교하여 지연부의 구성이 상이하며 복조되었던 이전 주기의 신호를 이용하지 않도록 하여 이전 주기 복조 신호에 대한 독립성을 가질 수 있도록 한 것이다.
도시된 구성을 살펴보면, 수신 신호에 대한 켤레복소수 신호를 생성하는 켤레복소신호 생성부(110)와, 수신신호를 칩주기 샘플 수만큼 지연시키는 지연부(140)와, 켤레복소 신호 생성부(110)의 출력과 상기 지연부(140)의 출력을 곱하는 복소 곱셈부(120)와, 수신 신호를 복조하기 위한 M개(도시된 예에서는 16개)의 참조 신호 각각을 근거로 상관 연산을 위해 M개의 상이한 상관 연산이 가능하도록 구성되어 상기 복소 곱셈부의 출력에 대한 상관 연산 결과를 출력하는 M개의 상관기(150)와, 상기 M개의 상관기의 상관 연산 결과를 비교하여 가장 상관도가 높은 참조 신호를 복조를 위해 선택하는 비교부(160)를 포함한다. 그리고, 비교부(160)에서 선택한 참조 신호를 이용하여 복조한 신호를 심볼에 매핑하는 심볼 매퍼(170)를 포함할 수 있다.
한편, 도시되지는 않았으나 본 발명의 실시예에서는 송신 신호 확산에 사용되는 칩주기 보다 수배 오버샘플링하여 칩주기 샘플 수를 결정하는 클럭 제공부(미도시)를 구성한다. 예를 들어 확산을 위한 칩주기가 1이라면 본 발명의 실시예에서는 하나의 칩 주기동안 여러 샘플을 얻을 수 있도록 샘플링 클럭 속도를 높여 오버 샘플링하는데 예를 들어 하나의 칩 주기 대비 4배 오버샘플링할 경우 샘플 간격은 0.25칩 주기가 되고, 칩 주기에 따른 샘플의 수(Nc)는 4가 된다.
본 발명의 실시예는 심볼 간이 아닌 샘플 간 위상 차이를 이용하여 상관특성을 연산하도록 복조 모델을 변경한다.
다음의 수학식 3은 본 발명의 실시예에 따른 샘플 단위 이중 상관 방식(SmaPle based Double Correlation, SPDC)의 m번째 참조신호와 수신신호의 상관도 연산에 대한 모델이다.
Figure 112014015325937-pat00030
단,
Figure 112014015325937-pat00031
상기
Figure 112014015325937-pat00032
은 m번째 참조신호와 수신신호의 상관도를 의미하고,
Figure 112014015325937-pat00033
와
Figure 112014015325937-pat00034
는 x번째 참조신호로 변조된 k 번째 수신 신호의 n번째 샘플과 수신 신호가 칩주기 샘플수(Nc)만큼 지연된 신호를 나타내며,
Figure 112014015325937-pat00035
는 상관 특성을 계산할 m개의 참조 신호 중 m번째 참조신호의 켤레복소수를 나타내고 Ns는 심볼 당 샘플 수를 나타낸다. 이 경우 역시 x와 m이 같일 경우 가장 큰 값을 나타내므로 해당 순서의 참조신호를 복조를 위해 사용한다.
수학식 3과 같이 지연단위를 심볼과 무관한 칩 주기당 샘플 수(오버 샘플링 배수, 예를 들어 4배 오버샘플링한 경우 4)로 고정할 수 있으므로 전송률이 가변되어 심볼의 주기가 달라지더라도 지연부(140)에서 필요한 메모리의 수는 4개 워드로 고정된다.
상기 수학식 3을 통해 확인할 수 있는 바와 같이 본 발명의 실시예에 따른 SPDC 방식은 수신신호의 켤레복소수와 심볼의 길이에 독립적인 칩 주기만큼 지연된 수신신호의 곱을 이용하여 주파수 오프셋의 영향을 상쇄시킴으로써 실질적으로 남게 되는 주파수 오프셋의 영향은
Figure 112014015325937-pat00036
이 된다. 결국 심볼의 길이에 무관하게 언제나 칩 주기당 샘플 수(Nc)가 오버샘플링한 배수(4배 오버샘플링의 경우 4)로 고정되므로 다양한 전송률을 지원할 경우 문제가 되었던 잔류 주파수 오프셋의 영향이 전송률에 무관하게 고정된다.
한편, 도시된 복소 곱셈부(120)를 통해서 수신신호의 켤레 복소 신호와 칩당 샘플수로 지연된 지연신호의 곱을 M개의 상이한 상관 연산이 가능하도록 구성된 상관기(150)에 각각 제공하여 상관 연산을 실시하게 되는데, 도시된 바와 같이 각 상관기마다 참조신호
Figure 112014015325937-pat00037
와 칩당 샘플 수로 지연된 참조신호의 켤레복소수
Figure 112014015325937-pat00038
가 곱해진 구성을 가진다. 즉, 상관 연산을 위한 지연 신호가 상관기마다 달리 설정되어야 하는데 이는 애초에 본 발명의 전제가 하나의 칩에 대응되는 샘플 수를 기반으로 지연을 실시하기 때문으로, 이러한 지연 샘플 수가 하나의 심볼이 가지는 샘플 수보다 작아 지연 신호가 k번째 심볼의 복조구간에서 정의되지 않기 때문이다. 이에 따라 본 발명의 실시예에 따른 SPDC 방식의 참조신호와 그에 대한 샘플 지연신호는 M개의 후보군 중에서 동일한 m 번째 신호를 나타내기 때문에 참조 신호간 곱인
Figure 112014015325937-pat00039
(또는
Figure 112014015325937-pat00040
)는 상관기에 따라 미리 연산하여 사용할 수 있다. 이때, n이 0~Nc-1인 경우 n-Nc가 음수가 되어 k-1번째 (이전 주기) 수신신호의 복조 결과를 필요로 하기 때문에 본 발명의 실시예에서는 수학식 3과 같이 가산구간을 Nc~Ns-1로 하여 k-1번째 복조 결과와 독립적으로 상관 연산을 수행할 수 있도록 하였다.
한편, 이렇게 상관도 연산을 위한 가산구간이 칩 주기 샘플수에서 심볼 주기의 샘플 수이고 하나의 심볼은 복수의 칩으로 확산되므로 이러한 가산 구간의 설정을 통해서 심볼 주기가 가변 전송률에 의해 줄어든다 할지라도 오버샘플링에 의해 샘플 수가 증가하므로 상관도 연산을 위해 기존 보다 더 많은 샘플을 이용할 수 있다.
결국, 본 발명의 실시예에 따른 SPDC 방식을 이용할 경우 잔류 주파수 오프셋 영향을 가변 전송률에 무관하게 고정시켜 그 영향을 감소시키고 상관 연산에 사용할 샘플의 수를 증가시켜 성능을 향상시킬 수 있게 된다.
도 6은 본 발명의 실시예에 따른 SPDC 방식과 기존의 SBDC 방식을 이용할 경우의 전송률 별 필요 메모리의 수를 비교한 표로서, 도시된 바와 같이 기존 방식의 경우 표준과 같은 250kbps의 속도에서는 32개 워드의 메모리가 필요하고 전송률이 낮아질 수록 증가하여 31.25kbps에서는 256워드의 메모리가 필요하게 되지만 본 발명의 실시예에 따른 SPDC 방식에서는 전송률의 가변에 무관하게 항상 4워드(4배 오버샘플링의 경우)의 메모리만 필요하다. 결국 도시된 예에서는 필요한 메모리를 50%에서 98.43%까지 감소시킬 수 있어 비용을 크게 낮출 수 있게 된다.
도 7 및 도 8은 도 6에 나타낸 가변 전송률을 지원하는 시스템에서 본 발명의 실시예에 따른 SPDC 방식과 기존의 SBDC 방식의 패킷 에러율(PER)을 측정한 성능 비교 결과 그래프를 보인 것이다. 이러한 평가는 두 방식 모두 IEEE 802.15.4 표준에 명시된 주파수 오차(송수신 각 최대 ±40ppm), 위상 오차 및 AWGNdl 존재하는 환경을 가정하여 수행하였다.
여기서, 도 7 은 기존의 표준 전송률(250kbps) 이하의 저속 전송률에서의 성능을 보인 것이고 도 8은 기존의 표준 전송률 이상의 고속 전송률에서의 성능을 보인 것이다.
우선 도 7을 살펴보면 도시된 바와 같이 넓은 통달 거리를 위해 PN 시퀀스에 반복 코딩을 사용한 3가지 모드(125kbsp, 62.5kbps, 31.25kbps)와 표준 모드(250kbps)를 보인 것으로, 모든 경우에 있어 기존 대비 2dB의 성능 향상이 있음을 알 수 있다.
도 8은 도시된 바와 같이 전송률을 증가시킨 경우로 짧은 PN 시퀀스를 이용한 것인데, 두 배 속도인 500kbps의 경우 1dB의 성능 향상이 있었다. 하지만 네배 속도인 1Mbps의 경우 역시 심볼의 길이가 짧아짐에 따라 기존과 유사한 성능을 보임을 알 수 있다.
결국, 앞서 살펴본 바와 같이 본 발명의 실시예에 따른 SPDC 방식은 다양한 가변 전송률에 적용하더라도 메모리의 증가 없이, 오히려 메모리를 더욱 감소시키면서 적용할 수 있으며 표준 전송률 대비 1/8의 저속부터 2배의 고속까지 고른 성능 향상 효과를 있다는 것을 알 수 있다.
이상에서는 본 발명에 따른 바람직한 실시예들에 대하여 도시하고 또한 설명하였다. 그러나 본 발명은 상술한 실시예에 한정되지 아니하며, 특허 청구의 범위에서 첨부하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능할 것이다.
110: 켤레 복소신호 생성부 120: 복소 곱셈부
140: 지연부 150: 상관기
160: 비교부 170: 심볼 매퍼

Claims (32)

  1. 수신 신호에 대한 켤레복소수 신호를 생성하고, 상기 수신신호를 칩주기 샘플 수만큼 지연시키는 단계와;
    상기 수신 신호의 켤레복소수와 상기 칩주기 샘플 수만큼 지연된 수신신호를 곱하는 단계와;
    상기 곱해진 신호를 수신 신호 복조를 위해 미리 마련된 M개의 참조 신호와 각각 상관 연산하는 단계와;
    상기 M개의 참조 신호와 상관 연산된 결과들을 비교하여 가장 상관도가 높은 참조 신호를 복조를 위해 선택하는 단계를 포함하고,
    상기 칩주기 샘플 수는 칩주기 기준의 오버샘플링 수인 것을 특징으로 하는 저속 근거리 개인무선통신을 위한 비동기 복조 방법.
  2. 삭제
  3. 청구항 1에 있어서, 상기 상관 연산을 위해 필요한 메모리는 전송 속도에 무관하게 상기 칩주기 샘플 수에 대응되는 크기로 고정되는 것을 특징으로 하는 저속 근거리 개인무선통신을 위한 비동기 복조 방법.
  4. 청구항 1에 있어서, 상기 상관 연산 단계는 상관 특성을 계산할 M개의 참조 신호의 켤레 복소수를 이용하는 것을 특징으로 하는 저속 근거리 개인무선통신을 위한 비동기 복조 방법.
  5. 청구항 4에 있어서, 상기 미리 마련된 M개의 참조 신호와 각각 상관 연산하는 단계에서 상관연산을 위한 M개의 참조 신호는 각각 상이하며 각각 참조신호의 켤레복소수와 칩주기 샘플 수만큼 지연된 참조신호를 미리 연산하여 사용하는 것을 특징으로 하는 저속 근거리 개인무선통신을 위한 비동기 복조 방법.
  6. 청구항 5에 있어서, 상기 상관연산 시 각 참조신호의 켤레복소수와 칩주기 샘플 수만큼 지연된 참조신호를 곱한 후 그 켤레복소수를 상관연산을 위해 사용하는 것을 특징으로 하는 저속 근거리 개인무선통신을 위한 비동기 복조 방법.
  7. 청구항 4에 있어서, 상기 상관 연산 시 가산 구간은 칩주기 샘플 수 이상을 구간의 시작 숫자로 설정하여 이전 복조결과와 독립성을 유지하는 것을 특징으로 하는 저속 근거리 개인무선통신을 위한 비동기 복조 방법.
  8. 수신기의 처리 속도를 송신 신호 확산에 사용되는 칩주기 보다 수배 오버샘플링하여 칩주기 샘플 수를 결정하는 단계;
    수신 신호에 대한 켤레복소수 신호를 생성하고, 상기 수신신호를 칩주기 샘플 수만큼 지연시키는 단계와;
    상기 수신 신호의 켤레복소수와 상기 칩주기 샘플 수만큼 지연된 수신신호를 곱하는 단계와;
    수신 신호를 복조하기 위해 M개의 참조 신호 각각을 근거로 상관 연산을 위해 M개의 상이한 수식을 가진 상관식을 미리 준비하고, 상기 수신 신호의 켤레복소수와 상기 칩주기 샘플 수만큼 지연된 수신신호의 곱을 상기 M개의 상관식에 곱하여 상관 연산을 수행하는 단계와;
    상기 상관 연산을 통해 얻어진 M개의 상관 결과를 비교하여 가장 상관 특성이 높은 참조신호를 복조를 위한 참조신호로 선택하는 단계를 포함하는 것을 특징으로 하는 저속 근거리 개인무선통신을 위한 비동기 복조 방법.
  9. 청구항 8에 있어서, 상기 상관 연산을 위해 필요한 메모리는 전송 속도에 무관하게 상기 칩주기 샘플 수에 대응되는 크기로 고정되는 것을 특징으로 하는 저속 근거리 개인무선통신을 위한 비동기 복조 방법.
  10. 청구항 8에 있어서, 상기 상관 연산 수행 단계에서 M개의 참조 신호는 각각 상이하며 각각 참조신호와 칩주기 샘플 수만큼 지연된 참조신호의 켤레복소수의 곱을 미리 연산하여 이를 상관식으로 이용하는 것을 특징으로 하는 저속 근거리 개인무선통신을 위한 비동기 복조 방법.
  11. 청구항 10에 있어서, 상기 상관 연산 시 가산 구간은 칩주기 샘플 수 이상을 구간의 시작 숫자로 설정하여 이전 복조결과와 독립성을 유지하는 것을 특징으로 하는 저속 근거리 개인무선통신을 위한 비동기 복조 방법.
  12. 수신기의 처리 속도를 송신 신호 확산에 사용되는 칩주기 보다 수배 오버샘플링하여 칩주기 샘플 수를 결정하는 단계;
    수신 신호에 대한 켤레복소수 신호와 상기 수신신호를 칩주기 샘플 수만큼 지연시킨 신호를 곱하는 단계와;
    수신 신호를 복조하기 위해 M개의 참조 신호 각각을 근거로 상관특성 연산을 위해 M개의 상이한 수식을 가진 상관식을 미리 준비하여 상기 곱해진 신호와의 상관도를 다음의 식
    Figure 112014015325937-pat00041

    단,
    Figure 112014015325937-pat00042

    으로 구하는 단계를 포함하되, 상기
    Figure 112014015325937-pat00043
    은 m번째 참조신호와 수신신호의 상관도를 의미하고,
    Figure 112014015325937-pat00044
    와
    Figure 112014015325937-pat00045
    는 x번째 참조신호로 변조된 k 번째 수신 신호의 n번째 샘플과 수신 신호가 칩주기 샘플수(Nc)만큼 지연된 신호를 나타내며,
    Figure 112014015325937-pat00046
    는 상관 특성을 계산할 m개의 참조 신호 중 m번째 참조신호의 켤레복소수를 나타내고 Ns는 심볼 당 샘플 수인 것을 특징으로 하는 저속 근거리 개인무선통신을 위한 비동기 복조 방법.
  13. 청구항 12에 있어서, 상기 상관특성 연산을 위해 필요한 메모리는 전송 속도에 무관하게 상기 칩주기 샘플 수에 대응되는 크기로 고정되는 것을 특징으로 하는 저속 근거리 개인무선통신을 위한 비동기 복조 방법.
  14. 청구항 12에 있어서, 상기 상관특성 연산 시 잔류 주파수 오프셋에 대한 영향은 고정된 상기 칩주기 샘플 수에 따른
    Figure 112015015147963-pat00047
    로 전송 속도에 무관하게 일정한 것을 특징으로 하는 저속 근거리 개인무선통신을 위한 비동기 복조 방법.
  15. 청구항 12에 있어서, 상기 수신 신호의 x와 m이 같을 경우 상기 상관도가 가장 큰 값을 나타내는 것을 특징으로 하는 저속 근거리 개인무선통신을 위한 비동기 복조 방법.
  16. 청구항 15에 있어서, 상기 M개의 상관도를 비교하여 상관특성이 가장 큰 경우의 참조신호를 복조를 위한 참조신호로 선택하는 단계를 더 포함하는 것을 특징으로 하는 저속 근거리 개인무선통신을 위한 비동기 복조 방법.
  17. 청구항 12에 있어서, 상기 상관특성 연산 시 가산 구간은 칩주기 샘플 수 이상을 구간의 시작 숫자로 설정하여 이전 복조결과와 독립성을 유지하는 것을 특징으로 하는 저속 근거리 개인무선통신을 위한 비동기 복조 방법.
  18. 수신 신호에 대한 켤레복소수 신호를 생성하는 켤레복소신호 생성부와;
    상기 수신신호를 칩주기 샘플 수만큼 지연시키는 지연부와;
    상기 켤레복소 신호 생성부의 출력과 상기 지연부의 출력을 곱하는 복소 곱셈부와;
    수신 신호를 복조하기 위해 미리 마련된 M개의 참조 신호를 근거로 구성되어 상기 복소 곱셈부의 출력에 대한 상관 연산 결과를 출력하는 M개의 상관기와;
    상기 M개의 상관기의 상관 연산 결과를 비교하여 가장 상관도가 높은 참조 신호를 복조를 위해 선택하는 비교부를 포함하고,
    상기 칩주기 샘플 수는 칩주기 기준의 오버샘플링 수인 것을 특징으로 하는 저속 근거리 개인무선통신을 위한 비동기 복조 장치.
  19. 삭제
  20. 청구항 18에 있어서, 상기 지연부는 전송 속도에 무관하게 상기 칩주기 샘플 수에 대응되는 크기로 고정되는 메모리를 포함하는 것을 특징으로 하는 저속 근거리 개인무선통신을 위한 비동기 복조 장치.
  21. 청구항 18에 있어서, 상기 상관기는 각각 상관 연산 구성이 상이하며, 각 참조신호의 켤레 복소수와 각 참조신호가 칩주기 샘플 수만큼 지연된 신호를 곱한 신호를 이용하여 입력되는 상기 복소 곱셈부의 출력과 상관 연산하도록 구성되는 것을 특징으로 하는 저속 근거리 개인무선통신을 위한 비동기 복조 장치.
  22. 청구항 21에 있어서, 상기 상관기는 상관 연산 시 가산 구간으로 칩주기 샘플 수 이상을 구간의 시작 숫자로 설정하여 이전 복조결과와 독립성을 유지하는 것을 특징으로 하는 저속 근거리 개인무선통신을 위한 비동기 복조 장치.
  23. 송신 신호 확산에 사용되는 칩주기 보다 수배 오버샘플링하여 칩주기 샘플 수를 결정하는 클럭 제공부와;
    수신 신호에 대한 켤레복소수 신호를 생성하는 켤레복소신호 생성부와;
    상기 수신신호를 칩주기 샘플 수만큼 지연시키는 지연부와;
    상기 켤레복소 신호 생성부의 출력과 상기 지연부의 출력을 곱하는 복소 곱셈부와;
    수신 신호를 복조하기 위해 M개의 참조 신호 각각을 근거로 상관 연산을 위해 M개의 상이한 상관 연산이 가능하도록 구성되어 상기 복소 곱셈부의 출력에 대한 상관 연산 결과를 출력하는 M개의 상관기와;
    상기 M개의 상관기의 상관 연산 결과를 비교하여 가장 상관도가 높은 참조 신호를 복조를 위해 선택하는 비교부를 포함하는 것을 특징으로 하는 저속 근거리 개인무선통신을 위한 비동기 복조 장치.
  24. 청구항 23에 있어서, 상기 지연부는 전송 속도에 무관하게 상기 칩주기 샘플 수에 대응되는 크기의 고정된 메모리를 가지는 것을 특징으로 하는 저속 근거리 개인무선통신을 위한 비동기 복조 장치.
  25. 청구항 23에 있어서, 상기 상관기는 각각 상관 연산 구성이 상이하며, 각 참조신호의 켤레 복소수와 각 참조신호가 칩주기 샘플 수만큼 지연된 신호를 곱한 신호를 이용하여 입력되는 상기 복소 곱셈부의 출력과 상관 연산하도록 구성되는 것을 특징으로 하는 저속 근거리 개인무선통신을 위한 비동기 복조 장치.
  26. 청구항 25에 있어서, 상기 상관기는 상관 연산 시 가산 구간으로 칩주기 샘플 수 이상을 구간의 시작 숫자로 설정하여 이전 복조결과와 독립성을 유지하는 것을 특징으로 하는 저속 근거리 개인무선통신을 위한 비동기 복조 장치.
  27. 송신 신호 확산에 사용되는 칩주기 보다 수배 오버샘플링하여 칩주기 샘플 수를 결정하는 클럭 제공부와;
    수신 신호에 대한 켤레복소수 신호를 생성하는 켤레복소신호 생성부와; 상기 수신신호를 칩주기 샘플 수만큼 지연시키는 지연부와;
    상기 켤레복소 신호 생성부의 출력과 상기 지연부의 출력을 곱하는 복소 곱셈부와;
    수신 신호를 복조하기 위해 M개의 참조 신호 각각을 근거로 상관 연산을 위해 M개의 상이한 상관 연산이 가능하도록 구성되어 상기 복소 곱셈부의 출력에 대한 상관 연산 결과를 출력하는 M개의 상관기를 포함하며,
    상기 상관기는 상관 연산을 위해 다음의 식
    Figure 112014015325937-pat00048

    단,
    Figure 112014015325937-pat00049

    을 이용하되, 상기
    Figure 112014015325937-pat00050
    은 m번째 참조신호와 수신신호의 상관도를 의미하고,
    Figure 112014015325937-pat00051
    와
    Figure 112014015325937-pat00052
    는 x번째 참조신호로 변조된 k 번째 수신 신호의 n번째 샘플과 수신 신호가 칩주기 샘플수(Nc)만큼 지연된 신호를 나타내며,
    Figure 112014015325937-pat00053
    는 상관 특성을 계산할 m개의 참조 신호 중 m번째 참조신호의 켤레복소수를 나타내고 Ns는 심볼 당 샘플 수인 것을 특징으로 하는 저속 근거리 개인무선통신을 위한 비동기 복조 장치.
  28. 청구항 27에 있어서, 상기 지연부는 전송 속도에 무관하게 상기 칩주기 샘플 수에 대응되는 크기의 고정된 메모리를 가지는 것을 특징으로 하는 저속 근거리 개인무선통신을 위한 비동기 복조 장치.
  29. 청구항 27에 있어서, 상기 상관 연산 시 잔류 주파수 오프셋에 대한 영향은 고정된 상기 칩주기 샘플 수에 따른
    Figure 112015015147963-pat00054
    로 전송 속도에 무관하게 일정한 것을 특징으로 하는 저속 근거리 개인무선통신을 위한 비동기 복조 장치.
  30. 청구항 27에 있어서, 상기 수신 신호의 x와 m이 같을 경우 상기 상관도가 가장 큰 값을 나타내는 것을 특징으로 하는 저속 근거리 개인무선통신을 위한 비동기 복조 장치.
  31. 청구항 30에 있어서, 상기 M개의 상관기 출력을 비교하여 상관특성이 가장 큰 경우의 참조신호를 복조를 위한 참조신호로 선택하는 비교부를 더 포함하는 것을 특징으로 하는 저속 근거리 개인무선통신을 위한 비동기 복조 장치.
  32. 청구항 27에 있어서, 상기 상관기는 상관 연산 시 가산 구간은 칩주기 샘플 수 이상을 구간의 시작 숫자로 설정하여 이전 복조결과와 독립성을 유지하는 것을 특징으로 하는 저속 근거리 개인무선통신을 위한 비동기 복조 장치.
KR1020140017971A 2014-02-17 2014-02-17 저속 근거리 개인무선통신을 위한 비동기 복조 방법 및 장치 KR101512441B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140017971A KR101512441B1 (ko) 2014-02-17 2014-02-17 저속 근거리 개인무선통신을 위한 비동기 복조 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140017971A KR101512441B1 (ko) 2014-02-17 2014-02-17 저속 근거리 개인무선통신을 위한 비동기 복조 방법 및 장치

Publications (1)

Publication Number Publication Date
KR101512441B1 true KR101512441B1 (ko) 2015-04-17

Family

ID=53053309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140017971A KR101512441B1 (ko) 2014-02-17 2014-02-17 저속 근거리 개인무선통신을 위한 비동기 복조 방법 및 장치

Country Status (1)

Country Link
KR (1) KR101512441B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108089182A (zh) * 2017-12-13 2018-05-29 北京无线电测量研究所 非相干测距系统及非相干测距方法
KR102296343B1 (ko) 2020-05-19 2021-09-01 주식회사 파이칩스 참조 신호의 확장을 이용한 복조방법 및 복조장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100114712A (ko) * 2009-04-16 2010-10-26 중앙대학교 산학협력단 Ｉｅｅｅ 802.15.4 ｌｒ-ｗｐａｎ ｂｐｓｋ 수신기를 위한 비동기 검파 장치 및 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100114712A (ko) * 2009-04-16 2010-10-26 중앙대학교 산학협력단 Ｉｅｅｅ 802.15.4 ｌｒ-ｗｐａｎ ｂｐｓｋ 수신기를 위한 비동기 검파 장치 및 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108089182A (zh) * 2017-12-13 2018-05-29 北京无线电测量研究所 非相干测距系统及非相干测距方法
CN108089182B (zh) * 2017-12-13 2020-06-02 北京无线电测量研究所 非相干测距系统及非相干测距方法
KR102296343B1 (ko) 2020-05-19 2021-09-01 주식회사 파이칩스 참조 신호의 확장을 이용한 복조방법 및 복조장치

Similar Documents

Publication Publication Date Title
JP5238824B2 (ja) 入力信号の特性形態を決定する装置
KR101004101B1 (ko) Ｉｅｅｅ 802.15.4 ｌｒ-ｗｐａｎ ｂｐｓｋ 수신기를 위한 비동기 검파 장치 및 방법
US8761230B2 (en) Method and apparatus for continuous phase modulation preamble encoding and decoding
US8369451B2 (en) Method and apparatus for constant envelope modulation
US7889782B2 (en) Joint de-spreading and frequency correction using a correlator
JP4095249B2 (ja) Ｄｓ−ｓｓｃｄｍａ受信機用の周波数捕捉追跡方法とその装置
US20100309959A1 (en) Method and apparatus for constant envelope demodulation
WO1999031835A1 (fr) Dispositif d'estimation de voie, recepteur amcr et emetteur/recepteur amcr comprenant ledit dispositif
CN113141195B (zh) 一种在直扩系统解扩的解调方法及存储介质
US8472569B2 (en) Fine symbol timing estimation
KR101512441B1 (ko) 저속 근거리 개인무선통신을 위한 비동기 복조 방법 및 장치
CN104168239A (zh) Oqpsk-dsss信号的解调方法及解调器
CN109428679B (zh) ZigBee自适应多速率传输方法
CN108023850B (zh) 一种无线通信方法及装置
JP4406326B2 (ja) 受信装置及びそれを用いた通信装置
Oh et al. Ranging implementation for IEEE 802.15. 4a IR-UWB systems
KR101620548B1 (ko) 저속 근거리 개인무선통신을 위한 시간 동기 방법 및 장치
KR20090009637A (ko) 엠비-오에프디엠 시스템 및 프레임 바운더리 검출 방법
KR101771639B1 (ko) 가변 전송률을 지원하는 Zigbee를 위한 시간 동기 방법 및 장치
KR20070047628A (ko) 저전력 소비형 초광대역 송수신기 및 이를 이용한 네트워크시스템
JP4148879B2 (ja) 受信方法および装置
US20120114020A1 (en) De-spreading method for noncoherent receiver and receiver applying the same
Forleo et al. Online-Learnt and Deployed MoDem System
JP5787846B2 (ja) 受信装置、スペクトル拡散通信装置および通信システム
KR101059475B1 (ko) 직접 대역 확산 신호 복조 장치 및 그 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190326

Year of fee payment: 5