KR101508835B1

KR101508835B1 - 전력검출회로 및 그를 구비하는 rf 신호 증폭회로

Info

Publication number: KR101508835B1
Application number: KR20130093065A
Authority: KR
Inventors: 김기중; 김남흥; 송영진; 한명우; 원준구; 시니치 이이주카; 김윤석
Original assignee: 삼성전기주식회사
Priority date: 2013-08-06
Filing date: 2013-08-06
Publication date: 2015-04-07
Also published as: US20150042405A1; KR20150017147A; US9479133B2

Abstract

본 발명은 전력검출회로 및 그를 구비하는 RF 신호 증폭회로에 관한 것이다. 본 발명의 하나의 실시예에 따라, RF 매칭용 인덕터에 인접되며 유도된 전력을 추출하는 커플링부; 커플링부로부터 출력된 신호를 정류시켜 출력하는 정류부; 정류부의 출력단과 접지 사이에 연결되며 내부 임피던스 변화에 따라 정류부의 출력단의 출력신호를 변화시켜 전력검출을 위한 전압 슬로프를 조정하는 슬로프 조정부; 및 정류부의 출력단의 출력신호를 입력받아 전압 슬로프를 이용한 전력검출용 DC 전압으로 평활화시키는 평활화부;를 포함하는 전력검출회로가 제안된다. 또한, 그를 구비하는 RF 신호 증폭회로가 제안된다.

Description

전력검출회로 및 그를 구비하는 RF 신호 증폭회로{POWER DETECTING CIRCUIT AND RF SIGNAL AMPLIFICATION CIRCUIT HAVING THEREOF}

본 발명은 전력검출회로 및 그를 구비하는 RF 신호 증폭회로에 관한 것이다. 구체적으로는 전력검출용 전압 슬로프의 조정이 가능한 전력검출회로 및 그를 구비하는 RF 신호 증폭회로에 관한 것이다.

일반적으로 RF 신호를 전송하는데 있어서 증폭회로에서 증폭된 RF 신호의 전력을 검출하여 검출결과에 따라 피드백하여 증폭량을 제어한다.

RF 신호로부터 전력을 추출하여 전력을 검출하는 방식으로 폐쇄루프(Closed loop) 방식이 있다. 폐쇄루프 방식은 커플링 회로를 이용하여 RF 신호의 매칭용 인덕터에 2차 도선을 인접시켜 전력을 추출한다. 매칭용 인덕터로부터 유도되어 추출된 정현파형을 다이오드를 이용하여 반파 정류하고, RC 필터를 이용하여 리플이 제거되고 전압 검출단에서 DC 출력을 얻게 된다.

이러한 전력검출방식에서는 검출된 DC 출력으로부터 전력검출용 전압 슬로프를 이용하여 전력을 검출한다. 이때, 시스템의 요구사항은 전력검출용 전압 슬로프의 크기, 즉 기울기가 만족되어야 하고, 전압정재파비(VSWR) 3:1 기준에서의 검출전압 편차가 최소화되어야 하고, 안정적인 DC 전압을 비례적으로 추출 가능해야 한다.

하지만, 시스템별 특성이 다양하고 제조사가 다양하므로, 시스템에 따른 전력검출용 전압 슬로프의 특성이 달라진다. 이러한 차이를 해결하고 시스템 요구사항에 맞추기 위해서는 각 시스템의 특성에 맞는 전압 슬로프로 동작하도록 해야하고, 이를 위해 각 전력검출회로나 장치별로 전압 슬로프를 결정하는 슬로프 저항을 각각 맞추어야 한다. 결국, 각 시스템 특성에 맞도록 전압 슬로프를 결정하게 되므로, 전압 슬로프의 자유도가 현저히 떨어지고, 다른 특성을 갖는 시스템에 적용하기가 어려워진다.

일본 공개특허공보 특개2007-174554호 (2007년 7월 5일 공개) 대한민국 공개특허공보 제10-2004-0110183호 (2004년 12월 31일 공개)

전술한 문제를 해결하고자, 전력검출용 전압 슬로프의 조정이 가능하도록 하여 전압 슬로프의 자유도를 향상시키고 다양한 시스템에 적용할 수 있는 기술을 제안하고자 한다.

전술한 문제를 해결하기 위하여, 본 발명의 하나의 모습에 따라, RF 매칭용 인덕터에 인접되며 유도된 전력을 추출하는 커플링부; 커플링부로부터 출력된 신호를 정류시켜 출력하는 정류부; 정류부의 출력단과 접지 사이에 연결되며 내부 임피던스 변화에 따라 정류부의 출력단의 출력신호를 변화시켜 전력검출을 위한 전압 슬로프를 조정하는 슬로프 조정부; 및 정류부의 출력단의 출력신호를 입력받아 전압 슬로프를 이용한 전력검출용 DC 전압으로 평활화시키는 평활화부;를 포함하되, 상기 커플링부는, 커플링 도선의 종단에 연결된 저항을 통해 커플링 임피던스를 조절하는 전력검출회로가 제안된다.

이때, 하나의 예에서, 슬로프 조정부는 가변저항 구조로 이루어질 수 있다.

또한, 이때, 또 하나의 예에서, 슬로프 조정부는 직렬로 연결된 다수 저항들로 이루어진 저항 그룹과 저항 그룹의 적어도 일부 저항의 각각에 병렬로 연결되어 저항 그룹의 저항값을 가변시키는 MOS 트랜지스터를 포함할 수 있다.

또한, 하나의 예에서, 커플링부로부터 출력된 신호를 바이어스시켜 정류부로 제공하는 바이어싱부를 더 포함할 수 있다.

이때, 또 하나의 예에서, 바이어싱부는: 평활화부에서 출력되는 DC 전압의 높이가 조절되도록 기준전압을 분배시키는 전압분배부; 및 전압분배부에서 분배되는 전압을 전압강하시켜 바이어스 전압을 생성하되, 커플링부에서 추출되는 RF 최소 입력신호에 대하여 평활화부에서 소정의 DC 전압 출력이 가능하도록 전압강하시키는 전압강하부;를 포함할 수 있다.

또 하나의 예에서, 커플링부는 RF 매칭용 인덕터에 인접되며 RF 매칭용 인덕터로부터 유도된 전력을 추출하는 커플링 도선으로서의 코일과, 코일의 종단에 연결되며 커플링 임피던스를 조절하는 종단 저항을 포함할 수 있다.

이때, 또 하나의 예에 따르면, 코일은 맴돌이 구조로 형성된 매칭용 인덕터의 외곽 맴돌이 도선과 이격되되 상하 방향으로 겹치도록 형성될 수 있다.

또한, 또 하나의 예에서, 전력검출회로는 커플링부와 정류부 사이에 형성되며 코일에서 추출된 신호 중 DC 성분을 차단하는 블록킹 커패시터를 더 포함할 수 있다.

또한, 하나의 예에 따르면, 평활화된 DC 전압을 검출하고 검출된 DC 전압을 이용하여 전압 슬로프에 따라 전력을 검출하는 제어부를 더 포함할 수 있다.

다음으로, 전술한 문제를 해결하기 위하여, 본 발명의 다른 하나의 모습에 따라, RF 신호를 입력받아 증폭하는 증폭 블럭; RF 매칭용 인덕터를 포함하고 증폭 블럭에서 증폭된 RF 신호에 대한 임피던스 매칭을 수행하여 출력하는 매칭 블럭; 및 매칭 블럭의 RF 매칭용 인덕터와 커플링 회로를 형성하고 매칭용 인덕터로부터 유도된 전력을 추출하여 전력을 검출하는 전술한 발명의 모습의 실시예들 중 어느 하나에 따른 전력검출회로;을 포함하여 이루어지는 전력검출회로를 구비하는 RF 신호 증폭회로가 제안된다.

이때, 하나의 예에서, 전력검출회로는 평활화된 DC 전압을 검출하고 검출된 DC 전압을 이용하여 전압 슬로프에 따라 전력을 검출하는 제어부를 더 포함할 수 있다.

또한, 하나의 예에서, 매칭 블럭은: 증폭 블럭의 출력단에 연결된 제1 매칭용 인덕터; 제1 매칭용 인덕터에 연결되고 전력검출회로의 커플링부와 커플링되는 RF 매칭용 인덕터인 제2 매칭용 인덕터; 및 제1 및 제2 매칭용 인덕터 사이의 노드와 접지 사이에 연결된 매칭용 커패시터;를 포함할 수 있다.

이때, 또 하나의 예에서, RF 신호 증폭회로는 매칭 블럭에서 출력되는 RF 신호에 포함된 고주파 노이즈를 제거하는 노이즈 제거 커패시터 및 RF 신호에 포함된 DC 성분을 제거하여 출력시키는 DC 제거 커패시터를 포함하는 필터 블럭을 더 포함할 수 있다.

본 발명의 실시예에 따라, 전력검출용 전압 슬로프를 조정할 수 있도록 하여 전력검출용 전압 슬로프의 자유도를 향상시켜 다양한 시스템에 적용가능할 수 있다. 또한, 전력검출용 전압 슬로프의 자유도를 향상시켜 정교한 커플링이 가능해진다.

본 발명의 다양한 실시예에 따라 직접적으로 언급되지 않은 다양한 효과들이 본 발명의 실시예들에 따른 다양한 구성들로부터 당해 기술분야에서 통상의 지식을 지닌 자에 의해 도출될 수 있음은 자명하다.

도 1은 본 발명의 하나의 실시예에 따른 전력검출회로를 개략적으로 나타낸 블럭도이다.
도 2는 본 발명의 또 하나의 실시예에 따른 전력검출회로를 개략적으로 나타낸 블럭도이다.
도 3은 본 발명의 또 하나의 실시예에 따른 전력검출회로를 포함하는 RF 신호 증폭회로를 개략적으로 나타낸 회로도이다.
도 4는 본 발명의 또 다른 하나의 실시예에 따른 전력검출회로를 포함하는 RF 신호 증폭회로를 개략적으로 나타낸 회로도이다.
도 5는 본 발명의 하나의 실시예에 따른 전력검출회로의 커플링 구조를 나타내는 도면이다.
도 6a 및 6b는 본 발명의 하나의 실시예에 따른 전력검출회로에서 노드별 전압파형을 나타내는 그래프이다.
도 7a 및 7b는 본 발명의 하나의 실시예에 따른 전력검출회로에 적용되는 전력검출용 전압 슬로프를 나타내는 그래프이다.
도 8a 및 8b는 본 발명의 하나의 실시예에 따른 전력검출회로에 적용되는 VSWR 3:1 기준에서의 검출전압 편차를 나타내는 그래프이다.

전술한 과제를 달성하기 위한 본 발명의 실시예들이 첨부된 도면을 참조하여 설명될 것이다. 본 설명에 있어서, 동일부호는 동일한 구성을 의미하고, 당해 분야의 통상의 지식을 가진 자에게 본 발명의 이해를 도모하기 위하여 부차적인 설명은 생략될 수도 있다.

본 명세서에서 하나의 구성요소가 다른 구성요소와 연결, 결합 또는 배치 관계에서 '직접'이라는 한정이 없는 이상, '직접 연결, 결합 또는 배치'되는 형태뿐만 아니라 그들 사이에 또 다른 구성요소가 개재됨으로써 연결, 결합 또는 배치되는 형태로도 존재할 수 있다.

본 명세서에 비록 단수적 표현이 기재되어 있을지라도, 발명의 개념에 반하거나 명백히 다르거나 모순되게 해석되지 않는 이상 복수의 구성 전체를 대표하는 개념으로 사용될 수 있음에 유의하여야 한다. 본 명세서에서 '포함하는', '갖는', '구비하는', '포함하여 이루어지는' 등의 기재는 하나 또는 그 이상의 다른 구성요소 또는 그들의 조합의 존재 또는 부가 가능성이 있는 것으로 이해되어야 한다.

우선, 본 발명의 하나의 모습에 따른 전력검출회로를 도면을 참조하여 구체적으로 살펴볼 것이다. 이때, 참조되는 도면에 기재되지 않은 도면부호는 동일한 구성을 나타내는 다른 도면에서의 도면부호일 수 있다.

도 1은 본 발명의 하나의 실시예에 따른 전력검출회로를 개략적으로 나타낸 블럭도이고, 도 2는 본 발명의 또 하나의 실시예에 따른 전력검출회로를 개략적으로 나타낸 블럭도이고, 도 3은 본 발명의 또 하나의 실시예에 따른 전력검출회로를 포함하는 RF 신호 증폭회로를 개략적으로 나타낸 회로도이고, 도 4는 본 발명의 또 다른 하나의 실시예에 따른 전력검출회로를 포함하는 RF 신호 증폭회로를 개략적으로 나타낸 회로도이다. 도 5는 본 발명의 하나의 실시예에 따른 전력검출회로의 커플링 구조를 나타내는 도면이고, 도 6a 및 6b는 본 발명의 하나의 실시예에 따른 전력검출회로에서 노드별 전압파형을 나타내는 그래프이고, 도 7a 및 7b는 본 발명의 하나의 실시예에 따른 전력검출회로에 적용되는 전력검출용 전압 슬로프를 나타내는 그래프이고, 도 8a 및 8b는 본 발명의 하나의 실시예에 따른 전력검출회로에 적용되는 VSWR 3:1 기준에서의 검출전압 편차를 나타내는 그래프이다.

도 1 내지 4를 참조하면, 하나의 예에 따른 전력검출회로는 커플링부(10), 정류부(30), 슬로프 조정부(50) 및 평활화부(40)를 포함한다. 또한, 도 2 내지 4를 참조하면, 또 하나의 예에 따른 전력검출회로는 바이어싱부(20)를 더 포함할 수 있다. 게다가, 도 3 및 4를 참조하면, 또 하나의 예에 따른 전력검출회로는 블록킹 커패시터(15)를 더 포함할 수 있다. 또한, 도시되지 않았으나, 또 하나의 예에 따르면, 전력검출회로는 제어부를 더 포함할 수 있다.

예컨대, 본 발명에 따른 전력검출회로는 폐쇄루프(Closed loop) 방식의 전력을 추출하는 방식에 적용될 수 있다. 또한, 예컨대, 본 발명에 따른 전력검출회로는 RF 신호를 증폭하는 증폭시스템, 예컨대 전력증폭기(PA) IC에서 출력되는 신호의 전력검출에 사용될 수 있다. 즉, 본 발명에 따른 전력검출회로는 WIFI용 전력증폭기(PA) IC와 같은 증폭시스템에서 예컨대 패쇄루프(Closed loop) 방식으로 전력을 추출하는 경우에 적용될 수 있다.

도 1 내지 5를 참조하여, 전력검출회로의 커플링부(10)를 살펴본다. 커플링부(10)는 RF 매칭용 인덕터(1a)에 이격되게 인접되어 있다. 이때, 커플링부(10)는 RF 매칭용 인덕터(1a)로부터 유도된 전력을 추출한다.

예컨대, 도 2 내지 4를 참조하면, 커플링부(10)는 코일(11) 및 종단 저항(13)을 포함할 수 있다. 이때, 코일(11)은 RF 매칭용 인덕터(1a)에 이격되게 인접되며 RF 매칭용 인덕터(1a)로부터 유도된 전력을 추출한다. 또한, 종단 저항(13)은 코일(11) 종단에 연결되며 커플링 임피던스를 조절한다.

도 5는 RF 매칭용 인덕터(1a)에 커플링 도선인 코일(11)이 커플링된 커플링 구조를 예시하고 있다. 예컨대, 도 5를 참조하면, 코일(11)은 맴돌이 구조로 형성된 RF 매칭용 인덕터(1a)의 외곽 맴돌이 도선과 이격되되 상하 방향으로 겹치도록 형성될 수 있다. 이때, 코일(11)의 종단에 연결된 종단 저항(13)은 코일(11)의 말단에서 맴돌이 구조의 외곽방향으로 연장되어 형성될 수 있다. 도 5에서는 정해진 코일(11) 도선의 방향성을 향상시키기 위해 코일(11) 도선의 길이를 최대화하고, 종단 저항(13)의 임피던스 R5를 조절하였다. 종단 저항(13) R5의 저항 값에 따라서 방향성의 값이 -26dB를 만족시키도록 하였다. 예컨대 도 5와 같은 방식으로 전력증폭기(PA) IC에서 출력되는 신호의 전력검출을 위한 커플링 구조가 형성될 수 있다.

예컨대, 도 5와 같은 구조로 커플링 구조를 형성하는 경우, 도 8b는 출력 전력 값이 12dBm, 18dBm 일 때 종단 저항(13) R5의 임피던스 조절에 따른 전압정재파비(VSWR) 3:1 기준에서의 부하 변화에 따른 검출전압의 전압편차의 특성을 나타내고 있다. 종단 저항(13) R5에 따라 커플링 값의 임피던스 조절이 가능하게 된다. 도 5와 같은 구조를 통해, 종단 저항(13) R5의 저항 조절에 따라 VSWR 부하 변화 편차가 최소화되는 설계를 구현할 수 있다. 일반적으로 VSWR 부하 변화에 따른 편차 발생은 커플러의 방향성에 따라서 결정되며, 방향성 향상을 위한 2가지 방안으로, 첫째 커플링 도선의 길이를 주파수의 파장에 맞추어 λ/4로 길게 하는 방안과, 둘째 종단 도선의 저항값을 조절하여 임피던스 가변에 의해 주파수의 파장에 맞추는 방안이 있다. 본 발명의 실시예에서는 종단 저항(13) 값을 조절하여 시스템의 요구사항인 부하편차를 최소화할 수 있다.

이때, 도 3 및 4를 참조하여 하나의 예를 살펴보면, 전력검출회로는 블록킹 커패시터(15)를 더 포함할 수 있다. 이때, 블록킹 커패시터(15)는 커플링부(10)와 정류부(30) 사이에 형성된다. 블록킹 커패시터(15)는 코일(11)에서 RF 매칭용 인덕터(1a)로부터 유도되어 추출된 신호 중 DC 성분을 차단할 수 있다.

다음으로, 도 1 내지 4를 참조하면, 전력검출회로의 정류부(30)는 커플링부(10)로부터 출력된 신호를 정류시켜 출력한다. 예컨대, 정류부(30)는 다이오드를 구비하여 커플링부(10)로부터 출력된 신호를 정류시킬 수 있다. 예컨대, 정류부(30)는 정류 다이오드 D1 및 D2을 포함하여 이루어질 수 있다. 도 3 및 4를 참조하면, 정류 다이오드 D1 및 D2에서 커플링부(10)로부터 출력된 신호를 정류시켜 평활화부(40), 예컨대 RC 필터로 출력한다. 도 3 및 4를 참조하면, 정류 다이오드 D1은 커플링부(10)에서 출력된 신호가 바이어싱부(20)로 역류하는 것을 차단하고, 또한 바이어싱부(20)에서 공급되는 바이어스 전압을 전압강하시킨다. 정류 다이오드 D2는 커플링부(10)에서 출력되고 바이어스 전압에 의해 바이어싱된 신호를 전압강하시킨다.

다음으로, 도 1 내지 4를 참조하여 슬로프 조정부(50)를 구체적으로 살펴본다. 슬로프 조정부(50)는 정류부(30)의 출력단과 접지 사이에 연결되어 있다. 이때, 슬로프 조정부(50)는 내부 임피던스 변화에 따라 정류부(30)의 출력단의 출력신호를 변화시킨다. 슬로프 조정부(50)의 내부 임피던스 변화에 따라 전력검출을 위한 전압 슬로프가 조정된다.

이때, 도 3 및 4를 참조하면, 하나의 예에서, 슬로프 조정부(50)는 가변저항 구조로 이루어질 수 있다. 예컨대, 도 3에 도시된 바와 같이 가변저항(51)으로 형성될 수 있다. 또는, 도 4에 도시된 바와 같이, 다수 저항들(52b, 53b)과 그 중 적어도 일부 저항(53b)의 각각에 병렬 연결된 MOS 트랜지스터(53a)를 포함하는 구조로 가변저항 구조가 이루어질 수 있다. 도 4를 참조하면, 슬로프 조정부(50)는 저항 그룹과 MOS 트랜지스터(53a)를 포함할 수 있다. 이때, 저항 그룹은 다수 저항들(52b, 53b)이 직렬 연결되어 형성된다. 이때, 저항 그룹의 적어도 일부 저항(53b)의 각각에 병렬로 MOS 트랜지스터(53a)가 연결되어 MOS 트랜지스터(53a)의 온-오프 동작에 따라 저항 그룹의 저항값을 가변시킬 수 있다. 도 4에서 MOS 트랜지스터(53a) 및 그에 병렬 연결된 저항(53b)은 가변저항 그룹(53)을 형성하고, MOS 트랜지스터(53a)가 병렬 연결되지 않은 저항은 기본 저항(52b)을 형성한다. 이때, 가변저항 그룹(53)의 저항값이 커지면 슬로프 조정부(50)의 임피던스 저항이 증가하여 전력검출용 전압 슬로프, 즉 기울기가 커지게 된다. 이에 따라, 하나의 전력검출회로 또는 전력검출장치에서 다양하게 전력검출용 전압 슬로프를 조정할 수 있다. 도 3에 도시된 가변저항(51)이나 도 4에 도시된 가변저항 그룹(53)과 기본 저항(52b)의 저항 값에 의해 도 7a에 도시된 전압 슬로프가 결정된다. 가변저항(51)이나 가변저항 그룹(53)의 저항값이 커지면 전압 슬로프, 즉 그래프 기울기가 커지고 가변저항(51)이나 가변저항 그룹(53)의 저항값이 작아지면 전압 슬로프, 즉 그래프 기울기가 작아진다. 이에 따라, 전력검출용 전압 슬로프의 설계 자유도를 향상시킬 수 있다. 또한, 전압 슬로프의 설계 자유도 증가에 따른 전력검출회로를 포함하는 RF 증폭시스템의 성능을 만족시킬 수 있다.

전력검출회로가 포함된 RF 증폭회로 설계 시, 시스템, 예컨대 전력증폭기(PA) IC의 특성에 따라 다양한 전력검출용 전압 슬로프가 예정되는데, 종래에는 다양한 제품 특성에 맞게 기준에 맞는 전압 슬로프를 구현하기 위해서 전력검출장치의 슬로프 조정부(50)의 저항 값을 각각 다르게 제조하여야만 했다. 하지만, 본 실시예에 따라, 본 구성인 슬로프 조정부(50), 예컨대 가변저항 그룹(53)의 임피던스, 예컨대 저항값을 조절할 수 있도록 함으로써, 하나의 전력검출회로 또는 전력검출장치에서도 다양한 시스템 제품 특성에 따른 전력검출용 전압 슬로프를 기준에 맞게 변화 또는 조정할 수 있다. 이에 따라, 전력검출장치를 제조하는데 있어서, 시스템 제조사별로 제조된 다양한 제품, 예컨대 전력증폭기 IC의 특성에 맞게 슬로프 조정부(50)를 이루는 저항이 각각 다르게 형성된 다양한 전력검출장치를 제조할 필요가 없다. 즉, 본 발명의 실시예에 따라, 다양한 시스템의 각각의 특성에 맞는 전력검출용 전압 슬로프를 갖도록 슬로프 조정부(50)의 임피던스, 즉 저항 값을 변화시켜 전압 슬로프를 조정할 수 있고, 이에 따라 하나의 전력검출장치에서 다양한 시스템의 전압 슬로프 특성을 만족시킬 수 있다. 예컨대, 이때, 도 4와 같은 구조의 경우에는 MOS 트랜지스터(53a)의 게이트에 연결되는 포트를 시스템, 예컨대 PA IC의 VDD나 GND로 선택 연결시킴으로써 도 4의 가변저항 그룹(53)의 저항 값을 조절하여 시스템 특성에 맞는 전력검출용 전압 슬로프를 구현할 수 있다.

계속하여, 도 1 내지 4를 참조하여 평활화부(40)를 살펴본다. 평활화부(40)는 정류부(30)의 출력단의 출력신호를 입력받아 전압 슬로프를 이용한 전력검출용 DC 전압으로 평활화시킨다. 도 3 및 4를 참조하면, 평활화부(40)는 저항 R3(41) 및 커패시터 C1(43)을 포함하는 RC 필터로 이루어질 수 있다. RC 필터에 의해 정류부(30)의 출력신호로부터 리플성분을 제거하고 평활화시켜 DC 전압으로 출력된다. 이때, 예컨대, 도시되지 않았으나 제어부에 의해 DC 전압을 검출하고 검출된 DC 전압으로부터 전력검출용 전압 슬로프를 통해 전력을 검출할 수 있다.

또한, 도 2 내지 4를 참조하여 전력검출회로의 하나의 예를 살펴본다. 도 2 내지 4를 참조하면, 하나의 예에 따른 전력검출회로는 바이어싱부(20)를 더 포함할 수 있다. 이때, 바이어싱부(20)는 커플링부(10)로부터 출력된 신호를 바이어스시켜 정류부(30)로 제공할 수 있다. 예컨대, 바이어싱부(20)는 커플링부(10)로부터 출력된 AC 신호가 양의 값을 갖도록 바이어스시킬 수 있다.

예컨대, 바이어싱부(20)는 전압분배부(23) 및 전압강하부(21)를 포함할 수 있다. 전압분배부(23)는 평활화부(40)에서 출력되는 DC 전압의 높이가 조절되도록 기준전압(Vref)을 분배시킨다. 도 3 및 4를 참조하면, 전압분배부(23)는 제1 저항 R1(23a)과 제2 저항 R2(23b)로 이루어질 수 있다. 기준 전압(Vref)은 전력검출회로의 외부, 예컨대 전력검출회로가 사용되는 시스템, 예컨대 PA IC로부터 공급받는다. 예컨대, 기준전압이 2.9V인 경우 전압강하부(21)를 형성하는 다이오드 D3 및 D4에 의해 전압강하되고 전압분배부(23)는 기준전압에서 강하된 강하전압을 분배하여 바이어스 전압으로 출력할 수 있도록 한다.

도 7b을 참조하면, 전압분배부(23)의 제1 저항(23a)과 제2 저항(23b)의 비, 즉 R1/R2 저항비에 따라서 전력검출용 전압 슬로프의 검출전압 평균값을 상향 또는 하향으로 조절할 수 있다. 따라서 전압분배부(23)의 제1 저항(23a)과 제2 저항(23b)의 비, 즉 R1/R2 저항비를 조절함으로써, 전력검출회로가 사용되는 시스템, 예컨대 PA IC의 전력검출용 전압 슬로프의 기준을 만족하도록 할 수 있고, 그에 따라 시스템의 성능을 만족시킬 수 있다.

계속하여, 도 3 및 4를 참조하면, 전압강하부(21)는 전압분배부(23)에서 분배되는 전압을 전압강하시켜 바이어스 전압을 생성한다. 이때, 전압강하부(21)는 커플링부(10)에서 추출되는 RF 최소 입력신호에 대하여 평활화부(40)에서 소정의 DC 전압 출력이 가능하도록 전압강하시킨다. 전압강하부(21)의 다이오드 전압강하에 의해 일정한 전압을 얻을 수 있다. 도 3 및 4를 참조하면, 전압강하부(21)의 다이오드 D3 및 D4는 전압분배부(23)의 제1 저항(23a)과 제2 저항(23b)의 사이에 배치되며, RF 최소 입력신호에 대하여 RC 필터에서 소정의 DC 전압 출력이 가능하도록 전압을 강하시킨다. 전압강하부(21)의 다이오드 D3 및 D4는 예컨대 0.64V의 전압 강하를 야기하며 사이즈 조절에 의해서 커플링부(10)로부터 출력된 신호를 바이어싱하기 위한 바이어스 전압 값을 정교하게 제어할 수 있다. 도 7a를 참조하면, 전압강하부(21)에서 전압강하시켜 생성된 바이어스 전압에 따라, RF 최소 입력신호가 전력검출회로로 입력되어 저출력일 때도 예컨대 0.2V 이상의 DC 전압을 얻을 수 있다.

예컨대, 본 발명의 실시예에 따라, 정류 다이오드 D2, 평활화부(40)의 RC 필터 및 전압강하부(21)의 다이오드 D3 및 D4를 이용하여, 예컨대 전력증폭기(PA) IC와 같은 시스템에서의 전력검출회로의 성능 동작영역인 0.2V에서 0.7V까지 전압 검출되도록 하였다.

또한, 도 3 및 4를 참조하면, 바이어싱부(20)는 전압분배부(23)의 제2 저항(23b)과 전압강하부(21)의 다이오드 D3 및 D4의 직렬 구조와 병렬 연결된 커패시터(25)를 더 포함하고 있다. 바이어싱부(20)의 기준전압(Vref)은 반파정류회로인 정류부(30)의 다이오드 D2에 양의 전압을 인가하기 위한 것이며, 이때, 전압강하부(31)의 다이오드 D3 및 D4를 직렬 연결하여 정류부(30)의 다이오드 D2에 양의 전압이 인가되어 정류할 수 있도록 할 수 있다. 이때, 커패시터 C2(25)는 바이어싱부(20) 측 전원, 예컨대 기준전압(Vref) 측 전원의 바이패스 커패시터 역할을 수행한다. 이때, RF 이상신호는 바이패스 커패시터 C2(25)에 의해서 제거될 수 있다.

또한, 도시되지 않았으나, 또 하나의 예에 따른 전력검출회로를 살펴본다. 이때, 하나의 예에 따른 전력검출회로는 제어부를 더 포함할 수 있다. 제어부(도시되지 않음)는 평활화된 DC 전압을 검출하고 검출된 DC 전압을 이용하여 전압 슬로프에 따라 전력을 검출할 수 있다.

도 6a 및 6b를 참조하여, 본 발명의 실시예에 따른 전력검출회로의 동작을 살펴본다. 도 6a 및 6b은 도 3 또는 4와 같은 실시예에서의 Dn0에서 Dn3 까지의 각 노드별 신호 파형을 도시하고 있다. 도 6a는 RF 신호의 전력검출회로로의 최대(Max) 입력일 때, 즉 전력검출회로의 최대 출력일 때의 전압 환산결과이고, 도 6b는 RF 신호의 전력검출회로로의 최소 입력일 때, 즉 전력검출회로의 최소 출력일 때의 전압 환산 파형이다. 도 6a 및 6b를 참조하면, 최소 출력에서 최대 출력 사이의 전압은 0.2V ~ 0.7V로 전력검출용 전압 슬로프의 성능을 만족한다. 도 6a 및 6b를 참조하면, Dn0의 파형은 RF 신호 파형인 사인파이며, 음의 값에서 양의 값까지의 범위를 갖는 AC 신호이다. Dn1의 파형은 정류 다이오드 D1 및 전압강하부(21) 다이오드 D3 및 D4에 의해 전압강하된 바이어스 전압 값에 의해서 양의 정현파로 추출된다. 또한, Dn2의 파형은 정류 다이오드 D2에 의한 전압강하에 의해서 Dn1보다 감소된 양의 정현파로 추출된다. Dn3의 파형은 평활화부(40), 즉 RC 필터의 저항 R3(41)와 커패시터 C1(43)에 의한 필터링에 의해서 DC 전압 특성을 나타내고 있다.

도 8a는 전압정재비(VSWR) 3:1 기준에서 부하 가변에 따른 검출전압의 편차를 나타낸 그래프이다. 본 발명의 실시예에 따라 슬로프 조정부(50)의 조정에 따라 전력검출용 전압 슬로프를 조정함으로써, 부하 가변에 따라 편차가 최소화된 커플링 구조의 특성을 나타낼 수 있다. 이에 따라, 전력검출회로가 적용되는 시스템의 성능을 만족시킬 수 있다.

다음으로, 본 발명의 다른 하나의 모습에 따른 전력검출회로를 구비하는 RF 신호 증폭회로를 도면을 참조하여 구체적으로 살펴본다. 이때, 전술한 발명의 모습에 따른 전력검출회로의 실시예들 및 도 1, 2, 5 내지 8b가 참조될 것이고, 이에 따라 중복되는 설명들은 생략될 수 있다.

도 3은 본 발명의 또 하나의 실시예에 따른 전력검출회로를 포함하는 RF 신호 증폭회로를 개략적으로 나타낸 회로도이고, 도 4는 본 발명의 또 다른 하나의 실시예에 따른 전력검출회로를 포함하는 RF 신호 증폭회로를 개략적으로 나타낸 회로도이다.

도 3 및 4를 참조하면, 하나의 예에 따른 전력검출회로를 포함하는 RF 신호 증폭회로는 증폭 블럭(3), 매칭 블럭(1) 및 전력검출회로를 포함하고 있다. 또한, 도 3 및 4를 참조하면, 또 하나의 예에 따른 전력검출회로를 포함하는 RF 신호 증폭회로는 필터 블럭(5)을 더 포함할 수 있다.

예컨대, 본 발명에 따른 RF 신호 증폭회로는 폐쇄루프(Closed loop) 방식의 전력을 추출하는 방식에 적용될 수 있다.

예를 들면, 본 발명에 따른 RF 신호 증폭회로는 전력증폭기(PA) IC, 예컨대 WIFI용 PA IC에 적용될 수 있다. 예를 들면, WIFI 2.4GHz용 PA IC에 적용될 수 있다.

도 3 및 4를 참조하면, 전력검출회로를 포함하는 RF 신호 증폭회로의 증폭 블럭(3)을 살펴본다. 이때, 증폭 블럭(3)은 RF 신호를 입력받아 증폭한다. 예컨대, 도 3 및 4를 참조하면, 증폭 블럭(3)은 RF 신호 입력에 따라 쵸크 코일(3b)을 통해 증폭기(3a)로 유입되는 전원전압(Vcc)를 증폭하여 출력할 수 있다.

다음으로, 도 3 및 4를 참조하면, RF 신호 증폭회로의 매칭 블럭(1)은 증폭 블럭(3)에서 증폭된 RF 신호에 대한 임피던스 매칭을 수행하여 출력한다. 이때, 매칭 블럭(1)은 RF 매칭용 인덕터(1a)를 포함하고 있다.

예컨대, 도 3 및 4를 참조하면, 매칭 블럭(1)은 제1 매칭용 인덕터(1b), 제2 매칭용 인덕터(1a) 및 매칭용 커패시터(1c)를 포함할 수 있다. 제1 매칭용 인덕터(1b)는 증폭 블럭(3)의 출력단에 연결되고, 제2 매칭용 인덕터(1a)는 제1 매칭용 인덕터(1b)에 연결된다. 제2 매칭용 인덕터(1a)는 전력검출회로의 커플링부(10)와 커플링되는 RF 매칭용 인덕터(1a)이다. 매칭용 커패시터(1c)는 제1 및 제2 매칭용 인덕터(1b, 1a) 사이의 노드와 접지 사이에 연결된다. 도 3 및 4에서 매칭 블럭(1)은 T 형 LC 임피던스 매칭 구조가 도시되었으나, 다른 매칭소자들을 사용하거나 다른 구조의 임피던스 매칭 구조로도 구현될 수 있다.

다음으로, 도 3 및 4를 참조하면, RF 신호 증폭회로의 전력검출회로는 매칭 블럭(1)의 RF 매칭용 인덕터(1a)와 커플링 회로를 형성한다. 또한, 전력검출회로는 RF 매칭용 인덕터(1a)로부터 유도된 전력을 추출하여 전력을 검출한다.

이때, 전력검출회로는 커플링부(10), 정류부(30), 슬로프 조정부(50) 및 평활화부(40)를 포함한다. 또한, 하나의 예에서, 전력검출회로는 바이어싱부(20)를 더 포함할 수 있다. 전력검출회로에 대한 구체적인 설명은 전술한 발명의 모습의 실시예들을 참조하기로 한다.

예컨대, 도시되지 않았으나, 전력검출회로는 제어부를 더 포함할 수 있다. 제어부는 평활화된 DC 전압을 검출하고 검출된 DC 전압을 이용하여 전압 슬로프에 따라 전력을 검출할 수 있다.

또한, 도 3 및 4를 참조하여, 또 하나의 예에 따른 전력검출회로를 포함하는 RF 신호 증폭회로를 살펴본다. 이때, 전력검출회로를 포함하는 RF 신호 증폭회로는 필터 블럭(5)을 더 포함할 수 있다. 필터 블럭(5)은 매칭 블럭(1)에서 출력되는 RF 신호를 필터링하여 출력시킨다. 이때, 필터 블럭(5)은 노이즈 및 DC 성분을 제거하여 RF 신호를 출력시킬 수 있다.

예컨대, 필터 블럭(5)은 노이즈 제거 커패시터(5b) 및 DC 제거 커패시터(5a)를 포함할 수 있다. 이때, 노이즈 제거 커패시터(5b)는 매칭 블럭(1)에서 출력되는 RF 신호에 포함된 고주파 노이즈를 제거한다. 또한, DC 제거 커패시터(5a)는 RF 신호에 포함된 DC 성분을 제거하여 출력시킬 수 있다.

이상에서, 전술한 실시예 및 첨부된 도면들은 본 발명의 범주를 제한하는 것이 아니라 본 발명에 대한 당해 기술분야에서 통상의 지식을 가진 자의 이해를 돕기 위해 예시적으로 설명된 것이다. 또한, 전술한 구성들의 다양한 조합에 따른 실시예들이 앞선 구체적인 설명들로부터 당업자에게 자명하게 구현될 수 있다. 따라서, 본 발명의 다양한 실시예는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있고, 본 발명의 범위는 특허청구범위에 기재된 발명에 따라 해석되어야 하며, 당해 기술분야에서 통상의 지식을 가진 자에 의한 다양한 변경, 대안, 균등물들을 포함하고 있다.

1 : 매칭블럭 1a : RF 매칭용 인덕터 또는 제2 매칭용 인덕터
1b : 제1 매칭용 인덕터 1c : 매칭용 커패시터
3 : 증폭 블럭 3a : 증폭기
3b : 쵸크코일 5 : 필터 블럭
5a : DC 제거 커패시터 5b : 노이즈 제거 커패시터
10 : 커플링부 11 : 코일
13 : 종단 저항 15 : 블록킹 커패시터
20 : 바이어싱부 21 : 전압강하부
23 : 전압분배부 30 : 정류부
40 : 평활화부 50 : 슬로프 조정부
51 : 가변저항 53 : 가변저항 그룹
53a : MOS 트랜지스터

Claims

RF 매칭용 인덕터에 인접되며 유도된 전력을 추출하는 커플링부;
상기 커플링부로부터 출력된 신호를 정류시켜 출력하는 정류부;
상기 정류부의 출력단과 접지 사이에 연결되며 내부 임피던스 변화에 따라 상기 정류부의 출력단의 출력신호를 변화시켜 전력검출을 위한 전압 슬로프를 조정하는 슬로프 조정부; 및
상기 정류부의 출력단의 출력신호를 입력받아 상기 전압 슬로프를 이용한 전력검출용 DC 전압으로 평활화시키는 평활화부;를 포함하되,
상기 커플링부는, 커플링 도선의 종단에 연결된 저항을 통해 커플링 임피던스를 조절하는 전력검출회로.
청구항 1에 있어서,
상기 슬로프 조정부는 가변저항 구조로 이루어진 것을 특징으로 하는 전력검출회로.
청구항 2에 있어서,
상기 슬로프 조정부는 직렬로 연결된 다수 저항들로 이루어진 저항 그룹과 상기 저항 그룹의 적어도 일부 저항의 각각에 병렬로 연결되어 상기 저항 그룹의 저항값을 가변시키는 MOS 트랜지스터를 포함하는 것을 특징으로 하는 전력검출회로.
청구항 1에 있어서,
상기 커플링부로부터 출력된 신호를 바이어스시켜 상기 정류부로 제공하는 바이어싱부를 더 포함하는 것을 특징으로 하는 전력검출회로.
청구항 4에 있어서,
상기 바이어싱부는:
상기 평활화부에서 출력되는 상기 DC 전압의 높이가 조절되도록 기준전압을 분배시키는 전압분배부; 및
상기 전압분배부에서 분배되는 전압을 전압강하시켜 바이어스 전압을 생성하되, 상기 커플링부에서 추출되는 RF 최소 입력신호에 대하여 상기 평활화부에서 소정의 DC 전압 출력이 가능하도록 전압강하시키는 전압강하부;를 포함하는 것을 특징으로 하는 전력검출회로.
청구항 1에 있어서,
상기 커플링부는,
상기 RF 매칭용 인덕터에 인접되며 상기 RF 매칭용 인덕터로부터 유도된 전력을 추출하는 상기 커플링 도선으로서의 코일과,
상기 코일의 종단에 연결되며 상기 커플링 임피던스를 조절하는 종단 저항을 포함하는 것을 특징으로 하는 전력검출회로.
청구항 6에 있어서,
상기 코일은 맴돌이 구조로 형성된 상기 매칭용 인덕터의 외곽 맴돌이 도선과 이격되되 상하 방향으로 겹치도록 형성된 것을 특징으로 하는 전력검출회로.
청구항 6에 있어서,
상기 전력검출회로는 상기 커플링부와 상기 정류부 사이에 형성되며 상기 코일에서 추출된 신호 중 DC 성분을 차단하는 블록킹 커패시터를 더 포함하는 것을 특징으로 하는 전력검출회로.
청구항 1 내지 8 중의 어느 하나에 있어서,
상기 평활화된 상기 DC 전압을 검출하고 검출된 상기 DC 전압을 이용하여 상기 전압 슬로프에 따라 전력을 검출하는 제어부를 더 포함하는 것을 특징으로 하는 전력검출회로.
RF 신호를 입력받아 증폭하는 증폭 블럭;
RF 매칭용 인덕터를 포함하고 상기 증폭 블럭에서 증폭된 상기 RF 신호에 대한 임피던스 매칭을 수행하여 출력하는 매칭 블럭; 및
상기 매칭 블럭의 상기 RF 매칭용 인덕터와 커플링 회로를 형성하고 상기 매칭용 인덕터로부터 유도된 전력을 추출하여 전력을 검출하는 청구항 1 내지 7 중 어느 하나에 따른 전력검출회로;을 포함하여 이루어지는 전력검출회로를 구비하는 RF 신호 증폭회로.
청구항 10에 있어서,
상기 전력검출회로는 상기 평활화된 상기 DC 전압을 검출하고 검출된 상기 DC 전압을 이용하여 상기 전압 슬로프에 따라 전력을 검출하는 제어부를 더 포함하는 것을 특징으로 하는 전력검출회로를 구비하는 RF 신호 증폭회로.
청구항 10에 있어서,
상기 매칭 블럭은:
상기 증폭 블럭의 출력단에 연결된 제1 매칭용 인덕터;
상기 제1 매칭용 인덕터에 연결되고 상기 전력검출회로의 상기 커플링부와 커플링되는 상기 RF 매칭용 인덕터인 제2 매칭용 인덕터; 및
상기 제1 및 제2 매칭용 인덕터 사이의 노드와 접지 사이에 연결된 매칭용 커패시터;를 포함하는 것을 특징으로 하는 전력검출회로를 구비하는 RF 신호 증폭회로.
청구항 12에 있어서,
상기 RF 신호 증폭회로는 상기 매칭 블럭에서 출력되는 상기 RF 신호에 포함된 고주파 노이즈를 제거하는 노이즈 제거 커패시터 및 상기 RF 신호에 포함된 DC 성분을 제거하여 출력시키는 DC 제거 커패시터를 포함하는 필터 블럭을 더 포함하는 것을 특징으로 하는 전력검출회로를 구비하는 RF 신호 증폭회로.