KR101507145B1 - Through silicon via type flip chip alignment check apparatus using location recognition hole and method thereof - Google Patents

Through silicon via type flip chip alignment check apparatus using location recognition hole and method thereof Download PDF

Info

Publication number
KR101507145B1
KR101507145B1 KR1020140191987A KR20140191987A KR101507145B1 KR 101507145 B1 KR101507145 B1 KR 101507145B1 KR 1020140191987 A KR1020140191987 A KR 1020140191987A KR 20140191987 A KR20140191987 A KR 20140191987A KR 101507145 B1 KR101507145 B1 KR 101507145B1
Authority
KR
South Korea
Prior art keywords
distance
flip chip
alignment error
hole
position recognition
Prior art date
Application number
KR1020140191987A
Other languages
Korean (ko)
Inventor
남수근
김석용
Original Assignee
아메스산업(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아메스산업(주) filed Critical 아메스산업(주)
Priority to KR1020140191987A priority Critical patent/KR101507145B1/en
Application granted granted Critical
Publication of KR101507145B1 publication Critical patent/KR101507145B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Abstract

The present invention relates to an apparatus for inspecting an alignment of a TSV flip chip, which has a solder bump and a through silicon via (TSV) mounted on a substrate surface, and more particularly, to an apparatus and a method for inspecting an alignment of a TSV flip chip by using a location recognition hole, which inspects whether the flip chip is accurately mounted on a flip chip mounting area of the substrate by using at least two location recognition holes formed to correspond to a position of a via hole through which the TSV is formed.

Description

위치인식홀을 이용한 실리콘관통전극 플립칩 얼라인먼트 검사 장치 및 방법{Through silicon via type flip chip alignment check apparatus using location recognition hole and method thereof}FIELD OF THE INVENTION [0001] The present invention relates to a flip-chip alignment inspection apparatus and method for inspecting a silicon-

본 발명은 기판 표면에 실장되는 솔더 범프 및 실리콘관통전극(Through Silicon Via: TSV)을 구비하는 TSV 플립칩의 얼라인먼트 검사 장치에 관한 것으로, 더욱 상세하게는 실리콘관통전극이 형성된 비아홀의 위치에 대응하여 형성된 적어도 둘 이상의 위치인식홀을 이용하여 플립칩이 기판의 플립칩 실장 영역에 정확하게 실장되었는지를 검사하는 위치인식홀을 이용한 실리콘관통전극 플립칩 얼라인먼트 검사 장치 및 방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an alignment inspection apparatus for a TSV flip chip having a solder bump and a through silicon via (TSV) mounted on the surface of a substrate, And more particularly to an apparatus and method for inspecting a silicon penetration electrode flip chip using a position recognition hole for inspecting whether or not a flip chip is accurately mounted on a flip chip mounting region of a substrate using at least two position recognition holes formed.

반도체 칩이 고집적화 및 고속화되면서 반도체 칩 패키징 과정의 플립칩 본딩 공정에서 필름 인쇄회로기판(Print Circuit Board: PCB)과 플립칩을 연결하는 기술로 골드 와이어 본딩 기술을 적용하였다.As the semiconductor chip is highly integrated and increased in speed, the gold wire bonding technology is applied as a technique to connect the flip chip to the film printed circuit board (PCB) in the flip chip bonding process of the semiconductor chip packaging process.

그러나 골드 와이어 본딩 기술은 칩 적층 시 와이어의 길이가 길어져 발열 및 전력 소모량이 크며, 플립칩의 크기가 커지는 한계가 있었다.However, the gold wire bonding technique has a limitation in that the length of the wire is long when the chip is laminated, the heat and power consumption are large, and the size of the flip chip is increased.

이러한 골드 와이어 본딩 기술의 기술적 한계를 극복하기 위한 기술로서 플립칩 기술이 개발되어 적용되고 있다.Flip chip technology has been developed and applied as a technique to overcome the technical limitations of gold wire bonding technology.

플립칩이란 반도체칩 표면의 입출력패드에 금, 납 또는 은과 같은 무른 금속으로 만들어진 솔더 범프(solder bump)가 형성되어 있고, 와이어나 리드 등을 사용하지 않은 상태에서 솔더 범프가 아래로 항하도록 하여 인쇄회로기판 또는 메인보드에 직접 본딩한 반도체칩을 말하며, 반도체칩을 결합할 때 뒤집는다는 의미에서 플립칩(flip chip)이라 부른다.A flip chip is a solder bump made of metal, such as gold, lead, or silver, formed on the input / output pad of the semiconductor chip surface. The solder bump is made to face downward without using wires or leads Refers to a semiconductor chip directly bonded to a printed circuit board or a main board and is called a flip chip in the sense that the semiconductor chip is turned over when the semiconductor chip is coupled.

도 1은 일반적인 플립칩의 구성을 나타낸 도면이다.1 is a view showing the configuration of a general flip chip.

도 1을 참조하면, 플립칩은 밑면에 솔더 범프(3)가 형성되는 마스터칩(2-1)과, 상기 마스터칩(2-1) 상부로 적층되는 복수의 슬레이브칩(2-2, 2-3)들과 플립칩의 최상단에 적층되는 최종 슬레이브칩(2-4)를 포함하여 솔더 범프(3)가 PCB 기판(1)에 접착되도록 실장된다. 최종 슬레이브칩(2-4)를 제외한 칩들에는 TSV가 형성되는 비아홀(4)들이 형성된다. 칩들은 비아홀(4)들을 통해 상호 연결된다.1, the flip chip includes a master chip 2-1 having a solder bump 3 formed on the bottom surface thereof, and a plurality of slave chips 2-2 and 2 stacked on the master chip 2-1. -3) and a final slave chip (2-4) stacked on top of the flip chip, so that the solder bumps (3) are bonded to the PCB substrate (1). Via holes 4 in which TSVs are formed are formed in the chips except for the final slave chip 2-4. The chips are interconnected via via holes 4.

이와 같이 플립칩(2)을 기판(1)에 본딩(실장)한 후, 기판의 리드선과 플립칩의 솔더 범프(3) 사이의 본딩 정렬(alignment)상태를 확인하기 위하여 X-Ray 또는 IR 카메라를 이용하여 정렬 상태를 확인한다. 예를 들어, 특허공개 제10-2010-0113867호 "엑스선을 이용한 플립칩의 솔더 범프 형상 검사 방법"에서는 엑스선을 이용하여 기판에 접합된 플립칩의 컬러영상을 획득하는 단계를 포함하여 기판에 접합된 플립칩의 솔더 범프 형상을 정확하게 검사하는 방법을 공개하고 있다. After the flip chip 2 is bonded (mounted) to the substrate 1 in this manner, an X-ray or an IR camera (not shown) is attached to the substrate 1 in order to check the bonding alignment between the lead wire of the substrate and the solder bumps 3 of the flip chip. To check the alignment status. For example, Japanese Patent Application Laid-Open No. 10-2010-0113867, entitled " Method of Inspecting Solder Bump Shape of Flip Chip Using X-ray ", includes a step of obtaining a color image of a flip chip bonded to a substrate using an X- Discloses a method for accurately checking the shape of a solder bump of a flip chip.

그러나 X-ray 또는 IR 카메라 방식의 종래 플립칩 얼라인먼트 검사 장치는 특정 금속에 대한 투과가 불가하여 칩의 정렬을 확인할 수 없는 경우가 발생할 문제점이 있었다.However, the conventional flip chip alignment inspection apparatus using X-ray or IR camera method has a problem in that the alignment of the chips can not be confirmed because transmission through a specific metal is impossible.

또한, 종래 플립칩 얼라인먼트 검사 장치는 검사 시간이 오래 걸리는 문제점이 있었다.Further, the conventional flip chip alignment inspection apparatus has a problem that it takes a long time for inspection.

또한, 종래 X-ray 방식의 플립칩 정렬 검사 장치는 특정 공간에 X-ray Room을 설치하여 방사선의 유출을 외부로부터 차단하여야 하며, 특정 인원이 입실하여 검사를 진행해야 하므로 정렬 검사를 하기 위한 비용이 상승하며, 검사 인원에 대한 방사능 피폭 등과 같이 공정 내에 방사선에 대한 위험이 내재되어 있는 문제점이 있었다.
In addition, in the conventional X-ray flip chip alignment inspection apparatus, an X-ray Room is installed in a specific space to shut out the radiation from the outside, And there is a risk that radiation risks are inherent in the process, such as radiation exposure to the inspectors.

특허공개 제10-2010-0113867호Patent Publication No. 10-2010-0113867

상술한 문제점을 해결하기 위해 본 발명은 실리콘관통전극이 형성된 비아홀의 위치에 대응하여 형성된 적어도 둘 이상의 위치인식홀을 이용하여 플립칩이 기판의 플립칩 실장 영역에 정확하게 실장되었는지를 검사하는 위치인식홀을 이용한 실리콘관통전극 플립칩 얼라인먼트 검사 장치 및 방법을 제공하는 것을 목적으로 한다.
According to an aspect of the present invention, there is provided a method of manufacturing a flip-chip mounting structure, the method including: mounting a flip chip on a flip-chip mounting region of a substrate using at least two positioning holes formed corresponding to positions of via- And an object of the present invention is to provide an apparatus and a method for inspecting a silicon-penetrating electrode flip chip alignment using the method.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 위치인식홀을 이용한 실리콘관통전극 플립칩 얼라인먼트 검사 장치는: TSV 비아홀을 포함하고, 상기 TSV 비아홀의 위치에 대응하는 위치 중 적어도 하나 이상의 위치에 위치인식홀이 형성되는 최종 슬레이브칩을 포함하는 플립칩이 실장되는 플립칩 실장 영역 및 상기 플립칩 실장 영역 외측으로 적어도 하나 이상의 인식마크를 포함하는 플립칩 구분 영역을 포함하는 기판에서 카메라를 통해 상기 플립칩 구분 영역 단위로 촬영하여 플립칩 구분 영역 영상을 출력하는 영상 처리부; 플립칩 얼라인먼트 에러 검출을 알리는 알람을 출력하는 알람부; 상기 플립칩 구분 영역의 인식마크와 상기 위치인식홀간의 기준거리 정보를 저장하는 저장부; 및 상기 영상 처리부로부터 입력되는 플립칩 구분 영역 영상으로부터 상기 적어도 하나 이상의 인식마크의 위치와 적어도 하나 이상의 위치인식홀의 위치 사이의 거리를 계산하고, 계산된 각 거리가 계산된 각 거리에 대응하는 인식마크 및 위치인식홀에 대해 미리 설정되어 있는 각각의 기준거리와 비교하여 모두 일치하는지를 판단하여 얼라인먼트 에러 유무를 판단하고, 얼라인먼트 에러 발생 시 상기 알람부를 통해 알람을 발생시키는 제어부를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided an apparatus for inspecting a silicon through-hole flip-chip alignment using a position recognition hole, the apparatus comprising: a TSV via hole, the positional recognition being performed at least one of positions corresponding to the position of the TSV via hole; A flip chip mounting area in which a flip chip including a final slave chip in which a hole is formed is mounted and a flip chip division area including at least one recognition mark outside the flip chip mounting area, An image processing unit for capturing a flip chip segment area image in units of segment areas; An alarm unit for outputting an alarm notifying flip chip alignment error detection; A storage unit for storing reference distance information between the recognition mark of the flip chip division area and the position recognition hole; And a control unit for calculating a distance between the position of the at least one recognition mark and the position of at least one position recognition hole from the flip chip segment region image input from the image processing unit, And a reference distance set in advance for each of the position recognition holes, determines whether there is an alignment error, and generates an alarm through the alarm unit when an alignment error occurs.

상기 최종 슬레이브칩에 제1위치인식홀 및 제2위치인식홀이 형성되되, 상기 제어부는, 임의의 하나의 인식마크에서 제1위치인식홀 및 제2위치인식홀까지의 제1거리(D1) 및 제2거리(D2)를 계산하고, 상기 제1거리(D1)와 상기 인식마크 및 제1위치인식홀에 대해 미리 설정되어 있는 제1기준거리(Dr1)을 비교하여 일치여부를 판단하는 제1얼라인먼트 에러 판단을 수행하고, 상기 제2거리(D2)와 상기 인식마크 및 제1위치인식홀에 대해 미리 설정되어 있는 제2기준거리(Dr2)을 비교하여 일치여부를 판단하는 제2얼라인먼트 에러 판단을 수행하되, 상기 제1 및 제2얼라인먼트 에러 판단 모두에 대해 일치 시 얼라인먼트가 정상인 것으로 판단하고, 하나라도 일치하지 않으면 얼라인먼트 에러가 발생한 것으로 판단하는 것을 특징으로 한다.A first position recognition hole and a second position recognition hole are formed in the final slave chip and the control unit controls the first distance D1 between the first position recognition hole and the second position recognition hole at any one recognition mark, And a second distance D2 to compare the first distance D1 with the first reference distance Dr1 that is preset for the recognition mark and the first position recognition hole And a second alignment error Dr2 for comparing the second distance D2 with a preset second reference distance Dr2 with respect to the recognition mark and the first position recognition hole, And determines that alignment is normal when all of the first and second alignment error judgments match, and determines that an alignment error has occurred if any of the first and second alignment error judgments do not match.

상기 최종 슬레이브칩에 제1위치인식홀 및 제2위치인식홀이 형성되되, 상기 제어부는, 제1인식마크에서 제1위치인식홀까지의 제1거리(D1)을 계산하고, 제2인식마크에서 제2위치인식홀까지의 제2거리(D2)를 계산한 후, 상기 제1거리(D1)와 상기 제1인식마크 및 제1위치인식홀에 대해 상기 저장부에 미리 설정되어 있는 제1기준거리(Dr1)의 일치여부를 판단하는 제1얼라인먼트 에러 판단을 수행하고, 상기 제2거리(D2)와 제2인식마크 및 제2위치인식홀에 대해 상기 저장부에 미리 설정되어 있는 제2기준거리(Dr2)의 일치여부를 판단하는 제2얼라인먼트 에러 판단을 수행하고, 상기 제1 및 제2얼라인먼트 에러 판단 모두에 대해 일치 시 얼라인먼트가 정상인 것으로 판단하고, 하나라도 일치하지 않으면 얼라인먼트 에러가 발생한 것으로 판단하는 것을 특징으로 한다.A first position recognition hole and a second position recognition hole are formed in the final slave chip, the control unit calculates a first distance (D1) from a first recognition mark to a first position recognition hole, And a second distance D2 from the first position recognition hole to the second position recognition hole, and then calculates a second distance D2 between the first distance D1 and the first position recognition hole, The second distance D2, the second distance D2, the second distance D2, the second distance D2, the second distance D2, the second distance D2, A second alignment error determination for determining whether or not the reference distance Dr2 is coincident is performed and it is determined that the alignment is normal when all of the first and second alignment error determinations match and if an alignment error occurs .

상기 카메라는 CCD 카메라, CMOS 카메라 중 어느 하나인 것을 특징으로 한다.The camera may be a CCD camera or a CMOS camera.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 위치인식홀을 이용한 실리콘 관통전극 플립칩 얼라인먼트 검사 방법은: 제어부가 카메라를 포함하는 영상 처리부를 통해 TSV 비아홀을 포함하고 상기 TSV 비아홀의 위치에 대응하는 위치 중 하나 이상의 위치에 위치인식홀이 형성되는 최종 슬레이브칩을 포함하는 플립칩이 실장되는 플립칩 실장 영역 및 상기 플립칩 실장 영역 외측으로 적어도 하나 이상의 인식마크를 포함하는 플립칩 구분 영역을 다수개 구비하는 기판에서 카메라를 통해 상기 플립칩 구분 영역 단위로 촬영하여 플립칩 구분 영역 영상을 출력하는 영상 획득 과정; 상기 제어부가 상기 영상 처리부로부터 입력되는 플립칩 구분 영역 영상으로부터 상기 적어도 하나 이상의 인식마크의 위치와 적어도 둘 이상의 위치인식홀의 위치 사이의 거리를 계산하는 거리 계산 과정; 상기 제어부가 계산된 각 거리가 계산된 각 거리에 대응하는 인식마크 및 위치인식홀에 대해 미리 설정되어 있는 각각의 기준거리와 비교하여 모두 일치하는지를 판단하여 얼라인먼트 에러 유무를 판단하는 얼라인먼트 에러 판단 과정; 및 상기 제어부가 얼라인먼트 에러 발생 시 알람부를 통해 알람을 발생시키는 알람 발생 과정을 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of inspecting a silicon via-hole flip-chip alignment using a position recognition hole, the method comprising: a control unit including a TSV via hole through an image processing unit including a camera, A flip chip mounting area for mounting a flip chip including a final slave chip in which a position recognition hole is formed at one or more positions of the flip chip mounting area, and a plurality of flip chip division areas including at least one recognition mark outside the flip chip mounting area An image capturing step of capturing an image of the flip chip segment area on the basis of the flip chip segment area through a camera on the substrate; A distance calculation step of calculating a distance between the position of the at least one recognition mark and the position of at least two position recognition holes from the flip chip segment region image input from the image processing unit; An alignment error determining step of determining whether each of the calculated distances is an alignment error by determining whether or not all of the calculated distances are compared with respective reference distances previously set for recognition marks and position recognition holes corresponding to the calculated distances; And generating an alarm through the alarm unit when the control unit generates an alignment error.

상기 거리 계산 과정은, 임의의 하나의 인식마크에서 제1위치인식홀까지의 제1거리(D1)를 계산하는 제1거리 계산 단계; 및 상기 인식마크에서 제2위치인식홀까지의 제2거리(D2)를 계산하는 제2거리 계산 단계를 포함하되, 상기 얼라인먼트 에러 판단 과정은, 상기 제1거리(D1)와 상기 인식마크 및 제1위치인식홀에 대해 미리 설정되어 있는 제1기준거리(Dr1)을 비교하여 일치여부를 판단하는 제1얼라인먼트 에러 판단 단계; 상기 제2거리(D2)와 상기 인식마크 및 제1위치인식홀에 대해 미리 설정되어 있는 제2기준거리(Dr2)을 비교하여 일치여부를 판단하는 제2얼라인먼트 에러 판단 단계; 및 상기 제1 및 제2얼라인먼트 에러 판단 단계 모두에 대해 계산된 거리와 기준거리가 하나라도 일치하지 않으면 얼라인먼트 에러가 발생한 것으로 판단하는 얼라인먼트 에러 결정 단계를 포함하는 것을 특징으로 한다.Wherein the distance calculation step includes: a first distance calculation step of calculating a first distance (D1) from any one recognition mark to a first position recognition hole; And a second distance calculation step of calculating a second distance (D2) from the recognition mark to the second position recognition hole, wherein the alignment error determination step comprises the steps of: calculating the first distance (D1) A first alignment error determination step of comparing the first reference distance Dr1 preset for the one position recognition hole and determining whether or not the first reference distance Dr1 is matched; A second alignment error determination step of comparing the second distance (D2) with a second reference distance (Dr2) set in advance for the recognition mark and the first position recognition hole to determine whether they match or not; And an alignment error determination step of determining that an alignment error has occurred if at least one of the calculated distances and the reference distances for the first and second alignment error determination steps do not coincide with each other.

상기 거리 계산 과정은, 제1인식마크에서 제1위치인식홀까지의 제1거리(D1)을 계산하는 제1거리 계산 단계; 및 제2인식마크에서 제2위치인식홀까지의 제2거리(D2)를 계산하는 제2거리 계산 단계를 포함하되, 상기 얼라인먼트 에러 판단 과정은, 상기 제1거리(D1)와 상기 제1인식마크 및 제1위치인식홀에 대해 저장부에 미리 설정되어 있는 제1기준거리(Dr1)의 일치여부를 판단하는 제1얼라인먼트 에러 판단 단계; 상기 제2거리(D2)와 제2인식마크 및 제2위치인식홀에 대해 상기 저장부에 미리 설정되어 있는 제2기준거리(Dr2)의 일치여부를 판단하는 제2얼라인먼트 에러 판단 단계; 및 상기 제1 및 제2얼라인먼트 에러 판단 모두에 대해 일치 시 얼라인먼트가 정상인 것으로 판단하고, 하나라도 일치하지 않으면 얼라인먼트 에러가 발생한 것으로 판단하는 얼라인먼트 에러 결정 단계를 포함하는 것을 특징으로 한다.
The distance calculation step may include: a first distance calculation step of calculating a first distance (D1) from a first recognition mark to a first position recognition hole; And a second distance calculation step of calculating a second distance (D2) from the second recognition mark to the second position recognition hole, wherein the alignment error determination step comprises: A first alignment error determining step of determining whether or not the first reference distance Dr1 preset in the storage unit matches the mark and the first position recognition hole; A second alignment error determination step of determining whether or not a second reference distance (Dr2) preset in the storage unit matches the second distance (D2), the second recognition mark, and the second position recognition hole; And an alignment error determining step of determining that alignment is normal when both the first and second alignment error are determined, and determining that an alignment error has occurred if at least one of the first and second alignment error is not coincident.

본 발명은 플립칩 실장 정밀도 측정에 있어서 카메라만을 이용하므로 종래 X-ray나 IR 카메라를 이용한 플립칩 얼라인먼트 검사 장치에 비해 생산 단가를 낮출 수 있는 효과를 갖는다.Since the present invention uses only a camera in flip chip mounting precision measurement, it has the effect of lowering the production cost compared to conventional flip chip alignment inspection apparatus using X-ray or IR camera.

또한, 본 발명은 수작업 없이 촬영된 영상에 의해서 자동으로 얼라인먼트 검사를 수행하므로, 인원투입으로 발생되는 비용을 줄일 수 있는 효과를 갖는다.
In addition, since the alignment inspection is automatically performed by an image photographed without manual operation, the present invention has the effect of reducing the cost incurred in inputting the personnel.

도 1은 일반적인 실리콘관통전극형 플립칩의 구성을 나타낸 도면이다.
도 2는 본 발명에 따른 인식마크를 가지는 기판의 구조를 나타낸 도면이다.
도 3은 본 발명에 따른 위치인식홀을 이용한 실리콘관통전극 플립칩 얼라인먼트 검사 장치가 적용된 플립칩 본딩 장치의 구성을 나타낸 도면이다.
도 4는 본 발명에 따른 위치인식홀을 이용한 실리콘관통전극 플립칩 얼라인먼트 검사 장치의 제어모듈의 구성을 나타낸 도면이다.
도 5는 본 발명에 따른 인식마크 및 위치인식홀을 이용한 실리콘관통전극 플립칩 얼라인먼트 검사 방법을 나타낸 흐름도이다.
도 6은 본 발명의 제1실시예에 따른 인식마크 및 위치인식홀을 이용한 얼라인먼트 검사를 위한 인식마크 및 위치인식홀간 거리 측정 방법을 나타낸 도면이다.
도 7은 본 발명의 제2실시예에 따른 인식마크 및 위치인식홀을 이용한 얼라인먼트 검사를 위한 인식마크 및 위치인식홀간 거리 측정 방법을 나타낸 도면이다.1 is a view showing a configuration of a general silicon through electrode type flip chip.
2 is a view showing a structure of a substrate having a recognition mark according to the present invention.
FIG. 3 is a view showing a configuration of a flip chip bonding apparatus to which a silicon penetration electrode flip chip alignment inspection apparatus using a position recognition hole according to the present invention is applied.
4 is a diagram illustrating a configuration of a control module of a silicon penetration electrode flip chip alignment inspection apparatus using a position recognition hole according to the present invention.
FIG. 5 is a flowchart illustrating a method of inspecting a silicon penetration electrode flip chip alignment using a recognition mark and a position recognition hole according to the present invention.
FIG. 6 is a view illustrating a recognition mark and a method for measuring a distance between the recognition holes for alignment inspection using the recognition mark and the position recognition hole according to the first embodiment of the present invention.
FIG. 7 is a view illustrating a recognition mark and a method for measuring a position-recognition inter-hall distance for an alignment inspection using a recognition mark and a position recognition hole according to a second embodiment of the present invention.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, in order that the present invention may be easily understood by those skilled in the art. .

도 2는 본 발명에 따른 인식마크를 가지는 기판의 구조를 나타낸 도면이다.2 is a view showing a structure of a substrate having a recognition mark according to the present invention.

본 발명의 설명의 이해를 돕기 위해 도 2를 참조하여 기판(10)의 구조를 먼저 설명한다. The structure of the substrate 10 will be described first with reference to Fig. 2 to facilitate understanding of the description of the present invention.

도 2를 참조하면, 기판(10)은 플립칩(20)이 실장되는 적어도 하나 이상의 플립칩 구분 영역(11)들로 구분된다. 즉 기판(10)은 하나의 플립칩(20)만 실장되도록 하나의 플립칩 구분 영역(11)으로 구성될 수도 있고, 일열 n개(1ㅧn)의 플립칩이 실장되도록 1ㅧn 개의 플립칩 구분 영역(11)을 포함할 수도 있으며 , 도 2와 같이 2ㅧ3 등과 같이 nㅧm개의 플립칩이 실장되도록 nㅧm 개의 플립칩 구분 영역(11)을 포함할 수도 있을 것이다. Referring to FIG. 2, the substrate 10 is divided into at least one flip chip region 11 on which the flip chip 20 is mounted. That is, the substrate 10 may be composed of one flip chip region 11 so that only one flip chip 20 is mounted, and the flip chip of the first flip chip 20 is mounted so that n flip chips of one row (1 n) Chip division region 11 and may include n 占 m flip chip division regions 11 so that n 占 m flip chips such as 2 占 ㅧ 3 are mounted as shown in Fig.

플립칩 구분영역(11)은 플립칩(20)이 실장되고 실장된 플립칩(20)의 밑면부가 보이도록 천공된 적어도 하나 이상의 벤트홀이 형성되는 플립칩 실장 영역(13) 및 상기 플립칩 실장 영역(13)을 포함하도록 형성되는 플립칩 보호영역(12)을 포함한다. 플립칩 구분영역(11)은 플립칩 보호영역(12) 없이 구성될 수도 있을 것이다.The flip chip mounting region 11 has a flip chip mounting region 13 in which at least one vent hole is formed so that the bottom surface of the flip chip 20 on which the flip chip 20 is mounted and mounted is formed, And a flip chip protection region 12 formed to include the region 13. The flip chip separation area 11 may be configured without the flip chip protection area 12. [

또한, 기판(10)은 공정상에서 기판을 인식하기 위한 인식마크(14)를 포함한다. 상기 인식마크(14)는 본 발명에 따른 플립칩 구분영역(11) 인식마크로 사용될 수도 있으며, 본 발명에 따라 도 2와 같이 플립칩 구분영역(11)의 각 모서리에 형성될 수 있고, 일 측에만 형성될 수도 있을 것이다. 이외에도 인식마크(14)는 다양한 형태로 형성될 수 있을 것이다.
The substrate 10 also includes a recognition mark 14 for recognizing the substrate in the process. The recognition mark 14 may be used as a recognition mark of the flip chip division area 11 according to the present invention and may be formed at each corner of the flip chip division area 11 as shown in FIG. As shown in FIG. In addition, the recognition mark 14 may be formed in various forms.

도 3은 본 발명에 따른 위치인식홀을 이용한 실리콘관통전극 플립칩 얼라인먼트 검사 장치가 적용된 플립칩 본딩 장치의 구성을 나타낸 도면이다. 설명의 편의상 도 3을 참조하여 플립칩 본딩 장치의 전반적인 구성을 먼저 설명한다.FIG. 3 is a view showing a configuration of a flip chip bonding apparatus to which a silicon penetration electrode flip chip alignment inspection apparatus using a position recognition hole according to the present invention is applied. For the sake of convenience of description, the overall configuration of the flip chip bonding apparatus will be described first with reference to FIG.

우선, 본 발명에 따른 플립칩(20)의 최종 슬레이브칩에는 다른 칩, 즉 마스터칩(21-1) 및 슬레이브칩(21-2, 21-3)들의 TSV 비아홀(22)의 위치와 동일한 위치에 위치인식홀(23)이 형성된다. 위치인식홀(23)은 다른 칩들(21-1, 21-2, 21-3)에 형성되는 TSV 비아홀(22)와 동일한 비아홀일 수도 있고, 위치만 동일한 단순한 홀일수도 있을 것이다. 도 3에서는 위치인식홀(23)이 TSV 비아홀(22)과 동일한 수로 형성되었으나, 하나 또는 그 이상으로 형성될 수도 있을 것이다.First, the final slave chip of the flip chip 20 according to the present invention is positioned at the same position as the position of the other chip, that is, the TSV via hole 22 of the master chip 21-1 and the slave chips 21-2 and 21-3 A position recognition hole 23 is formed. The position recognition hole 23 may be the same via hole as the TSV via hole 22 formed in the other chips 21-1, 21-2 and 21-3 or may be a simple hole having the same position. Although the position recognition holes 23 are formed in the same number as the TSV via holes 22 in FIG. 3, they may be formed of one or more.

플립칩 본딩 장치는 기판 이동부(30), 플립칩 본딩기(40) 및 본 발명의 플립칩 얼라인먼트 검사 장치(100)를 포함한다.The flip chip bonding apparatus includes a substrate moving unit 30, a flip chip bonding machine 40, and a flip chip alignment inspection apparatus 100 of the present invention.

플립칩 본딩기(40)는 기판(10)의 플립칩 실장 영역(13)에 플립칩(20)을 실장한다. 즉 플립칩 본딩기(40)는 플립칩(20)이 플립칩 실장 영역(13)에 실장되도록 밑면부에 형성된 솔더 범프(24)가 기판(10)의 플립칩 실장 영역(13)에 접합되도록 한다. 플립칩 본딩기(40)는 이 기술 분야의 당업자에게 잘 알려진 기술이므로 그 상세한 설명을 생략한다.The flip chip bonding machine 40 mounts the flip chip 20 on the flip chip mounting area 13 of the substrate 10. In other words, the flip chip bonding machine 40 is configured such that the solder bumps 24 formed on the bottom surface of the flip chip 20 are bonded to the flip chip mounting area 13 of the substrate 10 so that the flip chip 20 is mounted on the flip chip mounting area 13 do. Since the flip chip bonding machine 40 is well known to those skilled in the art, a detailed description thereof will be omitted.

기판 이동부(30)는 플립칩 얼라인먼트 검사 장치(100)의 제어를 받아 기판(10)을 플립칩 구분영역(11) 단위로 이동시켜 카메라(121)에 의해 플립칩 실장 영역(13)에 실장된 플립칩(20)의 상부를 포함하는 플립칩 구분 영역(11)이 촬영될 수 있도록 한다. 상기 기판 이동부(30)는 일방향에 대해 전후로만 기판(10)을 이송시키도록 구성될 수도 있고, 전후좌우로 움직이도록 구성될 수도 있을 것이다. 상기 기판 이동부(30)는 기판(10)이 놓이는 본딩 스테이지(32) 및 상기 본딩 스테이지(32)를 일방향으로 이송시키는 기판 이송부(31)를 포함한다. 실시예에 따라 본딩 스테이지(32)가 기판 이송부(31)의 이동 방향에 대해 수직으로 움직일 수 있도록 구성될 수도 있을 것이다.The substrate moving unit 30 moves the substrate 10 in units of the flip chip segment area 11 under the control of the flip chip alignment inspecting apparatus 100 and mounts the substrate 10 on the flip chip mounting area 13 by the camera 121 So that the flip chip region 11 including the upper portion of the flip chip 20 can be photographed. The substrate moving unit 30 may be configured to move the substrate 10 only in the forward and backward directions with respect to one direction, or may be configured to move back and forth, right and left. The substrate moving unit 30 includes a bonding stage 32 on which the substrate 10 is placed and a substrate transferring unit 31 for transferring the bonding stage 32 in one direction. The bonding stage 32 may be configured to move perpendicular to the moving direction of the substrate transfer unit 31 according to the embodiment.

플립칩 얼라인먼트 검사 장치(100)는 플립칩 본딩기(40)에 의해 기판(10)에 본딩된 플립칩(20)의 얼라인먼트를 검사한다. 구체적으로, 플립칩 얼라인먼트 검사 장치(100)는 기판 이동부(30)에 놓인 기판(10)의 플립칩 실장 영역(13)에 실장된 플립칩(20)의 상단부에서 기판(10)의 인식마크(14) 및 플립칩(20)의 상단부의 위치인식홀(23)이 포함되도록 플립칩 구분영역(11)을 촬영하고, 촬영된 플립칩 구분영역 영상으로부터 검출된 인식마크(14) 및 위치인식홀(23)에 의해 플립칩(20)의 얼라인먼트 이상 유부를 판단한다. 실장된 플립칩의 얼라인먼트에 이상이 있는 것으로 판단되면 플립칩 얼라인먼트 검사 장치(100)는 알람을 발생한다.The flip chip alignment inspecting apparatus 100 inspects the alignment of the flip chip 20 bonded to the substrate 10 by the flip chip bonding machine 40. More specifically, the flip chip alignment inspection apparatus 100 detects the flip chip 20 in the flip chip mounting area 13 of the substrate 10 placed on the substrate moving section 30, The flip chip division area 11 is photographed so as to include the position recognition hole 23 at the top end of the flip chip 20 and the recognition mark 14 detected from the photographed flip chip division area image, The hole 23 determines the alignment error of the flip chip 20. If it is determined that there is an abnormality in the alignment of the mounted flip chip, the flip chip alignment inspection apparatus 100 generates an alarm.

상기 플립칩 얼라인먼트 검사 장치(100)의 상세 구성 및 동작은 하기 도 4를 참조하여 상세히 설명한다.
The detailed configuration and operation of the flip-chip alignment inspection apparatus 100 will be described in detail with reference to FIG.

도 4는 본 발명에 따른 위치인식홀을 이용한 실리콘관통전극 플립칩 얼라인먼트 검사 장치의 구성을 나타낸 도면이다.4 is a view showing a configuration of a silicon through-hole electrode flip-chip alignment inspection apparatus using a position recognition hole according to the present invention.

도 4를 참조하면, 플립칩 얼라인먼트 검사 장치(100)는 저장부(110), 영상 처리부(120), PCB 이송 제어부(130), 알람부(150) 및 제어부(160)를 포함하고, 실시예에 따라 디스플레이부(140)를 더 포함한다.4, the flip chip alignment inspection apparatus 100 includes a storage unit 110, an image processing unit 120, a PCB transfer control unit 130, an alarm unit 150, and a control unit 160, And a display unit 140 according to an embodiment of the present invention.

저장부(110)는 본 발명에 따른 플립칩 얼라인먼트 장치(100)의 전반적인 동작을 제어하기 위한 제어프로그램을 저장하는 프로그램 영역, 상기 제어프로그램 수행 중에 발생되는 데이터를 일시 저장하는 임시 영역, 일반 데이터를 저장하는 데이터 영역을 포함한다. 상기 데이터 영역에는 본 발명에 따른 플립칩(20)이 정상적으로 실장되었을 때 인식마크(14) 및 위치인식홀(23)간의 기준거리 정보를 저장한다.The storage unit 110 stores a program area for storing a control program for controlling the overall operation of the flip chip alignment apparatus 100 according to the present invention, a temporary area for temporarily storing data generated during the execution of the control program, And a data area for storing the data. The data area stores reference distance information between the recognition mark 14 and the position recognition hole 23 when the flip chip 20 according to the present invention is normally mounted.

영상 처리부(120)는 적어도 하나 이상의 카메라(121)를 포함하고, 카메라(121)를 통해 플립칩 실장 영역(13)에 실장된 플립칩(20) 상단부의 위치인식홀(23) 및 기판(10)의 인식마크(14)가 포함되는 플립칩 구분 영역(11)을 촬영한 플립칩 구분 영역 영상을 제어부(160)로 출력한다. 상기 카메라(121)는 전후좌우로 이동하도록 구성될 수도 있을 것이다. 여기서, 상기 카메라(121)는 CCD(Charge Coupled Device) 카메라, CMOS(complementary metal-oxide semiconductor) 카메라 등이 될 수 있을 것이다.The image processing unit 120 includes at least one camera 121 and the position recognition hole 23 at the upper end portion of the flip chip 20 mounted on the flip chip mounting region 13 through the camera 121 and the substrate 10 To the control unit 160, the flip chip segment area image of the flip chip segment area 11 including the recognition mark 14 of the flip chip segment area 11. The camera 121 may be configured to move back and forth, right and left. Here, the camera 121 may be a CCD (Charge Coupled Device) camera, a CMOS (complementary metal-oxide semiconductor) camera, or the like.

여기서 기판(10)이 이동방향에 대해 수직으로 복수개의 플립칩 구분 영역(11)을 가지는 경우, 본드 스테이지(32) 및 카메라(121)가 고정형인 경우 수직 방향의 플립칩 구분영역(11)의 수에 대응하도록 카메라(121)를 구성하거나 카메라(121)가 상기 수직 방향에 대해 움직일 수 있도록 구성되는 것이 바람직할 것이다. 즉, 기판(10)이 도 2와 같이 이동방향에 대한 수직 방향으로 두 개의 플립칩 구분 영역(11)을 가지는 경우 두 개의 카메라(121)를 구비하여 기판(10)의 이동에 대해 수직 방향의 두 개의 플립칩 구분 영역(11)에 실장된 플립칩(20)의 얼라인먼트를 검사하도록 하거나, 하나의 카메라(121)를 수직방향으로 이동시켜 순차적으로 검사하도록 구성할 수도 있을 것이다.In this case, when the substrate 10 has a plurality of flip chip regions 11 perpendicular to the moving direction, when the bond stage 32 and the camera 121 are fixed, the flip chip regions 11 in the vertical direction It may be preferable to configure the camera 121 to correspond to the number of cameras or to allow the camera 121 to move with respect to the vertical direction. In other words, when the substrate 10 has two flip chip regions 11 in a direction perpendicular to the moving direction as shown in FIG. 2, the two cameras 121 are provided to move the substrate 10 in the vertical direction The alignment of the flip chip 20 mounted on the two flip chip regions 11 may be inspected or the camera 121 may be moved in the vertical direction to inspect sequentially.

PCB 이송 제어부(130)는 제어부(160)의 제어를 받아 카메라(121)를 통해 플립칩 구분 영역(11)에 대응하는 영상이 입력되도록 기판 이동부(30)를 제어하여 기판(10)을 이동시킨다. 즉, PCB 이송 제어부(130)는 PCB 기판(10)을 플립칩 구분 영역(11) 단위로 이동시켜 카메라(121)의 화각에 플립칩 구분 영역(11)이 들어오도록 한다.The PCB transfer control unit 130 controls the substrate transfer unit 30 to input an image corresponding to the flip chip division area 11 through the camera 121 under the control of the controller 160 to move the substrate 10 . That is, the PCB transfer control unit 130 moves the PCB substrate 10 in units of the flip chip division area 11 so that the flip chip division area 11 enters the angle of view of the camera 121.

디스플레이부(140)는 제어부(160)의 제어를 받아 동작에 따른 정보를 표시하고, 본 발명에 따라 카메라(121)를 통해 촬영되어 영상 처리부(120)를 통해 영상 처리된 영상, 또는 제어부(160)에 의해 가공된 영상을 표시하고, 얼라인먼트 불량 플립칩 검출 시 해당 플립칩을 포함하는 플립칩 구분 영역(11)에 대한 정보를 표시한다. 상기 플립칩 구분 영역에 대한 정보는 nㅧm 등과 같은 위치정보를 포함할 것이다.The display unit 140 displays information according to the operation under the control of the control unit 160 and displays the image processed through the camera 121 and processed through the image processing unit 120 or the control unit 160 ), And displays information about the flip chip division area 11 including the corresponding flip chip when the alignment defective flip chip is detected. The information about the flip chip segment area may include position information such as n? M.

알람부(150)는 제어부(160)의 제어를 받아 얼라인먼트 불량을 알리는 알람을 발생시킨다. 상기 알림부(150)은 부저(미도시)로 구성되고 상기 알람은 부저에 의한 경고음이 될 수도 있을 것이다. 그리고 알람부(150)는 진동모터(미도시)가 될 수도 있으며, 상기 알람은 진동모터의 진동에 의한 진동이 될 수도 있을 것이다. 또한 알람부(150)는 상기 디스플레이부(140)가 될 수도 있으며, 상기 알람은 상기 디스플레이부(140)의 화면 점등, 또는 얼라인먼트 불량 알림 메시지의 표시 및 점등 등이 될 수 있을 것이다.The alarm unit 150 is controlled by the control unit 160 to generate an alarm indicating the alignment failure. The notification unit 150 may include a buzzer (not shown), and the alarm may be a buzzer sound. The alarm unit 150 may be a vibration motor (not shown), and the alarm may be vibration due to vibration of the vibration motor. Also, the alarm unit 150 may be the display unit 140, and the alarm may be displayed on the screen of the display unit 140, or may display an indication of an alignment defect notification message, or the like.

제어부(160)는 상술한 바와 같이 본 발명의 플립칩 얼라인먼트 검사 장치(100)의 전반적인 동작을 제어한다.The control unit 160 controls the overall operation of the flip-chip alignment inspection apparatus 100 of the present invention as described above.

구체적으로 설명하면, 제어부(160)는 영상 획득부(161), 인식마크 검출부(162), 위치인식홀 검출부(163), 표면 실장 에러 판단부(164)를 포함한다.More specifically, the control unit 160 includes an image acquisition unit 161, a recognition mark detection unit 162, a position recognition hole detection unit 163, and a surface mounting error determination unit 164.

영상 획득부(161)는 영상 처리부(120)를 통해 플립칩 구분 영역(11)에 대응하는 플립칩 구분 영역 영상을 획득한다.The image acquisition unit 161 acquires the flip chip segment region image corresponding to the flip chip segment region 11 through the image processing unit 120. [

인식 마크 검출부(162)는 상기 플립칩 구분 영역 영상으로부터 적어도 하나 이상의 인식마크(14)를 검출하고 검출된 인식마크(14)들의 좌표를 계산하여 출력한다. 상기 좌표 계산은 기판(11)을 기준으로 XY좌표계를 형성하여 계산될 수도 있고, 플립칩 구분영역(11) 단위로 XY좌표계를 형성하여 계산될 수도 있을 것이다.The recognition mark detection unit 162 detects at least one recognition mark 14 from the flip chip segment region image and calculates and outputs the coordinates of the detected recognition marks 14. [ The coordinate calculation may be performed by forming an XY coordinate system on the basis of the substrate 11 or may be calculated by forming an XY coordinate system in units of the flip chip division areas 11. [

위치인식홀 검출부(163)는 상기 플립칩 구분 영역 영상으로부터 적어도 둘 이상의 위치인식홀(23)을 검출하고, 검출된 위치인식홀(23)의 XY좌표를 계산하여 출력한다.The position detection hole detection unit 163 detects at least two position recognition holes 23 from the flip chip segment area image and calculates and outputs the XY coordinates of the detected position recognition hole 23.

표면 실장 에러 판단부(164)는 상기 인식마크 검출부(162)로부터 검출된 인식마크(14)들 각각에 대한 XY 좌표 정보를 입력받고, 위치인식홀 검출부(163)로부터 검출된 위치인식홀(23)에 대한 XY 좌표값을 입력받아 임의의 하나의 인식마크(14)에서 각 위치인식홀(23)까지의 거리를 계산하고, 저장부(110)에서 계산된 거리와 해당 인식마크(14) 및 위치인식홀(23)의 좌표값 별로 미리 설정되어 있는 기준 거리를 비교하여 일치 여부를 판단하여 얼라인먼트 에러 유무를 판단한다. 하나의 위치인식홀(23)에 대해서만 거리 일치 여부를 판단할 경우, 다른 부분들이 틀어져 있을 수 있어 얼라인먼트 에러 여부를 판단할 수 없을 것이다. 따라서 최소 둘 이상의 위치인식홀(23)을 구비하여야 하고, 둘 이상의 위치인식홀(23)에 대해 측정된 거리와 계산된 거리의 일치 여부를 판단하는 것이 바람직할 것이다.The surface mounting error determination unit 164 receives the XY coordinate information for each of the recognition marks 14 detected from the recognition mark detection unit 162 and receives the XY coordinate information for each of the recognition holes 14 detected from the position recognition hole detection unit 163 And calculates the distance from the arbitrary one recognition mark 14 to each of the position recognition holes 23 and calculates the distances calculated in the storage unit 110 and the corresponding recognition marks 14, The reference distance set in advance for each coordinate value of the position recognition hole 23 is compared with each other to determine whether or not an alignment error has occurred. When determining whether or not the distance is matched only with respect to one position recognition hole 23, other parts may be distorted and it will not be possible to judge whether or not an alignment error has occurred. Therefore, it is desirable to have at least two position recognition holes 23 and to judge whether the calculated distances match the measured distances with respect to the two or more position recognition holes 23.

표면 실장 에러 판단부(164)는 일치하는 경우 얼라인먼트 검사 성공으로 판단하고, 일치하지 않으면 플립칩 표면 실장 에러로 판단하여 알람부(150)를 통해 알람을 발생시킨다.
The surface mounting error determination unit 164 determines that the alignment inspection is successful if they match and determines that the flip chip surface mounting error is caused if they do not match, thereby generating an alarm through the alarm unit 150.

도 5는 본 발명에 따른 인식마크 및 위치인식홀을 이용한 실리콘관통전극 플립칩 얼라인먼트 검사 방법을 나타낸 흐름도이고, 도 6은 본 발명의 제1실시예에 따른 인식마크 및 위치인식홀을 이용한 얼라인먼트 검사를 위한 인식마크 및 위치인식홀간 거리 측정 방법을 나타낸 도면이다. 이하 도 5 및 도 6을 참조하여 설명한다.FIG. 5 is a flowchart illustrating a method of inspecting a silicon through-hole electrode flip chip alignment using a recognition mark and a position recognition hole according to the present invention. FIG. 6 is a view showing an alignment test using a recognition mark and a position recognition hole according to a first embodiment of the present invention. And a method of measuring the distance between the recognition hole and the position recognition. This will be described below with reference to Figs. 5 and 6. Fig.

우선, 제어부(160)는 영상 처리부(120)를 제어하여 카메라(121)를 통해 플립칩 구분 영역(11)을 촬영하여 도 6과 같은 플립칩 구분 영역 영상을 획득한다(S111).First, the control unit 160 controls the image processing unit 120 to capture the flip chip segment area 11 through the camera 121 to acquire the flip chip segment area image as shown in FIG. 6 (S111).

플립칩 구분 영역 영상이 획득되면 제어부(160)는 획득된 플립칩 구분 영역 영상에서 인식마크(14)들을 검출하고, 검출된 인식마크(14)들의 위치를 계산한다(S113). 상기 위치는 XY 좌표값이 될 수 있을 것이다.When the flip chip segment region image is obtained, the controller 160 detects the recognition marks 14 in the obtained flip chip segment region image and calculates the position of the detected recognition marks 14 (S113). The position may be the XY coordinate value.

또한, 플립칩 구분 영역 영상이 획득되면 제어부(160)는 위치인식홀 검출부(162)를 통해 상기 플립칩 구분 영역 영상에 포함되어 있는 둘 이상의 위치인식홀(23)들을 검출하고, 검출된 위치인식홀(23)들의 위치, XY좌표를 계산한다(S115).When the flip chip segment region image is acquired, the controller 160 detects two or more position recognition holes 23 included in the flip chip segment region image through the position recognition hole detector 162, The positions of the holes 23, and the XY coordinates (S115).

상술한 바와 같이 인식마크(14) 및 위치인식홀(23)의 위치가 계산되면 제어부(160)는 도 6과 같이 임의의 하나의 인식마크(14)와 임의의 위치인식홀(23-1)간의 거리(D1)를 계산한다(S117).When the positions of the recognition mark 14 and the position recognition hole 23 are calculated as described above, the controller 160 determines whether any one of the recognition mark 14 and the arbitrary position recognition hole 23-1 Is calculated (S117).

인식마크(14)와 위치인식홀(23-1)간의 거리들이 계산되면 제어부(160)는 상기 인식마크(14)와 제1위치인식홀(23-1)에 대해 계산된 제1거리(D1)와 상기 인식마크(14)와 제1위치인식홀(23-1)에 대해 저장부(110)에 미리 설정되어 있는 제1기준거리(Dr1)를 비교하여 일치 여부를 판단하여 일치하는지를 판단한다(S119).When the distances between the recognition mark 14 and the position recognition hole 23-1 are calculated, the controller 160 calculates the first distance D1 (D1) calculated for the recognition mark 14 and the first position recognition hole 23-1 And the first reference distance Dr1 preset in the storage unit 110 with respect to the recognition mark 14 and the first position recognition hole 23-1 to determine whether they match or not (S119).

판단결과, 일치하면 제어부(160)는 거리 일치 판단 횟수를 카운트한다(S121).If it is determined as a result of the determination, the controller 160 counts the number of times of distance matching determination (S121).

상기 카운트되는 거리 일치 판단 횟수가 미리 설정된 횟수(예: 2)인지를 판단한다(S123). 이는 적어도 둘 이상의 위치인식홀(23)에 대해 거리 일치 여부를 판단하여, 얼라인먼트 에러 유무의 정확도를 높이기 위한 것이다. 상기 설정된 횟수가 높을수록, 즉 위치인식홀(23)의 개수가 많고, 이 개수들에 대해 모두 거리 일치 여부 판단을 수행할 경우 얼라인먼트 에러 유무의 정확도는 더 높아질 것이다. 그러나 위치인식홀(23) 하나만으로 구성되어 얼라인먼트 에러 유무를 판단할 수도 있을 것이다.It is determined whether the counted number of times of the distance coincidence determination is a preset number (e.g., 2) (S123). This is to judge whether or not the distance coincides with at least two of the position recognition holes 23 so as to increase the accuracy of the presence or absence of an alignment error. The accuracy of the presence or absence of alignment errors will be higher when the set number of times is high, that is, when the number of the position recognition holes 23 is large, and whether the distance matching is performed on all of the numbers. However, it is possible to judge the presence or absence of an alignment error by only one position recognition hole 23.

아직 미리 설정된 횟수가 아니면 영상으로부터 다른 제2위치인식홀(23-2)의 위치를 계산한(S125) 후, 상술한 S117, S119를 통해 상기 인식마크(14)에서 다른 제2위치인식홀(23-2)의 제2거리(D2)를 계산하고 계산된 제2거리(D2)와 제2기준거리(Dr2)가 일치하는지를 검사할 것이다. The position of another second position recognition hole 23-2 is calculated from the image (S125) after the position has not been set a predetermined number of times, 23-2 and calculates whether or not the calculated second distance D2 and the second reference distance Dr2 coincide with each other.

제1거리(D1) 및 제2거리(D2)가 각각의 제1기준거리(Dr1) 및 제2기준거리(Dr2)에 대해 모두 일치하면 제어부(160)는 촬영 영역에 다른 플립칩 구분 영역(11)이 들어오도록 PCB 기판(10)을 이송시킨다(S129).If the first distance D1 and the second distance D2 are all the same for the first reference distance Dr1 and the second reference distance Dr2, the controller 160 controls the other flip chip segment areas The PCB 10 is transported so that the PCB 11 is inserted (S129).

반면, 둘 중 하나라도 일치하지 않으면 제어부(160)는 알람부(150)를 통해 표면 실장 에러 통지 알람을 발생시킬 것이다(S131).
On the other hand, if either one of them does not match, the control unit 160 will generate a surface mount error notification alarm through the alarm unit 150 (S131).

도 7은 본 발명의 제2실시예에 따른 인식마크 및 위치인식홀을 이용한 얼라인먼트 검사를 위한 인식마크 및 위치인식홀간 거리 측정 방법을 나타낸 도면이다.FIG. 7 is a view illustrating a recognition mark and a method for measuring a position-recognition inter-hall distance for an alignment inspection using a recognition mark and a position recognition hole according to a second embodiment of the present invention.

상기 도 6에서는 임의의 하나의 인식마크(14)를 기준으로 위치인식홀(23)들의 거리를 계산하여 얼라인먼트 에러 유무를 판단하는 경우를 설명하였다.In FIG. 6, the case where the alignment error is determined by calculating the distances of the position recognition holes 23 based on any one recognition mark 14 has been described.

그러나 도 7에서와 같이 복수의 인식마크(14-1, 14-2) 및 복수의 위치인식홀(23-1, 23-2)들 중 쌍을 이루어 거리 일치 여부를 판단하고, 이에 따른 얼라인먼트 에러 유무를 판단할 수도 있을 것이다.However, as shown in FIG. 7, pairs of the plurality of recognition marks 14-1 and 14-2 and the plurality of position recognition holes 23-1 and 23-2 are used to determine whether the distances match or not, Or not.

구체적으로 설명하면, 제어부(160)는 첫 번째 거리 일치 판단 과정에서 제1인식마크(14-1)에서 제1위치인식홀(23-1)까지의 제1거리(D1)을 계산하여 저장부(110)에 미리 설정되어 있는 제1인식마크(14-1)과 위치인식홀(23-1)간의 제1기준거리(Dr1)를 비교하여 일치여부를 판단하고, 두 번째 거리 일치 여부 판단 과정에서 제2인식마크(14-2)에서 제2위치인식홀(23-2)까지의 제2거리(D2)를 계산하여 저장부(110)에 미리 설정되어 있는 제2인식마크(14-2)와 위치인식홀(23-2)간의 제2기준거리(Dr2)를 비교하여 일치여부를 판단하도록 구성될 수도 있을 것이다.More specifically, the controller 160 calculates the first distance D1 from the first recognition mark 14-1 to the first position recognition hole 23-1 in the first distance matching determination process, A first reference distance Dr1 between the first recognition mark 14-1 and the position recognition hole 23-1 set in advance in the first recognition distance determining unit 110 is determined to be coincident, The second distance D2 from the second recognition mark 14-2 to the second position recognition hole 23-2 is calculated in the storage section 110 and the second recognition mark 14-2 And the second reference distance Dr2 between the position recognition hole 23-2 and the second reference distance Dr2.

본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 상기 설명된 실시예에 한정되지 않으며, 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략되었다. 이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
The present invention may be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.

100: 플립칩 얼라인먼트 검사 장치
10: 기판 11: 플립칩 구분 영역
12: 플립칩 보호 영역 13: 플립칩 실장 영역
14: 인식마크
20: 플립칩 21-1: 마스터칩
21-2, 21-3: 슬레이브칩 21-4: 최종 슬레이브칩
22: TSV 비아홀 23: 위치인식홀
30: 기판 이동부 31: 기판 이송부
32: 본드 스테이지(Bond stage) 40: 플립칩 본딩기
110: 저장부 120: 영상 처리부
130: PCB 이송 제어부 140: 디스플레이부
150: 알람부 160: 제어부
161: 영상 획득부 162: 인식마크 검출부
163: 위치인식홀 검출부 164: 표면 실장 에러 판단부100: Flip chip alignment inspection system
10: substrate 11: flip chip separation area
12: flip chip protection area 13: flip chip mounting area
14: recognition mark
20: flip chip 21-1: master chip
21-2, 21-3: slave chip 21-4: final slave chip
22: TSV via hole 23: Position recognition hole
30: substrate moving part 31: substrate transferring part
32: Bond stage 40: Flip chip bonding machine
110: storage unit 120: image processing unit
130: PCB transfer control unit 140:
150: alarm unit 160:
161: image acquiring unit 162: recognition mark detecting unit
163: Position recognition hole detecting unit 164: Surface mounting error judging unit

Claims (7)

TSV 비아홀을 포함하고, 상기 TSV 비아홀의 위치에 대응하는 위치 중 적어도 하나 이상의 위치에 위치인식홀이 형성되는 최종 슬레이브칩을 포함하는 플립칩이 실장되는 플립칩 실장 영역 및 상기 플립칩 실장 영역 외측으로 적어도 하나 이상의 인식마크를 포함하는 플립칩 구분 영역을 포함하는 기판에서 카메라를 통해 상기 플립칩 구분 영역 단위로 촬영하여 플립칩 구분 영역 영상을 출력하는 영상 처리부;
플립칩 얼라인먼트 에러 검출을 알리는 알람을 출력하는 알람부;
상기 플립칩 구분 영역의 인식마크와 상기 위치인식홀간의 기준거리 정보를 저장하는 저장부; 및
상기 영상 처리부로부터 입력되는 플립칩 구분 영역 영상으로부터 상기 적어도 하나 이상의 인식마크의 위치와 적어도 하나 이상의 위치인식홀의 위치 사이의 거리를 계산하고, 계산된 각 거리가 계산된 각 거리에 대응하는 인식마크 및 위치인식홀에 대해 미리 설정되어 있는 각각의 기준거리와 비교하여 모두 일치하는지를 판단하여 얼라인먼트 에러 유무를 판단하고, 얼라인먼트 에러 발생 시 상기 알람부를 통해 알람을 발생시키는 제어부를 포함하는 것을 특징으로 하는 위치인식홀을 이용한 실리콘관통전극 플립칩 얼라인먼트 검사 장치.
A flip chip mounting area including a final slave chip including a TSV via hole in which a position recognition hole is formed in at least one position corresponding to a position of the TSV via hole and a flip chip mounting area outside the flip chip mounting area An image processing unit for picking up a flip chip division area image on a substrate including a flip chip division area including at least one recognition mark in units of the flip chip division area through a camera;
An alarm unit for outputting an alarm notifying flip chip alignment error detection;
A storage unit for storing reference distance information between the recognition mark of the flip chip division area and the position recognition hole; And
A distance between the position of the at least one recognition mark and the position of at least one position recognition hole from the flip chip segment region image inputted from the image processing section, And a control unit for determining whether or not all of the reference distances match with respect to the position detection holes to determine whether there is an alignment error and generating an alarm through the alarm unit when an alignment error occurs, Silicon penetration electrode flip chip alignment inspection system using holes.
제 1 항에 있어서,
상기 최종 슬레이브칩에 제1위치인식홀 및 제2위치인식홀이 형성되되,
상기 제어부는,
임의의 하나의 인식마크에서 제1위치인식홀 및 제2위치인식홀까지의 제1거리(D1) 및 제2거리(D2)를 계산하고,
상기 제1거리(D1)와 상기 인식마크 및 제1위치인식홀에 대해 미리 설정되어 있는 제1기준거리(Dr1)을 비교하여 일치여부를 판단하는 제1얼라인먼트 에러 판단을 수행하고,
상기 제2거리(D2)와 상기 인식마크 및 제1위치인식홀에 대해 미리 설정되어 있는 제2기준거리(Dr2)을 비교하여 일치여부를 판단하는 제2얼라인먼트 에러 판단을 수행하되,
상기 제1 및 제2얼라인먼트 에러 판단 모두에 대해 일치 시 얼라인먼트가 정상인 것으로 판단하고, 하나라도 일치하지 않으면 얼라인먼트 에러가 발생한 것으로 판단하는 것을 특징으로 하는 위치인식홀을 이용한 실리콘 관통전극 플립칩 얼라인먼트 검사 장치.
The method according to claim 1,
A first position recognition hole and a second position recognition hole are formed in the final slave chip,
Wherein,
Calculating a first distance (D1) and a second distance (D2) from the arbitrary one recognition mark to the first position recognition hole and the second position recognition hole,
A first alignment error determination is made to compare the first distance (D1) with a first reference distance (Dr1) set in advance for the recognition mark and the first position recognition hole to determine coincidence,
Performing a second alignment error determination for comparing the second distance (D2) with a second reference distance (Dr2) set in advance for the recognition mark and the first position recognition hole,
And determines that alignment is normal when all of the first and second alignment error judgments match, and determines that an alignment error has occurred if at least one of the first and second alignment error judgments does not match. .
제 1 항에 있어서,
상기 최종 슬레이브칩에 제1위치인식홀 및 제2위치인식홀이 형성되되,
상기 제어부는,
제1인식마크에서 제1위치인식홀까지의 제1거리(D1)을 계산하고, 제2인식마크에서 제2위치인식홀까지의 제2거리(D2)를 계산한 후,
상기 제1거리(D1)와 상기 제1인식마크 및 제1위치인식홀에 대해 상기 저장부에 미리 설정되어 있는 제1기준거리(Dr1)의 일치여부를 판단하는 제1얼라인먼트 에러 판단을 수행하고,
상기 제2거리(D2)와 제2인식마크 및 제2위치인식홀에 대해 상기 저장부에 미리 설정되어 있는 제2기준거리(Dr2)의 일치여부를 판단하는 제2얼라인먼트 에러 판단을 수행하고,
상기 제1 및 제2얼라인먼트 에러 판단 모두에 대해 일치 시 얼라인먼트가 정상인 것으로 판단하고, 하나라도 일치하지 않으면 얼라인먼트 에러가 발생한 것으로 판단하는 것을 특징으로 하는 위치인식홀을 이용한 실리콘 관통전극 플립칩 얼라인먼트 검사 장치.
The method according to claim 1,
A first position recognition hole and a second position recognition hole are formed in the final slave chip,
Wherein,
A first distance D1 from the first recognition mark to the first position recognition hole is calculated and a second distance D2 from the second recognition mark to the second position recognition hole is calculated,
A first alignment error determination is made to determine whether or not the first distance D1 is consistent with a first reference distance Dr1 set in advance in the storage unit with respect to the first recognition mark and the first position recognition hole ,
Performing a second alignment error determination for determining whether or not the second reference distance (Dr2) preset in the storage unit matches the second distance (D2), the second recognition mark, and the second position recognition hole,
And determines that alignment is normal when all of the first and second alignment error judgments match, and determines that an alignment error has occurred if at least one of the first and second alignment error judgments does not match. .
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 카메라는 CCD 카메라, CMOS 카메라 중 어느 하나인 것을 특징으로 하는 위치인식홀을 이용한 실리콘관통전극 플립칩 얼라인먼트 검사 장치.
4. The method according to any one of claims 1 to 3,
Wherein the camera is any one of a CCD camera and a CMOS camera.
제어부가 카메라를 포함하는 영상 처리부를 통해 TSV 비아홀을 포함하고 상기 TSV 비아홀의 위치에 대응하는 위치 중 하나 이상의 위치에 위치인식홀이 형성되는 최종 슬레이브칩을 포함하는 플립칩이 실장되는 플립칩 실장 영역 및 상기 플립칩 실장 영역 외측으로 적어도 하나 이상의 인식마크를 포함하는 플립칩 구분 영역을 다수개 구비하는 기판에서 카메라를 통해 상기 플립칩 구분 영역 단위로 촬영하여 플립칩 구분 영역 영상을 출력하는 영상 획득 과정;
상기 제어부가 상기 영상 처리부로부터 입력되는 플립칩 구분 영역 영상으로부터 상기 적어도 하나 이상의 인식마크의 위치와 적어도 둘 이상의 위치인식홀의 위치 사이의 거리를 계산하는 거리 계산 과정;
상기 제어부가 계산된 각 거리가 계산된 각 거리에 대응하는 인식마크 및 위치인식홀에 대해 미리 설정되어 있는 각각의 기준거리와 비교하여 모두 일치하는지를 판단하여 얼라인먼트 에러 유무를 판단하는 얼라인먼트 에러 판단 과정; 및
상기 제어부가 얼라인먼트 에러 발생 시 알람부를 통해 알람을 발생시키는 알람 발생 과정을 포함하는 것을 특징으로 하는 위치인식홀을 이용한 실리콘관통전극 플립칩 얼라인먼트 검사 방법.
The control unit includes a final slave chip including a TSV via hole through an image processing unit including a camera and a position recognition hole formed at one or more positions corresponding to the position of the TSV via hole, And an image capturing step of capturing a flip chip segment area image on a substrate having a plurality of flip chip segment areas including at least one recognition mark outside the flip chip mounting area, ;
A distance calculation step of calculating a distance between the position of the at least one recognition mark and the position of at least two position recognition holes from the flip chip segment region image input from the image processing unit;
An alignment error determining step of determining whether each of the calculated distances is an alignment error by determining whether or not all of the calculated distances are compared with respective reference distances previously set for recognition marks and position recognition holes corresponding to the calculated distances; And
And generating an alarm through the alarm unit when the control unit generates an alignment error.
제 5 항에 있어서,
상기 거리 계산 과정은,
임의의 하나의 인식마크에서 제1위치인식홀까지의 제1거리(D1)를 계산하는 제1거리 계산 단계; 및
상기 인식마크에서 제2위치인식홀까지의 제2거리(D2)를 계산하는 제2거리 계산 단계를 포함하되,
상기 얼라인먼트 에러 판단 과정은,
상기 제1거리(D1)와 상기 인식마크 및 제1위치인식홀에 대해 미리 설정되어 있는 제1기준거리(Dr1)을 비교하여 일치여부를 판단하는 제1얼라인먼트 에러 판단 단계;
상기 제2거리(D2)와 상기 인식마크 및 제1위치인식홀에 대해 미리 설정되어 있는 제2기준거리(Dr2)을 비교하여 일치여부를 판단하는 제2얼라인먼트 에러 판단 단계; 및
상기 제1 및 제2얼라인먼트 에러 판단 단계 모두에 대해 계산된 거리와 기준거리가 하나라도 일치하지 않으면 얼라인먼트 에러가 발생한 것으로 판단하는 얼라인먼트 에러 결정 단계를 포함하는 것을 특징으로 하는 위치인식홀을 이용한 실리콘 관통전극 플립칩 얼라인먼트 검사 방법
6. The method of claim 5,
The distance calculation process includes:
A first distance calculation step of calculating a first distance (D1) from any one recognition mark to a first position recognition hole; And
And a second distance calculation step of calculating a second distance (D2) from the recognition mark to the second position recognition hole,
The alignment error determination process includes:
A first alignment error determination step of comparing the first distance (D1) with a first reference distance (Dr1) set in advance for the recognition mark and the first position recognition hole to determine whether or not they match;
A second alignment error determination step of comparing the second distance (D2) with a second reference distance (Dr2) set in advance for the recognition mark and the first position recognition hole to determine whether they match or not; And
And determining an alignment error if at least one of the calculated distance and the reference distance does not coincide with both of the first and second alignment error determination steps. Electrode Flip Chip Alignment Inspection Method
제 5 항에 있어서,
상기 거리 계산 과정은,
제1인식마크에서 제1위치인식홀까지의 제1거리(D1)을 계산하는 제1거리 계산 단계; 및
제2인식마크에서 제2위치인식홀까지의 제2거리(D2)를 계산하는 제2거리 계산 단계를 포함하되,
상기 얼라인먼트 에러 판단 과정은,
상기 제1거리(D1)와 상기 제1인식마크 및 제1위치인식홀에 대해 저장부에 미리 설정되어 있는 제1기준거리(Dr1)의 일치여부를 판단하는 제1얼라인먼트 에러 판단 단계;
상기 제2거리(D2)와 제2인식마크 및 제2위치인식홀에 대해 상기 저장부에 미리 설정되어 있는 제2기준거리(Dr2)의 일치여부를 판단하는 제2얼라인먼트 에러 판단 단계; 및
상기 제1 및 제2얼라인먼트 에러 판단 모두에 대해 일치 시 얼라인먼트가 정상인 것으로 판단하고, 하나라도 일치하지 않으면 얼라인먼트 에러가 발생한 것으로 판단하는 얼라인먼트 에러 결정 단계를 포함하는 것을 특징으로 하는 위치인식홀을 이용한 실리콘 관통전극 플립칩 얼라인먼트 검사 방법.6. The method of claim 5,
The distance calculation process includes:
A first distance calculation step of calculating a first distance (D1) from the first recognition mark to the first position recognition hole; And
And a second distance calculation step of calculating a second distance (D2) from the second recognition mark to the second position recognition hole,
The alignment error determination process includes:
A first alignment error determination step of determining whether or not a first reference distance Dr1 set in advance in the storage unit matches the first distance D1, the first recognition mark and the first position recognition hole;
A second alignment error determination step of determining whether or not a second reference distance (Dr2) preset in the storage unit matches the second distance (D2), the second recognition mark, and the second position recognition hole; And
And determining an alignment error when all of the first and second alignment error determinations are coincident with each other and determining that an alignment error has occurred if at least one of the first and second alignment error determinations is not true. Through - electrode flip chip alignment inspection method.
KR1020140191987A 2014-12-29 2014-12-29 Through silicon via type flip chip alignment check apparatus using location recognition hole and method thereof KR101507145B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140191987A KR101507145B1 (en) 2014-12-29 2014-12-29 Through silicon via type flip chip alignment check apparatus using location recognition hole and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140191987A KR101507145B1 (en) 2014-12-29 2014-12-29 Through silicon via type flip chip alignment check apparatus using location recognition hole and method thereof

Publications (1)

Publication Number Publication Date
KR101507145B1 true KR101507145B1 (en) 2015-03-31

Family

ID=53028918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140191987A KR101507145B1 (en) 2014-12-29 2014-12-29 Through silicon via type flip chip alignment check apparatus using location recognition hole and method thereof

Country Status (1)

Country Link
KR (1) KR101507145B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040045331A (en) * 2002-11-21 2004-06-01 가부시키가이샤 히다치 고쿠사이 덴키 A method of detecting a pattern and an apparatus thereof
KR20050069923A (en) * 2002-09-30 2005-07-05 소니 가부시끼 가이샤 Method and device for positioning electronic components
KR20140071895A (en) * 2012-11-22 2014-06-12 삼성전자주식회사 Apparatus and method of recognizing an object, and apparatus and method of mounting a semiconductor chip

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050069923A (en) * 2002-09-30 2005-07-05 소니 가부시끼 가이샤 Method and device for positioning electronic components
KR20040045331A (en) * 2002-11-21 2004-06-01 가부시키가이샤 히다치 고쿠사이 덴키 A method of detecting a pattern and an apparatus thereof
KR20140071895A (en) * 2012-11-22 2014-06-12 삼성전자주식회사 Apparatus and method of recognizing an object, and apparatus and method of mounting a semiconductor chip

Similar Documents

Publication Publication Date Title
US9385104B2 (en) Bonding apparatus
TWI702660B (en) Die bonding device and manufacturing method of semiconductor device
US20060196914A1 (en) X-ray inspection device and x-ray inspection method
US10438340B2 (en) Automatic optical inspection system and operating method thereof
CN108802046B (en) Optical detection device and detection method for defects of hybrid integrated circuit assembly
TWI567859B (en) Monuting apparatus and offset correction method thereof
US20160209207A1 (en) Board inspection method and board inspection system using the same
JPH11163047A (en) Manufacture of semiconductor device and apparatus therefor
WO2015088658A2 (en) Integrated wire bonder and 3d measurement system with defect rejection
JP2014109530A (en) Defect inspection device and defect inspection method
KR101183101B1 (en) Method of die bonding for flip chip
KR100962638B1 (en) Apparatus and method for bonding a die
KR101507145B1 (en) Through silicon via type flip chip alignment check apparatus using location recognition hole and method thereof
JP2019029425A (en) Die bonding apparatus, manufacturing method of semiconductor apparatus, and semiconductor manufacturing system
JP5060821B2 (en) Substrate inspection apparatus and substrate inspection method
CN111508861A (en) Semiconductor element bonding apparatus
WO2015118997A1 (en) Quality management system
KR101495323B1 (en) Flip chip alignment check apparatus using vent hole and method thereof
CN107507783B (en) Test system and method for wafer recombination
KR101028335B1 (en) Inspecting apparatus for wire
KR101236795B1 (en) Wire bonder having device for calculation bar value
TWI660437B (en) Method for positioning a carrier with electronic components
JPH11118423A (en) Height inspecting device and height inspecting method for bonding wire
KR101325634B1 (en) Method for inspecting pcb of semiconductor packages
TWI784051B (en) Semiconductor device attaching method

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20171208

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 5