KR101491691B1 - Memory apparatus and control method thereof - Google Patents

Memory apparatus and control method thereof Download PDF

Info

Publication number
KR101491691B1
KR101491691B1 KR20130144867A KR20130144867A KR101491691B1 KR 101491691 B1 KR101491691 B1 KR 101491691B1 KR 20130144867 A KR20130144867 A KR 20130144867A KR 20130144867 A KR20130144867 A KR 20130144867A KR 101491691 B1 KR101491691 B1 KR 101491691B1
Authority
KR
South Korea
Prior art keywords
read
data
voltage
data page
specific
Prior art date
Application number
KR20130144867A
Other languages
Korean (ko)
Inventor
선경문
김홍석
남이현
Original Assignee
에스케이텔레콤 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이텔레콤 주식회사 filed Critical 에스케이텔레콤 주식회사
Priority to KR20130144867A priority Critical patent/KR101491691B1/en
Application granted granted Critical
Publication of KR101491691B1 publication Critical patent/KR101491691B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits

Abstract

Disclosed are a memory device and a method for operating the memory device. The present invention is provided to change reading voltage by using only one reading command and to repeatedly read data recorded in the same data page in a memory chip (flash memory chip), thereby individually generating several reading commands, increasing data reliability, and minimizing the degradation of a memory performance in comparison to an existing method which repeatedly reads the data in the same data page. The memory device comprises: a command confirming unit which confirms the specific reading command for the data page in the memory chip, a reading voltage determining unit which determines a reading voltage which is greater than or equal to 2 according to the specific reading command, a calculation performing unit which reads data based on the reading voltage for the data page according to the specific reading command, and a data transmitting unit which corrects data errors based on each data in a data error correcting unit.

Description

메모리장치 및 메모리장치의 동작 방법{MEMORY APPARATUS AND CONTROL METHOD THEREOF}[0001] MEMORY APPARATUS AND CONTROL METHOD THEREOF [0002]

본 발명은 메모리장치 및 메모리장치의 동작 방법에 관한 것으로, 더욱 상세하게는, 한번의 읽기명령 만으로 읽기전압을 바꿔가면서 메모리칩(플래시메모리칩) 내 동일 데이터페이지에 기록된 데이터를 여러 번 읽어올 수 있도록 함으로써, 여러 번의 읽기명령을 개별적으로 발생시켜 동일 데이터페이지의 데이터를 여러 번 읽어와야 했던 기존의 방식에 비해, 데이터 신뢰도를 높이면서 메모리 성능 저하를 최소화할 수 있는 메모리장치 및 메모리장치의 동작 방법에 관한 것이다.The present invention relates to a memory device and a method of operating a memory device. More particularly, the present invention relates to a memory device and a method of operating the memory device. More particularly, The operation of the memory device and the memory device capable of minimizing the memory performance degradation while increasing the data reliability as compared with the conventional method in which the data of the same data page has to be read several times by generating multiple read commands individually ≪ / RTI >

플래시메모리칩을 구비한 플래시메모리는, 기본적으로 읽기연산, 쓰기연산, 지우기연산을 지원한다. A flash memory having a flash memory chip basically supports a read operation, a write operation, and an erase operation.

읽기연산의 경우를 설명하면, 플래시메모리에서는, 데이터를 읽어올 데이터페이지 식별정보와 함께 읽기명령이 외부로부터 수신되면, 플래시메모리칩 내 데이터페이지 식별정보에 따른 데이터페이지로부터 데이터를 획득하여 칩 내의 데이터 레지스터로 옮긴 후 데이터 레지스터로부터 외부로 데이터를 전송하는 연산이다. In the flash memory, when a read command is received from the outside together with data page identification information for reading data, data is acquired from a data page according to the data page identification information in the flash memory chip, And transfers the data from the data register to the outside.

여기서, 읽기연산을 수행하는 중 데이터페이지로부터 데이터를 획득하여 칩 내의 데이터 레지스터로 옮기는 과정을 설명하면, 플래시메모리에서는, 데이터페이지를 구성하는 각 플래시 셀에 기 설정된 읽기전압(Vr)을 인가하여 읽기전압(Vr)을 기초로 각 플래시 셀에 기록된 데이터를 획득함으로써 데이터페이지로부터 데이터를 획득할 수 있게 된다.Here, a process of acquiring data from a data page during a read operation and transferring the data to a data register in the chip will be described. In a flash memory, a predetermined read voltage (Vr) is applied to each flash cell constituting a data page It becomes possible to acquire data from the data page by acquiring the data written to each flash cell based on the voltage Vr.

이때, 플래시 셀에 기록된 데이터를 획득하는 방식은, 플래시메모리가 싱글레벨셀(Single Level Cell) 플래시메모리인 경우, 플래시메모리에서 읽기전압(Vr)을 기준으로 데이터가 기록된 플래시 셀은 0으로 구분되고 데이터가 기록되지 않은 플래시 셀은 1로 구분되어, 0으로 인지된 플래시 셀에 기록된 데이터를 획득하는 방식이다. In this case, when the flash memory is a single level cell flash memory, the data stored in the flash cell is 0, and the flash cell in which data is written based on the read voltage Vr in the flash memory is 0 The flash cells that are distinguished and the data is not recorded are divided into 1, and the data recorded in the flash cell recognized as 0 is obtained.

그런데, 플래시메모리의 집적도가 증가하고 공정 기술이 미세화됨에 따라 읽기 장애나 데이터 정체 등의 문제로 인해 플래시 셀의 0/1의 구분이 뒤바뀌는 신뢰성 문제가 점차 심각해지고 있다.However, as the degree of integration of the flash memory increases and the process technology becomes finer, the problem of reliability in which the flash cell is divided into 0/1 due to problems such as read failure or data congestion is becoming serious.

이러한, 신뢰성 문제를 해결하기 위해 데이터 오류정정 알고리즘이 제안되었으며, 데이터 오류정정 알고리즘의 오류정정 정확도는 동일 데이터페이지로부터 읽어온 데이터가 여러 개일수록 높아지게 된다.In order to solve the reliability problem, a data error correction algorithm has been proposed, and the error correction accuracy of the data error correction algorithm is increased as the number of data read from the same data page increases.

이에, 기존에는, 동일 데이터페이지로부터 데이터를 여러 번 읽어오기 위해, 플래시메모리의 외부 모듈이 동일한 데이터페이지에 대해 여러 번의 읽기명령을 개별적으로 발생시켜 플래시메모리에서 각 읽기명령에 따라 동일한 데이터페이지의 데이터를 읽어옴으로써, 결과적으로 동일 데이터페이지의 데이터를 여러 번 읽어오는 방식을 사용하고 있다.Conventionally, in order to read data from the same data page several times, an external module of the flash memory individually generates a plurality of read commands for the same data page, so that the data of the same data page And as a result, the data of the same data page is read many times.

헌데, 전술과 같은 기존의 방식의 경우, 매번 읽기명령을 수신하고 이에 따른 읽기연산을 수행하기 때문에 매번 읽기연산 수행을 개시하기까지의 지연시간이 소모되고, 매번 읽기연산을 수행할 때마다 하드웨어 및 소프트웨어 간 동기화로 시간이 소요되어, 메모리 성능이 저하되는 문제점이 있다.However, in the case of the conventional method as described above, since the read command is received every time and the read operation is performed according to the read command, the delay time for starting the read operation is consumed each time. Synchronization between software is time consuming, and memory performance is degraded.

이에, 본 발명에서는, 한번의 읽기명령 만으로 읽기전압을 바꿔가면서 플래시메모리칩 내 동일 데이터페이지에 기록된 데이터를 여러 번 읽어올 수 있도록 함으로써, 전술의 기존의 방식이 갖는 문제점을 해결하고자 한다.Accordingly, the present invention solves the problems of the conventional method by allowing the data written in the same data page in the flash memory chip to be read many times while changing the read voltage only by a single read command.

본 발명은 상기한 사정을 감안하여 창출된 것으로서, 본 발명에서 도달하고자 하는 목적은 한번의 읽기명령 만으로 읽기전압을 바꿔가면서 메모리칩(플래시메모리칩) 내 동일 데이터페이지에 기록된 데이터를 여러 번 읽어올 수 있도록 함으로써, 기존의 방식에 비해, 데이터 신뢰도를 높이면서 메모리 성능 저하를 최소화할 수 있는 메모리장치 및 메모리장치의 동작 방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a method and apparatus for reading data recorded on the same data page in a memory chip (flash memory chip) several times while changing a read voltage with only a single read command A method of operating a memory device and a memory device capable of minimizing deterioration of memory performance while improving data reliability compared to the conventional method.

상기 목적을 달성하기 위한 본 발명의 제 1 관점에 따른 메모리장치는, 메모리칩 내 데이터페이지에 대한 특정 읽기명령을 확인하는 명령확인부; 상기 특정 읽기명령에 따라, 서로 다른 값을 갖는 2 이상의 읽기전압을 결정하는 읽기전압결정부; 및 상기 2 이상의 읽기전압 각각을 기초로 상기 데이터페이지로부터 데이터를 읽어오는 읽기연산을 각각 수행하여, 상기 특정 읽기명령에 따라서 상기 데이터페이지에 대하여 서로 다른 읽기전압을 기초로 데이터를 읽어올 수 있는 연산수행부를 포함한다.According to a first aspect of the present invention, there is provided a memory device including: a command verifying unit for verifying a specific reading command for a data page in a memory chip; A read voltage determination unit for determining two or more read voltages having different values according to the specific read command; And a read operation for reading data from the data page based on each of the two or more read voltages to read data based on different read voltages for the data page in accordance with the specific read command, And an execution unit.

상기 목적을 달성하기 위한 본 발명의 제 2 관점에 따른 메모리장치의 동작 방법은, 메모리칩 내 데이터페이지에 대한 특정 읽기명령을 확인하는 명령확인단계; 상기 특정 읽기명령에 따라, 서로 다른 값을 갖는 2 이상의 읽기전압을 결정하는 읽기전압결정단계; 및 상기 2 이상의 읽기전압 각각을 기초로 상기 데이터페이지로부터 데이터를 읽어오는 읽기연산을 각각 수행하여, 상기 특정 읽기명령에 따라서 상기 데이터페이지에 대하여 서로 다른 읽기전압을 기초로 데이터를 읽어올 수 있는 연산수행단계를 포함한다.According to a second aspect of the present invention, there is provided a method of operating a memory device, comprising: receiving a command for reading a data page in a memory chip; A read voltage determining step of determining two or more read voltages having different values according to the specific read command; And a read operation for reading data from the data page based on each of the two or more read voltages to read data based on different read voltages for the data page in accordance with the specific read command, .

이에, 본 발명의 메모리장치 및 메모리장치의 동작 방법에 의하면, 한번의 읽기명령 만으로 읽기전압을 바꿔가면서 메모리칩(플래시메모리칩) 내 동일 데이터페이지에 기록된 데이터를 여러 번 읽어올 수 있도록 함으로써, 여러 번의 읽기명령을 개별적으로 발생시켜 동일 데이터페이지의 데이터를 여러 번 읽어와야 했던 기존의 방식에 비해, 데이터 신뢰도를 높이면서 메모리 성능 저하를 최소화할 수 있는 효과를 도출한다.According to the memory device and the operation method of the memory device of the present invention, the data written in the same data page in the memory chip (flash memory chip) can be read many times while changing the read voltage by only one read command, It is possible to minimize the deterioration of memory performance while increasing data reliability as compared with the conventional method in which the data of the same data page has to be read several times by generating multiple read commands individually.

도 1은 플래시메모리 기반 저장장치의 구성을 간략하게 보여주는 구성도이다.
도 2는 본 발명의 바람직한 실시예에 따른 메모리장치의 구성을 보여주는 구성도이다.
도 3 내지 도 5는 본 발명의 바람직한 실시예에 따른 메모리장치에서 멀티 읽기연산을 수행하는 과정의 읽기전압, 연산구간 및 수행 개시 시점을 설명하는 예시도이다.
도 6은 본 발명의 바람직한 실시예에 따른 메모리장치의 동작 방법을 나타내는 동작 흐름도이다.1 is a block diagram showing a configuration of a flash memory based storage device.
2 is a block diagram showing the configuration of a memory device according to a preferred embodiment of the present invention.
FIGS. 3 to 5 are diagrams for explaining the read voltage, the arithmetic operation period, and the start time of the multi-read operation in the memory device according to the preferred embodiment of the present invention.
6 is a flowchart illustrating an operation method of a memory device according to a preferred embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

본 발명의 메모리장치를 설명하기에 앞서, 도 1을 참조하여 일반적인 플래시메모리 기반 저장장치의 구성을 간략하게 설명하겠다.Before describing the memory device of the present invention, the configuration of a conventional flash memory based storage device will be briefly described with reference to FIG.

도 1에 도시된 바와 같이, 플래시메모리 기반 저장장치(100)는, 메모리부(130)와, 메모리부(130)에 대한 메모리연산을 시도하는 외부 모듈(예 : 호스트시스템)과의 인터페이스를 지원하는 호스트인터페이스부(110), 메모리부(130)을 제어하는 메모리제어부(120)를 포함한다.1, the flash memory based storage device 100 supports an interface between a memory unit 130 and an external module (e.g., a host system) that tries to perform a memory operation on the memory unit 130 And a memory control unit 120 for controlling the memory unit 130. The memory control unit 120 controls the host interface unit 110 and the memory unit 130,

메모리부(130)는, 도 1 에 도시된 바와 같이, 메모리칩(10)을 구비하는 메모리로서, 예컨대 메모리칩(10)이 하나 구비되거나 또는 메모리칩(10)이 다수 개 구비되는 플래시메모리일 수 있다.1, the memory unit 130 includes a memory chip 10, for example, a memory chip 10 or a flash memory having a plurality of memory chips 10 .

이하에서는, 설명의 편의를 위해 메모리부(130)를, 도 1과 같이 하나의 메모리칩(10) 즉 하나의 플래시메모리칩(10)이 구비된 플래시메모리(160)인 것으로 설명하겠다. Hereinafter, the memory unit 130 will be described as a flash memory 160 having one memory chip 10, that is, one flash memory chip 10, as shown in FIG.

그리고, 도 1에 도시된 바와 같이, 플래시메모리칩(10)은, 다수의 데이터페이지로 구분할 수 있는 플래시 어레이(5) 및 데이터 레지스터(7)을 포함하며, 플래시 어레이(5)의 각 데이터페이지는 다수의 플래시 셀로 구성될 수 있다. 1, the flash memory chip 10 includes a flash array 5 and a data register 7 that can be divided into a plurality of data pages, and each data page of the flash array 5 May be composed of a plurality of flash cells.

이러한, 플래시메모리 기반 저장장치(100)에서는, 외부 모듈(예 : 호스트시스템)로부터 호스트인터페이스부(110)를 통해 연산명령이 수신되면, 연산명령에 따른 메모리제어부(120)의 제어 하에 메모리부(130) 즉 플래시메모리(130)에서 연산명령에 따른 메모리연산을 실행하도록 한다.In the flash memory based storage device 100, when an operation command is received from an external module (e.g., a host system) through the host interface unit 110, the memory unit 120 130, that is, the flash memory 130, to execute a memory operation in accordance with a computation instruction.

이때, 메모리연산은, 읽기연산, 쓰기연산, 지우기연산을 포함할 수 있다.At this time, the memory operation may include a read operation, a write operation, and an erase operation.

메모리연산 중에서 읽기연산의 경우를 설명하면, 플래시메모리(130)에서는, 데이터를 읽어올 데이터페이지 식별정보와 함께 읽기명령이 외부로부터 수신되면, 플래시메모리칩(10) 내 데이터페이지 식별정보에 따른 데이터페이지(예 : 1)로부터 데이터를 획득하여 플래시메모리칩(10) 내의 데이터 레지스터(7)로 옮긴 후 데이터 레지스터(7)로부터 외부로 데이터를 전송하여, 데이터가 호스트인터페이스부(110)를 거쳐 외부 모듈(예 : 호스트시스템)로 전달될 수 있도록 한다. In the flash memory 130, when a read command is received from the outside together with data page identification information to read data, data corresponding to data page identification information in the flash memory chip 10 Data is transferred from the page (for example, 1) to the data register 7 in the flash memory chip 10 and then transferred to the outside from the data register 7 so that data is transferred to the outside through the host interface unit 110 Modules (e.g., host systems).

여기서, 읽기연산을 수행하는 중 데이터페이지(1)로부터 데이터를 획득하는 과정을 설명하면, 플래시메모리(130)에서는, 데이터페이지(1)를 구성하는 각 플래시 셀에 기 설정된 읽기전압(Vr)을 인가하여 읽기전압(Vr)을 기초로 각 플래시 셀에 기록된 데이터를 획득함으로써, 데이터페이지(1)로부터 데이터를 획득할 수 있게 된다.Hereinafter, a process of acquiring data from the data page 1 during the read operation will be described. In the flash memory 130, a predetermined read voltage Vr is applied to each flash cell constituting the data page 1 And acquiring data written in each flash cell based on the read voltage Vr, thereby acquiring data from the data page 1. [

이때, 플래시메모리(130)에서는, 플래시메모리(130)가 싱글레벨셀(Single Level Cell) 플래시메모리인 경우, 데이터페이지(1)를 구성하는 각 플래시 셀에 인가하는 읽기전압(Vr)을 기준으로, 데이터가 기록된 플래시 셀은 0으로 구분되고 데이터가 기록되지 않은 플래시 셀은 1로 구분됨에 따라, 0으로 구분된 플래시 셀에 기록된 데이터를 획득하게 된다.In this case, in the flash memory 130, when the flash memory 130 is a single level cell flash memory, based on the read voltage Vr applied to each flash cell constituting the data page 1 , The flash cell in which the data is recorded is divided into 0, and the flash cell in which no data is recorded is divided into 1, so that the data recorded in the flash cell divided into 0 is obtained.

그런데, 플래시메모리의 집적도가 증가하고 공정 기술이 미세화됨에 따라 읽기 장애나 데이터 정체 등의 문제로 인해 플래시 셀의 0 또는1의 구분이 뒤바뀌는 신뢰성 문제가 점차 심각해지고 있다.However, as the degree of integration of the flash memory increases and the process technology becomes finer, the problem of reliability, in which the flash cell is divided into 0 or 1 due to problems such as reading failure or data congestion, becomes increasingly serious.

예컨대, 데이터페이지(1)를 구성하는 각 플래시 셀에 읽기전압(Vr)을 인가한 경우, 도 3의 A와 같이, 읽기 장애나 데이터 정체 등의 문제로 인해 읽기전압(Vr)을 기준으로 0 또는 1로 명확하게 구분되지 않는 플래시 셀이 있을 수 있고, 이 경우 플래시 셀의 0 또는1의 구분이 뒤바뀔 수 있다.For example, when the read voltage Vr is applied to each flash cell constituting the data page 1, as shown in FIG. 3A, the read voltage Vr is set to 0 Or there may be a flash cell not clearly distinguished as 1, in which case the 0 or 1 distinction of the flash cell may be reversed.

물론, 플래시메모리(130)가 멀티레벨셀(Multi Level Cell) 플래시메모리이거나 또는 트리플레벨셀(Triple Level Cell) 플래시메모리인 경우에도, 플래시메모리의 집적도가 증가하고 공정 기술이 미세화됨에 따라 읽기 장애나 데이터 정체 등의 문제로 인해, 플래시 셀의 데이터 기록을 구분할 수 있는 11/10/01/00 또는 111/110/101/100/011/010/001/000의 구분이 뒤바뀌는 신뢰성 문제가 역시 우려된다.Of course, even when the flash memory 130 is a multi-level cell flash memory or a triple level cell flash memory, as the degree of integration of the flash memory increases and the process technology becomes finer, Due to problems such as data congestion, there is also a concern about the reliability problem, which distinguishes the data record of the flash cell from the 11/10/01/00 or 111/110/101/100/011/010/001/000 classification .

이러한, 신뢰성 문제를 해결하기 위해 데이터 오류정정 알고리즘이 제안되었으며, 데이터 오류정정 알고리즘의 오류정정 정확도는 오류정정을 수행하고자 하는 데이터페이지의 데이터를 여러 번 읽어와 많은 리소스를 확보할수록 높아지게 된다.In order to solve the reliability problem, a data error correction algorithm has been proposed. The error correction accuracy of the data error correction algorithm increases as the data of the data page to be error correction is read many times and a lot of resources are secured.

이에, 기존에는, 동일 데이터페이지로부터 데이터를 여러 번 읽어오기 위해, 외부 모듈(예 : 호스트시스템)에서는 동일한 데이터페이지(1)에 대해 여러 번의 읽기명령을 개별적으로 발생시켜 제공하고, 이에 호스트인터페이스부(110)를 통해 읽기명령이 여러 번 수신되면, 각 읽기명령에 따른 메모리제어부(120)의 제어 하에 플래시메모리(130)에서는 각 읽기명령에 따라서 동일한 데이터페이지(1)의 데이터를 읽어옴으로써, 결과적으로 동일 데이터페이지(1)의 데이터를 여러 번 읽어오는 방식을 사용하고 있다.Conventionally, in order to read data from the same data page several times, an external module (for example, a host system) separately generates and provides a plurality of read commands to the same data page 1, The flash memory 130 reads the data of the same data page 1 according to each read command under the control of the memory controller 120 according to each read command, As a result, the data of the same data page 1 is read many times.

헌데, 전술과 같은 기존의 방식의 경우, 매번 읽기명령을 수신하고 이에 따른 읽기연산을 수행하기 때문에 매번 읽기연산 수행을 개시하기까지의 지연시간이 소모되고, 매번 읽기연산을 수행할 때마다 하드웨어 및 소프트웨어 간 동기화로 시간이 소요되어, 메모리 성능이 저하되는 문제점이 있다.However, in the case of the conventional method as described above, since the read command is received every time and the read operation is performed according to the read command, the delay time for starting the read operation is consumed each time. Synchronization between software is time consuming, and memory performance is degraded.

이에, 본 발명에서는, 한번의 읽기명령 만으로 읽기전압을 바꿔가면서 플래시메모리칩 내 동일 데이터페이지에 기록된 데이터를 여러 번 읽어올 수 있도록 함으로써, 전술의 기존의 방식이 갖는 문제점을 해결하고자 한다.Accordingly, the present invention solves the problems of the conventional method by allowing the data written in the same data page in the flash memory chip to be read many times while changing the read voltage only by a single read command.

이하에서는, 도 2를 참조하여 본 발명의 바람직한 실시예에 따른 메모리장치의 구성을 구체적으로 설명하도록 한다.Hereinafter, the configuration of a memory device according to a preferred embodiment of the present invention will be described in detail with reference to FIG.

도 2에 도시된 바와 같이, 본 발명에 따른 메모리장치(200)는, 하나 또는 다수 개의 메모리칩을 구비한 메모리부(250)를 포함할 수 있다. 물론, 메모리장치(200)는, 외부에 구비된 메모리부(250)와 연동하여 메모리부(250)를 제어하는 것도 가능할 것이다.As shown in FIG. 2, the memory device 200 according to the present invention may include a memory unit 250 having one or a plurality of memory chips. Of course, the memory device 200 may control the memory unit 250 in conjunction with the memory unit 250 provided externally.

이러한 메모리부(250)는, 전술한 바와 같이, 플래시메모리칩을 구비한 플래시메모리일 수 있다. 이하에서는, 설명의 편의를 위해, 도 1에 도시된 바와 같이, 메모리부(250)를 하나의 플래시메모리칩(20)이 구비된 플래시메모리(250)인 것으로 설명하겠다. The memory unit 250 may be a flash memory having a flash memory chip as described above. Hereinafter, for convenience of description, the memory unit 250 will be described as a flash memory 250 having one flash memory chip 20 as shown in FIG.

이때, 본 발명에 따른 메모리장치(200)에서 제어하는 플래시메모리(250)는, 싱글레벨셀 플래시메모리일 수도 있고, 멀티레벨셀 플래시메모리일 수도 있고, 트리플레벨셀 플래시메모리일 수도 있다. 다만, 이하에서는 설명의 편의를 위해서 플래시메모리(250)가 플래시 셀의 데이터 기록을 0 또는 1로 구분할 수 있는 싱글레벨셀 플래시메모리인 것을 예로서 언급하여 설명하겠다.At this time, the flash memory 250 controlled by the memory device 200 according to the present invention may be a single level cell flash memory, a multi level cell flash memory, or a triple level cell flash memory. Hereinafter, for convenience of description, the flash memory 250 will be described as an example of a single level cell flash memory capable of dividing the data write of the flash cell into 0 or 1.

그리고, 플래시메모리칩(20)은, 다수의 데이터페이지로 구분할 수 있는 플래시 어레이(25) 및 적어도 하나의 레지스터(27,28)을 포함하며, 플래시 어레이(25)의 각 데이터페이지는 다수의 플래시 셀로 구성될 수 있다.The flash memory chip 20 includes a flash array 25 and at least one register 27,28 that can be divided into a plurality of data pages and each data page of the flash array 25 includes a plurality of flashes Cell.

그리고 본 발명에 따른 메모리장치(200)는, 플래시메모리칩 내 데이터페이지에 대한 특정 읽기명령을 확인하는 명령확인부(210)와, 상기 특정 읽기명령에 따라, 서로 다른 값을 갖는 2 이상의 읽기전압을 결정하는 읽기전압결정부(220)와, 상기 2 이상의 읽기전압 각각을 기초로 상기 데이터페이지로부터 데이터를 읽어오는 읽기연산을 각각 수행하여, 상기 특정 읽기명령에 따라서 상기 데이터페이지에 대하여 서로 다른 읽기전압을 기초로 데이터를 읽어올 수 있는 연산수행부(230)를 포함한다.The memory device 200 according to the present invention further includes a command checking unit 210 for checking a specific reading command for a data page in the flash memory chip, And a read operation for reading data from the data page based on each of the two or more read voltages to read different data from the data page in accordance with the specific read command, And an operation performing unit 230 that can read data based on the voltage.

명령확인부(210)는, 플래시메모리칩 내 데이터페이지에 대한 특정 읽기명령을 확인한다.The command check unit 210 confirms a specific read command for a data page in the flash memory chip.

예를 들면, 명령확인부(210)는, 외부 모듈(예 : 호스트시스템)으로부터 플래시메모리칩(20) 내 데이터를 읽어올 데이터페이지 식별정보, 예컨대 데이터페이지(21)에 대한 식별정보와 함께 수신되는 특정 읽기명령을, 플래시메모리칩(20) 내 데이터페이지(21)에 대한 특정 읽기명령으로 확인할 수 있다. For example, the command check unit 210 receives data page identification information, for example, identification information about the data page 21 to read data from the flash memory chip 20 from an external module (e.g., host system) A specific read command to the data page 21 in the flash memory chip 20 can be confirmed by a specific read command.

여기서, 특정 읽기명령이란, 기존 메모리연산의 읽기명령과는 다른, 본 발명에서 제안하는 읽기명령일 수 있으며, 이하에서는 설명의 편의를 위해 "멀티 읽기명령"이라 언급하여 설명하도록 한다.Here, the specific read command may be a read command proposed by the present invention, which is different from the read command of the existing memory operation. For convenience of explanation, the specific read command will be referred to as "multi read command ".

따라서, 본 발명에서 따르자면, 외부 모듈(예 : 호스트시스템)에는, 본 발명의 멀티 읽기명령을 발생시킬 수 있는 구성이 포함되어야 할 것이다.Accordingly, in accordance with the present invention, an external module (e.g., a host system) should include a configuration capable of generating the multi-read command of the present invention.

즉, 명령확인부(210)는, 플래시메모리칩(20) 내 데이터페이지(21)에 대한 특정 읽기명령 다시 말해 멀티 읽기명령을 확인한다. That is, the command check unit 210 confirms a specific read command, that is, a multi-read command, for the data page 21 in the flash memory chip 20. [

읽기전압결정부(220)는, 특정 읽기명령 즉 멀티 읽기명령에 따라, 서로 다른 값을 갖는 2 이상의 읽기전압을 결정한다.The read voltage determination unit 220 determines two or more read voltages having different values in accordance with a specific read command, that is, a multi-read command.

연산수행부(230)는, 읽기전압결정부(220)에서 2 이상의 읽기전압을 결정하면, 2 이상의 읽기전압 각각을 기초로 데이터페이지(21)로부터 데이터를 읽어오는 읽기연산을 각각 수행하여, 멀티 읽기명령에 따라서 데이터페이지(21)에 대하여 서로 다른 읽기전압을 기초로 데이터를 읽어올 수 있다.When the read voltage determining unit 220 determines two or more read voltages, the operation performing unit 230 performs a read operation of reading data from the data page 21 based on each of the two or more read voltages, Data can be read on the data page 21 based on different read voltages in accordance with the read command.

즉, 본 발명에 따른 메모리장치(200)에서는, 읽기전압결정부(220) 및 연산수행부(230)에 의해서, 한번의 멀티 읽기명령 만으로 읽기전압을 바꿔가면서 플래시메모리칩(20) 내 동일 데이터페이지(21)에 기록된 데이터를 여러 번 읽어올 수 있도록 하는 것이다.That is, in the memory device 200 according to the present invention, the read voltage determining unit 220 and the operation performing unit 230 change the read voltage by only one multi-read command, The data recorded on the page 21 can be read many times.

읽기전압결정부(220) 및 연산수행부(230)의 기능을 보다 구체적으로 설명하면 다음과 같다.The functions of the read voltage determination unit 220 and the operation performing unit 230 will be described in more detail as follows.

읽기전압결정부(220)는, 특정 읽기명령 즉 멀티 읽기명령에 따라, 서로 다른 값을 갖는 2 이상의 읽기전압을 결정한다.The read voltage determination unit 220 determines two or more read voltages having different values in accordance with a specific read command, that is, a multi-read command.

이때, 읽기전압결정부(220)에서 결정되는 2 이상의 읽기전압은, 기 설정된 초기 읽기전압과, 상기 초기 읽기전압으로부터 기 설정된 전압변경값 단위로 기 설정된 변경 횟수 만큼 순차적으로 증가되거나 또는 감소되는 각 읽기전압을 포함하는 것이 바람직하다.At this time, the two or more read voltages determined by the read voltage determining unit 220 are set to a predetermined initial read voltage and an initial read voltage, which is sequentially increased or decreased by a predetermined number of change units in units of a predetermined voltage change value from the initial read voltage It is preferable to include a read voltage.

예를 들면, 읽기전압결정부(220)에는, 초기 읽기전압(Vr1)이 기 설정되고, 전압변경값 단위(예 : +0.5V, 또는 -0.5V) 및 변경 횟수(예 : 4회)가 기 설정되어 있을 수 있다. For example, the initial read voltage Vr1 is previously set in the read voltage determination unit 220, and the voltage change value unit (for example, +0.5 V or -0.5 V) and the change frequency (for example, four times) It may be already set.

이에, 읽기전압결정부(220)는, 명령확인부(210)에서 멀티 읽기명령이 확인되면, 확인된 멀티 읽기명령에 따라서 2 이상의 전압으로서, 초기 읽기전압(Vr1), 초기 읽기전압(Vr1)으로부터 전압변경값 단위(예 : +0.5V)로 변경 횟수(예 : 4회) 만큼 순차적으로 증가되는 각 읽기전압, 즉 읽기전압(Vr2 = Vr1+0.5V), 읽기전압(Vr3 = Vr2+0.5V), 읽기전압(Vr4 = Vr3+0.5V), 읽기전압(Vr5 = Vr4+0.5V)를 결정할 수 있다. The read voltage determination unit 220 determines the initial read voltage Vr1 and the initial read voltage Vr1 as two or more voltages in response to the verified multi-read command when the command verification unit 210 determines that the multi- (Vr2 = Vr1 + 0.5V) and the read voltage (Vr3 = Vr2 + 0.5), which are sequentially increased by the number of changes (for example, four times) V), the read voltage (Vr4 = Vr3 + 0.5V), and the read voltage (Vr5 = Vr4 + 0.5V).

물론, 읽기전압결정부(220)는, 명령확인부(210)에서 멀티 읽기명령이 확인되면, 확인된 멀티 읽기명령에 따라서 2 이상의 전압으로서, 초기 읽기전압(Vr1), 초기 읽기전압(Vr1)으로부터 전압변경값 단위(예 : -0.5V)로 변경 횟수(예 : 4회) 만큼 순차적으로 감소되는 각 읽기전압, 즉 읽기전압(Vr2 = Vr1-0.5V), 읽기전압(Vr3 = Vr2-0.5V), 읽기전압(Vr4 = Vr3-0.5V), 읽기전압(Vr5 = Vr4-0.5V)를 결정할 수 있다.The read voltage determining unit 220 determines the initial read voltage Vr1 and the initial read voltage Vr1 as two or more voltages in accordance with the verified multi-read command when the command verifying unit 210 confirms the multi-read command. (Vr2 = Vr1-0.5V), the read voltage (Vr3 = Vr2-0.5), which is sequentially decreased by the number of changes (for example, four times) V), the read voltage (Vr4 = Vr3-0.5V), and the read voltage (Vr5 = Vr4-0.5V).

이때, 읽기전압결정부(220)에 기 설정된 초기 읽기전압(Vr1), 전압변경값 단위(예 : +0.5V, 또는 -0.5V), 변경 횟수(예 : 4회)는, 변경 설정될 수도 있다.At this time, the initial read voltage Vr1, the voltage change value unit (for example, + 0.5V or -0.5V) and the change frequency (for example, four times) set in the read voltage determination unit 220 may be changed have.

이하에서는 설명의 편의를 위해, 2 이상의 전압으로서, 초기 읽기전압(Vr1) 및 초기 읽기전압(Vr1)으로부터 전압변경값 단위(예 : +0.5V)로 변경 횟수(예 : 4회) 만큼 순차적으로 증가되는 각 읽기전압 Vr2, Vr3, Vr4, Vr5를 언급하여 설명하도록 하겠다.Hereinafter, for the sake of convenience of explanation, it is assumed that two or more voltages are sequentially applied from the initial read voltage Vr1 and the initial read voltage Vr1 to the voltage change value unit (for example, + 0.5V) The read voltages Vr2, Vr3, Vr4, and Vr5 that are increased will be described.

연산수행부(230)는, 읽기전압결정부(220)에서 2 이상의 읽기전압(예 : Vr1, Vr2, Vr3, Vr4, Vr5)을 결정하면, 2 이상의 읽기전압 각각을 기초로 데이터페이지(21)로부터 데이터를 읽어오는 읽기연산을 각각 수행한다.The operation performing unit 230 may determine the read voltage Vr1, Vr2, Vr3, Vr4, and Vr5 from the data page 21 based on each of two or more read voltages, if the read voltage determining unit 220 determines two or more read voltages And a read operation for reading the data from the memory.

보다 구체적으로 설명하면, 연산수행부(230)는, 2 이상의 읽기전압 예컨대 전술의 Vr1, Vr2, Vr3, Vr4, Vr5 중 특정 읽기전압을 데이터페이지(21)에 인가하여, 특정 읽기전압을 기초로 데이터페이지(21)로부터 데이터를 읽어오는 특정 읽기연산을 수행한다.More specifically, the operation performing unit 230 applies a specific read voltage among two or more read voltages, for example, Vr1, Vr2, Vr3, Vr4, and Vr5 described above to the data page 21, And performs a specific read operation of reading data from the data page 21.

그리고, 연산수행부(230)는, 특정 읽기연산을 수행한 후, 2 이상의 읽기전압 중 특정 읽기전압의 다음 인가순서에 따른 다음 읽기전압을 데이터페이지(21)에 인가하여, 다음 읽기전압을 기초로 데이터페이지(21)로부터 데이터를 읽어오는 다음 읽기연산을 수행한다.Then, after performing a specific read operation, the operation performing unit 230 applies the next read voltage according to the next application sequence of the specific read voltage among the two or more read voltages to the data page 21, And then reads the data from the data page 21 to perform the next read operation.

여기서, 특정 읽기전압은, 2 이상의 읽기전압 예컨대 전술의 Vr1, Vr2, Vr3, Vr4, Vr5 중 금번 데이터페이지(21)에 인가하는 읽기전압을 의미하고, 다음 읽기전압은 특정 읽기전압을 인가한 다음 데이터페이지(21)에 인가하는 읽기전압을 의미한다.Herein, the specific read voltage means a read voltage applied to the current data page 21 among the two or more read voltages, for example, Vr1, Vr2, Vr3, Vr4, and Vr5 described above, Means a read voltage applied to the data page 21.

예를 들면, 읽기전압결정부(220)에서 결정한 2 이상의 읽기전압 즉 Vr1, Vr2, Vr3, Vr4, Vr5 각각에는 인가순서가 기 지정될 수 있다.For example, two or more read voltages Vr1, Vr2, Vr3, Vr4, and Vr5 determined by the read voltage determination unit 220 may be predefined in the application order.

예컨대, 첫번째 인가순서로 초기 인가전압(Vr1), 두번째 인가순서로 인가전압(Vr2), 세번째 인가순서로 인가전압(Vr3), 네번째 인가순서로 인가전압(Vr4), 다섯번째 인가순서로 인가전압(Vr5)가 지정될 수 있다. For example, the initial application voltage Vr1 in the first application order, the application voltage Vr2 in the second application order, the application voltage Vr3 in the third application order, the application voltage Vr4 in the fourth application order, (Vr5) may be specified.

이에, 연산수행부(230)는, 2 이상의 읽기전압 예컨대 전술의 Vr1, Vr2, Vr3, Vr4, Vr5 중 특정 읽기전압을 인가순서에 따라 확인한다.Accordingly, the operation performing unit 230 confirms a specific read voltage among two or more read voltages, for example, Vr1, Vr2, Vr3, Vr4, and Vr5, in the order of application.

이에, 연산수행부(230)는, 읽기전압결정부(220)에서 2 이상의 읽기전압(예 : Vr1, Vr2, Vr3, Vr4, Vr5)을 결정하면, Vr1, Vr2, Vr3, Vr4, Vr5 중 가장 먼저 특정 읽기전압으로서 초기 인가전압(Vr1)을 확인하고, 인가전압(Vr1)을 데이터페이지(21)에 인가하여 인가전압(Vr1)을 기초로 데이터페이지(21)로부터 데이터를 읽어오는 특정 읽기연산 즉 제1읽기연산을 수행한다.Vr2, Vr3, Vr4, and Vr5, when the read voltage determining unit 220 determines two or more read voltages (e.g., Vr1, Vr2, Vr3, Vr4, and Vr5) First, an initial read voltage (Vr1) is confirmed as a specific read voltage and a specific read operation (Vr1) is performed by applying an applied voltage (Vr1) to the data page (21) and reading data from the data page That is, the first read operation is performed.

그리고, 연산수행부(230)는, 제1읽기연산을 수행한 후, 인가전압(Vr1)의 다음 인가순서에 따른 다음 읽기전압으로서 인가전압(Vr2)을 확인하고, 인가전압(Vr2)을 데이터페이지(21)에 인가하여 인가전압(Vr2)을 기초로 데이터페이지(21)로부터 데이터를 읽어오는 다음 읽기연산 즉 제2읽기연산을 수행한다. 이 경우, 금번 데이터페이지(21)에 인가하는 읽기전압은 인가전압(Vr2)이므로, 인가전압(Vr2)이 특정 읽기전압이라 할 수 있고, 다음 읽기전압은 인가전압(Vr2)을 인가한 다음 데이터페이지(21)에 인가하는 읽기전압 즉 인가전압(Vr3)이라 할 수 있다.The arithmetic execution unit 230 checks the applied voltage Vr2 as the next read voltage according to the next application sequence of the applied voltage Vr1 after performing the first read operation and outputs the applied voltage Vr2 as data The page 21 is read and data is read from the data page 21 based on the applied voltage Vr2. In this case, since the read voltage applied to this data page 21 is the applied voltage Vr2, the applied voltage Vr2 can be regarded as a specific read voltage, the next read voltage is applied with the applied voltage Vr2, The read voltage applied to the page 21, that is, the applied voltage Vr3.

따라서, 연산수행부(230)는, 제2읽기연산을 수행한 후, 인가전압(Vr2)의 다음 인가순서에 따른 다음 읽기전압으로서 인가전압(Vr3)을 확인하고, 인가전압(Vr3)을 데이터페이지(21)에 인가하여 인가전압(Vr3)을 기초로 데이터페이지(21)로부터 데이터를 읽어오는 다음 읽기연산 즉 제3읽기연산을 수행한다.Therefore, after performing the second read operation, the operation performing unit 230 checks the applied voltage Vr3 as the next read voltage according to the next application sequence of the applied voltage Vr2, The page 21 is read and data is read from the data page 21 based on the applied voltage Vr3.

이와 마찬가지로, 연산수행부(230)는, 제3읽기연산을 수행한 후, 인가전압(Vr3)의 다음 인가순서에 따른 인가전압(Vr4)을 확인하고, 인가전압(Vr4)을 데이터페이지(21)에 인가하여 인가전압(Vr4)을 기초로 데이터페이지(21)로부터 데이터를 읽어오는 제4읽기연산을 수행하고, 제4읽기연산을 수행한 후, 인가전압(Vr4)의 다음 인가순서에 따른 인가전압(Vr5)을 확인하고, 인가전압(Vr5)을 데이터페이지(21)에 인가하여 인가전압(Vr5)을 기초로 데이터페이지(21)로부터 데이터를 읽어오는 제5읽기연산을 수행할 것이다.Similarly, after performing the third read operation, the operation performing unit 230 checks the applied voltage Vr4 according to the next application sequence of the applied voltage Vr3, and outputs the applied voltage Vr4 to the data page 21 To perform a fourth read operation for reading data from the data page 21 based on the applied voltage Vr4. After the fourth read operation, the voltage Vr4 is applied in accordance with the next application sequence of the applied voltage Vr4 The fifth read operation for checking the applied voltage Vr5 and applying the applied voltage Vr5 to the data page 21 and reading the data from the data page 21 based on the applied voltage Vr5 will be performed.

이처럼, 연산수행부(230)는, 읽기전압결정부(220)에서 2 이상의 읽기전압(예 : Vr1, Vr2, Vr3, Vr4, Vr5)을 결정하면, 2 이상의 읽기전압 각각을 기초로 데이터페이지(21)로부터 데이터를 읽어오는 읽기연산(예 : 제1읽기연산, 제2읽기연산, 제3읽기연산, 제4읽기연산, 제5읽기연산)을 각각 수행한다.As described above, when the read voltage determining unit 220 determines two or more read voltages (e.g., Vr1, Vr2, Vr3, Vr4, and Vr5), the operation performing unit 230 reads the data page (E.g., a first read operation, a second read operation, a third read operation, a fourth read operation, and a fifth read operation) for reading data from the memory cell array 21, respectively.

여기서, 전술의 제1읽기연산을 예로서 언급하여 읽기연산 수행 과정을 설명하면, 플래시메모리(250)에서는, 멀티 읽기명령과 함께 수신된 데이터페이지 식별정보에 따른 플래시메모리칩(20) 내 데이터페이지(21)로부터 데이터를 획득하여 플래시메모리칩(20) 내 데이터 레지스터 즉 제1레지스터(27)로 옮긴 후 제1레지스터(27)로부터 외부로 예컨대 후술할 데이터전송부(240)로 데이터를 전송하여, 데이터가 후술할 데이터전송부(240)에 의해 호스트인터페이스부(110)를 거쳐 외부 모듈(예 : 호스트시스템)로 전달될 수 있도록 한다. In the flash memory 250, a data page in the flash memory chip 20 according to the data page identification information received together with the multi-read command is read out in the flash memory 250. [ The data is transferred from the first register 27 to the data transfer unit 240, which will be described later, for example, after acquiring the data from the first register 27 and transferring the data to the data register or the first register 27 in the flash memory chip 20 , And the data can be transferred to an external module (e.g., a host system) via the host interface unit 110 by the data transfer unit 240 to be described later.

여기서, 제1읽기연산을 수행하는 중 데이터페이지(21)로부터 데이터를 획득하는 과정을 설명하면, 플래시메모리(250)에서는, 데이터페이지(21)를 구성하는 각 플래시 셀에 읽기전압(Vr1)을 인가하여 읽기전압(Vr1)을 기초로 각 플래시 셀에 기록된 데이터를 획득함으로써 데이터페이지(1)로부터 데이터를 획득할 수 있게 된다.Here, the process of acquiring data from the data page 21 during the first read operation will be described. In the flash memory 250, a read voltage Vr1 is applied to each flash cell constituting the data page 21 And acquire data written in each flash cell based on the read voltage Vr1, thereby acquiring data from the data page 1. [

이에, 본 발명의 메모리장치(200)에서는, 외부 모듈(예 : 호스트시스템)으로부터 수신된 한번의 멀티 읽기명령 만으로, 도 3의 B와 같이, 읽기전압(예 : Vr1->Vr2->Vr3->Vr4->Vr5)을 바꿔가면서 플래시메모리칩(20) 내 동일 데이터페이지(21)에 기록된 데이터를 여러 번 읽어올 수 있기 때문에, 여러 번의 읽기명령을 개별적으로 발생시켜 동일 데이터페이지의 데이터를 여러 번 읽어와야 했던 기존의 방식에 비해, 읽기연산의 지연시간 및 동기화 시간을 줄여 메모리 성능 저하를 개선할 수 있다.Therefore, in the memory device 200 of the present invention, a read voltage (for example, Vr1-> Vr2- > Vr3-Vr3-) is supplied only by a single multi-read command received from an external module > Vr4-> Vr5), the data written in the same data page 21 in the flash memory chip 20 can be read many times, so that a plurality of read commands are generated individually, Compared to the conventional method that had to be read many times, it is possible to reduce memory performance degradation by reducing the delay time and synchronization time of read operations.

그리고, 도 1에 도시된 바와 같이, 본 발명의 메모리장치(200)는, 데이터전송부(240)를 더 포함한다.1, the memory device 200 of the present invention further includes a data transfer unit 240. [

데이터전송부(240)는, 연산수행부(230)에서 읽기연산을 각각 수행하여 데이터페이지(21)로부터 읽어온 각 데이터를 데이터오류정정부(미도시)로 전송하여, 데이터오류정정부(미도시)에서 상기 각 데이터를 기초로 데이터 오류정정을 수행할 수 있도록 한다.The data transfer unit 240 transfers data read from the data page 21 to the data error correction unit (not shown) by performing the read operation in the operation performing unit 230, The data error correction can be performed based on the respective data.

즉, 데이터전송부(240)는, 전술한 바와 같이 연산수행부(230)에서 읽기연산을 각각 수행하여 동일한 데이터페이지(21)로부터 읽어온 각 데이터 즉 제1읽기연산을 통해 읽어온 데이터, 제2읽기연산을 통해 읽어온 데이터, 제3읽기연산을 통해 읽어온 데이터, 제4읽기연산을 통해 읽어온 데이터, 제5읽기연산을 통해 읽어온 데이터를 데이터오류정정부(미도시)로 전송한다.That is, as described above, the data transfer unit 240 performs read operations in the operation performing unit 230 to read the respective data read from the same data page 21, that is, data read through the first read operation, The data read through the second read operation, the data read through the third read operation, the data read through the fourth read operation, and the data read through the fifth read operation are transmitted to the data error correction unit (not shown) .

여기서, 데이터오류정정부(미도시)는, 데이터의 비트 반전 오류를 검출하여 검출한 비트 반전 오류를 수정(정정)하는 데이터 오류정정을 수행하는 기능부로서, 본 발명의 메모리장치(200) 내부에 구비될 수도 있고, 본 발명의 메모리장치(200) 외부에 구비될 수도 있다.Here, the data error correction unit (not shown) is a functional unit that corrects (corrects) the detected bit inversion error by detecting the bit inversion error of the data, Or may be provided outside the memory device 200 of the present invention.

이때, 데이터오류정정부(미도시)에서 수행하는 데이터 오류정정은, LDPC 알고리즘, 간섭제거 알고리즘 등 기존에 이용되고 있는 알고리즘 중 어느 하나를 채택하여 수행하는 것이 가능할 것이다.At this time, the data error correction performed by the data error correction unit (not shown) can be performed by adopting any of the existing algorithms such as the LDPC algorithm and the interference cancellation algorithm.

이에, 데이터오류정정부(미도시)는, 동일 데이터페이지(21)로부터 읽기전압을 바꿔가면서 여러 번 읽어온 예컨대 5번 읽어온 각 데이터를 기초로 데이터 오류정정을 수행하여, 오류정정된 데이터가 호스트인터페이스부(110)를 거쳐 외부 모듈(예 : 호스트시스템)로 전달될 수 있도록 한다.Thus, the data error correction unit (not shown) performs data error correction based on the data read from the same data page 21, for example, five times read many times while changing the read voltage, To be transmitted to an external module (e.g., a host system) through the host interface unit 110.

이에, 데이터 오류정정 알고리즘의 오류정정 정확도는 오류정정을 수행하고자 하는 데이터페이지의 데이터를 여러 번 읽어와 많은 리소스를 확보할수록 높아진다는 점을 감안한다면, 본 발명의 메모리장치(200)에서는, 한번의 멀티 읽기명령 만으로 읽기전압(예 : Vr1->Vr2->Vr3->Vr4->Vr5)을 바꿔가면서 동일 데이터페이지(21)에 기록된 데이터를 여러 번 읽어와 많은 리소스를 확보한 후 데이터 오류정정을 수행할 수 있기 때문에, 데이터 신뢰도를 높이는 효과까지 도출할 수 있다.In view of the fact that the error correction accuracy of the data error correction algorithm increases as the data of the data page to be error-corrected is read many times and a large amount of resources are secured, in the memory device 200 of the present invention, Data read in the same data page 21 is read many times by changing the read voltage (for example, Vr1-> Vr2-> Vr3-> Vr4-> Vr5) by only the multi-read command, It is possible to obtain an effect of increasing data reliability.

한편, 더 나아가 본 발명에서는 캐시연산의 특징에 착안하여, 전술한 읽기연산의 지연시간 및 동기화 시간을 더욱 줄여 메모리 성능 저하를 최소화시키고자 한다.Furthermore, in the present invention, attention is paid to the feature of the cache operation, and the delay time and the synchronization time of the read operation described above are further reduced to minimize the memory performance degradation.

보다 구체적으로 설명하면, 도 2에 도시된 바와 같이, 플래시메모리(250) 내 플래시메모리칩(20)에는 기본적인 제1레지스터(27) 외에도 제2레지스터(28)가 더 구비된다. 이 제2레지스터(28)가 캐시 레지스터로서의 역할을 할 것이다.More specifically, as shown in FIG. 2, the flash memory chip 20 in the flash memory 250 is further provided with a second register 28 in addition to the basic first register 27. This second register 28 will serve as a cache register.

그리고, 멀티 읽기명령에 따라 연산수행부(230)에서 수행하는 각 읽기연산은, 인가되는 읽기전압을 기초로 데이터페이지(21)로부터 데이터를 획득하여 플래시메모리칩(20) 내 제1레지스터(27)에 저장하는 제1연산구간, 제1레지스터(27)에 저장된 데이터를 플래시메모리칩(20) 내 제2레지스터(28)에 저장하는 제2연산구간 및 제2레지스터(28)에 저장된 데이터를 획득하여 외부로 전송하는 제3연산구간으로 구분된다.Each read operation performed by the operation performing unit 230 in accordance with the multi-read command acquires data from the data page 21 based on the applied read voltage and supplies the data to the first register 27 A second arithmetic section for storing the data stored in the first register 27 in the second register 28 in the flash memory chip 20 and a second arithmetic section for storing the data stored in the second register 28, And a third operation section for acquiring and transmitting to the outside.

이에, 멀티 읽기명령에 따라 연산수행부(230)에서 수행하는 각 읽기연산 예컨대 제1읽기연산, 제2읽기연산, 제3읽기연산, 제4읽기연산, 제5읽기연산 중에서, 제1읽기연산을 수행하는 과정을 예로서 언급하여 도 4를 참조로 설명하면, 다음과 같다.Among the respective read operations, such as the first read operation, the second read operation, the third read operation, the fourth read operation, and the fifth read operation performed by the operation performing unit 230 according to the multi-read command, Will be described with reference to FIG. 4 as an example.

플래시메모리(250)에서는, 멀티 읽기명령에 따라 데이터페이지(21)로부터 데이터를 획득하여 플래시메모리칩(20) 내의 데이터 레지스터 즉 제1레지스터(27)로 옮기는 제1연산구간(①)을 수행하고, 이후 제1레지스터(27)로부터 데이터를 제2레지스터(28)로 옮기는 제2연산구간(②)을 수행하고, 이후 제2레지스터(28)로부터 데이터를 외부로 예컨대 전술한 데이터전송부(240)로 전송하는 제3연산구간(③)으로 구분된 제1읽기연산을 수행함으로써, 데이터페이지(21)의 데이터가 데이터전송부(240)에 의해 호스트인터페이스부(110)를 거쳐 외부 모듈(예 : 호스트시스템)로 전달될 수 있도록 한다.The flash memory 250 performs a first arithmetic operation period (1) for acquiring data from the data page 21 according to the multi-read command and transferring the data to the data register in the flash memory chip 20, that is, the first register 27 (2) to transfer the data from the first register 27 to the second register 28 and then to transfer the data from the second register 28 to the outside via the data transfer unit 240 The data of the data page 21 is transferred by the data transfer unit 240 via the host interface unit 110 to the external module (e.g., : Host system).

이처럼, 연산수행부(230)는, 읽기전압(Vr1)을 데이터페이지(21)에 인가하여 전술과 같이 제1읽기연산을 수행하는데, 제1읽기연산을 수행하는 중 제1읽기연산의 제1연산구간 수행이 완료되는 시점에, 다음 읽기전압 즉 읽기전압(Vr2)을 데이터페이지(21)에 인가하여 제2읽기연산의 제1연산구간 수행을 개시한다.As described above, the operation performing unit 230 applies the read voltage Vr1 to the data page 21 to perform the first read operation as described above. In the first read operation, the first read operation At the completion of the arithmetic operation, the next read voltage, that is, the read voltage Vr2, is applied to the data page 21 to start the first arithmetic operation of the second read operation.

물론, 연산수행부(230)는, 읽기전압(Vr2)을 데이터페이지(21)에 인가하여 제2읽기연산의 제1연산구간 수행을 개시함에 따라 전술과 같이 제2읽기연산을 수행하며, 제2읽기연산을 수행하는 중 제2읽기연산의 제1연산구간 수행이 완료되는 시점에, 다음 읽기전압 즉 읽기전압(Vr3)을 데이터페이지(21)에 인가하여 제3읽기연산의 제1연산구간 수행을 개시할 것이다.Of course, the operation performing unit 230 performs the second read operation as described above by applying the read voltage Vr2 to the data page 21 to start performing the first operation period of the second read operation, 2 read operation is completed, the next read voltage, i.e., the read voltage Vr3, is applied to the data page 21 at the completion of the first operation period of the second read operation, Performance.

이와 마찬가지로, 연산수행부(230)는, 읽기전압(Vr3)을 데이터페이지(21)에 인가하여 전술과 같이 제3읽기연산을 수행하며, 제3읽기연산을 수행하는 중 제3읽기연산의 제1연산구간 수행이 완료되는 시점에, 읽기전압(Vr4)을 데이터페이지(21)에 인가하여 제4읽기연산의 제1연산구간 수행을 개시하고, 읽기전압(Vr4)을 데이터페이지(21)에 인가하여 전술과 같이 제4읽기연산을 수행하며, 제4읽기연산을 수행하는 중 제4읽기연산의 제1연산구간 수행이 완료되는 시점에, 읽기전압(Vr5)을 데이터페이지(21)에 인가하여 제5읽기연산의 제1연산구간 수행을 개시할 것이다.Similarly, the operation performing unit 230 performs the third read operation as described above by applying the read voltage Vr3 to the data page 21, and performs the third read operation during the third read operation A read voltage Vr4 is applied to the data page 21 to start the first calculation period of the fourth read operation and the read voltage Vr4 is applied to the data page 21 The read voltage Vr5 is applied to the data page 21 at the time of completing the first arithmetic operation of the fourth read operation during the fourth read operation, To start performing the first arithmetic section of the fifth read operation.

이에, 본 발명에 따르면, 도 5에 도시된 바와 같이, 멀티 읽기명령에 따른 각 읽기연산을 수행함에 있어서, 특정 읽기연산(예 : 제1읽기연산)의 제1연산구간이 완료되는 시점에 다음 읽기연산(예 : 제2읽기연산)의 제1연산구간 수행을 개시함으로써, 제1읽기연산의 제2연산구간(②) 및 제3연산구간(③) 즉 제1레지스터(27)로부터 데이터를 제2레지스터(28)로 옮긴 후 제2레지스터(28)로부터 데이터를 외부로 예컨대 전술한 데이터전송부(240)로 전송하는 시간과, 제2읽기연산의 제1연산구간(①) 즉 데이터페이지(21)로부터 데이터를 획득하는 시간을 중첩시켜, 플래시 셀에 접근하는 시간을 숨길 수 있다. As shown in FIG. 5, according to the present invention, in performing each read operation according to the multi-read command, at the time when the first operation period of the specific read operation (e.g., first read operation) is completed, (2) and the third operation section (3) of the first read operation, that is, the data from the first register 27, by starting the execution of the first operation section of the read operation The time for transferring the data from the second register 28 to the outside, for example, to the data transfer unit 240, and the first calculation interval (1) of the second read operation, that is, The time for acquiring data from the flash memory 21 can be overlapped to hide the time for accessing the flash cell.

이에, 본 발명에 따르면, 도 5에 도시된 바와 같이, 동일 데이터페이지(21)로부터 데이터를 여러 번(예 : 5회) 읽어오기 위해, 기존 방식의 경우 여러 번(예 : 5회)의 읽기명령을 개별적으로 발생시켜 동일 데이터페이지의 데이터를 여러 번 읽어오는데 t0~t2시간이 소비되는 반면, 이보다 짧은 t0~t1시간이 소비되기 때문에, 기존의 방식에 비해 총 연산시간을 보다 줄여 메모리 성능 저하를 최소화할 수 있다.Thus, according to the present invention, as shown in FIG. 5, in order to read data from the same data page 21 several times (for example, five times) Since t0 ~ t2 time is consumed to read the data of the same data page several times by generating the command separately, t0 ~ t1 time which is shorter than this time is consumed, so the total operation time is reduced compared to the conventional method, Can be minimized.

이상에서 설명한 바와 같이, 본 발명에 따른 메모리장치에 의하면, 한번의 읽기명령 만으로 읽기전압을 바꿔가면서 메모리칩(플래시메모리칩) 내 동일 데이터페이지에 기록된 데이터를 여러 번 읽어올 수 있도록 함으로써, 여러 번의 읽기명령을 개별적으로 발생시켜 동일 데이터페이지의 데이터를 여러 번 읽어와야 했던 기존의 방식에 비해, 데이터 신뢰도를 높이면서 메모리 성능 저하를 최소화하는 효과를 도출할 수 있다. As described above, according to the memory device of the present invention, the data written in the same data page in the memory chip (flash memory chip) can be read many times by changing the read voltage only by a single read command, It is possible to obtain the effect of minimizing memory performance degradation while increasing data reliability as compared with the conventional method in which data of the same data page has to be read several times by individually generating the read command.

한편, 전술한 본 발명의 명령확인부(210), 읽기전압결정부(220), 연산수행부(230), 데이터전송부(240) 및 데이터오류정정부(미도시) 중 적어도 하나의 구성이, 플래시메모리 기반 저장장치에서의 메모리제어부 구성에 포함되는 구성일 수 있다. At least one of the instruction verifying unit 210, the read voltage determining unit 220, the operation performing unit 230, the data transmitting unit 240, and the data error correcting unit (not shown) , And a configuration included in the memory control unit configuration in the flash memory based storage device.

이하에서는 도 6을 참조하여 본 발명의 바람직한 실시예에 따른 메모리장치의 동작 방법을 설명하도록 하겠다. Hereinafter, a method of operating a memory device according to a preferred embodiment of the present invention will be described with reference to FIG.

이하에서는, 설명의 편의를 위해 플래시메모리(250) 내 플래시메모리칩(20)의 데이터페이지(21)을 언급하여 설명하도록 하겠다.Hereinafter, the data page 21 of the flash memory chip 20 in the flash memory 250 will be described for convenience of explanation.

본 발명에 따른 메모리장치(200)의 동작 방법은, Ready상태인 플래시메모리칩(20)에 대하여(S100), 플래시메모리칩(20) 내 데이터페이지(21)에 대한 특정 읽기연산 즉 멀티 읽기연산을 확인한다(S110).The operation method of the memory device 200 according to the present invention is a method of performing a specific read operation on the data page 21 in the flash memory chip 20, (S110).

이 후, 본 발명에 따른 메모리장치(200)의 동작 방법은, 멀티 읽기연산이 확인된 플래시메모리칩(20)의 상태를 Busy상태로 전환하고(S120), 이와 더불어 특정 읽기명령 즉 멀티 읽기명령에 따라, 서로 다른 값을 갖는 2 이상의 읽기전압을 결정한다(S130).Thereafter, the method of operating the memory device 200 according to the present invention switches the state of the flash memory chip 20 in which the multi-read operation is confirmed to the Busy state (S120) , Two or more read voltages having different values are determined (S130).

예를 들면, 본 발명에 따른 메모리장치(200)에는, 초기 읽기전압(Vr1)이 기 설정되고, 전압변경값 단위(예 : +0.5V, 또는 -0.5V) 및 변경 횟수(예 : 4회)가 기 설정되어 있을 수 있다. For example, in the memory device 200 according to the present invention, the initial read voltage Vr1 is preset, and the voltage change value unit (e.g., +0.5 V or -0.5 V) and the change frequency ) May be preset.

이에, 본 발명에 따른 메모리장치(200)의 동작 방법은, 2 이상의 전압으로서, 초기 읽기전압(Vr1), 초기 읽기전압(Vr1)으로부터 전압변경값 단위(예 : +0.5V)로 변경 횟수(예 : 4회) 만큼 순차적으로 증가되는 각 읽기전압, 즉 읽기전압(Vr2 = Vr1+0.5V), 읽기전압(Vr3 = Vr2+0.5V), 읽기전압(Vr4 = Vr3+0.5V), 읽기전압(Vr5 = Vr4+0.5V)를 결정할 수 있다. The operation method of the memory device 200 according to the present invention is a method in which the initial read voltage Vr1 is changed from the initial read voltage Vr1 to a voltage change value unit (e.g., +0.5 V) (Vr2 = Vr1 + 0.5V), read voltage (Vr3 = Vr2 + 0.5V), read voltage (Vr4 = Vr3 + 0.5V), read voltage (Vr5 = Vr4 + 0.5V) can be determined.

물론, 본 발명에 따른 메모리장치(200)의 동작 방법은, 2 이상의 전압으로서, 초기 읽기전압(Vr1), 초기 읽기전압(Vr1)으로부터 전압변경값 단위(예 : -0.5V)로 변경 횟수(예 : 4회) 만큼 순차적으로 감소되는 각 읽기전압, 즉 읽기전압(Vr2 = Vr1-0.5V), 읽기전압(Vr3 = Vr2-0.5V), 읽기전압(Vr4 = Vr3-0.5V), 읽기전압(Vr5 = Vr4-0.5V)를 결정할 수 있다.Of course, the method of operation of the memory device 200 in accordance with the present invention may be implemented as two or more voltages by varying the initial read voltage Vr1 from the initial read voltage Vr1 to a voltage change value unit (e.g., -0.5 V) (Vr2 = Vr1-0.5V), read voltage (Vr3 = Vr2-0.5V), read voltage (Vr4 = Vr3-0.5V), read voltage (Vr5 = Vr4-0.5V) can be determined.

이하에서는 설명의 편의를 위해, 2 이상의 전압으로서, 초기 읽기전압(Vr1) 및 초기 읽기전압(Vr1)으로부터 전압변경값 단위(예 : +0.5V)로 변경 횟수(예 : 4회) 만큼 순차적으로 증가되는 각 읽기전압 Vr2, Vr3, Vr4, Vr5를 언급하여 설명하도록 하겠다.Hereinafter, for the sake of convenience of explanation, it is assumed that two or more voltages are sequentially applied from the initial read voltage Vr1 and the initial read voltage Vr1 to the voltage change value unit (for example, + 0.5V) The read voltages Vr2, Vr3, Vr4, and Vr5 that are increased will be described.

본 발명에 따른 메모리장치(200)의 동작 방법은, S130단계에서 2 이상의 읽기전압(예 : Vr1, Vr2, Vr3, Vr4, Vr5)을 결정하면, 2 이상의 읽기전압 각각을 기초로 데이터페이지(21)로부터 데이터를 읽어오는 읽기연산을 각각 수행한다.The method of operation of the memory device 200 according to the present invention is a method of operating the memory device 200 according to the present invention by determining two or more read voltages (e.g., Vr1, Vr2, Vr3, Vr4, Vr5) ), Respectively.

보다 구체적으로 설명하면, S130단계에서 결정한 2 이상의 읽기전압 즉 Vr1, Vr2, Vr3, Vr4, Vr5 각각에는 인가순서가 기 지정될 수 있다.More specifically, the application sequence may be predefined for each of the two or more read voltages Vr1, Vr2, Vr3, Vr4, and Vr5 determined in step S130.

예컨대, 첫번째 인가순서로 초기 인가전압(Vr1), 두번째 인가순서로 인가전압(Vr2), 세번째 인가순서로 인가전압(Vr3), 네번째 인가순서로 인가전압(Vr4), 다섯번째 인가순서로 인가전압(Vr5)가 지정될 수 있다. For example, the initial application voltage Vr1 in the first application order, the application voltage Vr2 in the second application order, the application voltage Vr3 in the third application order, the application voltage Vr4 in the fourth application order, (Vr5) may be specified.

그리고, 본 발명에 따른 메모리장치(200)의 동작 방법은, 2 이상의 읽기전압 예컨대 전술의 Vr1, Vr2, Vr3, Vr4, Vr5 중 특정 읽기전압을 인가순서에 따라 확인한다.The operation method of the memory device 200 according to the present invention confirms a specific read voltage among two or more read voltages, for example, Vr1, Vr2, Vr3, Vr4, and Vr5 in the order of application.

이에, 본 발명에 따른 메모리장치(200)의 동작 방법은, 2 이상의 읽기전압 즉 Vr1, Vr2, Vr3, Vr4, Vr5 중 가장 먼저 특정 읽기전압으로서 초기 인가전압(Vr1)을 확인하고, 인가전압(Vr1)을 데이터페이지(21)에 인가하여 제1읽기연산 중 인가되는 인가전압(Vr1)을 기초로 데이터페이지(21)로부터 데이터를 획득하여 플래시메모리칩(20) 내 제1레지스터(27)에 저장하는 제1연산구간을 수행한다(S140).The operation method of the memory device 200 according to the present invention is characterized in that an initial applied voltage Vr1 is first identified as a specific read voltage among two or more read voltages Vr1, Vr2, Vr3, Vr4, and Vr5, Vr1 to the data page 21 to obtain data from the data page 21 based on the applied voltage Vr1 applied during the first read operation and supplies the data to the first register 27 in the flash memory chip 20 (S140). ≪ / RTI >

이후, 본 발명에 따른 메모리장치(200)의 동작 방법은, 제1읽기연산의 제1연산구간 수행이 완료되면, 플래시메모리칩(20)의 상태를 Ready상태로 전환하게 된다(S150).Thereafter, the operation of the memory device 200 according to the present invention switches the state of the flash memory chip 20 to the Ready state (S150) when the first operation period of the first read operation is completed.

이후, 본 발명에 따른 메모리장치(200)의 동작 방법은, 제1읽기연산 중 제1레지스터(27)로부터 데이터를 제2레지스터(28)로 옮기는 제2연산구간을 수행하고(S160), 이후 제2레지스터(28)로부터 데이터를 획득하여 외부로 전송하는 제3연산구간을 수행한다(S170).Thereafter, a method of operating the memory device 200 according to the present invention performs a second arithmetic operation for shifting data from the first register 27 to the second register 28 during the first read operation (S160) And performs a third arithmetic operation for acquiring data from the second register 28 and transmitting the data to the outside (S170).

한편, 본 발명에 따른 메모리장치(200)의 동작 방법은, 플래시메모리칩(20)이 Ready상태가 되면, 멀티 읽기명령에 따라서 기 설정된 읽기횟수(예 : 5회)가 완료되었는지 판단하고(S155), 읽기횟수(예 : 5회)가 완료되지 않은 경우 플래시메모리칩(20)의 상태를 다시 Busy상태로 전환하고(S157), 인가순서에 따른 다음 읽기전압으로서 인가전압(Vr2)을 데이터페이지(21)에 인가하여 제2읽기연산 중 인가되는 인가전압(Vr2)을 기초로 데이터페이지(21)로부터 데이터를 획득하여 플래시메모리칩(20) 내 제1레지스터(27)에 저장하는 제1연산구간을 수행한다(S140).The method of operation of the memory device 200 according to the present invention determines whether the preset number of times of reading (e.g., 5 times) is completed in accordance with the multi-read command when the flash memory chip 20 is in the Ready state ), The state of the flash memory chip 20 is switched to the Busy state again (S157), and the applied voltage Vr2 as the next read voltage according to the application order is written to the data page To the first register 27 in the flash memory chip 20 by acquiring data from the data page 21 based on the applied voltage Vr2 applied during the second read operation, (S140).

이처럼, 본 발명에 따른 메모리장치(200)의 동작 방법은, 읽기전압(Vr1)을 데이터페이지(21)에 인가하여 전술과 같이 제1읽기연산(S140~S170)을 수행하는 중, 제1읽기연산의 제1연산구간 수행이 완료되는 시점에 다음 읽기전압 즉 읽기전압(Vr2)을 데이터페이지(21)에 인가하여 제2읽기연산의 제1연산구간 수행을 개시하는 것이다.As described above, in the method of operating the memory device 200 according to the present invention, the first read operation (S140 to S170) is performed by applying the read voltage Vr1 to the data page 21, That is, the read voltage Vr2 is applied to the data page 21 at the time when the first operation period of the operation is completed, the first operation period of the second read operation is started.

이후, 본 발명에 따른 메모리장치(200)의 동작 방법은, 전술한 바와 마찬가지로, 제2읽기연산의 제1연산구간 수행이 완료되면 플래시메모리칩(20)의 상태를 Ready상태로 전환하고(S150), 제2읽기연산 중 제1레지스터(27)로부터 데이터를 제2레지스터(28)로 옮기는 제2연산구간을 수행하고(S160), 이후 제2레지스터(28)로부터 데이터를 획득하여 외부로 전송하는 제3연산구간을 수행한다(S170).The operation of the memory device 200 according to the present invention is similar to that described above, when the first operation period of the second read operation is completed, the state of the flash memory chip 20 is changed to the Ready state (S150 (S160), and then the data is acquired from the second register 28 and transferred to the outside of the second register 28 (S170).

이때 역시, 전술한 바와 같이, 본 발명에 따른 메모리장치(200)의 동작 방법은, 플래시메모리칩(20)이 Ready상태가 되면, 멀티 읽기명령에 따라서 기 설정된 읽기횟수(예 : 5회)가 완료되었는지 판단하고(S155), 읽기횟수(예 : 5회)가 완료되지 않은 경우 플래시메모리칩(20)의 상태를 다시 Busy상태로 전환하고(S157), 인가순서에 따른 다음 읽기전압으로서 인가전압(Vr3)을 데이터페이지(21)에 인가하여 제3읽기연산 중 인가되는 인가전압(Vr3)을 기초로 데이터페이지(21)로부터 데이터를 획득하여 플래시메모리칩(20) 내 제1레지스터(27)에 저장하는 제1연산구간을 수행한다(S140).As described above, in the method of operating the memory device 200 according to the present invention, when the flash memory chip 20 is in the Ready state, a predetermined number of read operations (for example, five times) If the number of times of reading (e.g., 5 times) is not completed, the state of the flash memory chip 20 is switched back to the busy state (S157) (Vr3) is applied to the data page (21) to acquire data from the data page (21) based on the applied voltage (Vr3) applied during the third read operation and the first register (27) (S140). ≪ / RTI >

이처럼, 본 발명에 따른 메모리장치(200)의 동작 방법은, 읽기전압(Vr2)을 데이터페이지(21)에 인가하여 전술과 같이 제2읽기연산(S140~S170)을 수행하는 중, 제2읽기연산의 제1연산구간 수행이 완료되는 시점에 다음 읽기전압 즉 읽기전압(Vr3)을 데이터페이지(21)에 인가하여 제3읽기연산의 제1연산구간 수행을 개시하는 것이다.As described above, in the method of operating the memory device 200 according to the present invention, while performing the second read operation (S140 to S170) by applying the read voltage Vr2 to the data page 21, That is, the read voltage Vr3 is applied to the data page 21 at the time when the first operation period of the operation is completed, the first operation period of the third read operation is started.

이후에도, 본 발명에 따른 메모리장치(200)의 동작 방법은, 전술한 바와 같이 읽기횟수(예 : 5회)가 완료되지 않은 경우 플래시메모리칩(20)의 상태를 Busy상태로 전환하고, 인가순서에 따른 다음 읽기전압으로서 인가전압(Vr4)을 그 다음엔 인가전압(Vr5)을 데이터페이지(21)에 인가하여 제4읽기연산 그 다음엔 제5읽기연산을 수행할 수 있다. The operation method of the memory device 200 according to the present invention switches the state of the flash memory chip 20 to Busy state when the number of times of reading (for example, 5 times) is not completed as described above, The application voltage Vr4 may be applied as a next read voltage to the data page 21 and the fourth read operation may be followed by a fifth read operation by applying the application voltage Vr5 to the data page 21. [

이에, 본 발명에 따른 메모리장치(200)의 동작 방법은, 읽기연산을 각각 수행하여 데이터페이지(21)로부터 읽어온 각 데이터를 데이터오류정정부(미도시)로 전송하여, 데이터오류정정부(미도시)에서 상기 각 데이터를 기초로 데이터 오류정정을 수행할 수 있도록 한다(S180).The operation method of the memory device 200 according to the present invention is a method of operating the memory device 200 according to an embodiment of the present invention. The data error correction unit (not shown) (Not shown) to perform data error correction based on the respective data (S180).

이에, 본 발명에 따른 메모리장치(200)의 동작 방법은, 외부 모듈(예 : 호스트시스템)으로부터 수신된 한번의 멀티 읽기명령 만으로, 도 3의 B와 같이, 읽기전압(예 : Vr1->Vr2->Vr3->Vr4->Vr5)을 바꿔가면서 플래시메모리칩(20) 내 동일 데이터페이지(21)에 기록된 데이터를 여러 번 읽어올 수 있기 때문에, 기존의 방식에 비해, 읽기연산의 지연시간 및 동기화 시간을 줄여 메모리 성능 저하를 개선할 수 있다.3B, the operation method of the memory device 200 according to the present invention is a method in which a read voltage (for example, Vr1- > Vr2 -> Vr3-> Vr4-> Vr5), the data written in the same data page 21 in the flash memory chip 20 can be read many times, so that the delay time of the read operation And reduce synchronization time to improve memory performance degradation.

더불어, 본 발명에 따른 메모리장치(200)의 동작 방법은, 한번의 멀티 읽기명령 만으로 읽기전압(예 : Vr1->Vr2->Vr3->Vr4->Vr5)을 바꿔가면서 동일 데이터페이지(21)에 기록된 데이터를 여러 번 읽어와 많은 리소스를 확보한 후 데이터 오류정정을 수행할 수 있기 때문에, 데이터 신뢰도를 높이는 효과까지 도출할 수 있다.In addition, the operation method of the memory device 200 according to the present invention is a method of operating the same data page 21 by changing the read voltage (for example, Vr1-> Vr2-> Vr3-> Vr4-> Vr5) The data error correction can be performed after reading the data recorded in the storage medium a plurality of times and securing a large amount of resources. Therefore, the effect of increasing data reliability can be obtained.

그리고, 본 발명에 따른 메모리장치(200)의 동작 방법은, 도 5에 도시된 바와 같이, 동일 데이터페이지(21)로부터 데이터를 여러 번(예 : 5회) 읽어오기 위해, 기존 방식의 경우 여러 번(예 : 5회)의 읽기명령을 개별적으로 발생시켜 동일 데이터페이지의 데이터를 여러 번 읽어오는데 t0~t2시간이 소비되는 반면, 이보다 짧은 t0~t1시간이 소비되기 때문에, 기존의 방식에 비해 총 연산시간을 보다 줄여 메모리 성능 저하를 최소화할 수 있다. 5, in order to read data from the same data page 21 several times (for example, five times), the operation method of the memory device 200 according to the present invention is different from the conventional method (T0 to t2) is consumed to read the data of the same data page several times (for example, 5 times) by reading the data of the same data page, The total operation time can be further reduced to minimize memory performance degradation.

이상에서 설명한 바와 같이, 본 발명에 따른 메모리장치의 동작 방법은, 한번의 읽기명령 만으로 읽기전압을 바꿔가면서 메모리칩(플래시메모리칩) 내 동일 데이터페이지에 기록된 데이터를 여러 번 읽어올 수 있도록 함으로써, 여러 번의 읽기명령을 개별적으로 발생시켜 동일 데이터페이지의 데이터를 여러 번 읽어와야 했던 기존의 방식에 비해, 데이터 신뢰도를 높이면서 메모리 성능 저하를 최소화하는 효과를 도출할 수 있다.As described above, in the method of operating the memory device according to the present invention, the data written in the same data page in the memory chip (flash memory chip) can be read many times while changing the read voltage by only one read command , It is possible to obtain an effect of minimizing memory performance degradation while increasing data reliability as compared with the conventional method in which data of the same data page has to be read many times by generating multiple read commands individually.

본 발명의 일실시예에 따른 메모리장치의 동작 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.The method of operating the memory device according to an embodiment of the present invention may be implemented in the form of a program command that can be executed through various computer means and recorded in a computer-readable medium. The computer-readable medium may include program instructions, data files, data structures, and the like, alone or in combination. The program instructions recorded on the medium may be those specially designed and constructed for the present invention or may be available to those skilled in the art of computer software. Examples of computer-readable media include magnetic media such as hard disks, floppy disks and magnetic tape; optical media such as CD-ROMs and DVDs; magnetic media such as floppy disks; Magneto-optical media, and hardware devices specifically configured to store and execute program instructions such as ROM, RAM, flash memory, and the like. Examples of program instructions include machine language code such as those produced by a compiler, as well as high-level language code that can be executed by a computer using an interpreter or the like. The hardware devices described above may be configured to operate as one or more software modules to perform the operations of the present invention, and vice versa.

지금까지 본 발명을 바람직한 실시 예를 참조하여 상세히 설명하였지만, 본 발명이 상기한 실시 예에 한정되는 것은 아니며, 이하의 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 또는 수정이 가능한 범위까지 본 발명의 기술적 사상이 미친다 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

본 발명에 따른 메모리장치 및 메모리장치의 동작 방법에 따르면 한번의 읽기명령 만으로 읽기전압을 바꿔가면서 메모리칩(플래시메모리칩) 내 동일 데이터페이지에 기록된 데이터를 여러 번 읽어올 수 있도록 함으로써, 기존의 방식에 비해, 데이터 신뢰도를 높이면서 메모리 성능 저하를 최소화한다는 점에서, 기존 기술의 한계를 뛰어 넘음에 따라 관련 기술에 대한 이용만이 아닌 적용되는 장치의 시판 또는 영업의 가능성이 충분할 뿐만 아니라 현실적으로 명백하게 실시할 수 있는 정도이므로 산업상 이용가능성이 있는 발명이다.According to the memory device and the method of operating the memory device according to the present invention, data written in the same data page in the memory chip (flash memory chip) can be read many times while changing the read voltage only by a single read command, In contrast to the conventional method, since the deterioration of the memory performance is minimized while increasing the data reliability, it is not only the use of the related technology but also the possibility of commercialization or sales of the applied device, This is an invention that is industrially applicable because it is practicable.

200 : 메모리장치
210 : 명령확인부 220 : 읽기전압결정부
230 : 연산수행부 240 : 데이터전송부
250 : 메모리부200: memory device
210: Instruction Verification Unit 220: Read Voltage Determination Unit
230: Operation performing unit 240: Data transfer unit
250:

Claims (8)

메모리칩 내 데이터페이지에 대한 특정 읽기명령을 확인하는 명령확인부;
상기 특정 읽기명령에 따라, 서로 다른 값을 갖는 2 이상의 읽기전압을 결정하는 읽기전압결정부;
상기 2 이상의 읽기전압 각각을 기초로 상기 데이터페이지로부터 데이터를 읽어오는 읽기연산을 각각 수행하여, 상기 특정 읽기명령에 따라서 상기 데이터페이지에 대하여 서로 다른 읽기전압을 기초로 데이터를 읽어올 수 있는 연산수행부; 및
상기 읽기연산을 각각 수행하여 상기 데이터페이지로부터 읽어온 각 데이터를 데이터오류정정부로 전송하여, 상기 데이터오류정정부에서 상기 각 데이터를 기초로 데이터 오류정정을 수행할 수 있도록 하는 데이터전송부를 포함하는 것을 특징으로 하는 메모리장치.An instruction verification unit for confirming a specific read command for a data page in the memory chip;
A read voltage determination unit for determining two or more read voltages having different values according to the specific read command;
Performing a read operation of reading data from the data page based on each of the two or more read voltages and performing an operation of reading data based on different read voltages with respect to the data page in accordance with the specific read command part; And
And a data transmission unit for transmitting the data read from the data page to the data error correction unit by performing the read operation and performing the data error correction on the basis of each data in the data error correction unit ≪ / RTI > 삭제delete 제 1 항에 있어서,
상기 연산수행부는,
상기 2 이상의 읽기전압 중 특정 읽기전압을 상기 데이터페이지에 인가하여, 상기 특정 읽기전압을 기초로 상기 데이터페이지로부터 데이터를 읽어오는 특정 읽기연산을 수행한 후,
상기 2 이상의 읽기전압 중 상기 특정 읽기전압의 다음 인가순서에 따른 다음 읽기전압을 상기 데이터페이지에 인가하여, 상기 다음 읽기전압을 기초로 상기 데이터페이지로부터 데이터를 읽어오는 다음 읽기연산을 수행하는 것을 특징으로 하는 메모리장치.The method according to claim 1,
The operation performing unit may include:
Applying a specific read voltage among the two or more read voltages to the data page to perform a specific read operation of reading data from the data page based on the specific read voltage,
A next read voltage according to the next application order of the specific read voltage among the two or more read voltages is applied to the data page and a next read operation is performed to read data from the data page based on the next read voltage . 제 3 항에 있어서,
상기 특정 읽기연산 및 상기 다음 읽기연산은,
상기 특정 읽기전압 또는 상기 다음 읽기전압을 기초로 상기 데이터페이지로부터 데이터를 획득하여 상기 메모리칩 내 제1레지스터에 저장하는 제1연산구간, 상기 제1레지스터에 저장된 데이터를 상기 메모리칩 내 제2레지스터에 저장하는 제2연산구간 및 상기 제2레지스터에 저장된 데이터를 획득하여 전송하는 제3연산구간으로 구분되며,
상기 연산수행부는,
상기 특정 읽기전압을 상기 데이터페이지에 인가하여 상기 특정 읽기연산을 수행하며,
상기 특정 읽기연산을 수행하는 중 상기 특정 읽기연산의 상기 제1연산구간 수행이 완료되는 시점에, 상기 다음 읽기전압을 상기 데이터페이지에 인가하여 상기 다음 읽기연산의 상기 제1연산구간 수행을 개시하는 것을 특징으로 하는 메모리장치.The method of claim 3,
Wherein the specific read operation and the next read operation are performed by:
A first arithmetic section for obtaining data from the data page based on the specific read voltage or the next read voltage and storing the data in the first register in the memory chip, And a third arithmetic section for acquiring and transmitting data stored in the second register,
The operation performing unit may include:
Applying the particular read voltage to the data page to perform the particular read operation,
At the time when the execution of the first operation period of the specific read operation is completed during the specific read operation, the next read voltage is applied to the data page to start the execution of the first operation period of the next read operation ≪ / RTI > 제 1 항에 있어서,
상기 2 이상의 읽기전압은,
기 설정된 초기 읽기전압과, 상기 초기 읽기전압으로부터 기 설정된 전압변경값 단위로 기 설정된 변경 횟수 만큼 순차적으로 증가되거나 또는 감소되는 각 읽기전압을 포함하는 것을 특징으로 하는 메모리장치.The method according to claim 1,
Wherein the at least two read voltages,
Wherein the read voltage includes a predetermined initial read voltage and a read voltage that is sequentially increased or decreased by a predetermined number of change times in units of a predetermined voltage change value from the initial read voltage. 메모리칩 내 데이터페이지에 대한 특정 읽기명령을 확인하는 명령확인단계;
상기 특정 읽기명령에 따라, 서로 다른 값을 갖는 2 이상의 읽기전압을 결정하는 읽기전압결정단계;
상기 2 이상의 읽기전압 각각을 기초로 상기 데이터페이지로부터 데이터를 읽어오는 읽기연산을 각각 수행하여, 상기 특정 읽기명령에 따라서 상기 데이터페이지에 대하여 서로 다른 읽기전압을 기초로 데이터를 읽어올 수 있는 연산수행단계; 및
상기 읽기연산을 각각 수행하여 상기 데이터페이지로부터 읽어온 각 데이터를 데이터오류정정부로 전송하여, 상기 데이터오류정정부에서 상기 각 데이터를 기초로 데이터 오류정정을 수행할 수 있도록 하는 전송단계를 포함하는 것을 특징으로 하는 메모리장치의 동작 방법.An instruction verification step of confirming a specific read command for a data page in the memory chip;
A read voltage determining step of determining two or more read voltages having different values according to the specific read command;
Performing a read operation of reading data from the data page based on each of the two or more read voltages and performing an operation of reading data based on different read voltages with respect to the data page in accordance with the specific read command step; And
And a transmission step of performing each of the read operations and transmitting each data read from the data page to a data error correction unit so that the data error correction unit can perform data error correction based on the respective data ≪ / RTI > 제 6 항에 있어서,
상기 연산수행단계는,
상기 2 이상의 읽기전압 중 특정 읽기전압을 상기 데이터페이지에 인가하여, 상기 특정 읽기전압을 기초로 상기 데이터페이지로부터 데이터를 읽어오는 특정 읽기연산을 수행한 후,
상기 2 이상의 읽기전압 중 상기 특정 읽기전압의 다음 인가순서에 따른 다음 읽기전압을 상기 데이터페이지에 인가하여, 상기 다음 읽기전압을 기초로 상기 데이터페이지로부터 데이터를 읽어오는 다음 읽기연산을 수행하는 것을 특징으로 하는 메모리장치의 동작 방법.The method according to claim 6,
Wherein,
Applying a specific read voltage among the two or more read voltages to the data page to perform a specific read operation of reading data from the data page based on the specific read voltage,
A next read voltage according to the next application order of the specific read voltage among the two or more read voltages is applied to the data page and a next read operation is performed to read data from the data page based on the next read voltage Of the memory device. 제 7 항에 있어서,
상기 특정 읽기연산 및 상기 다음 읽기연산은,
상기 특정 읽기전압 또는 상기 다음 읽기전압을 기초로 상기 데이터페이지로부터 데이터를 획득하여 상기 메모리칩 내 제1레지스터에 저장하는 제1연산구간, 상기 제1레지스터에 저장된 데이터를 상기 메모리칩 내 제2레지스터에 저장하는 제2연산구간 및 상기 제2레지스터에 저장된 데이터를 획득하여 전송하는 제3연산구간으로 구분되며,
상기 연산수행단계는,
상기 특정 읽기전압을 상기 데이터페이지에 인가하여 상기 특정 읽기연산을 수행하며,
상기 특정 읽기연산을 수행하는 중 상기 특정 읽기연산의 상기 제1연산구간 수행이 완료되는 시점에, 상기 다음 읽기전압을 상기 데이터페이지에 인가하여 상기 다음 읽기연산의 상기 제1연산구간 수행을 개시하는 것을 특징으로 하는 메모리장치의 동작 방법.8. The method of claim 7,
Wherein the specific read operation and the next read operation are performed by:
A first arithmetic section for obtaining data from the data page based on the specific read voltage or the next read voltage and storing the data in the first register in the memory chip, And a third arithmetic section for acquiring and transmitting data stored in the second register,
Wherein,
Applying the particular read voltage to the data page to perform the particular read operation,
At the time when the execution of the first operation period of the specific read operation is completed during the specific read operation, the next read voltage is applied to the data page to start the execution of the first operation period of the next read operation ≪ / RTI >
KR20130144867A 2013-11-26 2013-11-26 Memory apparatus and control method thereof KR101491691B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130144867A KR101491691B1 (en) 2013-11-26 2013-11-26 Memory apparatus and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130144867A KR101491691B1 (en) 2013-11-26 2013-11-26 Memory apparatus and control method thereof

Publications (1)

Publication Number Publication Date
KR101491691B1 true KR101491691B1 (en) 2015-02-09

Family

ID=52591832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130144867A KR101491691B1 (en) 2013-11-26 2013-11-26 Memory apparatus and control method thereof

Country Status (1)

Country Link
KR (1) KR101491691B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080035828A (en) * 2006-10-20 2008-04-24 삼성전자주식회사 Data restore method of memory system including flash memory device
KR20100010746A (en) * 2008-07-23 2010-02-02 삼성전자주식회사 Flash memory system configuring reading voltage level and configuration method of reading voltage level
KR20110038083A (en) * 2008-06-30 2011-04-13 샌디스크 코포레이션 Read disturb mitigation in non-volatile memory
KR20120094710A (en) * 2011-02-17 2012-08-27 삼성전자주식회사 Non-volatile memory device and read method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080035828A (en) * 2006-10-20 2008-04-24 삼성전자주식회사 Data restore method of memory system including flash memory device
KR20110038083A (en) * 2008-06-30 2011-04-13 샌디스크 코포레이션 Read disturb mitigation in non-volatile memory
KR20100010746A (en) * 2008-07-23 2010-02-02 삼성전자주식회사 Flash memory system configuring reading voltage level and configuration method of reading voltage level
KR20120094710A (en) * 2011-02-17 2012-08-27 삼성전자주식회사 Non-volatile memory device and read method thereof

Similar Documents

Publication Publication Date Title
KR102065665B1 (en) Non-volatile memory device including dummy wordline, memory system and operating method thereof
KR101979734B1 (en) Method for controlling a read voltage of memory device and data read operating method using method thereof
US11574688B2 (en) Memory system, control method thereof, and program
US10649692B2 (en) Storage device, system including the same and method of operating the same
US9250814B2 (en) Command order re-sequencing in non-volatile memory
US20150019934A1 (en) Data storage device, operating method thereof, and data processing system including the same
KR20130084901A (en) Flash memory device and reading method of flash memory device
US8897092B2 (en) Memory storage device, memory controller and controlling method
US8914592B2 (en) Data storage apparatus with nonvolatile memories and method for controlling nonvolatile memories
US20120221771A1 (en) Data storage system and data mapping method of the same
US20120144134A1 (en) Nonvolatile semiconductor memory and storage device
KR20110124632A (en) Non-volatile memory device, read operation method thereof, and devices having the same
KR20210020689A (en) Memory system processing request based on inference and operating method of the same
TWI473103B (en) Flash memory storage device and method for determining bad storage area thereof
US20100293418A1 (en) Memory device, data transfer control device, data transfer method, and computer program product
US9013945B2 (en) Token ring architecture based memory system and operating method to optimize current consumption
US8713410B2 (en) Data storage apparatus, memory control apparatus and method for controlling flash memories
KR20130030099A (en) Flash memory device and reading method of flash memory device
US8230276B2 (en) Writing to memory using adaptive write techniques
KR101491691B1 (en) Memory apparatus and control method thereof
US9459966B2 (en) Storage control apparatus and storage system
US10725862B2 (en) Data recovery method to error correction code in memory
US20110078387A1 (en) Writing to memory using shared address buses
CN113555052B (en) Semiconductor memory device with a memory cell having a memory cell with a memory cell having a memory cell
KR101982381B1 (en) Performance optimization of data transfer for soft information generation

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee