KR101476852B1 - Liquid Crystal Display Device - Google Patents

Liquid Crystal Display Device Download PDF

Info

Publication number
KR101476852B1
KR101476852B1 KR1020080116478A KR20080116478A KR101476852B1 KR 101476852 B1 KR101476852 B1 KR 101476852B1 KR 1020080116478 A KR1020080116478 A KR 1020080116478A KR 20080116478 A KR20080116478 A KR 20080116478A KR 101476852 B1 KR101476852 B1 KR 101476852B1
Authority
KR
South Korea
Prior art keywords
substrate
region
insulating film
data link
liquid crystal
Prior art date
Application number
KR1020080116478A
Other languages
Korean (ko)
Other versions
KR20100057437A (en
Inventor
조성현
신기택
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080116478A priority Critical patent/KR101476852B1/en
Publication of KR20100057437A publication Critical patent/KR20100057437A/en
Application granted granted Critical
Publication of KR101476852B1 publication Critical patent/KR101476852B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133512Light shielding layers, e.g. black matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 실시예는, 제1기판 상에 위치하는 서브 픽셀을 포함하는 표시영역; 제1기판과 이격 대향하며 컬러필터를 포함하는 제2기판; 제1기판 상에 위치하며 인쇄회로기판과 연결되는 패드부영역; 패드부영역과 표시영역 사이에 위치하며 제1기판과 제2기판을 접착하도록 도전볼을 포함하는 접착부재가 형성되는 실링영역; 패드부영역부터 표시영역과 인접하는 콘택영역까지 라우팅된 데이터링크배선; 표시영역에 포함된 트랜지스터의 소오스 드레인에 연결되며 표시영역과 인접하는 콘택영역까지 라우팅되고 데이터링크배선보다 상부층에 위치하며 데이터링크배선과 이격된 데이터배선; 및 콘택영역에 위치하며 서로 다른 층에 위치하는 데이터링크배선과 데이터배선을 전기적으로 연결하는 콘택전극을 포함하는 액정표시장치를 제공한다.An embodiment of the present invention is a display device comprising: a display region including subpixels located on a first substrate; A second substrate spaced apart from the first substrate and including a color filter; A pad portion located on the first substrate and connected to the printed circuit board; A sealing region located between the pad region and the display region and having an adhesive member including a conductive ball for bonding the first substrate and the second substrate; A data link wiring routed from the pad region to the contact region adjacent to the display region; A data line connected to the source drain of the transistor included in the display region and routed to the contact region adjacent to the display region and located on the upper layer than the data link wiring and spaced apart from the data link wiring; And a contact electrode which is located in the contact region and electrically connects the data line and the data line which are located in different layers.

액정표시장치, 콘택, 도전볼 Liquid crystal display device, contact, conductive ball

Description

액정표시장치{Liquid Crystal Display Device}[0001] The present invention relates to a liquid crystal display device,

본 발명의 실시예는 액정표시장치에 관한 것이다.An embodiment of the present invention relates to a liquid crystal display device.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 액정표시장치(Liquid Crystal Display: LCD), 유기전계 발광소자(Organic Light Emitting Diodes: OLED) 및 플라즈마 디스플레이 패널(Plasma Display Panel: PDP) 등과 같은 평판 표시장치(Flat Panel Display: FPD)의 사용이 증가하고 있다. 그 중 고해상도를 구현할 수 있고 소형화뿐만 아니라 대형화가 가능한 액정표시장치가 널리 사용되고 있다.As the information technology is developed, the market of display devices, which is a connection medium between users and information, is getting larger. Accordingly, a flat panel display (FPD) such as a liquid crystal display (LCD), an organic light emitting diode (OLED), and a plasma display panel (PDP) Usage is increasing. Among them, liquid crystal display devices capable of realizing high resolution and capable of not only miniaturization but also enlargement are widely used.

액정표시장치는 수광형 표시장치로 분류된다. 액정표시장치는 액정 패널의 하부에 위치하는 백라이트 유닛으로부터 광원을 제공받아 영상을 표현할 수 있다. 이러한 액정표시장치는 컬러필터 기판과 트랜지스터 어레이 기판으로 구성된 액정패널과 액정패널에 빛을 제공하는 백라이트 유닛을 포함한다. 액정표시장치에 포함된 액정패널의 경우 구동부로부터 구동신호를 공급받는다. 구동부는 액정패널에 데이터신호를 공급하는 데이터구동부와 게이트신호를 공급하는 게이트구동부를 포함할 수 있다.A liquid crystal display device is classified into a light receiving display device. A liquid crystal display device can display an image by receiving a light source from a backlight unit located below a liquid crystal panel. Such a liquid crystal display device includes a liquid crystal panel composed of a color filter substrate and a transistor array substrate, and a backlight unit for providing light to the liquid crystal panel. In the case of a liquid crystal panel included in a liquid crystal display, a driving signal is supplied from a driving unit. The driving unit may include a data driver for supplying a data signal to the liquid crystal panel and a gate driver for supplying a gate signal.

한편, 종래 액정표시장치 중 TN(Twisted Nematic) 모드의 경우, 컬러필터 기판에 형성된 공통전극에 전압을 전달하기 위하여 은 도팅(Ag Dotting) 고정을 진행하였으나, 셧다운 크로스 토크(Shutdown Cross Talk) 등의 문제로 도전볼을 포함하는 접착부재 사용으로 이를 대체하였다. 그러나 접착부재를 이용한 방법의 경우, 컬러필터 기판과 트랜지스터 어레이 기판 합착 밀봉을 위해 접착부재가 형성된 실링영역에 압력을 가하면, 접착부재 내에 포함된 도전볼을 매개로 컬러필터 기판에 형성된 공통전극과 트랜지스터 어레이 기판에 형성된 데이터링크배선 간에 쇼트를 유발하는 문제가 있어 이의 개선이 요구된다.On the other hand, in the case of TN (Twisted Nematic) mode among the conventional liquid crystal display devices, the silver dotting is fixed to transmit the voltage to the common electrode formed on the color filter substrate. However, when shutdown cross talk The problem was replaced by the use of adhesive members containing conductive balls. However, in the case of a method using an adhesive member, when a pressure is applied to a sealing region where an adhesive member is formed for joint sealing of a color filter substrate and a transistor array substrate, a common electrode formed on the color filter substrate via a conductive ball included in the adhesive member, There is a problem that short-circuiting occurs between the data link wirings formed on the array substrate, and improvement thereof is required.

상술한 배경기술의 문제점을 해결하기 위한 본 발명의 실시예는, 공통전극과 데이터링크배선 간의 쇼트를 방지하여 액정패널의 표시불량 문제를 해결할 수 있는 TN(Twisted Nematic)모드의 액정표시장치를 제공하는 것이다.An embodiment of the present invention for solving the above problems of the background art provides a TN (Twisted Nematic) mode liquid crystal display device capable of preventing a short circuit between a common electrode and a data link wiring to solve a display failure problem of a liquid crystal panel .

상술한 과제 해결 수단으로 본 발명의 실시예는, 제1기판 상에 위치하는 서브 픽셀을 포함하는 표시영역; 제1기판과 이격 대향하며 컬러필터를 포함하는 제2기판; 제1기판 상에 위치하며 인쇄회로기판과 연결되는 패드부영역; 패드부영역과 표시영역 사이에 위치하며 제1기판과 제2기판을 접착하도록 도전볼을 포함하는 접착부재가 형성되는 실링영역; 패드부영역부터 표시영역과 인접하는 콘택영역까지 라우팅된 데이터링크배선; 표시영역에 포함된 트랜지스터의 소오스 드레인에 연결되며 표시영역과 인접하는 콘택영역까지 라우팅되고 데이터링크배선보다 상부층에 위치하며 데이터링크배선과 이격된 데이터배선; 및 콘택영역에 위치하며 서로 다른 층에 위치하는 데이터링크배선과 데이터배선을 전기적으로 연결하는 콘택전극을 포함하는 액정표시장치를 제공한다.According to an embodiment of the present invention, there is provided a display device including: a display region including subpixels located on a first substrate; A second substrate spaced apart from the first substrate and including a color filter; A pad portion located on the first substrate and connected to the printed circuit board; A sealing region located between the pad region and the display region and having an adhesive member including a conductive ball for bonding the first substrate and the second substrate; A data link wiring routed from the pad region to the contact region adjacent to the display region; A data line connected to the source drain of the transistor included in the display region and routed to the contact region adjacent to the display region and located on the upper layer than the data link wiring and spaced apart from the data link wiring; And a contact electrode which is located in the contact region and electrically connects the data line and the data line which are located in different layers.

서브 픽셀은, 제1기판 상에 위치하는 게이트와, 게이트 상에 위치하는 제1절연막과, 제1절연막 상에 위치하는 액티브층과, 액티브층과 접촉하는 소오스 드레인과, 소오스 드레인 상에 위치하는 제2절연막과, 제2절연막 상에 위치하며 소오스 또는 드레인에 접촉된 화소전극을 포함할 수 있다.The subpixel includes a gate located on the first substrate, a first insulating film located on the gate, an active layer located on the first insulating film, a source drain in contact with the active layer, A second insulating film, and a pixel electrode that is disposed on the second insulating film and is in contact with a source or a drain.

데이터링크배선 상에는 제1절연막이 위치하고, 제1절연막 상에는 제2절연막이 위치할 수 있다.A first insulating film is located on the data link wiring, and a second insulating film is located on the first insulating film.

제2기판 상에는 공통전압이 공급되는 공통전극이 위치하며, 접착부재는, 공통전극과 제2절연막 사이에 위치할 수 있다.A common electrode to which a common voltage is supplied is disposed on the second substrate, and the adhesive member may be positioned between the common electrode and the second insulating film.

데이터링크배선은 게이트로 형성되고, 데이터배선은 소오스 드레인으로 형성될 수 있다.The data link wiring may be formed as a gate, and the data wiring may be formed as a source drain.

게이트 및 소오스 드레인은, 동일한 금속 재료로 형성될 수 있다.The gate and the source drain may be formed from the same metal material.

콘택전극은, 서브 픽셀에 포함된 화소전극과 동일한 재료로 형성될 수 있다.The contact electrode may be formed of the same material as the pixel electrode included in the subpixel.

제2기판은, 블랙매트릭스와, 블랙매트릭스 사이에 위치하는 컬러필터와, 컬러필터 상에 위치하는 공통전극을 포함할 수 있다.The second substrate may include a black matrix, a color filter disposed between the black matrix, and a common electrode located on the color filter.

본 발명의 실시예는, 공통전극과 데이터링크배선 간의 쇼트를 방지하여 액정패널의 표시불량 문제를 해결할 수 있는 TN(Twisted Nematic)모드의 액정표시장치를 제공할 수 있는 효과가 있다. 또한, 본 발명의 실시예는 쇼트에 의한 라인 디펙트 불량 문제를 해결할 수 있어 생산 수율 및 신뢰성을 향상시킬 수 있는 효과가 있다.An embodiment of the present invention has an effect of providing a TN (Twisted Nematic) mode liquid crystal display device capable of preventing a short circuit between a common electrode and a data link wiring, thereby solving the display failure problem of the liquid crystal panel. In addition, the embodiment of the present invention can solve the problem of line defect due to a short circuit, thereby improving the production yield and reliability.

이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 액정표시장치의 분해 사시도 이다.1 is an exploded perspective view of a liquid crystal display device.

도 1에 도시된 바와 같이, 액정표시장치는 액정패널(130), 구동부(189) 및 백라이트 유닛(179)을 포함할 수 있다.1, the liquid crystal display device may include a liquid crystal panel 130, a driver 189, and a backlight unit 179. [

액정패널(130)은 트랜지스터 어레이가 형성된 제1기판(110)과 컬러필터가 형성된 제2기판(120)이 액정층을 사이에 두고 합착된 구조를 가질 수 있다. 이러한 액정패널(130)은 트랜지스터에 의해 독립적으로 구동되는 서브 픽셀이 매트릭스 형태로 배열되고, 서브 픽셀 각각이 공통 전극에 공급된 공통 전압과 트랜지스터에 연결된 화소 전극에 공급된 데이터 신호와의 차전압에 따라 액정 배열을 제어하여 광 투과율을 조절함으로써 화상을 표시할 수 있다.The liquid crystal panel 130 may have a structure in which a first substrate 110 on which a transistor array is formed and a second substrate 120 on which a color filter is formed are bonded together with a liquid crystal layer interposed therebetween. In this liquid crystal panel 130, subpixels independently driven by transistors are arranged in a matrix, and each of the subpixels has a difference voltage between a common voltage supplied to the common electrode and a data signal supplied to the pixel electrode connected to the transistor An image can be displayed by controlling the light transmittance by controlling the liquid crystal array.

백라이트 유닛(179)은 커버버텀(180), 램프(171), 확산판(172), 확산시트(173), 광학시트(174), 보호시트(175) 등을 포함할 수 있다. 여기서, 램프(171)의 경우 냉음극관 형광램프(Cold Cathode Fluorescent Lamp: CCFL), 열음극관 형광램프(Hot Cathode Fluorescent Lamp: HCFL), 외부전극 형광램프(External Electrode Fluorescent Lamp: EEFL), 발광 다이오드(Light Emitting Diode: LED) 등을 사용할 수 있으나 이에 한정되지 않는다. 그리고 광학시트(174)의 경우 프리즘, 렌티큘러 렌즈 또는 마이크로 렌즈 등과 같은 시트를 이용할 수 있으나 이에 한정되지 않는다.The backlight unit 179 may include a cover bottom 180, a lamp 171, a diffusion plate 172, a diffusion sheet 173, an optical sheet 174, a protective sheet 175, and the like. In the case of the lamp 171, a cold cathode fluorescent lamp (CCFL), a hot cathode fluorescent lamp (HCFL), an external electrode fluorescent lamp (EEFL), a light emitting diode A light emitting diode (LED), and the like. In the case of the optical sheet 174, a sheet such as a prism, a lenticular lens, a microlens, or the like may be used, but is not limited thereto.

구동부(189)는 액정패널(130)에 연결된 데이터배선과 게이트배선에 구동신호 를 공급하기 위한 구동 칩(150)이 실장되어 제1기판(110)의 일측에 접속된 다수의 필름 회로(140)와, 제1기판(110)에 접속된 인쇄회로기판(188)을 포함할 수 있다. 다수의 필름 회로(140)에 형성된 패드부는 인쇄회로기판(188)과 제1기판(110)을 전기적으로 연결하도록 인쇄회로기판(188) 상에 형성된 패드부와 제1기판(110) 상에 형성된 패드부에 각각 접속된다. 이와 같이, 구동 칩(150)을 실장한 필름 회로(140)는 COF(Chip On Film)나 TCP(Tape Carrier Package) 방식으로 위치할 수 있다. 그러나 구동 칩(150)은 COG(Chip On Glass) 방식으로 제1기판(110) 상에 직접 실장되거나, 트랜지스터 형성 공정에서 제1기판(110) 상에 형성되어 내장될 수도 있다.The driving unit 189 includes a plurality of film circuits 140 connected to one side of the first substrate 110 by mounting a driving chip 150 for supplying driving signals to the data lines and gate lines connected to the liquid crystal panel 130, And a printed circuit board 188 connected to the first substrate 110. The pad portions formed on the plurality of film circuits 140 may include a pad portion formed on the printed circuit board 188 and a pad portion formed on the first substrate 110 to electrically connect the printed circuit board 188 and the first substrate 110 Respectively. In this way, the film circuit 140 on which the driving chip 150 is mounted can be positioned by COF (Chip On Film) or TCP (Tape Carrier Package) method. However, the driving chip 150 may be directly mounted on the first substrate 110 by a COG (Chip On Glass) method, or may be formed on the first substrate 110 in the transistor forming process.

이상 화상을 표시하는 액정패널(130) 및 백라이트 유닛(179)은 커버탑(190) 및 커버버텀(180)에 의해 수납될 수 있다. 커버탑(190)은 액정패널(130)을 수납할 수 있고, 커버버텀(170)은 백라이트 유닛(179)을 수납할 수 있다. 한편, 백라이트 유닛(179) 상에는 액정패널(130)이 일정 간격을 두고 위치할 수 있다. 액정패널(130) 및 백라이트 유닛(179)은 커버버텀(180)과 체결되는 커버탑(190)에 의해 고정 및 보호될 수 있다. 여기서, 커버탑(190)의 상부 면에는 액정패널(130)의 화상 표시 영역을 노출시키는 개구부가 마련될 수 있다.The liquid crystal panel 130 and the backlight unit 179 for displaying abnormal images can be accommodated by the cover top 190 and the cover bottom 180. [ The cover top 190 can accommodate the liquid crystal panel 130 and the cover bottom 170 can accommodate the backlight unit 179. On the other hand, the liquid crystal panel 130 may be positioned on the backlight unit 179 at a predetermined interval. The liquid crystal panel 130 and the backlight unit 179 can be fixed and protected by the cover top 190 fastened to the cover bottom 180. [ Here, an opening for exposing the image display region of the liquid crystal panel 130 may be provided on the upper surface of the cover column 190.

앞서 설명한 액정패널(130)은 게이트배선들을 통해 공급되는 스캔 신호와, 데이터배선들을 통해 공급되는 데이터전압에 따라 각 서브 픽셀에 화상을 표시할 수 있다. 스캔 신호는 1수평 시간 동안 공급되는 게이트 하이 전압과, 나머지 기간 동안 공급되는 게이트 로우 전압이 교번되는 펄스 신호일 수 있으나 이에 한정되지 않는다.The liquid crystal panel 130 described above can display an image in each sub-pixel according to a scan signal supplied through gate wirings and a data voltage supplied through the data lines. The scan signal may be a pulse signal that alternates between a gate high voltage supplied during one horizontal period and a gate low voltage supplied during the remaining period, but is not limited thereto.

서브 픽셀에 포함된 트랜지스터는 게이트배선들로부터 게이트 하이 전압이 공급되는 경우 턴-온되어, 데이터배선들로부터 인가되는 데이터전압을 액정층에 공급할 수 있다. 이에 따라, 액정표시장치는 각 서브 픽셀의 트랜지스터가 턴-온되어 화소 전극으로 데이터 전압이 인가되면, 액정층에 데이터전압과 공통 전압의 차전압이 충전되면서 화상을 표시할 수 있다.The transistor included in the subpixel may be turned on when a gate high voltage is supplied from the gate wirings to supply the data voltage applied from the data wirings to the liquid crystal layer. Accordingly, when a transistor of each sub-pixel is turned on and a data voltage is applied to the pixel electrode, the liquid crystal display can display an image while the difference voltage between the data voltage and the common voltage is charged in the liquid crystal layer.

이와 반대로, 게이트배선들로부터 게이트 로우 전압이 공급되는 경우, 트랜지스터는 턴-오프되면서 액정층에 충전된 데이터전압이 스토리지 커패시터에 의해 1프레임 기간 동안 유지할 수 있다. 한편, 액정패널(130)은 게이트배선들을 통해 공급되는 스캔 신호에 따라 상이한 동작을 반복할 수도 있다.On the other hand, when the gate line voltage is supplied from the gate lines, the data voltage charged in the liquid crystal layer can be maintained by the storage capacitor for one frame period while the transistor is turned off. On the other hand, the liquid crystal panel 130 may repeat a different operation depending on a scan signal supplied through gate wirings.

이하, 액정패널에 대해 설명한다.Hereinafter, the liquid crystal panel will be described.

도 2는 액정패널의 단면도 예시도 이다. 도 2는 액정패널의 이해를 돕기 위한 것일 뿐 본 발명의 실시예에 따른 액정패널은 이에 한정되지 않는다.2 is a cross-sectional view of the liquid crystal panel. FIG. 2 is only intended to aid understanding of the liquid crystal panel, but the liquid crystal panel according to the embodiment of the present invention is not limited thereto.

도 2를 참조하면, 액정패널은 제1기판(110)과 제2기판(120) 사이에 위치하는 액정층(125)을 사이에 두고 합착된 구조를 가질 수 있다.Referring to FIG. 2, the liquid crystal panel may have a structure in which a liquid crystal layer 125 positioned between the first substrate 110 and the second substrate 120 is interposed therebetween.

제1기판(110)의 일면에는 게이트(111)가 위치할 수 있다. 게이트(111)는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 게이트(111)는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 또한, 게이트(111)는 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다.A gate 111 may be located on one side of the first substrate 110. The gate 111 may be formed of any one selected from the group consisting of molybdenum (Mo), aluminum (Al), chrome (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd) Or an alloy thereof. The gate 111 is formed of a material selected from the group consisting of Mo, Al, Cr, Au, Ti, Ni, Ne, And may be a multilayer composed of any one selected or an alloy thereof. In addition, the gate 111 may be a double layer of molybdenum / aluminum-neodymium or molybdenum / aluminum.

게이트(111) 상에는 제1절연막(112)이 위치할 수 있다. 제1절연막(112)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다.The first insulating layer 112 may be located on the gate 111. The first insulating layer 112 may be a silicon oxide layer (SiOx), a silicon nitride layer (SiNx), or a multilayer thereof, but is not limited thereto.

제1절연막(112) 상에는 게이트(111)와 대응하는 영역에 위치하는 액티브층(114a)이 위치할 수 있으며, 액티브층(114a)에는 접촉 저항을 낮춰주는 오믹 콘택층(114b)이 위치할 수 있다. 또한, 제1절연막(112) 상에는 데이터전압이 공급되는 데이터 패드(113)가 위치할 수 있으나 이에 한정되지 않는다.The active layer 114a located in the region corresponding to the gate 111 may be located on the first insulating layer 112 and the ohmic contact layer 114b which lowers the contact resistance may be located in the active layer 114a have. In addition, the data pad 113 to which the data voltage is supplied may be disposed on the first insulating layer 112, but the present invention is not limited thereto.

액티브층(114a) 상에는 소오스(115) 및 드레인(116)이 위치할 수 있다. 소오스(115) 및 드레인(116)은 단일층 또는 다중층으로 이루어질 수 있으며, 소오스(115) 및 드레인(116)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 소오스(115) 및 드레인(116)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다. The source 115 and the drain 116 may be located on the active layer 114a. The source 115 and the drain 116 may be formed of a single layer or multiple layers and may be formed of a single layer of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu). When the source 115 and the drain 116 are multi-layered, they may be formed of a triple layer of molybdenum / aluminum-neodymium, molybdenum / aluminum / molybdenum or molybdenum / aluminum-neodymium / molybdenum.

소오스(115) 및 드레인(116) 상에는 제2절연막(117)이 위치할 수 있다. 제2 절연막(117)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다. 이러한 제2절연막(117)은 패시베이션막일 수 있다.The second insulating film 117 may be located on the source 115 and the drain 116. [ The second insulating film 117 may be a silicon oxide film (SiOx), a silicon nitride film (SiNx), or a multilayer thereof, but is not limited thereto. The second insulating film 117 may be a passivation film.

제2절연막(117) 상에는 소오스(115) 또는 드레인(116)에 연결된 화소 전극(118)이 위치할 수 있다. 화소 전극(118)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 또는 ZnO(Zinc Oxide) 중 어느 하나일 수 있다.A pixel electrode 118 connected to the source 115 or the drain 116 may be disposed on the second insulating layer 117. The pixel electrode 118 may be one of indium tin oxide (ITO), indium zinc oxide (IZO), and zinc oxide (ZnO).

제2절연막(117) 상에는 화소 전극(118)과 마주보는 형태로 공통 전극(미도시)이 위치할 수 있다. 이러한 공통 전극은 구동방식에 따라 제1기판(110) 또는 제2기판(120) 상에 위치할 수 있다.A common electrode (not shown) may be disposed on the second insulating layer 117 to face the pixel electrode 118. The common electrode may be positioned on the first substrate 110 or the second substrate 120 according to a driving method.

제1기판(110) 상에 위치하며 소오스(115) 및 드레인(116)과 대응하는 제2절연막(117) 상에는 제2기판(120)과의 셀갭을 유지하기 위한 스페이서(119)가 위치할 수 있다.A spacer 119 for maintaining a cell gap with the second substrate 120 may be positioned on the second insulating layer 117 located on the first substrate 110 and corresponding to the source 115 and the drain 116 have.

제2기판(120)의 일면에는 블랙매트릭스(121)가 위치할 수 있다. 블랙매트릭스(121)는 비표시영역으로써 스페이서(119)가 위치하는 영역과 대응하도록 위치할 수 있다. 블랙매트릭스(121)는 검은색 안료가 첨가된 감광성 유기물질로 이루어져 있으며 검은색 안료로는 카본블랙이나 티타늄 옥사이드 등을 사용할 수 있다.The black matrix 121 may be positioned on one side of the second substrate 120. The black matrix 121 may be positioned so as to correspond to an area where the spacer 119 is located as a non-display area. The black matrix 121 is made of a photosensitive organic material to which a black pigment is added, and carbon black, titanium oxide, or the like can be used as the black pigment.

블랙매트릭스(121) 사이에는 컬러필터(120R, 120G, 120B)가 위치할 수 있다. 컬러필터(120R, 120G, 120B)는 적색(120R), 녹색(120G) 및 청색(120B)뿐만 아니라 다른 색을 가질 수도 있다.The color filters 120R, 120G, and 120B may be disposed between the black matrixes 121. [ The color filters 120R, 120G, and 120B may have different colors as well as red 120R, green 120G, and blue 120B.

블랙매트릭스(121) 및 컬러필터(120R, 120G, 120B) 상에는 오버코팅층(122) 이 위치할 수 있다. 한편, 블랙매트릭스(121) 및 컬러필터(120R, 120G, 120B)가 형성된 제2기판(120)은 구조에 따라서는 오버코팅층(122)이 생략될 수 있다.The overcoat layer 122 may be positioned on the black matrix 121 and the color filters 120R, 120G, and 120B. The overcoat layer 122 may be omitted depending on the structure of the second substrate 120 on which the black matrix 121 and the color filters 120R, 120G, and 120B are formed.

오버코팅층(122) 상에는 공통전압이 공급되는 공통전극(123)이 위치할 수 있다. 공통전극(123)은 화소전극(118)과 함께 액정층(125)을 제어하는 전극으로서 구조에 따라서는 제1기판(110) 상에 위치할 수도 있다.A common electrode 123 to which a common voltage is supplied may be disposed on the overcoat layer 122. The common electrode 123 may be an electrode for controlling the liquid crystal layer 125 together with the pixel electrode 118 and may be located on the first substrate 110 depending on the structure.

도 3은 액정패널의 일부 분해 사시도 이다.3 is a partially exploded perspective view of the liquid crystal panel.

도 3을 참조하면, 액정패널은 서브 픽셀을 포함하는 표시영역(AA)이 위치한다. 표시영역(AA)이 위치하는 제1기판(110)의 일측에는 데이터구동부(189a)가 접속되고, 제1기판(110)의 타측에는 게이트구동부(189b)가 접속된다. 단, 구조에 따라 게이트구동부(189b)는 제1기판(110) 상에 실장될 수 있으나 본 발명의 실시예에서는 게이트구동부(189b)가 제1기판(110)에 접속된 것을 일례로 한다.Referring to FIG. 3, a liquid crystal panel has a display area AA including subpixels. A data driver 189a is connected to one side of the first substrate 110 where the display area AA is located and a gate driver 189b is connected to the other side of the first substrate 110. [ However, the gate driver 189b may be mounted on the first substrate 110 according to the structure, but the gate driver 189b may be connected to the first substrate 110 in the embodiment of the present invention.

데이터구동부(189a)는 제1기판(110)에 위치하는 표시영역(AA)에 포함된 서브 픽셀에 연결된 데이터배선에 데이터신호를 공급하는 데이터구동 칩(150a)이 실장된 제1필름 회로(140a) 및 제1인쇄회로기판(188a)을 포함할 수 있다. 그리고 게이트구동부(189b)는 제1기판(110)에 위치하는 표시영역(AA)에 포함된 서브 픽셀에 연결된 게이트배선에 게이트신호를 공급하는 게이트구동 칩(150b)이 실장된 제2필름 회로(140b) 및 제2인쇄회로기판(188b)을 포함할 수 있다. 제1필름 회로(140a)와 데이터배선은 제1필름 회로(140a)가 부착된 패드부가 위치하는 패드부영역부터 연장된 데이터링크배선(111a)을 통해 전기적으로 연결될 수 있고, 제2필름 회로(140b)와 게이트배선은 제2필름 회로(140b)가 부착된 패드부가 위치하는 패드부영역부터 연장된 게이트링크배선(111b)을 통해 전기적으로 연결될 수 있다.The data driver 189a includes a first film circuit 140a mounted with a data driving chip 150a for supplying a data signal to a data line connected to sub pixels included in a display area AA located on the first substrate 110, And a first printed circuit board 188a. The gate driver 189b is connected to a second film circuit (not shown) mounted with a gate driving chip 150b for supplying a gate signal to the gate wiring connected to the subpixel included in the display area AA located on the first substrate 110 140b and a second printed circuit board 188b. The first film circuit 140a and the data wiring can be electrically connected through the data link wiring 111a extending from the pad region where the pad portion with the first film circuit 140a is located, 140b and the gate wiring can be electrically connected through the gate link wiring 111b extending from the pad region where the pad portion with the second film circuit 140b is located.

이하, 도 3의 일부를 확대한 도면을 참조하여 본 발명의 실시예에 대해 설명한다.Hereinafter, an embodiment of the present invention will be described with reference to an enlarged view of part of FIG.

도 4는 도 3에 도시된 데이터링크배선 부분의 확대도 이고, 도 5는 콘택영역의 단면도 이다.Fig. 4 is an enlarged view of the data link wiring portion shown in Fig. 3, and Fig. 5 is a sectional view of the contact region.

도 4 및 도 5를 참조하면, 데이터패드부영역(PDA), 실링영역(SL), 데이터링크배선영역(DLA), 콘택영역(CA) 및 표시영역(AA)이 도시된다.4 and 5, a data pad sub-area PDA, a sealing area SL, a data link interconnection area DLA, a contact area CA, and a display area AA are shown.

데이터패드부영역(PDA)은 제1필름 회로(140a)가 접속되는 패드부와 인접하는 영역을 나타내고, 실링영역(SL)은 제1기판(110)과 제2기판(120)을 접착하며 도전볼을 포함하는 접착부재가 형성되는 영역을 나타내고, 데이터링크배선영역(DLA)은 데이터링크배선이 라우팅된 영역을 나타내고, 콘택영역(CA)은 데이터링크배선과 데이터배선이 전기적으로 연결되는 영역을 나타내고, 표시영역(AA)은 서브 픽셀이 위치하는 영역을 나타낸다.The data pad region PDA indicates a region adjacent to the pad portion to which the first film circuit 140a is connected and the sealing region SL bonds the first substrate 110 and the second substrate 120, The data link wiring area DLA represents a region where the data link wiring is routed and the contact area CA represents an area where the data link wiring and the data wiring are electrically connected to each other , And the display area AA indicates an area where the subpixels are located.

데이터링크배선(111a)은 데이터패드부영역(PDA)부터 표시영역(AA)과 인접하는 콘택영역(CA)까지 라우팅되고, 데이터배선(115)은 표시영역(AA)에 포함된 트랜지스터의 소오스 또는 드레인에 연결되며 표시영역(AA)과 인접하는 콘택영역(CA)까지 라우팅된다. 여기서, 데이터링크배선(111a)의 경우 제1기판(110) 상에 형성되므로 데이터링크배선(111a) 상에는 제1절연막(112)과 제2절연막(117)이 위치하게 된 다. 이와 달리, 데이터배선(115)의 경우 제1기판(110) 상에 위치하는 제1절연막(112) 상에 형성되므로 데이터링크배선(111a)보다 상부층에 위치하고 데이터배선(115) 상에는 제2절연막(117)이 위치하게 된다. 이와 같이, 콘택영역(CA)까지 라우팅된 데이터링크배선(111a)과 데이터배선(115)은 서로 다른 층에 위치하고 상호 이격되도록 형성될 수 있으나 콘택전극(118)에 의해 전기적으로 연결된다.The data wiring line 111a is routed from the data pad sub-area PDA to the display area AA and the adjacent contact area CA and the data line 115 is routed to the source or the drain of the transistor included in the display area AA Drain and is routed to the contact area CA adjacent to the display area AA. Here, since the data link wiring 111a is formed on the first substrate 110, the first insulating film 112 and the second insulating film 117 are positioned on the data link wiring 111a. Alternatively, the data line 115 may be formed on the first insulating layer 112 located on the first substrate 110, so that the data line 115 is located on the upper layer than the data link line 111a and the second insulating layer 117). In this manner, the data link wiring 111a and the data wiring 115 routed to the contact region CA are formed in different layers and are spaced apart from each other, but are electrically connected by the contact electrode 118. [

여기서, 데이터링크배선(111a)은 트랜지스터를 구성하는 게이트로 형성될 수 있고, 데이터배선은 트랜지스터를 구성하는 소오스 드레인으로 형성될 수 있다. 이 경우, 트랜지스터를 구성하는 게이트 및 소오스 드레인은 동일한 금속 재료로 형성될 수 있다. 여기서, 콘택전극(118)은 서브 픽셀에 포함된 화소전극과 동일한 재료로 형성될 수 있다.Here, the data link wiring 111a may be formed of a gate constituting a transistor, and the data wiring may be formed of a source drain constituting a transistor. In this case, the gate and the source drain constituting the transistor may be formed of the same metal material. Here, the contact electrode 118 may be formed of the same material as the pixel electrode included in the sub-pixel.

이하, 실링영역의 단면도를 참조하여 본 발명의 실시예와 종래 기술을 비교한다.Hereinafter, an embodiment of the present invention is compared with the prior art with reference to a cross-sectional view of a sealing region.

도 6은 본 발명의 실시예와 종래 기술을 비교하기 위한 도면이다.6 is a diagram for comparing an embodiment of the present invention with a conventional art.

도 6의 (a)는 종래 기술을 나타내고, 도 6의 (b)는 본 발명의 실시예를 나타낸다.Fig. 6 (a) shows a conventional technique, and Fig. 6 (b) shows an embodiment of the present invention.

도 6의 (a)에 도시된 종래 기술을 참조하면, 실링영역을 지나는 데이터링크배선(111a)이 액티브층(114a) 상에 위치한다. 반면, 도 6의 (B)에 도시된 실시예를 참조하면, 실링영역을 지나는 데이터링크배선(111a)이 제1절연막(112)과 제2절연막(117)의 하부에 위치한다.Referring to the prior art shown in Fig. 6 (a), the data link wiring 111a passing through the sealing region is located on the active layer 114a. 6B, the data link wiring 111a passing through the sealing region is located under the first insulating film 112 and the second insulating film 117. In this case, as shown in FIG.

실링영역에는 앞서 설명한 바와 같이 도전볼(165)을 포함하는 접착부재(160)가 위치한다. 접착부재(160)는 제1기판(110)과 제2기판(120)을 합착 밀봉함은 물론 내부에 포함된 도전볼(165)을 이용하여 제2기판(120) 상에 위치하는 공통전극(123)에 공통전압이 공급될 수 있도록 제1기판(110) 과의 전기적인 연결을 도모한다. 제1기판(110)과 제2기판(120)을 합착 밀봉할 때에는 실링영역을 중심으로 합착을 위한 압력이 작용한다.In the sealing region, the adhesive member 160 including the conductive balls 165 is positioned as described above. The adhesive member 160 may be formed by bonding and sealing the first substrate 110 and the second substrate 120 together with a common electrode (not shown) disposed on the second substrate 120 using the conductive balls 165 included therein 123 are electrically connected to the first substrate 110 so that a common voltage can be supplied to the first substrate 110. [ When the first substrate 110 and the second substrate 120 are jointly sealed, a pressure for joining is applied around the sealing region.

도 6의 (a)에 도시된 종래 기술의 경우, 데이터링크배선(111a) 상에 제2절연막(117)만 위치한다. 따라서, 종래 기술의 경우, 기판 합착을 위한 압력이 실링영역에 작용하여 도전볼(165)이 제2절연막(117)을 관통하는 결함(F)이 발생하면 도전볼(165)을 매개로 공통전극(123)과 데이터링크배선(111a) 간의 쇼트가 발생할 수 있다. 즉, 종래 기술의 경우 데이터링크배선(111a)을 보호할 수 있는 절연막의 두께가 구조적으로 충분치 않으므로, 도전볼(165)을 매개로 공통전극(123)과 데이터링크배선(111a) 간의 쇼트에 의한 라인 디펙트(Line Defect) 발생 위험도가 높다.In the prior art shown in FIG. 6A, only the second insulating film 117 is located on the data link wiring 111a. Therefore, in the conventional technique, when a defect F occurs in which a pressure for joining a substrate acts on the sealing region and the conductive ball 165 penetrates through the second insulating film 117, A short circuit may occur between the data link wiring line 123 and the data link wiring line 111a. That is, since the thickness of the insulating film capable of protecting the data link wiring 111a is not sufficient in the conventional art, the short circuit between the common electrode 123 and the data link wiring 111a via the conductive balls 165 There is a high risk of line defects.

이와 달리, 도 6의 (b)에 도시된 실시예의 경우, 데이터링크배선(111a) 상에 제2절연막(117)과 제1절연막(112)이 위치한다. 따라서, 실시예의 경우, 기판 합착을 위한 압력이 실링영역에 작용하여 도전볼(165)이 제2절연막(117)을 관통하는 결함(F)이 발생하더라도 도전볼(165)을 매개로 공통전극(123)과 데이터링크배선(111a)는 절연될 수 있다. 즉, 실시예의 경우 데이터링크배선(111a)을 보호할 수 있는 절연막의 두께가 구조적으로 충분하므로, 도전볼(165)(또는 도전성 이물)에 의한 쇼트를 방지할 수 있어 라인 디펙트 발생 위험을 해소할 수 있다.6 (b), the second insulating film 117 and the first insulating film 112 are located on the data link wiring 111a. Therefore, even if a defect (F) occurs in which the pressure for bonding the substrate to the substrate is applied to the sealing region and the conductive ball 165 penetrates through the second insulating film 117, 123 and the data link wiring 111a can be insulated. That is, in the embodiment, since the thickness of the insulating film that can protect the data link wiring 111a is structurally sufficient, it is possible to prevent a short circuit caused by the conductive balls 165 (or conductive foreign matter), thereby eliminating the risk of line defects can do.

이상 본 발명의 실시예는 제2기판 상에 형성된 공통전극과 제1기판 상에 형성된 데이터링크배선 간의 쇼트를 방지하여 액정패널의 표시불량 문제를 해결할 수 있는 TN(Twisted Nematic)모드의 액정표시장치를 제공할 수 있는 효과가 있다. 또한, 본 발명의 실시예는 쇼트에 의한 라인 디펙트 불량 문제를 해결할 수 있어 생산 수율 및 신뢰성을 향상시킬 수 있는 효과가 있다.As described above, according to the embodiment of the present invention, a TN (Twisted Nematic) mode liquid crystal display device capable of preventing a short between the common electrode formed on the second substrate and the data link wiring formed on the first substrate, Can be provided. In addition, the embodiment of the present invention can solve the problem of line defect due to a short circuit, thereby improving the production yield and reliability.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood that the invention may be practiced. It is therefore to be understood that the embodiments described above are to be considered in all respects only as illustrative and not restrictive. In addition, the scope of the present invention is indicated by the following claims rather than the detailed description. Also, all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included within the scope of the present invention.

도 1은 액정표시장치의 분해 사시도.1 is an exploded perspective view of a liquid crystal display device;

도 2는 액정패널의 단면도 예시도.2 is a cross-sectional view of a liquid crystal panel;

도 3은 액정패널의 일부 분해 사시도.3 is a partially exploded perspective view of a liquid crystal panel;

도 4는 도 3에 도시된 데이터링크배선 부분의 확대도.Fig. 4 is an enlarged view of the data link wiring portion shown in Fig. 3; Fig.

도 5는 콘택영역의 단면도.5 is a cross-sectional view of a contact region;

도 6은 본 발명의 실시예와 종래 기술을 비교하기 위한 도면.6 is a diagram for comparing an embodiment of the present invention with the prior art.

<도면의 주요 부분에 관한 부호의 설명>DESCRIPTION OF THE REFERENCE NUMERALS

110: 제1기판 120: 제2기판110: first substrate 120: second substrate

130: 액정패널 112: 제1절연막130: liquid crystal panel 112: first insulating film

117: 제2절연막 111a: 데이터링크배선117: second insulating film 111a: data link wiring

123: 공통전극 160: 접착부재123: common electrode 160: bonding member

165: 도전볼 165: Challenge Ball

Claims (8)

제1기판 상에 위치하는 게이트와, 상기 게이트 상에 위치하는 제1절연막과, 상기 제1절연막 상에 위치하는 액티브층과, 상기 액티브층과 접촉하는 소오스 드레인과, 상기 소오스 드레인 상에 위치하는 제2절연막과, 상기 제2절연막 상에 위치하며 상기 소오스 또는 드레인에 접촉된 화소전극을 포함하는 서브 픽셀을 포함하는 표시영역;A semiconductor device, comprising: a gate located on a first substrate; a first insulating film located on the gate; an active layer located on the first insulating film; a source drain in contact with the active layer; A display region including a second insulating film, and a sub-pixel located on the second insulating film and including a pixel electrode contacted with the source or drain; 상기 제1기판과 이격 대향하며 컬러필터를 포함하는 제2기판;A second substrate spaced apart from the first substrate and including a color filter; 상기 제1기판 상에 위치하며 인쇄회로기판과 연결되는 패드부영역;A pad portion located on the first substrate and connected to the printed circuit board; 상기 패드부영역과 상기 표시영역 사이에 위치하며 상기 제1기판과 상기 제2기판을 접착하도록 도전볼을 포함하는 접착부재가 형성되는 실링영역;A sealing region located between the pad region and the display region and having an adhesive member including conductive balls for bonding the first substrate and the second substrate; 상기 패드부영역부터 상기 표시영역과 인접하는 콘택영역까지 라우팅된 데이터링크배선;A data link wiring routed from the pad region to the contact region adjacent to the display region; 상기 표시영역에 포함된 트랜지스터의 소오스 드레인에 연결되며 상기 표시영역과 인접하는 상기 콘택영역까지 라우팅되고 상기 데이터링크배선보다 상부층에 위치하며 상기 데이터링크배선과 이격된 데이터배선; 및A data line which is connected to a source drain of the transistor included in the display region and is routed to the contact region adjacent to the display region and is located on an upper layer than the data link wiring and is spaced apart from the data link wiring; And 상기 콘택영역에 위치하며 서로 다른 층에 위치하는 상기 데이터링크배선과 상기 데이터배선을 전기적으로 연결하는 콘택전극을 포함하며,And a contact electrode which is located in the contact region and electrically connects the data wiring line and the data line, which are located in different layers, 상기 데이터링크배선 상에는 상기 제1절연막이 위치하고, 상기 제1절연막 상에는 상기 제2절연막이 위치하고,Wherein the first insulating film is located on the data link wiring, the second insulating film is located on the first insulating film, 상기 제2기판 상에는 공통전압이 공급되는 공통전극이 위치하며, 상기 접착부재는 상기 공통전극과 상기 제2절연막 사이에 위치하는 것을 특징으로 하는 액정표시장치.A common electrode to which a common voltage is supplied is disposed on the second substrate, and the bonding member is positioned between the common electrode and the second insulating film. 삭제delete 삭제delete 삭제delete 제1항에 있어서,The method according to claim 1, 상기 데이터링크배선은 상기 게이트로 형성되고,The data link wiring is formed of the gate, 상기 데이터배선은 상기 소오스 드레인으로 형성되는 것을 특징으로 하는 액정표시장치.And the data line is formed of the source drain. 제1항에 있어서,The method according to claim 1, 상기 게이트 및 상기 소오스 드레인은,The gate and the source drain are connected to each other, 동일한 금속 재료로 형성된 것을 특징으로 하는 액정표시장치.And is made of the same metal material. 제1항에 있어서,The method according to claim 1, 상기 콘택전극은,The contact electrode may include: 상기 서브 픽셀에 포함된 상기 화소전극과 동일한 재료로 형성된 것을 특징으로 하는 액정표시장치.And the pixel electrode is formed of the same material as the pixel electrode included in the subpixel. 제1항에 있어서,The method according to claim 1, 상기 제2기판은,The second substrate may include: 블랙매트릭스와,With the black matrix, 상기 블랙매트릭스 사이에 위치하는 상기 컬러필터와,The color filter positioned between the black matrixes, 상기 컬러필터 상에 위치하는 공통전극을 포함하는 액정표시장치.And a common electrode disposed on the color filter.
KR1020080116478A 2008-11-21 2008-11-21 Liquid Crystal Display Device KR101476852B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080116478A KR101476852B1 (en) 2008-11-21 2008-11-21 Liquid Crystal Display Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080116478A KR101476852B1 (en) 2008-11-21 2008-11-21 Liquid Crystal Display Device

Publications (2)

Publication Number Publication Date
KR20100057437A KR20100057437A (en) 2010-05-31
KR101476852B1 true KR101476852B1 (en) 2014-12-26

Family

ID=42281203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080116478A KR101476852B1 (en) 2008-11-21 2008-11-21 Liquid Crystal Display Device

Country Status (1)

Country Link
KR (1) KR101476852B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111090201B (en) * 2020-03-22 2020-06-23 深圳市华星光电半导体显示技术有限公司 Display panel and electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070056553A (en) * 2005-11-30 2007-06-04 엘지.필립스 엘시디 주식회사 Gate in panel structure liquid crystal display device and method of fabricating the same
KR20070108970A (en) * 2006-05-09 2007-11-15 엘지.필립스 엘시디 주식회사 Liquid crystal display device and fabricating method of the same
JP2008083489A (en) * 2006-09-28 2008-04-10 Epson Imaging Devices Corp Liquid crystal display panel
KR20080099411A (en) * 2007-05-09 2008-11-13 엘지디스플레이 주식회사 Test pad, method of manufacturing the same, liquid crystal display device having the test pad and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070056553A (en) * 2005-11-30 2007-06-04 엘지.필립스 엘시디 주식회사 Gate in panel structure liquid crystal display device and method of fabricating the same
KR20070108970A (en) * 2006-05-09 2007-11-15 엘지.필립스 엘시디 주식회사 Liquid crystal display device and fabricating method of the same
JP2008083489A (en) * 2006-09-28 2008-04-10 Epson Imaging Devices Corp Liquid crystal display panel
KR20080099411A (en) * 2007-05-09 2008-11-13 엘지디스플레이 주식회사 Test pad, method of manufacturing the same, liquid crystal display device having the test pad and method of manufacturing the same

Also Published As

Publication number Publication date
KR20100057437A (en) 2010-05-31

Similar Documents

Publication Publication Date Title
KR100556309B1 (en) Electrooptic apparatus and manufacturing method of the same, and electron equipment
JP3702859B2 (en) Electro-optical device and electronic apparatus
KR101279119B1 (en) Liquid Crystal Display
KR100467383B1 (en) Installation substrate for semiconductor chip, electric optical device, liquid crystal device, electro-luminescence device and electronic device
EP2660650B1 (en) Liquid crystal display device and method of fabricating the same
JP5220918B2 (en) Display device
US6970225B2 (en) Electrooptic device, method for manufacturing the same, and electronic apparatus
US20170139263A1 (en) Liquid crystal display device
WO2011104941A1 (en) Display panel and display device
KR101323391B1 (en) Liquid Crystal Display
US8035760B2 (en) Liquid crystal display
KR101476852B1 (en) Liquid Crystal Display Device
JP2007310131A (en) Active matrix substrate and active matrix display device
KR101368391B1 (en) Liquid crystal display device
US20110310343A1 (en) Display device, method for manufacturing the same, and active matrix substrate
KR20100060380A (en) Liquid crystal display device
US20070165146A1 (en) Liquid crystal display
WO2016157399A1 (en) Liquid crystal panel and liquid crystal display device
JP2005283830A (en) Mounting structure, electrooptic device, electronic equipment, inspection method of mounting structure and inspection method of electrooptic device
KR101537413B1 (en) Liquid Crystal Display Device
KR101491162B1 (en) Liquid Crystal Display Device
US20220190095A1 (en) Transparent display device
US20220199755A1 (en) Transparent display device
JP4120655B2 (en) Electro-optical device and electronic apparatus
KR100943066B1 (en) Liquid crystal display device and manufacturing method the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 5