KR101471190B1 - Method of manufacturing Mems structure - Google Patents

Method of manufacturing Mems structure Download PDF

Info

Publication number
KR101471190B1
KR101471190B1 KR1020120158016A KR20120158016A KR101471190B1 KR 101471190 B1 KR101471190 B1 KR 101471190B1 KR 1020120158016 A KR1020120158016 A KR 1020120158016A KR 20120158016 A KR20120158016 A KR 20120158016A KR 101471190 B1 KR101471190 B1 KR 101471190B1
Authority
KR
South Korea
Prior art keywords
layer
wafer substrate
mems structure
sacrificial layer
bottom electrode
Prior art date
Application number
KR1020120158016A
Other languages
Korean (ko)
Other versions
KR20140087568A (en
Inventor
김병일
이귀로
임성규
김영수
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020120158016A priority Critical patent/KR101471190B1/en
Publication of KR20140087568A publication Critical patent/KR20140087568A/en
Application granted granted Critical
Publication of KR101471190B1 publication Critical patent/KR101471190B1/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate

Abstract

본 발명은 희생층을 사용하여 멤즈(mems) 구조체를 제조하기 위한 마이크로 머시닝 공정을 이용한 멤즈 구조체의 제조 방법에 있어서, 제1웨이퍼기판(100)에 비정질 탄소로 이루어진 희생층(200), 바닥전극층(300), 부도체층(400)을 적층하여 단층 인터커넥션 구조를 형성하거나 제1웨이퍼기판에 비정질 탄소로 이루어진 희생층, 바닥전극층과 부도체층이 교번 적층된 반복층을 형성하고 상기 바닥전극층들을 상호 전기적으로 연결하는 비아홀을 형성하여 다층 인터커넥션 구조를 형성하는 제1단계; 상기 부도체층(400)에 제2웨이퍼기판(500)을 본딩하고 상기 제1웨이퍼기판(100)을 연마하는 제2단계; 상기 제1웨이퍼기판(100)에 회로 패턴을 형성하여 멤즈 구조체(150)를 형성하는 제3단계; 및 상기 희생층(200)의 일부 또는 전부를 제거하여 상기 멤즈 구조체(150)의 일부를 허공에 띄우는 제4단계;를 포함하는 것을 특징으로 한다.A method of manufacturing a MEMS structure using a micromachining process for manufacturing a MEMS structure using a sacrificial layer, the method comprising: forming a sacrificial layer (200) made of amorphous carbon on a first wafer substrate (100) Layered interconnection structure is formed by laminating the bottom electrode layer 300 and the nonconductor layer 400 or by forming a repeated layer in which a sacrificial layer made of amorphous carbon, a bottom electrode layer and a non-conductor layer are alternately stacked on the first wafer substrate, A first step of forming a via hole electrically connected to form a multilayer interconnection structure; A second step of bonding the second wafer substrate 500 to the nonconductor layer 400 and polishing the first wafer substrate 100; A third step of forming a circuit pattern on the first wafer substrate 100 to form a MEMS structure 150; And removing part or all of the sacrificial layer 200 to float a portion of the MEMS structure 150 in the air.

Description

멤즈 구조체의 제조 방법{Method of manufacturing Mems structure}[0001] The present invention relates to a method of manufacturing a MEMS structure,

본 발명은 마이크로 머시닝 기술을 이용하여 멤즈(MEMS : mirco electro mechanical system} 구조체를 제조하는 방법에 관한 것으로서, 특히, 희생층을 이용하여 멤즈 구조체를 제조하는 방법에 관한 것이다.
The present invention relates to a method of manufacturing a MEMS (micro electro mechanical system) structure using a micromachining technique, and more particularly, to a method of manufacturing a MEMS structure by using a sacrificial layer.

웨이퍼기판에 박막소재를 가공하는 반도체 집적회로 제작 공정을 기반으로 하는 마이크로 머시닝 기술은 웨이퍼기판위에 멤즈 구조체를 제작하고 이를 반도체 회로와 접합시켜 멤즈 소자를 제작한다. 이 때, 멤즈 구조체는 일면 또는 양면을 제외한 나머지 부분을 웨이퍼기판에서 띄워서 공간을 형성하여 제조한다. 따라서 멤즈 구조체를 제작하기 위해서는 희생층이 필요하게 된다.In a micromachining technology based on a semiconductor integrated circuit manufacturing process for processing a thin film material on a wafer substrate, a MEMSZ structure is fabricated on a wafer substrate and bonded to a semiconductor circuit to fabricate a MEMS device. At this time, the MEMS structure is manufactured by forming a space by floating the remaining part except for one side or both sides on the wafer substrate. Therefore, a sacrificial layer is required to fabricate the MEMS structure.

희생층은 웨이퍼기판 상에 형성된 다음, 습식식각방법, 즉 HF 용액을 포함하는 혼합 용액에 웨이퍼기판을 담그어 식각하고 세정한 다음, 건조하는 방법을 이용하여 제거한다.The sacrificial layer is formed on the wafer substrate. Then, the wafer substrate is removed by a wet etching method, that is, the wafer substrate is immersed in the mixed solution containing the HF solution, etched, cleaned, and then dried.

그러나 이러한 희생층은 웨이퍼기판 상에서 완전히 제거되지 않고, 잔류물이 남아 있게 되는 문제점이 있었다.However, this sacrificial layer is not completely removed from the wafer substrate, and there is a problem that residues remain.

상술한 문제점을 해결하기 위하여 한국등록특허 제0237000호의 희생층 산화막을 사용한 미소구조체 제조 방법에서는 희생층을 테트라에틸오쏘실리케이트글래스막으로 이용하고 무수 HF와 메탄올 증기를 포함하는 증기상 분위기에서 희생층을 식각하여 제거하되, 희생층의 잔류물이 발생하는 것을 방지하기 위하여 웨이퍼기판과 희생층 사이에 폴리실리콘막을 형성하였으나, 이는 웨이퍼기판과 희생층 사이에 폴리실리콘막을 형성하는 제조 공정이 추가됨으로써, 제조 공정이 더욱 복잡해지는 문제점이 있다.
In order to solve the above-mentioned problem, in the method of manufacturing a microstructure using a sacrificial layer oxide film of Korean Patent No. 0237000, a sacrificial layer is used as a tetraethylorthosilicate glass film and a sacrificial layer is formed in a vapor phase atmosphere containing anhydrous HF and methanol vapor A polysilicon film is formed between the wafer substrate and the sacrificial layer in order to prevent the sacrificial layer from being formed. However, this is because the fabrication process for forming the polysilicon film between the wafer substrate and the sacrificial layer is added, There is a problem that the process becomes more complicated.

따라서 상기한 바와 같은 문제점을 해결하기 위한 다양한 멤즈 구조체의 제조 방법의 개발이 필요한 실정이다.
Therefore, it is necessary to develop various methods for manufacturing a MEMS structure to solve the above-mentioned problems.

한국등록특허 제0237000호 (1999.10.05)Korean Patent No. 0237000 (October 10, 1999)

본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 희생층 제거시 잔류물이 발생하지 않는 멤즈 구조체의 제조 방법을 제공하려는 것이다.It is an object of the present invention to provide a method of manufacturing a MEMS structure in which residues are not generated upon removal of a sacrificial layer.

또한, 본 발명의 다른 목적은 외부와 전기적으로 연결하기 위한 패드를 형성하는 공정 없이 진행하여 제조 시간을 단축할 수 있는 멤즈 구조체의 제조 방법을 제공하려는 것이다.
It is another object of the present invention to provide a method of manufacturing a MEMS structure that can shorten manufacturing time by progressing without forming a pad for electrically connecting to the outside.

본 발명은 희생층을 사용하여 멤즈(mems) 구조체를 제조하기 위한 마이크로 머시닝 공정을 이용한 멤즈 구조체의 제조 방법에 있어서, 제1웨이퍼기판(100)에 비정질 탄소로 이루어진 희생층(200), 바닥전극층(300), 부도체층(400)을 적층하여 단층 인터커넥션 구조를 형성하거나 제1웨이퍼기판에 비정질 탄소로 이루어진 희생층, 바닥전극층과 부도체층이 교번 적층된 반복층을 형성하고 상기 바닥전극층들을 전기적으로 연결하도록 도전성 물질이 채워지는 비아홀을 형성하여 다층 인터커넥션 구조를 형성하는 제1단계; 상기 부도체층(400)에 제2웨이퍼기판(500)을 본딩하고 상기 제1웨이퍼기판(100)을 연마하는 제2단계; 상기 제1웨이퍼기판(100)에 회로 패턴을 형성하여 멤즈 구조체(150)를 형성하는 제3단계; 및 상기 희생층(200)의 일부 또는 전부를 제거하여 상기 멤즈 구조체(150)의 일부를 허공에 띄우는 제4단계;를 포함하는 것을 특징으로 한다.A method of manufacturing a MEMS structure using a micromachining process for manufacturing a MEMS structure using a sacrificial layer, the method comprising: forming a sacrificial layer (200) made of amorphous carbon on a first wafer substrate (100) Layered interconnection structure is formed by laminating the bottom electrode layer 300 and the nonconductor layer 400 or by forming a repetitive layer in which a sacrificial layer made of amorphous carbon, a bottom electrode layer and a non-conductor layer are alternately stacked on the first wafer substrate, A first step of forming a via hole filled with a conductive material to form a multilayer interconnection structure; A second step of bonding the second wafer substrate 500 to the nonconductor layer 400 and polishing the first wafer substrate 100; A third step of forming a circuit pattern on the first wafer substrate 100 to form a MEMS structure 150; And removing part or all of the sacrificial layer 200 to float a portion of the MEMS structure 150 in the air.

또한, 상기 제2단계는 상기 바닥전극층(300)의 일부를 외부와 전기적으로 연결하기 위한 본딩 패드로 이용하는 것을 특징으로 한다.In addition, the second step is used as a bonding pad for electrically connecting a part of the bottom electrode layer 300 to the outside.

또한, 상기 제2단계에 있어, 상기 제2웨이퍼기판(500)은 CMOS(600, complementary metal oxide semiconductor) 회로가 형성된 것을 사용하는 것을 특징으로 한다.In addition, in the second step, the second wafer substrate 500 is formed using a complementary metal oxide semiconductor (CMOS) circuit.

또한, 상기 제4단계는 상기 제2웨이퍼기판(500)을 연마하고 상기 제2웨이퍼기판(500) 상에 상기 바닥전극층(300)과 외부를 전기적으로 연결하기 위한 실리콘 관통전극(700, Through silicon Via)을 형성하는 것을 특징으로 한다.The fourth step is a step of polishing the second wafer substrate 500 and forming a silicon via electrode 700 for electrically connecting the bottom electrode layer 300 to the outside on the second wafer substrate 500 Via).

또한, 상기 멤즈 구조체의 제조 방법은 상기 멤즈 구조체(150)를 WLP(Wafer Level Packaging) 또는 WLVP(Wafer Level Vacuum Packaging)하는 제5단계;를 더 포함하는 것을 특징으로 한다.
In addition, the manufacturing method of the MEMS structure may further include a fifth step of performing WLP (Wafer Level Packaging) or WLVP (Wafer Level Vacuum Packaging) on the MEMS structure 150.

이에 따라, 본 발명에 따른 멤즈 구조체의 제조 방법은 희생층이 비정질 탄소로 이루짐으로써, 희생층 제거시 잔류물이 발생하지 않는 장점이 있다.Accordingly, the method of manufacturing the MEMS structure according to the present invention is advantageous in that the sacrificial layer is made of amorphous carbon, so that residues are not generated when the sacrificial layer is removed.

또한, 본 발명에 따른 멤즈 구조체의 제조 방법은 바닥전극층의 일부를 외부와 전기적으로 연결하기 위한 본딩 패드로 이용함으로써, 외부와 전기적으로 연결하기 위한 패드를 형성하는 공정이 제거되어 제조 시간이 단축되는 장점이 있다.
In addition, the method of manufacturing a MEMS structure according to the present invention uses a part of a bottom electrode layer as a bonding pad for electrically connecting to the outside, thereby eliminating a process of forming a pad for electrically connecting to the outside, There are advantages.

도 1 내지 도 9는 본 발명의 실시예에 따른 멤즈구조체의 제조 방법을 나타낸 단면도1 to 9 are sectional views showing a method of manufacturing a MEMS structure according to an embodiment of the present invention

이하, 본 발명의 기술적 사상을 첨부된 도면을 사용하여 더욱 구체적으로 설명한다.Hereinafter, the technical idea of the present invention will be described more specifically with reference to the accompanying drawings.

첨부된 도면은 본 발명의 기술적 사상을 더욱 구체적으로 설명하기 위하여 도시한 일예에 불과하므로 본 발명의 기술적 사상이 첨부된 도면의 형태에 한정되는 것은 아니다.
BRIEF DESCRIPTION OF THE DRAWINGS The accompanying drawings, which are included to provide a further understanding of the technical concept of the present invention, are incorporated in and constitute a part of the specification, and are not intended to limit the scope of the present invention.

본 발명에 따른 멤즈구조체의 제조 방법은 소정 패턴의 희생층을 사용하며 멤즈(mems) 구조체를 제조하기 위한 마이크로 머시닝 공정에 있어서, 희생층을 비정질 탄소로 형성한 다음, 희생층의 소정 부분을 제거하는 것을 특징으로 한다.A method of fabricating a MEMS structure according to the present invention is a micromachining process for manufacturing a mems structure using a sacrificial layer of a predetermined pattern. The sacrificial layer is formed of amorphous carbon, and a predetermined portion of the sacrificial layer is removed .

여기에서 비정질 탄소는 비결정성 탄소라고 부르기도 하며, 탄소의 동위원소 중에서 확실한 결정 상태를 나타내지 않은 것으로서, 다이아몬드, 흑연, 천연탄소 등이 있으며, 확실한 결정 상태가 나타내지 않아 특정 부분의 제거가 용이하며 잔류물이 남지 않는 특징이 있다.Here, amorphous carbon is also called amorphous carbon, and it does not show a definite crystal state among isotopes of carbon, and diamond, graphite, natural carbon, etc. are present. There is a feature that does not leave water.

이에 따라, 본 발명에 따른 멤즈 구조체의 제조 방법은 희생층을 비정질 탄소로 형성한 다음, 희생층의 소정 부분을 제거함으로써, 희생층 제거시 잔류물이 발생하지 않는 장점이 있다.
Accordingly, the method of manufacturing the MEMS structure according to the present invention has an advantage that the sacrificial layer is formed of amorphous carbon, and then the predetermined portion of the sacrificial layer is removed.

도 1 내지 도 9는 본 발명의 실시예에 따른 멤즈구조체의 제조 방법을 나타낸 단면도이다.1 to 9 are cross-sectional views illustrating a method of manufacturing a MEMS structure according to an embodiment of the present invention.

이하, 본 발명의 실시예에 따른 멤즈 구조체의 제조 방법에 대해 좀 더 구체적으로 설명하기로 한다.Hereinafter, a method of manufacturing a MEMS structure according to an embodiment of the present invention will be described in more detail.

본 발명의 실시예에 따른 멤즈 구조체의 제조 방법의 제1단계는 도 1 내지 도 3에 도시된 바와 같이, 제1웨이퍼기판에 비정질 탄소로 이루어진 희생층, 바닥전극층, 부도체층을 적층하여 단층 인터커넥션 구조를 형성하거나 제1웨이퍼기판에 비정질 탄소로 이루어진 희생층, 바닥전극층과 부도체층이 교번 적층된 반복층을 형성하고 바닥전극층들을 상호 전기적으로 연결하는 비아홀을 형성하여 다층 인터커넥션 구조를 형성하는 구성이다.
As shown in FIGS. 1 to 3, the first step of the method for fabricating the MEMS structure according to the embodiment of the present invention is to form a sacrificial layer, a bottom electrode layer, and a nonconductor layer made of amorphous carbon on the first wafer substrate, Forming a connection structure or forming a multilayer interconnection structure by forming a via hole for forming a repeated layer in which a sacrificial layer made of amorphous carbon, a bottom electrode layer and a nonconductor layer are alternately laminated on the first wafer substrate and electrically connecting the bottom electrode layers to each other .

먼저, 제1단계의 단층 인터커넥션 구조 형성에 대해 설명하기로 한다. 제1단계의 단층 인터커넥션 구조 형성은 희생층 형성 단계와 바닥전극층 형성 단계와 부도체층 형성 단계로 구성될 수 있다.First, the formation of the single-layer interconnection structure in the first step will be described. The formation of the single-layer interconnection structure in the first step may include a sacrificial layer forming step, a bottom electrode layer forming step and an insulating layer forming step.

도 1을 참조하면, 희생층 형성 단계는 단결정 실리콘으로 이루어지는 제1웨이퍼기판(100) 상에 비정질 탄소를 증착 및 패터닝하여 소정 패턴의 희생층(200)을 형성한다.Referring to FIG. 1, in the sacrificial layer forming step, amorphous carbon is deposited and patterned on a first wafer substrate 100 made of monocrystalline silicon to form a sacrificial layer 200 having a predetermined pattern.

또한, 제1웨이퍼기판(100) 상에 증착되어 형성되는 희생층(200)의 두께는 0.1 내지 5 마이크로미터인 깃이 바람직하며. 이와 같은 수치는 제1웨이퍼기판(100) 상에 형성되는 희생층(200)의 증착 시간과 증착 비용을 고려하여 결정된 것이다. 희생층(200)의 두께가 너무 두꺼우면 희생층(200)의 증착 시간과 증착 비용이 증가되나, 희생층(200)의 두께가 너무 얇으면 희생층(200)의 증착 시간과 증착 비용이 감소되나 제1웨이퍼기판(100) 상에 희생층(200)이 증착되지 않은 부분이 발생할 수 있다. 본 출원인은 상술한 바와 같은 다양한 요소들을 고려하여 경험적 및 실험적으로 상술한 바와 같은 비율을 도출하였다.In addition, the thickness of the sacrificial layer 200 deposited on the first wafer substrate 100 is preferably from 0.1 to 5 micrometers. These values are determined in consideration of the deposition time of the sacrificial layer 200 formed on the first wafer substrate 100 and the deposition cost. If the thickness of the sacrificial layer 200 is too thick, the deposition time and the deposition cost of the sacrificial layer 200 are increased. However, if the sacrificial layer 200 is too thin, However, a portion where the sacrificial layer 200 is not deposited on the first wafer substrate 100 may occur. Applicants have empirically and experimentally derived the proportions as described above in view of the various factors as described above.

이에 따라, 본 발명은 희생층(200)을 0.1 내지 5마이크로미터의 두께로 형성함으로써, 최적의 증착 시간 및 증착 비용으로 희생층(200)을 형성할 수 있는 장점이 있다.Accordingly, the sacrificial layer 200 can be formed by forming the sacrificial layer 200 to a thickness of 0.1 to 5 micrometers with optimal deposition time and deposition cost.

또한, 희생층 형성 단계는 제1웨이퍼기판(100) 상에 형성되는 희생층(200)을 화학 증착(CVD, chemical vapor deposition) 증발 증착 또는 물리 증착(PVD, physical vapor deposition으로 형성할 수 있으며, 희생층(200)을 화학 증착으로 형성하는 것이 희생층(200)의 좋은 단차 피복(step coverage)과 균일한 코팅을 위해 바람직하다.The sacrificial layer forming step may include forming a sacrificial layer 200 formed on the first wafer substrate 100 by chemical vapor deposition (CVD) evaporation or physical vapor deposition (PVD) Formation of the sacrificial layer 200 by chemical vapor deposition is desirable for good step coverage and uniform coating of the sacrificial layer 200.

도 2에 도시된 바와 같이, 바닥전극층 형성단계는 희생층(200) 상에 폴리실리콘 또는 도전성 금속을 증착한 다음, 패터닝하여 소정 패턴의 바닥전극층(300)을 형성한다.As shown in FIG. 2, in the bottom electrode layer forming step, polysilicon or conductive metal is deposited on the sacrifice layer 200 and then patterned to form a bottom electrode layer 300 having a predetermined pattern.

여기에서, 폴리실리콘이란 실리콘 입자 결정체들로 이루어진 물질로서, 발수성 내화성, 저온 내화성, 가스 투과성이 뛰어난 특징을 가지고 있으며, 특히 전기 전달성이 뛰어난 특징이 있다.Here, polysilicon is a material made of silicon particle crystals, and is characterized by excellent water repellency, low temperature fire resistance, and gas permeability, and is particularly excellent in electrical conductivity.

바닥전극층(300)은 증착 조건에 따라 잔류 응력이 존재할 수 있으므로, 이를 제거하기 위하여 바닥전극층(300) 상에 폴리실리콘홀을 형성할 수 있다. 이 때, 바닥전극층(300) 상에 형성되는 폴리실리콘홀은 감광제로 패터닝한 다음, 건식 식각 또는 습식 식각을 통해 형성한다.Since the bottom electrode layer 300 may have residual stress depending on the deposition conditions, a polysilicon hole may be formed on the bottom electrode layer 300 to remove the residual stress. At this time, the polysilicon holes formed on the bottom electrode layer 300 are patterned with a photosensitive agent and then formed by dry etching or wet etching.

도 3에 도시된 바와 같이, 부도체층 형성단계는 바닥전극층 상에 부도체를 본딩하여 부도체층(400)을 형성한다.As shown in FIG. 3, the nonconductor layer forming step forms a nonconductor layer 400 by bonding a nonconductor on the bottom electrode layer.

여기에서 부도체는 실리콘나이트라이드, 실리콘옥사이드, 또는 에피택시 실리콘으로 형성되거나 이들 물질이 순차적으로 층을 이루는 형태로 형성될 수 있다.Wherein the nonconductor is formed of silicon nitride, silicon oxide, or epitaxial silicon, or the material may be formed in a sequential layered form.

한편, 본 발명의 실시예에 따른 멤즈 구조체의 제조 방법의 제1단계는 바닥전극층(300)의 일부를 외부와 전기적으로 연결하기 위한 패드로 이용한다.Meanwhile, the first step of the manufacturing method of the MEMS structure according to the embodiment of the present invention is used as a pad for electrically connecting a part of the bottom electrode layer 300 to the outside.

즉, 외부와 전기적으로 연결하기 위한 패드를 제1웨이퍼기판(100)에 형성하는 종래의 방식과는 달리 바닥전극층(300)의 일부를 이용하는 것이다.That is, a part of the bottom electrode layer 300 is used, unlike the conventional method of forming a pad for electrically connecting to the outside on the first wafer substrate 100.

이에 따라, 본 발명에 따른 멤즈 구조체의 제조 방법은 바닥전극층(300)의 일부를 외부와 전기적으로 연결하기 위한 본딩 패드로 이용함으로써, 외부와 전기적으로 연결하기 위한 패드를 형성하는 공정이 제거되어 제조 시간이 단축되는 장점이 있다.
Accordingly, the method of manufacturing the MEMS structure according to the present invention is used as a bonding pad for electrically connecting a part of the bottom electrode layer 300 to the outside, thereby eliminating the process of forming a pad for electrically connecting to the outside. There is an advantage that the time is shortened.

다음으로, 제1단계의 다층 인터커넥션 구조 형성에 대해 설명하기로 한다. 제1단계의 다층 인터커넥션 구조 형성은 희생층 형성 단계와 반복층 형성 단계와 비아홀 형성 단계로 구성될 수 있다.Next, the formation of the multilayer interconnection structure in the first step will be described. The formation of the multilayer interconnection structure in the first step may include a sacrificial layer forming step, a repeated layer forming step, and a via hole forming step.

희생층 형성 단계는 상기에 설명하였으므로 자세한 설명은 생략한다.Since the sacrificial layer forming step has been described above, a detailed description thereof will be omitted.

반복층 형성 단계는 제1웨이퍼기판에 비정질 탄소로 이루어진 희생층에 바닥전극층과 부도체층이 교번 적층된 반복층을 형성한다.The repetitive layer forming step forms a repetitive layer in which a bottom electrode layer and a non-conductor layer are alternately stacked on a sacrificial layer made of amorphous carbon on a first wafer substrate.

비아홀 형성 단계는 드릴을 이용하여 반복층의 소정 영역에 비아홀을 형성한 다음, 비아홀에 도전성 물질을 채워 반복층에 구성된 바닥전극층들을 상호 전기적으로 연결한다.
In the via hole forming step, a via hole is formed in a predetermined region of the repeating layer by using a drill, and then a via hole is filled with a conductive material to electrically connect the bottom electrode layers formed in the repeated layer.

본 발명의 실시예에 따른 멤즈 구조체의 제조 방법의 제2단계는 도 4 내지 도 5에 도시된 바와 같이, 부도체층(400)에 제2웨이퍼기판(500)을 본딩하고 상기 제1웨이퍼기판(100)을 연마하며, 제2웨이퍼기판 본딩 단계와 제1웨이퍼기판 연마 단계로 구성될 수 있다.4 and 5, the second wafer substrate 500 is bonded to the nonconductor layer 400, and the first wafer substrate 500 is bonded to the nonconductor layer 400. In this case, 100), and may consist of a second wafer substrate bonding step and a first wafer substrate polishing step.

도 4를 참조하면, 제2웨이퍼기판 본딩 단계는 부도체층(400)에 제2웨이퍼기판(500)을 본딩한다. 이 때, 제2웨이퍼기판(500)을 열압착이나 접착제에 의해 부도체층(400)에 본딩할 수 있으며, 부도체층(400)의 물성에 영향을 주지 않기 위하여 접착제에 의해 본딩되는 것이 바람직하다.Referring to FIG. 4, the second wafer substrate bonding step bonds the second wafer substrate 500 to the non-conductive layer 400. At this time, the second wafer substrate 500 can be bonded to the nonconductor layer 400 by thermocompression bonding or an adhesive, and it is preferable that the second wafer substrate 500 is bonded by an adhesive so as not to affect the physical properties of the nonconductor layer 400.

또한, 제2웨이퍼기판 본딩 단계는 제2웨이퍼기판에 CMOS(600, complementary metal oxide semiconductor) 회로를 형성한다.In addition, the second wafer substrate bonding step forms a complementary metal oxide semiconductor (CMOS) circuit 600 on the second wafer substrate.

여기에서, CMOS 회로란 P채널 및 N채널의 양쪽 MOS 트랜지스터로 구성된 회로를 말한다.Here, the CMOS circuit is a circuit composed of both P-channel and N-channel MOS transistors.

도 5를 참조하면 제1웨이퍼기판 연마 단계는 제1웨이퍼기판(100)을 폴리싱하여, 제1웨이퍼기판(100)의 표면을 균일화 한다.Referring to FIG. 5, the first wafer substrate polishing step polishes the first wafer substrate 100 to uniformize the surface of the first wafer substrate 100.

여기에서, 폴리싱은 제1웨이퍼기판(100)의 표면을 1옹스트롱 이하로 평탄하게 만드는 것을 말한다.Here, the polishing refers to making the surface of the first wafer substrate 100 flat to less than 1 angstrom.

이 때, 제1웨이퍼기판(100)의 표면에 있는 오염물질을 제거하기 위해 알칼리성 용액을 이용하는 디스미어 공정이 더 수행될 수 있다.
At this time, a desmear process using an alkaline solution may be further performed to remove contaminants on the surface of the first wafer substrate 100.

본 발명의 실시예에 따른 멤즈 구조체의 제조 방법의 제3단계는 도 6에 도시된 바와 같이, 제1웨이퍼기판(100)에 회로 패턴을 형성하여 멤즈 구조체(150)를 형성한다.The third step of the manufacturing method of the MEMS structure according to the embodiment of the present invention is to form a circuit pattern on the first wafer substrate 100 to form the MEMS structure 150, as shown in FIG.

즉, 제1웨이퍼기판(100)의 소정 부분을 에칭하여 멤즈 구조체(150)를 형성하는 것이다.That is, a predetermined portion of the first wafer substrate 100 is etched to form the MEMS structure 150.

이 때, 제1웨이퍼기판(100)의 에칭은 플라즈마 에칭, 플루오르화 수소산과 질산계 등의 용액을 사용하는 웨트 에칭을 이용할 수 있다.
At this time, the first wafer substrate 100 can be etched by plasma etching, wet etching using a solution of hydrofluoric acid, nitric acid, or the like.

본 발명의 실시예에 따른 멤즈 구조체의 제조 방법의 제4단계는 실리콘 관통전극 형성 단계와 희생층 제거 단계로 구성될 수 있다.The fourth step of the manufacturing method of the MEMS structure according to the embodiment of the present invention may include a step of forming the silicon penetrating electrode and a step of removing the sacrificial layer.

도 7을 참조하면 실리콘 관통전극 형성 단계는 제2웨이퍼기판(500)을 연마한 다음, 제2웨이퍼기판(500)과 부도체(400)를 관통하며 도전성 물질이 채워지는 실리콘 관통전극(700, Through silicon Via)을 다수개 형성하여 바닥전극층(300)과 외부를 전기적으로 연결한다.Referring to FIG. 7, the silicon penetration electrode forming step includes polishing the second wafer substrate 500, and then forming the silicon penetration electrode 700, Through, through the second wafer substrate 500 and the nonconductor 400, silicon vias are formed to electrically connect the bottom electrode layer 300 and the outside.

도 8을 참조하면 희생층 제거 단계는 희생층(200)의 일부 또는 전부를 제거한다.Referring to FIG. 8, the sacrificial layer removing step removes some or all of the sacrificial layer 200.

이 때, 희생층(200)의 제거는 잔류물이 발생하지 않도록 감광막 스트리퍼(PR Stripper)에서 희생층(200)을 식각할 수 있는 산소와 질소를 혼합한 혼합가스를 이용하여 제거한다.
At this time, the removal of the sacrificial layer 200 is performed using a photomask stripper (PR Stripper) using a mixed gas of oxygen and nitrogen, which can etch the sacrificial layer 200, so that no residue is generated.

한편, 본 발명의 실시예에 따른 멤즈 구조체의 제조 방법은 멤즈 구조체(500)를 WLP(Wafer Level Packaging) 또는 WLVP(Wafer Level Vacuum Packaging)하는 제5단계를 더 포함하여 구성된다.Meanwhile, the manufacturing method of the MEMS structure according to the embodiment of the present invention further comprises a fifth step of WLP (Wafer Level Packaging) or WLVP (Wafer Level Vacuum Packaging) of the MEMS structure 500.

도 9를 참조하면 WLP는 멤즈구조체(150)를 외부로부터 보호함과 동시에 소정 공간의 에어 캐비티(Air Cavity)를 확보할 수 있는 형태로 형성되는 제3웨이퍼기판(800)을 제1웨이퍼기판(100)의 연마면에 접착하여 멤즈구조체(150)를 패키징하는 것을 말한다.Referring to FIG. 9, a third wafer substrate 800, which is formed in such a way that the MEMS structure 150 is protected from the outside and an air cavity of a predetermined space is secured, is formed on the first wafer substrate 100 to the surface of the MEMS structure 150 to be packaged.

또한, WLVP란, 멤즈구조체(150)를 외부로부터 보호함과 동시에 소정 공간의 에어 캐비티(Air Cavity)를 확보할 수 있는 형태로 형성되는 제3웨이퍼기판(800)을 제1웨이퍼기판(100)의 연마면에 진공 접합하여 패키징하는 것을 말한다.The WLVP refers to a structure in which a third wafer substrate 800 is formed on the first wafer substrate 100 so as to protect the MEMS structure 150 from the outside and to secure an air cavity in a predetermined space, And then vacuum-bonded to the polishing surface of the wafer.

본 발명은 상기한 실시예에 한정되지 아니하며, 적용범위가 다양함은 물론이고, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 다양한 변형 실시가 가능한 것은 물론이다.It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

1000 : 본 발명에 따른 멤즈 구조체의 제조 방법의 실시예
50 : 금속 배선
100 : 제1웨이퍼기판
150 : 미세구조체
200 : 희생층
300 : 바닥전극층
310 : 폴리실리콘전극
400 : 부도체층
500 : 제2웨이퍼기판
600 : CMOS
700 : 실리콘 관통 전극
800 : 제3웨이퍼기판1000: Embodiment of the method for manufacturing the MEMS structure according to the present invention
50: metal wiring
100: first wafer substrate
150: microstructure
200: sacrificial layer
300: bottom electrode layer
310: Polysilicon electrode
400: non-conductive layer
500: second wafer substrate
600: CMOS
700: Silicon penetrating electrode
800: Third wafer substrate

Claims (5)

희생층을 사용하여 멤즈(mems) 구조체를 제조하기 위한 마이크로 머시닝 공정을 이용한 멤즈 구조체의 제조 방법에 있어서,
제1웨이퍼기판(100)에 비정질 탄소로 이루어져서 0.1 내지 5 마이크로미터의 두께로 증착되는 희생층(200), 바닥전극층(300), 부도체층(400)을 적층하여 단층 인터커넥션 구조를 형성하거나
제1웨이퍼기판에 비정질 탄소로 이루어져서 0.1 내지 5 마이크로미터의 두께로 증착되는 희생층, 바닥전극층과 부도체층이 교번 적층된 반복층을 형성하고 상기 바닥전극층들을 전기적으로 연결하도록 도전성 물질이 채워지는 비아홀을 형성하여 다층 인터커넥션 구조를 형성하는 제1단계;
상기 부도체층(400)에 제2웨이퍼기판(500)을 본딩하고 상기 제1웨이퍼기판(100)을 연마하는 제2단계;
상기 제1웨이퍼기판(100)에 회로 패턴을 형성하여 멤즈 구조체(150)를 형성하는 제3단계; 및
상기 희생층(200)의 일부 또는 전부를 산소 플라즈마로 제거하여 상기 멤즈 구조체(150)의 일부를 허공에 띄우는 제4단계;를 포함하며,
상기 바닥전극층(300)은 상기 희생층(200) 상에 폴리실리콘 또는 도전성 금속을 증착한 다음, 패터닝하여 형성되며,
상기 바닥전극층(300)의 일부를 외부와 전기적으로 연결하기 위한 본딩 패드로 이용하는 것을 특징으로 하는 멤즈 구조체의 제조 방법.
A method of manufacturing a MEMS structure using a micromachining process for manufacturing a MEMS structure using a sacrificial layer,
The sacrificial layer 200, the bottom electrode layer 300 and the nonconductor layer 400 made of amorphous carbon and deposited to a thickness of 0.1 to 5 micrometers are stacked on the first wafer substrate 100 to form a single layer interconnection structure
A sacrificial layer made of amorphous carbon and deposited to a thickness of 0.1 to 5 micrometers on the first wafer substrate, a via hole in which a repetitive layer in which a bottom electrode layer and an insulating layer are alternately stacked and a conductive material is filled to electrically connect the bottom electrode layers, A first step of forming a multi-layer interconnection structure;
A second step of bonding the second wafer substrate 500 to the nonconductor layer 400 and polishing the first wafer substrate 100;
A third step of forming a circuit pattern on the first wafer substrate 100 to form a MEMS structure 150; And
And a fourth step of removing a part or the whole of the sacrificial layer 200 with an oxygen plasma to float a part of the MEMS structure 150 in air,
The bottom electrode layer 300 is formed by depositing polysilicon or a conductive metal on the sacrificial layer 200 and patterning the same,
Wherein a part of the bottom electrode layer (300) is used as a bonding pad for electrically connecting to the outside.
삭제delete 제1항에 있어서,
상기 제2단계에 있어, 상기 제2웨이퍼기판(500)은 CMOS(600, complementary metal oxide semiconductor) 회로가 형성된 것을 사용하는 것을 특징으로 하는 멤즈 구조체의 제조 방법.
The method according to claim 1,
Wherein the second wafer substrate (500) is formed with a CMOS (Complementary Metal Oxide Semiconductor) circuit in the second step.
제1항에 있어서, 상기 제4단계는
상기 제2웨이퍼기판(500)을 연마하고 상기 제2웨이퍼기판(500) 상에 상기 바닥전극층(300)과 외부를 전기적으로 연결하기 위한 실리콘 관통전극(700, Through silicon Via)을 형성하는 것을 특징으로 하는 멤즈 구조체의 제조 방법.
The method of claim 1, wherein the fourth step
A silicon via electrode 700 is formed on the second wafer substrate 500 to polish the second wafer substrate 500 and electrically connect the bottom electrode layer 300 to the outside. Wherein the method comprises the steps of:
제1항에 있어서, 상기 멤즈 구조체의 제조 방법은
상기 멤즈 구조체(150)를 WLP(Wafer Level Packaging) 또는 WLVP(Wafer Level Vacuum Packaging)하는 제5단계;를 더 포함하는 것을 특징으로 하는 멤즈 구조체의 제조 방법.The method of manufacturing a MEMS structure according to claim 1,
And a fifth step of performing WLP (Wafer Level Packaging) or WLVP (Wafer Level Vacuum Packaging) on the MEMS structure (150).
KR1020120158016A 2012-12-31 2012-12-31 Method of manufacturing Mems structure KR101471190B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120158016A KR101471190B1 (en) 2012-12-31 2012-12-31 Method of manufacturing Mems structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120158016A KR101471190B1 (en) 2012-12-31 2012-12-31 Method of manufacturing Mems structure

Publications (2)

Publication Number Publication Date
KR20140087568A KR20140087568A (en) 2014-07-09
KR101471190B1 true KR101471190B1 (en) 2014-12-11

Family

ID=51736470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120158016A KR101471190B1 (en) 2012-12-31 2012-12-31 Method of manufacturing Mems structure

Country Status (1)

Country Link
KR (1) KR101471190B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101644266B1 (en) 2015-04-08 2016-07-29 주식회사 스탠딩에그 Method of manufacturing cap substrate, method of manufacturing mems device using the same, and mems device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106698327B (en) * 2015-11-12 2018-08-24 上海丽恒光微电子科技有限公司 The preparation method of pressure sensor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07177761A (en) * 1993-12-20 1995-07-14 Sony Corp Manufacture of micromachine
KR20010045332A (en) * 1999-11-04 2001-06-05 윤종용 Fablication method of Micro Electromechanical System structure which can be packaged in the state of wafer level
KR20050026078A (en) * 2002-08-01 2005-03-14 프리스케일 세미컨덕터, 인크. Low temperature plasma si or sige for mems applications
KR101206030B1 (en) * 2006-01-25 2012-11-28 삼성전자주식회사 RF module, multi RF module, and method of fabricating thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07177761A (en) * 1993-12-20 1995-07-14 Sony Corp Manufacture of micromachine
KR20010045332A (en) * 1999-11-04 2001-06-05 윤종용 Fablication method of Micro Electromechanical System structure which can be packaged in the state of wafer level
KR20050026078A (en) * 2002-08-01 2005-03-14 프리스케일 세미컨덕터, 인크. Low temperature plasma si or sige for mems applications
KR101206030B1 (en) * 2006-01-25 2012-11-28 삼성전자주식회사 RF module, multi RF module, and method of fabricating thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101644266B1 (en) 2015-04-08 2016-07-29 주식회사 스탠딩에그 Method of manufacturing cap substrate, method of manufacturing mems device using the same, and mems device

Also Published As

Publication number Publication date
KR20140087568A (en) 2014-07-09

Similar Documents

Publication Publication Date Title
US9731962B2 (en) MEMS device and fabrication method
US9938138B2 (en) MEMS device structure with a capping structure
US9472504B2 (en) Semiconductor having a high aspect ratio via
US20130307095A1 (en) Composite Wafer Semiconductor
US7898081B2 (en) MEMS device and method of making the same
JP2009160728A (en) Method for producing machine component of mems or nems structure made of monocrystalline silicon
CN112039461B (en) Method for manufacturing bulk acoustic wave resonator
JP4539155B2 (en) Manufacturing method of sensor system
TWI621242B (en) Aluminum nitride (ain) devices with infrared absorption structural layer
US10889493B2 (en) MEMS method and structure
CN103771332A (en) Electronic device and manufacturing method thereof
WO2014020387A1 (en) Methods of forming semiconductor structures including mems devices and integrated circuits on opposing sides of substrates, and related structures and devices
KR101471190B1 (en) Method of manufacturing Mems structure
JP2006201158A (en) Sensor
JP2006186357A (en) Sensor device and its manufacturing method
US8460960B2 (en) Method for fabricating integrated circuit
JP4857718B2 (en) Micromachine mixed electronic circuit device and method for manufacturing micromachine mixed electronic circuit device
JP2009170805A (en) Method of manufacturing semiconductor device
CN103732528A (en) Elimination of silicon residues from MEMS cavity floor
JP2006126212A (en) Sensor device
US9272901B2 (en) MEMS device with sealed cavity and release chamber and related double release method
US8502328B2 (en) Micro electronic mechanical system structure
JP2006133236A (en) Sensor system
JP2014120598A (en) Electronic apparatus and manufacturing method of the same
JP2006133237A (en) Sensor system and its manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171109

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 5