KR101469477B1 - Organic light emitting display and method for fabricating the same - Google Patents

Organic light emitting display and method for fabricating the same Download PDF

Info

Publication number
KR101469477B1
KR101469477B1 KR1020080059504A KR20080059504A KR101469477B1 KR 101469477 B1 KR101469477 B1 KR 101469477B1 KR 1020080059504 A KR1020080059504 A KR 1020080059504A KR 20080059504 A KR20080059504 A KR 20080059504A KR 101469477 B1 KR101469477 B1 KR 101469477B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
electrode
gate
line
Prior art date
Application number
KR1020080059504A
Other languages
Korean (ko)
Other versions
KR20100000126A (en
Inventor
이상근
남우진
황순재
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080059504A priority Critical patent/KR101469477B1/en
Publication of KR20100000126A publication Critical patent/KR20100000126A/en
Application granted granted Critical
Publication of KR101469477B1 publication Critical patent/KR101469477B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11879—Data lines (buses)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 유기발광 표시장치 및 그 제조방법에 관한 것으로, 본 발명의 유기발광 표시장치는 기판 상에 게이트 절연막을 사이에 두고 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인과, 상기 게이트 라인 및 데이터 라인과 접속된 스위칭 박막 트랜지스터와, 상기 게이트 절연막을 사이에 두고 상기 스위칭 박막 트랜지스터의 드레인 전극과 중첩되는 게이트 전극을 포함하는 구동 박막 트랜지스터와, 상기 스위칭 박막 트랜지스터와 구동 박막 트랜지스터를 덮도록 형성된 보호막과, 상기 스위칭 박막 트랜지스터의 드레인 전극과 구동 박막 트랜지스터의 게이트 전극이 중첩되는 영역 주변의 상기 보호막과 게이트 절연막을 제거하여 상기 스위칭 박막 트랜지스터의 드레인 전극의 끝단부와 구동 박막 트랜지스터의 게이트 전극을 한번에 노출시키는 제 1 콘택홀과, 상기 보호막 상에 형성되어 상기 제 1 콘택홀을 통해 상기 스위칭 박막 트랜지스터의 드레인 전극과 구동 박막 트랜지스터의 게이트 전극을 전기적으로 연결시키는 제 1 연결 전극과, 상기 보호막 상에 형성되어 상기 보호막을 선택적으로 제거하여 노출된 상기 구동 박막 트랜지스터와 접속된 화소 전극과, 상기 화소 전극과 접속된 유기발광 다이오드를 포함한다.The present invention relates to an organic light emitting display and a method of manufacturing the same, and an organic light emitting diode display of the present invention includes a gate line and a data line crossing a gate insulating layer on a substrate to define a pixel region, A driving thin film transistor including a switching thin film transistor connected to a data line and a gate electrode overlapping a drain electrode of the switching thin film transistor with the gate insulating film interposed therebetween; And a protective film and a gate insulating film around a region where the drain electrode of the switching thin film transistor and the gate electrode of the driving thin film transistor overlap with each other to remove the end of the drain electrode of the switching thin film transistor and the gate electrode of the driving thin film transistor A first connection electrode formed on the passivation film and electrically connecting the drain electrode of the switching TFT to the gate electrode of the driving thin film transistor through the first contact hole and a second connection electrode formed on the passivation film, A pixel electrode connected to the exposed driving TFT, and an organic light emitting diode connected to the pixel electrode.

유기발광 표시장치, 콘택홀, DOD An organic light emitting display, a contact hole, a DOD

Description

유기발광 표시장치 및 그 제조방법{ORGANIC LIGHT EMITTING DISPLAY AND METHOD FOR FABRICATING THE SAME}Technical Field [0001] The present invention relates to an organic light emitting diode (OLED) display device,

본 발명은 유기발광 표시장치에 관한 것으로, 특히 개구율을 향상시킬 수 있는 유기발광 표시장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention [0002] The present invention relates to an organic light emitting display, and more particularly, to an organic light emitting display capable of improving an aperture ratio.

최근 다양한 정보를 화면으로 구현해 주는 다양한 표시 장치들 중 종이와 같이 박막화가 가능한 유기 전계발광(Electro-Luminescence) 표시장치가 주목받고 있다. 유기 전계발광 표시장치는 전극 사이의 얇은 유기 발광층을 이용한 자발광 소자로 유기 EL 또는 OLED(Organic Light Emitting Diode) 표시장치라고 부르며 이하에서는 OLED 표시장치를 사용한다. OLED 표시장치는 액정 표시장치와 비교하여 저소비전력, 박형, 자발광 등의 장점을 갖지만, 수명이 짧다는 단점을 갖는다. Recently, an organic electroluminescence (OLED) display device capable of thinning, such as paper, has attracted attention among a variety of display devices that realize various information on a screen. An organic electroluminescence display device is a self-luminous device using a thin organic emission layer between electrodes, and is called an organic EL or OLED (Organic Light Emitting Diode) display device. Hereinafter, an OLED display device is used. The OLED display device has advantages such as low power consumption, thinness, and self-luminescence as compared with a liquid crystal display device, but has a short life span.

OLED 표시장치는 한 화소를 구성하는 3색(R, G, B) 서브 화소 각각을 독립적으로 구동하여 동영상을 표시하기에 적합한 액티브 매트릭스 타입을 중심으로 발전되고 있다. 액티브 매트릭스 OLED(이하, AMOLED) 표시장치의 각 서브 화소는 양극 및 음극 사이의 유기 발광층으로 구성된 OLED와, OLED를 독립적으로 구동하는 서브 화소 구동부를 구비한다. 서브 화소 구동부는 적어도 2개의 박막 트랜지스터와 스 토리지 커패시터를 포함하여 데이터 신호에 따라 OLED로 공급되는 전류량을 제어하여 OLED의 밝기를 제어한다. OLED는 양극과 음극 사이에 유기물로 적층된 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층을 포함한다. 양극과 음극 사이에 순방향 전압이 인가되면 음극으로부터의 전자가 전자 주입층 및 전자 수송층을 통해 발광층으로 이동하고, 양극으로부터의 정공이 정공 주입층 및 정공 수송층을 통해 발광층으로 이동한다. 발광층은 전자 수송층으로부터의 전자와 정공 수송층으로부터의 정공의 재결합으로 빛을 방출하고, 밝기는 양극과 음극 사이에 흐르는 전류량에 비례한다.The OLED display device is developed based on an active matrix type suitable for displaying moving images by independently driving each of three color (R, G, B) sub-pixels constituting one pixel. Each sub-pixel of the active matrix OLED (hereinafter, AMOLED) display device includes an OLED composed of an organic light-emitting layer between an anode and a cathode, and a sub-pixel driver that independently drives the OLED. The sub-pixel driver includes at least two thin film transistors and a storage capacitor, and controls the amount of current supplied to the OLED according to the data signal to control the brightness of the OLED. The OLED includes a hole injecting layer, a hole transporting layer, a light emitting layer, an electron transporting layer, and an electron injecting layer stacked with an organic material between an anode and a cathode. When a forward voltage is applied between the anode and the cathode, electrons from the cathode move to the light emitting layer through the electron injection layer and the electron transport layer, and holes from the anode move to the light emitting layer through the hole injection layer and the hole transport layer. The light emitting layer emits light by recombination of electrons from the electron transporting layer and holes from the hole transporting layer, and brightness is proportional to the amount of current flowing between the anode and the cathode.

이와 같은 OLED 표시장치는 게이트 라인 및 데이터 라인과 접속된 스위칭 박막 트랜지스터, 스위칭 박막 트랜지스터와 전원 라인 및 유기발광 다이오드 사이에 접속된 구동 박막 트랜지스터를 구비한다. Such an OLED display device includes a switching thin film transistor connected to a gate line and a data line, a driving thin film transistor connected between a switching thin film transistor, a power supply line and an organic light emitting diode.

여기서, 스위칭 박막 트랜지스터와 구동 박막 트랜지스터를 접속시키기 위해 스위칭 박막 트랜지스터의 드레인 전극(45)과 구동 박막 트랜지스터의 게이트 전극(40)을 전기적으로 접속시킨다. 그러나, 스위칭 박막 트랜지스터의 드레인 전극(45)과 구동 박막 트랜지스터의 게이트 전극(40)은 절연막(42)을 사이에 두고 서로 다른 층에 형성되므로 도 1과 같이, 연결 전극(57)을 통해 접속된다. 연결 전극(57)은 절연막(42) 및 보호막(30)을 관통하며 구동 박막 트랜지스터의 게이트 전극(40)을 노출시키는 제 1 콘택홀(20)과, 스위칭 박막 트랜지스터의 드레인 전극(45)을 노출시키는 제 2 콘택홀(22)을 통해 스위칭 박막 트랜지스터의 드레인 전극(45)과 구동 박막 트랜지스터의 게이트 전극(40)을 전기적으로 접속한다. 이로 인하여, 스위칭 박막 트랜지스터의 드레인 전극(45)과 구동 박막 트랜지스터의 게이트 전극(40)의 콘택부 면적이 증가되므로 화소 구동부의 면적이 증가하고 그만큼 유기발광 다이오드(OLED)의 면적이 감소하여 개구율이 감소되는 문제점이 있다.Here, the drain electrode 45 of the switching thin film transistor and the gate electrode 40 of the driving thin film transistor are electrically connected to connect the switching thin film transistor and the driving thin film transistor. However, since the drain electrode 45 of the switching thin film transistor and the gate electrode 40 of the driving thin film transistor are formed on different layers with the insulating film 42 interposed therebetween, they are connected through the connection electrode 57 as shown in FIG. 1 . The connection electrode 57 includes a first contact hole 20 penetrating the insulating film 42 and the passivation film 30 and exposing the gate electrode 40 of the driving thin film transistor and a second contact hole 20 exposing the drain electrode 45 of the switching thin film transistor The drain electrode 45 of the switching thin film transistor and the gate electrode 40 of the driving thin film transistor are electrically connected through the second contact hole 22. As a result, the contact area between the drain electrode 45 of the switching TFT and the gate electrode 40 of the driving thin film transistor is increased, so that the area of the pixel driver increases and the area of the organic light emitting diode OLED decreases accordingly, There is a problem that it is reduced.

또한, 복수의 콘택홀을 식각할 경우, 식각한 부산물이 장비 내에 많이 발생하고 이로 인해 장비 세척 공정이 자주 이루어져야 하므로 공정 진행이 지연되는 문제점이 있다. In addition, when a plurality of contact holes are etched, a large amount of etched by-products are generated in the equipment, and the equipment cleaning process must be performed frequently, thereby delaying the process.

상기와 같은 문제점을 해결하기 위한 것으로, 본 발명은 개구율을 향상시킬 수 있는 유기발광 표시장치 및 그 제조방법을 제공하는데 목적이 있다. SUMMARY OF THE INVENTION It is an object of the present invention to provide an organic light emitting diode display having improved aperture ratio and a method of manufacturing the same.

상기 기술적 과제를 달성하기 위하여, 본 발명의 특징에 따른 유기발광 표시장치는 기판 상에 화소 영역을 정의하는 게이트 라인 및 데이터 라인과, 상기 게이트 라인 및 데이터 라인과 접속된 스위칭 박막 트랜지스터와, 상기 스위칭 박막 트랜지스터와 접속된 구동 박막 트랜지스터와, 상기 화소 영역에서 상기 구동 박막 트랜지스터와 접속된 유기발광 다이오드를 포함하며, 상기 스위칭 박막 트랜지스터의 드레인 전극과 구동 박막 트랜지스터의 게이트 전극을 노출시키는 제 1 콘택홀과, 상기 제 1 콘택홀을 통해 상기 스위칭 박막 트랜지스터의 드레인 전극과 구동 박막 트랜지스터의 게이트 전극을 전기적으로 연결시키는 제 1 연결 전극을 포함하는 것을 특징으로 한다. According to an aspect of the present invention, there is provided an organic light emitting display including a gate line and a data line defining a pixel region on a substrate, a switching thin film transistor connected to the gate line and the data line, A first contact hole exposing a gate electrode of the driving thin film transistor and a drain electrode of the switching thin film transistor; and a second contact hole exposing a gate electrode of the driving thin film transistor, the driving thin film transistor being connected to the thin film transistor and the organic light emitting diode connected to the driving thin film transistor in the pixel region, And a first connection electrode electrically connecting the drain electrode of the switching thin film transistor and the gate electrode of the driving thin film transistor through the first contact hole.

본 발명의 다른 특징에 따른 유기발광 표시장치의 제조방법은 기판 상에 화소 영역을 정의하는 게이트 라인 및 데이터 라인과, 상기 게이트 라인 및 데이터 라인과 접속된 스위칭 박막 트랜지스터와, 상기 스위칭 박막 트랜지스터와 접속된 구동 박막 트랜지스터와, 상기 화소 영역에서 상기 구동 박막 트랜지스터와 접속된 유기발광 다이오드를 포함하는 유기발광 표시장치의 제조방법에 있어서, 상기 기판 상에 상기 스위칭 박막 트랜지스터의 게이트 전극 및 상기 구동 박막 트랜지스터의 게이트 전극을 형성하는 단계와, 상기 스위칭 박막 트랜지스터의 게이트 전극 및 상기 구동 박막 트랜지스터의 게이트 전극을 포함하는 기판 전면에 게이트 절연막, 상기 스위칭 박막 트랜지스터의 드레인 전극을 순차적으로 형성하는 단계와, 상기 스위칭 박막 트랜지스터의 드레인 전극을 포함하는 기판 상에 상기 구동 박막 트랜지스터의 게이트 전극 및 상기 스위칭 박막 트랜지스터의 드레인 전극을 노출시키는 제 1 콘택홀을 포함하는 보호막을 형성하는 단계와, 상기 제 1 콘택홀을 통해 상기 구동 박막 트랜지스터의 게이트 전극 및 상기 스위칭 박막 트랜지스터의 드레인 전극을 전기적으로 연결시키는 제 1 연결 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing an organic light emitting display including a gate line and a data line defining a pixel region on a substrate, a switching thin film transistor connected to the gate line and the data line, A gate electrode of the switching thin film transistor and a gate electrode of the driving thin film transistor on the substrate; and a driving TFT connected to the driving thin film transistor in the pixel region, Forming a gate electrode and a gate insulating film on the entire surface of the substrate including the gate electrode of the switching thin film transistor and the gate electrode of the driving thin film transistor, and a drain electrode of the switching thin film transistor,Forming a protective film including a gate electrode of the driving thin film transistor and a first contact hole exposing a drain electrode of the switching thin film transistor on a substrate including a drain electrode of the localizer; And forming a first connection electrode electrically connecting the gate electrode of the driving thin film transistor and the drain electrode of the switching thin film transistor.

본 발명에 따른 유기발광 표시장치 및 그 제조방법은 다음과 같은 효과가 있다.INDUSTRIAL APPLICABILITY The organic light emitting diode display and the method of manufacturing the same according to the present invention have the following effects.

서로 다른 층에 형성된 스위칭 박막 트랜지스터의 제 1 드레인 전극 및 구동 박막 트랜지스터의 제 2 게이트 전극과, 수평 전원 라인 및 수직 전원 라인을 하나의 콘택홀을 통해 전기적으로 연결시킴으로써, 콘택부의 면적을 감소시키고 개구율을 향상시켜 휘도를 높일 수 있다. 또한, 복수의 콘택홀을 식각할 경우, 식각한 부산물이 장비 내에 많이 발생하고 이로 인해 장비 세척 공정이 자주 이루어져야 하므로 공정 진행이 지연되는 문제점을 해결할 수 있다. By electrically connecting the first drain electrode of the switching thin film transistor formed in the different layer and the second gate electrode of the driving thin film transistor, the horizontal power supply line and the vertical power supply line through one contact hole, the area of the contact portion is reduced, So that the luminance can be increased. In addition, when a plurality of contact holes are etched, a large amount of etched by-products are generated in the equipment, and the equipment cleaning process must be performed frequently, which can solve the problem that the process progress is delayed.

도 2는 본 발명에 따른 유기발광 표시장치의 기본 화소에 대한 등가 회로도 이다. 2 is an equivalent circuit diagram of a basic pixel of an OLED display according to the present invention.

도 2에 도시된 유기발광 표시장치 한 화소는 게이트 라인(GL)과 수직하게 교차하는 데이터 라인(DL)과, 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 스위칭 박막 트랜지스터(T1), 스위칭 박막 트랜지스터(T1)와 전원 라인(PL) 사이에서 유기발광 다이오드(E)와 접속된 구동 박막 트랜지스터(T2)와, 구동 박막 트랜지스터(T2)의 게이트 전극과 전원 라인(PL) 사이에 접속된 스토리지 캐패시터(C)를 구비한다.A pixel of the organic light emitting diode display shown in FIG. 2 includes a data line DL perpendicularly intersecting the gate line GL, a switching thin film transistor T1 connected to the gate line GL and the data line DL, A driving thin film transistor T2 connected between the switching thin film transistor T1 and the power supply line PL and connected to the organic light emitting diode E and a driving thin film transistor T2 connected between the gate electrode of the driving thin film transistor T2 and the power supply line PL And a storage capacitor (C).

스위칭 박막 트랜지스터(T1)는 게이트 라인(GL)의 스캔 신호에 응답하여 데이터 라인(DL)의 데이터 신호를 구동 박막 트랜지스터(T2)의 게이트 전극(30) 및 스토리지 캐패시터(C)에 공급한다. 구동 박막 트랜지스터(T2)는 스위칭 박막 트랜지스터(T1)로부터 데이터 신호에 응답하여 전원 라인(PL)으로부터 유기발광 다이오드(E)로 공급되는 전류를 조절하여 유기발광 다이오드(E)의 밝기를 제어한다. 스토리지 캐패시터(C)는 스위칭 박막 트랜지스터(T1)로부터의 데이터 신호를 충전하고, 충전된 전압을 구동 박막 트랜지스터(T2)에 공급하여 스위칭 박막 트랜지스터(T1)가 오프(OFF)되더라도 구동 박막 트랜지스터(T2)가 일정한 전류를 공급할 수 있다.The switching thin film transistor T1 supplies a data signal of the data line DL to the gate electrode 30 and the storage capacitor C of the driving thin film transistor T2 in response to a scan signal of the gate line GL. The driving thin film transistor T2 controls the brightness of the organic light emitting diode E by controlling a current supplied from the power supply line PL to the organic light emitting diode E in response to a data signal from the switching thin film transistor T1. The storage capacitor C charges the data signal from the switching thin film transistor T1 and supplies the charged voltage to the driving thin film transistor T2 so that even if the switching thin film transistor T1 is turned off, ) Can supply a constant current.

이와 같은 유기발광 표시장치는 한 화소를 구성하는 3색(R, G, B) 서브 화소 각각을 독립적으로 구동하여 동영상을 표시하기에 적합한 액티브 매트릭스 타입을 중심으로 발전되고 있다. 액티브 매트릭스 OLED(이하, AMOLED) 표시장치의 각 서브 화소는 양극 및 음극 사이의 유기 발광층으로 구성된 OLED와, OLED를 독립적으 로 구동하는 서브 화소 구동부를 구비한다. 서브 화소 구동부는 적어도 2개의 박막 트랜지스터와 스토리지 캐패시터를 포함하여 데이터 신호에 따라 OLED로 공급되는 전류량을 제어하여 OLED의 밝기를 제어한다. OLED는 양극과 음극 사이에 유기물로 적층된 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층을 포함한다. 양극과 음극 사이에 순방향 전압이 인가되면 음극으로부터의 전자가 전자 주입층 및 전자 수송층을 통해 발광층으로 이동하고, 양극으로부터의 정공이 정공 주입층 및 정공 수송층을 통해 발광층으로 이동한다. 발광층은 전자 수송층으로부터의 전자와 정공 수송층으로부터의 정공의 재결합으로 빛을 방출하고, 밝기는 양극과 음극 사이에 흐르는 전류량에 비례한다.Such an organic light emitting display device is developed mainly on an active matrix type suitable for displaying moving pictures by independently driving each of the three color (R, G, B) sub-pixels constituting one pixel. Each sub-pixel of the active matrix OLED (hereinafter, AMOLED) display device includes an OLED composed of an organic light-emitting layer between an anode and a cathode, and a sub-pixel driver that independently drives the OLED. The sub-pixel driver includes at least two thin film transistors and a storage capacitor, and controls the amount of current supplied to the OLED according to a data signal to control the brightness of the OLED. The OLED includes a hole injecting layer, a hole transporting layer, a light emitting layer, an electron transporting layer, and an electron injecting layer stacked with an organic material between an anode and a cathode. When a forward voltage is applied between the anode and the cathode, electrons from the cathode move to the light emitting layer through the electron injection layer and the electron transport layer, and holes from the anode move to the light emitting layer through the hole injection layer and the hole transport layer. The light emitting layer emits light by recombination of electrons from the electron transporting layer and holes from the hole transporting layer, and brightness is proportional to the amount of current flowing between the anode and the cathode.

AMOLED 표시장치는 서브화소 구동부 어레이와 OLED 어레이가 형성된 기판에 패키징판이 합착된 인캡슐레이션(Encapsulation) 구조로 그 기판을 통해 빛을 방출한다. 패키징 판에는 수분 및 가스를 흡착하는 게터가 형성되어 유기 발광층의 열화를 방지한다. 그러나, 종래의 AMOLED 표시장치는 서브화소 구동부의 공정이 완료된 다음 OLED 어레이의 공정에서 불량이 발생하면 기판 전체를 모두 불량 처리해야 하므로 전체 공정 수율이 낮은 문제점이 있다. 또한, 패키징판은 개구율을 제한하고 고해상도 표시장치에 적용되기 어려운 문제점이 있다. The AMOLED display device emits light through the substrate in an encapsulation structure in which a packaging plate is attached to a substrate on which a sub-pixel driver array and an OLED array are formed. A getter that adsorbs moisture and gas is formed on the packaging plate to prevent deterioration of the organic light emitting layer. However, in the conventional AMOLED display device, when the process of the OLED array is completed after the process of the sub-pixel driver is completed, the entire substrate must be processed in a bad manner, resulting in a low process yield. Further, the packaging plate has a problem that the aperture ratio is limited and it is difficult to apply to a high-resolution display device.

이러한 문제점들을 해결하기 위한 방안으로 최근에는 서브 화소 구동부 어레이와 OLED 어레이가 서로 다른 기판에 분리 형성되어 합착된 듀얼 플레이트 타입(Dual Plate Type)의 AMOLED가 제안되었다. 듀얼 플레이트 타입의 AMOLED 표시장치는 상하판 합착시 스페이서에 의해 각 서브 화소의 서브 화소 구동부와 OLED가 단순하게 접촉되면서 전기적으로 연결된다. In order to solve these problems, recently, a dual plate type AMOLED in which a sub-pixel driver array and an OLED array are separately formed on and bonded to different substrates has been proposed. In the dual-plate type AMOLED display device, the sub-pixel driver of each sub-pixel and the OLED are simply contacted and electrically connected by a spacer when the upper and lower plates are attached.

도 3은 본 발명의 실시예에 따른 듀얼 플레이트 타입의 유기발광 표시장치를 나타내는 평면도이며, 도 4은 도 3에 도시된 Ⅰ-Ⅰ＇ 내지 Ⅱ-Ⅱ＇선에 따른 유기발광 표시장치를 나타내는 단면도이고, 도 5는 도 3에 도시된 Ⅲ-Ⅲ＇선에 따른 유기발광 표시장치의 하부 기판을 나타내는 단면도이다.FIG. 3 is a plan view of a dual-plate type organic light emitting diode display according to an embodiment of the present invention, and FIG. 4 is a cross-sectional view illustrating an organic light emitting diode display according to I-I 'to II- And FIG. 5 is a cross-sectional view illustrating a lower substrate of the OLED display according to III-III 'shown in FIG.

도 3 및 도 4에 도시된 유기발광 표시장치는 서브 화소 구동부 어레이가 형성된 하부 기판(102)과, OLED 어레이가 형성된 상부 기판(202)이 실링재(도시하지 않음)에 의해 합착된 구조를 갖는다. 3 and 4 have a structure in which a lower substrate 102 on which a sub-pixel driver array is formed and an upper substrate 202 on which an OLED array is formed are bonded together by a sealing material (not shown).

여기서 서브 화소 구동부 어레이는 화상 표시부를 구성하는 다수의 서브 화소의 서브 화소 구동부들을 포함하고, OLED 어레이는 다수의 서브 화소의 OLED들을 포함한다. Here, the sub-pixel driver array includes sub-pixel drivers of a plurality of sub-pixels constituting an image display unit, and the OLED array includes OLEDs of a plurality of sub-pixels.

하부 기판(102)은 제 1 절연 기판(100)에 형성된 다수의 신호 라인과 박막 트랜지스터를 포함하는 서브 화소 구동부 어레이를 포함한다. The lower substrate 102 includes a plurality of signal lines formed on the first insulating substrate 100 and a sub-pixel driver array including thin film transistors.

각 서브 화소에 형성된 서브 화소 구동부는 주로 2개의 박막 트랜지스터와 하나의 커패시터를 포함한다. 예를 들면, 게이트 라인(GL)의 스캔 신호에 응답하여 데이터 라인(DL)으로부터의 데이터 신호를 공급하는 스위치 박막 트랜지스터(T1)와, 스위치 박막 트랜지스터(T1)로부터의 데이터 신호에 응답하여 OLED를 흐르는 전류량을 제어하는 구동 박막 트랜지스터(T2)와, 스위치 박막 트랜지스터(T1)가 턴-오프되더라도 구동 박막 트랜지스터(T2)를 통해 일정한 전류가 흐르게 하는 스토리지 커패시터(C)를 포함한다. The sub-pixel driver formed in each sub-pixel mainly includes two thin film transistors and one capacitor. A switch thin film transistor T1 for supplying a data signal from the data line DL in response to a scan signal of the gate line GL and a switch thin film transistor T1 for supplying a data signal from the switch thin film transistor T1 to the OLED in response to a data signal from the switch thin film transistor T1. A driving thin film transistor T2 for controlling the amount of current flowing through the driving thin film transistor T2 and a storage capacitor C for allowing a constant current to flow through the driving thin film transistor T2 even if the switching thin film transistor T1 is turned off.

스위칭 박막 트랜지스터(T1)는 게이트 라인(GL)과 접속된 제 1 게이트 전극(104), 제 1 게이트 전극(104)이 형성된 제 1 절연 기판(100) 전면에 형성된 게이트 절연막(110)과, 게이트 절연막(112) 상에 제 1 게이트 전극(104)과 중첩되게 형성된 제 1 반도체층(108)과, 데이터 라인(DL)에서 분기되어 제 1 반도체층(108) 상에 형성되는 제 1 소스 전극(110a), 제 1 소스 전극(110a)과 마주하며 구동 박막 트랜지스터(T2)의 제 2 게이트 전극(140)과 접속된 제 1 드레인 전극(110b)으로 구성된다. 제 1 드레인 전극(110b)은 게이트 절연막(112)을 사이에 두고 수평 전원 라인(148)과 중첩되어 스토리지 캐패시터(C)를 형성한다. The switching thin film transistor T1 includes a first gate electrode 104 connected to the gate line GL and a gate insulating film 110 formed on the entire surface of the first insulating substrate 100 having the first gate electrode 104 formed thereon, A first semiconductor layer 108 formed on the insulating layer 112 so as to overlap with the first gate electrode 104 and a first source electrode 114 formed on the first semiconductor layer 108 at the data line DL, And a first drain electrode 110b facing the first source electrode 110a and connected to the second gate electrode 140 of the driving TFT T2. The first drain electrode 110b overlaps the horizontal power supply line 148 with the gate insulating layer 112 interposed therebetween to form a storage capacitor C. [

제 1 반도체층(108)은 제 1 오믹 콘택층(108a) 및 제 1 활성층(108b)로 구성된다. 이러한 스위칭 박막 트랜지스터(T1)는 게이트 라인(GL)의 스캔 신호에 응답하여 데이터 라인(DL)의 데이터 신호를 구동 박막 트랜지스터(T2)의 제 2 게이트 전극(140) 및 스토리지 캐패시터(C)에 공급한다. The first semiconductor layer 108 is composed of a first ohmic contact layer 108a and a first active layer 108b. The switching thin film transistor T1 supplies a data signal of the data line DL to the second gate electrode 140 and the storage capacitor C of the driving thin film transistor T2 in response to a scan signal of the gate line GL do.

구동 박막 트랜지스터(T2)는 스위치 박막 트랜지스터(T1)의 제 1 드레인 전극(110b)과 제 1 연결 전극(157)을 통해 전기적으로 접속된 제 2 게이트 전극(140), 제 2 게이트 전극(140)과 중첩되게 형성된 제 2 반도체층(109)과, 제 2 반도체층(109) 상에 수직 전원 라인(152)으로부터 돌출되어 형성된 제 2 소스 전극(142a), 제 2 소스 전극(142a)과 마주하며 제 3 콘택홀(180)을 통해 화소 전극(155)과 접속된 제 2 드레인 전극(142b)으로 구성된다. 제 2 소스 전극(142a)은 제 2 드레인 전극(142b)을 감싸도록 형성된다. 제 2 반도체층(109)은 제 2 오믹 콘택층(109a) 및 제 2 활성층(109b)로 구성된다. 제 1 연결 전극(157)은 도 4에 도시된 바와 같이, 제 1 콘택홀(160)에 의해 노출된 제 2 게이트 전극(140)과 스위치 박막 트랜지스터(T1)의 제 1 드레인 전극(110b)을 전기적으로 연결한다. 제 1 연결 전극(157)과 제 2 게이트 전극(140) 및 제 1 드레인 전극(110b) 각각 과의 중첩 면적은 동일하다. The driving thin film transistor T2 includes a second gate electrode 140 electrically connected to the first drain electrode 110b of the switch thin film transistor T1 through the first connection electrode 157, a second gate electrode 140, A second source electrode 142a and a second source electrode 142a which are formed on the second semiconductor layer 109 so as to protrude from the vertical power line 152, And a second drain electrode 142b connected to the pixel electrode 155 through the third contact hole 180. [ The second source electrode 142a is formed to surround the second drain electrode 142b. The second semiconductor layer 109 is composed of a second ohmic contact layer 109a and a second active layer 109b. The first connection electrode 157 is electrically connected to the second gate electrode 140 exposed by the first contact hole 160 and the first drain electrode 110b of the switch thin film transistor T1, Connect electrically. The overlapping areas of the first connection electrode 157, the second gate electrode 140, and the first drain electrode 110b are the same.

이러한 구동 박막 트랜지스터(T2)는 스위칭 박막 트랜지스터(T1)로부터 데이터 신호에 응답하여 수직 및 수평 전원 라인(152, 148)으로부터 유기발광 다이오드(OLED)로 공급되는 전류를 조절한다. This driving thin film transistor T2 regulates the current supplied from the vertical and horizontal power supply lines 152 and 148 to the organic light emitting diode OLED in response to the data signal from the switching thin film transistor T1.

수직 전원 라인(152)은 데이터 라인(DL)과 동일한 물질로 데이터 라인(DL) 나란한 방향으로 형성되고, 수평 전원 라인(148)은 게이트 라인(GL)과 동일한 물질로 게이트 라인(GL)과 나란한 방향으로 형성된다. 도 4에 도시된 바와 같이, 제 2 콘택홀(170)을 통해 노출된 수평 전원 라인(148)은 제 2 연결 전극(159)을 통해 수직 전원 라인(152)과 전기적으로 연결된다. 제 2 연결 전극(159)과 수직 및 수평 전원 라인(152, 148) 각각 과의 중첩 면적은 동일하다.The vertical power supply line 152 is formed in the same direction as the data line DL in the data line DL direction and the horizontal power supply line 148 is connected to the gate line GL in the same material as the gate line GL Direction. 4, the horizontal power supply line 148 exposed through the second contact hole 170 is electrically connected to the vertical power supply line 152 through the second connection electrode 159. The overlapping areas of the second connection electrode 159 and the vertical and horizontal power supply lines 152 and 148 are the same.

스토리지 캐패시터(C)는 수평 전원 라인(148)과 스위칭 박막 트랜지스터(T1)의 제 1 드레인 전극(110b)이 게이트 절연막(112)을 사이에 두고 중첩됨으로써 형성된다. 이러한 스토리지 캐패시터(C)는 스위칭 박막 트랜지스터(T1)로부터의 데이터 신호를 충전하고, 충전된 전압을 구동 박막 트랜지스터(T2)에 공급하여 스위칭 박막 트랜지스터(T1)가 오프(OFF)되더라도 구동 박막 트랜지스터(T2)가 일정한 전류를 공급할 수 있도록 한다. The storage capacitor C is formed by overlapping the horizontal power supply line 148 and the first drain electrode 110b of the switching thin film transistor T1 with the gate insulating film 112 interposed therebetween. The storage capacitor C charges the data signal from the switching thin film transistor T1 and supplies the charged voltage to the driving thin film transistor T2 so that even if the switching thin film transistor T1 is turned off, T2 can supply a constant current.

상부 기판(202)은 하부 기판(102)의 서브 화소 구동부와 접속된 제 1 전 극(190)과, 제 1 전극(190)과 유기 발광층(187)을 사이에 두고 형성된 제 2 전극(175)을 포함하는 OLED 어레이가 제 2 절연 기판(200)에 형성된 구조를 구비한다.The upper substrate 202 includes a first electrode 190 connected to the sub-pixel driving unit of the lower substrate 102, a second electrode 175 formed between the first electrode 190 and the organic light emitting layer 187, And a second insulating substrate 200 on which the OLED array is formed.

OLED의 제 2 전극(175)은 제 2 절연 기판(200) 전면에 형성되고, 유기 발광층(187)으로부터의 빛을 투과시키기 위하여 투명 도전층으로 형성된다. 제 2 전극(175)의 하부로 화상을 표시하는 액티브 영역에 각 서브 화소 단위로 분리시키는 격벽(181)과, 제 1 전극(190)을 하부 기판(102)과 접속시키기 위한 스페이서(184)가 형성되며 제 1 전극(190)은 스페이서(184)를 감싸도록 유기 발광층(187) 전면에 형성된다. 격벽(181)은 각 서브 화소를 감싸도록 형성되며, 격벽(181)으로 둘러싸인 내부에는 각 서브 화소별로 적색(R), 녹색(G), 청색(B)을 발광하는 유기 발광층(187)이 형성되어 있다. 여기서, 격벽(181) 및 스페이서(184) 하부에는 격벽(181) 및 스페이서(184) 각각의 면적보다 큰 면적의 절연막 패턴(177, 178)을 형성하게 되는데, 이는 제 2 전극(175)을 증착하는 공정 중 제 1 전극(190)과 제 2 전극(175)의 접촉 불량을 방지하기 위한 목적으로 형성한다. The second electrode 175 of the OLED is formed on the entire surface of the second insulating substrate 200 and is formed of a transparent conductive layer for transmitting light from the organic light emitting layer 187. A partition 181 for separating into an active region for displaying an image on the lower side of the second electrode 175 in units of subpixels and a spacer 184 for connecting the first electrode 190 to the lower substrate 102 And the first electrode 190 is formed on the entire surface of the organic light emitting layer 187 so as to surround the spacer 184. An organic emission layer 187 for emitting red (R), green (G), and blue (B) light is formed in each of the sub-pixels surrounded by the barrier ribs 181 . Insulating film patterns 177 and 178 having an area larger than that of the barrier ribs 181 and the spacers 184 are formed under the barrier ribs 181 and the spacers 184, The first electrode 190 and the second electrode 175 are formed to prevent contact failure between the first electrode 190 and the second electrode 175.

스페이서(184)는 상부 및 하부 기판(202, 102)의 셀갭 높이로 격벽(181)보다 상대적으로 높게 형성되며 상부 및 하부 기판(202, 102)에서 전기적인 접속이 필요한 부분, 즉 각 서브 화소 구동부와 OLED의 접속 부분에만 정렬되어 기둥형태로 형성된다. 또한, 격벽(181)의 측면은 그 위에 형성되는 유기 발광층(187)과 제 1 전극(190)의 분리를 위하여 역테이퍼 형상을 갖는다. 다시 말하여, 스페이서(184)는 절연막 패턴(177, 178)과 접촉하는 밑면으로부터 위로 갈수록 폭이 점진적으로 감 소하여 순방향의 경사면을 갖지만, 격벽(181)은 절연막 패턴(177, 178)과 접촉하는 밑면으로부터 위로 갈수록 폭이 점진적으로 증가하여 역방향의 경사면을 갖는다. 따라서, 격벽(181)의 측면에는 유기 발광층(187) 및 제 1 전극(190)이 증착되지 않고 평면적으로 격벽(181)의 상부와 제 2 전극(175)의 상부에만 형성되게 된다. The spacers 184 are formed at a cell gap height of the upper and lower substrates 202 and 102 so as to be relatively higher than the barrier ribs 181 and are electrically connected to the upper and lower substrates 202 and 102, And the OLED are connected to each other. The side surface of the barrier rib 181 has an inverted taper shape for separating the organic light emitting layer 187 and the first electrode 190 formed thereon. In other words, the spacers 184 gradually decrease in width from the bottom surface in contact with the insulating film patterns 177 and 178 to have a forward inclined surface, while the partition 181 contacts the insulating film patterns 177 and 178 The width gradually increases from the bottom surface to the bottom surface, and has an inclined surface in the reverse direction. The organic emission layer 187 and the first electrode 190 are formed only on the upper portion of the barrier rib 181 and the upper portion of the second electrode 175 without being deposited on the side surface of the barrier rib 181. [

그리고, 유기 발광층(187)은 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층을 포함한다. The organic light emitting layer 187 includes a hole injection layer, a hole transporting layer, a light emitting layer, an electron transporting layer, and an electron injection layer.

여기서, OLED의 제 1 전극(190)은 양극 및 음극 중 어느 하나의 전극으로 이용되고, 제 2 전극(175)은 나머지 전극으로 이용된다. Here, the first electrode 190 of the OLED is used as one of the anode and the cathode, and the second electrode 175 is used as the other electrode.

이와 같이, 서브화소 구동부 어레이가 형성된 하부 기판(102)과 OLED 어레이가 형성된 상부 기판(202)은 실링재(도시하지 않음)를 통해 합착되고, 이에 따라 상부 기판(202)의 스페이서(184) 상의 제 1 전극(190)이 하부 기판(102)의 화소 전극(155)과 전기적으로 연결된다. The lower substrate 102 on which the sub-pixel driver array is formed and the upper substrate 202 on which the OLED array is formed are bonded together through a sealing material (not shown) One electrode 190 is electrically connected to the pixel electrode 155 of the lower substrate 102.

도 6a 내지 도 6d는 도 3에 도시된 Ⅰ-Ⅰ＇ 내지 Ⅲ-Ⅲ＇선에 따른 유기발광 표시장치의 하부 기판의 제조공정을 나타낸 단면도들이다. 6A to 6D are cross-sectional views illustrating a manufacturing process of a lower substrate of an OLED display according to I-I 'to III-III' shown in FIG.

도 6a를 참조하면, 제 1 절연 기판(100) 상에 게이트 라인(GL), 제 1 게이트 전극(104), 수평 전원 라인(148) 및 제 2 게이트 전극(140)을 포함하는 게이트 패턴을 형성한다. 6A, a gate pattern including a gate line GL, a first gate electrode 104, a horizontal power supply line 148, and a second gate electrode 140 is formed on a first insulating substrate 100 do.

구체적으로, 제 1 절연 기판(100) 상에 게이트 금속층을 스퍼터링 등의 증착 방법으로 형성한다. 이어서, 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정으로 게이트 금속층이 패터닝하여 게이트 라인(GL), 제 1 게이트 전극(104), 수평 전원 라인(148) 및 제 2 게이트 전극(140)을 포함하는 게이트 패턴이 형성한다. Specifically, a gate metal layer is formed on the first insulating substrate 100 by a deposition method such as sputtering. Then, the gate metal layer is patterned by a photolithography process and an etching process using a mask to form a gate electrode (gate) including the gate line GL, the first gate electrode 104, the horizontal power supply line 148 and the second gate electrode 140 A pattern is formed.

게이트 금속층은 몰리브덴(Mo), 알루미늄(Al), 알루미늄-네오디미늄(Al-Nd), 구리(Cu), 크롬(Cr), 티타늄(Ti) 등의 금속과 이들의 합금이 단일층 또는 복수층 구조로 형성된다.The gate metal layer may be formed of a single layer or a plurality of layers of metals such as molybdenum (Mo), aluminum (Al), aluminum-neodymium (Al-Nd), copper (Cu), chromium (Cr), titanium Layer structure.

도 6b를 참조하면, 게이트 패턴 상에 게이트 절연막(112)과, 활성층(108b, 109b) 및 오믹 콘택층(108a, 109a)으로 이루어진 제 1 및 제 2 반도체층(108, 109)을 포함하는 반도체 패턴과, 데이터 라인(DL), 수직 전원 라인(152), 제 1 드레인 전극(110b) 및 소스 전극(110a), 제 2 드레인 전극(142b) 및 소스 전극(142a)을 포함하는 소스/드레인 패턴이 순차적으로 형성된다. 6B, a semiconductor device including a gate insulating film 112, first and second semiconductor layers 108 and 109 including active layers 108b and 109b and ohmic contact layers 108a and 109a, Drain pattern including a data line DL, a vertical power line 152, a first drain electrode 110b and a source electrode 110a, a second drain electrode 142b, and a source electrode 142a. Are sequentially formed.

구체적으로, 게이트 패턴을 포함하는 제 1 절연 기판(100) 전면에 PECVD(Plasma Enhanced Chemical Vapor Deposition)등의 증착 방법으로 게이트 절연막(112), 비정질실리콘(a-Si)층 및 불순물(n+)이 도핑된 비정질 실리콘층을 순차적으로 증착한 후, 포토리쏘그래피 공정 및 식각 공정으로 비정질 실리콘(a-Si)층 및 불순물(n+)이 도핑된 비정질 실리콘층을 패터닝하여 활성층(108b, 109b) 및 오믹 콘택층(108a, 109a)으로 이루어진 제 1 및 제 2 반도체층(108, 109)을 포함하는 반도체 패턴이 형성된다. Specifically, a gate insulating film 112, an amorphous silicon (a-Si) layer, and an impurity (n +) are formed on the entire surface of the first insulating substrate 100 including the gate pattern by a deposition method such as PECVD (Plasma Enhanced Chemical Vapor Deposition) The amorphous silicon layer doped with the amorphous silicon (a-Si) layer and the impurity (n +) is patterned by the photolithography process and the etching process to form the active layers 108b and 109b and the ohmic A semiconductor pattern including the first and second semiconductor layers 108 and 109 made of the contact layers 108a and 109a is formed.

제 1 반도체층(108)은 제 1 게이트 전극(104)과 중첩되고, 제 2 반도체층(109)은 제 2 게이트 전극(140)과 중첩되어 형성된다.The first semiconductor layer 108 overlaps with the first gate electrode 104 and the second semiconductor layer 109 overlaps with the second gate electrode 140.

이와 같이, 활성층 및 오믹 콘택층으로 이루어진 반도체층은 스위칭 박막 트랜지스터(T1)의 드레인 전극(110b) 하부와, 수직 전원 라인(152)과 수평 전원 라 인(148)의 중첩부에서도 형성가능하다. The semiconductor layer including the active layer and the ohmic contact layer can be formed under the drain electrode 110b of the switching thin film transistor T1 and the overlapping portion of the vertical power supply line 152 and the horizontal power supply line 148. [

이어서, 반도체 패턴을 포함하는 게이트 절연막(112) 상에 소스/드레인 금속층을 스퍼터링 등의 증착 방법으로 증착한 후, 포토리쏘그래피 공정 및 식각 공정으로 소스/드레인 금속층을 패터닝 하여 데이터 라인(DL), 수직 전원 라인(152), 제 1 드레인 전극(110b) 및 소스 전극(110a), 제 2 드레인 전극(142b) 및 소스 전극(142a)을 포함하는 소스/드레인 패턴을 형성한다. Next, a source / drain metal layer is deposited on the gate insulating layer 112 including a semiconductor pattern by a deposition method such as sputtering, and patterning the source / drain metal layer by a photolithography process and an etching process to form data lines DL, A source / drain pattern including the vertical power line 152, the first drain electrode 110b and the source electrode 110a, the second drain electrode 142b, and the source electrode 142a is formed.

수직 전원 라인(152)은 게이트 절연막(112)을 사이에 두고 수평 전원 라인(148)과 중첩되어 형성된다. The vertical power supply line 152 is formed to overlap the horizontal power supply line 148 with the gate insulating film 112 interposed therebetween.

이어서, 건식 식각 공정을 통해 제 1 소스 전극(110a) 및 제 1 드레인 전극(110b) 사이로 노출된 제 1 오믹 콘택층(108a)과, 제 2 소스 전극(142a) 및 제 2 드레인 전극(142b) 사이로 노출된 제 2 오믹 콘택층(109a)이 제거된다.The first ohmic contact layer 108a exposed between the first source electrode 110a and the first drain electrode 110b and the second source electrode 142a and the second drain electrode 142b are exposed through the dry etching process. The second ohmic contact layer 109a is removed.

게이트 절연막(112)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다. As a material of the gate insulating film 112, an inorganic insulating material such as silicon oxide (SiOx) or silicon nitride (SiNx) is used.

소스/드레인 금속층은 몰리브덴(Mo), 알루미늄(Al), 알루미늄-네오디미늄(Al-Nd), 구리(Cu), 크롬(Cr), 티타늄(Ti), 몰리티타늄 합금(MoTi), 몰리니오븀 합금(MoNb), 타이아늄니오븀 합금(TiNb) 등의 금속과 이들의 합금이 단일층 또는 복수층 구조로 형성된다. The source / drain metal layer may comprise at least one of Mo, Al, Al-Nd, Cu, Cr, Ti, MoTi, (MoNb), and a titanium-niobium alloy (TiNb), and alloys thereof are formed in a single-layer or multi-layer structure.

도 6c를 참조하면, 소스/드레인 패턴 상에 제 1 내지 제 3 콘택홀(160, 170, 180)을 포함하는 보호막(130)이 형성된다. Referring to FIG. 6C, a protection layer 130 including first to third contact holes 160, 170, and 180 is formed on a source / drain pattern.

구체적으로, 데이터 라인(DL), 수직 전원 라인(152), 제 1 드레인 전 극(110b) 및 소스 전극(110a), 제 2 드레인 전극(142b) 및 소스 전극(142a)을 포함하는 소스/드레인 패턴이 형성된 게이트 절연막(112) 상에 보호막(130)이 형성된다. 이어서, 보호막(130) 상에 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정에 의해 패터닝하여 제 2 드레인 전극(142b)을 노출하는 제 3 콘택홀(180)과, 서로 마주보는 제 2 게이트 전극(140) 및 제 1 드레인 전극(110b)의 끝단부를 노출하는 제 1 콘택홀(160)과, 수평 전원 라인(148)을 노출하는 제 2 콘택홀(170)이 형성된다. Specifically, a source / drain (not shown) including a data line DL, a vertical power supply line 152, a first drain electrode 110b and a source electrode 110a, a second drain electrode 142b, A protective film 130 is formed on the patterned gate insulating film 112. A third contact hole 180 exposing the second drain electrode 142b is formed on the passivation layer 130 by a photolithography process and an etching process using a mask and a third contact hole 180 exposing the second gate electrode 140 A first contact hole 160 exposing the end of the first drain electrode 110b and a second contact hole 170 exposing the horizontal power line 148 are formed.

보호막(130)은 게이트 절연막(112)과 같은 무기 절연물질이 PECVD 등의 증착 방법으로 증착되어 형성되거나, 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB(Benzocyclobuten), PFCB(Perfluorocyclobutane), 테프론(teflon), 사이토프(Cytop) 등과 같은 유기 절연물질이 스핀 또는 스핀리스 등의 코팅 방법으로 코팅되어 형성된다. The passivation layer 130 may be formed by depositing an inorganic insulating material such as the gate insulating layer 112 by a deposition method such as PECVD or by using an acryl based organic compound having a small dielectric constant, a BCB (Benzocyclobutene), a PFCB (Perfluorocyclobutane) an organic insulating material such as Teflon, Cytop or the like is formed by coating with a coating method such as spin or spinless.

도 6d를 참조하면, 보호막(130) 상에 화소 전극(155), 제 1 및 제 2 연결 전극(157, 159)이 형성된다. Referring to FIG. 6D, a pixel electrode 155, first and second connection electrodes 157 and 159 are formed on the passivation layer 130.

구체적으로, 보호막(130) 상에 투명 도전 물질을 증착한 후 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정에 의해 패터닝하여 제 3 콘택홀(180)을 통해 노출된 제 2 드레인 전극(142b)은 화소 전극(155)과 전기적으로 연결되며, 제 1 콘택홀(160)을 통해 노출된 제 2 게이트 전극(140)은 제 1 연결 전극(157)을 통해 제 1 드레인 전극(110b)과 전기적으로 연결되며, 제 2 콘택홀(170)을 통해 노출된 수평 전원 라인(148)은 제 2 연결 전극(159)을 통해 수직 전원 라인(152)과 전기적으로 연결된다.Specifically, a transparent conductive material is deposited on the passivation layer 130, and then patterned by a photolithography process and an etching process using a mask to expose the second drain electrode 142b exposed through the third contact hole 180, The second gate electrode 140 electrically connected to the electrode 155 and exposed through the first contact hole 160 is electrically connected to the first drain electrode 110b through the first connection electrode 157 And the horizontal power supply line 148 exposed through the second contact hole 170 is electrically connected to the vertical power supply line 152 through the second connection electrode 159.

이와 같이, 서로 다른 층에 형성된 스위칭 박막 트랜지스터(T1)의 제 1 드레인 전극(110b) 및 구동 박막 트랜지스터(T2)의 제 2 게이트 전극(140)과, 수평 전원 라인(148) 및 수직 전원 라인(152)을 하나의 콘택홀을 통해 전기적으로 연결시킴으로써, 콘택부의 면적을 감소시키고 개구율을 향상시켜 휘도를 높일 수 있다. 또한, 복수의 콘택홀을 식각할 경우, 식각한 부산물이 장비 내에 많이 발생하고 이로 인해 장비 세척 공정이 자주 이루어져야 하므로 공정 진행이 지연되는 문제점을 해결할 수 있다. In this way, the first drain electrode 110b of the switching thin film transistor T1 and the second gate electrode 140 of the driving thin film transistor T2 formed on different layers, the horizontal power line 148, and the vertical power line 152 are electrically connected to each other through one contact hole, the area of the contact portion can be reduced and the aperture ratio can be improved to increase the brightness. In addition, when a plurality of contact holes are etched, a large amount of etched by-products are generated in the equipment, and the equipment cleaning process must be performed frequently, which can solve the problem that the process progress is delayed.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. It will be clear to those who have knowledge.

도 1은 종래의 스위칭 박막 트랜지스터와 구동 박막 트랜지스터의 콘택부를 나타낸 도면이다. 1 is a view showing a contact portion of a conventional switching thin film transistor and a driving thin film transistor.

도 2는 본 발명에 따른 유기발광 표시장치의 기본 화소에 대한 등가 회로도이다. 2 is an equivalent circuit diagram of a basic pixel of an OLED display according to the present invention.

도 3은 본 발명의 실시예에 따른 듀얼 플레이트 타입의 유기발광 표시장치를 나타내는 평면도이다.3 is a plan view of a dual-plate type organic light emitting display according to an embodiment of the present invention.

도 4은 도 3에 도시된 Ⅰ-Ⅰ＇ 내지 Ⅱ-Ⅱ＇선에 따른 유기발광 표시장치를 나타내는 단면도이다. 4 is a cross-sectional view illustrating an organic light emitting diode display according to I-I 'to II-II' shown in FIG.

도 5는 도 3에 도시된 Ⅲ-Ⅲ＇선에 따른 유기발광 표시장치의 하부 기판을 나타내는 단면도이다.5 is a cross-sectional view illustrating a lower substrate of the organic light emitting diode display according to III-III 'shown in FIG.

도 6a 내지 도 6d는 도 3에 도시된 Ⅰ-Ⅰ＇ 내지 Ⅲ-Ⅲ＇선에 따른 유기발광 표시장치의 하부 기판의 제조공정을 나타낸 단면도들이다. 6A to 6D are cross-sectional views illustrating a manufacturing process of a lower substrate of an OLED display according to I-I 'to III-III' shown in FIG.

< 도면의 주요 부분에 대한 부호의 설명 >Description of the Related Art

100, 200 : 절연 기판 104 : 제 1 게이트 전극100, 200: insulating substrate 104: first gate electrode

108 : 제 1 반도체층 109 : 제 2 반도체층108: first semiconductor layer 109: second semiconductor layer

110a, 110b : 제 1 소스 및 드레인 전극 112 : 게이트 절연막 110a, 110b: first source and drain electrodes 112: gate insulating film

130 : 보호막 140 : 제 2 게이트 전극130: protective film 140: second gate electrode

142a, 142b : 제 2 소스 및 드레인 전극 148 : 수평 전원 라인142a, 142b: second source and drain electrodes 148: horizontal power supply line

152 : 수직 전원 라인 155 : 화소 전극152 vertical power line 155 pixel electrode

160, 170, 180 : 콘택홀 157, 159 : 연결 전극160, 170, 180: contact holes 157, 159: connection electrodes

Claims (10)

기판 상에 게이트 절연막을 사이에 두고 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인과, A gate line and a data line crossing the substrate with a gate insulating film therebetween to define a pixel region, 상기 게이트 라인 및 데이터 라인과 접속된 스위칭 박막 트랜지스터와,A switching thin film transistor connected to the gate line and the data line, 상기 게이트 절연막을 사이에 두고 상기 스위칭 박막 트랜지스터의 드레인 전극과 중첩되는 게이트 전극을 포함하는와 접속된 구동 박막 트랜지스터와, And a gate electrode overlapping the drain electrode of the switching thin film transistor with the gate insulating film interposed therebetween; 상기 스위칭 박막 트랜지스터와 구동 박막 트랜지스터를 덮도록 형성된 보호막과,A protective film formed to cover the switching thin film transistor and the driving thin film transistor, 상기 화소 영역에서 상기 구동 박막 트랜지스터와 접속된 유기발광 다이오드를 포함하며, And an organic light emitting diode connected to the driving thin film transistor in the pixel region, 상기 스위칭 박막 트랜지스터의 드레인 전극과 구동 박막 트랜지스터의 게이트 전극이 중첩되는 영역 주변의 상기 보호막과 게이트 절연막을 제거하여 상기 스위칭 박막 트랜지스터의 드레인 전극의 끝단부와 구동 박막 트랜지스터의 게이트 전극을 한번에 노출시키는 제 1 콘택홀과,And a gate electrode formed on the gate electrode of the switching thin film transistor and the drain electrode of the switching thin film transistor, 1 contact hole, 상기 보호막 상에 형성되어 상기 제 1 콘택홀을 통해 상기 스위칭 박막 트랜지스터의 드레인 전극과 구동 박막 트랜지스터의 게이트 전극을 전기적으로 연결시키는 제 1 연결 전극과, 상기 보호막 상에 형성되어 상기 보호막을 선택적으로 제거하여 노출된 상기 구동 박막 트랜지스터와 접속된 화소 전극과,A first connection electrode formed on the passivation layer and electrically connecting the drain electrode of the switching TFT to the gate electrode of the driving TFT through the first contact hole and a second connection electrode formed on the passivation layer, A pixel electrode connected to the exposed driving thin film transistor, 상기 화소 전극과 접속된 유기발광 다이오드를을 포함하는 것을 특징으로 하는 유기발광 표시장치.And an organic light emitting diode (OLED) connected to the pixel electrode. 제 1 항에 있어서,The method according to claim 1, 상기 데이터 라인과 나란한 방향으로 형성되어 상기 구동 박막 트랜지스터와 접속된 수직 전원 라인과, A vertical power line formed in a direction parallel to the data line and connected to the driving thin film transistor, 상기 게이트 라인과 나란한 방향으로 형성되어 상기 수직 전원 라인과 접속되는 수평 전원 라인과,A horizontal power line formed in a direction parallel to the gate line and connected to the vertical power line, 상기 수평 전원 라인 및 상기 스위칭 박막 트랜지스터의 드레인 전극이 상기 게이트 절연막을 사이에 두고 중첩되어 형성된 스토리지 캐패시터을 추가로 구비하는 것을 특징으로 하는 유기발광 표시장치.Further comprising a storage capacitor formed by overlapping the horizontal power line and the drain electrode of the switching thin film transistor with the gate insulating film interposed therebetween. 제 2 항에 있어서,3. The method of claim 2, 상기 수직 전원 라인은 상기 데이터 라인과 동일층에 형성되고, 상기 수평 전원 라인은 상기 게이트 라인과 동일층에 형성되며, The vertical power supply line is formed on the same layer as the data line, the horizontal power supply line is formed on the same layer as the gate line, 상기 수직 전원 라인 및 수평 전원 라인을 노출시키는 제 2 콘택홀과, A second contact hole exposing the vertical power line and the horizontal power line, 상기 제 2 콘택홀을 통해 상기 수직 전원 라인 및 수평 전원 라인을 전기적으로 연결시키는 제 2 연결 전극을 추가로 구비하는 것을 특징으로 하는 유기발광 표시장치.And a second connection electrode electrically connecting the vertical power supply line and the horizontal power supply line through the second contact hole. 제 1 항에 있어서,The method according to claim 1, 상기 제 1 연결 전극 및 상기 구동 박막 트랜지스터의 게이트 전극의 중첩 면적은 상기 제 1 연결 전극 및 상기 스위칭 박막 트랜지스터의 드레인 전극의 중첩 면적이 동일한 것을 특징으로 하는 유기발광 표시장치.Wherein the overlapping area of the first connection electrode and the gate electrode of the driving thin film transistor is the same as the overlapping area of the first connection electrode and the drain electrode of the switching thin film transistor. 제 3 항에 있어서,The method of claim 3, 상기 제 2 연결 전극 및 상기 수직 전원 라인의 중첩 면적은 상기 제 2 연결 전극 및 상기 수평 전원 라인의 중첩 면적이 동일한 것을 특징으로 하는 유기발광 표시장치.Wherein an overlap area of the second connection electrode and the vertical power supply line is the same as an overlapping area of the second connection electrode and the horizontal power supply line. 기판 상에 게이트 절연막을 사이에 두고 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인과, A gate line and a data line crossing the substrate with a gate insulating film therebetween to define a pixel region, 상기 게이트 라인 및 데이터 라인과 접속된 스위칭 박막 트랜지스터와,A switching thin film transistor connected to the gate line and the data line, 상기 스위칭 박막 트랜지스터와 접속된 구동 박막 트랜지스터와, A driving thin film transistor connected to the switching thin film transistor, 상기 화소 영역에서 상기 구동 박막 트랜지스터와 접속된 유기발광 다이오드를 포함하는 유기발광 표시장치의 제조방법에 있어서,And an organic light emitting diode (OLED) connected to the driving thin film transistor in the pixel region, 상기 기판 상에 상기 스위칭 박막 트랜지스터의 게이트 전극 및 상기 구동 박막 트랜지스터의 게이트 전극을 형성하는 단계와,Forming a gate electrode of the switching thin film transistor and a gate electrode of the driving thin film transistor on the substrate; 상기 스위칭 박막 트랜지스터의 게이트 전극 및 상기 구동 박막 트랜지스터의 게이트 전극을 포함하는 상기 기판 전면에 상기 게이트 절연막을 형성하고, 상기 게이트 절연막을 사이에 두고 상기 구동 박막 트랜지스터의 게이트 전극과 중첩되도록 상기 스위칭 박막 트랜지스터의 드레인 전극을 순차적으로 형성하는 단계와, Wherein the gate insulating film is formed on the entire surface of the substrate including the gate electrode of the switching thin film transistor and the gate electrode of the driving thin film transistor and the switching thin film transistor Sequentially forming a drain electrode of a first conductivity type, 상기 스위칭 박막 트랜지스터와 구동 박막 트랜지스터를 덮도록 상기 기판 상에 보호막을 형성하는 단계와,Forming a protective film on the substrate to cover the switching thin film transistor and the driving thin film transistor; 상기 스위칭 박막 트랜지스터의 드레인 전극을 포함하는 기판 상에 상기 구동 박막 트랜지스터의 게이트 전극과 및 상기 스위칭 박막 트랜지스터의 드레인 전극이 중첩되는 영역 주변의 상기 보호막과 게이트 절연막을 제거하여 상기 스위칭 박막 트랜지스터의 드레인 전극의 끝단부와 구동 박막 트랜지스터의 게이트 전극을 한번에을 노출시키는 제 1 콘택홀을 포함하는 보호막을 형성하고, 동시에 상기 보호막을 선택적으로 제거하여 상기 구동 박막 트랜지스터를 노출시키는 단계와, The protective film and the gate insulating film around the region where the gate electrode of the driving thin film transistor and the drain electrode of the switching thin film transistor overlap each other are removed on the substrate including the drain electrode of the switching thin film transistor, And a first contact hole exposing the gate electrode of the driving thin film transistor all at once, and simultaneously exposing the driving thin film transistor by selectively removing the protective film, 상기 보호막 상에 상기 제 1 콘택홀을 통해 상기 구동 박막 트랜지스터의 게이트 전극 및 상기 스위칭 박막 트랜지스터의 드레인 전극을 전기적으로 연결시키는 제 1 연결 전극을 형성하고, 동시에 상기 보호막에 의해 노출된 상기 구동 박막 트랜지스터와 접속되는 화소 전극을 형성하는 단계와,A first connection electrode electrically connecting the gate electrode of the driving thin film transistor and the drain electrode of the switching thin film transistor through the first contact hole is formed on the protection film, Forming a pixel electrode connected to the pixel electrode, 상기 화소 전극과 접속되는 상기 유기발광 다이오드를을 형성하는 단계를 포함하는 것을 특징으로 하는 유기발광 표시장치의 제조방법.And forming the organic light emitting diode connected to the pixel electrode. 제 6 항에 있어서,The method according to claim 6, 상기 게이트 라인과 동일층에 수평 전원 라인을 형성하는 단계와,Forming a horizontal power supply line in the same layer as the gate line, 상기 수평 전원 라인과 상기 게이트 절연막을 사이에 두고 중첩되도록 수직 전원 라인을 형성하는 단계와, Forming a vertical power supply line so as to overlap the horizontal power supply line and the gate insulation film, 상기 수평 전원 라인을 포함하는 기판 전면에 형성된 상기 보호막 상에 상기 수평 전원 라인 및 상기 수직 전원 라인을 노출시키는 제 2 콘택홀을 형성하는 단계와,Forming a second contact hole exposing the horizontal power line and the vertical power line on the protective film formed on the entire surface of the substrate including the horizontal power line, 상기 제 2 콘택홀을 통해 상기 수평 전원 라인 및 상기 수직 전원 라인을 전기적으로 연결시키는 제 2 연결 전극을 형성하는 단계를 추가로 구비하는 것을 특징으로 하는 유기발광 표시장치의 제조방법.And forming a second connection electrode electrically connecting the horizontal power supply line and the vertical power supply line through the second contact hole. 제 7 항에 있어서,8. The method of claim 7, 상기 수평 전원 라인 및 상기 스위칭 박막 트랜지스터의 드레인 전극이 상기 게이트 절연막을 사이에 두고 중첩되도록 스토리지 캐패시터를 형성하는 단계를 추가로 구비하는 것을 특징으로 하는 유기발광 표시장치의 제조방법.Further comprising forming a storage capacitor so that the horizontal power line and the drain electrode of the switching thin film transistor overlap with each other with the gate insulating film therebetween. 제 6 항에 있어서,The method according to claim 6, 상기 제 1 연결 전극 및 상기 구동 박막 트랜지스터의 게이트 전극의 중첩 면적은 상기 제 1 연결 전극 및 상기 스위칭 박막 트랜지스터의 드레인 전극의 중첩 면적이 동일한 것을 특징으로 하는 유기발광 표시장치의 제조방법.Wherein the overlapping area of the first connection electrode and the gate electrode of the driving thin film transistor is the same as the overlapping area of the first connection electrode and the drain electrode of the switching thin film transistor. 제 7 항에 있어서,8. The method of claim 7, 상기 제 2 연결 전극 및 상기 수직 전원 라인의 중첩 면적은 상기 제 2 연결 전극 및 상기 수평 전원 라인의 중첩 면적이 동일한 것을 특징으로 하는 유기발광 표시장치의 제조방법.Wherein the overlapping area of the second connection electrode and the vertical power supply line is the same as the overlapping area of the second connection electrode and the horizontal power supply line.
KR1020080059504A 2008-06-24 2008-06-24 Organic light emitting display and method for fabricating the same KR101469477B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080059504A KR101469477B1 (en) 2008-06-24 2008-06-24 Organic light emitting display and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080059504A KR101469477B1 (en) 2008-06-24 2008-06-24 Organic light emitting display and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20100000126A KR20100000126A (en) 2010-01-06
KR101469477B1 true KR101469477B1 (en) 2014-12-05

Family

ID=41810567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080059504A KR101469477B1 (en) 2008-06-24 2008-06-24 Organic light emitting display and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR101469477B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102053441B1 (en) * 2013-09-30 2019-12-06 엘지디스플레이 주식회사 Barrier film and method for manufacturing of display device using the same
KR102135916B1 (en) * 2013-12-18 2020-07-20 엘지디스플레이 주식회사 Thin Film Transistor Substrate For Ultra High Density Flat Panel Display
CN104659065B (en) * 2015-02-03 2017-07-18 沈阳理工大学 A kind of Semiconductor Organic light emitting display device and its manufacture method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060123332A (en) * 2003-11-14 2006-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and method for fabricating the same
KR20080052774A (en) * 2006-12-08 2008-06-12 삼성전자주식회사 Organic electro-luminescence display and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060123332A (en) * 2003-11-14 2006-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and method for fabricating the same
KR20080052774A (en) * 2006-12-08 2008-06-12 삼성전자주식회사 Organic electro-luminescence display and manufacturing method thereof

Also Published As

Publication number Publication date
KR20100000126A (en) 2010-01-06

Similar Documents

Publication Publication Date Title
US10374027B2 (en) Organic light emitting diode display device and method for manufacturing the same
US10651258B2 (en) Organic light emitting display device with improved aperture ratio
US10032843B2 (en) Organic light emitting display device and method of manufacturing the same
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
KR101254644B1 (en) Organic electro-luminescence dispaly and fabricating method tererof
KR101352105B1 (en) Organic light emitting display and method for fabricating the same
KR101100885B1 (en) Thin film transistor array panel for organic electro-luminescence
US7321134B2 (en) Organic electroluminescent display device and method for fabricating the same
KR101719372B1 (en) Method For Manufacturing An Organic Light Emitting Diode Display Device Having A Reflective Electrode
KR101100891B1 (en) Thin film transistor substrate and display apparatus havign the same
US6927536B2 (en) Organic electroluminescent display device with insulating layer patterns and method of fabricating the same
CN111863929A (en) Display substrate, preparation method thereof and display device
KR20090068505A (en) Organic light emitting diode display device and method of manufacturing the same
KR20090058283A (en) Organcic electro-luminescence dispaly and manufacturing method thereof
KR20080062308A (en) Organic electroluminescence display device and method for fabricating the same
KR101469477B1 (en) Organic light emitting display and method for fabricating the same
CN115280537A (en) Display substrate, preparation method thereof and display device
KR100899428B1 (en) Organic light emitting diode display device and fabrication method of the same
KR20160060835A (en) Organic Light Emitting Diode Display Device and Method of Fabricating the Same
KR20100024033A (en) Organic light emitting display and method for fabricating the same
KR20100035455A (en) Organic light emitting display and method for fabricating the same
KR20100011525A (en) Organic light emitting display and method for fabricating the same
KR101696460B1 (en) electro-luminescence display device
KR20100020167A (en) Organic light emitting display and method for fabricating the same
JP2012069540A (en) Thin film transistor, manufacturing method for thin film transistor, and light-emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 6