KR101468641B1 - Semiconductor device and fabrication method thereof - Google Patents

Semiconductor device and fabrication method thereof Download PDF

Info

Publication number
KR101468641B1
KR101468641B1 KR1020120096947A KR20120096947A KR101468641B1 KR 101468641 B1 KR101468641 B1 KR 101468641B1 KR 1020120096947 A KR1020120096947 A KR 1020120096947A KR 20120096947 A KR20120096947 A KR 20120096947A KR 101468641 B1 KR101468641 B1 KR 101468641B1
Authority
KR
South Korea
Prior art keywords
vias
seed layer
substrate
semiconductor device
polymer
Prior art date
Application number
KR1020120096947A
Other languages
Korean (ko)
Other versions
KR20140030584A (en
Inventor
박종철
김준철
박세훈
육종민
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020120096947A priority Critical patent/KR101468641B1/en
Publication of KR20140030584A publication Critical patent/KR20140030584A/en
Application granted granted Critical
Publication of KR101468641B1 publication Critical patent/KR101468641B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 장치 및 제조 방법에 관한 것으로, 보다 상세하게는 관통 비아가 노출되도록 씨앗층을 증착한 후 폴리머 필름을 채워넣는 방식을 이용한 관통 비아가 형성된 반도체 장치 및 그 제조 방법에 관한 것으로, 관통 비아를 정확하고 정밀하게 채울 수 있고, 기판구성 물질과 증착 씨앗층간의 열팽창계수 차이를 완충할 수 있도록 하여 열충격에 대한 신뢰성을 향상 시킨 효과가 있다.The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly, to a semiconductor device and a manufacturing method thereof, in which a via layer is formed by depositing a seed layer to expose through vias and filling a polymer film, The vias can be precisely and precisely filled and the thermal expansion coefficient difference between the substrate constituent material and the deposited seed layer can be buffered to improve the reliability of the thermal shock.

Description

반도체 장치 및 그 제조 방법 {Semiconductor device and fabrication method thereof}[0001] DESCRIPTION [0002] Semiconductor devices and fabrication methods [

본 발명은 반도체 장치 및 제조 방법에 관한 것으로, 보다 상세하게는 관통 비아가 노출되도록 씨앗층을 증착한 후 폴리머 필름을 채워넣는 방식을 이용한 관통 비아가 형성된 반도체 장치 및 그 제조 방법에 관한 것이다.
The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly, to a semiconductor device having a through-via formed by depositing a seed layer so as to expose through vias and filling a polymer film, and a manufacturing method thereof.

그동안 무어의 법칙은 반도체 셀의 미세화가 가능하였기에 성립할 수 있었다. 그러나, 최근 들어 거대한 설비투자로 인한 제조 원가의 상승, 미세 패턴의 물리적 한계 및 배선이 점점 길어짐에 따른 신호 지연 문제에 직면하게 되면서 칩 성능 향상은 한계점을 드러내고 있다.
In the meantime, Moore's Law has been able to be achieved because of the miniaturization of semiconductor cells. In recent years, however, there has been a limit to the improvement of chip performance as a result of an increase in manufacturing cost due to a large facility investment, a physical limitation of fine patterns, and a signal delay due to an increase in wiring length.

이러한 한계점을 극복하기 위한 대안으로서 관통 실리콘 비아(Through Silicon Via; TSV) 기술이 제안되어 있다. 일반적으로, 관통 실리콘 비아란 실리콘 기판을 관통하는 비아를 형성하고, 칩 적층시 실리콘 기판의 위와 아래를 연결하여 칩 간 신호 및 파워를 전달할 수 있도록 한 기술을 일컫는다.
As an alternative to overcome these limitations, a through silicon via (TSV) technology has been proposed. Generally, a through silicon via is a technique for forming a via through a silicon substrate and connecting the upper and lower sides of the silicon substrate in chip stacking, thereby transmitting signals and power between the chips.

도 1a 내지 도 1b는 종래의 관통 실리콘 비아 형성 방법을 설명하기 위한 공정별 단면도이다.
1A to 1B are cross-sectional views for explaining a conventional through silicon via forming method.

도 1을 참조하면, 종래의 관통 실리콘 비아 형성 방법은 실리콘(110)에 관통 실리콘 비아를 형성하기 위하여 일반적인 보쉬 프로세서를 이용하여 실리콘에 에칭공정 등을 이용하여 관통 비아(120)를 형성하고, 금속씨앗(seed)층(140)을 형성하여 전기구리도금 공정을 진행함으로써 진행된다.
Referring to FIG. 1, a conventional through silicon via forming method includes forming a through via 120 using an etching process or the like using a general Bosch processor to form a through silicon via in the silicon 110, A seed layer 140 is formed and then an electroplating process is performed.

또한, 종래의 관통 실리콘 비아 형성 방법은 실리콘(110)에 관통 비아(120)를 형성하고, 절연을 위하여 관통 비아(120)가 노출되도록 절연층(130)을 증착한 이후, 증착된 절연층(130)으로 인하여 좁아진 관통 비아(120)를 씨앗층(140)을 채운다.
In the conventional method for forming a via silicon via, a through via 120 is formed in the silicon 110, an insulating layer 130 is formed to expose the through via 120 for insulation, 130 to fill the seed layer 140 through the narrowed via 120. As shown in FIG.

이 때, 일반적인 보쉬 프로세서 외에 비아 형성 시기에 따라 분류되는 비아 초기(via first), 비아 중간(via middle) 및 비아 최종(via last) 공정이 이용될 수 있다.
Via via, via middle and via via processes, which are classified according to the formation period of vias in addition to the general Bosch processor, can be used at this time.

이러한 종래의 실리콘 비아 형성 방법은 씨앗층(140)으로 관통 비아(120)를 채우기 위하여 도금공정을 이용하는데, 도금공정을 이용하면, 좁고 깊은 고(high)-종횡비(비아 홀의 직경 대비 깊이; aspect ratio)의 관통 비아(120)를 씨앗층(140)으로 채우는 것이 어려워 도 1c와 같이 도금 공동(void)(141)가 형성되어 신뢰성에 문제가 있다.
This conventional silicon via formation method uses a plating process to fill through vias 120 with the seed layer 140. Using a plating process, a narrow and deep high-aspect ratio (via- it is difficult to fill the through vias 120 of the seed layer 140 with the seed layer 140. However, the plating voids 141 are formed as shown in FIG.

특히, 이러한 도금 공동(141)은 흡습이 되거나 온도가 고온으로 반복 상승시 신뢰성 문제의 주된 원인이 된다.
In particular, such a plating cavity 141 is the main cause of the reliability problem when moisture is absorbed or the temperature rises repeatedly at a high temperature.

또한, 이러한 종래의 실리콘 비아 형성 방법은 관통 비아(120)를 씨앗층(140)으로 채우는 방법으로 실리콘(110)을 에칭하고 실리콘 옥사이드를 증착하여 절연층(130)을 형성한 후 도금을 실시하는 방법을 이용하는데, 이러한 방법은 구리가 도금되는데 매우 저속으로 생산속도가 낮은 한계점이 있다.
In the conventional silicon via forming method, the silicon 110 is etched by filling the through vias 120 with the seed layer 140, the silicon oxide is deposited to form the insulating layer 130, Method, which is copper plated at a very low speed and has a low production rate.

그리고, 이러한 종래의 실리콘 비아 형성 방법은 실리콘(110)의 열팽창 계수(4 ppm/℃)와 구리의 열팽창 계수(16 ppm/℃)간 차이로 인하여 반복적인 온도 상승, 하강의 신뢰성 시험시 스트레스로 인한 구리로 도금된 관통 비아(120)와 실리콘 비아 계면 사이에 문제가 발생한다.
Such a conventional silicon via forming method has a problem in that it is stressed in the reliability test of repeated temperature rise and fall due to the difference between the thermal expansion coefficient of silicon (110) (4 ppm / 캜) and the thermal expansion coefficient of copper (16 ppm / There arises a problem between the copper via-plated through-via 120 and the silicon via interface.

본 발명의 목적은 관통 비아를 벽면 도금 후 폴리머 필름을 사용하여 채우는 방법을 이용한 관통 비아가 형성된 반도체 장치 및 그 제조 방법을 제공하는 것이다.
An object of the present invention is to provide a semiconductor device having through vias formed by a method of filling via vias with a polymer film after plating the walls, and a method of manufacturing the same.

상기의 목적을 달성하기 위한 기판에 관통비아를 형성하는 단계; 상기 관통비아가 유지되도록 상기 관통비아의 측벽에 절연층을 형성하는 단계; 상기 관통비아가 유지되도록 상기 절연층 상에 씨앗층을 형성하는 단계; 및 상기 씨앗층이 형성된 관통비아를 폴리머로 매립하는 단계;를 포함하는 반도체 장치의 제조 방법이 제공된다.
Forming through vias in the substrate to achieve the above object; Forming an insulating layer on a side wall of the through via so that the through via is held; Forming a seed layer on the insulating layer such that the through vias are held; And filling the through vias formed with the seed layer with a polymer.

바람직하게는, 상기 매립하는 단계는, 상기 씨앗층이 형성된 관통비아가 형성된 기판의 전면에 폴리머 필름을 놓는 단계; 및 열과 압력을 이용하여 상기 폴리머 필름을 상기 관통비아에 매립하는 단계;를 포함하는 것을 특징으로 한다.
Preferably, the embedding includes: placing a polymer film on a front surface of a substrate having through vias formed with the seed layer; And filling the polymer film with the through vias using heat and pressure.

바람직하게는, 상기 폴리머 필름은 감광성 절연필름이고, 상기 매립하는 단계 이후, 상기 감광성 절연필름이 매립된 기판을 패터닝된 포토 마스크를 이용하여 노광시켜 상기 관통비아 상면에 선택적으로 상기 감광성 절연필름이 매립되도록 하는 것을 특징으로 한다.
Preferably, the polymer film is a photosensitive insulating film. After the filling step, the substrate on which the photosensitive insulating film is embedded is exposed using a patterned photomask to selectively fill the photosensitive insulating film on the through- .

바람직하게는, 상기 기판은 실리콘 기판이고, 상기 씨앗층을 형성하는 단계는 전해 구리 도금공정으로 상기 씨앗층을 형성하고, 상기 폴리머는 열팽창계수가 4 내지 16 ppm/℃인 소재로 이루어진 감광성 절연필름인 것을 특징으로 한다.
Preferably, the substrate is a silicon substrate, and the seed layer forming step forms the seed layer by an electrolytic copper plating process. The polymer is a photosensitive insulating film made of a material having a thermal expansion coefficient of 4 to 16 ppm / .

또한, 기판에 내측으로 오목부를 형성하는 단계; 상기 오목부의 오목한 형상이 유지되도록 상기 기판 상에 절연층을 형성하는 단계; 상기 오목부의 오목한 형상이 유지되도록 상기 절연층 상에 씨앗층을 형성하는 단계; 상기 오목부를 폴리머로 매립하는 단계; 및 상기 기판의 후면을 백그라인딩하여 상기 씨앗층을 노출시키는 단계;를 포함하는 반도체 장치의 제조 방법이 제공된다.
Forming a recess inwardly of the substrate; Forming an insulating layer on the substrate such that a concave shape of the concave portion is maintained; Forming a seed layer on the insulating layer such that a concave shape of the concave portion is maintained; Filling the recess with a polymer; And back-grinding the back surface of the substrate to expose the seed layer.

또한, 관통비아가 형성된 기판; 상기 관통비아의 측벽에 상기 관통비아가 노출되도록 형성된 절연층; 상기 절연층 상에 상기 관통비아가 노출되도록 형성된 씨앗층; 및 상기 씨앗층이 측벽에 형성된 관통비아를 채운 폴리머;를 포함하는 반도체 장치가 제공된다.
Further, it is also possible to use a substrate having through vias formed therein; An insulating layer formed on the side wall of the through via to expose the through via; A seed layer formed on the insulating layer to expose the through vias; And a polymer filled with through vias formed on the sidewalls of the seed layer.

바람직하게는, 상기 폴리머 필름은 감광성 필름이고, 상기 폴리머 필름은 포토마스크 공정에 의하여 상기 관통비아 상면에 선택적으로 형성된 것을 특징으로 한다.
Preferably, the polymer film is a photosensitive film, and the polymer film is selectively formed on the upper surface of the through via by a photomask process.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
The details of other embodiments are included in the detailed description and drawings.

본 발명은 관통 비아가 형성된 반도체 장치에 있어서 관통 비아를 정확하고 정밀하게 채울 수 있도록 한 효과가 있다.
The present invention has an effect of accurately and precisely filling through vias in a semiconductor device in which through vias are formed.

또한, 본 발명은 기판구성 물질과 증착 씨앗층간의 열팽창계수 차이를 완충할 수 있도록 하여 열충격에 대한 신뢰성을 향상 시킨 효과가 있다.
In addition, the present invention has the effect of improving the reliability of the thermal shock by buffering the difference in thermal expansion coefficient between the substrate constituent material and the deposited seed layer.

도 1a 내지 도 1c는 종래의 관통 실리콘 비아 형성 방법을 설명하기 위한 공정별 단면도.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 공정별 단면도.
도 3은 본 발명의 다른 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 공정별 단면도.
도 4는 본 발명의 일 실시예에 따른 반도체 장치의 구성도.FIGS. 1A through 1C are cross-sectional views for explaining a conventional through silicon via forming method.
FIGS. 2A to 2C are cross-sectional views illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention.
3 is a cross-sectional view of a semiconductor device according to another embodiment of the present invention.
4 is a configuration diagram of a semiconductor device according to an embodiment of the present invention;

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 한편, 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.
BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and the manner of achieving them, will be apparent from and elucidated with reference to the embodiments described hereinafter in conjunction with the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. It is to be understood that the terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention.

도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 공정별 단면도이다.
2A to 2C are cross-sectional views illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention.

먼저, 도 2a에 도시된 바와 같이 기판(210)에 관통비아(211)를 형성한다. 예를 들면, 관통비아(211)의 형성방법은 일반적인 보쉬 프로세서 및 비아 형성 시기에 따라 분류되는 비아 초기(via first), 비아 중간(via middle) 및 비아 최종(via last) 공정 등의 어떠한 공정을 사용하여 기판(210)에 홈이 형성되도록 한다.
First, through vias 211 are formed in the substrate 210 as shown in FIG. 2A. For example, the method of forming the through vias 211 may be any process, such as via first, via middle, and via last processes, which are classified according to a typical Bosch processor and via formation timing So that a groove is formed in the substrate 210.

그 다음, 관통비아(211)가 기판(210)을 관통한 형태를 유지하도록 관통비아(211)의 측벽에 절연층(220)을 형성한다. 즉, 절연층(220)의 형성은 관통비아(211)가 노출되도록 관통비아(211)를 채우지 않게 형성된다.
Next, the insulating layer 220 is formed on the side walls of the through vias 211 so that the through vias 211 are formed to penetrate through the substrate 210. That is, the formation of the insulating layer 220 is formed so as not to fill the through vias 211 so that the through vias 211 are exposed.

바람직하게는, SiOx 또는 SiNx 등의 물질을 관통비아(211)의 측벽에 증착시킴으로써 관통비아(211)의 측벽에 절연층(220)을 형성할 수 있다.
The insulating layer 220 may be formed on the sidewalls of the through vias 211 by depositing a material such as SiOx or SiNx on the sidewalls of the via vias 211. [

그 다음, 관통비아(211)가 기판(210)을 관통한 형태를 유지하도록 절연층(220)상에 씨앗층(230)을 형성한다. 즉, 씨앗층(230)의 형성은 관통비아(211)가 노출되도록 관통비아(211)를 채우지 않게 형성된다.
A seed layer 230 is then formed on the insulating layer 220 to maintain the through vias 211 through the substrate 210. That is, the formation of the seed layer 230 is formed so as not to fill the through vias 211 so that the through vias 211 are exposed.

본 발명의 바람직한 일 실시예에 따르면, 씨앗층(230)의 형성은 전해 구리 도금공정을 이용하여 관통비아(211)에 절연층(220) 상의 측벽을 구리로 도금함으로써 이루어진다.
According to a preferred embodiment of the present invention, the formation of the seed layer 230 is performed by plating the side wall on the insulating layer 220 with copper through the via vias 211 using an electrolytic copper plating process.

바람직하게는, 씨앗층(230)은 약 10㎛ 이하의 두께가 되도록 증착된다.
Preferably, the seed layer 230 is deposited to a thickness of about 10 microns or less.

다음으로, 도 2b에 도시한 바와 같이 씨앗층(230)이 형성된 관통비아(211)를 폴리머(240)로 매립한다.
Next, as shown in FIG. 2B, the through vias 211 in which the seed layer 230 is formed are filled with the polymer 240.

바람직하게는, 씨앗층(230)이 형성된 관통비아(211)가 구비된 기판(210)의 상면에 폴리머(240)를 놓고 열압착 기구(310)를 이용하여 관통비아(211)를 폴리머(240)로 채운다.
The polymer 240 is placed on the upper surface of the substrate 210 having the through vias 211 formed with the seed layer 230 and the through vias 211 are connected to the polymer 240 ).

바람직하게는, 폴리머(240)는 감광성 필름 경화되지 않은 B-stage의 필름이며 열경화성 성분을 포함하고 있다.
Preferably, the polymer 240 is a film of a photosensitive film that is not cured and contains a thermosetting component.

또한, 바람직하게는, 폴리머(240)는 두께가 수십㎛에서 좁게는 10 내지 40㎛ 수준의 필름일 수 있다.
Further, preferably, the polymer 240 may be a film having a thickness of several tens of micrometers, and narrowly ranging from 10 to 40 micrometers.

본 발명의 바람직한 일 실시예에 따르면, 폴리머(240)로 매립하는 방법은 씨앗층(230)이 형성된 기판의 전면에 폴리머(240)를 놓고, 열과 압력을 이용하여 폴리머(240)가 관통비아(211)에 매립되도록 하는 방법이 이용된다.
According to a preferred embodiment of the present invention, a method of embedding a polymer 240 includes placing a polymer 240 on a front surface of a substrate having a seed layer 230 formed thereon, 211) is used.

바람직하게는, 관통비아(211)가 노출되도록 씨앗층(230)이 형성된 기판(210)의 상면에 감광성 절연 필름을 레이업하고, 진공 챔버(320)에 넣어 열과 압력을 가하여 감광성 절연필름인 폴리머(240)를 열압착하여, 폴리머(240)가 흐름에 의하여 관통비아(211)를 채운다.
A photosensitive insulating film is laid up on the upper surface of the substrate 210 on which the seed layer 230 is formed so as to expose the through vias 211 and is put into a vacuum chamber 320 to apply heat and pressure to form a polymer (240) is thermally bonded, and the polymer (240) fills the through vias (211) by the flow.

또한, 바람직하게는, 열은 80℃ 내지 300℃ 사이로 가해지고, 압력은 단위 제곱 센티미터당 1 kg/cm2 내지 200kg/cm2 사이로 가해진다.
Also, preferably, the heat is applied between 80 ° C and 300 ° C, and the pressure is applied between 1 kg / cm 2 and 200 kg / cm 2 per square centimeter of unit.

진공상태에서 열압착을 함으로써, 본 발명의 바람직한 일 실시예에 따른 반도체 장치의 제조 방법은 채워지지 않은 관통비아(211) 안으로 폴리머(240) 용이하게 채워지도록 한 효과가 있다.
By thermocompression bonding in a vacuum state, the manufacturing method of the semiconductor device according to the preferred embodiment of the present invention has an effect that the polymer 240 is easily filled into the unillustrated through vias 211.

본 발명의 바람직한 일 실시예에 따르면, 폴리머(240)는 열팽창계수가 4 내지 16ppm/℃의 소재로 이루어진 감광성 절연 필름이나 필요에 따라서는 16ppm/℃ 이상의 소재도 사용될 수 있다.
According to a preferred embodiment of the present invention, the polymer 240 may be a photosensitive insulating film made of a material having a coefficient of thermal expansion of 4 to 16 ppm / ° C or a material of 16 ppm / ° C or more if necessary.

본 발명의 바람직한 일 실시예에 따르면, 그 후, 도 2c에 도시한 바와 같이 감광성 절연필름인 폴리머(240)를 패터닝된 포토 마스크(330)와 광원(340)을 이용하여 노광 및 현상 공정을 통해 관통비아(211)의 상부면에 선택적으로 폴리머(240)가 채워지도록 한다.
According to a preferred embodiment of the present invention, as shown in FIG. 2C, the polymer 240, which is a photosensitive insulating film, is exposed and developed using a patterned photomask 330 and a light source 340 The upper surface of the through vias 211 is selectively filled with the polymer 240.

예를 들어, 노광 및 현상 고정은 통상의 포토 리쏘그래피 공정과 동일하다. 또한, 상기 패터닝된 포토 마스크(33)는 음성(negative) PR(photoresist coat) 및 양성(positive) PR(photoresist coat) 방식이 모두 이용될 수 있다.
For example, exposure and development fixation is the same as a conventional photolithography process. In addition, the patterned photomask 33 may be used in both a negative photoresist coat and a positive photoresist coat.

이러한 단계를 거쳐, 본 발명의 바람직한 일 실시예에 따른 반도체 장치의 제조 방법은 폴리머(240)의 기판의 전면을 덮게되어 발생하는 시편의 휨 현상을 방지하는 효과가 있다.
Through these steps, the method of manufacturing a semiconductor device according to the preferred embodiment of the present invention has the effect of preventing the specimen from being bent due to covering the entire surface of the substrate of the polymer 240.

도 3은 본 발명의 다른 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 공정별 단면도이다.
3 is a cross-sectional view illustrating a method of manufacturing a semiconductor device according to another embodiment of the present invention.

도 3에 도시된 바와 같이, 먼저 기판(210)에 관통하지 않고 내측으로 오목한 오목부(410)를 형성한다.
As shown in FIG. 3, first, a concave portion 410 is formed so as to be inwardly recessed without penetrating through the substrate 210.

예를 들면, 레이저, 플라즈마 에칭, 화학 에칭 및 DRIE 등의 통상적인 방법을 이용한다.
For example, conventional methods such as laser, plasma etching, chemical etching, and DRIE are used.

그 다음, 오목부(410)를 채우되 오목한 형상이 유지되도록 절연층(220) 및 씨앗층(230)을 차례로 증착한다.
Then, the insulating layer 220 and the seed layer 230 are deposited in order to fill the recesses 410 and maintain the concave shape.

절연층(220) 및 씨앗층(230)의 증착은 오목한 형상이 유지되도록 측벽 뿐만 아니라 오목한 밑면에도 증착되는 것을 제외하고 도 2a를 통해 설명된 바와 유사하다.
Deposition of the insulating layer 220 and the seed layer 230 is similar to that described above with reference to Figure 2a except that it is deposited on the concave bottom as well as the sidewalls to maintain the concave shape.

그 후, 오목한 형상이 유지된 오목부(410)에 폴리머(240)를 채우고, 노광 및 현상 공정을 통해 선택적으로 비아(211)의 상부에만 폴리머(240)가 형성되도록 한다.
Thereafter, the concave portion 410 in which the concave shape is maintained is filled with the polymer 240, and the polymer 240 is selectively formed only on the top of the via 211 through the exposure and development process.

폴리머(240)를 채우는 공정과 노광 및 현상 공정은 오모북(410)가 기판(210)을 관통된 형태가 아닌 것 외에 도 2b 내지 도 2c를 통해 설명된 바와 유사하다.
The process of filling the polymer 240 and the exposure and development processes are similar to those described with reference to Figures 2b to 2c, except that the omnobook 410 is not in the form of penetrating the substrate 210. [

그 다음, 기판(210)의 후면을 백그라이딩하여 상기 씨앗층(230)이 노출되도록 한다.
The backside of the substrate 210 is then overlaid to expose the seed layer 230.

도 4는 본 발명의 일 실시예에 따른 반도체 장치를 구성도이다.
4 is a block diagram of a semiconductor device according to an embodiment of the present invention.

도 4를 참조하면, 본 발명의 일 실시예에 따른 반도체 장치는 관통비아(211)가 형성된 기판(210); 관통비아(211)가 노출되도록 관통비아(211)의 측벽에 형성된 절연층(220); 절연층(220) 상에 관통비아(211)가 여전히 노출되도록 형성된 씨앗층(230); 및 관통비아(211)를 채우는 폴리머(240);를 포함하도록 구성된다.
Referring to FIG. 4, a semiconductor device according to an embodiment of the present invention includes a substrate 210 having through vias 211 formed therein; An insulating layer 220 formed on a sidewall of the through vias 211 so that the through vias 211 are exposed; A seed layer 230 formed on the insulating layer 220 so that the through vias 211 are still exposed; And a polymer 240 that fills the through vias 211.

기판(210), 관통비아(211), 절연층(220), 씨앗층(230) 및 폴리머(240)는 도 2a 내지 도 2c에서 설명한 바 또는 도 3을 통해 설명한 바와 유사하여 자세한 설명은 생략한다.
The substrate 210, the through vias 211, the insulating layer 220, the seed layer 230, and the polymer 240 are similar to those described with reference to FIGS. 2A to 2C or FIG. 3, .

이상에서는 본 발명의 바람직한 실시예 및 응용예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예 및 응용예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the present invention.

210 : 기판 211 : 관통비아
220 : 절연층 230 : 씨앗층
240 : 폴리머210: substrate 211: through vias
220: Insulation layer 230: Seed layer
240: polymer

Claims (7)

기판에 관통비아를 형성하는 단계;
상기 관통비아가 유지되도록 상기 관통비아의 측벽에 절연층을 형성하는 단계;
상기 관통비아가 유지되도록 상기 절연층 상에 씨앗층을 형성하는 단계;
상기 씨앗층이 형성된 관통비아를 감광성 절연필름으로 매립하는 단계; 및
상기 감광성 절연필름이 매립된 상기 기판을 패터닝된 포토 마스크를 이용하여 노광시켜 상기 관통비아 상면에 선택적으로 상기 감광성 절연필름이 매립되도록 하는 단계;를 포함하는 반도체 장치의 제조 방법.
Forming through vias in the substrate;
Forming an insulating layer on a side wall of the through via so that the through via is held;
Forming a seed layer on the insulating layer such that the through vias are held;
Burying the through vias formed with the seed layer with a photosensitive insulating film; And
And exposing the substrate on which the photosensitive insulating film is embedded by using a patterned photomask to selectively fill the photosensitive insulating film on the upper surface of the through via.
제1항에 있어서,
상기 매립하는 단계는,
상기 씨앗층이 형성된 기판의 전면에 폴리머 필름을 놓는 단계; 및
열과 압력을 이용하여 상기 폴리머 필름을 상기 관통비아에 매립하는 단계;를 포함하는 것
을 특징으로 하는 반도체 장치의 제조 방법.
The method according to claim 1,
Wherein the embedding step comprises:
Placing a polymer film on the entire surface of the substrate on which the seed layer is formed; And
And filling the polymer film with the through vias using heat and pressure.
Wherein the semiconductor device is a semiconductor device.
삭제delete 제2항에 있어서,
상기 기판은 실리콘 기판이고,
상기 씨앗층을 형성하는 단계는 전해 구리 도금공정으로 상기 씨앗층을 형성하고,
상기 폴리머 필름은 열팽창계수가 4 내지 16 ppm/℃인 소재로 이루어진 감광성 절연필름인 것
을 특징으로 하는 반도체 장치의 제조 방법.
3. The method of claim 2,
Wherein the substrate is a silicon substrate,
The seed layer may be formed by forming the seed layer by an electrolytic copper plating process,
The polymer film is a photosensitive insulating film made of a material having a thermal expansion coefficient of 4 to 16 ppm /
Wherein the semiconductor device is a semiconductor device.
삭제delete 관통비아가 형성된 기판;
상기 관통비아의 측벽에 상기 관통비아가 노출되도록 형성된 절연층;
상기 절연층 상에 상기 관통비아가 노출되도록 형성된 씨앗층; 및
상기 씨앗층이 측벽에 형성된 관통비아를 채운 감광성 필름;을 포함하되,
상기 감광성 필름은 포토마스크 공정에 의하여 상기 관통비아 상면에 선택적으로 형성된 것
을 특징으로 하는 반도체 장치.
A substrate on which a through vias are formed;
An insulating layer formed on the side wall of the through via to expose the through via;
A seed layer formed on the insulating layer to expose the through vias; And
And a photosensitive film filled with through vias formed on the sidewalls of the seed layer,
The photosensitive film is selectively formed on the upper surface of the through via by a photomask process
And the semiconductor device.
삭제delete
KR1020120096947A 2012-09-03 2012-09-03 Semiconductor device and fabrication method thereof KR101468641B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120096947A KR101468641B1 (en) 2012-09-03 2012-09-03 Semiconductor device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120096947A KR101468641B1 (en) 2012-09-03 2012-09-03 Semiconductor device and fabrication method thereof

Publications (2)

Publication Number Publication Date
KR20140030584A KR20140030584A (en) 2014-03-12
KR101468641B1 true KR101468641B1 (en) 2014-12-03

Family

ID=50642998

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120096947A KR101468641B1 (en) 2012-09-03 2012-09-03 Semiconductor device and fabrication method thereof

Country Status (1)

Country Link
KR (1) KR101468641B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110272806A1 (en) * 2005-09-01 2011-11-10 Micron Technology, Inc. Semiconductor dice including at least one blind hole, wafers including such semiconductor dice, and intermediate products made while forming at least one blind hole in a substrate
KR101104962B1 (en) * 2008-11-28 2012-01-12 한국전자통신연구원 Method of manufacturing through via
KR101115526B1 (en) * 2010-01-25 2012-02-27 전자부품연구원 method for manufacturing Through Silicon ViaTSV
KR101169333B1 (en) * 2010-11-10 2012-07-30 (주) 트라이스시스템 Method for forming pad of semiconductor package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110272806A1 (en) * 2005-09-01 2011-11-10 Micron Technology, Inc. Semiconductor dice including at least one blind hole, wafers including such semiconductor dice, and intermediate products made while forming at least one blind hole in a substrate
KR101104962B1 (en) * 2008-11-28 2012-01-12 한국전자통신연구원 Method of manufacturing through via
KR101115526B1 (en) * 2010-01-25 2012-02-27 전자부품연구원 method for manufacturing Through Silicon ViaTSV
KR101169333B1 (en) * 2010-11-10 2012-07-30 (주) 트라이스시스템 Method for forming pad of semiconductor package

Also Published As

Publication number Publication date
KR20140030584A (en) 2014-03-12

Similar Documents

Publication Publication Date Title
KR102275890B1 (en) Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US9305842B2 (en) Fabrication methods of chip device packages
TW202209620A (en) Reconstituted substrate for radio frequency applications
US7877874B2 (en) Process for the collective fabrication of 3D electronic modules
SE537874C2 (en) CTE-adapted interposer and method of manufacturing one
CN103380496A (en) Interposers, electronic modules, and methods for forming the same
JP2004186187A (en) Semiconductor device and its fabricating process
CN111689460B (en) Manufacturing method of TSV ground interconnection hole structure under silicon cavity in microsystem module
US9196571B2 (en) Chip device packages and fabrication methods thereof
KR101406897B1 (en) Electronic component and method for manufacturing the same
TWI500132B (en) Fabrication method of semiconductor device, through substrate via process and structure thereof
TWI590331B (en) Electronic structures strengthened by porous and non-porous layers, and methods of fabrication
JP2011211204A (en) Electronic component and printed wiring board
TW201618176A (en) Chip package and manufacturing method thereof
US20140127864A1 (en) Method of fabricating a semiconductor package
JP2016514909A (en) Low cost interposer with oxide layer
JP2010538847A (en) Method for manufacturing a plurality of chips
TW201606948A (en) Chip package and method thereof
KR101468641B1 (en) Semiconductor device and fabrication method thereof
JP2018523317A5 (en)
TWI637663B (en) Circuit board and manufacturing method thereof
CN104600027B (en) A kind of preparation technology of TSV through hole
JP2005093954A (en) Substrate having through electrode, its manufacturing method, and electronic device
EP1906441A1 (en) Wafer with semiconductor devices and method of manufacturing the same
TWI821894B (en) Semiconductor packaging structure, method, device and electronic product

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant