KR101462132B1 - 다층 반도체 웨이퍼의 처리 - Google Patents

다층 반도체 웨이퍼의 처리 Download PDF

Info

Publication number
KR101462132B1
KR101462132B1 KR1020107022862A KR20107022862A KR101462132B1 KR 101462132 B1 KR101462132 B1 KR 101462132B1 KR 1020107022862 A KR1020107022862 A KR 1020107022862A KR 20107022862 A KR20107022862 A KR 20107022862A KR 101462132 B1 KR101462132 B1 KR 101462132B1
Authority
KR
South Korea
Prior art keywords
silicon wafer
delete delete
laser
wafer
laser beam
Prior art date
Application number
KR1020107022862A
Other languages
English (en)
Other versions
KR20100136500A (ko
Inventor
알렉세이 로댕
아드리안 보일
니알 브레넌
조셉 칼라한
Original Assignee
일렉트로 사이언티픽 인더스트리즈, 아이엔씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 일렉트로 사이언티픽 인더스트리즈, 아이엔씨 filed Critical 일렉트로 사이언티픽 인더스트리즈, 아이엔씨
Publication of KR20100136500A publication Critical patent/KR20100136500A/ko
Application granted granted Critical
Publication of KR101462132B1 publication Critical patent/KR101462132B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/0604—Shaping the laser beam, e.g. by masks or multi-focusing by a combination of beams
    • B23K26/0613—Shaping the laser beam, e.g. by masks or multi-focusing by a combination of beams having a common axis
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Laser Beam Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

패턴화된 실리콘 웨이퍼를 기계 가공하거나 실리콘 웨이퍼에 특정의 형상부를 형성하기 위한 방법 및 장치는, 1ps와 1000ps 사이의 펄스 폭을 가진 제1 펄스 레이저(5) 빔을 사용해서 웨이퍼 상의 표면층의 일부를 제거하는 공정과, 200nm와 100nm 사이의 파장을 가진 제2 펄스 레이저(4) 빔을 사용해서 웨이퍼로부터 표면층의 아래에 있는 벌크 실리콘의 일부를 제거하는 공정을 포함한다. 재퇴적된 실리콘은 에칭에 의해 웨이퍼로부터 제거될 수 있다.

Description

다층 반도체 웨이퍼의 처리{PROCESSING OF MULTILAYER SEMICONDUCTOR WAFERS}
본 발명은 다층 반도체 웨이퍼의 처리 기술에 관한 것이다.
반도체 웨이퍼는 통상적으로 웨이퍼로부터 생성되는 소자의 능동 회로를 규정하기 위해 사용되는 기판상에 다수의 금속 층과 절연체를 포함한다. 웨이퍼의 기술이 발전함에 따라, 이들 층은 웨이퍼로부터 능동 소자를 생성하기에 필요한 이들의 형성에 후속하는 처리 공정에 문제가 있다.
이 문제는 주로 표면층에 새로운 재료를 사용하고 더 낮은 비용으로 더 작은 형상, 더 얇은 웨이퍼 및 더 작은 소자를 만들려고 하는 원인에 의해 생긴다. 문제가 되는 구체적인 처리 공정은 연마 톱(abrasive saw)을 사용해서 웨이퍼를 개별의 다이(die)로 절단하는 공정과, 하나의 부위를 다른 부위에 결선 접착해서 와이어 본딩 상호연결부를 형성하는 접속 형성 공정을 포함하는 웨이퍼 다이싱(wafer dicing)이다. 와이어 본딩에 대한 다른 방안은 웨이퍼의 대향 면들 사이에 상호연결 비아(interconnecting via)를 형성하고, 이에 의해 형성된 소자의 하부 또는 다른 소자 상에 상호연결부(interconnect)를 형성하는 것이다. 이러한 기술을 "쓰루 비아"(through via) 기술이라고 한다. 마찬가지로, 블라인드 비아(blind via)에 의하면, 웨이퍼의 내부 층과 전기적으로 접촉이 이루어진다. 이들 처리 공정은 상호연결 비아가 제조된 웨이퍼 상에 형성되는, "비아 라스트"(via last) 공정으로 알려진 기술의 일부로서 사용된다.
잘 알려진 에칭 기술이 해결 방안이 될 수 있지만, 비아 형성에 의해 이들 공정 문제를 해결하는 데에는, 낮은 처리율, 비아 형상, 및 재료 감도와 같은 기술적 장애 때문에 비용이 높아지게 된다. 간단히 말해서, 필요한 비아 테이퍼 각도(via taper angle)는 완벽하게 직선형은 아니며, 이에 의해 에칭으로는 달성하기 어렵지만 레이저 드릴링(laser drilling)에 의해서는 가능하다. 또한, 금속과 절연체를 적층하면, 각각의 에칭에 대해 상이한 에칭 공정을 필요로 할 수 있기 때문에 공정이 느려질 수 있다.
본 발명의 목적은 상기 설명한 종래기술의 문제점을 해결하기 위한 것이다.
본 발명의 제1 관점에 의하면, 패턴화된 실리콘 웨이퍼를 기계 가공하거나 실리콘 웨이퍼에 특정의 형상부를 형성하는 방법으로서, 1 피코초(picosecond: ps)와 1000ps 사이의 펄스 폭을 가진 제1 펄스 레이저 빔을 사용해서 웨이퍼 상의 표면층의 일부를 제거(remove)하는 단계; 및 200nm와 100nm 사이의 파장을 가진 제2 펄스 레이저 빔을 사용해서 웨이퍼로부터 표면층의 아래에 있는 벌크 실리콘(bulk silicon)의 일부를 제거하는 단계를 포함한다.
본 발명의 방법은 재퇴적된(re-deposited) 실리콘을 웨이퍼로부터 에칭(etching)에 의해 제거하는 단계를 더 포함할 수 있다.
제1 펄스 레이저 빔은 1000nm와 1100nm 사이의 파장을 갖는 것이 바람직하다.
제2 펄스 레이저 빔은 1ns 내지 500ns 범위의 펄스 폭을 갖는 Q-스위칭 레이저(Q-switched laser)에 의해 생성되는 것이 바람직하다.
제2 펄스 레이저 빔은 1ps와 1000ps 사이의 펄스 폭을 갖는 것이 바람직하다.
본 방법은 제논 디플루오라이드(xenon difluoride)로 에칭하는 단계를 포함하는 것이 바람직하다.
본 방법은 습식 화학 에칭 단계를 포함하는 것이 바람직하다.
본 방법은 건식 화학 에칭 단계를 포함하는 것이 바람직하다.
에칭 공정은 웨이퍼의 표면과 파편이 있는 웨이퍼의 기계 가공한 벽 중 적어도 하나를 세정(clear)하는 데에 사용되는 것이 바람직하다.
본 방법은 웨이퍼에 상호연결용의 쓰루 비아(through via) 또는 블라인드 비아를 형성하는 단계를 포함하는 것이 바람직하다.
본 방법은 웨이퍼를 다이싱(dicing) 또는 싱귤레이션(singulation) 처리하는 단계를 포함하는 것이 바람직하다.
본 발명의 제2 관점에 의하면, 패턴화된 실리콘 웨이퍼를 기계 가공하거나 실리콘 웨이퍼에 특정의 형상부를 형성하기 위한 장치로서, 웨이퍼 상의 표면층의 일부를 제거하기 위해 1ps와 1000ps 사이의 펄스 폭을 가진 제1 펄스 레이저 빔을 제공하도록 된 제1 레이저; 웨이퍼로부터 표면층의 하부에 있는 벌크 실리콘의 일부를 제거하기 위해 200nm과 1100nm 사이의 파장을 갖는 제2 펄스 레이저 빔을 제공하도록 된 제2 레이저; 및 웨이퍼 상의 동일 위치에 제1 및 제2 레이저 빔을 집중하기 위한 수단을 포함한다.
본 발명의 장치는 웨이퍼로부터, 재퇴적된 실리콘을 에칭에 의해 제거하도록 구성된 에칭 수단을 포함하는 것이 바람직하다.
제1 펄스 레이저 빔은 1000nm와 1100nm 사이의 파장을 갖는 것이 바람직하다.
제2 레이저는 1ns 내지 500ns 범위의 펄스 폭을 가진 Q-스위칭 레이저인 것이 바람직하다.
제2 펄스 레이저 빔은 1ps와 1000ps 사이의 펄스 폭을 갖는 것이 바람직하다.
본 발명의 장치는 웨이퍼 상의 동일 위치에 집중하기 위한 제1 및 제2 레이저 빔의 경로를 동축으로 정렬시키기 위한 정렬 수단을 포함하는 것이 바람직하다.
에칭 수단은 제논 디플루오라이드(xenon difluoride)로 에칭하도록 되어 있는 것이 바람직하다.
에칭 수단은 습식 화학 에칭을 제공하도록 되어 있는 것이 바람직하다.
에칭 수단은 건식 화학 에칭을 제공하도록 되어 있는 것이 바람직하다.
에칭 수단은 웨이퍼의 표면과 파편이 있는 웨이퍼의 기계 가공한 벽 중 적어도 하나를 세정(clear)하기 위한 습식 화학 에칭을 제공하도록 되어 있는 것이 바람직하다.
본 방치는 웨이퍼에 상호연결용의 쓰루 비아(through via) 또는 블라인드 비아를 형성하도록 구성된 것이 바람직하다.
본 장치는 웨이퍼를 다이싱(dicing) 또는 싱귤레이션(singulation) 처리하도록 되어 있는 것이 바람직하다.
본 장치는 레이저의 펄스를 미리 정해진 순서로 웨이퍼에 전달하기 위해 제1 및 제2 레이저로부터의 펄스 방출(pulse emission)을 순서화(sequence)하도록 구성된 동기화(synchronising) 수단을 포함하는 것이 바람직하다.
본 장치는 웨이퍼와 제1 및 제2 레이저 빔의 상대적 위치를 사용하기 위해 레이저 빔 경로를 통해 이미지화하도록 구성된 머신 비전(machine vision) 시스템을 구비하는 것이 바람직하다.
본 장치는 제1 레이저와 제2 레이저 사이에서 제어 펄스를 전환하기 위한 스위칭 수단을 포함하는 것이 바람직하다.
스위칭 수단은 이 스위칭 수단에 의해 수신된 제어 펄스 열에서 트리거 펄스를 수신하면, 제1 레이저와 제2 레이저 사이에서 출력 제어 펄스를 전환하도록 구성된 것이 바람직하다.
본 발명에 대하여 첨부 도면을 참조하여 실시예를 들어 설명한다.
도 1은 본 발명에 따른 장치를 개략적으로 나타낸다.
도 2a 및 도 2b는 본 발명의 실시예에 따른 방법을 플로차트이다.
도 3~6은 피코초 펄스 레이저로 비아를 형성한 표면층의 평면도의 광학 현미경 이미지이다.
도 7~12는 비아를 형성하기 위해 피코초 펄스 레이저로 개구를 형성한 표면층의 평면, 측면 및 경사도의 주사 전자 현미경 이미지이다.
도 13은 피코초 펄스 레이저로 비아를 형성한 표면층의 후방산란(backscattering) 모드에서의 주사 전자 현미경 이미지이다.
도 14 및 도 15는 웨이퍼 기판에 레이저로 개구를 형성한 본 발명의 제2 단계 이후의 비아에 대한 평면도 및 경사도의 주사 전자 현미경 이미지이다.
도 16 및 도 17은 본 발명의 방법의 제2 단계 이후의 비아의 후방산란 모드에서의 주사 전자 현미경 이미지이다.
도 18은 본 발명의 방법의 제2 단계 이후의 비아 프로파일의 전자 주사 현미경 이미지이다.
도 19는 본 발명의 방법의 제2 단계 이후의 비아 프로파일의 후방산란에서의 전자 주사 현미경 이미지이다.
도 20 및 도 21은 측벽을 나타내는 본 발명의 에칭 공정의 전자 주사 현미경 이미지이다.
도 22는 측벽을 나타내는 산란광에서, 본 발명의 에칭 공정의 주사 전자 현미경 이미지이다.
도 23은 금속 층을 부분적으로 제거하고 세척한 실리콘 액적을 주사 전자 현미경으로 나타낸 이미지이다.
도면에서 유사한 참조 부호는 유사한 부분을 나타낸다.
도 1을 참조하면, 본 발명의 따른 장치에서, 제1 레이저(5)와 제2 레이저(4)는 평행한 레이저 빔을 제공한다. 제1 레이저(5)로부터의 레이저 빔은 폴딩 미러(folding mirror)(14)에 입사해서 레이저 빔을 제1 레이저로부터 레이저 빔을 향하는 방향으로 90도로 편향시킨다. 이들 레이저 빔은 레이저 빔을 제1 레이저(5)로부터의 레이저 빔으로부터 먼 쪽으로 90도로 편향시키는 빔 스플리터(beam splittter)에서 상호 직교하도록 입사하여, 2개의 빔 경로가 기판(1)과 표면층(2)을 갖는 웨이퍼 상에 레이저 빔을 집광시키는 콜리메이팅 렌즈(collimating lens)(7)에 교번해서 동축으로 입사한다.
제1 및 제2 레이저는 신호 펄스(9, 10)에 의해 각각 제어된다. 제1 및 제2 레이저 사이에 도시되지 않은 소스로부터의 신호 펄스 열을 전환시키기 위한 스위치(12)가 제공된다. 스위치(12)는 스위치(12)에 의해 제1 레이저(5) 또는 제2 레이저(4)로 전환된 펄스 열 중의 트리거 펄스(11)에 의해 제어된다.
본 발명의 장치는 각각의 레이저 빔을 웨이퍼(1, 2)의 해당 위치로 전달함으로써 반도체 웨이퍼 상에서 공정을 수행하는 데에 사용된다. 이것을 위해 많은 방법을 사용할 수 있다는 것을 알 수 있을 것이다. 도 1에 나타낸 방법에서, 레이저 빔은 빔 스플리터(13)에서 다음의 빔 경로 조합을 나타낸 것과 같이 동일 선상으로 전파된다. 레이저 빔이 상이한 파장을 갖는 경우, 빔 스플리터는 레이저(5)로부터의 제1 레이저 빔에 대해서는 투명하고 레이저(4)로부터의 제2 레이저 빔에 대해서는 반사성을 가질 수 있다. 이와 달리, 당업자라면, 극성화 또는 빔 조합의 다른 수단을 사용할 수 있다는 것을 알 수 있을 것이다. 이는 각각의 빔 경로에서 광학적 파라미터의 신중한 설계를 필요로 한다. 이 빔은 각 빔의 초점에서 필요한 빔 직경을 제공하도록 설계된 복합 렌즈가 될 수 있는 표준 렌즈(7)를 통해 전달될 수 있다. 당업자라면, 웨이퍼 위치설정(wafer positioning)은 공지의 잘 알려진 머신 비전(machine vision) 시스템 및 웨이퍼 또는 빔 모션 시스템을 사용함으로써 달성될 수 있기 때문에, 레이저 빔은 웨이퍼 상의 요구되는 위치에 교대로 입사된다는 것을 알 수 있을 것이다. 도 1에 나타낸 예에서, 머신 비전 카메라(15)는 빔 스플리터(13) 및 폴딩 미러(14)와 동일 선상에 위치함으로써, 기계 가공 중에, 그 전이나 그 후에, 기계 가공 현장 및 웨이퍼의 이미지화가 가능하다.
도 1은 통상적인 구성을 나타낸다. 각 레이저로부터의 펄스 방출을 동기화하여 후속하는 벌크 실리콘으로의 표면층의 순차적인 노출로부터의 전이가 순간적이며 정확한 순서로 이루어진다. 이러한 실시예는 도 1에 나타낸 전기 회로를 사용한다. 이 전기 회로에서는, 신호 펄스 열(9)이 제1 레이저(5)에 제공되어, 층형 구조체(layered structure)(2)에 개구를 형성하기 위한 레이저 빔 펄스(6)를 제공할 수 있다. 충분한 수의 펄스가 전달되면, 회로는 적절한 전기 스위치(12)를 전환시키기 위한 더 큰 스위칭이나 다른 트리거 신호 펄스(11)를 사용해서 신호 펄스 열(10)을 제2 레이저(4)로 전달할 수 있다. 제2 레이저(4)는 벌크 실리콘(1)에 개구를 형성하기 위한 레이저 빔 펄스(3)를 방출한다. 당업자라면, 레이저로부터의 펄스 방출을 제어하기 위한 많은 메커니즘이 있을 수 있으며 본 발명이 이에 한정되지 않는다는 것을 알 수 있을 것이다.
이와 달리, 레이저 빔은 서로 교체해서 사용할 수 있다. 당업자라면, 본 공정은 공지된 머신 비전의 방법과 웨이퍼 배치를 사용해서 각각의 레이저에 적용된 공지된 레이저 배치 공정을 필요로 한다는 것을 알 수 있을 것이다.
본 발명에 따른 방법에서, 공지된 에칭 공정과 연관된 문제는 필요한 동작을 수행하기 위한 일련의 레이저 드릴링(drilling) 또는 머시닝(machining) 단계를 사용해서 해결할 수 있다. 이들 공정 단계는 상호연결 비아를 드릴링하거나 실리콘 웨이퍼를 스크라이빙(scribing) 및 다이싱(dicing)하는 데에 적용될 수 있다.
이들 공정을 이해하기 위해, 사용되는 레이저를 고려할 필요가 있다. EP 1201108, EP1328372, EP1404481, EP1825507 및 WO2007/088058에 개시된 자외선 Q-스위칭 레이저와 같은 공지된 나노초(nanosecond) 레이저가 비아의 형성, 스크라이빙 또는 다이싱에 사용될 수 있다. 그러나 몇몇 경우에 웨이퍼 표면상의 금속층 및 절연체는 나노초 펄스 레이저만을 과도하게 사용하면 손상을 입을 수 있다.
따라서, 부수적 손상 없이 웨이퍼 표면상의 금속 및 절연체를 통해 제거 또는 드릴링을 행하는 데에, 1 피코초(ps)와 1000 피코초(ps) 사이의 펄스 폭을 가진 레이저가 사용된다. 짧은 펄스 레이저를 사용해서, 본 발명에 따라 층 스택을 제거 또는 드릴링한다.
도 1 및 도 2a를 참조하면, 레이저 공정은 다음과 같은 단계를 포함한다.
단계 1: 웨이퍼의 표면상에 하나 이상의 층으로 이루어진 층형 구조체(2)를 통한 드릴링을, 제1 레이저(5)가 1 ps 내지 1000 ps 사이의 펄스 폭을 가진 하나 이상의 레이저 펄스(6)를 사용해서 행한다(단계 21).
단계 2: 벌크 실리콘 웨이퍼(2)를 통한 드릴링을, 200nm와 1500m 사이의 파장과 1ns와 1000ns 사이의 펄스(3)를 가진 Q-스위칭 펄스 레이저(4)를 사용해서 행한다(단계 22). 이와 달리, 충분한 파워 밀도를 가진 레이저를 사용해서 목표로 하는 처리량을 달성할 수 있는 경우, 드릴링은 표면층 제거 또는 드릴링에 사용된 피코초 펄스 레이저와 유사한 짧은 펄스 레이저에 의해 달성될 수 있다(단계 23).
단계 3: 실리콘 드릴링 공정에 의해 생기는 실리콘 파편을 제거하기 위해 드릴링 또는 기계가공된 실리콘의 벽 구조의 에칭 처리를 행한다(단계 24).
공정 중의 제1 단계의 결과: 피코초 펄스 레이저 빔에 의한 활성층을 통한 절단
피코초(ps) 레이저로 비아를 형성하기 위해 드릴링한 표면층의 광학 현미경 이미지를 도 3~도 6에 나타낸다. 노출된 활성층은 선명하고, 층들은 도 7~도 13에 나타낸 SEM-이미지로 관찰하면 잘 구분되어 있다. 또한, 표면상의 입자와 파편은 아주 적다.
공정의 제2 단계의 결과: 인트라 볼륨 Si 레이저 드릴링
활성층에서 피코초 펄스 레이저에 의해 기계가공된 28㎛ 이하의 직경을 갖는 비아로 최소로 정렬된 이후에 24㎛ 이하의 직경을 가진 60~70㎛ 깊이의 비아가 드릴링된다. 도 14~19는 그 결과로 형성된 비아의 SEM 이미지를 나타낸다.
SEM으로부터 얻은 단면 및 경사 도면으로부터, 피코초 레이저는 구조화된 층을 통해 깨끗하게 드릴링을 행하여, 온전하고 제대로 형성한다. 실리콘 기판을 드릴링하기 위해 나노초 펄스 레이저를 사용한 경우, 활성층은 재구성된 실리콘으로 코팅된다.
피코초 레이저 펄스를 사용하지 않으면, 비아의 내부는 금속 입자를 포함한다. 활성층을 드릴링하기 위해 피코초 펄스 레이저를 사용하면 비아 내에 금속이 생기지 않는다. 실리콘과 반응하고 금속과는 반응하지 않는 에칭제를 사용하면, 비아의 내부 벽을 에칭하기 위한 자기정렬 마스크(self-aligned mask)를 형성하는 폴리이미드(polyimide)와 금속이 웨이퍼 표면의 다수이기 때문에 재퇴적된 실리콘이 마스킹 없이 에칭될 수 있다.
공정의 제3 단계의 결과: 에칭
도 20~23을 참조하면, 다층 스택 주위의 접착된 실리콘 파편을 제거하기 위해, 샘플을 짧은 XeF2 에칭 사이클에 적용하면, 그 성공적인 결과를 도면에서 볼 수 있다.
본 발명은 에칭제로서 XeF2 에 한정되지 않는다. 액체나 가스 중의 "노블 할로겐"(noble halogens) 또는 "인터-할라이드"(inter-halides)와 같은 다른 에칭제를 사용해도 된다. 당업자에게 잘 알려진 KOH, 테트리메틸암모니윰 하이드록사이드(TmaH) 등의 화학제를 사용하는 습식 화학 에칭이 실리콘을 제거하는 데에 사용될 수 있다. 마지막으로, 플라즈마 에칭과 반응성 이온 에칭을 마지막 단계에 사용할 수 있다.
도 2b를 참조하면, 본 발명의 다른 실시예에서, 피코초 펄스 레이저와 벌크 실리콘 나노초 펄스 레이저의 순서를 반대로 해서 유사한 결과를 얻을 수 있다. 동일한 결과를 얻기 위해, 표면상의 층은 벌크 실리콘 기계가공 공정의 일부로서 벌크 실리콘 레이저에 의해 조악하게 기계가공된다(단계 25). 이후, 금속 및 절연층이 금속 및 절연체 층에서 비아 개구를 더 넓히고 금속 절연체 층이 먼저 기계 가공되는 경우와 같이 깨끗하게 절단 및 피니시 처리하기 위해, 금속 층의 기계 가공이 이루어 지도록(단계 26), 빔 프로파일을 갖는 피코초 레이저에 노출된다.

Claims (27)

  1. 패턴화된 실리콘 웨이퍼를 기계 가공하거나 패턴화된 실리콘 웨이퍼에 특정의 형상부를 형성하는 방법으로서,
    a. 제1 레이저(5)로부터의 1 피코초(picosecond: ps)와 1000 피코초(ps) 사이의 펄스 폭과 제1 파장을 가진 제1 펄스 레이저 빔(6)을 사용해서 상기 실리콘 웨이퍼 상의 표면층의 일부를 제거(remove)하는 단계(21) ― 여기서, 상기 제1 파장은 1000nm와 1100nm 사이임 ―; 및
    b. 제2 레이저(4)로부터의 상기 제1 파장보다 짧고 200nm와 1100nm 사이의 제2 파장을 가진 제2 펄스 레이저 빔(3)을 사용해서 상기 실리콘 웨이퍼로부터 상기 표면층의 아래에 있는 벌크 실리콘(bulk silicon)의 일부를 제거하는 단계(22)
    를 포함하고,
    상기 제1 펄스 레이저 빔 및 상기 제2 펄스 레이저 빔은 상기 실리콘 웨이퍼 상의 동일 위치로 이동되는 것을 특징으로 하는,
    패턴화된 실리콘 웨이퍼를 기계 가공하거나 패턴화된 실리콘 웨이퍼에 특정의 형상부를 형성하는 방법.
  2. 제1항에 있어서,
    재퇴적된(re-deposited) 실리콘을 상기 실리콘 웨이퍼로부터 에칭(etching)에 의해 제거하는 단계(24)를 포함하는 에칭 공정을 포함하는 것을 특징으로 하는, 패턴화된 실리콘 웨이퍼를 기계 가공하거나 패턴화된 실리콘 웨이퍼에 특정의 형상부를 형성하는 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제2 펄스 레이저 빔(3)은 1ns 내지 500ns 범위의 펄스 폭을 갖는 Q-스위칭 레이저(Q-switched laser)에 의해 생성되거나, 대안으로 상기 제2 펄스 레이저 빔(3)은 1ps와 1000ps 사이의 펄스 폭을 갖는 것을 특징으로 하는, 패턴화된 실리콘 웨이퍼를 기계 가공하거나 패턴화된 실리콘 웨이퍼에 특정의 형상부를 형성하는 방법.
  4. 제2항에 있어서,
    상기 에칭 공정은 제논 디플루오라이드(xenon difluoride)로 에칭하는 것을 포함하는 것을 특징으로 하는, 패턴화된 실리콘 웨이퍼를 기계 가공하거나 패턴화된 실리콘 웨이퍼에 특정의 형상부를 형성하는 방법.
  5. 제2항에 있어서,
    상기 에칭 공정은 습식 화학 에칭 단계 또는 건식 화학 에칭 단계를 포함하는 것을 특징으로 하는, 패턴화된 실리콘 웨이퍼를 기계 가공하거나 패턴화된 실리콘 웨이퍼에 특정의 형상부를 형성하는 방법.
  6. 제2항에 있어서,
    상기 에칭 공정은 상기 실리콘 웨이퍼의 표면과 파편이 있는 상기 실리콘 웨이퍼의 기계 가공한 벽 중 적어도 하나를 세정(clear)하는 데에 사용되는 것을 특징으로 하는, 패턴화된 실리콘 웨이퍼를 기계 가공하거나 패턴화된 실리콘 웨이퍼에 특정의 형상부를 형성하는 방법.
  7. 제1항 또는 제2항에 있어서,
    상기 실리콘 웨이퍼에 상호연결용의 쓰루 비아(through via) 또는 블라인드 비아를 형성하는 단계를 포함하거나,
    실리콘 웨이퍼를 다이싱(dicing) 또는 싱귤레이션(singulation) 처리하는 단계를 포함하는 것을 특징으로 하는, 패턴화된 실리콘 웨이퍼를 기계 가공하거나 패턴화된 실리콘 웨이퍼에 특정의 형상부를 형성하는 방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
KR1020107022862A 2008-03-18 2009-03-16 다층 반도체 웨이퍼의 처리 KR101462132B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0805037A GB2458475B (en) 2008-03-18 2008-03-18 Processing of multilayer semiconductor wafers
GB0805037.9 2008-03-18
PCT/EP2009/053061 WO2009115484A1 (en) 2008-03-18 2009-03-16 Processing of multilayer semiconductor wafers

Publications (2)

Publication Number Publication Date
KR20100136500A KR20100136500A (ko) 2010-12-28
KR101462132B1 true KR101462132B1 (ko) 2014-11-17

Family

ID=39328362

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107022862A KR101462132B1 (ko) 2008-03-18 2009-03-16 다층 반도체 웨이퍼의 처리

Country Status (8)

Country Link
US (1) US20110177674A1 (ko)
EP (1) EP2266134B1 (ko)
JP (1) JP5453386B2 (ko)
KR (1) KR101462132B1 (ko)
CN (1) CN102017126B (ko)
GB (1) GB2458475B (ko)
TW (1) TWI458583B (ko)
WO (1) WO2009115484A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011140229A1 (en) * 2010-05-04 2011-11-10 Esi-Pyrophotonics Lasers Inc. Method and apparatus for drilling using a series of laser pulses
WO2012037465A1 (en) 2010-09-16 2012-03-22 Raydiance, Inc. Laser based processing of layered materials
US8557683B2 (en) * 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8399281B1 (en) * 2011-08-31 2013-03-19 Alta Devices, Inc. Two beam backside laser dicing of semiconductor films
US8361828B1 (en) * 2011-08-31 2013-01-29 Alta Devices, Inc. Aligned frontside backside laser dicing of semiconductor films
CN108140556B (zh) * 2015-08-22 2022-07-26 东京毅力科创株式会社 基片背侧纹理化
JP7066263B2 (ja) * 2018-01-23 2022-05-13 株式会社ディスコ 加工方法、エッチング装置、及びレーザ加工装置
US11854888B2 (en) * 2020-06-22 2023-12-26 Applied Materials, Inc. Laser scribing trench opening control in wafer dicing using hybrid laser scribing and plasma etch approach
EP4205167A1 (en) * 2020-08-28 2023-07-05 Gatan, Inc. Apparatus and method for semiconductor package failure analysis
CN117483983A (zh) * 2023-11-08 2024-02-02 武汉华日精密激光股份有限公司 一种群孔激光加工方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003211276A (ja) * 2002-01-22 2003-07-29 Sumitomo Heavy Ind Ltd レーザ加工方法及びレーザ加工装置
JP2005059042A (ja) * 2003-08-08 2005-03-10 Ricoh Co Ltd レーザ加工方法、レーザ加工装置、構造体および反射型光学素子
KR20070051360A (ko) * 2004-11-01 2007-05-17 엑스에스아이엘 테크놀러지 리미티드 웨이퍼 다이싱 과정 중 또는 다이싱 과정 이후 에칭에 의해다이 강도를 증가시키는 방법
KR20070089150A (ko) * 2004-12-09 2007-08-30 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 반도체 디바이스의 다-파장 레이저 미세가공

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2621599B2 (ja) * 1990-07-05 1997-06-18 日本電気株式会社 コンタクトホール形成装置及び方法
JP2000263258A (ja) * 1999-03-15 2000-09-26 Hitachi Cable Ltd 非金属材料基板の加工方法及びその装置
US6562698B2 (en) * 1999-06-08 2003-05-13 Kulicke & Soffa Investments, Inc. Dual laser cutting of wafers
AU6178200A (en) * 1999-08-03 2001-02-19 Xsil Technology Limited A circuit singulation system and method
KR100830128B1 (ko) * 2000-01-10 2008-05-20 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 초단 펄스 폭을 가진 레이저 펄스의 버스트로 메모리링크를 처리하기 위한 레이저 시스템 및 방법
US6887804B2 (en) * 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
US7157038B2 (en) * 2000-09-20 2007-01-02 Electro Scientific Industries, Inc. Ultraviolet laser ablative patterning of microstructures in semiconductors
KR100829876B1 (ko) * 2000-10-26 2008-05-16 엑스에스아이엘 테크놀러지 리미티드 레이저 기계가공의 제어
DE60210770T2 (de) * 2001-03-22 2006-08-31 Xsil Technology Ltd. Ein laserbearbeitungssystem und -verfahren
CN1131122C (zh) * 2001-05-10 2003-12-17 中国科学技术大学 一种激光打孔装置及其二步打孔方法
ATE316691T1 (de) * 2002-04-19 2006-02-15 Xsil Technology Ltd Laser-behandlung
JP2004055771A (ja) * 2002-07-18 2004-02-19 Nec Lcd Technologies Ltd 半導体薄膜の製造方法及びレーザ照射装置
US6809291B1 (en) * 2002-08-30 2004-10-26 Southeastern Universities Research Assn., Inc. Process for laser machining and surface treatment
GB2404280B (en) * 2003-07-03 2006-09-27 Xsil Technology Ltd Die bonding
US20050087522A1 (en) * 2003-10-24 2005-04-28 Yunlong Sun Laser processing of a locally heated target material
US7129114B2 (en) * 2004-03-10 2006-10-31 Micron Technology, Inc. Methods relating to singulating semiconductor wafers and wafer scale assemblies
US7804043B2 (en) * 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7396706B2 (en) * 2004-12-09 2008-07-08 Electro Scientific Industries, Inc. Synchronization technique for forming a substantially stable laser output pulse profile having different wavelength peaks
JP2007029952A (ja) * 2005-07-22 2007-02-08 Sumitomo Heavy Ind Ltd レーザ加工装置及びレーザ加工方法
GB2434913A (en) * 2006-02-02 2007-08-08 Xsil Technology Ltd Support for wafer singulation
US8198566B2 (en) * 2006-05-24 2012-06-12 Electro Scientific Industries, Inc. Laser processing of workpieces containing low-k dielectric material

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003211276A (ja) * 2002-01-22 2003-07-29 Sumitomo Heavy Ind Ltd レーザ加工方法及びレーザ加工装置
JP2005059042A (ja) * 2003-08-08 2005-03-10 Ricoh Co Ltd レーザ加工方法、レーザ加工装置、構造体および反射型光学素子
KR20070051360A (ko) * 2004-11-01 2007-05-17 엑스에스아이엘 테크놀러지 리미티드 웨이퍼 다이싱 과정 중 또는 다이싱 과정 이후 에칭에 의해다이 강도를 증가시키는 방법
KR20070089150A (ko) * 2004-12-09 2007-08-30 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 반도체 디바이스의 다-파장 레이저 미세가공

Also Published As

Publication number Publication date
KR20100136500A (ko) 2010-12-28
EP2266134A1 (en) 2010-12-29
JP5453386B2 (ja) 2014-03-26
TW200948523A (en) 2009-12-01
US20110177674A1 (en) 2011-07-21
GB2458475B (en) 2011-10-26
GB2458475A (en) 2009-09-23
GB0805037D0 (en) 2008-04-16
CN102017126B (zh) 2015-03-25
EP2266134B1 (en) 2013-05-08
CN102017126A (zh) 2011-04-13
TWI458583B (zh) 2014-11-01
JP2011517427A (ja) 2011-06-09
WO2009115484A1 (en) 2009-09-24

Similar Documents

Publication Publication Date Title
KR101462132B1 (ko) 다층 반도체 웨이퍼의 처리
KR102024364B1 (ko) 플라즈마 에칭을 갖는 하이브리드 멀티-스텝 레이저 스크라이빙 프로세스를 이용한 웨이퍼 다이싱
US8198566B2 (en) Laser processing of workpieces containing low-k dielectric material
KR100877936B1 (ko) 레이저 분할 커팅
CN108766936B (zh) 使用具有多重脉冲串的脉冲列激光与等离子体蚀刻的晶圆切割
KR101910398B1 (ko) 수용성 다이 부착 필름을 이용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
US7241669B2 (en) Method of forming a scribe line on a passive electronic component substrate
US8551792B2 (en) Dicing a semiconductor wafer
TWI775464B (zh) 切割包含複數個積體電路之半導體晶圓的系統
US9460966B2 (en) Method and apparatus for dicing wafers having thick passivation polymer layer
KR101920343B1 (ko) 플라즈마 에칭을 갖는 하이브리드 갈바닉 레이저 스크라이빙 프로세스를 이용한 웨이퍼 다이싱
KR20110138225A (ko) 유리 기판 위에 칩 스케일 패키지를 레이저 싱귤레이션하는 방법
KR20150032583A (ko) 높은 다이 파괴 강도 및 깨끗한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
KR20150005670A (ko) 펨토초-기반의 레이저를 이용한 웨이퍼 다이싱 및 플라즈마 식각
WO2013009575A2 (en) Wafer dicing using hybrid split-beam laser scribing process with plasma etch
KR100853827B1 (ko) 반도체의 마이크로구조에 대한 자외선 레이저 절제 패터닝

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171024

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181025

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191030

Year of fee payment: 6