KR101460034B1 - method of manufacturing thin PCB substrate using carrier substrate - Google Patents

method of manufacturing thin PCB substrate using carrier substrate Download PDF

Info

Publication number
KR101460034B1
KR101460034B1 KR1020130032795A KR20130032795A KR101460034B1 KR 101460034 B1 KR101460034 B1 KR 101460034B1 KR 1020130032795 A KR1020130032795 A KR 1020130032795A KR 20130032795 A KR20130032795 A KR 20130032795A KR 101460034 B1 KR101460034 B1 KR 101460034B1
Authority
KR
South Korea
Prior art keywords
layer
carrier substrate
circuit board
printed circuit
manufacturing
Prior art date
Application number
KR1020130032795A
Other languages
Korean (ko)
Other versions
KR20140117892A (en
Inventor
심재철
차상석
Original Assignee
주식회사 심텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 심텍 filed Critical 주식회사 심텍
Priority to KR1020130032795A priority Critical patent/KR101460034B1/en
Publication of KR20140117892A publication Critical patent/KR20140117892A/en
Application granted granted Critical
Publication of KR101460034B1 publication Critical patent/KR101460034B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

일 실시 예에 따르는 박형 인쇄회로기판의 제조 방법이 제공된다. 상기 박형 인쇄회로기판의 제조 방법에 있어서, 순차적으로 적층된 제1 층, 이형층 및 제2 층을 포함하는 캐리어 기판을 준비한다. 적어도 하나 이상의 회로 패턴층 및 상기 회로 패턴층을 서로 절연하는 절연층을 구비하는 적층 구조물을 상기 캐리어 기판 상에 형성한다. 상기 적층 구조물로부터 적어도 상기 이형층에 이르는 트렌치를 형성한다. 상기 트렌치를 이용하여 서로 다른 방향의 힘을 인가함으로써, 상기 이형층을 경계로 하여 상기 캐리어 기판을 분리시킨다.A method of manufacturing a thin printed circuit board in accordance with one embodiment is provided. In the method of manufacturing the thin printed circuit board, a carrier substrate including a first layer, a release layer, and a second layer which are sequentially stacked is prepared. A laminate structure including at least one circuit pattern layer and an insulating layer for insulating the circuit pattern layers from each other is formed on the carrier substrate. A trench is formed from the stacked structure to at least the release layer. By applying a force in different directions using the trench, the carrier substrate is separated with the release layer as a boundary.

Description

캐리어 기판을 이용하는 박형 인쇄회로기판의 제조 방법{method of manufacturing thin PCB substrate using carrier substrate}[0001] The present invention relates to a method of manufacturing a thin PCB substrate using a carrier substrate,

본 발명은 인쇄회로기판(PCB)에 관한 것으로, 보다 상세하게는, 캐리어 기판을 이용하는 박형 인쇄회로기판의 제조 방법에 관한 것이다. The present invention relates to a printed circuit board (PCB), and more particularly, to a method of manufacturing a thin printed circuit board using a carrier substrate.

최근에, 패키지 제품의 경박단소화 경향에 따라, 인쇄회로기판의 두께를 감소시키고 인쇄 회로 패턴도 미세화할 수 있는 공정 기술이 다양하게 연구되고 있다. 이러한, 공정 기술 중 하나가 캐리어 기판을 이용하는 적층 방법에 관한 것이다. 구체적으로 설명하자면, 캐리어 기판을 제공하여 상기 캐리어 기판 상에 복수의 회로 패턴층 및 절연층을 형성하여 적층 구조물을 형성하는 공정을 진행한다. 그리고, 상기 적층 구조물 상에 칩을 실장한 후에 캐리어 기판 만을 제거하여 박형 인쇄회로기판을 제조한다. 이와 같이, 캐리어 기판을 이용하는 기술을 적용함으로써, 최종 인쇄회로기판을 80 ㎛ 이하의 얇은 두께로 형성시킬 수 있다.2. Description of the Related Art In recent years, a variety of process technologies have been researched to reduce the thickness of a printed circuit board and to miniaturize a printed circuit pattern in accordance with the tendency of lightness and shortening of packaged products. One such process technique relates to a lamination method using a carrier substrate. Specifically, a process of forming a laminated structure by providing a carrier substrate and forming a plurality of circuit pattern layers and an insulating layer on the carrier substrate is performed. Then, a chip is mounted on the stacked structure, and then only the carrier substrate is removed to manufacture a thin printed circuit board. As described above, by applying the technique using the carrier substrate, the final printed circuit board can be formed with a thin thickness of 80 占 퐉 or less.

도 1a 및 도 1b는 종래의 캐리어 기판을 이용하는 인쇄회로기판의 제조 방법을 개략적으로 도시하는 도면이다. 도 1a를 참조하면, 코어층(110), 제1 구리층(120), 제1 구리층 상의 이형층(미도시), 이형층 상의 제2 구리층(130)을 구비하는 캐리어 기판을 준비한다. 제2 구리층(130) 상에 회로 패턴층(150), 절연층(140) 및 솔더 레지스트 패턴(160)을 형성하고, 와이어(190)를 이용하여 칩(170)을 실장한다. 그리고, 칩(170)을 보호하는 보호층(180)을 형성함으로써, 패키지 중간 구조물을 형성한다. 이어서, 상기 캐리어 기판을 상기 이형층을 기준으로 상기 패키지 중간 구조물로부터 분리시킴으로써, 인쇄회로기판의 박형화를 달성할 수 있다. 1A and 1B are views schematically showing a method of manufacturing a printed circuit board using a conventional carrier substrate. 1A, a carrier substrate having a core layer 110, a first copper layer 120, a release layer (not shown) on the first copper layer, and a second copper layer 130 on the release layer is prepared . The circuit pattern layer 150, the insulating layer 140 and the solder resist pattern 160 are formed on the second copper layer 130 and the chip 170 is mounted using the wire 190. [ Then, the protective layer 180 for protecting the chip 170 is formed to form a package intermediate structure. Subsequently, by separating the carrier substrate from the package intermediate structure with reference to the release layer, it is possible to achieve the thinning of the printed circuit board.

이때, 상기 이형층을 기준으로 제1 구리층(120)과 제2 구리층(130)을 서로 분리시키는 작업은 도 1b와 같이, 수작업으로 이루어지고 있다. 구체적으로, 도 1a에 도시된 상기 패키지 중간 구조물을 뒤집어 놓은 다음, 상기 캐리어 기판의 측단면부의 제1 구리층(120)과 제2 구리층(130) 사이의 계면에, 칼과 같은 절단 도구를 삽입하여 상기 이형층의 일부분을 제거한다. 제거된 이형층의 일부분에 의해 간격이 벌어진 제1 구리층(120)과 제2 구리층(130)을 수작업에 의해 각각 힘을 인가함으로써, 상기 패키지 중간 구조물로부터 제1 구리층(120) 및 코어층(110)을 박리하여 제거하게 된다..At this time, the operation of separating the first copper layer 120 and the second copper layer 130 from each other based on the release layer is performed manually, as shown in FIG. 1B. Specifically, after the package intermediate structure shown in FIG. 1A is turned upside down, a cutting tool such as a knife is attached to the interface between the first copper layer 120 and the second copper layer 130 at the side end face portion of the carrier substrate A portion of the release layer is removed. The first copper layer 120 and the core layer 130 are separated from the package intermediate structure by applying a force manually to the first copper layer 120 and the second copper layer 130 spaced apart by a part of the removed release layer, The layer 110 is peeled and removed.

종래의 기술은 상술한 바와 같이, 상기 캐리어 기판의 분리작업이 수작업으로 이루어지므로, 작업이 용이하지 않고 또한 자동화 공정이 어려운 문제점이 있다.Conventionally, as described above, since the separation operation of the carrier substrate is performed manually, there is a problem that the operation is difficult and the automation process is difficult.

본 발명의 실시예들은 캐리어 기판을 이용하는 박형의 인쇄회로기판의 제조 방법에 있어서, 적층 구조물로부터 캐리어 기판을 제거하는 새로운 방법을 제공하는 것이다.Embodiments of the present invention provide a novel method of removing a carrier substrate from a stacked structure in a method of manufacturing a thin printed circuit board using a carrier substrate.

본 발명의 일 측면에 따르는 박형 인쇄회로기판의 제조 방법이 제공된다. 상기 박형 인쇄회로기판의 제조 방법에 있어서, 순차적으로 적층된 제1 층, 이형층 및 제2 층을 포함하는 캐리어 기판을 준비한다. 적어도 하나 이상의 회로 패턴층 및 상기 회로 패턴층을 서로 절연하는 절연층을 구비하는 적층 구조물을 상기 캐리어 기판 상에 형성한다. 상기 적층 구조물로부터 적어도 상기 이형층에 이르는 트렌치를 형성한다. 상기 트렌치를 이용하여 서로 다른 방향의 힘을 인가함으로써, 상기 이형층을 경계로 하여 상기 캐리어 기판을 분리시킨다.A method of manufacturing a thin printed circuit board in accordance with an aspect of the present invention is provided. In the method of manufacturing the thin printed circuit board, a carrier substrate including a first layer, a release layer, and a second layer which are sequentially stacked is prepared. A laminate structure including at least one circuit pattern layer and an insulating layer for insulating the circuit pattern layers from each other is formed on the carrier substrate. A trench is formed from the stacked structure to at least the release layer. By applying a force in different directions using the trench, the carrier substrate is separated with the release layer as a boundary.

본 발명의 다른 측면에 따르는 임베디드 인쇄회로기판의 제조 방법이 제공된다. 상기 박형 인쇄회로기판의 제조 방법에 있어서, 순차적으로 적층된 제1 층, 이형층 및 제2 층을 포함하는 캐리어 기판을 준비한다. 적어도 하나 이상의 회로 패턴층 및 상기 회로 패턴층을 서로 절연하는 절연층을 구비하는 적층 구조물을 상기 캐리어 기판 상에 형성한다. 상기 적층 구조물 상에 칩을 실장한다. 상기 적층 구조물 상에서 상기 칩을 몰딩하는 몰드층을 형성한다. 상기 몰드층이 형성되지 않은 상기 적층 구조물의 배치 영역에서, 상기 캐리어 기판의 일부분에 이르는 트렌치를 형성한다. 상기 트렌치를 이용하여, 상기 캐리어 기판의 상기 제1 층과 상기 제2 층을 서로 분리시킨다.A method of manufacturing an embedded printed circuit board according to another aspect of the present invention is provided. In the method of manufacturing the thin printed circuit board, a carrier substrate including a first layer, a release layer, and a second layer which are sequentially stacked is prepared. A laminate structure including at least one circuit pattern layer and an insulating layer for insulating the circuit pattern layers from each other is formed on the carrier substrate. A chip is mounted on the stacked structure. A mold layer for molding the chip is formed on the laminate structure. A trench reaching a part of the carrier substrate is formed in an arrangement region of the laminated structure in which the mold layer is not formed. Using the trench, the first layer and the second layer of the carrier substrate are separated from each other.

일 실시 예에 따르면, 캐리어 기판을 이용하여 박형 인쇄회로기판을 제조할 때, 캐리어 기판의 외곽부에 트렌치를 형성하고 상기 트렌치를 이용하여 힘을 인가함으로써, 캐리어 기판을 보다 용이하게 적층 구조물로부터 제거할 수 있다. According to one embodiment, when a thin printed circuit board is manufactured using a carrier substrate, a trench is formed in the outer frame of the carrier substrate, and a force is applied by using the trench, thereby easily removing the carrier substrate from the stacked structure can do.

일 실시 예들에 따르면, 상기 트렌치를 이용함으로써, 캐리어 기판 분리 공정을 자동화할 수 있는 장점이 있다.According to one embodiment, the use of the trench has the advantage of automating the carrier substrate separation process.

도 1a 및 도 1b는 종래의 캐리어 기판을 이용하는 인쇄회로기판의 제조 방법을 개략적으로 도시하는 도면이다.
도 2는 본 발명의 일 실시 예에 따르는 박형 인쇄회로기판의 제조 방법을 개략적으로 도시하는 단면도이다.
도 3 내지 도 15는 본 발명의 일 실시 예에 따르는 박형 인쇄회로기판의 제조 방법을 개략적으로 나타내는 단면도이다.
도 16a 내지 도 16d는 본 발명의 다른 실시 예에 따르는 박형 인쇄회로기판의 제조 방법을 설명하는 도면이다.
도 17a 및 도 17b는 본 발명의 일 실시 예에 따라 트렌치를 형성하는 공정을 개략적으로 나타내는 도면이다.
도 18a 및 도 18b는 본 발명의 다른 실시 예에 따라 트렌치를 형성하는 공정을 개략적으로 나타내는 도면이다.
도 19a 및 도 19b는 본 발명의 또다른 실시 예에 따라 트렌치를 형성하는 공정을 개략적으로 나타내는 도면이다.
도 20a 및 도 20b는 본 발명의 또다른 실시 예에 따라 트렌치를 형성하는 공정을 개략적으로 나타내는 도면이다.
1A and 1B are views schematically showing a method of manufacturing a printed circuit board using a conventional carrier substrate.
2 is a cross-sectional view schematically showing a method of manufacturing a thin printed circuit board according to an embodiment of the present invention.
3 to 15 are sectional views schematically showing a method of manufacturing a thin printed circuit board according to an embodiment of the present invention.
16A to 16D are views for explaining a method of manufacturing a thin printed circuit board according to another embodiment of the present invention.
17A and 17B are views schematically showing a process of forming a trench according to an embodiment of the present invention.
18A and 18B are schematic views illustrating a process of forming a trench according to another embodiment of the present invention.
19A and 19B are views schematically showing a process of forming a trench according to another embodiment of the present invention.
20A and 20B are views schematically showing a process of forming a trench according to another embodiment of the present invention.

이하, 첨부한 도면들을 참조하여, 본 개시의 실시 예들을 보다 상세하게 설명하고자 한다. 그러나 본 개시에 개시된 기술은 여기서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 개시의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면에서 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다. Embodiments of the present disclosure will now be described in more detail with reference to the accompanying drawings. However, the techniques disclosed in this disclosure are not limited to the embodiments described herein but may be embodied in other forms. It should be understood, however, that the embodiments disclosed herein are provided so that this disclosure will be thorough and complete, and will fully convey the concept of this disclosure to those skilled in the art. In the drawings, the width, thickness, and the like of the components are enlarged in order to clearly illustrate the components of each device. It is to be understood that when an element is described as being located on another element, it is meant that the element is directly on top of the other element or that additional elements can be interposed between the elements .

복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다. 또, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, '포함하다' 또는 '가지다' 등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. Like numbers refer to like elements throughout the several views. It is to be understood that the singular forms "a", "an", and "the" include plural referents unless the context clearly dictates otherwise, and the terms "comprise" Or combinations thereof, and does not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, or combinations thereof.

또한, 방법 또는 제조 방법을 수행함에 있어서, 상기 방법을 이루는 각 과정들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 과정들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 경우에 따라 반대의 순서대로 수행되는 경우를 배제하지 않는다.
Further, in carrying out the method or the manufacturing method, the respective steps of the method may take place differently from the stated order unless clearly specified in the context. That is, each process may occur in the same order as described, may be performed substantially concurrently, and may not be excluded in some cases in the reverse order.

도 2는 본 발명의 일 실시 예에 따르는 박형 인쇄회로기판의 제조 방법을 개략적으로 도시하는 단면도이다. 도 2를 참조하면, 210 블록에서, 순차적으로 적층된 제1 층, 이형층 및 제2 층을 포함하는 캐리어 기판을 준비한다. 일 실시 예에 의하면, 상기 캐리어 기판은 코어 절연층, 상기 코어 절연층 상에 적층된 제1 층으로서의 제1 구리층, 제1 구리층 상에 형성된 이형층, 상기 이형층 상에 적층된 제2 층으로서의 제2 구리층을 포함할 수 있다. 220 블록에서, 적층 구조물을 상기 캐리어 기판 상에 형성한다. 상기 적층 구조물은 적어도 하나 이상의 회로 패턴층 및 상기 회로 패턴층을 서로 절연하는 절연층을 구비할 수 있다. 일 예로서, 상기 회로 패턴층은 도금법에 의해 형성된 구리 도금층일 수 있다. 230 블록에서, 상기 적층 구조물로부터 적어도 상기 이형층에 이르는 트렌치를 형성한다. 일 실시 예에 있어서, 상기 트렌치는 상기 적층 구조물의 표면으로부터 상기 캐리어 기판의 상기 이형층에가지 이를 수 있다. 또는 추가적으로 가공됨으로써, 상기 트렌치는 하부의 제1 층 또는 하부의 절연 코어층에까지 이를 수도 있다. 일 실시 예에 있어서, 상기 트렌치는 상기 적층 구조물의 일 면 상에 라인 형태로 배열되도록 형성될 수 있다. 일 실시 예에 있어서, 상기 트렌치는 상기 캐리어 기판의 외곽부에 형성될 수 있다. 240 블록에서, 상기 트렌치를 이용하여 서로 다른 방향의 힘을 상기 캐리어 기판 및 상기 적층 구조물에 인가함으로써, 상기 이형층을 경계로 하여 상기 캐리어 기판을 분리시킨다. 일 실시 예에 있어서, 상기 트렌치를 기준으로 내부 방향에 형성된 상기 적층 구조물의 부분을 제1 고정 부재를 사용하여 고정하고, 상기 트렌치를 기준으로 외부 방향에 형성된 상기 적층 구조물의 부분 및 상기 캐리어 기판의 부분을 제2 고정 부재로 고정한다. 그리고, 상기 제1 고정 부재 및 상기 제2 고정 부재에 대해, 상기 이형층을 기준으로 서로 다른 방향의 힘을 인가하여, 상기 제1 층과 상기 제2 층을 분리시킨다. 2 is a cross-sectional view schematically showing a method of manufacturing a thin printed circuit board according to an embodiment of the present invention. Referring to FIG. 2, in a block 210, a carrier substrate including a first layer, a release layer, and a second layer which are sequentially stacked is prepared. According to one embodiment, the carrier substrate comprises a core insulating layer, a first copper layer as a first layer deposited on the core insulating layer, a release layer formed on the first copper layer, a second copper layer on the second release layer, And a second copper layer as a layer. At block 220, a stacked structure is formed on the carrier substrate. The stacked structure may include at least one circuit pattern layer and an insulating layer that insulates the circuit pattern layer from each other. As an example, the circuit pattern layer may be a copper plated layer formed by a plating method. At 230 block, a trench is formed from the stacked structure to at least the release layer. In one embodiment, the trench may branch from the surface of the stack structure to the release layer of the carrier substrate. Or further processed so that the trench may extend to the underlying first or lower insulating core layer. In one embodiment, the trenches may be formed to be arranged in a line shape on one side of the stacked structure. In one embodiment, the trench may be formed in an outer portion of the carrier substrate. At 240 blocks, a force in different directions is applied to the carrier substrate and the laminated structure by using the trench, thereby separating the carrier substrate with the release layer as a boundary. In one embodiment, a portion of the stacked structure formed in the inward direction with respect to the trench is fixed using a first holding member, and a portion of the stacked structure formed in an outward direction with respect to the trench, Is fixed by the second fixing member. Then, forces are applied to the first fixing member and the second fixing member in directions different from each other with respect to the release layer, thereby separating the first layer and the second layer.

상술한 방법에 의하여, 상기 캐리어 기판을 분리시킴으로써, 종래의 수작업에 비해, 보다 용이하며 효율적으로 작업을 진행할 수 있다. 또한, 캐리어 기판 분리 공정을 자동화할 수 있는 장점이 있다.By separating the carrier substrate by the above-described method, the work can be performed more easily and efficiently than in the conventional manual work. Further, there is an advantage that the process of separating the carrier substrate can be automated.

일 실시 예에 의하면, 상기 트렌치를 형성하기 전에, 상기 적층 구조물 상에 칩이 실장되고, 상기 칩을 보호하는 몰드층이 상기 적층 구조물 상에 형성될 수 있다. 이러한 경우, 상기 캐리어 기판을 분리시킨 후에, 후속하여 상기 캐리어 기판이 제거된 상기 적층 구조물의 일 면 상에 외부 접속 패드를 형성하는 단계를 수행할 수 있다. 이어서, 상기 외부 접속 패드 상에 솔더볼과 같은 접속 구조물을 형성하는 단계를 수행함으로써, 칩이 실장된 박형 인쇄회로기판을 제조할 수 있게 된다.According to one embodiment, before forming the trench, a chip may be mounted on the laminate structure, and a mold layer protecting the chip may be formed on the laminate structure. In this case, after the carrier substrate is separated, a step of forming an external connection pad may be performed on one side of the laminated structure from which the carrier substrate has been removed. Subsequently, by performing the step of forming a connection structure such as a solder ball on the external connection pad, a thin printed circuit board on which the chip is mounted can be manufactured.

도 3 내지 도 15는 본 발명의 일 실시 예에 따르는 박형 인쇄회로기판의 제조 방법을 개략적으로 나타내는 단면도이다. 도 3을 참조하면, 캐리어 기판(300)을 준비한다. 캐리어 기판(300)은 절연 코어층(310), 제1 층(320), 제2 층(330)을 포함한다. 제1 층(320)과 제2 층(330) 사이에는 이형층(미도시)이 배치될 수 있다. 상기 이형층은 제1 층(320)과 제2 층(330)을 접합시키는 기능 및 탈착시키는 기능을 수행할 수 있다. 제1 층(320) 및 제2 층(330)은 구리층으로 이루어질 수 있다.3 to 15 are sectional views schematically showing a method of manufacturing a thin printed circuit board according to an embodiment of the present invention. Referring to FIG. 3, a carrier substrate 300 is prepared. The carrier substrate 300 includes an insulating core layer 310, a first layer 320, and a second layer 330. A release layer (not shown) may be disposed between the first layer 320 and the second layer 330. The release layer can function to bond the first layer 320 and the second layer 330 and to desorb the same. The first layer 320 and the second layer 330 may be formed of a copper layer.

도 4를 참조하면, 제2 층(330) 상에 제1 회로 패턴층(340)을 형성한다. 제1 회로 패턴층(340)은 구리 패턴층일 수 있으며, 공지의 구리 도금법 및 패턴 방법에 의해 형성될 수 있다. 일 예로서, 상기 구리 도금법은 전해도금, 무전해도금 또는 이들의 결합으로 수행될 수 있다. 일 예로서, 상기 패턴 형성 방법은 서브트랙티브(subtractive)법, 어디티브(additive)법, 세미어디티브(semi-additive)법 등을 적용할 수 있다.Referring to FIG. 4, a first circuit pattern layer 340 is formed on a second layer 330. The first circuit pattern layer 340 may be a copper pattern layer, and may be formed by a known copper plating method and a patterning method. As an example, the copper plating method may be performed by electroplating, electroless plating or a combination thereof. For example, the pattern forming method may be a subtractive method, an additive method, a semi-additive method, or the like.

도 5를 참조하면, 제1 회로 패턴층(340)을 커버하는 층간 절연층(350)을 캐리어 기판(300) 상에 형성한다. 일 실시 예에 의하면, 층간 절연층(350)을 형성하는 방법은 절연 부재를 포함하는 중간 기판을 준비하고 상기 중간 기판을 제1 회로 패턴층(340)과 접합시킴으로써 이루어질 수 있다.Referring to FIG. 5, an interlayer insulating layer 350 covering the first circuit pattern layer 340 is formed on the carrier substrate 300. According to one embodiment, the method of forming the interlayer insulating layer 350 may be performed by preparing an intermediate substrate including an insulating member and bonding the intermediate substrate to the first circuit pattern layer 340.

도 6을 참조하면, 층간 절연층(350)을 선택적으로 식각하여 제1 회로 패턴층(340)을 부분적으로 노출시키는 컨택 패턴을 형성한다. 그리고, 상기 컨택 패턴의 내부를 채우는 비아층(360) 및 층간 절연층(350)의 상면에 형성되는 제2 회로 패턴층(370)을 형성한다. 비아층(360) 및 제2 회로 패턴층(370)은 구리 패턴층일 수 있으며, 공지의 구리 도금법 및 패턴 방법에 의해 형성될 수 있다. Referring to FIG. 6, the interlayer insulating layer 350 is selectively etched to form a contact pattern partially exposing the first circuit pattern layer 340. A via layer 360 filling the inside of the contact pattern and a second circuit pattern layer 370 formed on the upper surface of the interlayer insulating layer 350 are formed. The via layer 360 and the second circuit pattern layer 370 may be a copper pattern layer and may be formed by known copper plating and patterning methods.

도 7을 참조하면, 제2 회로 패턴층(370) 및 층간 절연층(350) 상에 솔더 레지스트 코팅층을 형성하고, 상기 솔더 레지스트 코팅층을 패터닝하여 제2 회로 패턴층(370)을 부분적으로 노출시키는 솔더 마스크 패턴층(380)을 형성한다. 솔더 마스크 패턴층(380)은 제2 회로패턴층(370)을 외부 환경으로부터 보호하는 기능을 수행할 수 있다.Referring to FIG. 7, a solder resist coating layer is formed on the second circuit pattern layer 370 and the interlayer insulating layer 350, and the solder resist coating layer is patterned to partially expose the second circuit pattern layer 370 A solder mask pattern layer 380 is formed. The solder mask pattern layer 380 can function to protect the second circuit pattern layer 370 from the external environment.

도 7을 다시 참조하면, 솔더 마스크 패턴층(380)에 의해 노출되는 제2 회로패턴층(370)의 일부분을 외부 접속을 위한 접속 패드로 정의하고, 상기 접속 패드 상에 표면처리층(390)을 형성한다. 표면처리층(390)은 상기 접속패드의 산화를 막기 위한 코팅층일 수 있다. 7, a portion of the second circuit pattern layer 370 exposed by the solder mask pattern layer 380 is defined as a connection pad for external connection, and a surface treatment layer 390 is formed on the connection pad. . The surface treatment layer 390 may be a coating layer for preventing oxidation of the connection pad.

도 8을 참조하면, 상기 적층 구조물 상에 칩(410)을 실장한다. 도면에서는 일 실시 예로서, 와이어(420)를 이용하여 칩(410)과 상기 접속 패드를 연결하는 구성을 나타내고 있다. 하지만, 도시되지 않은 다른 실시 예에서 칩(410)은 범프 구조물에 의해 적층 구조물 상의 제2 회로 패턴층(370)과 연결될 수도 있다.Referring to FIG. 8, a chip 410 is mounted on the stacked structure. In the drawing, the chip 410 is connected to the connection pad using a wire 420 as one embodiment. However, in other embodiments not shown, the chip 410 may be connected to the second circuit pattern layer 370 on the stack by the bump structure.

도 9를 참조하면, 상기 적층 구조물 상에서 칩(410)을 몰딩하는 몰드층(430)을 형성한다. 몰드층(430)은 일 예로서, 공지의 에폭시 소재를 상기 적층 구조물 상에 코팅함으로써 형성될 수 있다. 몰드층(430)은 상기 적층 구조물의 적어도 일부분을 덮도록 형성될 수 있다.Referring to FIG. 9, a mold layer 430 for molding the chip 410 is formed on the stacked structure. The mold layer 430 may be formed, for example, by coating a known epoxy material on the laminate structure. The mold layer 430 may be formed to cover at least a part of the laminated structure.

도 10을 참조하면, 몰드층(430)이 형성되지 않은 상기 적층 구조물의 영역에서, 상기 적층 구조물로부터 캐리어 기판(300)의 일부분에 이르는 트렌치(440)를 형성한다. 도시된 바와 같이, 트렌치(440)는 상기 적층 구조물의 표면으로부터 캐리어 기판(300)의 상기 이형층에 이르도록 형성될 수 있다. 또는 추가적인 가공에 의해, 제1 층(320) 또는 절연 코어층(310)까지 이르도록 트렌치(440)을 형성할 수도 있다. Referring to FIG. 10, a trench 440 is formed from the stacked structure to a portion of the carrier substrate 300 in the region of the stacked structure where the mold layer 430 is not formed. As shown, a trench 440 may be formed to extend from the surface of the stack structure to the release layer of the carrier substrate 300. The trench 440 may be formed to reach the first layer 320 or the insulating core layer 310 by further processing.

일 실시 예에 따르면, 트렌치(440)를 형성하는 공정은 다음과 같은 순서로 진행될 수 있다. 몰드층(430)이 형성되지 않은 적층 구조물의 부분을 레이저 가공하여 제2 층(330)을 노출시킨다. 노출된 제2 층(330)을 추가적으로 레이저 가공하여 제거하여, 상기 이형층이 노출되도록 한다. 또는, 노출된 상기 이형층을 추가적으로 레이저 가공하여 제거함으로써 제1 층(320)을 노출되도록 할 수도 있다. 또는, 도면에 도시되지는 않았지만, 노출된 제1 층(320)을 추가적으로 레이저 가공하여 제거함으로써, 절연 코어층(310)이 노출되도록 할 수도 있다.According to one embodiment, the process of forming the trench 440 may proceed in the following order. The portion of the laminated structure in which the mold layer 430 is not formed is laser-processed to expose the second layer 330. The exposed second layer 330 is further laser processed to remove the release layer. Alternatively, the exposed layer may be further laser processed to remove the first layer 320. Alternatively, although not shown in the figure, the exposed first layer 320 may be further laser processed to remove the insulating core layer 310.

또다른 실시 예에 따르면, 트렌치(440)를 형성하는 공정은 다음과 같은 순서로 진행될 수 있다. 몰드층(430)이 형성되지 않은 적층 구조물의 부분을 레이저 가공하여 제2 층(330)을 노출시킨다. 노출된 제2 층(330)을 화학적 식각법에 의해 제거하여, 상기 이형층이 노출되도록 한다. 제2 층(330)이 구리 도금층인 경우, 일 예로서, 염화동, 염화철, 알카리 용액, 과수황산 등을 이용하는 습식 식각법에 의해 상기 제2 층(330)을 제거할 수 있다. 또는, 도시되지는 않았지만, 상기 이형층 및 제1 층(320)을 추가적으로 화학적 식각법에 의하여 제거하여 절연 코어층(310)을 노출시키도록 트렌치(440)를 형성할 수 있다.According to another embodiment, the process of forming the trench 440 may proceed in the following order. The portion of the laminated structure in which the mold layer 430 is not formed is laser-processed to expose the second layer 330. The exposed second layer 330 is removed by chemical etching to expose the release layer. When the second layer 330 is a copper plating layer, the second layer 330 may be removed by a wet etching method using, for example, copper chloride, iron chloride, an alkali solution, or sulfuric acid. Alternatively, although not shown, the trench 440 may be formed to expose the insulating core layer 310 by further removing the release layer and the first layer 320 by a chemical etching method.

트렌치(440)를 형성할 때의 레이저 가공법은 일 예로서, 이산화탄소(CO2) 레이저, 자외선(UV) 레이저, 엑시머 레이저 등을 이용할 수 있다.As a laser processing method for forming the trench 440, for example, a carbon dioxide (CO2) laser, an ultraviolet (UV) laser, an excimer laser, or the like can be used.

도 10을 다시 참조하면, 트렌치(440)는 캐리어 기판(300) 상의 외곽부에 형성될 수 있다. 일 예로서, 트렌치(440)는 인쇄회로기판의 동작에 영향을 미치지 않는 적층 구조물의 영역에 대응되는 캐리어 기판(300)의 외곽부 상에 형성될 수 있다. Referring again to FIG. 10, the trench 440 may be formed in the outer portion of the carrier substrate 300. As an example, the trench 440 may be formed on the outer portion of the carrier substrate 300, which corresponds to a region of the laminate structure that does not affect the operation of the printed circuit board.

몇몇 실시 예들에서는, 트렌치(440)가 형성될 위치를 미리 예상하여 캐리어 기판(300) 상에 별도의 더미 영역을 준비하고, 상기 더미 영역 상의 적층 구조물을 가공함으로써, 트렌치(440)를 형성할 수도 있다. In some embodiments, the trench 440 may be formed by preparing a separate dummy area on the carrier substrate 300 in anticipation of the location at which the trench 440 is to be formed, and processing the stacked structure on the dummy area have.

트렌치(440)는 적층 구조물의 일 면 상에서 소정의 방향을 따라 라인 형태의 배열로 형성될 수 있다. 이러한 라인 형태의 배열은 후술하는 도 16a 내지 도 16d를 통하여 보다 명확하게 이해될 수 있다.The trenches 440 may be formed in a line-shaped arrangement along a predetermined direction on one side of the laminated structure. Such an arrangement in the form of a line can be understood more clearly through Figs. 16A to 16D to be described later.

도 11을 참조하면, 트렌치(440)를 기준으로 내부 방향에 형성된 상기 적층 구조물의 부분을 제1 고정 부재(450)에 부착하여 고정한다. 트렌치(440)를 기준으로 내부 방향에 형성된 상기 적층 구조물의 일 영역을 도면에서 'A' 영역으로 표기한다. 도시된 바와 같이 'A' 영역에는 몰드층(430)이 형성될 수 있다.Referring to FIG. 11, a portion of the laminated structure formed in the inner direction with respect to the trench 440 is attached and fixed to the first fixing member 450. One region of the stacked structure formed in the inner direction with respect to the trench 440 is denoted by 'A' region in the drawing. As shown in the figure, the mold layer 430 may be formed in the 'A' region.

트렌치(440)를 기준으로 외부 방향에 형성된 상기 적층 구조물의 부분 및 캐리어 기판(300)의 부분을 제2 고정 부재(460)에 부착하여 고정한다. 트렌치(440)를 기준으로 외부 방향에 형성된 상기 적층 구조물의 일 영역을 도면에서 'B' 영역으로 표기한다. B 영역은 캐리어 기판의 외곽부일 수 있다.The portion of the laminate structure formed on the outer side with respect to the trench 440 and the portion of the carrier substrate 300 are attached to the second fixing member 460 and fixed. One region of the stacked structure formed in the outward direction with respect to the trench 440 is denoted by 'B' region in the drawing. The B region may be an outer portion of the carrier substrate.

도면에서, 제2 고정 부재(460)는 절연 코어층(310)의 하면 및 일측 단면, 제1 층(320)의 일측 단면, 상기 이형층의 일측 단면, 제2 층(330)의 일측 단면, 층간 절연층(350)의 일측 단면 및 솔더 마스크 패턴(380)의 일측 단면을 고정시킬 수 있다. 하지만, 몇몇 다른 실시 예들에서는, 제2 고정 부재(460)는 도시된 상기의 구성 요소 전체를 고정하지 않고 그 중 일부분만을 고정할 수도 있다. 즉, 예로서, 제2 고정 부재(460)는 절연 코어층(310)의 일측 단면, 제1 층(320)의 일측 단면, 상기 이형층의 일측 단면, 제2 층(330)의 일측 단면, 층간 절연층(350)의 일측 단면, 솔더 마스크 패턴(380)의 일측 단면만을 고정하고, 절연 코어층(310)의 하면은 고정하지 않을 수도 있다. 또는, 캐리어 기판의 부분(300)을 고정할 때, 절연 코어층(310)의 하면 전부를 고정하지 않고, 절연 코어층(310)의 하면 중 일부분 만을 고정할 수도 있다. 이와 같은 다양한 변형은 당업자의 지식에 의거하여 용이하게 이루어질 수 있다.The second fixing member 460 has a bottom surface and one side surface of the insulating core layer 310, one side surface of the first layer 320, one side surface of the release layer, one side surface of the second layer 330, One end face of the interlayer insulating layer 350 and one end face of the solder mask pattern 380 can be fixed. However, in some other embodiments, the second fastening member 460 may not fix the entirety of the illustrated components but only a portion thereof. That is, by way of example, the second fixing member 460 may have one side surface of the insulating core layer 310, one side surface of the first layer 320, one side surface of the release layer, one side surface of the second layer 330, Only one end surface of the interlayer insulating layer 350 and one end surface of the solder mask pattern 380 may be fixed and the lower surface of the insulating core layer 310 may not be fixed. Alternatively, when fixing the portion 300 of the carrier substrate, only a part of the lower surface of the insulating core layer 310 may be fixed without fixing the entire lower surface of the insulating core layer 310. Such various modifications can be easily made based on knowledge of those skilled in the art.

제1 고정 부재(450)와 제2 고정 부재(460)는 부착되는 캐리어 기판(300) 및 상기 적층 구조물에 손상을 가하지 않으면서, 외부로부터 힘을 인가받는데 용이하다면, 공지의 다양한 종류 및 형태의 기계 부재가 적용될 수 있다. 일 예로서, 제1 고정 부재(450) 및 제2 고정 부재(460) 중 적어도 하나는 진공 장치를 구비할 수 있으며, 진공을 이용하는 흡착 방식을 사용하여 각각 대응되는 부분을 고정시킬 수 있다.The first fixing member 450 and the second fixing member 460 may be formed of any one of various known and various types and forms of structures so long as it is easy to receive force from the outside without damaging the carrier substrate 300 and the stacked structure A mechanical member may be applied. As an example, at least one of the first fixing member 450 and the second fixing member 460 may include a vacuum device, and a corresponding portion may be fixed using an adsorption method using a vacuum.

도 12 및 도 13을 참조하면, 제1 고정 부재(450) 및 제2 고정 부재(460)에 대하여, 상기 이형층을 기준으로 서로 다른 방향의 힘을 받도록 작동시켜, 제1 층(320)과 제2 층(330)을 분리시킨다. 본 명세서에서 '서로 다른 방향의 힘을 받는 다'는 것이 의미하는 것은, 한쌍의 힘이 서로 반대 방향으로 작용하는 경우뿐만 아니라, 두 힘이 같은 방향으로 작용하는 경우를 제외한 나머지 경우를 모두 포괄하는 의미일 수 있다. 또한, 본 명세서에서 서로 다른 방향의 힘을 받도록 작동시킨다 함은, 제1 고정 부재(450) 및 제2 고정 부재(460) 각각에 대하여 서로 다른 방향의 힘을 인가하는 경우 및 제1 고정 부재(450) 및 제2 고정 부재(460) 중 어느 하나를 고정시키고, 나머지 하나에만 힘을 인가하는 경우의 의미를 모두 포괄할 수 있다. 이와 같이, 서로 다른 방향의 힘을 받도록 작동시킴으로써, 제1 층(320) 및 절연 코어층(310)은, 제2 층(320) 및 제2 층(320) 상부의 상기 적층 구조물로부터 박리될 수 있다. 이와 같이, 제1 층(320) 및 절연 코어층(310)이 박리되고 난 후의 구조가 도 13에 도시되고 있다.Referring to FIGS. 12 and 13, the first and second fixing members 450 and 460 are operated to receive forces in different directions with respect to the release layer, and the first layer 320 and the second layer The second layer 330 is separated. In the present specification, "receiving forces in different directions" means not only a case in which a pair of forces act in opposite directions but also a case in which both forces act in the same direction It can be meaningful. In this specification, the operation to receive forces in different directions is performed when a force in different directions is applied to each of the first fixing member 450 and the second fixing member 460, 450 and the second fixing member 460 are fixed and the force is applied only to the remaining one. The first layer 320 and the insulating core layer 310 can be peeled from the laminate structure over the second layer 320 and the second layer 320 by operating to receive forces in different directions have. Thus, the structure after the first layer 320 and the insulating core layer 310 are peeled off is shown in FIG.

도 14a를 참조하면, 제2 층(330)을 식각을 통해 상기 적층 구조물로부터 추가로 제거한다. 그리고, 제2 층(330)이 제거된 상기 적층 구조물의 일면 상에 솔더볼에 적합한 형태로 제1 회로 패턴층(340)의 일부분을 노출시킬 수 있다. 노출된 제1 회로 패턴층(340)의 일부분은 외부 접속 패드로서 기능할 수 있다. 노출된 제1 회로 패턴층(340)은 도 14a에서와 같이, 층간 절연층(350)와 실질적으로 동일한 표면에 배치될 수 있다. 다르게는 도 14b에서와 같이, 제1 회로 패턴층(340)의 일부분이 추가적으로 리세스되어, 노출된 제1 회로 패턴층(340)의 표면은 층간 절연층(350)의 표면보다 낮을 수 있다.Referring to FIG. 14A, the second layer 330 is further removed from the stack structure through etching. A portion of the first circuit pattern layer 340 may be exposed in a form suitable for the solder ball on one side of the laminated structure from which the second layer 330 has been removed. A portion of the exposed first circuit pattern layer 340 may function as an external connection pad. The exposed first circuit pattern layer 340 may be disposed on substantially the same surface as the interlayer insulating layer 350, as shown in FIG. 14A. Alternatively, as shown in FIG. 14B, a portion of the first circuit pattern layer 340 may be further recessed so that the surface of the exposed first circuit pattern layer 340 may be lower than the surface of the interlayer dielectric layer 350.

도 15를 참조하면, 상기 외부 접속 패드 상에 표면 처리층(미도시)를 형성하고, 접속 구조물(480)을 형성할 수 있다. 상기 외부 접속 패드는 도 14a의 노출된 제1 회로 패턴층(340)의 형태 또는 도 14b의 노출된 제1 회로 패턴층(340)의 형태를 가질 수 있다.Referring to FIG. 15, a surface treatment layer (not shown) may be formed on the external connection pad to form a connection structure 480. The external connection pad may have the form of the exposed first circuit pattern layer 340 of FIG. 14A or the exposed first circuit pattern layer 340 of FIG. 14B.

이와 같이, 상술한 공정을 수행함으로써, 칩(410)을 실장한 박형 인쇄회로기판을 제조할 수 있다. 상술한 실시 예는 칩(410)을 실장한 박형 인쇄회로기판의 제조 방법을 설명한 것이지만, 칩(410)을 실장하지 아니한 박형 인쇄회로기판도 본 발명의 다른 실시예로서 구현할 수 있다. 이경우, 도 8와 관련하여 상술한 칩(410)의 실장 공정은 생략될 수 있다. Thus, by performing the above-described process, a thin printed circuit board on which the chip 410 is mounted can be manufactured. Although the above embodiment describes a method of manufacturing a thin printed circuit board on which the chip 410 is mounted, a thin printed circuit board on which the chip 410 is not mounted may also be implemented as another embodiment of the present invention. In this case, the mounting process of the chip 410 described above with reference to FIG. 8 may be omitted.

도 16a 내지 도 16d는 본 발명의 다른 실시 예에 따르는 박형 인쇄회로기판의 제조 방법을 설명하는 도면이다. 도 16a 및 도 16c는 상기 박형 인쇄회로기판의 제조 방법을 나타내는 평면도이며, 도 16b 및 도 16d는 도 16a 및 도 16c의 평면도에서 I-I'를 따라 절취한 단면도이다. 16A to 16D are views for explaining a method of manufacturing a thin printed circuit board according to another embodiment of the present invention. FIGS. 16A and 16C are plan views showing a method of manufacturing the thin printed circuit board, and FIGS. 16B and 16D are sectional views taken along line I-I 'in plan views of FIGS. 16A and 16C.

도 16a 및 도 16b를 참조하면, 절연 코어층(1610), 제1 층(1620) 및 제2 층(1630), 그리고 제1 층(1620) 및 제2 층(1630) 사이의 이형층(미도시)를 구비하는 캐리어 기판(1600)을 준비한다. 제2 층(1630) 상에 적어도 하나의 회로 패턴층 및 절연층을 형성하는 공정을 수행함으로써, 적층 구조물(1640)을 형성한다. 적층 구조물(1640) 상에 복수의 칩(1660)을 실장하고, 몰드층(1650)을 형성한다. 몰드층(1650)은 캐리어 기판(1600) 상에서 적층 구조물(1640)의 적어도 일부분을 커버하도록 패터닝된다. 이때, 도시된 바와 같이, 캐리어 기판(1600)의 외곽 영역을 따라 적층 구조물(1640) 상에 몰드층(1650)이 형성되지 않은 영역이 발생한다.16A and 16B, an insulating core layer 1610, a first layer 1620 and a second layer 1630 and a release layer (not shown) between the first layer 1620 and the second layer 1630 A carrier substrate 1600 is prepared. The laminated structure 1640 is formed by performing a process of forming at least one circuit pattern layer and an insulating layer on the second layer 1630. A plurality of chips 1660 are mounted on the laminated structure 1640, and a mold layer 1650 is formed. The mold layer 1650 is patterned to cover at least a portion of the stack structure 1640 on the carrier substrate 1600. At this time, as shown in the figure, a region where the mold layer 1650 is not formed is formed on the stacked structure 1640 along the outer region of the carrier substrate 1600.

도 16c 및 도 16d를 참조하면, 몰드층(1650)이 형성되지 않은 적층 구조물(1640)을 가공하여 트렌치(1670)을 형성한다. 트렌치(1670)는 적층 구조물(1640)의 일면 상에서 라인 형태로 배열되도록 형성될 수 있다. 도면에서, 트렌치(1670)는 적층 구조물(1640)의 외곽부 표면에서 제2 방향을 따라 형성된다. 도시되지는 않았지만, 다른 실시 예로서, 트렌치(1670)가 적층 구조물(1640)의 외곽부 표면에서 제1 방향을 따라 형성될 수 있다. 또다른 예로서, 트렌치(1670)는 적층 구조물(1640)의 외곽부 표면에서 제1 방향 또는 제2 방향과 소정의 각을 이루는 사선 방향을 따라 형성될 수도 있다.Referring to FIGS. 16C and 16D, a stacked structure 1640 in which a mold layer 1650 is not formed is processed to form a trench 1670. The trenches 1670 may be formed to be arranged in a line shape on one surface of the laminated structure 1640. In the figure, a trench 1670 is formed along the second direction at the outer surface of the laminate structure 1640. Although not shown, as another embodiment, a trench 1670 may be formed along the first direction at the outer surface of the laminate structure 1640. As another example, the trench 1670 may be formed along the oblique direction at a predetermined angle with the first direction or the second direction at the outer surface of the laminated structure 1640.

트렌치(1670)는 상술한 바와 같이, 적층 구조물(1640)의 표면으로부터, 상기 이형층에 도달하도록 형성될 수 있다. 또는 추가적인 가공에 의해, 제1 층(1620) 또는 코어 절연층(1610)에까지 도달하도록 형성될 수도 있다. 이어서, 상기 트렌치(1670)를 이용하여, 제1 층(1620)과 제2 층(1630)을 분리시키는 공정이 수행될 수 있다.Trench 1670 may be formed to reach the release layer from the surface of laminate structure 1640, as described above. Or may be formed to reach the first layer 1620 or the core insulating layer 1610 by further processing. Then, a process of separating the first layer 1620 and the second layer 1630 using the trench 1670 may be performed.

도 17a 및 도 17b는 본 발명의 일 실시 예에 따라 트렌치를 형성하는 공정을 개략적으로 나타내는 도면이다. 도 17a를 참조하면, 절연 코어층(1710), 제1 층(1720) 및 제2 층(1730), 제1 층(1720) 및 제2 층(1730) 사이의 이형층(미도시)를 구비하는 캐리어 기판(1700)을 준비한다. 제2 층(1730) 상에 제1 회로 패턴층(1740), 비아층(1750) 및 제2 회로 패턴층(1760)을 형성하고, 층간 절연층(1755)를 형성한다. 층간 절연층(1755) 상에서 제2 회로 패턴층(1760)의 일부분을 노출시키는 솔더 마스크 패턴층(1770)을 형성한다. 칩(1780)을 실장하고, 와이어 본딩에 의해 제2 회로 패턴층(1760)과 칩(1780)을 전기적으로 연결한다. 칩(1780)을 보호하도록 몰드층(1790)을 형성한다. 17A and 17B are views schematically showing a process of forming a trench according to an embodiment of the present invention. 17A, a release layer (not shown) is provided between an insulating core layer 1710, a first layer 1720 and a second layer 1730, a first layer 1720 and a second layer 1730 A carrier substrate 1700 is prepared. A first circuit pattern layer 1740, a via layer 1750 and a second circuit pattern layer 1760 are formed on the second layer 1730 and an interlayer insulating layer 1755 is formed. A solder mask pattern layer 1770 is formed to expose a part of the second circuit pattern layer 1760 on the interlayer insulating layer 1755. The chip 1780 is mounted, and the second circuit pattern layer 1760 and the chip 1780 are electrically connected by wire bonding. A mold layer 1790 is formed to protect the chip 1780.

도 17b를 참조하면, 솔더 마스크 패턴층(1770)의 표면으로부터, 상기 이형층, 제1 층(1720) 또는 코어 절연층(1710)에까지 도달하도록 트렌치(1810)가 형성될 수 있다. 트렌치(1810)의 형성공정은, 솔더 마스크 패턴층(1770), 제2 회로 패턴층(1760), 층간 절연층(1755) 및 제2 층(1730)을 가공하는 단계를 포함하도록 수행될 수 있다. 상기 가공하는 방법은 일 예로서, 레이저를 이용하는 드릴링 방법, 화학적 식각법 또는 이들의 결합으로 이루어질 수 있다.Referring to FIG. 17B, a trench 1810 may be formed from the surface of the solder mask pattern layer 1770 to reach the release layer, the first layer 1720, or the core insulating layer 1710. The process of forming the trenches 1810 can be performed to include processing the solder mask pattern layer 1770, the second circuit pattern layer 1760, the interlayer insulating layer 1755, and the second layer 1730 . The processing method may be, for example, a laser drilling method, a chemical etching method, or a combination thereof.

도 18a 및 도 18b는 본 발명의 다른 실시 예에 따라 트렌치를 형성하는 공정을 개략적으로 나타내는 도면이다. 도 18a의 적층 구조물을 살펴보면, 도 17a의 적층 구조물와 대비하여, 트렌치(1830)가 형성될 영역의 깊이 방향으로 제2 회로 패턴층(1762)이 존재하지 않는다. 이 경우, 트렌치(1830)를 형성하는 공정은, 솔더 마스크 패턴층(1770), 층간 절연층(1755) 및 제2 층(1730)을 가공하는 단계를 포함하도록 수행될 수 있다. 상기 가공하는 방법은 일 예로서, 레이저를 이용하는 드릴링 방법, 화학적 식각법 또는 이들의 결합으로 이루어질 수 있다.18A and 18B are schematic views illustrating a process of forming a trench according to another embodiment of the present invention. 18A, the second circuit pattern layer 1762 does not exist in the depth direction of the region where the trench 1830 is to be formed, as compared with the laminated structure of FIG. 17A. In this case, the process of forming the trenches 1830 may be performed to include processing the solder mask pattern layer 1770, the interlayer insulating layer 1755, and the second layer 1730. The processing method may be, for example, a laser drilling method, a chemical etching method, or a combination thereof.

도 19a 및 도 19b는 본 발명의 또다른 실시 예에 따라 트렌치를 형성하는 공정을 개략적으로 나타내는 도면이다. 도 19a의 적층 구조물을 살펴보면, 도 17a의 적층 구조물와 대비하여, 트렌치(1850)가 형성될 영역에, 솔더 마스크 패턴층(1772)이 존재하지 않는다. 이 경우, 트렌치(1850)를 형성하는 공정은, 제2 회로 패턴층(1760), 층간 절연층(1755) 및 제2 층(1730)을 가공하는 단계를 포함하도록 수행될 수 있다. 상기 가공하는 방법은 일 예로서, 레이저를 이용하는 드릴링 방법, 화학적 식각법 또는 이들의 결합으로 이루어질 수 있다.19A and 19B are views schematically showing a process of forming a trench according to another embodiment of the present invention. 19A, there is no solder mask pattern layer 1772 in the region where the trench 1850 is to be formed, as compared with the stacked structure of FIG. 17A. In this case, the step of forming the trench 1850 can be performed to include the step of processing the second circuit pattern layer 1760, the interlayer insulating layer 1755, and the second layer 1730. The processing method may be, for example, a laser drilling method, a chemical etching method, or a combination thereof.

도 20a 및 도 20b는 본 발명의 또다른 실시 예에 따라 트렌치를 형성하는 공정을 개략적으로 나타내는 도면이다. 도 20a의 적층 구조물을 살펴보면, 도 17a의 적층 구조물과 대비하여, 트렌치(1870)가 형성될 영역에, 솔더 마스크 패턴층(1772) 및 제2 회로 패턴층(1762)이 존재하지 않는다. 이 경우, 트렌치(1870)를 형성하는 공정은, 층간 절연층(1755) 및 제2 층(1730)을 가공하는 단계를 포함하도록 수행될 수 있다. 상기 가공하는 방법은 일 예로서, 레이저를 이용하는 드릴링 방법, 화학적 식각법 또는 이들의 결합으로 이루어질 수 있다.
20A and 20B are views schematically showing a process of forming a trench according to another embodiment of the present invention. 20A, there is no solder mask pattern layer 1772 and second circuit pattern layer 1762 in the region where the trench 1870 is to be formed, as compared with the stacked structure of FIG. 17A. In this case, the process of forming the trenches 1870 may be performed to include the step of processing the interlayer insulating layer 1755 and the second layer 1730. The processing method may be, for example, a laser drilling method, a chemical etching method, or a combination thereof.

상술한 바와 같이, 본 발명의 일 실시 예에 따르면 캐리어 기판을 이용하여 박형 인쇄회로기판을 제조하는 방법에 있어서, 캐리어 기판의 외곽부에 트렌치를 형성하고 상기 트렌치를 이용하여 상기 캐리어 기판을 분리하는 방법을 채택함으로써, 캐리어 기판을 보다 용이하게 적층 구조물로부터 제거할 수 있다. 또한, 상기 트렌치를 이용함으로써, 캐리어 기판 분리 공정을 자동화할 수 있는 장점이 있다.
As described above, according to an embodiment of the present invention, there is provided a method of manufacturing a thin printed circuit board using a carrier substrate, comprising: forming a trench in an outer frame of a carrier substrate; separating the carrier substrate using the trench; By adopting the method, the carrier substrate can be more easily removed from the laminated structure. Further, by using the trench, there is an advantage that the process of separating the carrier substrate can be automated.

이상에서는 도면 및 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 출원의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 출원에 개시된 실시예들을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. It can be understood that

110: 코어층, 120: 제1 구리층, 130: 제2 구리층, 140: 절연층, 150: 회로 패턴층, 160: 솔더 레지스트 패턴, 170: 칩, 180: 보호층, 190: 와이어,
300: 캐리어 기판, 310: 절연 코어층, 320: 제1 층, 330: 제2 층, 340: 제1 회로 패턴층, 350: 층간 절연층, 360: 비아층, 370: 제2 회로 패턴층, 380: 솔더 마스크 패턴층, 390: 표면처리층, 410: 칩, 420: 와이어, 430: 몰드층, 440: 트렌치, 450: 제1 고정 부재, 460: 제2 고정 부재, 470: 하부 솔더 마스크층, 480: 접속 구조물,
1600: 캐리어 기판, 1610: 절연 코어층, 1620: 제1 층, 1630: 제2 층, 1640: 적층 구조물, 1650: 몰드층, 1660: 칩, 1670: 트렌치,
1700: 캐리어 기판, 1710: 절연 코어층, 1720: 제1 층, 1730: 제2 층, 1740: 제1 회로 패턴층, 1750: 비아층, 1755: 층간 절연층, 1760: 제2 회로 패턴층, 1762: 제2 회로 패턴층, 1770, 1772: 솔더 마스크 패턴층, 1780: 칩, 1790: 몰드층, 1810, 1830, 1850, 1870: 트렌치.
A method of manufacturing a semiconductor device comprising the steps of: forming a core layer on a semiconductor substrate, the core layer comprising a first copper layer, a first copper layer, and a second copper layer,
A second circuit pattern layer and a third circuit pattern layer are formed on the first circuit pattern layer and the second circuit pattern layer, respectively. A first solder mask pattern layer and a second solder mask layer are formed on a surface of the solder mask pattern layer, , 480: connection structure,
1600: Carrier substrate, 1610: Insulating core layer, 1620: First layer, 1630: Second layer, 1640: Lamination structure, 1650: Mold layer, 1660: Chip, 1670: Trench,
1700: carrier substrate, 1710: insulating core layer, 1720: first layer, 1730: second layer, 1740: first circuit pattern layer, 1750: via layer, 1755: interlayer insulating layer, 1760: 1762: second circuit pattern layer, 1770, 1772: solder mask pattern layer, 1780: chip, 1790: mold layer, 1810, 1830, 1850, 1870: trench.

Claims (20)

(a) 순차적으로 적층된 제1 층, 이형층 및 제2 층을 포함하는 캐리어 기판을 준비하는 단계;
(b) 적어도 하나 이상의 회로 패턴층 및 상기 회로 패턴층을 서로 절연하는 절연층을 구비하는 적층 구조물을 상기 캐리어 기판 상에 형성하는 단계;
(c) 상기 적층 구조물로부터 적어도 상기 이형층에 이르는 트렌치를 형성하는 단계;
(d) 상기 트렌치를 이용하여 서로 다른 방향의 힘을 인가함으로써, 상기 이형층을 경계로 하여 상기 캐리어 기판을 분리시키는 단계를 포함하고
상기 캐리어 기판은 코어 절연층, 상기 코어 절연층 상에 위치하는 상기 제1 층으로서의 제1 구리층, 상기 제1 구리층 상의 상기 이형층 및 상기 이형층 상의 상기 제2 층으로서의 제2 구리층을 포함하는
박형 인쇄회로기판의 제조 방법.
(a) preparing a carrier substrate comprising a sequentially sequentially deposited first layer, a release layer and a second layer;
(b) forming a laminate structure on the carrier substrate, the laminate structure including at least one or more circuit pattern layers and an insulating layer for insulating the circuit pattern layers from each other;
(c) forming a trench from the stacked structure to at least the release layer;
(d) separating the carrier substrate with the release layer as a boundary by applying a force in different directions using the trench,
Wherein the carrier substrate comprises a core insulating layer, a first copper layer as the first layer located on the core insulating layer, a second copper layer as the second layer on the release layer on the first copper layer, Included
A method of manufacturing a thin printed circuit board.
삭제delete 제1 항에 있어서,
(b) 단계는
(b1) 상기 제2 층 상에 제1 회로 패턴층을 형성하는 단계;
(b2) 상기 제1 회로 패턴층을 커버하는 층간 절연층을 상기 캐리어 기판 상에 형성하고 상기 층간 절연층을 선택적으로 식각하여 상기 제1 회로 패턴층을 부분적으로 노출하는 컨택 패턴을 형성하는 단계;
(b3) 상기 컨택 패턴의 내부를 채우는 비아층 및 상기 층간 절연층의 상면에 형성되는 제2 회로 패턴층을 형성하는 단계; 및
(b4) 상기 제2 회로 패턴층 및 상기 층간 절연층 상에 솔더 레지스트 코팅층을 형성하고, 상기 솔더 레지스트 코팅층을 패터닝하여 상기 제2 회로 패턴층을 부분적으로 노출시키는 솔더 마스크 패턴층을 형성하는 단계를 포함하는
박형 인쇄회로기판의 제조 방법.
The method according to claim 1,
(b)
(b1) forming a first circuit pattern layer on the second layer;
(b2) forming an interlayer insulating layer covering the first circuit pattern layer on the carrier substrate and selectively etching the interlayer insulating layer to form a contact pattern partially exposing the first circuit pattern layer;
(b3) forming a via layer filling the inside of the contact pattern and a second circuit pattern layer formed on an upper surface of the interlayer insulating layer; And
(b4) forming a solder resist coating layer on the second circuit pattern layer and the interlayer insulating layer, and patterning the solder resist coating layer to form a solder mask pattern layer partially exposing the second circuit pattern layer Included
A method of manufacturing a thin printed circuit board.
제1 항에 있어서,
(c) 단계는
(c1) 상기 적층 구조물의 적어도 일부분을 덮는 몰드층을 캐리어 기판 상에 형성하는 단계;
(c2) 상기 몰드층이 형성되지 않은 상기 적층 구조물의 부분을 레이저 가공하여 상기 제2 층을 노출하는 단계; 및
(c3) 노출된 상기 제2 층을 레이저 가공하여 제거하는 단계를 포함하는
박형 인쇄회로기판의 제조 방법.
The method according to claim 1,
(c)
(c1) forming a mold layer on the carrier substrate to cover at least a portion of the laminate structure;
(c2) exposing the second layer by laser machining a portion of the laminate structure where the mold layer is not formed; And
(c3) removing the exposed second layer by laser machining
A method of manufacturing a thin printed circuit board.
제1 항에 있어서,
(c) 단계는
(c1) 상기 적층 구조물의 적어도 일부분을 덮는 몰드층을 캐리어 기판 상에 형성하는 단계;
(c2) 상기 몰드층이 형성되지 않은 상기 적층 구조물의 부분을 레이저 가공하여 상기 제2 층을 노출하는 단계; 및
(c3) 노출된 상기 제2 층을 화학적 식각하여 제거하는 단계를 포함하는
박형 인쇄회로기판의 제조 방법.
The method according to claim 1,
(c)
(c1) forming a mold layer on the carrier substrate to cover at least a portion of the laminate structure;
(c2) exposing the second layer by laser machining a portion of the laminate structure where the mold layer is not formed; And
(c3) removing the exposed second layer by chemical etching
A method of manufacturing a thin printed circuit board.
제4 항 또는 제5 항에 있어서,
상기 레이저는 이산화탄소(CO2) 레이저, 자외선(UV) 레이저 및 엑시머 레이저 중 어느 하나를 포함하는
박형 인쇄회로기판의 제조 방법.
The method according to claim 4 or 5,
The laser may include any one of a carbon dioxide (CO2) laser, an ultraviolet (UV) laser, and an excimer laser
A method of manufacturing a thin printed circuit board.
제4 항 또는 제5 항에 있어서,
(c) 단계는
상기 제2 층을 제거한 후에, 상기 이형층 및 상기 제1 층 중 적어도 하나 이상을 더 제거하는 단계를 포함하는
박형 인쇄회로기판의 제조 방법.
The method according to claim 4 or 5,
(c)
Removing at least one of the release layer and the first layer after removing the second layer
A method of manufacturing a thin printed circuit board.
제1 항에 있어서,
(c) 단계의 상기 트렌치는 상기 적층 구조물의 일 면 상에서 라인 형태로 배열되도록 형성되는
박형 인쇄회로기판의 제조 방법.
The method according to claim 1,
The trenches of step (c) are formed to be arranged in a line shape on one side of the stacked structure
A method of manufacturing a thin printed circuit board.
제1 항에 있어서,
(c) 단계의 상기 트렌치는 상기 캐리어 기판의 외곽부에 형성되는
박형 인쇄회로기판의 제조 방법.
The method according to claim 1,
wherein the trenches of step (c) are formed on the outer frame of the carrier substrate
A method of manufacturing a thin printed circuit board.
제1 항에 있어서,
(d) 단계는
(d1) 상기 트렌치를 기준으로 내부 방향에 형성된 상기 적층 구조물의 부분을 제1 고정 부재에 부착하여 고정시키는 단계;
(d2) 상기 트렌치를 기준으로 외부 방향에 형성된 상기 적층 구조물의 부분 및 상기 캐리어 기판의 부분을 제2 고정 부재에 부착하여 고정하는 단계; 및
(d3) 상기 제1 고정 부재 및 상기 제2 고정 부재에 대해, 상기 이형층을 기준으로 서로 다른 방향의 힘을 작용시켜 상기 제1 층과 상기 제2 층을 분리시키는 단계를 포함하는
박형 인쇄회로기판의 제조 방법.
The method according to claim 1,
(d)
(d1) attaching and fixing a portion of the laminated structure formed in an inner direction with respect to the trench to a first fixing member;
(d2) attaching and fixing a portion of the laminate structure formed on the outer side with respect to the trench and a portion of the carrier substrate to a second fixing member; And
(d3) applying force to the first fixing member and the second fixing member in different directions with respect to the release layer to separate the first layer and the second layer from each other
A method of manufacturing a thin printed circuit board.
제10 항에 있어서,
상기 제1 고정 부재 및 상기 제2 고정 부재 중 적어도 하나는 진공 장치를 이용하여 해당 되는 부분을 흡착하여 부착시키는
박형 인쇄회로기판의 제조 방법.
11. The method of claim 10,
Wherein at least one of the first fixing member and the second fixing member is made to adhere and attach the corresponding portion using a vacuum apparatus
A method of manufacturing a thin printed circuit board.
(a) 순차적으로 적층된 제1 층, 이형층 및 제2 층을 포함하는 캐리어 기판을 준비하는 단계;
(b) 적어도 하나 이상의 회로 패턴층 및 상기 회로 패턴층을 서로 절연하는 절연층을 구비하는 적층 구조물을 상기 캐리어 기판 상에 형성하는 단계;
(c) 상기 적층 구조물 상에 칩을 실장하는 단계;
(d) 상기 적층 구조물의 적어도 일부분을 덮으며 상기 칩을 몰딩하는 몰드층을 형성하는 단계;
(e) 상기 몰드층이 형성되지 않은 상기 적층 구조물의 배치 영역에서, 상기 캐리어 기판의 일부분에 이르는 트렌치를 형성하는 단계;
(f) 상기 트렌치를 이용하여, 상기 캐리어 기판의 상기 제1 층과 상기 제2 층을 서로 분리시키는 단계를 포함하는
박형 인쇄회로기판의 제조 방법.
(a) preparing a carrier substrate comprising a sequentially sequentially deposited first layer, a release layer and a second layer;
(b) forming a laminate structure on the carrier substrate, the laminate structure including at least one or more circuit pattern layers and an insulating layer for insulating the circuit pattern layers from each other;
(c) mounting a chip on the stacked structure;
(d) forming a mold layer covering at least a portion of the laminate structure and molding the chip;
(e) forming a trench in a region of the stacked structure where the mold layer is not formed, the trench reaching a portion of the carrier substrate;
(f) using the trench to separate the first layer and the second layer of the carrier substrate from each other
A method of manufacturing a thin printed circuit board.
제12 항에 있어서,
(e) 단계는
(e1) 상기 몰드층이 형성되지 않은 상기 적층 구조물의 부분을 레이저 가공하여 상기 제2 층을 노출하는 단계; 및
(e2) 노출된 상기 제2 층을 레이저 가공하여 제거하는 단계를 포함하는
박형 인쇄회로기판의 제조 방법.
13. The method of claim 12,
(e)
(e1) exposing the second layer by laser processing a portion of the laminate structure where the mold layer is not formed; And
(e2) laser processing the exposed second layer to remove
A method of manufacturing a thin printed circuit board.
제12 항에 있어서,
(e) 단계는
(e1) 상기 몰드층이 형성되지 않은 상기 적층 구조물의 부분을 레이저 가공하여 상기 제2 층을 노출하는 단계; 및
(e2) 노출된 상기 제2 층을 화학적 식각하여 제거하는 단계를 포함하는
박형 인쇄회로기판의 제조 방법.
13. The method of claim 12,
(e)
(e1) exposing the second layer by laser processing a portion of the laminate structure where the mold layer is not formed; And
(e2) removing the exposed second layer by chemical etching
A method of manufacturing a thin printed circuit board.
제13 항 또는 제14 항에 있어서,
(e) 단계는
상기 제2 층을 제거한 후에, 상기 이형층 및 상기 제1 층 중 적어도 하나 이상을 더 제거하는 단계를 포함하는
박형 인쇄회로기판의 제조 방법.
The method according to claim 13 or 14,
(e)
Removing at least one of the release layer and the first layer after removing the second layer
A method of manufacturing a thin printed circuit board.
제12 항에 있어서,
(e) 단계의 상기 트렌치는 상기 적층 구조물의 일 면 상에서 라인 형태로 배열되도록 형성되는
박형 인쇄회로기판의 제조 방법.
13. The method of claim 12,
the trenches of step (e) are formed to be arranged in a line form on one side of the laminate structure
A method of manufacturing a thin printed circuit board.
제12 항에 있어서,
(e) 단계의 상기 트렌치는 상기 캐리어 기판의 외곽부에 형성되는
박형 인쇄회로기판의 제조 방법.
13. The method of claim 12,
wherein the trench of step (e) is formed on the outer frame of the carrier substrate
A method of manufacturing a thin printed circuit board.
제12 항에 있어서,
(f) 단계는
(f1) 상기 트렌치를 기준으로 내부 방향에 형성된 상기 적층 구조물의 부분 을 제1 고정 부재에 부착하여 고정시키는 단계;
(f2) 상기 트렌치를 기준으로 외부 방향에 형성된 상기 적층 구조물의 부분 및 상기 캐리어 기판의 부분을 제2 고정 부재에 부착하여 고정시키는 단계; 및
(f3) 상기 제1 고정부 및 상기 제2 고정부에 대해, 상기 이형층을 기준으로 서로 다른 방향의 힘을 작용시켜 상기 제1 층과 상기 제2 층을 분리시키는 단계를 포함하는
박형 인쇄회로기판의 제조 방법.
13. The method of claim 12,
(f)
(f1) attaching and fixing a portion of the laminated structure formed in the inner direction with respect to the trench to the first fixing member;
(f2) attaching and fixing a portion of the laminate structure formed on the outer side with respect to the trench and a portion of the carrier substrate to a second fixing member; And
(f3) separating the first layer and the second layer with respect to the first fixing portion and the second fixing portion by applying a force in different directions with respect to the release layer,
A method of manufacturing a thin printed circuit board.
제12 항에 있어서,
상기 제2 층을 상기 적층 구조물로부터 제거하는 단계;
상기 제2 층이 제거된 적층 구조물의 일 면 상에 외부 접속 패드를 형성하는 단계; 및
상기 외부 접속 패드 상에 접속 구조물을 형성하는 단계를
더 포함하는
박형 인쇄회로기판의 제조 방법.
13. The method of claim 12,
Removing the second layer from the laminate structure;
Forming an external connection pad on one side of the laminated structure from which the second layer is removed; And
Forming a connection structure on the external connection pad;
More included
A method of manufacturing a thin printed circuit board.
제19 항에 있어서,
상기 제2 층을 제거하는 단계는
화학적 식각법에 의하여 진행되는
박형 인쇄회로기판의 제조 방법.
20. The method of claim 19,
The step of removing the second layer
Conducted by chemical etching
A method of manufacturing a thin printed circuit board.
KR1020130032795A 2013-03-27 2013-03-27 method of manufacturing thin PCB substrate using carrier substrate KR101460034B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130032795A KR101460034B1 (en) 2013-03-27 2013-03-27 method of manufacturing thin PCB substrate using carrier substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130032795A KR101460034B1 (en) 2013-03-27 2013-03-27 method of manufacturing thin PCB substrate using carrier substrate

Publications (2)

Publication Number Publication Date
KR20140117892A KR20140117892A (en) 2014-10-08
KR101460034B1 true KR101460034B1 (en) 2014-11-11

Family

ID=51990858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130032795A KR101460034B1 (en) 2013-03-27 2013-03-27 method of manufacturing thin PCB substrate using carrier substrate

Country Status (1)

Country Link
KR (1) KR101460034B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102097179B1 (en) * 2015-04-07 2020-04-03 앰코테크놀로지코리아(주) Package of finger print sensor and fabricating method thereof
KR101971253B1 (en) * 2016-10-28 2019-04-23 한국전자통신연구원 Fabricating method of electrical device
JP7187112B2 (en) * 2018-08-13 2022-12-12 株式会社ディスコ Carrier plate removal method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090028650A (en) * 2006-07-10 2009-03-18 쇼오트 아게 Method for packaging components

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090028650A (en) * 2006-07-10 2009-03-18 쇼오트 아게 Method for packaging components

Also Published As

Publication number Publication date
KR20140117892A (en) 2014-10-08

Similar Documents

Publication Publication Date Title
JP5945564B2 (en) Package carrier and manufacturing method thereof
KR101043540B1 (en) Method of manufacturing printed circuit board
KR20070081422A (en) Method of manufacturing a wiring substrate
US10039184B2 (en) Circuit board structure and manufacturing method thereof
CN104885581A (en) Layered body with support substrate, method for fabricating same, and method for fabricating multi-layer wiring substrate
JP2015070262A (en) Package carrier and manufacturing method thereof
KR101460034B1 (en) method of manufacturing thin PCB substrate using carrier substrate
US10123413B2 (en) Package substrate and manufacturing method thereof
US20170111999A1 (en) Method of fabricating cavity printed circuit board
KR101630435B1 (en) embedded PCB and method of manufacturing the same
JP5302927B2 (en) Manufacturing method of multilayer wiring board
US9386710B2 (en) Method for producing circuit boards and complete circuit board panels
KR20170023310A (en) Package substrate including embedded circuit pattern, manufacturing method of the same, and semiconductor package including the substrate
JP2014135344A (en) Wiring board manufacturing method
KR101441466B1 (en) Ultra-thin package board and manufacturing method thereof
US8110118B2 (en) Method of manufacturing circuit board
KR101727657B1 (en) Thin PCB substrate and method of fabricating the same
KR101416042B1 (en) PCB and method of manufacturing the same
CN110891377A (en) Circuit board and method for manufacturing the same
KR101696894B1 (en) embedded PCB and method of manufacturing the same
KR101302380B1 (en) Thin PCB substrate and method of manufacturing the same
KR101607317B1 (en) embedded PCB and method of manufacturing the same
KR20140008184A (en) Manufacturing method for printed circuit board
KR101720516B1 (en) method of fabricating PCB substrate having copper bump
KR101340349B1 (en) Package substrate and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171106

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181017

Year of fee payment: 5