KR101454531B1 - 개선된 직교 주파수 분할 다중화(ｏｆｄｍ) 통신 슬롯 구조 및 방법 - Google Patents

Abstract

개선된 OFDM(orthogonal frequency-division multiplexing) 통신 슬롯 구조 및 방법이 기술되어 있다. 한 예시적인 방법은 일련의 비트들의 제1 부분을 TDMA(time-division multiple access, 시분할 다중 접속) 시간 슬롯의 제1 부분 동안 전송될 제1 OFDM(orthogonal frequency-division multiplexing, 직교 주파수 분할 다중화) 심볼로 변환하는 단계, 및 일련의 비트들의 제2 부분을 TDMA 시간 슬롯의 제2 부분 동안 전송될 제2 OFDM 심볼로 변환하는 단계를 포함한다. 다른 실시예가 도시되고 기술되어 있다.

Description

개선된 직교 주파수 분할 다중화(ＯＦＤＭ) 통신 슬롯 구조 및 방법{IMPROVED ORTHOGONAL FREQUENCY-DIVISION MULTIPLEXING (OFDM) COMMUNICATION SLOT STRUCTURES AND METHODS}

관련 출원의 상호 참조

본 출원은 미국 특허 출원 제12/781,771호(2010년 5월 17일자로 출원됨)(이 출원의 전체 내용은 참조 문헌으로서 본 명세서에 명확히 포함됨)에 기초하여 우선권을 주장한다.

본 개시 내용은 일반적으로 이동 통신에 관한 것이며, 보다 상세하게는, 개선된 통신 슬롯 구조 및 방법에 관한 것이다.

현재의 EGPRS(Enhanced General Packet Radio Service)의 뉴머롤로지(numerology)를 사용하여 직교 주파수 분할 다중화(orthogonal frequency-division multiplexing; OFDM)을 가능하게 해주는 현재 공지된 또는 제안된 기법은 시간 슬롯 내에서 단일 OFDM 심볼을 이용한다. 그에 부가하여, 현재 공지된 또는 제안된 기법은 전송 대역의 가장자리에서 스펙트럼 정형(spectral shaping)을 필요로 하고 전송 대역의 가장자리에서 채널 추정에 최적이 아닌 트레이닝 심볼 분포를 포함한다.

도 1은 본 명세서에 기술되어 있는 개선된 통신 슬롯 구조 및 방법을 구현하고 이용하는 방법 및 장치를 구현하는 예시적인 이동국 및 예시적인 네트워크 요소를 포함하는 예시적인 이동 통신 시스템의 블록도.
도 2는 도 1의 이동국 및/또는 네트워크 요소에 의해 사용될 수 있는 예시적인 전송 라인업을 나타낸 도면.
도 3은 도 1의 이동국 및/또는 네트워크 요소에 의해 사용될 수 있는 예시적인 수신 라인업을 나타낸 도면.
도 4는 도 2의 전송 라인업에 의해 사용될 수 있는 예시적인 신호 발생기를 나타낸 도면.
도 5 및 도 6은 2개의 서브슬롯에서 정보를 전송하기 위해 도 4의 신호 발생기에 의해 생성되는 예시적인 주파수 및 시간 영역 신호를 나타낸 도면.
도 7 및 도 8은 2개의 서브슬롯에서의 radix 2 심볼 할당을 사용하여 2개의 서브슬롯에서 정보를 전송하기 위해 도 4의 신호 발생기에 의해 생성되는 예시적인 주파수 및 시간 영역 신호를 나타낸 도면.
도 9는 예시적인 주파수 영역 신호 및 서브대역에의 예시적인 변조 방식 할당을 나타낸 도면.
도 10은 프레임에 할당된 주파수 공간 내에서의 서브대역 위치에 기초하여 상이한 변조 방식을 사용할 수 있는 예시적인 변환기/심볼 매퍼를 나타낸 도면.
도 11은 2개의 서브대역에서의 트레이닝 및 데이터 심볼의 할당을 보여주는, 도 4의 신호 발생기에 의해 생성되는 예시적인 주파수 영역 신호를 나타낸 도면.
도 12는 예시적인 인코딩/변조 프로세스를 나타낸 흐름도.
도 13은 코드 비트를 버스트 포맷팅(burst formatting)하는 예시적인 프로세스를 나타낸 흐름도.
도 14는 심볼을 나타내는 주파수 영역 신호를 매핑하는 예시적인 프로세스를 나타낸 흐름도.
도 15는 예시적인 디코딩/복조 프로세스를 나타낸 흐름도.
도 16은 상기 프로세스들 중 일부 또는 전부를 구현하는 데 사용되는 예시적인 기계 판독가능 명령어를 실행할 수 있는 예시적인 처리 시스템의 블록도.

본 명세서에 기술되어 있는 개선된 통신 슬롯 구조를 구현하고 이용하는 방법 및 장치. 이하에서, 구성요소들 중에서도 특히, 하드웨어 상에서 실행되는 소프트웨어를 비롯한 예시적인 방법 및 장치를 개시하고 있지만, 이러한 방법 및 장치가 단지 예시적인 것이며 제한하는 것으로 간주되어서는 안된다는 것을 잘 알 것이다. 예를 들어, 이들 하드웨어 및 소프트웨어 구성요소 중 일부 또는 전부가 전적으로 하드웨어로, 전적으로 소프트웨어로, 전적으로 펌웨어로, 또는 하드웨어, 소프트웨어 및/또는 펌웨어의 임의의 조합으로 구현될 수 있는 것이 생각되고 있다. 그에 따라, 이하에서 예시적인 방법 및 장치를 기술하고 있지만, 기술 분야의 당업자라면 제공된 일례들이 이러한 방법 및 장치를 구현하는 유일한 방식이 아니라는 것을 잘 알 것이다.

개선된 통신 슬롯 구조를 구현하고 이용하는 예시적인 방법 및 장치는 TDMA(time division multiple access) 통신 시간 슬롯을 2개 이상의 서브슬롯 - 각각의 서브슬롯이 단일 OFDM 심볼로 채워짐 - 으로 세분하는 것을 포함한다. 종래의 구성에서, EGPRS 슬롯 구조(본 명세서에 참조 문헌으로서 포함되어 있는 GP 100364, Ericsson, "Precoded EGPRS2 Downlink," GERAN#45, Berlin 참조)에서 OFDM 기반 통신을 가능하게 해주는 현재 기술과 비교하여 변하지 않은 채로 유지하기 위해, 어떤 시간 슬롯 동안 전달되는 모든 데이터가 그 시간 슬롯 동안 단일 OFDM 심볼에서 정의된 부반송파 세트를 사용하여 전달된다. 본 명세서에 기술된 바와 같이, 전송을 위한 데이터 및/또는 트레이닝 시퀀스 심볼이 서브슬롯들 - 각각의 서브슬롯이 똑같은 크기가 아닐 수 있는 OFDM 심볼로 채워짐 - 에서 전달될 수 있다. 각각의 서브슬롯이 원래의 시간 슬롯보다 더 작은 지속기간을 갖지만 동일한 레이트로 샘플링되기 때문에, 각각의 OFDM 심볼에서의 각각의 부반송파 사이의 간격이 더 넓다. 예를 들어, 현재의 기술은 15/26 밀리초(ms) 버스트 내에 6개 샘플의 순환 프리픽스 및 142개 샘플의 보디로 이루어져 있는 단일 OFDM 심볼로 GSM(Global System for Mobile Communications) 시간 슬롯 등의 종래의 슬롯을 채우는 것으로 이루어져 있으며, 그 결과 142개의 부반송파가 116개 데이터 심볼 및 26개 트레이닝 시퀀스 심볼을 전송하고, 여기서 각각의 부반송파는 1.9 킬로헤르쯔(kHz)만큼 떨어져 있다. 이 부반송파 간격이 꽤 작으며, 그 결과 고속에서 각각의 부반송파에서 경험하는 신호대 잡음비가 열화된다.

본 명세서에 기술된 구성에서, 동일한 수의 데이터 및/또는 트레이닝 시퀀스 심볼이 2개의 서브슬롯(그의 총 시간 지속기간은 15/26 ms임)에서 전달될 수 있고, 각각의 서브슬롯은 종래의 프레임에서보다 더 넓은 대역폭 간격을 가지는 반송파를 포함한다. 예를 들어, 종래의 슬롯으로부터의 심볼이 2개의 서브를롯(각각이 6개 샘플의 순환 프리픽스 길이 및 68개 샘플의 OFDM 심볼 보디를 갖는 OFDM 심볼을 포함함)으로 균등하게 분할되는 경우, 각각의 서브슬롯에서의 부반송파의 대역폭은 종래의 슬롯보다 2배 넓다(예컨대, 3.8 kHz 대 1.9 kHz). 그렇지만, 제2 OFDM 심볼에서의 순환 프리픽스에 대해 6개의 시간 영역 샘플이 사용되기 때문에, 2개의 OFDM 심볼에 의해 전달되는 부반송파의 총수는 이제 142로부터 136(즉, 68x2)으로 감소되었다. 이 일례에서, 동일한 116개 데이터 심볼을 전송하기 위해, 트레이닝 시퀀스 심볼의 수가 26으로부터 20으로 감소된다. 대안의 일례에서, 데이터 심볼의 수는 110개 데이터 심볼로 감소되고, 26개 트레이닝 시퀀스 심볼 모두가 전송된다.

대안의 일례에서, 제2 OFDM 심볼의 순환 프리픽스를 버스트와 버스트 사이의 보호 기간으로부터 얻거나 빌릴 수 있다. 또한, 순환 프리픽스가 정수개의 샘플일 필요가 없다.

서브슬롯들 간에 심볼들을 분할하는 한 방법은 각각의 서브슬롯에서 OFDM 보디 내의 시간 영역 심볼의 수가 2의 멱수(즉, radix 2)이도록 심볼들을 분할하는 것이다. radix 2 분할은 수신기에서 효율적인 시간 영역-주파수 영역 변환(예컨대, 이산 푸리에 변환, 고속 푸리에 변환 등)을 가능하게 해준다. 따라서, radix 2 개의 심볼은 복조를 단순화시킨다.

EGPRS 버스트의 스펙트럼 방사 요건에 부합하기 위해, EGPRS 버스트를 전달하는 주파수 대역의 가장자리에 있는 부반송파의 진폭이 대역의 중간에 있는 부반송파와 비교하여 감소된다. EGPRS 버스트를 전달하는 대역 전체에 걸쳐 감쇠로 불균등한 것으로 인해 버스트에서 전달되는 정보에 대한 오류 보호가 똑같지 않게 된다. 따라서, 전체에 걸쳐 동일한 변조가 사용되는 경우 버스트의 중앙에 비해 버스트의 주파수 가장자리에서 신호대 잡음비가 더 낮아지거나 비트 오류율(BER)이 더 높아지게 된다. 본 명세서에 기술된 바와 같이, 대역의 중앙과 대역의 가장자리 간에 상이한 변조 방식이 사용될 수 있다. 예를 들어, 대역의 가장자리에서 BPSK(binary phase shift keying, 이진 위상 천이 변조) 또는 어떤 다른 비교적 낮은 심볼당 비트의 변조 방식 등의 변조 방식이 사용될 수 있고, 대역의 비교적 중간에서 16-QAM(16-quadrature amplitude modulation, 16-직교 진폭 변조) 등의 비교적 높은 심볼당 비트의 변조 방식이 사용될 수 있다. 이러한 방식으로, 감소된 밀도의 변조 방식이 동일한 신호대 잡음비에 대해 더 큰 비트별 보호를 제공하기 때문에, 부반송파가 겪는 불균등한 신호대 잡음비로 인한 불균등한 비트별 오류 보호가 완화될 수 있다. 통신 대역 내에서의 서브대역 위치에 기초하여 상이한 변조 방식을 선택한 결과로서, AWGN(additive Gaussian white noise, 가법 가우시안 백색 잡음) 채널을 통한 통신 성능이 향상된다.

본 명세서에 기술된 바와 같이, 일부 실시예에서, 주파수 영역에서 심볼을 볼 때 데이터 심볼의 양측에 트레이닝 심볼이 있도록 트레이닝 시퀀스 심볼(또한 트레이닝 심볼이라고 함)이 위치될 수 있다. 이 구성은 트레이닝 심볼들 간의 채널 추정치를 얻고 그 채널 추정치를 트레이닝 심볼들 사이에 위치된 데이터 심볼에 적용하기 위해 보간이 사용될 수 있게 해준다. 앞서 기술한 바와 같이, 정보를 전송하기 위해 2개 이상의 서브슬롯을 사용하는 것도 가능하다. 본 명세서의 개시 내용에 따르면, 서브슬롯들 중 어느 하나에서 대역의 양단에 있는 트레이닝 심볼을 이용하고 상이한 서브슬롯의 채널 추정을 돕기 위해 그 트레이닝 심볼을 사용하는 것이 가능하다. 예를 들어, 한 트레이닝 심볼이 제1 서브슬롯의 최상위 부반송파에 위치될 수 있고, 다른 트레이닝 심볼이 제2 서브슬롯의 최하위 부반송파에 위치될 수 있다. 제1 서브슬롯의 최상위 부반송파의 트레이닝 심볼이 제2 서브슬롯에서의 정보를 처리할 때 수행되는 채널 추정에서 사용될 수 있는데, 그 이유는 2개의 서브슬롯의 부반송파가 동일하고 2개의 서브슬롯이 시간상 가까이 위치하기 때문이며, 따라서 서브슬롯들 간의 타이밍이 채널이 상당히 변하는 타이밍보다 훨씬 더 작은 것으로 가정될 수 있다. 트레이닝 심볼은 하나 이상의 트레이닝 비트를 포함할 수 있다.

전술한 기법들 각각이 독립적으로 사용될 수 있거나, 이들 기법 중 특정의 기법들이 함께 사용될 수 있다.

도면으로 돌아가서, 본 명세서에 개시된 예시적인 통신 슬롯 구조를 지원하는 예시적인 이동 통신 시스템(100)의 블록도가 도 1에 예시되어 있다. 이동 통신 시스템(100)은 GPRS 시스템 또는 EGPRS 시스템 등의 (E)GPRS-기반 통신 시스템에 대응한다. GPRS는 general packet radio service의 약어이고, EGPRS는 enhanced GPRS의 약어이며, (E)GPRS는 GPRS 시스템 또는 EGPRS 시스템과 호환되는 구현을 말한다. 개시된 통신 슬롯 구조가 (E)GPRS 시스템인 이동 통신 시스템(100)과 관련하여 기술되어 있지만, 개시된 통신 슬롯 구조가 많은 다른 통신 시스템에서 사용하도록 쉽게 적응될 수 있고, 따라서 개시된 통신 슬롯 구조가 (E)GPRS 시스템에서만 사용하는 것으로 제한되지 않는다.

도 1의 이동 통신 시스템(100)은 임의의 유형의 이동국 또는 사용자 종단점 장비[이동 전화 장치, 고정 전화를 구현하는 이동 전화 장치, PDA(personal digital assistant), 기타 등등]에 의해 구현될 수 있는 이동국(MS)(105)을 포함한다. 이동 통신 시스템(100)은 또한 BTS(base station transceiver, 기지국 송수신기), BSC(base station controller, 기지국 제어기), 네트워크 제어기, 네트워크 셀 등 중 하나 이상에 의해 구현될 수 있는 네트워크 요소(110)를 포함한다. 단지 하나의 네트워크 요소(105) 및 하나의 MS(110)가 도 1에 예시되어 있지만, 이동 통신 시스템(100)은 임의의 수의 네트워크 요소 및 MS를 지원할 수 있다.

본 명세서에 개시된 예시적인 통신 슬롯 구조들 중 하나 이상을 구현하기 위해, 이동국(105)은 프로세서(120), 전송 라인업(125), 및 수신 라인업(130)을 포함한다. 이와 유사하게, 네트워크 요소는 프로세서(140), 전송 라인업(145), 및 수신 라인업(150)을 포함한다. 동작을 설명하면, 이동국(105)으로부터 네트워크 요소(110)로 전송될 데이터가 프로세서(120)로부터 전송 라인업(125)으로 전달된다. 이하에서 상세히 기술되는 바와 같이, 전송 라인업(125)은 데이터를 하나 이상의 반송파 상에서 배정된 및/또는 할당된 TDMA 슬롯 - 그 중 하나가 참조 번호(160)로 나타내어져 있음 - 동안 2개 이상의 OFDM 심볼로서 변조되는 심볼로 변환한다. 상세히 기술된 바와 같이, 전송 라인업은, TDMA 슬롯(160)이 2개 이상의 서브슬롯(165, 170) - 이 서브슬롯 동안 심볼이 전송되고, 슬롯당 하나의 OFDM 심볼이 전송됨 - 으로 분할되도록, 심볼을 처리할 수 있다. 서브슬롯(165, 170)은 동일한 시간 지속기간을 가질 수 있고, 그로써 TDMA 슬롯(160)의 시간을 균등하게 분할한다. 다른 대안으로서, 서브슬롯은 상이한 시간 지속기간을 가질 수 있다. 그에 부가하여, 2개의 서브슬롯이 나타내어져 있지만, TDMA 슬롯이 임의의 수의 서브슬롯을 사용하여 분할될 수 있다.

한 일례에서, 정보를 전송하는 데 사용되는 TDMA 시간 슬롯이 인코딩되어야 하는 비트들의 일부분을 전달하는 적어도 하나의 다른 TDMA(time-division multiple access) 시간 슬롯과 시간상 서로소(disjoint in time)이다. 그에 부가하여, 하나의 프레임에서의 하나의 시간 슬롯은 비트들의 일부분을 전송하는 데 사용될 수 있고, 다른 프레임에서의 제2 시간 슬롯은 비트들의 다른 부분을 전송하는 데 사용될 수 있다.

서브슬롯(165, 170) - 각각이 OFDM 심볼로 나타내어져 있음 - 은 네트워크 요소(110)의 수신 라인업(150)에서 수신되고, 수신 라인업(150)은 송신된 비트들을 획득하기 위해 심볼을 처리하고 이를 프로세서(140)로 전달한다. 수신 라인업(150)은 전송 라인업(125)에 의해 포맷팅되어 있는 정보를 처리하도록 구성되어 있다. 따라서, 앞서 기술된 바와 같이, 전송 라인업이 TDMA 슬롯(160)을 2개의 서브슬롯(165, 170)으로 분할할 때, 수신 라인업(150)은 2개의 서브슬롯을 처리하도록 구성되어 있다.

이상에서 전송 라인업(125) 및 수신 라인업(150)을 사용한 이동국(105)으로부터 네트워크 요소(110)로의 통신의 일례를 기술하였지만, 네트워크 요소(110)로부터 이동국(105)으로의 통신이 유사한 방식으로 진행된다. 프로세서(140)로부터의 데이터가 전송 라인업(145)으로 전달되고, 전송 라인업은 TDMA 슬롯 내의 하나 이상의 서브슬롯에서 데이터를 전달한다. 서브슬롯은 이동국(105)의 수신 라인업(130)에 의해 수신되고, 수신 라인업은 서브슬롯에 포함된 데이터를 결정하고 이를 프로세서(120)로 전달한다.

이동국(105) 및 네트워크 요소(110) 각각 내의 전송 라인업, 수신 라인업 및 프로세서가 도 1에서 개별 요소로 도시되어 있지만, 이와 같이 나타낸 것은 단지 명확함을 위한 것이다. 예를 들어, 전송 라인업 및 수신 라인업의 일부 또는 전부가 프로세서 내에서 구현될 수 있고, 프로세서는, 예를 들어, 디지털 신호 처리기 또는 임의의 다른 적당한 프로세서일 수 있다.

도 2는 도 1의 전송 라인업(125) 등의 예시적인 전송 라인업을 나타낸 것이다. 프로세서[예컨대, 프로세서(120)]에 의해 제공될 수 있는 사용자 코드(즉, 전송될 비트들)가 버스트 포맷터(burst formatter)(205)로 전달되고, 버스트 포맷터는, 이하에 기술된 바와 같이, 사용자 코드와 트레이닝 비트를 인터리빙하여 비트 시퀀스를 형성한다. 트레이닝 비트 또는 심볼 대 데이터 비트 또는 심볼의 비가 고정되어 있을 필요가 없다. 사용자 코드 비트는 3GPP TS 45.003: "Channel coding(채널 코딩)"(참조 문헌으로서 본 명세서에 포함됨) 에서 EPGRS2에 대해 규정되어 있는 채널 코딩 이후의 페이로드 비트이다. 3GPP TS 45.001 및 45.002에 대해 기술하는 문서도 역시 참조 문헌으로서 본 명세서에 포함된다. 다른 대안으로서, 버스트 포맷터(205)가 트레이닝 비트를 처리하지 않을 수 있고, 그 대신에, 신호 발생기(210)가 사용될지도 모르는 사전 저장된 및/또는 사전 정의된 트레이닝 심볼을 가질 수 있다.

버스트 포맷터(205)로부터의 비트 시퀀스가 신호 발생기(210)로 전달되고, 신호 발생기는 비트를 하나 이상의 OFDM 심볼로서 전송하기 위한 심볼 및 대응하는 신호에 매핑한다. 펄스 정형기(pulse shaper)(215)는 신호 발생기(210)로부터 신호를 수신하고, 신호가 통신 표준에 부합하도록 신호의 주파수를 정형한다. 정형된 펄스는 이어서 증폭기 및 상향 변환기(upconverter)(220)로 전달되고, 상향 변환기는 신호를 안테나를 통해 전송하기 위해 적절한 진폭의 무선 주파수 신호로 변환한다. 이와 같이, 신호 발생기(210)에 의해 발생된 신호가 전송된다.

이하에서 기술된 바와 같이, 버스트 포맷터(205) 및 신호 발생기는 서브슬롯에서의 신호를 생성하는 동작을 하며, 여기서 각각의 서브슬롯은 데이터 및/또는 트레이닝 심볼을 포함하고, OFDM 심볼로 표현된다. 서브슬롯의 다양한 부분의 부반송파가 슬롯의 주파수 스펙트럼 가장자리에 대해 변조되는 부반송파의 위치에 따라 상이한 변조 방식에 따라 변조될 수 있다.

도 3은 도 1의 수신 라인업(150) 등의 예시적인 수신 라인업을 나타낸 것이다. 일반적으로, 수신 라인업(150)은 전송 라인업(125)에 의해 수행되는 동작에 상보적인 일련의 동작을 수행한다. 이러한 방식으로, 수신 라인업(150)은 전송 라인업(125)에 의해 무선 주파수 신호로 처리되었던 사용자 코드를 획득할 수 있다. 증폭기 및 하향 변환기(305)는 안테나로부터 신호를 수신하고 이를 기저대역 주파수로 변환한다. 기저대역 신호는 펄스 검출기(310)로 전달되고, 펄스 검출기는 서브슬롯에서 심볼을 검출하고 심볼을 비트로 변환한다. 비트는 버스트 디포맷터(burst deformatter)(315)로 전달되고, 버스트 디포맷터는 도 2의 버스트 포맷터(205)에 제공되는 사용자 코드를 복원한다.

도 4는 도 2의 신호 발생기(210)의 예시적인 구현의 부가의 상세를 나타낸 것이다. 앞서 기술된 바와 같이, 신호 발생기(210)는 서로 인터리빙되는 데이터 비트 및 트레이닝 시퀀스 비트를 포함할 수 있는 비트 시리즈(series of bits)를, 버스트 포맷터(205)로부터, 수신한다. 버스트 포맷터(205)로부터의 비트 시리즈(bit series)는 신호 발생기(305 310)의 제1 및 제2 분기에 수신된다. 이하에서 기술된 바와 같이, 제1 및 제2 분기(305, 310) 각각은 비트 시리즈의 선택된 부분을, 비트 시리즈의 선택된 부분을 나타내는 OFDM 심볼로 변환한다. 예를 들어, 제1 분기(305)는 시리즈의 제1 68 비트를 처리할 수 있고, 제2 분기(310)는 시리즈의 제2 68 비트를 처리할 수 있다. 이러한 구성에서, 제1 분기(305) 및 제2 분기(310) 각각은 68 비트를 나타내는 하나의 OFDM 심볼을 처리한다. 종래에는 단일 OFDM 심볼이 단일 TDMA 슬롯(160)을 차지했지만, 각각의 OFDM 심볼이 서브슬롯(165, 170)을 차지하고, 따라서 TDMA 슬롯(160)이 2개의 OFDM 심볼을 포함한다.

제1 분기(305)는 심볼 매퍼(320)를 포함하고, 심볼 매퍼의 출력은 N-포인트 IDFT(inverse discrete Fourier transformer, 역이산 푸리에 변환)(325)에 연결되어 있다. 병렬-직렬 변환기(330)는 N-포인트 IDFT(325)의 출력에 연결되어 있다. 이와 유사하게, 제2 분기(310)는 심볼 매퍼(340)를 포함하고, 심볼 매퍼의 출력은 L-포인트 IDFT(inverse discrete Fourier transformer)(345)에 연결되어 있다. 병렬-직렬 변환기(350)는 N-포인트 IDFT(345)의 출력에 연결되어 있다. 병렬-직렬 변환기(330, 350) 각각은 그가 발생하는 각각의 OFDM 보디에 순환 프리픽스를 전치 첨부(prepend)하는 순환 프리픽스 부가기(cyclic prefix adder)를 포함할 수 있다. 한 일례에서, 순환 프리픽스는 IDFT[예컨대, N-포인트 IDFT(325)]로부터의 마지막 6개 샘플의 복제이다. 병렬-직렬 변환기(330, 350)로부터의 출력은 선택기(360)에 연결되어 있고, 선택기는 병렬-직렬 변환기(330)로부터의 출력과 병렬-직렬 변환기(350)의 출력을 교대로 선택한다.

제1 분기(305)의 한 동작 모드에서, 심볼 매퍼(320)는 버스트 포맷터(205)로부터 비트 시리즈를 수신하고, 이 시리즈를 정보를 나타내는 주파수 영역에서의 병렬 심볼 구성(즉, 병렬 심볼 구성) - 그의 일부는 데이터 비트로 이루어져 있을 수 있고 그의 일부는 트레이닝 비트로 이루어져 있을 수 있음 - 으로 변환한다. 심볼 매퍼(320)에 의해 매핑하기 위해 선택된 비트의 수가 심볼 매퍼에 의해 사용되는 변조 방식 - 이하에서 기술되는 바와 같이, 변할 수 있음 - 에 의존한다. 도 4에서, 이 병렬 구성은 S₀[k] ... S_N-1[k]으로 표현된다. 도 5는 심볼 매퍼(320)로부터의 출력의 예시적인 주파수 영역 표현(500)을 나타낸 것이며, 여기서 N은 68개 심볼이다. 도 5에 도시된 바와 같이, 다수의 비트를 나타낼 수 있는 각각의 심볼이, 예를 들어, 3.8 kHz의 대역폭을 가지는 부반송파(예컨대, 505, 510 등)를 변조함으로써 표현된다.

심볼(S₀[k] ... S_N-1[k])을 나타내는 주파수 정보의 병렬 구성은 이어서 N-포인트 IDFT(325)(단, N=68)에 의해 처리되어, 예를 들어, N개의 시간 영역 샘플 - 심볼을 나타내는 주파수 정보에 대응하는 X₀[k] ... X_N-1[k]로 표현됨 - 을 생성한다. 모두 합하여 68개 심볼을 나타내는 시간 영역 샘플은 이어서 병렬-직렬 변환기(330)에 제공되고, 병렬-직렬 변환기는 순환 프리픽스를 시리즈에 전치 첨부한다. 병렬-직렬 변환기(330)로부터의 출력 시리즈는 X_N-m[k] ... X_N-1[k], X₀[k] ... X_N-1[k]로 표현되고, 이 일례에서 m은 1 내지 6의 범위에 있는 순환 프리픽스를 나타내는 인덱스이다. 다른 대안으로서, 순환 프리픽스가 아날로그 영역에서 전치 첨부될 수 있고, 정수개의 샘플일 필요가 없다. 병렬-직렬 변환기(330)로부터의 출력의 시간 영역 표현은 도 5에서 참조 번호 550으로 나타내어져 있다. 도시된 바와 같이, 시간 영역 표현은 주파수 영역 표현(500)에 대응하는 시간 영역 표현(즉, 모두 합하여 68개 심볼을 나타내는 샘플을 포함하는 시간 영역 신호)을 나타내는 제1 부분(555)을 포함하고, 또한 제1 부분(555)의 마지막 6개 샘플의 복제인 순환 프리픽스(560)를 포함한다. 이와 같이, 시간 영역 신호(550) - 하나의 OFDM 심볼이라고 함 - 는 68개 심볼의 정보(555)를 나타내고, 6 샘플의 순환 프리픽스(560)를 포함한다.

앞서 기술된 바와 같이, 제1 및 제2 분기(305, 310)는 비트를 OFDM 심볼로 변환하는 동작을 한다. 제2 분기(310)의 한 동작 모드에서, 심볼 매퍼(340)는 버스트 포맷터(205)로부터 비트 시리즈를 수신하고, 이 시리즈를 정보를 나타내는 주파수 영역에서의 병렬 심볼 구성 - 그의 일부는 데이터 비트일 수 있고 그의 일부는 트레이닝 비트일 수 있음 - 으로 변환한다. 심볼 매퍼(340)에 의해 매핑하기 위해 선택된 비트의 수가 심볼 매퍼에 의해 사용되는 변조 방식 - 이하에서 기술되는 바와 같이, 변할 수 있음 - 에 의존한다. 제2 분기(310)와 관련하여, 이 병렬 구성은 S'₀[k] ... S'_L-1[k]로 나타내어져 있다. 도 6은 심볼 매퍼(340)로부터의 출력의 예시적인 주파수 영역 표현(600)을 나타낸 것이며, 여기서 L은 68개 심볼이다. 도 6에 도시된 바와 같이, 각각의 심볼이, 예를 들어, 3.8 kHz의 대역폭을 가지는 부반송파(예컨대, 605, 610 등)를 변조함으로써 표현된다.

심볼(S'₀[k] ... S'_N-1[k])을 나타내는 주파수 정보의 병렬 구성은 이어서 L-포인트 IDFT(345)(단, L=68)에 의해 처리되어, 예를 들어, L개의 시간 영역 샘플 - 심볼을 나타내는 주파수 정보에 대응하는 X'₀[k] ... X'_L-1[k]로 표현됨 - 을 생성한다. 시간 영역 샘플은 이어서 병렬-직렬 변환기(350)에 제공되고, 병렬-직렬 변환기는 순환 프리픽스를 시리즈에 전치 첨부한다. 병렬-직렬 변환기(330)로부터의 출력 시리즈는 X'_L-n[k] ... X'_L-1[k], X'₀[k] ... X'_L-1[k]로 표현되고, 여기서 n은 1 내지 6의 범위에 있는 순환 프리픽스를 나타내는 인덱스이다. 병렬-직렬 변환기(350)로부터의 출력의 시간 영역 표현은 도 6에서 참조 번호 650으로 나타내어져 있다. 도시된 바와 같이, 시간 영역 표현은 주파수 영역 표현(600)에 대응하는 시간 영역 표현을 나타내는 제1 부분(655)을 포함하고, 또한 제1 부분(655)의 마지막 6개 샘플의 복제인 순환 프리픽스(660)를 포함한다. 이와 같이, 시간 영역 신호(650) - 하나의 OFDM 심볼이라고 함 - 는 68개 심볼의 정보(655)를 나타내고, 6 샘플의 순환 프리픽스(660)를 포함한다.

병렬-직렬 변환기(330, 350)로부터의 출력은 선택기(360)에 제공되고, 선택기는, 2개의 서브슬롯(165, 170) - 이들 각각이 OFDM 심볼을 포함함 - 을 포함하는 시간 슬롯(160)을 생성하기 위해, 변환기(330, 350) 중 하나로부터의 출력을 선택한다.

전술한 일례가 통신 심볼(데이터 및 트레이닝 심볼 둘 다)이 2개의 서브슬롯 및 이들의 대응하는 OFDM 심볼 간에 균등하게 분할되는 상황을 기술하였지만, 서브슬롯에의 심볼의 다른 할당이 가능하다. 그에 부가하여, 각각의 서브슬롯은 각각의 OFDM 심볼 내에서 동일한 데이터 심볼 대 트레이닝 심볼의 비를 유지할 필요가 없고, 가변 길이의 순환 프리픽스를 가질 수 있다. 예를 들어, 각각의 서브슬롯이 OFDM 심볼에 의해 표현되는 radix 2 개의 심볼을 포함하도록 서브슬롯들 간에 심볼을 분할하는 것이 가능하다. 한가지 이러한 일례가 도 7 및 도 8에 도시되어 있다.

도 7은 주파수 영역 표현(700)에 나타내어져 있는 128개 심볼(radix 2 개의 심볼)을 포함하는 제1 서브슬롯에의 심볼 할당을 나타낸 것이다. 표현(700)에서, 각각의 심볼은 2.1 kHz의 대역폭을 가지는 부반송파 상에 인코딩된다. 주파수 영역에서 128개 심볼을 발생하기 위해 표현(700)이 심볼 매퍼(320)를 사용하여 발생될 수 있다. 주파수 영역 표현(700)은 이어서 N-포인트 IDFT(325)(단, N=128)를 사용하여 128 포인트 IDFT에 의해 시간 영역 신호(710)로 변환될 수 있고, 그 결과 128개 심볼을 나타내고 6개의 시간 영역 순환 프리픽스 샘플을 포함하는 시간 영역 신호가 얻어진다.

도 8에 도시된 바와 같이, 각각의 심볼이 34 kHz의 대역폭을 차지하도록, 주파수 영역에서의 8개 심볼(radix 2 개의 심볼)이 도 4의 심볼 매퍼(340)에 의해 발생될 수 있다. 주파수 영역에서의 심볼의 표현은 참조 번호 800으로 나타내어져 있다. 주파수 영역 표현(800)은 이어서 L-포인트 IDFT(345)(단, L=8)를 사용하여 8 포인트 IDFT에 의해 시간 영역 신호(810)로 변환될 수 있고, 그 결과 8개 심볼을 나타내고 6개의 순환 프리픽스 샘플을 포함하는 시간 영역 신호가 얻어진다.

도 7 및 도 8에 도시된 바와 같이, 예를 들어, 모든 데이터 심볼 및 일부 트레이닝 심볼을 전달하는 OFDM 심볼 1(참조 번호 710으로 나타냄)은 2.1 kHz의 부반송파 간격을 가지는 반면, 예를 들어, 트레이닝 심볼만을 전달하는 OFDM 심볼 2(참조 번호 810으로 나타냄)는 34 kHz의 부반송파 간격을 가진다. 높은 도플러 확산으로 인한 링크 성능에서의 손실에 대한 모바일 장치의 민감도가 증가된 부반송파 간격으로 덜 민감한 것으로 알려져 있기 때문에, 2개의 OFDM 심볼이 특히 고속 시나리오에서 상이한 보호를 제공한다.

앞서 기술한 바와 같이, 스펙트럼 정형은 전송 대역의 가장자리에서의 부반송파가 대역의 중앙에서보다 더 낮은 에너지를 가질 것을 필요로 한다. 부반송파 에너지의 이러한 일반 특성 정형이 도 9에 나타내어져 있으며, 전송 대역의 하단 및 상단에서의 제1 및 제2 부반송파(905, 910)는 전송 대역(915)의 중간에서의 제3 부반송파보다 더 작은 에너지를 가진다. 도 9에 도시된 바와 같이, 부반송파의 스펙트럼 정형으로 인한 똑같지 않은 오류 보호의 영향을 완화시키기 위해, 변조 차수가 전송 대역에 걸쳐 상이할 수 있으며 낮은 차수의 변조 방식은 대역 가장자리에서의 부반송파에 적용되고 비교적 높은 차수의 변조 방식은 전송 대역의 중앙에 적용된다.

도 10에 도시된 바와 같이, 상이한 변조 차수를 상이한 부반송파 S_i[k]에 적용하기 위해 가변 변조 심볼 매퍼(1000)가 사용될 수 있다. 가변 변조 심볼 매퍼(1000)가 도 4의 심볼 매퍼(320, 340) 대신에 사용될 수 있다. 한 일례에서, 가변 변조 심볼 매퍼(1000)는 EGPRS2에 대해 현재 규정되어 있는 모든 변조 방식[예컨대, BPSK(binary phase shift keying), QPSK(quadrature phase shift keying), 상이한 버전의 QAM(quadrature amplitude modulation) 등]을 지원할 수 있다. 그에 부가하여, 64-QAM과 같은 높은 차수의 변조 방식이 구현될 수 있다. [EGPRS2에서의 보통의 링크 적응(link adaptation)과 유사하게] 현재의 채널 상태로 인한 전체적인 오류 보호 요건에 기초하여 선택된 코딩 방식에 따른 채널 인코딩 후에, 가변 변조 심볼 매퍼(1000)는 특정의 부반송파에 대해 선택된 변조에 필요한 입력 비트의 수에 따라 입력 데이터 비트 스트림을 분할한다. 예를 들어, 최하위 4개의 부반송파(참조 번호 905, 920,925, 930로 나타내어짐)가 BPSK(예컨대, 1 비트/심볼을 전달하는 변조 방식) 변조되어야 하고 그 다음 부반송파가 16-QAM(예컨대, 4 비트/심볼을 전달하는 변조 방식)을 사용하여 변조되어야 하는 경우, 다음과 같은 매핑이 수행된다:

한 일례에서, 트레이닝 심볼이 채널 추정에서 효용성을 제공하기 위해 전송 대역 가장자리에 위치될 수 있지만, 데이터 전달 심볼에 대한 똑같지 않은 오류 보호의 영향을 완화시킬 수 있다. 이 개념은, 예를 들어, 표준에 의해 규정된 사전 결정된 및/또는 정의된 방식으로 전송 대역에 걸친 트레이닝 심볼 및 따라서 데이터 심볼의 불균일한 분포 또는 인터레이싱으로 일반화될 수 있다. 그 결과의 이점은 낮은 부반송파 전력 스펙트럼 밀도를 갖는 영역에서 높은 밀도의 전송 심볼을 제공함으로써 똑같지 않은 채널 추정 오류를 완화시키는 것 및 낮은 밀도의 데이터 전달 심볼을 가짐으로써 데이터에 대한 똑같지 않은 오류 보호의 영향을 완화시키는 것을 포함한다.

높은 차수의 변조로 인해 여분의 부반송파가 얻어지는 경우, 이들 부반송파는 점유되지 않은 채로 있을 수 있고, 수신기로 패딩 비트를 전달하거나 정의되지 않은 심볼을 전달할 수 있다. 부반송파가 점유되지 않은 채로 있는 경우에, 이웃 셀에 대한 간섭이 감소된다. 다른 대안으로서, 패딩 비트를 전달하기 위해 여분의 부반송파가 사용될 때, 이들 부반송파는, 예를 들어, 사전 정의된 비트 시퀀스를 전달하거나 모두 0인 시퀀스로 설정될 수 있다. 여분의 부반송파가 수신기로 정의되지 않은 심볼을 전달할 때, 이들 부반송파는, 예를 들어, 송신기에서 PAPR(peak-to-average power ratio, 피크 대 평균 전력비)을 감소시키는 데 사용될 수 있다.

일례로서, 심볼 매핑 기법은, OFDM 심볼 1에 대해, 4개의 세트(B=0, 1, 2, 3, 4): d[0]...d[449], d[450]...d[899], d[900]...d[1349], 및 d[1350]...d[1799] 내의 1800개의 인터리빙된 비트 d[0] ...d[1799]를 처리하는 것을 포함한다.

e(B,j) = {d(128B+j), d(128B+j+1), d(128B+j+2)} (단, j = 1, ..., 4)

e(B,j) = {d(128B+j), d(128B+j+1), d(128B+j+2), d(128B+j+3)} (단, j = 6, ..., 12)

e(B,j) = {d(128B+j), d(128B+j+1), d(128B+j+2), d(128B+j+3)} (단, j = 14, ..., 20)

e(B,j) = {d(128B+j), d(128B+j+1), d(128B+j+2), d(128B+j+3)} (단, j = 22, ..., 30)

e(B,j) = {d(128B+j), d(128B+j+1), d(128B+j+2), d(128B+j+3)} (단, j = 32, ..., 38)

e(B,j) = {d(128B+j), d(128B+j+1), d(128B+j+2), d(128B+j+3)} (단, j = 40, ..., 46)

e(B,j) = {d(128B+j), d(128B+j+1), d(128B+j+2), d(128B+j+3), d(128B+j+4)} (단, j = 48, ..., 52)

e(B,j) = {d(128B+j), d(128B+j+1), d(128B+j+2), d(128B+j+3), d(128B+j+4)} (단, j = 54, ..., 59)

e(B,j) = {d(128B+j), d(128B+j+1), d(128B+j+2), d(128B+j+3), d(128B+j+4)} (단, j = 61, ..., 66)

e(B,j) = {d(128B+j), d(128B+j+1), d(128B+j+2), d(128B+j+3), d(128B+j+4)} (단, j = 68, ...,73)

e(B,j) = {d(128B+j), d(128B+j+1), d(128B+j+2), d(128B+j+3), d(128B+j+4)} (단, j = 75, ..., 79)

e(B,j) = {d(128B+j), d(128B+j+1), d(128B+j+2), d(128B+j+3)} (단, j = 81, ..., 87)

e(B,j) = {d(128B+j), d(128B+j+1), d(128B+j+2), d(128B+j+3)} (단, j = 89, ..., 95)

e(B,j) = {d(128B+j), d(128B+j+1), d(128B+j+2), d(128B+j+3)} (단, j = 97, ..., 105)

e(B,j) = {d(128B+j), d(128B+j+1), d(128B+j+2), d(128B+j+3)} (단, j = 107, ..., 113)

e(B,j) = {d(128B+j), d(128B+j+1), d(128B+j+2), d(128B+j+3)} (단, j = 115, …, 121)

e(B,j) = {d(128B+j), d(128B+j+1), d(128B+j+2)} (단, j = 123, …, 126)

이들 서브셋은 3GPP TS 45.004에 규정된 바와 같이 성상점에 매핑된다.

트레이닝 시퀀스 심볼은 다음과 같은 규칙에 따라 나머지 위치에 인터레이싱된다:

B=0, 1, 2, 3의 경우,

e(B,0) = TS_8PSK(0)

e(B,5) = TS_8PSK(1)

e(B,13) = TS_16QAM(2)

e(B,21) = TS_16QAM(3)

e(B,31) = TS_16QAM(4)

e(B,39) = TS_16QAM(5)

e(B,47) = TS_16QAM(6)

e(B,53) = TS_32QAM(7)

e(B,60) = TS_32QAM(8)

e(B,67) = TS_32QAM(9)

e(B,74) = TS_32QAM(10)

e(B,80) = TS_16QAM(11)

e(B,88) = TS_16QAM(12)

e(B,96) = TS_16QAM(13)

e(B,106) = TS_16QAM(14)

e(B,114) = TS_16QAM(15)

e(B,122) = TS_8PSK(16)

e(B,127) = TS_8PSK(17)라고 하고,

여기서, TS_8PSK(i)는 비트 번호(bit number) {BN(183+3i), BN(184+3i), BN(185+3i)}를 갖는 8PSK에 대해 규정된 트레이닝 시퀀스 심볼을 나타내고, TS_16QAM(i)는 비트 번호 {BN(244+3i), BN(245+3i), BN(246+3i)}를 갖는 16QAM에 대해 규정된 트레이닝 시퀀스 심볼을 나타내며, TS_32QAM(i)는 비트 번호 {BN(305+3i), BN(306+3i), BN(307+3i)}를 갖는 32QAM에 대해 규정된 트레이닝 시퀀스 심볼을 나타낸다(3 GPP TS 45.002를 참조).

이 결과, OFDM 심볼 1에 대한 부반송파의 벡터가 얻어진다.

OFDM 심볼 2에 대해, 16QAM(3GPP TS 45.002를 참조)에 대한 트레이닝 시퀀스 심볼의 마지막 8개의 심볼이 3GPP TS 45.002에 규정된 바와 같이 성상점에 매핑된다.

앞서 살펴본 바와 같이, 트레이닝 심볼 및 데이터 심볼이 임의의 원하는 방식으로 OFDM 심볼 전체에 걸쳐 분포되거나 인터레이싱될 수 있다. 그렇지만, 특정의 일례에서, 트레이닝 심볼을 특정의 방식으로 분포시키는 것이 유익할 수 있다. 예를 들어, 도 11을 참조하면, 주파수 영역에서 2개의 OFDM 심볼(1100, 1105)이 나타내어져 있다. 도 11에 도시된 바와 같이, 제1 OFDM 심볼(1100)은 전송 대역의 최저 주파수에서 트레이닝 심볼(1110)을 포함하지만, 전송 대역의 최고 주파수에서 데이터 심볼(1115)을 포함한다. 이와 달리, 제2 OFDM 심볼(1105)은 전송 대역의 최저 주파수에서 데이터 심볼(1120)을 포함하지만, 전송 대역의 최고 주파수에서 트레이닝 심볼(1125)을 포함한다. 슬롯을 구성하는 한 쌍의 OFDM 심볼에 대해, OFDM 심볼들 중 하나의 OFDM 심볼이 저주파수 트레이닝 심볼[예컨대, 트레이닝 심볼(1110)]을 포함하고 다른 OFDM 심볼이 고주파수 트레이닝 심볼[예컨대, 트레이닝 심볼(1125)]을 포함하는 것으로 규정하는 것은 기법을 간략화시키고 더 나은 채널 추정 정확도를 나타낸다. 이러한 트레이닝 심볼의 할당은 모든 데이터 전달 부반송파에 대한 채널 추정에서 보간 방식이 사용될 수 있게 해주는데, 그 이유는 그러면 데이터 심볼이 (다른 OFDM 심볼 내의) 트레이닝 심볼과 동일한 부반송파를 차지하거나 주파수에서 트레이닝 심볼을 포함하는 부반송파에 의해 둘러싸여 있는 부반송파를 차지하도록 보장되기 때문이다. 예를 들어, 도 11에 도시된 바와 같이, 데이터 부반송파 D₁ ... D_p-2, D_p+1 ...D₁₁₆은 주파수에서 적어도 트레이닝 심볼 TS₁ ...TS₂₆에 의해 둘러싸여 있고, 따라서 적어도 주파수에서 관련 트레이닝 심볼들 사이에서 보간을 함으로써 채널 추정이 진행될 수 있다. 그에 부가하여, 데이터 부반송파 D_p-1 및 D_p가 TS₁ 및 TS₂₆과 동일한 부반송파를 차지하고, 그의 채널 추정치가 이들 2개의 트레이닝 심볼만을 사용하여 추정될 수 있다. 주파수 스펙트럼 내에서의 데이터 심볼 및 트레이닝 심볼의 배치가 고정되고 표준화될 수 있다.

부반송파에 대한 변조 차수의 선택은 물론 데이터 스트림 내에서의 트레이닝 심볼의 배치가 사전 결정된 방식으로 수행될 수 있다. 그렇지만, 고속 피드백 채널의 존재에 의해 부반송파 변조의 동적 적응을 수행하는 것이 가능할 것이다.

이동국(105) 또는 네트워크 요소(110)에 의해 수행될 수 있는 예시적인 프로세스를 나타내는 플로우차트가 도 12 내지 도 15에 도시되어 있다. 이들 일례에서, 각각의 플로우차트에 의해 나타낸 프로세스가 (a) 도 16과 관련하여 이하에서 논의되는 예시적인 처리 시스템(1600)에 도시된 프로세서(1612) 등의 프로세서, (b) 제어기, 및/또는 (c) 디지털 신호 처리기(DSP) 등의 임의의 다른 적당한 장치에 의해 실행되는 기계 판독가능 명령어를 포함하는 하나 이상의 프로그램에 의해 구현될 수 있다. 하나 이상의 프로그램이, 예를 들어, 플래시 메모리, CD-ROM, 플로피 디스크, 하드 드라이브, DVD, 또는 프로세서(1612)와 연관된 메모리 등의 유형의 매체(tangible medium)에 저장되는 소프트웨어로 구현될 수 있지만, 전체 프로그램 또는 프로그램들 및/또는 그의 일부분이, 다른 대안으로서, 프로세서(1612) 이외의 장치에 의해 실행될 수 있고 및/또는 펌웨어 또는 전용 하드웨어로 구현될 수 있다[예컨대, ASIC(application specific integrated circuit), PLD(programmable logic device), FPLD(field programmable logic device), 이산 논리 등에 의해 구현될 수 있다].

예를 들어, 전송 라인업(125) 및 수신 라인업(150)의 일부 또는 전부, 또는 그 점에 대해서는, 도 1에 도시된 기능들 중 임의의 기능이 소프트웨어, 하드웨어 및/또는 펌웨어의 임의의 조합에 의해 구현될 수 있을 것이다. 또한, 도 12 내지 도 15의 플로우차트로 나타낸 프로세스들 중 일부 또는 전부가 수동으로 구현될 수 있다. 게다가, 예시적인 프로세스가 도 12 내지 도 15에 예시된 플로우차트를 참조하여 기술되어 있지만, 본 명세서에 기술된 예시적인 방법 및 장치를 구현하는 많은 다른 기법이, 다른 대안으로서, 사용될 수 있다. 예를 들어, 도 12 내지 도 15에 예시된 플로우차트를 참조하면, 블록들의 실행 순서가 변경될 수 있고, 및/또는 기술된 블록들 중 일부가 변경, 제거, 결합 및/또는 다수의 블록으로 세분될 수 있다.

도 2의 전송 라인업(125)을 구현하기 위해 실행될 수 있는 예시적인 프로세스(1200)가 도 12에 예시되어 있다. 프로세스(1200)가 도 2의 버스트 포맷터(205), 신호 발생기(210), 펄스 정형기(215), 그리고 증폭기 및 변환기(220)에 의해 수행될 수 있거나 이들을 구현하는 데 사용될 수 있다. 도 3의 예시적인 전송 라인업(125)을 참조하면, 프로세스(1200)에서, 버스트 포맷터(205)는 인코딩 및 전송될 코드 비트를 수신한다(블록 1205). 비트는, 예를 들어, 오디오, 비디오, 데이터, 또는 임의의 다른 적당한 정보 및/또는 데이터를 나타내는 사용자 코드일 수 있다. 버스트 포맷터(1210)는 코드 비트를 포맷팅하고, 이는, 도 13과 관련하여 설명한 바와 같이, 데이터 또는 코드 비트와 트레이닝 비트를 인터리빙하는 것 및 서브슬롯들 간에 심볼을 할당하는 것을 포함할 수 있다(블록 1210).

코드 비트가 포맷팅된 후에, 도 4의 일례에 도시된 바와 같이 구현될 수 있는 신호 발생기(210)는 비트를 심볼을 나타내는 주파수 영역 신호에 매핑한다(블록 1215). 매핑에 관한 추가의 상세가 도 14와 관련하여 제공되어 있다. 2개 이상의 서브슬롯 각각이 심볼의 일부분을 전달하는 데 사용될 수 있는(즉, TDMA 슬롯마다 2개의 OFDM 심볼이 전달될 수 있는) 방식으로 매핑이 수행될 수 있다. 그에 부가하여, 하나 이상의 변조 방식을 사용하여 매핑이 수행될 수 있고, 따라서, 심볼당 비트의 수가 전송 주파수 대역에 걸쳐 변할 수 있다.

주파수 영역 신호가 매핑된 후에(블록 1215), 신호 발생기(210)는 주파수 영역 신호를 시간 영역으로 변환시킨다(블록 1220). 주파수 영역 신호를 발생하는 것 및 이 신호를 시간 영역으로 변환하는 것이 개별적으로 도시되어 있지만, 신호 발생기는, 실제로, 버스트 포맷팅된 비트를, 하나의 프로세스에서 모두, 시간 영역 신호에 직접 매핑할 수 있으며, 그로써 주파수 영역 신호를 시간 영역으로 변환하는 명백한 처리가 생략된다.

시간 영역 신호(210)는 이어서 순환 프리픽스를 시간 영역 신호에 전치 첨부한다(블록 1225). 순환 프리픽스는, 예를 들어, 시간 영역 신호의 다수의 마지막 수의 샘플(예컨대, 6개 샘플)의 반복일 수 있다. 다른 대안으로서, 순환 프리픽스가 임의의 다른 방식으로 수행될 수 있다. 프로세스에서의 이 시점에서, 순환 프리픽스를 포함하는 시간 영역 신호를 OFDM 심볼이라고 할 수 있다.

시간 영역 신호가 신호 발생기(210)에서 발생된 후에, 펄스 정형기(215)는 전송 대역폭 요건 및 제약조건에 부합하도록 시간 영역 파형을 정형한다(블록 1230). 펄스 정형이 신호 발생과 분리되어 도시되어 있지만, 꼭 이럴 필요가 없는데, 그 이유는 펄스 정형이 비트를 심볼에 매핑하는 동안 또는 전송 라인업(125)에서의 임의의 다른 적당한 시점에서 수행될 수 있기 때문이다.

증폭기 및 상향 변환기(220)는 이어서 시간 영역 신호를 전달하기 위해 반송파를 변조한다(블록 1235). 반송파의 변조는 시간 영역 신호(즉, OFDM 심볼)를 수신기로 전송하는 임의의 방식으로 수행될 수 있다.

코드 비트를 버스트 포맷팅하기 위해 실행될 수 있는 예시적인 프로세스(1210)가 도 13에 예시되어 있다. 프로세스(1210)는 도 2의 버스트 포맷터(205)에 의해 수행되거나 그를 구현하기 위해 사용될 수 있다. 버스트 포맷터(205)는 코드 비트를 수신하고 코드 비트와 트레이닝 비트를 인터리빙한다(블록 1305). 이러한 방식으로, 코드 비트를 표현하는 데 사용되는 주파수가 주파수에서 트레이닝 비트와 접하고 있거나 트레이닝 비트와 주파수를 공유하도록, 트레이닝 비트가 사전 정의된 방식으로 코드 비트 전체에 걸쳐 분산된다. 물론, 코드와 트레이닝 정보의 혼합은 심볼 레벨에서 수행될 수 있으며, 이 경우에 코드 심볼은 주파수에서 트레이닝 심볼과 인터리빙될 것이다.

버스트 포맷터(205)는 또한 코드 및 트레이닝 비트 중 특정의 비트를 TDMA 시간 슬롯의 일부분에 존재하도록 할당한다(블록 1310). 예를 들어, 버스트 포맷터(205)는 트레이닝 및 코드 비트의 전반부를, 시간상 TDMA 슬롯의 전반부[예컨대, 서브슬롯(165)]에만 대응하는 전체 전송 대역폭 스펙트럼에 할당할 수 있다.

버스트 포맷터(205)는 이어서 코드 및 트레이닝 비트 중 특정의 다른 비트를 제1 부분 이외의 TDMA 시간 슬롯의 다른 부분에 존재하도록 할당한다(블록 1315). 예를 들어, 버스트 포맷터(205)는 트레이닝 및 코드 비트의 후반부를, 시간상 TDMA 슬롯의 후반부[예컨대, 서브슬롯(170)]에만 대응하는 전체 전송 대역폭 스펙트럼에 할당할 수 있다.

비트를 심볼을 나타내는 주파수 영역 신호에 매핑하기 위해 실행될 수 있는 예시적인 프로세스(1215)가 도 14에 예시되어 있다. 프로세스(1215)는 도 4에 도시된 바와 같이 구현될 수 있는 버스트 포맷터 신호 발생기(210)에 의해 수행되거나 그를 구현하기 위해 사용될 수 있다. 신호 발생기(210)는 버스트 포맷팅된 비트를 수신하고, 각각의 부반송파에 대해 다음과 같은 처리를 수행한다(블록 1405). 신호 발생기(210)는 전송 대역폭 내에서의 부반송파 위치를 평가하고(블록 1410), 부반송파의 위치에 기초하여 변조 방식을 선택한다(블록 1415). 예를 들어, 앞서 기술한 바와 같이, 신호 에너지가 감쇠되는 전송 대역의 가장자리에서의 또는 그 근방에서의 부반송파에 대해 저비트 레이트 변조 방식(예컨대, BPSK 등)이 선택될 수 있다. 이와 달리, 전송 대역의 가장자리 근방이 아닌 부반송파에 대해 고비트 레이트 변조 방식(예컨대, 64-QAM 등)이 선택될 수 있다.

변조 방식이 선택된 후에(블록 1415), 변조를 위한 비트가 선택된다(블록 1420). 앞서 살펴본 바와 같이, 상이한 변조 방식은 상이한 수의 심볼당 비트를 수용한다. 따라서, 심볼에 대한 부반송파에 의해 사용되는 변조 방식에 기초하여 가변 수의 비트가 그 심볼에 의해 표현될 수 있다. 따라서, 16-QAM 변조 방식에 대해서는, 4 비트가 선택되는 반면, BPSK 변조 방식에 대해서는, 2 비트가 선택된다.

비트 및 변조 방식이 선택된 후에, 선택된 변조 방식에 기초하여 비트가 심볼에 매핑된다(블록 1425). 앞서 살펴본 바와 같이, 상이한 OFDM 심볼에 상이한 수의 심볼이 포함될 수 있다. 따라서, 비트를 심볼에 매핑할 때 이용가능한 부반송파 모두가 사용될 필요는 없고, 앞서 기술한 바와 같이 다수의 서브슬롯이 사용될 수 있다.

디코딩 및 복조를 수행하기 위해 실행될 수 있는 예시적인 프로세스(1500)가 도 15에 예시되어 있다. 프로세스(1500)는 도 1 및 도 2의 수신 라인업(150)에 의해 수행되거나 그를 구현하기 위해 사용될 수 있다. 도 2를 참조하면, 증폭기 및 하향 변환기(305)는 안테나로부터 신호를 수신하고, 추가의 처리를 위해 이를 기저대역으로 변환한다(블록 1505). 펄스 검출기(310)는 이어서 수신된 신호를 주파수 영역으로 변환한다(블록 1510).

주파수 영역 신호가 나타내는 심볼을 결정하기 위해 주파수 영역 신호가 이어서 디코딩되고, 유익하게는, 이 디코딩이 서브슬롯에 걸쳐 행해질 수 있으며, 제1 서브슬롯으로부터의 정보는 제2 서브슬롯에서의 정보의 디코딩 동안에 사용될 수 있다. 예를 들어, 제1 서브슬롯에서의 트레이닝 심볼은 제2 서브슬롯에서의 데이터 심볼을 디코딩하는 데 사용될 수 있다. 이러한 구성은 심볼의 적절한 디코딩을 돕기 위해 채널 추정을 용이하게 해준다.

시간 슬롯으로부터의 신호가 처리된 후에, 신호는 심볼로 변환된다(블록 1525). 심볼은 추가로 비트로 변환된다(블록 1530).

도 16은 본 명세서에 개시된 장치 및 방법을 구현할 수 있는 예시적인 처리 시스템(1600)의 블록도이다. 처리 시스템(1600)은, 예를 들어, 이동국 처리 플랫폼, 네트워크 요소 처리 플랫폼, 서버, 개인용 컴퓨터, PDA(personal digital assistant), 인터넷 가전 기기, 이동 전화, 또는 임의의 다른 유형의 컴퓨팅 장치일 수 있다.

이 일례의 시스템(1600)은 범용 프로그램가능 프로세서 등의 프로세서(1612)를 포함한다. 프로세서(1612)는 로컬 메모리(1614)를 포함하고, 로컬 메모리(1614)에 및/또는 다른 메모리 장치에 존재하는 코딩된 명령어(1616)를 실행한다. 프로세서(1612)는, 그 중에서도 특히, 도 3 내지 도 6에 나타낸 프로세스를 구현하기 위해 기계 판독가능 명령어를 실행할 수 있다. 프로세서(1612)는 Intel® Centrino® 계열의 마이크로프로세서, Intel® Pentium® 계열의 마이크로프로세서, Intel® Itanium® 계열의 마이크로프로세서, 및/또는 Intel XScale® 계열의 프로세서로부터의 하나 이상의 마이크로프로세서, ARM® 계열의 마이크로컨트롤러, PIC® 계열의 마이크로컨트롤러로부터의 하나 이상의 마이크로컨트롤러, 기타 등등의 임의의 유형의 처리 유닛일 수 있다. 물론, 다른 계열로부터의 다른 프로세서도 역시 적절하다.

프로세서(1612)는 버스(1622)를 통해 휘발성 메모리(1618) 및 비휘발성 메모리(1620)를 포함하는 메인 메모리와 통신하고 있다. 휘발성 메모리(1618)는 SRAM(Static Random Access Memory), SDRAM(Synchronous Dynamic Random Access Memory), DRAM(Dynamic Random Access Memory), RDRAM(RAMBUS Dynamic Random Access Memory), 및/또는 임의의 다른 유형의 랜덤 액세스 메모리 장치에 의해 구현될 수 있다. 비휘발성 메모리(1620)는 플래시 메모리 및/또는 임의의 다른 원하는 유형의 메모리 장치에 의해 구현될 수 있다. 메인 메모리(1618, 1620)에의 액세스는 통상적으로 메모리 제어기(도시 생략)에 의해 제어된다.

처리 시스템(1600)은 또한 인터페이스 회로(1624)를 포함한다. 인터페이스 회로(1624)는 이더넷 인터페이스, USB(universal serial bus) 및/또는 3GIO(third generation input/output) 인터페이스 등의 임의의 유형의 인터페이스 표준에 의해 구현될 수 있다.

하나 이상의 입력 장치(1626)는 인터페이스 회로(1624)에 연결되어 있다. 입력 장치(들)(1626)는 사용자가 데이터 및 명령을 프로세서(1612)에 입력할 수 있게 해준다. 입력 장치(들)는, 예를 들어, 키보드, 마우스, 터치스크린, 트랙-패드, 트랙볼, 이소포인트(isopoint) 및/또는 음성 인식 시스템에 의해 구현될 수 있다.

하나 이상의 출력 장치(1628)도 역시 인터페이스 회로(1624)에 연결되어 있다. 출력 장치(1628)는, 예를 들어, 디스플레이 장치[예컨대, 액정 디스플레이, 음극선관 디스플레이(CRT)]에 의해, 프린터에 의해 및/또는 스피커에 의해 구현될 수 있다. 따라서, 인터페이스 회로(1624)는 통상적으로 그래픽 드라이버 카드를 포함한다.

인터페이스 회로(1624)는 또한 네트워크[예컨대, 이더넷 연결, DSL(digital subscriber line, 디지털 가입자 회선), 전화 회선, 동축 케이블, 셀룰러 전화 시스템 등]를 통한 외부 컴퓨터와의 데이터의 교환을 용이하게 해주기 위해 모뎀 또는 네트워크 인터페이스 카드 등의 통신 장치를 포함한다.

처리 시스템(1600)은 또한 소프트웨어 및 데이터를 저장하는 하나 이상의 대용량 저장 장치(1630)를 포함한다. 이러한 대용량 저장 장치(1630)의 일례는 플로피 디스크 드라이브, 하드 디스크 드라이브, 컴팩트 디스크 드라이브 및 DVD(digital versatile disk) 드라이브를 포함한다.

도 16의 처리 시스템 등의 시스템에서 본 명세서에 기술된 방법 및/또는 장치를 구현하는 대안으로서, 본 명세서에 기술된 방법 및/또는 장치는 프로세서 및/또는 ASIC(application specific integrated circuit) 등의 구조로 구현될 수 있다.

Claims (50)

1. 삭제
2. 방법에 있어서,
   인코딩되어야 하는 일련의 비트들의 제1 부분을 시분할 다중 접속(time-division multiple access, TDMA) 시간 슬롯의 제1 부분 동안 전송될 제1 직교 주파수 분할 다중화(orthogonal frequency-division multiplexing, OFDM) 심볼로 변환하는 단계; 및
   인코딩되어야 하는 상기 일련의 비트들의 제2 부분을 상기 시분할 다중 접속 시간 슬롯의 제2 부분 동안 전송될 제2 직교 주파수 분할 다중화 심볼로 변환하는 단계
   를 포함하고,
   상기 일련의 비트들의 제1 부분을 상기 제1 직교 주파수 분할 다중화 심볼로 변환하는 단계는 상기 일련의 비트들의 제1 부분을 하나 이상의 변조된 부반송파들에 의해 표현되는 하나 이상의 심볼들에 매핑하는 단계를 포함하고,
   상기 하나 이상의 부반송파들은 상이한 변조 방식들에 따라 변조되며,
   제1 차수의 변조 방식은 전송 대역의 가장자리 근방에서의 하나 이상의 부반송파들을 변조시키는 데 사용되고, 상기 제1 차수보다 높은 제2 차수의 변조 방식은 상기 전송 대역의 중간 근방에서의 하나 이상의 부반송파들을 변조시키는 데 사용되는 것인 방법.
3. 제2항에 있어서, 상기 부반송파들의 진폭은 스펙트럼 방사 요건에 부합하도록 감쇠되는 것인 방법.
4. 제3항에 있어서, 상기 스펙트럼 방사 요건은 EGPRS(Enhanced General Packet Radio Service) 버스트를 전송하는 것과 관련된 요건인 것인 방법.
5. 제2항 내지 제4항 중 어느 한 항에 따른 방법을 실행하도록 구성된 이동국.
6. 제2항 내지 제4항 중 어느 한 항에 따른 방법을 실행하도록 구성된 이동 통신 네트워크.
7. 삭제
8. 삭제
9. 삭제
10. 삭제
11. 삭제
12. 삭제
13. 삭제
14. 삭제
15. 삭제
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제
21. 삭제
22. 삭제
23. 삭제
24. 삭제
25. 삭제
26. 삭제
27. 삭제
28. 삭제
29. 삭제
30. 삭제
31. 삭제
32. 삭제
33. 삭제
34. 삭제
35. 삭제
36. 삭제
37. 삭제
38. 삭제
39. 삭제
40. 삭제
41. 삭제
42. 삭제
43. 삭제
44. 삭제
45. 삭제
46. 삭제
47. 삭제
48. 삭제
49. 삭제
50. 삭제

Images