KR101452796B1 - 적응적이고，확장가능한 세그먼트 인덱스를 부가／검출하기 위한 방법 및 그의 장치 - Google Patents

적응적이고，확장가능한 세그먼트 인덱스를 부가／검출하기 위한 방법 및 그의 장치 Download PDF

Info

Publication number
KR101452796B1
KR101452796B1 KR1020107005189A KR20107005189A KR101452796B1 KR 101452796 B1 KR101452796 B1 KR 101452796B1 KR 1020107005189 A KR1020107005189 A KR 1020107005189A KR 20107005189 A KR20107005189 A KR 20107005189A KR 101452796 B1 KR101452796 B1 KR 101452796B1
Authority
KR
South Korea
Prior art keywords
segmentation
bit
header
information
segment index
Prior art date
Application number
KR1020107005189A
Other languages
English (en)
Other versions
KR20100059847A (ko
Inventor
타오 양
펭 왕
Original Assignee
알까뗄 루슨트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알까뗄 루슨트 filed Critical 알까뗄 루슨트
Publication of KR20100059847A publication Critical patent/KR20100059847A/ko
Application granted granted Critical
Publication of KR101452796B1 publication Critical patent/KR101452796B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W28/00—Network traffic management; Network resource management
    • H04W28/02—Traffic management, e.g. flow control or congestion control
    • H04W28/06—Optimizing the usage of the radio link, e.g. header compression, information sizing, discarding information
    • H04W28/065—Optimizing the usage of the radio link, e.g. header compression, information sizing, discarding information using assembly or disassembly of packets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/43—Assembling or disassembling of packets, e.g. segmentation and reassembly [SAR]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/04—Wireless resource allocation
    • H04W72/044—Wireless resource allocation based on the type of the allocated resource
    • H04W72/0446—Resources in time domain, e.g. slots or frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명에 따라, 재-세그먼트화를 위한 적응적이고 확장가능한 세그먼트 인덱스를 부가/검출하는 방법 및 그의 장치가 제안된다. 본 발명에 따라서, 세그먼트 인덱스를 부가하는 방법은 재-세그먼트화가 일어나는지의 여부를 결정하는 단계; 재-세그먼트화가 일어난 것으로 결정되었다면 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 비트를 현재 블록의 재-세그먼트화 헤드에서 찾는 단계; 및 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 비트 바로 전에, 2개의 비트들을 삽입하는 단계로서, 제 1 비트는 상위 레벨의 재-세그먼트화가 일어났음을 나타내고, 제 2 비트는 이 재-세그먼트화에서 생성된 하나의 부분을 나타내는, 상기 2개의 비트들 삽입 단계를 포함한다.

Description

적응적이고，확장가능한 세그먼트 인덱스를 부가／검출하기 위한 방법 및 그의 장치{A METHOD FOR ADDING/DETECTING AN ADAPTIVE, EXTENDABLE SEGMENT INDEX AND THE APPARATUS THEREOF}
본 발명은 모바일 통신 시스템들에 관한 것으로, 특히 라디오 링크 제어기-프로토콜 데이터 유닛(RLC-PDU) 재-세그먼트화(re-segmentation)를 위한 적응적이고 확장가능한 시퀀스 인덱스를 부가/검출하기 위한 방법들 및 장치들에 관한 것이다.
현재 단계에서, 3세대 파트너십 프로젝트(3GPP)는 RLC PDU 재-세그먼트화 토픽들을 논의하고 있다. 특히, 한 주요 문제는 수신기가 각 세그먼트를 정확하게 순서화하고 이들을 오리지널 RLC PDU로 조립하는 것을 보장하기 위해서, 오리지널 RLC PDU에 각 세그먼트의 위치를 나타내는 방법이다.
3GPP는 RLC PDU 재-세그먼트화가 다음 요구조건들을 지원해야 함을 결정하였다.
. 재-세그먼트화의 수는 무한하다.
. RLC PDU 세그먼트는 재-세그먼트화될 수 있다.
. 재-세그먼트화 표시를 위한 RLC PDU 헤더 오버헤드는 가능한 한 낮아야 한다.
일부 회사들은 재-세그먼트화 수가 실제 상황에선 매우 높지 않을 것이며, 예를 들면 2, 또는 3이 주된 경우가 될 수 있다고 평하였다. 그러나, 드문 경우일 수 있으나 더 많은 수의 재-세그먼트화 시나리오를 배제할 수 없다.
각 RLC PDU 세그먼트들을 나타내는 방법에 관한 2가지 해법들이 종래 기술에 제안되어 있다.
. 해법 1: 오프셋;
. 해법 2: 제한된 수의 재-세그먼트화만을 지원하는 세그먼트 인덱스.
이들 두 해법들은 각각 이하 기술된다.
해법 1: 오프셋
해법에서, 오리지널 RLC PDU에 각 RLC-PDU 세그먼트의 제 1 바이트의 위치를 나타내기 위해 이 세그먼트에 16-비트 필드 "오프셋"이 부가된다. 16-비트 필드는 LTE(롱 텀 에볼루션) DL(다운링크)에서 100 Mbit의 피크 레이트에 따라 결정된다.
도 1은 오프셋 해법을 설명하기 위한 개요도이다.
도 1에 도시된 바와 같이, 오리지널 RLC PDU는 RLC PDU 세그먼트들(1 내지 3)을 포함한 3개의 부분들로 세그먼트화되는 것으로 가정된다. RLC PDU 세그먼트(2)는 재전송시 RLC PDU 세그먼트들(4, 5)로 추가로 세그먼트화된다. 이것은 수신기가 최종으로 RLC PDU 세그먼트들(1, 3, 4, 5)을 수신함을 의미한다. 각 세그먼트에, 16-비트 고정된 크기의 한 필드 "오프셋"은 오리지널 RLC PDU에 각 세그먼트의 시작 위치를 나타내기 위해 사용된다.
√ RLC PDU 세그먼트(1)에서, 오프셋은 이의 제 1 바이트의 위치가 오리지널 RLC PDU에서 A임을 나타낸다.
√ RLC PDU 세그먼트(2)에서, 오프셋은 이의 제 1 바이트의 위치가 오리지널 RLC PDU에서 B임을 나타낸다.
√ RLC PDU 세그먼트(3)에서, 오프셋은 이의 제 1 바이트의 위치가 오리지널 RLC PDU에서 D임을 나타낸다.
√ RLC PDU 세그먼트(4)에서, 오프셋은 이의 제 1 바이트의 위치가 오리지널 RLC PDU에서 B임을 나타낸다.
√ RLC PDU 세그먼트(5)에서, 오프셋은 이의 제 1 바이트의 위치가 오리지널 RLC PDU에서 C임을 나타낸다.
수신기(Rx)는 각 세그먼트를 이들의 "오프셋" 필드들에 따라 세그먼트(1), 세그먼트(4), 세그먼트(5) 및 세그먼트(3)의 순서로 정확하게 순서화할 수 있음이 자명하다.
Uu 인터페이스로 전송되는 오프셋 필드들의 비트들은 다음과 같이 계산된다.
√ RLC PDU 세그먼트(1)가 전송될 때, 16-비트 오프셋 필드가 Uu 인터페이스에서 전송된다.
√ RLC PDU 세그먼트(2)가 전송될 때, 16-비트 오프셋 필드가 Uu 인터페이스에서 전송된다.
√ RLC PDU 세그먼트(3)가 전송될 때, 16-비트 오프셋 필드가 Uu 인터페이스에서 전송된다.
√ RLC PDU 세그먼트(4)가 전송될 때, 16-비트 오프셋 필드가 Uu 인터페이스에서 전송된다.
√ RLC PDU 세그먼트(5)가 전송될 때, 16-비트 오프셋 필드가 Uu 인터페이스에서 전송된다.
Rx가 모든 세그먼트들을 수신하였을 때 총 16 * 5 = 80 비트가 전송된다.
한편, 해법은 다음과 같은 잇점들을 갖는다.
√ 비-제한된 재-세그먼트화가 지원된다.
√ 세그먼트는 재-세그먼트화될 수 있다.
한편, 해결책은 다음과 같이 결점을 갖는다.
√ 16-비트 오프셋 필드는 큰 RLC PDU 헤더 오버헤드가 되게 한다.
√ 일부 회사들은 세그먼트 인덱스 해법을 사용하기를 선호한다.
해법 2: 세그먼트 인덱스
이 해법에서, 오리지널 RLC PDU에 각 세그먼트의 순서를 나타내기 위해 이 세그먼트에 고정 크기의 서브(sub)-세그먼트 인덱스(SegInd)가 부가된다.
도 2는 세그먼트 인덱스 해법을 설명하기 위한 개요도이다.
도 2에 도시된 바와 같이, 오리지널 RLC PDU에서 순서를 나타내기 위해 각 세그먼트에 4-비트 "Seglnd" 필드가 첨부된다. 오리지널 RLC PDU는 예를 들면 24 = 16 블록들로만 세그먼트화될 수 있음이 명백하다.
예를 들면, 세그먼트들(1, 2, 3)에 대해 각각의 세그먼트 인덱스들로서 각각 0000, 0001, 0002가 설정된다. 그러나, 세그먼트들(4, 5)로 세그먼트(2)의 재-세그먼트화는 세그먼트 인덱스 SegInx가 이러한 경우 정확하게 설정될 수 없기 때문에 이 해법에선 지원될 수 없다.
한편, 이 해법은 다음과 같은 잇점이 있다.
√ 16-비트 오프셋 필드에 비해 세그먼트 인덱스 SegInx에 대해 비트들이 덜 사용되므로 특히 실제 상황에서 주된 경우일 수 있는 것으로 지원 세그먼트 수가 적을 때, 세그먼트 헤더 오버헤드를 감소시킬 수 있게 한다.
한편, 이 해법은 다음과 같은 결점이 있다.
√ 비-제한된 재-세그먼트화가 지원될 수 없다.
√ 세그먼트의 또 다른 재-세그먼트가 지원될 수 없다.
그러므로, 비-제한된 고 재-세그먼트화 레벨을 지원하게 적응되는, 저 재-세그먼트화 레벨로 작은 재-세그먼트화 헤더 오버헤드를 야기하는 한 해법이 필요하다. 이러한 해법이 이러한 요건을 만족시키기 위해 본 발명에 따라 제안된다.
본 발명의 실시들예에 따라, 비-제한된 상위 레벨의 재-세그먼트화를 지원하게 적응적이면서도, 저 재-세그먼트화 레벨에서 작은 재-세그먼트화 헤더 오버헤드를 야기하는, RLC PDU 재-세그먼트화를 위한 적응적이고 확장가능한 세그먼트 인덱스를 부가/검출하는 방법 및 장치가 제안된다.
본 발명의 제 1 양태에 따라, 재-세그먼트화를 위한 세그먼트 인덱스를 부가하는 방법으로서, 재-세그먼트화가 일어나는지의 여부를 결정하는 단계; 재-세그먼트화가 일어난 것으로 결정된다면 현재 블록의 재-세그먼트화 헤더에서, 재-세그먼트화 헤더의 끝과 다른 정보의 시작을 나타내는 비트를 찾는 단계; 및 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 비트 바로 전에 2개의 비트들을 삽입하는 단계로서, 제 1 비트는 상위 레벨의 재-세그먼트화가 일어난 것을 나타내고, 제 2 비트는 이 재-세그먼트화에서 생성된 하나의 부분을 나타내는, 상기 2개의 비트들 삽입 단계를 포함하는, 상기 재-세그먼트화를 위한 세그먼트 인덱스를 부가하는 방법이 제안된다.
본 발명의 제 2 양태에 따라서, 재-세그먼트화를 위한 세그먼트 인덱스를 부가하는 장치에 있어서, 외부로부터 오리지널 블록 및 재-세그먼트화 지시를 수신하기 위한 입력 유닛; 입력 유닛으로부터 전송된 정보에 따라 재-세그먼트화가 일어나는지의 여부를 결정하고, 재-세그먼트화가 일어난 것으로 결정된다면 재-세그먼트화 헤더의 끝과 다른 정보의 시작을 나타내는 비트를 현재 블록의 재-세그먼트화 헤더에서 찾기 위한 결정 유닛; 및 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 비트 바로 전에 2개의 비트들을 삽입하기 위한 삽입 유닛으로서, 제 1 비트는 상위 레벨의 재-세그먼트화가 일어난 것을 나타내고, 제 2 비트는 이 재-세그먼트화에서 생성된 하나의 부분을 나타내는, 상기 삽입 유닛을 포함하는, 상기 재-세그먼트화를 위한 세그먼트 인덱스를 부가하는 장치가 제안된다.
본 발명의 제 3 양태에 따라서, 재-세그먼트화를 위한 세그먼트 인덱스를 검출하는 방법에 있어서, 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 비트를 현재 블록의 재-세그먼트화 헤더에서 결정하는 단계; 및 재-세그먼트화 헤더의 제 1 비트로부터 상기 재-세그먼트화 헤더를 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 결정된 비트에 저장하는 단계를 포함하는, 상기 재-세그먼트화를 위한 세그먼트 인덱스를 검출하는 방법이 제안된다.
본 발명의 제 4 양태에 따라서, 재-세그먼트화를 위한 세그먼트 인덱스를 검출하는 장치에 있어서, 오리지널 블록을 수신하기 위한 입력 유닛; 입력 유닛으로부터 전송된 정보에 따라, 재-세그먼트화 헤더의 끝과 다른 정보의 시작을 나타내는 비트를 현재 블록의 재-세그먼트화 헤더에서 결정하기 위한 결정 유닛; 및 재-세그먼트화 헤더의 제 1 비트로부터 재-세그먼트화 헤더를 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 결정된 비트에 저장하기 위한 저장 유닛을 포함하는, 상기 재-세그먼트화를 위한 세그먼트 인덱스를 검출하는 장치가 제안된다.
본 발명에 따라서, 전송기는 기지국 또는 이동국일 수 있고, 대응하여 수신기는 이동국 또는 기지국일 수 있다. 본 발명에 따른 재-세그먼트화를 위한 세그먼트 인덱스를 부가하는 장치 및 본 발명에 따른 재-세그먼트화를 위한 세그먼트 인덱스를 검출하는 장치는 기지국 또는 이동국에 포함될 수 있다.
본 발명의 상기 및 다른 목적들, 특징들 및 잇점들은 첨부한 도면들에 관련하여 취해진 본 발명의 바람직한 실시예들에 관한 다음 상세한 설명으로부터 명백해질 것이다.
도 1은 재-세그먼트화를 위한 오프셋 해법을 설명하기 위한 개요도.
도 2는 재-세그먼트화를 위한 세그먼트 인덱스 해법을 설명하기 위한 개요도.
도 3은 본 발명에 따른 재-세그먼트화를 위한 세그먼트 인덱스의 개요도.
도 4는 도 1의 예에서 본 발명이 적용되는 실시예의 개요도.
도 5는 본 발명의 실시예들에 따라 세그먼트 인덱스를 부가하는 방법을 나타낸 흐름도.
도 6은 본 발명의 실시예들에 따라 세그먼트 인덱스를 검출하는 방법을 나타낸 흐름도.
도 7은 본 발명의 실시예들에 따라 세그먼트 인덱스를 부가하는 장치를 나타낸 블록도.
도 8은 본 발명의 실시예들에 따라 세그먼트 인덱스를 검출하는 장치를 나타낸 블록도.
본 발명의 바람직한 실시예들을 도면들을 참조하여 다음에 기술할 것이다. 본 발명의 이해를 흐리게 하지 않게 하여 통상적 구조 또는 구성은 생략될 것이다.
적응적이고 확장가능한 세그먼트 인덱스 해법이 본 발명에 따라 제안된다. 기본 아이디어는 다음과 같다.
. 1 비트 = 0 (EndBit = 0)는 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내기 위해 사용된다.
→ 오리지널 RLC PDU에서, 재-세그먼트화가 전혀 발생하지 않았음을 나타내기 위해 이 비트(EndBit = 0)가 사용된다.
→ 이러한 경우는 RI(재-세그먼트화 표시자)가 0으로서 설정되고 항시 재-세그먼트화 헤더의 끝에 놓여지거나; 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 비트 EndBit ( = 0)이 RI이고 재-세그먼트화가 일어나지 않은 경우에 0으로서 설정되는 것으로서 간주될 수 있다. 재-세그먼트화가 일어나는 경우에, 재-세그먼트화 헤더의 제 1 비트는 RI이고 1로서 설정되며, 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 한 비트가 재-세그먼트화 헤더의 끝에 부가되고 0으로서 설정된다(EndBit = 0).
. 각각의 재-세그먼트화에서, 오리지널 블록은 2개의 부분들로 세그먼트화되는데, 제 1 부분은 현재 전송 시간 간격(TTI)에서 전송되고 나머지 부분은 다음 전송 기회를 위해 버퍼된다. 이러한 사실을 고려하여, 다음과 같이 매번 재-세그먼트화에서 비트 EndBit 전에 2개의 비트들이 부가된다.
→ 1 비트(Li, i는 자연수) = 1이, 상위 레벨의 재-세그먼트화가 일어난 것을 나타내기 위해 부가된다:
→ 1 비트(L/Ri, i는 자연수)는 이 재-세그먼트화에서 생성된 2개의 부분들을 차별화하기 위해 사용된다.
→ 비트 EndBit = 0은 변경되지 않으며 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타낸다.
이러한 부가에 의해 발생되는 효과는 다음을 포함한다.
. 상이한 재-세그먼트화 레벨을 위한 헤더 오버헤드는 다르다:
→ 재-세그먼트화 헤더 오버헤드는 실제 상황에서 주된 경우인 저 레벨 재-세그먼트화 시나리오에서 작다.
. 헤더 오버헤드는 적응적이고 확장가능하다:
→ 비-제한된 재-세그먼트화가 지원된다.
→ RLC PDU 세그먼트를 더 재-세그먼트화하는 것이 지원된다.
위의 예에서, 재-세그먼트화가 일어난 경우에 EndBit = 0 및 Li = 1로 설정되고 재-세그먼트화가 일어나지 않은 경우엔 EndBit = 0으로만 설정된다. 그러나, 본 발명은 이러한 예로 제한되지 않는다. 또 다른 예로서, 재-세그먼트화가 일어난 경우에 EndBit = 1 및 Li = 0으로 설정되고 재-세그먼트화가 일어나지 않은 경우엔 EndBit = 1만이 설정된다.
재-세그먼트화가 일어난 경우 EndBit = 0 및 Li = 1이고 재-세그먼트화가 일어나지 않은 경우에 EndBit = 0만이 설정되는 예를 이하 상세히 기술한다.
도 3은 본 발명에 따른 재-세그먼트화를 위한 세그먼트 인덱스의 개요도이다.
본 발명에 따른 재-세그먼트화 헤더를 도 3과 관련하여 기술한다.
. 오리지널 RLC PDU인 제 1 레벨에 있어서, 한 비트 EndBit = 0이 RLC PDU 헤더에 설정된다. EndBit = 0임이 검출되었을 때, 수신기는 이것이 오리지널 RLC PDU이고 재-세그먼트화 헤더는 존재하지 않음을 안다.
. 오리지널 RLC PDU가 2개의 부분들로 세그먼트화된 제 2 레벨에 있어서,
→ 오리지널 RLC PDU는 RLC PDU0 및 RLC PDU1인 2개의 부분들로 세그먼트화되며; RLC PDU0은 이 TTI에서 전송되고 RLC PDU1은 다음 전송 기회를 위해 버퍼된다.
→ 비트 EndBit = 0전에 RLC PDU0 및 RLC PDU1에 2개의 비트들이 부가된다.
↘ 상위 레벨의 재-세그먼트화가 일어난 것을 나타내기 위해 1 비트 L1 = 1이 부가되고 다음 1 비트는 L/R 비트이다.
↘ 이 재-세그먼트화에서 생성된 2개의 부분들을 차별화하기 위해 1 비트 L/R이 부가된다. 예를 들면, 1은 좌측 부분을 나타내고 0은 우측 부분을 나타낸다.
↘ 비트 EndBit = 0은 변경되지 않으며 재-세그먼트화 헤더의 끝과 다른 정보의 시작을 나타낸다.
. 제 3 레벨에 있어서, 다음으로서 비트 EndBit = 0 전에 2개의 비트들이 부가된다:
→ 상위 레벨의 재-세그먼트화가 일어난 것을 나타내기 위해 1 비트 L2 = 1이 부가되고, 이에 이어 비트 L/R이 이어진다.
↘ 1 비트 L/R2가 부가된다. 예를 들면, L/R2 = 0은 이 부분이 좌측 부분임을 나타내고, L/R2 = 1은 이 부분이 우측 부분임을 나타내고 그 역도 동일하다.
↘ 비트 EndBit = 0은 변경되지 않는다.
절차는 순차적 i번째 레벨(i는 자연수)에 대해서 동일하다.
비교로부터 알 수 있는 바와 같이, 제안된 해법은 다음과 같은 점에서 재-세그먼트화에 관계없이 16 비트들을 필요로 하는 오프셋 해법과는 다르다.
√ 제 1 레벨 재-세그먼트화에 있어서(즉, 오리지널 RLC PDU), 어떠한 더 이상의 비트도 필요하지 않다;
√ 제 2 레벨 재-세그먼트화에 있어서, 제안된 해법은 부가될 2 비트들만을 필요로 한다;
√ 제 3 레벨 재-세그먼트화에 있어서, 제안된 해법은 부가될 4 비트들을 필요로 한다;
√ 제 4 레벨 재-세그먼트화에 있어서, 제안된 해법은 부가될 6 비트들을 필요로 한다;
√ 제 5 레벨 재-세그먼트화에 있어서, 제안된 해법은 부가될 8 비트들을 필요로 한다;
...;
√ 제 8 레벨 재-세그먼트화에 있어서, 제안된 해법은 부가될 14 비트들을 필요로 한다;
√ 제 9 레벨 재-세그먼트화에 있어서, 제안된 해법은 부가될 16 비트들을 필요로 한다.
이 비교를 아래 표 1에 나타내었다.
제안된 해법과 오프셋 해법간에 재-세그먼트화 헤더 오버헤드의 비교
재-세그먼트화 레벨 제안된 해법 오프셋 해법
1 0 0
2 2 16
3 4 16
4 6 16
5 8 16
... .... ...
9 16 16
표 1에 나타낸 바와 같이, 제 2 내지 제 8 레벨 재-세그먼트화에 있어서, 제안된 해법은 오프셋 해법에 비해 헤더 오버헤드는 덜 하게 된다.
많은 회사들이 평한 바와 같이, 2 또는 3 재-세그먼트화 레벨들은 실제 상황에서 주된 경우일 수도 있다. 이것은 주 경우에, 제한된 해법은 오프셋 해법에 비해 헤더 오버헤드가 덜한 이익이 있음을 의미한다.
이하 도 1에 나타낸 동일 예를 고찰한다. 각 세그먼트가 연속한 TTI들로 전송되는 것으로 가정한다.
√ 오리지널 RLC PDU는 제1 TTI(TTI 1)에서 2개의 부분들로 재-세그먼트화되고, 제 1 부분 RLC PDU 세그먼트 1은 제 1 TTI에서 전송된다.
√ 제 2 TTI(TTI 2)에서 좌측 부분은 전송되기 전에 2개의 부분들로 추가로 재-세그먼트화된다. PLC PDU 세그먼트 2는 제 2 TTI에서 전송되나 실패한다.
√ 제 3 TTI에서, 좌측 부분은 성공적으로 RLC PDU 세그먼트 3로서 이 TTI에서 전송된다.
√ 제 4 TTI에서, RLC PDU 세그먼트 2는 전송되기 전에 RLC PDU 세그먼트 4 및 RLC PDU 세그먼트 5인 2개의 부분들로 추가로 재-세그먼트화된다. RLC PDU 세그먼트 4는 성공적으로 이 TTI에서 전송된다.
√ 제 5 TTI에서, 좌측 RLC PDU 세그먼트 5가 성공적으로 전송된다.
절차가 도 4에 도시되었다.
도 4에 도시된 바와 같이, 제안된 해법의 재-세그먼트화 헤더 오버헤드는 다음과 같다:
√ TTI 1에서, 2 비트들이 Uu 인터페이스에서 전송되고;
√ TTI 2에서, 4 비트들이 Uu 인터페이스에서 전송되고;
√ TTI 3에서, 4 비트들이 Uu 인터페이스에서 전송되고;
√ TTI 4에서, 6 비트들이 Uu 인터페이스에서 전송되고;
√ TTI 5에서, 6 비트들이 Uu 인터페이스에서 전송된다.
4개의 세그먼트들이 성공적으로 전송될 때까지 Uu 인터페이스에서 총 32 비트들이 전송되는데, 이것은 오프셋 해법에 의해 이끌어지는 오버헤드의 단지 27.5%(= 22/80 * 100%)이다.
Rx는 어떠한 모호성도 없이 재-세그먼트화 헤더에 기초하여 4개의 세그먼트들을 쉽게 순서화할 수 있다.
이하, 본 발명에 따른 PLC PDU 재-세그먼트화를 위한 적응적이고 확장가능한 세그먼트 인덱스를 부가/검출하는 방법 및 장치가 도 5 내지 도 8을 참조하여 다음에 상술될 것이다.
도 5는 본 발명의 실시예에 따라 세그먼트 인덱스를 부가하는 방법을 보인 흐름도이다.
단계(S500)에서, 본 발명에 따라 세그먼트 인덱스를 부가하는 방법이 시작된다. 먼저, 단계(S502)에서, 재-세그먼트화가 일어나는지의 여부가 결정된다. 재-세그먼트화가 일어나는 것으로 결정된다면(단계(S502)에서 "예"), 단계(S504)에서 재-세그먼트화 헤더에 제 1 비트가 선택된다. 여기에서 비트 포인터 j는 1로서 설정된다. 이어서 단계(S506)에서, 재-세그먼트화 헤더의 제 j 비트(이때 제 1 비트)는 0이다. 단계(S506)에서 재-세그먼트화 헤더의 제 j 비트가 0이 아닌 것으로 결정된다면(단계(S506)에서 "아니오"), 단계(S508)에서, 재-세그먼트화 헤더의 제 (j+2) 비트(이때 제 3 비트)가 선택된다. 여기에서 비트 포인터 j는 j = j + 2로서 j + 2로 설정된다. 이어서 방법은 단계(S506)로 진행한다. 단계(S506)에서 재-세그먼트화 헤더의 제 j 비트가 0인 것으로 결정된다면, (단계(S506)에서 "예"), 방법은 단계(S510)로 진행한다. 재-세그먼트화 헤더의 끝과 다른 정보의 시작을 나타내는 비트 Endbit는 단계(S506) 및 단계(S508)의 재반복에 의해 발견될 수 있다. 단계 S510에서, 재-세그먼트화 헤더의 제 j 비트(즉, 비트 EndBit) 전에 Li 및 L/Ri를 포함하는, 2개의 비트들이 부가된다. 제 1 비트 Li는 상위 레벨의 재-세그먼트화가 일어나는 것을 나타내기 위해서 Li = 1로서 설정된다. 제 2 비트는 L/Ri = 0 또는 1로서 설정되어, 이 재-세그먼트화에서 생성된 각 세그먼트를 나타낸다. 비-제한적 예로서, L/Ri = 0은 우측 부분에 대응하며 L/Ri = 1은 좌측 부분에 대응하며, 그 역도 동일하다. 단계(S510)가 완료된 후에, 본 발명에 따른 세그먼트 인덱스를 부가하는 방법은 단계(S512)에서 종료로 간다.
또한, 단계(S502)에서 재-세그먼트화가 일어나지 않은 것으로 결정된다면(단계(S502)에서 "아니오"), 방법은 단계(S512)에서 종료로 도약한다.
도 6은 본 발명의 실시예들에 따른 세그먼트 인덱스를 검출하는 방법을 나타낸 흐름도이다.
단계(S600)에서, 본 발명에 따른 세그먼트 인덱스를 검출하는 방법이 시작된다. 먼저, 단계(S602)에서, 재-세그먼트화 헤더에 제 1 비트가 선택된다. 여기에서 비트 포인터 j는 1로서 설정된다. 이어서 단계(S604)에서, 재-세그먼트화 헤더의 제 j 비트(이때 제 1 비트)가 1인지의 여부가 결정된다. 재-세그먼트화 헤더의 제 j 비트가 단계(S604)에서 1인 것으로 결정된다면(단계(S604)에서 "예"), 상위 레벨의 재-세그먼트화가 얼어난 것으로 결정되며, 다음 비트 (L/Ri) = 0/1은 이 세그먼트가 단계(S606)에서 재-세그먼트화에서 생성된 좌측/우측 세그먼트임을 나타낸다. 제 j 비트(이때 제 1 비트) 및 제 (j + 1) 비트(이때 제 2 비트)가 저장된다. 이어서 방법은 단계(S608)로 가서 재-세그먼트화 헤더의 제 (j + 2) 비트(즉, 제 3 비트)를 선택한다. 여기에서 비트 포인터 j는 j = j + 2로서 j + 2로 설정된다. 이어서 방법은 단계(S604)로 진행한다.
재-세그먼트화 헤더의 제 j 비트가 단계(S604)에서 1이 아닌 것으로 결정된다면(단계(S604)에서 "아니오"), 방법은 단계(S610)로 진행한다. 이 비트는 재-세그먼트화 헤더의 끝과 다른 정보의 시작을 나타낸다. 제 j 비트가 저장되며 방법은 단계(S612)로 진행한다. 모든 저장된 비트들은 저장된 재-세그먼트화 헤더로서 순차적으로 출력된다. 단계(S612)가 완료된 후에, 본 발명에 따른 세그먼트 인덱스를 검출하는 방법은 단계(S614)에서 종료로 간다.
도 7은 본 발명의 실시예들에 따라 세그먼트 인덱스를 부가하는 장치를 도시한 블록도이다.
세그먼트 인덱스를 부가하는 장치는 전송기(100)에 위치된다. 전송기(100)는 기지국 또는 이동국이다.
본 발명의 실시예들에 따른 세그먼트 인덱스를 부가하는 장치는 입력 유닛(110), 제어 유닛(120) 및 출력 유닛(130)을 포함한다. 제어 유닛(120)은 결정 유닛(1205) 및 삽입 유닛(1210)을 포함한다.
입력 유닛(110)은 오리지널 블록(RLC PDU 또는 RLC PDU 세그먼트) 및 재-세그먼트화 지시를 외부로부터 수신한다. 결정 유닛(1205)은 입력 유닛으로부터 전송된 정보에 따라 재-세그먼트화가 일어나는지의 여부를 결정한다.
결정 유닛(1205)은 재-세그먼트화가 일어난 것으로 결정된다면 재-세그먼트화 헤더의 끝 및 현재 블록의 재-세그먼트화 헤더에 다른 정보의 시작을 나타내는 비트를 찾으며, 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 비트 바로 전에, 상위 레벨의 재-세그먼트화가 일어남을 나타내는 제 1 비트((Li) = 1), 및 이 재-세그먼트화에서 생성된 각 부분을 나타내는 제 2 비트((L/Ri) = 0 또는 1)(비-제한적 예로서, 0은 좌측 부분에 대응하며 1은 우측 부분에 대응한다)인, 2개의 비트들(즉, Li 및 L/Ri)를 삽입할 것을 삽입 유닛(1210)에 지시한다. 출력 유닛(130)은 삽입 유닛(120)에 의해 재설정된 재-세그먼트화 헤더와 함께 RLC PDU를 최종으로 출력한다.
도 8은 본 발명의 실시예들에 따른 세그먼트 인덱스를 검출하는 장치를 나타낸 블록도이다.
세그먼트 인덱스를 검출하는 장치는 수신기(200)에 위치된다. 수신기(200)는 기지국 또는 이동국이다.
본 발명의 실시예들에 따른 세그먼트 인덱스를 검출하는 장치는 입력 유닛(210), 제어 유닛(220) 및 출력 유닛(230)을 포함한다. 제어 유닛(220)은 결정 유닛(2205) 및 저장 유닛(2210)을 포함한다.
입력 유닛(210)은 오리지널 블록(RLC PDU 또는 RLC PDU 세그먼트)를 수신한다. 결정 유닛(2205)은 입력 유닛(210)으로부터 전송된 정보에 따라, 현재 블록의 재-세그먼트화 헤더에 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 비트를 결정한다. 저장 유닛(2210)은 결정 유닛에 의해 결정된 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 비트에 재-세그먼트화 헤더의 제 1 비트로부터 재-세그먼트화 헤더를 저장한다. 출력 유닛(230)은 저장 유닛(2210)에 의해 저장된 RLC PDU 또는 RLC PDU 세그먼트에 대한 재-세그먼트화 헤더를 출력한다.
전술한 바는 본 발명의 바람직한 실시예일 뿐이다. 당업자들에게, 본 발명의 범위 내에서 용이하게 행해질 수 있는 임의의 변경, 대치 또는 부가는 본 발명의 범위에 의해 포함될 것이다. 그러므로, 본 발명은 바람직한 실시예들로 제한되지 않아야 하며 이의 보호는 청구항들에 의해서만 규정될 것이다.
100: 전송기 200: 수신기
110, 210: 입력 유닛 120, 220: 제어 유닛
130, 230: 출력 유닛 1205, 2205: 결정 유닛
1210, 2210: 삽입 유닛

Claims (34)

  1. 재-세그먼트화(re-segmentation)를 위한 세그먼트 인덱스(segment index)를 부가하는 방법에 있어서:
    재-세그먼트화가 일어나는지의 여부를 결정하는 단계;
    재-세그먼트화가 일어나는 것으로 결정된다면 현재 블록의 재-세그먼트화 헤더에서 상기 재-세그먼트화 헤더의 끝과 다른 정보의 시작을 나타내는 비트를 찾는 단계; 및
    상기 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 상기 비트 바로 전에 2개의 비트들을 삽입하는 단계로서, 제 1 비트는 상위 레벨에서 재-세그먼트화가 일어난 것을 나타내고, 제 2 비트는 이 재-세그먼트화에서 생성된 하나의 부분을 나타내는, 상기 2개의 비트들 삽입 단계를 포함하는, 재-세그먼트화를 위한 세그먼트 인덱스를 부가하는 방법.
  2. 제 1 항에 있어서,
    상기 2개의 비트들이 상기 재-세그먼트화 헤더에 삽입된 상기 블록을 출력하는 단계를 추가로 포함하는, 재-세그먼트화를 위한 세그먼트 인덱스를 부가하는 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    어떠한 재-세그먼트화도 일어나지 않는 것으로 결정되는 때 상기 재-세그먼트화 헤더를 변경되지 않은 채로 두는 단계를 추가로 포함하는, 재-세그먼트화를 위한 세그먼트 인덱스를 부가하는 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 재-세그먼트화 헤더의 끝과 다른 정보의 시작을 나타내는 상기 비트는 부가된 제 1 비트와 반대되는 값을 갖는, 재-세그먼트화를 위한 세그먼트 인덱스를 부가하는 방법.
  5. 제 4 항에 있어서,
    상기 재-세그먼트화 헤더의 끝과 다른 정보의 시작을 나타내는 상기 비트는 세그먼트화되지 않는 프로토콜 데이터 유닛(Protocol Data Unit; PDU)에서 어떠한 재-세그먼트화도 일어나지 않음을 나타내는, 재-세그먼트화를 위한 세그먼트 인덱스를 부가하는 방법.
  6. 제 4 항에 있어서,
    상기 재-세그먼트화 헤더의 끝과 다른 정보의 시작을 나타내는 상기 비트는 세그먼트화되지 않는 프로토콜 데이터 유닛(PDU)에서 재-세그먼트화 표시자(RI)이고; 상기 재-세그먼트화 헤더에서의 상기 제 1 비트는 세그먼트화되는 PDU에서의 상기 RI인, 재-세그먼트화를 위한 세그먼트 인덱스를 부가하는 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    오리지널 블록은 재-세그먼트화의 각 시간에 2개의 부분들로 재-세그먼트화되고, 제 1 부분은 현재의 전송 시간 간격(Transmission Time Interval; TTI)에서 전송되고 제 2 부분은 다음 전송 기회를 위해 버퍼링(buffering)되는, 재-세그먼트화를 위한 세그먼트 인덱스를 부가하는 방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 재-세그먼트화는 라디오 링크 제어기-프로토콜 데이터 유닛(Radio Link Controller-Protocol Data Unit; RLC-PDU)에 대한 재-세그먼트화인, 재-세그먼트화를 위한 세그먼트 인덱스를 부가하는 방법.
  9. 재-세그먼트화를 위한 세그먼트 인덱스를 부가하는 장치에 있어서:
    외부로부터 오리지널 블록 및 재-세그먼트화 지시를 수신하기 위한 입력 유닛;
    상기 입력 유닛으로부터 전송된 정보에 따라 재-세그먼트화가 일어나는지의 여부를 결정하고, 재-세그먼트화가 일어나는 것으로 결정된다면 현재 블록의 재-세그먼트화 헤더에서 상기 재-세그먼트화 헤더의 끝과 다른 정보의 시작을 나타내는 비트를 찾기 위한 결정 유닛; 및
    상기 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 상기 비트 바로 전에 2개의 비트들을 삽입하기 위한 삽입 유닛으로서, 제 1 비트는 상위 레벨에서 재-세그먼트화가 일어나는 것을 나타내고, 제 2 비트는 이 재-세그먼트화에서 생성된 하나의 부분을 나타내는, 상기 삽입 유닛을 포함하는, 재-세그먼트화를 위한 세그먼트 인덱스를 부가하는 장치.
  10. 제 9 항에 있어서,
    상기 2개의 비트들이 상기 재-세그먼트화 헤더에 삽입된 상기 블록을 출력하기 위한 출력 유닛을 추가로 포함하는, 재-세그먼트화를 위한 세그먼트 인덱스를 부가하는 장치.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 결정 유닛은 어떠한 재-세그먼트화도 일어나지 않는 것으로 결정되는 때 상기 재-세그먼트화 헤더를 변경하지 않은 채로 두도록 결정하는, 재-세그먼트화를 위한 세그먼트 인덱스를 부가하는 장치.
  12. 제 9 항 또는 제 10 항에 있어서,
    상기 재-세그먼트화 헤더의 끝과 다른 정보의 시작을 나타내는 상기 비트는 부가된 제 1 비트와 반대되는 값을 갖는, 재-세그먼트화를 위한 세그먼트 인덱스를 부가하는 장치.
  13. 제 12 항에 있어서,
    상기 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 상기 비트는 세그먼트화되지 않는 프로토콜 데이터 유닛(PDU)에서 어떠한 재-세그먼트화도 일어나지 않음을 나타내는, 재-세그먼트화를 위한 세그먼트 인덱스를 부가하는 장치.
  14. 제 12 항에 있어서,
    상기 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 상기 비트는 세그먼트화되지 않는 프로토콜 데이터 유닛(PDU)에서 재-세그먼트화 표시자(RI)이고; 상기 재-세그먼트화 헤더에서의 상기 제 1 비트는 세그먼트화되는 PDU에서의 상기 RI인, 재-세그먼트화를 위한 세그먼트 인덱스를 부가하는 장치.
  15. 제 9 항 또는 제 10 항에 있어서,
    오리지널 블록은 재-세그먼트화의 각 시간에 2개의 부분들로 재-세그먼트화되고, 제 1 부분은 현재의 전송 시간 간격(TTI)에서 전송되고 제 2 부분은 다음 전송 기회를 위해 버퍼링되는, 재-세그먼트화를 위한 세그먼트 인덱스를 부가하는 장치.
  16. 제 9 항 또는 제 10 항에 있어서,
    상기 재-세그먼트화는 라디오 링크 제어기-프로토콜 데이터 유닛(RLC-PDU)에 대한 재-세그먼트화인, 재-세그먼트화를 위한 세그먼트 인덱스를 부가하는 장치.
  17. 제 9 항 또는 제 10 항에 따른 재-세그먼트화를 위한 세그먼트 인덱스를 부가하는 장치를 포함하는, 기지국(base station).
  18. 제 9 항 또는 제 10 항에 따른 재-세그먼트화를 위한 세그먼트 인덱스를 부가하는 장치를 포함하는, 이동국(mobile station).
  19. 재-세그먼트화를 위한 세그먼트 인덱스를 검출하는 방법에 있어서:
    현재 블록의 재-세그먼트화 헤더에서 상기 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 비트를 결정하는 단계;
    상기 재-세그먼트화 헤더의 제 1 비트에서 상기 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 결정된 비트까지 상기 재-세그먼트화 헤더를 저장하는 단계;
    저장된 재-세그먼트화 헤더를 출력하는 단계;
    상기 현재 블록의 재-세그먼트화 헤더에서 상기 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 비트를 결정하는 단계는, 현재 비트가 상기 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 상기 비트인지의 여부를 상기 현재 블록의 상기 재-세그먼트화 헤더의 상기 제 1 비트로부터 시작하여 상기 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 상기 비트가 식별될 때까지 매 제 2 비트에 대해 검사하는 단계를 포함하고,
    상기 검사 단계에서 상기 현재 비트가 상기 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 상기 비트가 아닌 것으로 결정하면, 상기 현재 비트 및 다음 비트를 저장하는 단계; 및
    상기 검사 단계에서 상기 현재 비트가 상기 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 상기 비트인 것으로 결정하면, 상기 현재 비트를 저장하고 모든 저장된 비트들을 저장된 재-세그먼트화 헤더로서 순차적으로 출력하는 단계를 포함하는, 재-세그먼트화를 위한 세그먼트 인덱스를 검출하는 방법.
  20. 삭제
  21. 삭제
  22. 재-세그먼트화를 위한 세그먼트 인덱스를 검출하는 방법에 있어서:
    현재 블록의 재-세그먼트화 헤더에서 상기 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 비트를 결정하는 단계; 및
    상기 재-세그먼트화 헤더의 제 1 비트에서 상기 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 결정된 비트까지 상기 재-세그먼트화 헤더를 저장하는 단계를 포함하고,
    상기 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 상기 비트는 재-세그먼트화가 일어나는지의 여부를 나타내는 비트와 반대되는 값을 갖는, 재-세그먼트화를 위한 세그먼트 인덱스를 검출하는 방법.
  23. 제 22 항에 있어서,
    상기 재-세그먼트화 헤더의 끝과 다른 정보의 시작을 나타내는 상기 비트는 세그먼트화되지 않는 프로토콜 데이터 유닛(PDU)에서 어떠한 재-세그먼트화도 일어나지 않음을 나타내는, 재-세그먼트화를 위한 세그먼트 인덱스를 검출하는 방법.
  24. 제 22 항에 있어서,
    상기 재-세그먼트화 헤더의 끝과 다른 정보의 시작을 나타내는 상기 비트는 세그먼트화되지 않는 프로토콜 데이터 유닛(PDU)에서 재-세그먼트화 표시자(RI)이고; 상기 재-세그먼트화 헤더에서의 상기 제 1 비트는 세그먼트화되는 PDU에서의 상기 RI인, 재-세그먼트화를 위한 세그먼트 인덱스를 검출하는 방법.
  25. 제 19 항에 있어서,
    상기 재-세그먼트화는 라디오 링크 제어기-프로토콜 데이터 유닛(RLC-PDU)에 대한 재-세그먼트화인, 재-세그먼트화를 위한 세그먼트 인덱스를 검출하는 방법.
  26. 재-세그먼트화를 위한 세그먼트 인덱스를 검출하는 장치에 있어서:
    오리지널 블록을 수신하기 위한 입력 유닛;
    상기 입력 유닛으로부터 전송된 정보에 따라, 현재 블록의 재-세그먼트화 헤더에서 상기 재-세그먼트화 헤더의 끝과 다른 정보의 시작을 나타내는 비트를 결정하기 위한 결정 유닛;
    상기 재-세그먼트화 헤더의 제 1 비트에서 상기 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 결정된 비트까지 상기 재-세그먼트화 헤더를 저장하기 위한 저장 유닛;
    저장된 재-세그먼트화 헤더를 출력하기 위한 출력 유닛;
    상기 결정 유닛은, 현재 비트가 상기 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 상기 비트인지의 여부를 상기 현재 블록의 상기 재-세그먼트화 헤더의 상기 제 1 비트로부터 시작하여 상기 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 상기 비트가 식별될 때까지 매 제 2 비트에 대해 검사하고,
    상기 저장 유닛은 상기 현재 비트가 상기 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 상기 비트가 아닌 것으로 상기 결정 유닛이 결정할 때 상기 현재 비트 및 다음 비트를 저장하고;
    상기 현재 비트가 상기 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 상기 비트인 것으로 결정되는 때 상기 저장 유닛은 상기 현재 비트를 저장하고 상기 출력 유닛은 모든 저장된 비트들을 저장된 재-세그먼트화 헤더로서 순차적으로 출력하는, 재-세그먼트화를 위한 세그먼트 인덱스를 검출하는 장치.
  27. 삭제
  28. 삭제
  29. 재-세그먼트화를 위한 세그먼트 인덱스를 검출하는 장치에 있어서:
    오리지널 블록을 수신하기 위한 입력 유닛;
    상기 입력 유닛으로부터 전송된 정보에 따라, 현재 블록의 재-세그먼트화 헤더에서 상기 재-세그먼트화 헤더의 끝과 다른 정보의 시작을 나타내는 비트를 결정하기 위한 결정 유닛; 및
    상기 재-세그먼트화 헤더의 제 1 비트에서 상기 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 결정된 비트까지 상기 재-세그먼트화 헤더를 저장하기 위한 저장 유닛을 포함하고,
    상기 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 상기 비트는 재-세그먼트화가 일어나는지의 여부를 나타내는 비트와 반대되는 값을 갖는, 재-세그먼트화를 위한 세그먼트 인덱스를 검출하는 장치.
  30. 제 29 항에 있어서,
    상기 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 상기 비트는 세그먼트화되지 않는 프로토콜 데이터 유닛(PDU)에서 어떠한 재-세그먼트화도 일어나지 않음을 나타내는, 재-세그먼트화를 위한 세그먼트 인덱스를 검출하는 장치.
  31. 제 29 항에 있어서,
    상기 재-세그먼트화 헤더의 끝 및 다른 정보의 시작을 나타내는 상기 비트는 세그먼트화되지 않는 프로토콜 데이터 유닛(PDU)에서 재-세그먼트화 표시자(RI)이고; 상기 재-세그먼트화 헤더에서의 상기 제 1 비트는 세그먼트화되는 PDU에서의 상기 RI인, 재-세그먼트화를 위한 세그먼트 인덱스를 검출하는 장치.
  32. 제 26 항에 있어서,
    상기 재-세그먼트화는 라디오 링크 제어기-프로토콜 데이터 유닛(RLC-PDU)에 대한 재-세그먼트화인, 재-세그먼트화를 위한 세그먼트 인덱스를 검출하는 장치.
  33. 제 26 항에 따른 재-세그먼트화를 위한 세그먼트 인덱스를 검출하는 장치를 포함하는, 기지국.
  34. 제 26 항에 따른 재-세그먼트화를 위한 세그먼트 인덱스를 검출하는 장치를 포함하는, 이동국.
KR1020107005189A 2007-08-10 2008-06-17 적응적이고，확장가능한 세그먼트 인덱스를 부가／검출하기 위한 방법 및 그의 장치 KR101452796B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN2007100448198A CN101365154B (zh) 2007-08-10 2007-08-10 自适应、可扩展分段索引添加/检测方法及装置
CN200710044819.8 2007-08-10
PCT/CN2008/001177 WO2009021393A1 (fr) 2007-08-10 2008-06-17 Procédé d'ajout/de détection d'index de segment adaptatif et extensible et appareil corrrespondant

Publications (2)

Publication Number Publication Date
KR20100059847A KR20100059847A (ko) 2010-06-04
KR101452796B1 true KR101452796B1 (ko) 2014-10-21

Family

ID=40350355

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107005189A KR101452796B1 (ko) 2007-08-10 2008-06-17 적응적이고，확장가능한 세그먼트 인덱스를 부가／검출하기 위한 방법 및 그의 장치

Country Status (6)

Country Link
US (1) US8363676B2 (ko)
EP (1) EP2187694A4 (ko)
JP (1) JP5265681B2 (ko)
KR (1) KR101452796B1 (ko)
CN (1) CN101365154B (ko)
WO (1) WO2009021393A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180050192A (ko) 2016-11-04 2018-05-14 삼성전자주식회사 차세대 이동 통신 시스템을 지원하기 위한 mac 서브 헤더의 구조와 이를 적용하는 방법 및 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070031810A (ko) * 2005-09-15 2007-03-20 삼성전자주식회사 이동통신 시스템에서 패킷 데이터의 수신 상태를 나타내는상태 보고를 송수신하는 방법 및 장치
US20070091810A1 (en) * 2005-09-15 2007-04-26 Samsung Electronics Co., Ltd. Method and apparatus for transmitting and receiving status report comprising received status of packet data in a mobile communication system

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5121396A (en) * 1988-10-27 1992-06-09 International Business Machines Corp. Preservation of crc integrity upon intentional data alteration during message transmission
US5822321A (en) * 1996-04-10 1998-10-13 Telefonaktiebolaget Lm Ericsson Minicell segmentation and reassembly
DE69926514T2 (de) * 1999-11-23 2006-06-08 Lucent Technologies Inc. Verfahren, Vorrichtung und Datenpaket zum Anzeigen der Länge der Nutzdaten, die in einem Datenpaket in einem Mobilfunktnetz übermittelt werden
JP2002135231A (ja) * 2000-10-20 2002-05-10 Canon Inc 通信装置、通信システム、通信装置の送信制御方法、及び制御プログラムを提供する媒体
US7298745B2 (en) * 2001-11-01 2007-11-20 Intel Corporation Method and apparatus to manage packet fragmentation with address translation
EP1533932A1 (en) * 2003-11-19 2005-05-25 Mitsubishi Denki Kabushiki Kaisha Error control mechanism for a segment based link layer in a digital network
KR20050095419A (ko) * 2004-03-26 2005-09-29 삼성전자주식회사 패킷 망을 이용하여 음성 서비스를 제공하는이동통신시스템에서 무선 자원을 효율적으로 사용하는 방법
JP4401864B2 (ja) * 2004-05-17 2010-01-20 パナソニック株式会社 パケット生成方法、通信方法、パケット処理方法及びデータ構造
EP1796320B1 (en) * 2004-09-21 2013-10-16 Hitachi, Ltd. Node device
WO2006065142A1 (en) * 2004-12-14 2006-06-22 Telefonaktiebolaget Lm Ericsson Inverse multiplex protocol
KR100913900B1 (ko) * 2005-05-04 2009-08-26 삼성전자주식회사 이동통신 시스템에서 미리 정의된 길이 지시자를 이용해서 패킷 데이터를 송수신하는 방법 및 장치
CN100583815C (zh) * 2005-09-08 2010-01-20 北京中电华大电子设计有限责任公司 解决wlan中重组问题的方法和装置
ES2314534T3 (es) * 2005-09-20 2009-03-16 Panasonic Corporation Procedimiento y dispositivo para la señalizacion de segmentacion y concatenacion de paquetes en un sistema de telecomunicaciones.

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070031810A (ko) * 2005-09-15 2007-03-20 삼성전자주식회사 이동통신 시스템에서 패킷 데이터의 수신 상태를 나타내는상태 보고를 송수신하는 방법 및 장치
US20070091810A1 (en) * 2005-09-15 2007-04-26 Samsung Electronics Co., Ltd. Method and apparatus for transmitting and receiving status report comprising received status of packet data in a mobile communication system

Also Published As

Publication number Publication date
EP2187694A4 (en) 2015-05-06
EP2187694A1 (en) 2010-05-19
CN101365154A (zh) 2009-02-11
WO2009021393A1 (fr) 2009-02-19
KR20100059847A (ko) 2010-06-04
JP2010536280A (ja) 2010-11-25
CN101365154B (zh) 2011-07-20
JP5265681B2 (ja) 2013-08-14
US20110261836A1 (en) 2011-10-27
US8363676B2 (en) 2013-01-29

Similar Documents

Publication Publication Date Title
US11323551B2 (en) Method and device for processing data packets
CN101268673B (zh) 用于通信系统中的分组分割和级联信号传输的方法和装置
EP2026523A1 (en) Method and device for piggybacked status PDU with flexible lenght RLC PDU
US20140086302A1 (en) Decoding a coded data block
JP2001308720A (ja) 符号／復号化装置及び符号／復号化方法
US6978413B2 (en) Method for coding status PDU in AM RLC entity of radio communication system
CN101883389B (zh) 一种指示rlc sdu长度的方法和装置
EP1300976B1 (en) Method of blind transport format detection
US20100111106A1 (en) Apparatus, computer program product, and methods for flexible data unit segmentation and arrangement
KR101452796B1 (ko) 적응적이고，확장가능한 세그먼트 인덱스를 부가／검출하기 위한 방법 및 그의 장치
CN108540259A (zh) 一种极化码编译码方法及装置
US7565584B2 (en) Setting transmission length based on estimated error rate
KR101622965B1 (ko) 무선 통신 시스템에서 하이브리드 자동 재전송을 위한 ｌｌｒ 결합 방법 및 이를 위한 장치
KR102506507B1 (ko) 통신 시스템에서 신호를 송/수신하는 장치 및 방법
CN110024313A (zh) 通信方法和系统
CN108632302B (zh) 一种信息传输方法及装置
US20040161069A1 (en) Method for synchronizing data frames in a digital communication system
US9794930B1 (en) Method and apparatus for packet data unit processing for retransmission
KR101300383B1 (ko) 이동 통신 시스템에서 재전송 프로토콜 데이터 유닛의 처리방법 및 장치
KR20020014938A (ko) 래디오 링크 콘트롤 (ｒｌｃ)에서 프로토콜 데이터유닛(ｐｄｕ) 정보의 표현방법 및 그 구조
KR20090020186A (ko) 통신 시스템에서 데이터 전송율 역정합 방법 및 장치
WO1992003879A1 (en) Method of recovering lost bits in digital transmission

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 5