KR101447693B1 - 박막물질을 이용한 기판의 접합방법 및 이에 의해 제조된 접합 구조체 - Google Patents

박막물질을 이용한 기판의 접합방법 및 이에 의해 제조된 접합 구조체 Download PDF

Info

Publication number
KR101447693B1
KR101447693B1 KR1020130019200A KR20130019200A KR101447693B1 KR 101447693 B1 KR101447693 B1 KR 101447693B1 KR 1020130019200 A KR1020130019200 A KR 1020130019200A KR 20130019200 A KR20130019200 A KR 20130019200A KR 101447693 B1 KR101447693 B1 KR 101447693B1
Authority
KR
South Korea
Prior art keywords
substrate
thin film
substrates
bonding
film material
Prior art date
Application number
KR1020130019200A
Other languages
English (en)
Other versions
KR20140105230A (ko
Inventor
한창수
정원석
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020130019200A priority Critical patent/KR101447693B1/ko
Publication of KR20140105230A publication Critical patent/KR20140105230A/ko
Application granted granted Critical
Publication of KR101447693B1 publication Critical patent/KR101447693B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Laminated Bodies (AREA)
  • Joining Of Glass To Other Materials (AREA)

Abstract

본 발명은 박막물질을 이용한 기판의 접합방법 및 이에 의해 제조된 접합 구조체에 관한 것으로 두 기판을 구비하는 단계, 두 기판 사이에 두께가 0.1 내지 500 nm인 박막물질을 삽입하는 단계, 일정한 온도에서 두 기판에 압력을 가하여 밀착하는 단계; 및 밀착된 두 기판에 전압을 가하는 단계를 포함함으로써, 두 기판의 결합력을 향상시켜 패키징 장치 및 디스플레이 장치 등 다양한 산업분야에 적용시킬 수 있다.

Description

박막물질을 이용한 기판의 접합방법 및 이에 의해 제조된 접합 구조체{Bonding method of substrate using thin film and bonding structure produced by the same}
본 발명은 박막물질을 이용하여 두 기판의 결합력을 향상시킬 수 있는 기판의 접합방법 및 이에 의해 제조된 접합 구조체에 관한 것이다.
양극접합(anodic bonding) 기술은 산업계에서 많이 사용되는 것으로서, 주로 유리 기판을 Si, 금속 또는 얇은 산화막을 가진 기판에 접합시키는 기술이다. 일반적으로 양극접합에 사용되는 파이렉스 유리(코닝유리 7740)에는 일정량의 나트륨(Na), 칼륨(K)등이 포함되어 있어 200 ℃이상의 온도로 가열하면 원소들이 전하를 띄며 전압에 따라 쉽게 이동한다.
Si, 금속 또는 얇은 산화막을 가진 기판과 유리 기판을 정렬시키고 양쪽에 전압을 가하면 이동성 전하들은 급속히 움직이며 Si, 금속 또는 얇은 산화막을 가진 기판과 유리 기판의 계면에 강한 대전 현상이 일어나 접합되게 된다.
구체적으로, Si기판과 유리 기판을 이용한 양극접합은 Na2O 또는 K2O(Pyrex7740)와 같은 알칼리 성분을 포함하는 대략 250 ℃ 이상에서 전도성 고체 전해질 상태의 유리 기판을 기반으로 한다. 높은 정전기적 힘은 접합 기판에서 전압으로부터 접합 인터페이스의 이온 소모층(ion depletion layer)을 만든다. 양극과 음극은 통상 이온 유리 기판에서 Na2O 및 K2O의 분해를 유도하는 높은 전압을 가하기 위하여 유리 기판 및 Si기판의 끝단(dead-end)에 연결된다. 분해 알칼리 이온, Na+ 또는 K+는 유리 기판에 연결된 음극판에서 O 2 - 이온 이동에 비해 높은 이동성을 가지며, 남겨진 O 2 - 이온이 다음으로 유리 기판 및 Si 기판 사이의 인터페이스에서 높은 전력을 생성한다. Si 기판은 접합 인터페이스를 제외하고 오리지널 구성이 잔존 및 이온으로 분해되지 말아야 한다. 인터페이스에서 강한 전기장은 궁극적으로 유리 기판에 접착된 Si기판의 결과로 초래되고 안정한 Si-O-Si본드의 형성으로 이어진다(J. Phys. D: Appl. Phys (2010) 43 374013; PhD Thesis at Massachusetts Institute of Technology, Characterization of Anodic Bonding (2000)).
이와 같은 종래의 양극접합 기술은 가해지는 전압, 온도, 압력에 의해 결합강도가 달라지지만, 결합강도를 획기적으로 높이기가 어려울 뿐만 아니라 기판 사이에 박막의 물질을 넣어 접착하는 것이 어려워 이를 이용한 소자나 장치를 만드는데 어려움이 있다.
한국등록특허 제0446624호 한국등록특허 제0480273호 한국공개특허 제2011-0049324호
본 발명의 목적은 박막물질을 이용하여 두 기판의 결합력을 향상시킬 수 있는 기판의 접합방법을 제공하는데 있다.
또한, 본 발명의 다른 목적은 상기 접합방법에 의해 제조된 접합 구조체를 제공하는데 있다.
상기한 목적을 달성하기 위한 본 발명의 박막물질을 이용한 기판의 접합방법은 두 기판을 구비하는 단계; 상기 두 기판 사이에 두께가 500 nm 이하인 박막물질을 삽입하는 단계; 상온 이상의 온도에서 상기 박막물질이 삽입된 두 기판에 압력을 가하여 두 기판을 밀착하는 단계; 및 상기 밀착된 두 기판에 전압을 가하는 단계를 포함할 수 있다.
상기 두 기판 중 하나는 유리계열이며, 다른 하나는 알로이 42(alloy 42), 인바(invar), 코바르(kovar), 니켈(Ni), 유리, 실리콘(Si), 이산화규소(SiO2) 및 SiO2/Si로 이루어진 군에서 선택된 서로 물질일 수 있다.
상기 박막물질은 1층 이상의 그래핀, 그래핀옥사이드, 황화몰리브덴(MoSx), 탄소나노튜브, 나노와이어, 금속산화물, 반도체산화물, 흑연, 질화붕소(b-BN) 및 텅스텐설파이드(WS2)로 이루어진 군에서 선택된 1종일 수 있다.
상기 온도는 20 내지 1000 ℃일 수 있고, 압력은 0.1 내지 20 Nㆍcm-2일 수 있으며, 전압은 1 내지 1200 V일 수 있다.
바람직하게, 상기 온도는 300 내지 380 ℃이고, 전압은 800 내지 1000 V일 수 있다.
또한, 상기 다른 목적을 달성하기 위한 본 발명의 박막물질을 이용한 접합 구조체는 상기 박막물질을 이용한 기판의 접합방법으로 제조될 수 있다.
상기 접합 구조체의 강도의 증가 비율은 0.5 내지 2.5일 수 있다.
본 발명의 박막물질을 이용한 접합방법은 박막물질이 사용되어 두 기판 사이에서 그 자체로도 매우 높은 결합력(접착력)을 보일 뿐만 아니라, 열, 압력, 진공 및 자기장을 가함으로써 결합력을 더욱 향상시킬 수 있다. 이러한 높은 결합력은 박막물질과 두 기판 사이의 강한 에너지를 필요로 하는 패키징 장치, 플렉시블 디스플레이 및 MEMS(Micro Electro Mechanical Systems)공정 등 다양한 산업분야에 적용될 수 있다.
도 1은 본 발명의 일 실시예에 따라 제조된 접합 구조체의 사시도를 나타낸 것이다.
도 2a는 본 발명의 일 실시예에 따라 제조된 접합 구조체를 광학현미경으로 촬영한 사진이다.
도 2b는 본 발명의 다른 실시예에 따라 제조된 접합 구조체를 광학현미경으로 촬영한 사진이다.
도 3은 본 발명의 일 실시예에 따라 제조된 접합 구조체의 단면을 SEM으로 측정한 단면 사진이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따라 제조된 접합 구조체를 이용하여 전면 및 전단방향으로 무거운 소화기를 들어올린 사진이다.
도 5는 본 발명의 네 종류의 실시예에 따라 제조된 접합 구조체의 결합에너지를 DCB 테스트를 이용하여 측정한 그래프이다.
도 6a는 본 발명의 일 실시예에 따라 제조된 접합 구조체의 SiO2기판 균열 인터페이스를 광학 현미경으로 촬영한 사진이다.
도 6b는 본 발명의 다른 실시예에 따라 제조된 접합 구조체의 SiO2기판 균열 인터페이스를 광학 현미경으로 촬영한 사진이다.
도 6c는 본 발명의 일 실시예에 따라 제조된 접합 구조체의 SiO2기판 균열 인터페이스를 광학 현미경으로 촬영한 광학 3D 프로파일이다.
도 7은 본 발명의 일 실시예에 따라 제조된 접합 구조체의 어두운 영역(그래핀 박막 영역)을 AFM으로 촬영한 이미지 및 높이 프로파일이다.
도 8a는 본 발명의 네 종류의 실시예에 따라 제조된 접합 구조체의 어두운 영역에 대한 라만 스펙트럼이다(그래핀 박막-SiO2기판).
도 8b는 본 발명의 네 종류의 실시예에 따라 제조된 접합 구조체의 어두운 영역에 대한 라만 스펙트럼이다(그래핀 박막-유리 기판).
도 8c는 상기 도 8a의 스펙트럼의 일부를 확대한 라만 스펙트럼이다.
도 8d는 본 발명의 네 종류의 실시예에 따라 제조된 접합 구조체에 대한 G 피크 및 새로운 피크의 비율을 나타낸 그래프이다.
도 8e는 본 발명의 일 실시예에 따라 제조된 접합 구조체의 유리기판 균열 인터페이스 내의 그래핀 박막 영역을 XPS 장비로 측정한 결과로서 다량의 C-O 결합의 생성을 의미하는 그래프이다.
도 8f는 본 발명의 일 실시예에 따라 제조된 접합 구조체의 유리기판 균열 인터페이스 내의 그래핀 영역을 XPS 장비로 측정한 결과로서 소량의 C-O 결합의 생성을 의미하는 그래프이다.
도 8g는 본 발명의 일 실시예에 따라 제조된 접합 구조체의 8e, 8f의 C-O 결합 정도를 비교하는 그래프이다.
본 발명은 박막물질을 이용하여 두 기판의 결합력을 향상시킬 수 있는 기판의 접합방법 및 이에 의해 제조된 접합 구조체에 관한 것이다.
이하, 본 발명을 상세하게 설명한다.
본 발명의 박막물질을 이용한 기판의 접합방법은 (a)두 기판을 구비하는 단계; (b)상기 두 기판 사이에 두께가 500 nm 이하인 박막물질을 삽입하는 단계; (c)상온 이상의 온도에서 상기 두 기판에 압력을 가하여 밀착하는 단계; 및 (d)상기 밀착된 두 기판에 전압을 가하는 단계를 포함한다.
본 발명은 박막물질이 두 기판 사이에서 반 데르 발스 힘(Van der Waals Force)에 의해 기판과 등각접촉(conformal contact)을 이루게 되어 그 자체로도 매우 높은 결합력을 보일 뿐만 아니라, 열, 압력 및 자기장을 가함으로써 박막물질과 기판의 분자적 결합을 유도하여 매우 높은 결합력을 발생시킨다.
기판을 접합하기 위하여 먼저, (a)단계에서는 마주보도록 두 기판을 구비한다. 이때 바람직하게는 대기압이 아닌 진공상태에서 수행할 수 있으며, 진공조건은 30 내지 100 m Torr, 바람직하게는 40 내지 70 m Torr이다. 진공하에서 접합과정을 수행하는 경우에는 이후에 상온 이상에서 기판을 밀착하는 과정에서 기판이 산화되거나 손상을 방지할 수 있다.
진공조건이 상기 하한치 미만인 경우에는 고온에서 기판이 산화되거나 손상을 입을 수 있으며, 상기 상한치 초과인 경우에는 나노두께인 박막물질을 기판 사이에 삽입하기 어렵고 박막물질이 접히는 등 손상을 입을 수 있다.
기판의 종류로, 상기 두 기판 중 하나는 유리계열의 기판이며; 다른 하나는 전도체, 반도체 및 부도체 물질이면 특별히 한정되지 않지만, 바람직하게는 알로이 42(alloy 42, Fe-Ni42 %합금), 인바(invar, Fe63 .5%-Ni36 .5%합금), 코바르(kovar, Fe-Ni-Co합금), 니켈(Ni), 유리, 실리콘(Si), 이산화규소(SiO2) 및 SiO2/Si로 이루어진 군에서 선택된 1종을 들 수 있다. 또한, 상기 유리계열의 기판으로는 소다석회 유리(Sodalime glass)기판, 붕규산 유리(Borosilicate glass)기판 및 알칼리 자유 유리(Alkali free glass)기판으로 이루어진 군에서 선택된 1종을 들 수 있다.
본 발명에서는 두개의 기판을 사용하는데 같은 물질로 이루어진 기판일 수도 있으나, 바람직하게는 서로 다른 물질의 기판인 것이 좋다.
기판은 접착력을 최대화하기 위하여 표면이 거칠거나 큰 요철이 없는 것이 바람직하며, 표면이 휘어있지 않은 것이 더 바람직하다.
다음으로, (b)단계에서는 상기 (a)단계에서 구비된 두 기판 사이에 두께가 500 nm이하, 바람직하게는 0.1 내지 500 nm, 보다 바람직하게는 0.1 내지 10 nm인 박막물질을 삽입한다.
삽입되는 박막물질은 기판과의 접착력을 향상시킬 수 있는 것으로서, 구체적으로 그래핀, 그래핀옥사이드, 황화몰리브덴(MoSx), 탄소나노튜브, 나노와이어, 금속산화물, 반도체산화물, 흑연, 질화붕소(b-BN) 및 텅스텐 설파이드(WSx)로 이루어진 군에서 선택된 1종을 들 수 있다. 상기 그래핀은 1층 이상, 바람직하게는 1 내지 5층, 더욱 바람직하게는 단일층인 것을 들 수 있다. 구체적으로, 상기 금속산화물로는 산화아연(ZnO), 이산화티타늄(TiO2), 산화주석(SnOx), 산화텅스텐(WOx) 등을 들 수 있으며, 상기 반도체산화물로는 이산화규소(SiO2) 등을 들 수 있다.
박막물질의 두께는 가급적 각 물질의 절연파괴강도, 손상되는 온도, 파괴되는(찢어짐, 절단 등) 압력보다 낮은 조건에서 결합을 하도록 선정되는 것이 바람직하다.
다음으로, (c)단계에서는 상온 이상에서 상기 (b)단계에서 제조되어 박막물질이 삽입된 두 기판에 압력을 가하여 상기 두 기판을 밀착시킨다. 200 ℃이상의 고온에서 수행하는 경우에 박막물질의 구조가 파괴되어 우수한 결합력을 얻을 수 없을 수도 있는데 이때는 실온(20 내지 30 ℃)에서 진행할 수도 있다. 다만, 200 ℃이상의 고온에서 수행하면 유리계열의 기판의 경우 기판 내 물질이 전해액으로 바뀌게 되어 기판 및 박막의 결합을 향상시킬 수 있는 새로운 분자결합이 유도되는 장점이 있다.
상기 온도는 상온 이상(20 ℃이상), 바람직하게는 20 내지 1000 ℃, 더욱 바람직하게는 200 내지 1000 ℃, 보다 바람직하게는 285 내지 400 ℃, 더욱더 바람직하게는 300 내지 380 ℃이며; 압력은 0.1 내지 20 Nㆍcm-2, 바람직하게는 10 내지 15 Nㆍcm-2이다.
온도가 상기 하한치 미만인 경우에는 기판이 전도성 전해액 상태(conductive solid electrolyte state)가 되지 않아 접착력이 저하될 수 있으며, 상기 상한치 초과인 경우에는 박막물질 구조가 파괴되고 낮은 진공에서 결함이 발생될 수 있다.
또한, 압력이 상기 하한치 미만인 경우에는 두 기판의 초기 밀착력이 약하여 나중에 전기장을 가하더라도 강한 결합력을 나타낼 수 없으며, 상기 상한치 초과인 경우에는 기판 및 박막물질이 손상될 수 있다.
다음으로, (d)단계에서는 상기 (c)단계에서 밀착된 두 기판에 전기장을 가한다. 두 기판을 접합시키기 위해서는 전기장을 가하는 것이 필수적이지만, 상기 온도, 진공 및 압력 하에서 진행되지 않으면 우수한 접착력을 얻을 수 없다.
상기 전기장을 형성하기 위하여 1 내지 1200 V, 바람직하게는 800 내지 1200 V, 더욱 바람직하게는 900 내지 1100 V의 전압을 가하여 박막물질과 기판간의 이온 이동 속도를 향상시켜 결합력을 증가시킨다.
전압이 상기 하한치 미만인 경우에는 두 기판의 결합력이 저하될 수 있으며, 상기 상한치 초과인 경우에는 부반응이 일어나 결합력이 저하되거나 두 기판이 접합되지 않을 수 있으며 박막이 손상될 수 있다.
본 발명의 방법으로 두 기판을 접합 시 온도는 300 내지 380 ℃이고, 전압은 800 내지 1000 V일 때 결합력이 가장 우수하다.
상기와 같은 방법으로 제조된 접합 구조체의 강도의 증가 비율(intensity ratio, ID/IG)은 0.5 내지 2.5, 바람직하게는 0.85 내지 2.0이며, 강도 증가 비율은 결합에너지가 클수록 G 피크(IG, ~1590 cm-1)가 감소하고 D피크(ID, ~1350 cm-1)가 증가(라만 분광법 이용)하므로 이를 이용하여 얻을 수 있다.
본 발명의 접합 구조체는 상기와 동일한 조건 및 방법으로 접합 구조체를 제조하되, 박막물질을 사용하지 않은 경우에 비하여 4 내지 5배 더 강한 결합 에너지를 보이며; 박막물질을 사용하되, 상기와 동일하지 않은 방법으로 제조하지 않은 경우에 비하여 2 내지 3배 더 강한 결합 에너지를 보인다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실시예를 제시하나, 하기 실시예는 본 발명을 예시하는 것일 뿐 본 발명의 범주 및 기술사상 범위 내에서 다양한 변경 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속하는 것도 당연한 것이다.
실시예 1. 단일층 그래핀 박막을 이용하여 접합 구조체 제조
50 m Torr진공 하에서 SiO2/Si 기판과 유리 기판(Pyrex) 사이에 단일층 그래핀을 삽입한 후 380 ℃에서 12.5 Nㆍcm-2의 압력을 가하여 상기 두 기판을 밀착시킨 다음 950 V의 전압을 15분 동안 가하여 두 기판을 접합함으로써 접합 구조체를 제조하였다.
상기 단일층 그래핀은 CVD에 의하여 구리 호일 위에 성장한 것이며, 폴리메틸메타크릴레이트(PMMA)와 구리 에칭을 이용한 습식방법에 의해 분리된다.
실시예 2. 단일층 그래핀 박막을 이용하여 접합 구조체 제조
상기 실시예 1과 동일하게 실시하되, 전압을 800V로 하여 접합 구조체를 제조하였다.
실시예 3. 단일층 그래핀 박막을 이용하여 접합 구조체 제조
상기 실시예 1과 동일하게 실시하되, 온도를 280 ℃로 하여 접합 구조체를 제조하였다.
실시예 4. 단일층 그래핀 박막을 이용하여 접합 구조체 제조
상기 실시예 1과 동일하게 실시하되, 온도를 280 ℃로 하고, 전압을 800 V로 하여 접합 구조체를 제조하였다.
도 1은 본 발명의 일 실시예에 따라 제조된 접합 구조체의 사시도를 나타낸 것이다.
도 1에 도시된 바와 같이, SiO2/Si기판 중 SiO2기판과 유리 기판 사이에 상기 기판들과 동일한 크기로 단일층 그래핀 박막이 구비된다.
상기 SiO2기판은 표면이 매우 평평하고, 두께는 통상 300 nm인 SiO2기판보다 얇은 50 nm로서, 1000 ℃에서 열 산화 방법으로 연마된 Si기판에 증착된 것이다. 상기 얇은 SiO2기판은 단일층 그래핀과 각 기판(SiO2기판, 유리기판) 사이의 결합 인터페이스에서 정전기적 힘을 강화한다.
또한, 음극과 양극은 유리 기판의 상단과 Si기판의 하단에 연결되며, 가해진 전압은 유리 기판과 SiO2/Si기판의 인터페이스 영역에 걸쳐 분포되어 단일층 그래핀과 각 기판(SiO2 기판, 유리 기판)이 강하게 결합된다.
SiO2 기판(50 nm) 및 O 2 - (약 30 nm)소모 지역(depletion region)의 정전기적 힘은 약 43.39 VA-1이다.
시험예 .
상기 실시예 1 내지 4에서 제조된 접합 구조체를 이용하여 시험예를 측정한다. 온도가 높으면 유리에 포함된 Na+이온의 저항을 감소시키고, 전도성 고체 전해질 상태에서 이온과 유리의 원자 확산의 이동성을 증가시킨다.
하기에 기재된 SiO2기판은 SiO2/Si기판 중에서 그래핀 박막이 접해있는 기판이 SiO2이므로 간단하게 SiO2기판으로 표시한 것이다.
시험예 1. 접합 구조체의 결합력 측정
도 2는 실시예 1 및 실시예 4에서 제조된 접합 구조체를 광학현미경으로 촬영한 사진이며, 도 3은 실시예 1에서 제조된 접합 구조체의 단면을 SEM으로 측정한 사진이다.
현미경을 이용하여 상기 두 접합 구조체의 내부 표면에 반사된 빛의 방해로 인해 DCB 테스트(double cantilever beam test) 및 뉴턴의 링(Newton’s rings)의 존재에 의하여 결합 에너지 및 균일성을 알 수 있다.
상기 결합의 균일성은 보이드(void)의 존재 여부에 따라 알 수 있는데, 실시예 1에서 제조된 접착 구조체는 보이드가 없고 이 때문에 SiO2기판 위에 존재하는 그래핀 영역을 관찰할 수 있다(도 2a). 그래핀 영역은 빛을 97.7% 투과할 수 있는 단일층 그래핀의 높은 투명성으로 인해 어두운 색상으로 관찰된다. 반면, 실시예 4에서 제조된 접합 구조체에서는 보이드가 발견되었다(도 2b).
한편, 낮은 결합 에너지 또는 결합이 되지 않는 접합 구조체의 경우에는 빛 반사 효과로 인해 뉴턴의 링(Newton’s rings)이 형성되는데, 실시예 4에서 제조된 접합 구조체의 일부에서 뉴턴의 링이 관찰되었다(도 2b).
이에 따라, 실시예 1에서 제조된 접착 구조체는 균일성 있게 결합되었으며 강한 결합을 이루는 것을 알 수 있으며, 이를 SEM으로 측정하여 그래핀과 각 기판 사이의 등각 및 밀접한 접촉을 확인하였다(도 3).
시험예 2. 접합 구조체의 결합력 검증
도 4는 실시예 1에서 제조된 접합 구조체를 이용하여 전면(도 4a) 및 전단(도 4b)방향으로 무거운 소화기를 들어 올린 사진이다.
도 4에 도시된 바와 같이, 접합 구조체에 부착된 탭에 소화기(5.2 kg)를 매달았으며, 이때 접합 구조체의 측정된 결합 에너지는 전면(normal) 및 전단(shear) 방향에서 0.65 MPa이다.
또한, 22 kg의 무거운 물체로 접합 구조체의 강도를 테스트하려고 했으나, 그래핀 박막과, 유리 기판 또는 SiO2기판 사이의 인터페이스가 아닌 유리 기판의 상단에서 균열이 발생하였다. 이 현상은 그래핀 박막이 SiO2기판 및 유리 기판 사이에서 매우 강한 결합 에너지를 가지고 있음을 나타낸다.
시험예 3. 접합 구조체의 결합 에너지 측정
도 5는 실시예 1 내지 4에서 제조된 접합 구조체의 결합에너지를 측정한 그래프이다.
DCB 테스트 방법으로 결합 에너지를 측정한 결과, 실시예 1; 실시예 2; 실시예 3; 실시예 4 순으로 결합에너지가 낮아지는 것을 확인하였다.
상기 결과로 온도가 결합 에너지에 더 많은 영향을 미치는 것으로 보여진다. 그 이유로, 전도성과 Na+이온의 이동은 온도 증가에 의해 증가되며 높게 인가된 전압은 결합 인터페이스에서 강한 전기장을 생성하지만, 그래핀 박막의 우수한 결합력은 반 데르 발스 힘이 전기장 제거 후에도 남아있기 때문에 그래핀 박막과 기판 사이의 정전기적 인력에 의해 설명할 수 없다.
따라서 우수한 결합력은 C-O공유결합, 그래핀 박막과 각 기판의 특별한 결합 메커니즘에 의한 것으로 보여진다. 이에 따라 상기 특별한 결합 메커니즘을 조사하기 위하여 AFM, 라만 분광법 및 XPS를 사용하였다.
시험예 4. 균열 인터페이스의 표면 특성 측정
도 6a 및 도 6b는 실시예 1 및 실시예 4에서 제조된 접합 구조체의 SiO2기판 균열 인터페이스를 광학 현미경으로 촬영한 사진이며, 도 6c는 실시예 1에서 제조된 접합 구조체의 SiO2기판 균열 인터페이스를 광학 현미경으로 촬영한 광학 3D 프로파일이다.
도 6a 및 도 6b에 도시된 바와 같이, DCB테스트로 SiO2기판으로부터 유리 기판을 오픈한 결과 SiO2기판 인터페이스(예컨대, SiO2기판-그래핀 박막 표면)에 많은 유리 잔류물이 존재하는 것을 광학 이미지로 확인하였다.
강한 결합 에너지를 보이는 접합 구조체(실시예 1)의 SiO2기판 인터페이스에 많은 유리 잔류물이 존재하는 것을 관찰하였다(도 6a). 상기 유리 잔류물 주변에는 대형 유리 잔류물과 넓은 범위의 어두운 영역이 관찰되었다. SiO2기판 표면에 존재하는 상기 대형 유리 잔류물은 균열이 그래핀 박막과 각 기판(SiO2기판 또는 유리 기판) 사이의 인터페이스가 아닌 유리 기판의 내부에서 발생하기 때문이며, 이는 유리 원자 사이의 화학적 결합보다 그래핀 박막과 각 기판(SiO2기판 또는 유리 기판) 사이의 강한 화합적 결합을 나타낸다.
도 6c에 도시된 광학 3D 프로파일에는 높이가 약 32 ㎛인 대형 유리 잔류물물 보여주는데, 이 프로파일의 어두운 영역은 그래핀 박막이 존재하는 부분이다. 상기 어두운 영역이 강한 결합 에너지를 보이는 접합 구조체(실시예 1)에서 유리 잔류물 주변의 넓은 영역에 분포되어 있는 것을 확인하였으나(도 6a), 낮은 결합 에너지를 보이는 접합 구조체(실시예 4)에서는 분산된 작은 어두운 영역 및 유리 잔류물이 관찰되지 않았다(도 6b).
도 7은 실시예 1에서 제조된 접합 구조체의 어두운 영역(그래핀 박막 영역)을 AFM으로 촬영한 이미지 및 높이 프로파일이다.
어두운 영역에서 그래핀 박막의 존재를 확인하기 위하여 AFM(XE-100, PSIA Co.)으로 촬영하여 높이 프로파일을 측정한 결과, 어두운 영역의 지형 이미지에서 그린 및 레드 라인을 따라 측정된 높이 프로파일은 각각 평균 2.3 nm, 2.6 nm이며, 균일한 조도를 보이는 것으로 확인되었다. 상기 어두운 영역의 두께는 결합 전 단일층 그래핀 박막의 두께보다 약간 두꺼우며, 단일층 그래핀 박막과 SiO2기판 사이의 거리는 단일층 그래핀 두께보다 높은 1 nm인데 이는 단일층 그래핀 박막과 SiO2기판의 약한 상호작용 때문이다.
시험예 5. 라만 분광법 측정
결합 전과 후 그래핀 박막의 속성을 분석하며, 어두운 영역에서 그래핀 박막의 존재를 확인하기 위하여 라만 스펙트럼을 관찰하였다. 라만 분광법은 그래핀 박막의 특성화뿐만 아니라 그래핀 박막 및 분자 도핑에서 전자-광자 커플링을 연구하는 강력한 방법이다. 그리고 이중 퇴화 지역 센터 E2g모드를 나타내는 존-에지 광자 샌드(zone-edge phonon sand) G피크(~1590cm-1)에서 더블 공진 분산과정에 해당하는 2D 피크(~2700cm-1)사이의 비율에 의해 그래핀의 층 수를 알 수 있다. 또한, 그래핀 박막의 속성은 그래핀 박막의 결함을 기반으로 하는 G피크(~1590cm-1) 및 D피크(1350 cm-1)에 의해 표시된다. 라만 스펙트럼은 514.5nm의 여기 파장(excitation wavelength)에서 고해상도 분산 라만 현미경(ARAMIS, Horiba JobinYvon)을 사용하여 획득한다.
도 8a, 8b 및 8c는 실시예 1 내지 4에서 제조된 접합 구조체의 어두운 영역(그래핀 박막 영역)에 대한 라만 스펙트럼이다.
도 8a 및 8b에 도시된 바와 같이, 검정색 라인에 따르면 그래핀 박막은 G피크에서 2D 피크의 비율에 기초한 단일층 속성을 보여주는 양극접합 전에 SiO2기판에 이동된다. 2702cm-1의 2D 피크 강도는 그래핀 박막이 SiO2/Si기판에서 단일층이라는 것을 의미하는 1591cm-1의 G피크 강도의 약 두 배이다. SiO2/Si기판 위에 그래핀 박막의 도핑은 산화물 또는 그래핀-산화 인터페이스에서 트랩된 차지(trapped charges)에서 발생된다.
또한, 결합 및 DCB테스트 후 균열 인터페이스에서 그래핀 박막의 라만 스펙트럼은 증가된 결합 에너지에서 상대적으로 2D 피크와 G 피크의 감소, 및 D 피크의 증가를 보여준다.
강도, ID/IG의 비율은 결합 에너지의 크기에 따라 달라지는데, 각 조건에서 강도 비율(intensity ratio)은 SiO2의 균열 인터페이스에서 각각 0.66(실시예 4), 1.11(실시예 3), 1.75(실시예 2), 및 1.98(실시예 1)이다(도 8a의 삽입 이미지).
높은 온도 및 전압은 D피크를 생성하는 중요한 매개 변수이다. D피크는 그래핀 박막의 결합을 기반으로 하기 때문에, 결합 에너지가 증가된 것과 같이 D피크 강도가 증가되며(도 8a의 삽입 이미지), 이는 그래핀 박막에서 C원자, 및 유리 기판 또는 SiO2기판에서 O원자 사이의 공유결합에 의해 유도된 강한 결합 때문이다. 또한, 상기 공유결합은 그래핀 박막에서 깨진 C-C 결합을 만들 수 있다. 뿐만 아니라 D피크의 증가는 그래핀 박막의 변형에 의해 유도될 수 있으며, 그래핀 박막의 변형은 sp2구조의 장애를 일으킬 수 있다.
이러한 그래핀 박막은 기판의 거친 표면에도 부착될 수 있으며, 높은 적합성을 가질 수 있다.
또한, DCB테스트 후 유리 기판 측의 그래핀 박막도 상기 SiO2기판 측의 그래핀 박막과 같은 결과를 보여준다. DCB테스트 후 그래핀 박막과 유리 원자 사이의 강한 결합, C-O 공유결합은 유리 기판으로 이동되었다. 유리 기판에 구비된 그래핀 박막의 G피크 및 2D피크는 감소하고, 1350cm-1에서의 D피크는 높은 결합 에너지를 얻은 접합 구조체에 따라 증가된다(도 8b). 접합 구조체의 각 조건에서 ID/IG, 각 강도 비율은 유리 기판의 균열 인터페이스에서 각각 0.81(실시예 4), 0.95(실시예 3), 1.71(실시예 2), 및 1.85(실시예 1)이다(도 8b의 삽입 이미지).
유리 기판의 경우, 온도 및 전압은 D피크 증가에 중요한 매개 변수이다.
그래핀 박막-유리 기판 결합에서 라만 스펙트럼의 강도 비율은 SiO2기판의 각 값과 비슷하다. 이 현상은 같은 공유결합이 양극접합 과정 후 그래핀 박막과, 유리 기판 또는 SiO2기판 사이의 각 인터페이스에서 발생함을 나타낸다.
도 8c에 도시된 바와 같이, 라만 스펙트럼에서 다른 흥미로운 점은 결합 전의 라만 피크에 비하여 결합 에너지가 증가할수록 G피크가 변화하여 1628cm-1에서 새로운 피크가 점차 증가된다.
새로운 피크의 모양 및 G피크의 변화와 유사한 현상은 그라파이트에서 SiO2기판까지 정전기적 증착에 의해 박피된 그래핀에서 이전에 관찰되었다. 종래 그래핀 논문은 1628 cm- 1피크에 대하여 C-O공유결합을 언급하였다(Nanotechnology (2007) 18 135301). 이 결과에서, 그래핀 박막이 높은 전압에서 그래핀 박막과, SiO2기판 또는 유리 기판 상의 강한 결합을 가지며, 이 결합은 D피크 및 ~1628 cm-1에서의 새로운 피크의 증가와, G 피크 및 2D 피크의 감소를 유도하는 것으로 분석할 수 있다.
G 피크와 ~1628 cm-1에서의 새로운 피크는 Lorentzian라인으로 각 피크를 분리하여 분석한다. 1500 cm-1에서 1700 cm-1까지 스펙트럼 범위에서 SiO2에 구비된 그래핀 박막의 라만 스펙트럼 Lorentzian fit된 곡선은 도 8c에 표현된다. 결합 에너지가 증가된 바와 같이 1628 cm-1주변의 새로운 피크가 크게 증가되었다. 또한, 분해된 G 피크 및 새로운 피크 영역의 비율을 사용하여 각 매개 변수, 전압 및 온도의 효과를 설명한다.
상기 비율은 도 8d에 도시된 바와 같이, 실시예 1에서 높은 값인 0.394을 보이며, 실시예 4에서 낮은 값인 0.078을 보인다. 또한, 실시예 3에서 0.214 및 실시예 2에서 0.381을 보인다. 이러한 결과에서, 전압은 주로 낮은 온도에서 새로운 피크의 크기에 영향을 미친다.
상기 비율의 크기는 380 ℃에서 800V에서 950V까지 1.03배 차이가 나지만, 280 ℃에서 800V에서 950V까지 2.74배 차이가 난다.
D피크, 1628cm-1에서 새로운 피크, G 피크 및 2D 피크의 비율 및 새로운 피크와 G피크의 피크영역 비율에 대한 라만 스펙트럼의 결과를 고려하여, 그래핀 박막의 결합 구조가 C-C결합에서 다른 추측된 C-O 공유결합으로 변경되는 것이 입증된다.
원자의 구성 및 그래핀 박막과, 유리 기판 또는 SiO2기판 사이의 인터페이스에서 결합의 타입을 특성화하기 위하여, 다목적 X-ray 광전자 분광법(XPS, Thermo VG Scientific Co.)을 사용하였다.
도 8e, f는 본 발명의 일 실시예에 따라 제조된 접합 구조체의 유리기판 균열 인터페이스 내의 그래핀 박막 영역을 XPS 장비로 측정한 결과 값으로서 접합 에너지가 높을수록 C-O 결합이 많아짐을 그래프를 통하여 입증된다. 이러한 C-O 영역 넓이 비율은 도 8g를 통하여 접합 에너지가 높을수록 C-O 영역의 증가를 볼 수 있다.

Claims (10)

  1. 사이에 박막물질이 삽입된 두 기판을 진공하에서 열, 압력 및 전압으로 처리하여 밀착시키는 박막물질을 이용한 기판의 접합방법으로서,
    상기 두 기판을 진공하에서 구비하는 단계;
    상기 두 기판 사이에 두께가 0.1 내지 500 nm인 박막물질을 삽입하는 단계;
    285 내지 400 ℃의 온도에서 상기 박막물질이 삽입된 두 기판에 0.1 내지 20 Nㆍcm-2의 압력을 가하여 두 기판을 밀착하는 단계; 및
    상기 밀착된 두 기판에 800 내지 1200 V의 전압을 가하는 단계를 포함하는 것을 특징으로 하는 박막물질을 이용한 기판의 접합방법.
  2. 삭제
  3. 제1항에 있어서, 상기 두 기판 중 하나는 유리계열이며, 다른 하나는 알로이 42(alloy 42), 인바(invar), 코바르(kovar), 니켈(Ni), 유리, 실리콘(Si), 이산화규소(SiO2) 및 SiO2/Si로 이루어진 군에서 선택된 물질인 것을 특징으로 하는 박막물질을 이용한 기판의 접합방법.
  4. 제1항에 있어서, 상기 박막물질은 1층 이상의 그래핀, 황화몰리브덴(MoSx), 탄소나노튜브, 금속산화물, 반도체산화물, 나노와이어, 흑연, 텅스텐설파이드(WSx) 및 질화붕소(b-BN)로 이루어진 군에서 선택된 1종인 것을 특징으로 하는 박막물질을 이용한 기판의 접합방법.
  5. 제1항에 있어서, 상기 진공은 1 내지 100 m Torr인 것을 특징으로 하는 박막물질을 이용한 기판의 접합방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제1항에 있어서, 상기 온도는 300 내지 380 ℃이고, 전압은 800 내지 1000 V인 것을 특징으로 하는 박막물질을 이용한 기판의 접합방법.
  10. 제1항, 제3항, 제4항, 제5항 및 제9항 중 어느 한 항에 따른 박막물질을 이용한 기판의 접합방법으로 제조된 박막물질을 이용한 접합 구조체.
KR1020130019200A 2013-02-22 2013-02-22 박막물질을 이용한 기판의 접합방법 및 이에 의해 제조된 접합 구조체 KR101447693B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130019200A KR101447693B1 (ko) 2013-02-22 2013-02-22 박막물질을 이용한 기판의 접합방법 및 이에 의해 제조된 접합 구조체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130019200A KR101447693B1 (ko) 2013-02-22 2013-02-22 박막물질을 이용한 기판의 접합방법 및 이에 의해 제조된 접합 구조체

Publications (2)

Publication Number Publication Date
KR20140105230A KR20140105230A (ko) 2014-09-01
KR101447693B1 true KR101447693B1 (ko) 2014-10-06

Family

ID=51754290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130019200A KR101447693B1 (ko) 2013-02-22 2013-02-22 박막물질을 이용한 기판의 접합방법 및 이에 의해 제조된 접합 구조체

Country Status (1)

Country Link
KR (1) KR101447693B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105854605A (zh) * 2016-05-19 2016-08-17 清华大学 一种采用二维微纳米材料的过滤膜的过滤装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160065517A (ko) * 2014-12-01 2016-06-09 고려대학교 산학협력단 나노 분리막 구조물 및 이의 제조 방법
FR3039701B1 (fr) 2015-07-30 2018-07-06 Universite Pierre Et Marie Curie (Paris 6) Dopage electrostatique d'une couche d'un materiau conducteur ou non-conducteur
CN110164590B (zh) * 2019-05-13 2020-10-09 东南大学 一种具有三明治结构的石墨烯柔性高导电薄膜及其制备方法和应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745801A (ja) * 1993-08-03 1995-02-14 Matsushita Electric Ind Co Ltd 基板の接合方法
JP2004337927A (ja) * 2003-05-15 2004-12-02 Tadatomo Suga 基板接合方法および基板接合装置
KR20050084063A (ko) * 2002-12-04 2005-08-26 쌩-고벵 글래스 프랑스 스페이서와 유리 기판 사이의 접합 물질
US20090286382A1 (en) * 2008-05-16 2009-11-19 Corporation For National Research Initiatives Low-temperature wafer bonding of semiconductor substrates to metal substrates

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745801A (ja) * 1993-08-03 1995-02-14 Matsushita Electric Ind Co Ltd 基板の接合方法
KR20050084063A (ko) * 2002-12-04 2005-08-26 쌩-고벵 글래스 프랑스 스페이서와 유리 기판 사이의 접합 물질
JP2004337927A (ja) * 2003-05-15 2004-12-02 Tadatomo Suga 基板接合方法および基板接合装置
US20090286382A1 (en) * 2008-05-16 2009-11-19 Corporation For National Research Initiatives Low-temperature wafer bonding of semiconductor substrates to metal substrates

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105854605A (zh) * 2016-05-19 2016-08-17 清华大学 一种采用二维微纳米材料的过滤膜的过滤装置
CN105854605B (zh) * 2016-05-19 2019-01-11 清华大学 一种采用二维微纳米材料的过滤膜的过滤装置

Also Published As

Publication number Publication date
KR20140105230A (ko) 2014-09-01

Similar Documents

Publication Publication Date Title
KR101447693B1 (ko) 박막물질을 이용한 기판의 접합방법 및 이에 의해 제조된 접합 구조체
Lu et al. Universal transfer and stacking of chemical vapor deposition grown two-dimensional atomic layers with water-soluble polymer mediator
KR101335683B1 (ko) 2차원 나노소재에 의해 전도성이 향상된 1차원 전도성 나노소재기반 전도성 필름
Iemmo et al. Graphene enhanced field emission from InP nanocrystals
US8419885B2 (en) Method of bonding carbon nanotubes
CN106133899A (zh) 用于半导体和插入物加工的载体粘结方法和制品
TW200936526A (en) Frit-containing pastes for producing sintered frit patterns on glass sheets
TWI470743B (zh) 玻璃陶瓷為主半導體在絕緣體上結構及其製造方法
Koefoed et al. Facile electrochemical transfer of large-area single crystal epitaxial graphene from Ir (1 1 1)
Riaz et al. Light emission, light detection and strain sensing with nanocrystalline graphene
Gao et al. Hierarchical metal nanomesh/microgrid structures for high performance transparent electrodes
Kim et al. Fabrication of Ge-on-insulator wafers by Smart-CutTM with thermal management for undamaged donor Ge wafers
Mai et al. Mechanical and electrical characterization of semiconducting ZnO nanorings by direct nano-manipulation
Dong et al. Wafer bonding solution to epitaxial graphene–silicon integration
Vlassov et al. Enhanced flexibility and electron-beam-controlled shape recovery in alumina-coated Au and Ag core–shell nanowires
KR101505471B1 (ko) 나노박막의 전사 및 접착방법
US8984661B2 (en) Probes for multidimensional nanospectroscopic imaging and methods of fabrication thereof
Prodanović et al. Ultra-thin alumina and silicon nitride MEMS fabricated membranes for the electron multiplication
Yu et al. Investigation of multilayer domains in large-scale CVD monolayer graphene by optical imaging
US10056219B2 (en) Applications of graphene grids in vacuum electronics
Li et al. Molybdenum disulfide dc contact MEMS shunt switch
Howlader et al. Interfacial behavior of surface activated p-GaP/n-GaAs bonded wafers at room temperature
TW201732870A (zh) 用於生產複數個組件之方法及該組件
Amjadipour et al. Electron effective attenuation length in epitaxial graphene on SiC
US20140308801A1 (en) Anything on Glass

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170707

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180723

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190808

Year of fee payment: 6