KR101445894B1 - 효율적인 전력 이용을 위한 스위칭 기술 - Google Patents

효율적인 전력 이용을 위한 스위칭 기술 Download PDF

Info

Publication number
KR101445894B1
KR101445894B1 KR1020097018307A KR20097018307A KR101445894B1 KR 101445894 B1 KR101445894 B1 KR 101445894B1 KR 1020097018307 A KR1020097018307 A KR 1020097018307A KR 20097018307 A KR20097018307 A KR 20097018307A KR 101445894 B1 KR101445894 B1 KR 101445894B1
Authority
KR
South Korea
Prior art keywords
phase angle
reactance
supply
circuit
compensation
Prior art date
Application number
KR1020097018307A
Other languages
English (en)
Other versions
KR20090108655A (ko
Inventor
모함드 시라주딘
Original Assignee
어드밴스드 인바이런멘틀 테크놀로지 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 인바이런멘틀 테크놀로지 리미티드 filed Critical 어드밴스드 인바이런멘틀 테크놀로지 리미티드
Publication of KR20090108655A publication Critical patent/KR20090108655A/ko
Application granted granted Critical
Publication of KR101445894B1 publication Critical patent/KR101445894B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/18—Arrangements for adjusting, eliminating or compensating reactive power in networks
    • H02J3/1821—Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators
    • H02J3/1835—Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators with stepless control
    • H02J3/1864—Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators with stepless control wherein the stepless control of reactive power is obtained by at least one reactive element connected in series with a semiconductor switch
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/18—Arrangements for adjusting, eliminating or compensating reactive power in networks
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/70—Regulating power factor; Regulating reactive current or power
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/10—Flexible AC transmission systems [FACTS]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/30—Reactive power compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • Rectifiers (AREA)
  • Control Of Electrical Variables (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Ac-Ac Conversion (AREA)
  • Supply And Distribution Of Alternating Current (AREA)
  • Inverter Devices (AREA)

Abstract

AC 공급기에서 전압과 전류 사이의 위상차를 보정하는 액티브(active) 위상각 보정 회로는 상기 위상각을 감지하는 단계, 상기 위상각이 요구된 레벨에서 0에 가까워질 때까지 단계들(steps)에서 상기 AC 전원을 반응적(reactively)이고 저항적이게 로딩(loading)하는 단계, 그런 다음, 상기 부하를 유지하거나 증진적으로 조정하는 단계에 의해 0에 근접하도록 상기 위상각을 줄이기 위해 상기 AC 전원의 용량성 부하를 변화한다.
상기 적용된 부하는 상기 전원 공급 주파수보다 더 큰 비율(rate)로 계속적으로 인(in)과 아웃(out) 스위치 될 수 있다.

Description

효율적인 전력 이용을 위한 스위칭 기술 {Switching Technique for Efficient Electrical Power Utilization}
본 발명은 일반적으로 부하 임피던스(load impedance)를 동적으로 가변하는 것과 교류 전류 공급선(alternating current supply line) 상의 전압과 전류 사이의 위상각 보정과 관련된다.
더 상세하게는, 본 발명은 부가적인 리액턴스 부하(reactive load)들을 연결시키기 위한 고주파 스위칭 방법을 사용하는 교류 전류 공급선 상의 전압과 전류 사이의 상기 위상각 보정과 관련된다.
원격 부하 상태의 교류 전력을 전송하는 경우, 최대 전력 전송을 위해서는 일반적으로 교류 파형의 전류와 전압이 동일 위상임이 가정되어야 한다.
그러나, 이것은 일반적인 경우가 아니고, 주거 환경 및 상업 환경의 부하에 의해 제공된 상기 부하는 보통 리액턴스 부하, 인덕턴스로 대표되는 비선형적 부하를 전력선에 인가하고, 이는 일반적으로 차이각 θ(이하, 위상각)이라 일컬어지는 전압과 전류의 위상 차이를 초래한다.
고차의 고조파 성분과 불필요한 순간 전압 상승(spike)이 발생될 수 있으며, 이러한 것들은 회선 연결장치에 영향을 미친다.
이러한 비동기 위상각의 전력 공급 장치는 동일한 와트수에 대하여 보다 큰 전류를 필요로 하기 때문에, 비동기 위상각 또는 비일치 역률(cos θ(non-unity power factor)을 극복하기 위해서는 최대 전류 용량을 가지는 공급선을 사용해야 하고 이는 비용적인 문제와 연결된다.
비동기 위상각의 보정을 수월하게 하기 위하여, 전력 회사는 일반적으로 네트워크의 전력 분배 지점에서 동기 콘덴서와 같은 수단에 의해 역률 보정을 수행한다.
그럼에도 불구하고, 각 전력 소비 지점에서의 부하는 충분히 보정되지 않아서 비일치 전력 역률을 초래하는 인덕턴스형 부하를 허용하고, 소비 지점에서의 전력 사용 측면과 전력 분배 시스템 측면에서 효율을 감소시킨다.
많은 전기 공급자는 동일 위상각의 구현을 위하여 사용된 전력 장비에 근거하여 비용을 정산하거나, 소비 지점에서의 효율을 향상시키기 위한 목적으로 특정 수치, 가령 0.9보다 큰 전력 역률을 과하게 부과한다.
소비 지점에서의 보정을 수행하기 위한 다양한 방법이 제안되었는데, 가령 소비 지점의 전력 라인에 걸쳐 플로팅 연결된 커패시터 집합 회로(bank)와 같은 것이 있다.
이러한 캐패시터는, 보통 예상된 부하 또는 효과적인(prevailing) 역률에 기초하여 일반적으로 선택되며, 가변적일 수 없다.
더욱이, 이러한 방법은 이행되기에 비싸고, 반드시 일관된 일치 역률(unity power factor)을 제공하지는 않는다.
그러므로, 비일치 전력 역률을 가진 AC 전력장치로부터 일치 역률을 가진 AC 공급 파형을 생성하는 상대적으로 싸고 효율적인 방법을 제공하는 문제의 해결수단이 요구된다.
본 발명은 선행기술을 능가하는 장점을 제공하거나 적어도 대중(public)에게 유용한 선택을 제공할 이 문제와 다른 문제에 해결수단을 제공한다.
스위칭 기술을 위한 동작 원리:
여기에서 "임피던스 매칭"이라는 용어는 전기 공급원에 사용된 공급 라인 상의 비선형 부하를 순수 저항 성분의 선형 부하로 환원시키는 것을 의미한다.
자연에서 대부분 비-선형인 사용자 부하가 걸리는 부분에 RC 회로망을 다이나믹하게 합성함으로써 역률 보정을 제공하는 것이 가능하다.
상기 교환망(switching network)은 전력원(power source)에 선형 요소로서 부하를 설계하고 제공한다.
이와 같은 부하 설계는 효율적인 전력 전송과 에너지 절약을 교대로 유도하는 맴돌이 전류(eddy current)와 12R 손실을 감소시킨다.
AC 전압원을 고려한다.
Figure 112009053832374-pct00001
(1)
여기서, Vm은 최대(peak) 전압이고, f는 전원공급기 주파수이다.
고정된 저항 R의 부하를 통해 흐르는 해당 AC 전류는 다음과 같이 주어진다.
Figure 112009053832374-pct00002
(2)
상기 고정된 저항 R이 시간 주기 T로 스위칭된다면, 상기 부하는 다른 저항(resistor) R'로써 합성되고, 그것의 값은 다음의 수식에서 듀티 사이클(duty cycle)에 의존한다.
상기 저항이 시간 Ton동안 회로에 스위칭된 저항 R로부터 합성된 저항 R'은 다음과 같다.
Figure 112009053832374-pct00003
(3)
여기서, Ton은 켜진(on) 시간이고 Toff는 꺼진(off) 시간이다.
괄호 안에 있는 항은 듀티 사이클을 나타낸다.
이 합성된 저항을 통한 전류 흐름은 다음과 같이 주어진다.
Figure 112009053832374-pct00004
(4)
이제, 커패시터 부하(capacitive load)의 경우를 고려한다.
소스 전압 V과 연결된 캐패시터 C를 통해 흐르는 A.C. 전류는 다음과 같이 주어진다.
Figure 112009053832374-pct00005
Figure 112009053832374-pct00006
(5)
유사하게, 상기 캐패시터가 일부 시간 동안 회로로 스위치된다면, 상기 부하는 다른 값 C'로서 다음과 같이 주어진다.
Figure 112009053832374-pct00007
(6)
이 합성된 캐패시터를 통한 상기 전류는 다음과 같이 주어진다.
Figure 112009053832374-pct00008
(7)
상기 캐패시터 C의 항목에서 C'의 값을 치환하면, 상기 부하전류는 다음과 같이 주어진다.
Figure 112009053832374-pct00009
(8)
다른 듀티 사이클에서 상기 합성된 저항과 캐패시터의 다음 값이 얻어진다.
저항과 캐패시터의 고정된 값은 R=9.1 kΩ과 C=91μF이다.
이 조합은 0.828초의 시간 주기 RC를 가진다.
아래 주어진 표 1은 10 ms(스위칭 주파수 10kHz)로 고정된 시간 주기를 유지하는 것과 시간계수 RC를 최초의 값(original value)으로 유지하는 Ton과 Toff를 변 화시키는 것을 보여준다.
Ton(ms) Toff(ms) R'(KΩ) C'(μF) R'C'(sec)
9 1 10.1 81.9 0.827
8 2 11.3 72.8 0.822
7 3 12.9 63.7 0.821
6 4 15.1 54.6 0.824
5 5 18.2 45.5 0.828
4 6 22.7 36.4 0.826
3 7 30.3 27.3 0.827
2 8 45.5 18.2 0.828
1 9 91.0 9.1 0.828
상기 결과는 스위치된 저항 R과 스위치된 캐패시터 C(RC)의 생성물(product)은 일정해야함을 강조한다.
상기 기술은 주어진 스위칭 주파수 동안의 Ton과 Toff의 고정된 값과 RC가 일정하게 유지되는 조건을 가진 R과 C의 다른 값에 적용될 수 있다.
실질적인 구현을 위해, R과 C의 값은 C=2n 으로 선택된다. (n=0, 1, 2, 3 ......)
8 비트 이진(binary) 데이터에 의해, lμF, 2μF, 4μF ......256μF 범위를 가지는 8개의 다른 캐패시터들은 부하에 기반한 다른 조건을 얻기 위해 스위치 될 수 있다.
스위칭 기술을 위한 전력식:
여기서, 스위치된 저항 R과 스위치된 캐패시터 C의 병렬 조합은 그것에 적용된 AC 전압 V를 가지는 비선형 부하가 걸리는 부분에 배치되고, 소비된 총전력 P는 P=V.i. cos φ로 주어진다.
여기서, φ는 전압 V와 부하전류 I 사이의 위상각이다.
총 전류(It)는 다음과 같이 주어진다.
Figure 112009053832374-pct00010
따라서, 총 전력은 다음과 같이 주어진다.
Figure 112009053832374-pct00011
(9)
식 (4)와 (8)로부터 iR과 iC의 값을 치환하면 다음과 같다.
Figure 112009053832374-pct00012
최고전압 Vm 과 r.m.s 전압 V는 Vm =
Figure 112009053832374-pct00013
V와 관련되고, 여기서 인가된 전압은 sin V(sine voltage)이다.
상기 주어진 식은 다음과 같이 쓰여질 수 있다.
Figure 112009053832374-pct00014
(10)
상기 전력식은, 소스 및 부하 임피던스의 "임피던스 매칭"에 의하여 사용자 부하에 전송되는 전력 수치를 최적화하기 위하여 제어될 수 있는 수학식 기호 T0n, TOff, R and C를 포함한다.
이 명세서에서 인용된 임의의 특허 또는 특허 출원을 포함하는 모든 레퍼런스(reference)는 참조자료에 포함된다.
임의의 레퍼런스가 선행기술을 구성하는 것은 허용되지 않는다.
상기 레퍼런스들의 논의는 그 저자들의 주장하는 것을 나타내고, 출원인들은 인용된 문서의 정확도와 적절성에 이의를 제기하기 위한 권리를 유보한다.
선행 기술 출판물이 여기에서 언급될 지라도, 이 레퍼런스는 뉴질랜드 또는 임의의 국가에서 임의의 문서가 해당 기술 분야의 일부를 형성하는 허용을 구성하지 않는다는 것이 분명히 이해될 것이다.
변화하는 재판권하에서 용어 "포함하는(comprise)"은 배타적(exclusive) 또는 총괄적 의미를 가진다고 생각할 수 있음이 인정된다.
이 명세서에서 다른 기재가 없는 한, 용어 "포함하는(comprise)"은 총괄적 의미를 가질 것이다.
다시 말하면, 직접적으로 인용하는 목록화된 구성(listed components) 뿐만 아니라 다른 명시되지 않은 구성(component) 또는 요소(element)도 포괄(inclusion)하는 의미를 가진다.
용어 '포함되는(comprised)' 또는 '포함한(comprising)'이 방법(method) 또는 과정(process)에서 하나 이상의 단계에 관련하여 사용될 때, 이 이론적 설명은 사용될 것이다.
일 실시예에서 본 발명은 AC공급기의 전압과 전류 사이의 위상차를 감지하는 위상각 검출회로(phase detection circuit), 감지된 주요 위상각의 피크 카운트 기능을 수행하는 카운터 회로, 스위치할 수 있는(switchable) 리액턴스 뱅크(reactance bank), 카운터(counter)에 의해 도달한 최대 카운트에 기초된 전력 공급기(power supply)를 가로질러 연결가능한 상기 뱅크에서 적어도 몇몇 리액턴스로 특징된 것을 구성하는 AC 공급을 위한 위상각 보정회로를 구성한다.
적절하게는 상기 리액턴스는 스위치들에 의해 상기 전력 공급기를 가로질러 연결되고, 상기 스위치 연결(switch connection)은 카운터 출력(counter output)으로부터 초기화된다.
적절하게는 상기 리액턴스는 위상각에서 변동에 상관없이 적어도 시간의 설정 기간(a set period of time)동안 연결상태를 유지한다.
적절하게는 상기 카운터 회로는 자유 구동 발진부(free running oscillator)에 의해 클럭(clock)된다.
적절하게는 상기 최대 카운트에 도달될 때 리액턴스는 상기 AC 부하를 가로질러 연결되거나, 또는 하나 이상의 리액턴스가 이미 연결되면 추가적인 리액턴스가 연결된다.
적절하게는 상기 리액턴스는 동일한 값이다.
적절하게는 각각의 리액턴스는 저항과 결합된다.
적절하게는 상기 저항은 상기 리액턴스와 병렬로 있다.
적절하게는 상기 리액턴스는 캐패시턴스다.
적절하게는 각각의 저항/캐패시턴스 조합은 동일한 RC 시상수를 가진다.
적절하게는 상기 리액턴스는 2진의(binarily) 계단형의 값을 가지고 상기 위상각을 보정하도록 요구된 값을 위해 반응값 시퀀스(reactive sequence)에 연결된다.
적절하게는 상기 위상각이 감소하면, 리액턴스는 차례로(in sequence) 단선된다(disconnect).
다른 실시예에서 본 발명은 공급 전압과 공급 전류 사이의 순간 위상각을 모니터링하는 단계; 하나 이상의 보상 회로의 교류 전류의 적어도 사이클 당 1사이클의 프랙션(fraction)을 위하여 전원 공급기를 연결(connecting)하고 단선(disconnecting)하는 단계; 및 모니터된 위상각에 따라 상기 연결된 보상 회로를 가변하는 단계에 의해 교류 전류 전원 공급기(alternating current mains supply)의 위상각을 보정하는 방법과 관련된다.
다른 실시예에서, 본 발명은 공급 전압과 공급 전류 사이의 순간(instantaneous) 위상각을 모니터링하는 단계, 상기 위상각이 래깅(lagging)된 전원 공급기에 구성(component)을 보상하는 적어도 몇몇 위상각을 연결하는 단계, 상기 위상각이 래깅으로 감지될 때 연결된 보상을 증진적으로 증가시키는 것을 특징으로 하는 공급 전압과 공급 전류 사이의 순간(instantaneous) 위상각을 반복적으로 모니터링하는 단계, 상기 위상각이 리딩(leading)으로 감지된 모든 보정을 제거하는 단계에 의해 교류 전류 전원 공급기(alternating current mains supply)의 전압과 전류 사이의 위상각을 보정하는 방법과 관련된다.
적절하게는 상기 보상 구성은 래깅 위상각에 증진적으로 증가하는 보정을 제공하기 위해 알려진 시퀀스(sequence)에 연결된다.
적절하게는 상기 시퀀스는 교류 전원 공급기의 1 사이클보다 더 짧은 보상 구성 회로를 위한 기본 연결 주기(base connection period)를 가진다.
적절하게는 상기 시퀀스 기본 연결 주기는 교류 전류 전원 공급기의 1 사이클 주기의 1/10 이하이다.
적절하게는 상기 시퀀스 연결 주기는 규칙적(regular)이고, 교류 전류 전원 공급 주파수보다 적어도 100배(two orders of magnitude) 큰 크기의 기본 주파수를 형성한다.
적절하게는 상기 연결/단선 비율은 거의 1/1이다.
적절하게는 보상 구성은 캐패시터와 저항의 병렬 조합이다.
적절하게는 마이크로패럿(microfarad)의 상기 캐패시터 값이 곱해진(multiplied) 메가옴(megohms)의 저항 값은 모든 보상 회로에 있어서 사실상 일정하다.
적절하게는 보상회로의 리액턴스 값은 시퀀스에서 다음 보상회로의 1/2 또는 2배이다.
본 발명을 특징짓는 여러가지 특징들 뿐 아니라 장점들은 다음의 상세한 설명과 관련 도면의 리뷰의 해석으로 분명해질 것이다.
도 1은 완전한 위상각 보정 장치의 흐름도이다.
도 2는 공급 전압과 전류 사이의 위상차의 표시신호(signal representative) 를 제공하는 장치의 부분을 위한 회로도이다.
도 3은 상기 위상각 보정 기구의 펄스 전압 생성 부분을 더 상세하게 도시한 블록도이다.
도 4는 위상각 보정 구성을 구동시키는 디지털 어드레스의 도출(derivation) 회로이다.
도 5는 장치의 주소 변환(address translation)과 위상각 구성 스위칭 부분의 다이아그램(diagram)이다.
도 6은 도 5의 주소 변환 부분의 흐름도이다.
도 7 및 도 8은 도 6의 흐름도를 구현하기 위한 하나의 가능한 처리 회로(processing circuit)를 결합하여 보여준다.
도 9는 회로 안으로 RC 보상 회로망을 스위칭하기에 적합한 전자 스위치를 보여준다.
현재 도 1에 참조된 것은 발명의 전력 위상각 보정 장치의 적절한 버전(preferred version)의 블록도를 보여준다.
상기 적절한 실시예에서 발명 장치의 요구되는 특징은 보상의 현재 상태를 표시하는 카운트(count)를 유지하는 상태 카운터(state counter)인데, 이는 순간의 위상각 측정으로부터 얻어질 수 없기 때문이다.
도 1은 블록(104, 105)에서 장치의 스위치 온(on)에서 0(zero)으로 이 카운터의 초기 설정을 보여준다.
상기 장치가 기능한다면, 상기 순간 전압과 전류는 101에서 측정되고, 전압과 전류 사이의 위상차가 파생된 102에서 장치 일부에 제공된다.
103에서 파생된 위상각은 상기 바람직한 최대각과 비교되고, 만약 이것 이상이라면, 106에서 상기 상태 카운터 카운트는 1카운트 상승한다.
107에서 상기 결과 카운트는 상기 출력에서 최대 보정점(maximum correction)과 비교되고, 만약 그것 이상이라면, 상기 상태 카운터는 104에서 리셋(reset)되고 상기 카운트는 재시작한다.
만약 파생된 상기 카운트가 최대값 이하이면, 상기 순간 위상각을 모니터링하고 상기 카운트를 조정하는 과정이 반복된다.
상기 상태 카운터 카운트는 110에서 상기 보상 회로를 구동하기에 적합한 출력으로 변환하고, 이 출력은 111에서 상기 AC 공급 주파수보다 높은 정전 주파수(interruption frequency)에서 스위치 된다.
도 2는 블록 101에 요구된 것과 같이 입력 AC 공급기로부터 전류와 전압의 파생을 보여준다.
이를 이루기 위해, 다이오드(205, 206), 평활 캐패시터(smoothing capacitor, 208) 및 레귤레이터(207)를 경유하여 센서 회로에 DC 공급을 제공하기 위해 상기 AC 공급기는 변압기(transformer, 203)를 가진 터미널(201, 202)에 적용된다.
상기 변압기로부터 상기 AC 전압의 일부는 OP 앰프(operational amplifier, 217)의 하나의 터미널에 전압 분배기(voltage divider, 209, 210), 전류 제한 저 항(current limiting resistor, 211, 212) 및 보호 다이오드(protection diode, 213)을 경유하여 적용된다.
AC 전압 파형의 제로 크로싱 타임(zero crossing time)에서 변이점(transition point)을 가지는 구형파(square wave)를 220에 제공하기 위한 비교기(comparator)로써 작용하도록, 저항(214, 215, 216)을 경유하는 DC공급기와 저항(218, 219)을 경유하는 양(positive) 피드백으로부터의 바이어스는 상기 동작점(operating point) 과 증폭기(amplifier, 217)의 이득을 모두 확립한다.
상기 AC 전류의 표시신호는 부하 저항(231)과 직렬로 연결된 로우(low)값 저항(221)으로부터 파생되며, 상기 부하 저항(231)은 상기 위상각 보정 장치가 공급하는 상기 부하를 나타낸다.
상기 표현된 부하는 정상적으로 저항력이 있지 않지만, 전형적으로 유도성 콘텐츠(inductive content)를 가진다.
저항(221)을 가로지르는 것으로부터의 AC 전압은 상기 증폭기에 제공된 전압을 제한하기 위한 피크 전류에 전도함으로써 과전압 보호를 제공하는 브리지 다이오드(bridging diode, 222, 223)를 가지는 OP 앰프(226)에게 전달된다.
비교기로써 동작하도록 상기 증폭기는 저항(224, 225)에 의해 바이어스(bias)되고, 상기 이득은 저항(227, 229)을 통해 양(positive)의 피드백을 가지도록 설치된다.
230에서 출력은 상기 AC 전류 파형의 제로 교차점(zero crossing point)에서 변이(transition)를 가지는 구형파를 제공한다.
도 3은 상기 위상각 θ의 표시신호를 제공하고, 전압과 전류 사이의 위상각을 0(zero) 값과 근접하게 감소시키기 위해 보상을 조절하기에 적합하며, 또한 상기 전류의 위상각이 상기 전압을 리드(lead) 또는 래그(lag)하는지 표시하는 신호를 제공하는 한 회로이다.
도 1로부터 파형이 파생된 상기 전류와 전압은 상기 파형으로부터 고주파 변이(fluctuation)를 제거하기 위해 작용하는 커패시터(301, 302)를 가지는 220, 230에 제공된다.
303에서 반전된 상기 전압 파형의 한 버전(version)은 인버터(304, 305)를 경유하여 반전되지 않은(uninverted) 상기 전류 파형의 한 버전(version) 과 함께 AND 게이트(306)의 한 입력에 제공된다.
상기 전압 및 전류 파형의 위상차에 대한 펄스폭과 동일한 상기 AND 게이트(306)의 출력은 저항(307)과 포토다이오드/포토트랜지스터 옵토-아이솔레이터 쌍(opto-isolator pair, 307, 308)을 경유하여 터미널(310)로 출력된다.
AND 게이트(312), OR 게이트(314) 및 AND 게이트(315)의 부회로(sub-circuit) 다음에 처리되고, 인버터(313)에 대한 입력이 로우(low)라고 가정하면, 상기 AND 게이트(306)의 출력이 하이(high)일 때, 즉, 상기 전류와 전압이 위상이 일치하지 않을 경우 AC 파형인 기간 동안, AND 게이트(312) 출력은 하이(high)일 것이다.
그러므로, 상기 OR 게이트(314)의 출력이 하이(high)가 될 것이고, 상기 인버터(303)의 출력과 함께 AND 게이트(315)에 적용된다.
게이트(315)로부터의 피드백은 상기 반전된(inverted) 전압 파형이 로우(low)가 될 때까지 AND 게이트 출력이 하이(high)로 유지되는 것을 보증한다.
이 출력은 인버터(316, 317)에 버퍼(buffer)되고, 저항(318)을 경유하여 옵토-아이솔레이터(319)로 출력을 형성한다.
여기에서, 고 출력은 리딩(leading) 위상각, 저전압, 래깅각(lagging angle)을 나타낸다.
상기 동일한 출력 신호는 AND 게이트(324), OR 게이트(325) 및 AND 게이트(326)으로 흐른다.
이전 부회로(sub-circuit)와 같은 방식으로 이들은, 306에서 전압 출력과 315에서의 전압 출력이 로우(low)일 때, 하이(high) 상태가 되는 파형을 제공하는 이전 부회로의 출력 신호와 함께 AND 게이트 출력의 반전된 형태의 출력 신호를 전달받고, 303에서 전압 파형이 로우(low)가 될때까지 하이(high) 상태를 유지한다.
그러므로, 게이트(328)로부터의 출력은 인버터(303)의 출력이 하이(high)인 동안에는 인버터(313)를 경유하는 게이트(315)의 출력을 저지한다.
상기 위상각과 같이 하이(high)에서 로우(low)으로 스위칭하는 출력을 가지는 쌍안정성 동작에서 이 결과는 리딩(leading)에서 래깅(lagging)으로 변한다.
상기 인버터는 적절하게는 SN74LS04의 부분이고, 상기 AND 게이트는 적절하게는 GD74HC08의 부분을 형성하고, 상기 OR 게이트는 SN74LS32의 부분을 형성하고, 옵토-아이솔레이터는 4N35 구성이 될 수 있다.
도 4는 보정이 필요한 상기 위상각의 구형파 표시신호를 파생시키는 방법을 보여준다.
도 3의 310부터 도 4의 410까지의 이 신호는 집적회로(integrating circuit, 403, 402, 404)를 경유하여 OP 앰프(405)에 제공된다.
적분기(ingegrator)의 시상수로 인해서, 상기 적분기 출력은 톱니 파형(sawtooth waveform)이고, 이것은 상기 위상각 표본 펄스 파형으로부터 지터(jitter)를 제거하는데 도움이 된다.
OP앰프(405)에서의 다른 입력은 상기 증폭기의 출력이 톱니 파형상의 설정 레벨(set level)에 해당되도록 상기 증폭기의 동작점을 조절하는 전위차계(potentiometer, 406)로부터 있다.
이것은 전압과 전류 사이의 감지된 위상차를 위해 로우(low)로 된 증폭기(405)로부터 펄스 출력을 제공하지만, 작은 위상각이 출력을 일으키지 않도록 전위차계(406)가 장치될 수 있다.
게다가 거의 3°리드(lead)에서 3°래그(lag)의 범위에 있는 "사대역(dead band)"은 상기 위상각이 거의 0(zero)일 때 제공되는 보상의 일정한 변화(constant alteration)를 방지하기 위해 고려될 수 있다.
어떤 펄스 입력도 존재하지 않고, 정상적으로 디스에이블(disable)하기 위해 카운터(407)의 리셋 입력에 제공된다면, OP 앰프(405)로부터의 출력은 저항(406)에 의해 하이(high)가 된다.
카운터(407)는 적절하게는 CD4060이고, 구성(408, 409)를 사용하는 발진 기(oscillator)와 14 단계 리플 이진 카운터(14 stage ripple binary counter)를 포함한다.
발진기는 주파수를 작동시켜 12번째 리플 단계로부터의 출력이 카운터가 가능해질 때, 온/오프 사이클당 거의 2초에 있다.
일반적으로, 5°보다 큰 위상각을 나타내는 펄스폭이 상기 회로에 제공될 때, 상기 카운터 리셋 신호는 제거되고, 상기 카운터는 카운트 되기 시작한다.
상기 펄스가 떨어지고 상기 카운터가 리셋되기 전에 상기 12번째 리플 단계의 상태를 변화시키기 충분한 카운트에 도달하면, 클럭 펄스는 상기 카운터(407)에서 상태 카운터(413, 414)의 제1파트로 간다.
상태 카운터(413, 414)는 8 출력의 N을 제공하는 8 비트 이진 카운터이며, 이는 8 출력 단계의 임의의 수 N은 동시에 하이(high)이거나 로우(low)일 수 있다.
예를 들면, 그것은 2개의 74163 동기식 4비트 카운터 집적회로를 포함할 수 있다.
상기 상태 카운터는, 예를 들어 5도(degree)인, 설정수(set figure) 보다 크게 감지된 위상각을 나타내는 OP 앰프(405)로부터 각 클럭 펄스 동안 1비트 이상으로 클럭된 8출력선(415)에서 출력을 산출하며, 이것은 카운터(407)의 리플 단계(12)에서 펄스를 산출하도록 요구된 카운트에 상당한다.
정전(power failure)은 저항(410), 캐패시터(411) 및 인버터(412)로부터 리셋을 경유하여 0(zero)의 카운트에게 상기 상태 카운터를 돌려준다.
상기 카운터(413, 414)로부터의 8 출력 어드레스 라인은 출력선(415)으로써 제공된다.
도 5는 프로세서(508)에 입력(500, 501~507)으로써 제공된 이러한 8출력 라인(415)을 보여준다.
상기 프로세서는 적절하게 모든 어드레스 라인이 601에서 검사되는 도 6에 도시된 알고리즘을 구현한다.
그리고, 모든 것이 로우(low)라면, 상기 출력 어드레스 0(입력 500)은 어드레스 라인 0이 하이(high)이거나 로우(low)인지에 관계없이 603에서 하이(high)로 설정된다.
이것은 근본적인 것은 아니나, 항상 상기 AC 파형상의 노이즈(noise)에 평활 동작(smoothing action)을 제공하도록 의도된다.
상기 다른 어드레스들은 602, 607에서 순차적으로 체크되고, 만약 하이(high)라면 각각에서 나오는 상기 어드레스 라인 상태는 608에서 하이(high)로 설정된다.
604에서 상기 AC 전압 신호는 끊임없이 체크되고, 적절하게는 도 1의 회로에서 감지된 것과 같이, 제로 크로싱(zero crossing)에서 상기 어드레스는 606에서 상태 토글 과정으로 605에서 통과된다.
여기서, 하이(high)에서 상기 상태 설정을 가지는 각각의 어드레스 라인은 스위치 인터럽션 비율에서 하이(high)와 로우(low)로 토글되며, 이는 일반적으로 20KHz이다.
상기 어드레스 라인의 인터럽트된 출력은 적용(application)을 위한 도 5의 프로세서(508)에서 상기 보상회로에 연결된 스위치로 출력된다.
상기 프로세서로부터의 각 어드레스 라인은 스위치(509, 513, 516, 519, 522, 525, 528, 531) 중 다른 것을 구동한다.
각각의 스위치(509, 513, 등등)는 RC 회로(511, 512; 514, 515; 517, 518, 등등)의 상기 AC 공급 라인을 가로질러 연결하기 위해 동작한다.
따라서, 상기 프로세서의 상기 해당 출력이 하이(high)일 때, 상기 회로망이 20KHz 비율에서 인(in)과 아웃(out)으로 스위치되는 조건(proviso)하에서, 만약 상기 해당 어드레스 라인이 하이(high)라면, 상기 스위치는 RC 회로망(511, 512; 514, 515, 등등)이 상기 AC 라인을 가로지르는 분로가 만들어지도록 작동한다.
각 RC 회로망의 마이크로 패럿 단위의 커패시턴스와 킬로옴(kΩ) 단위의 저항의 합은 바람직하게 1이며, 그러므로 만약 커패시터 512가 0.1 마이크로 패럿이면 저항 511은 100kΩ이다.
바람직하게, RC 회로망들의 각 부분은 선행되는 부분의 커패시턴스의 두배치를 가지며, 그러므로 커패시터 515가 0.2 마이크로 패럿이고 저항 514는 50000Ω이며, 커패시터 516은 0.4 마이크로 패럿이고, 저항 515는 25000Ω이 될 수 있다.
상기 적용된 제어 신호가 256 다른 어드레스에 제공한 8 디지털 방식의 N이 변하는 것처럼, 상기 RC 조합에 의해 제공된 상기 부하는 가장 작은 리액턴스 RC 회로망과 동일한 각 스텝을 가지는 스텝 바이 스텝(step by step) 방법으로 변화될 수 있다.
이것은 저용량성 부하(lightly capacitive load)로부터 고용량성(highly capacitive load) 부하로 변하는 위상각 보정 부하를 전력 라인데 대하여 제공한다.
그리고, 적절하게는 상기 변화는 위상각에서 일반적 변화(normal variation)와 관계없이, 공급된 부하를 설명하기에 충분하다.
이것은 메인 소스에 상기 부하의 "임피던스 매칭"을 제공한다.
불규칙한 환경(abnormal circumstances)에서 상기 상태 카운터는 잠길(lock) 수 없지만, 0(zero)으로 상기 위상각을 감소시킨 매치가 발견될 때까지 사이클링(cycling)을 계속할 것이다.
스위칭 모듈(509, 513, 등)은 20KHz 주파수에서 요구되는 전류 스위칭 능력을 제공하는 상업적 스위칭 모듈이 될 수 있다.
이러한 모듈은 AC 모터 또는 공급기(supplies)의 제어가 변조된 펄스폭을 이용할 수 있고, 일반적으로 MOSFETs 또는 IGBTs를 사용하고, 로우 레벨 디지털 드라이브 신호(low level digital drive signal)를 매치하는데 이용할 수 있다.
이러한 것은 150A 가능출력(capability)을 위한 브리지 구성에서 ST Semiconductors STGE200NB60S IGBT와 관련한 Semiconductors L6668 Smart Primary Controller를 사용할 수 있다.
일반적으로 50A IGBTs는 작은 작업장을 극복하기 위한 충분한 용량을 제공한다.
도 9는 대체 스위치 모듈을 보여주며, 캐패시터(901), 저항(902), 탭 변압기(904) 및 트랜지스터(903)의 하틀리 발진기(Hartley oscillator)는 Vcc로부터 공 급된다.
저항(911)과 블로킹 다이오드(912)를 경유하여 트랜지스터(910)를 구동하는 캐패시터(906)에 의해 매끄러워진 고립된 DC 공급기를 제공하기 위해서 변압기(904)로부터의 상기 발진기 출력은 905에서 정류된다.
프로세서(508)로부터의 상기 스위칭 전압은 저항(908)과 LED(909)를 위해 907에 공급된다.
상기 스위칭 전압이 하이(high)일 때, 916, 917에서 도 5의 AC 공급기 전압과 캐패시터/저항 쌍에 연결된 IGBT's(914, 915)의 상기 게이트에 저항(913)을 가로지르는 구동전압을 제공하기 위해 트랜지스터(910)는 바이어스된다.
요구된 "임피던스 매칭"을 제공하는 R과 C의 합성된 값을 제공하기 위해 가변적인 온/오프 비율로 상기 스위치 모듈은 스위치 될 수 있다.
도 7 및 도 8은 본 발명에 따른 프로세서(508)의 일부분을 보여준다.
단순한 74NN 시리즈 디지털 집적회로의 외부가 구성된 반면에 도 6의 그것에 대등한 알고리즘을 포함하는 EPROMs에 관련한 프로세서는 본 발명의 일부를 형성할 수 있는 프로세서의 실례이다.
이 회로에서 U1, U2, U4, U5, U6 및 U7는 상기 입력신호 및 제어신호를 위한 레지스터로써 작용하는 8비트 3중 상태 플립 플랍이고, U3, U8, U9, U10 및 U11은 3 상태 8진법 송수신기이며, U12, U13, U14 및 U15는 4비트 카운터이다.
부과된 클럭과 어드레스 신호하에서, 이들은 상기 위상 리드(lead) 또는 래그(lag)의 진폭을 탐지하고, EPROMs U24 및 U25을 사용하여 도 5의 상기 여러가지 보상 회로의 증가된(incremental) 연결을 선택하도록 작용한다.
기술된 구성은 연결된 RC 회로의 수를 줄일 수 없고, 유도성 부하가 축소되도록 변화를 허용하는 것 없이 0(zero) 위상각에 도달될 때까지 단지 보상을 추가할 것이라는 것이 주의되어야 한다.
감소(reduction)를 허용하는 구성을 구현하는 것은 간단하다.
그리고, 상기 출력(321)이 하이(high)에서 로우(low)로 변할 때 감지하고, 상기 "임피던스 매칭" 과정이 반복되기 위한 상기 상태 카운터를 리셋하는 조정(arrangement) 은 요구된 효과를 달성할 것이다.
실제 카운트를 수행하는 다른 많은 정밀한 방법이 제공될 수 있다.
교정 부하의 연결은 상기 전원 공급기 주파수 이상의 주파수에서 고리형(cyclic) 방법으로 만들어지고, 적절하게는 상술한 바와 같이 상기 프로세서 내부의 서브루틴에 의해 20KHz에서 만들어진다.
상기 교정 구성 조합의 각각은 짧은 주기 동안 연결되고, 그 다음에는 짧은 주기 동안 단선된다.
상기 연결/단선된 비율은 50/50에서 90/10이 될 수 있으나, 적절하게는 70/30이다.
이 방법에서 상기 적용된 보정의 효율성을 증가시키기 위해 작용하는 각 연결에서 반응성 보정 구성으로 초기 유입 전류가 있다.
상기 보정 구성이 단선될 때, 상기 캐패시터를 가로지르는 임의의 잔류 전압은 상기 구성이 다시 연결되기 전에 적어도 몇몇 범위에서 상기 병렬 저항을 통해 떨어진다.
상기 스위칭 과정의 임의의 남겨진 인공물(artefacts)은 상기 전원 공급기를 가로질러 로우(low) 값 캐패시턴스를 위치시킴으로써 여과(filter)될 수 있다.
상기 도시된 예가 병렬 저항과 캐패시터 조합의 결합을 사용하고 있는 반면, 다른 회로도 상기와 같은 결과를 성취할 수 있다.
예를 들어 적절한 주파수로 튜닝된 직렬 공진 회로는 특정 고조파(harmonics)를 제거하도록 추가될 수 있거나, 또는 상기 스위치 또는 구성의 다른 결합을 가로지르도록 더해진 스너빙(snubbing) 저항이 상기 공급된 공급 전압의 상기 위상각을 수정하는 효과를 가지는 것으로 사용된다.
도시된 상기 회로 버전은 상용 주파수(power frequency)의 사실상 감소하는 고조파(harmonics)의 특성을 가진다.
R×C(R times C)의 일정 값을 가지는 반응성 회로의 사용은 50Hz 전원 공급을 위한 20KHz의 스위칭 주파수와 대략 70/30의 마크/스페이스(mark/space) 비율과 관련한 1에 상응한다.
상기 연결/단락 비율은 이 감소에서 주요 요인으로 보여진다.
각 회로에서 상기 동일한 RC 값을 유지하는 것은 공간(place)안에서 다른 회로를 스위칭하는 것이 그 자체로 인공물(artefacts)을 생성하지 않는다는 것을 보장한다.
상기 보상 구성의 전형적 20KHz 고리형(cyclic) 스위칭 주파수와 50 또는 60Hz AC 공급기 주파수와 비교하여, 상기 RC 값의 시상수(time constant)가 크기 때문에, 상기 캐패시터 위의 전압은 상기 고리형 스위치가 단선되었을 때, 매우 조금 떨어진다.
그렇지만 상기 저항성 구성의 값과 곱해진 상기 반응성 구성의 값은 상수 1과 같게 되는 것은 필요조건이 아니다.
상기 값은 위상각에서 허용가능한 감소(reduction)를 제공하는 0.5, 2, 3 또는 임의의 특정값과 동일하게 될 수 있다.
모든 결합의 값이 상기 상술된 상수와 정확히 같게 되는 것도 필요조건이 아니나, 전형적으로 20%의 기준 구성 오차허용도 내에서 동일하다.
유사하게, 다른 주파수들이 위상각에서 적당한 감소를 주는 솔루션(solution)을 제공할 것이기 때문에, 상기 스위칭 주파수는 50Hz 전원 공급을 위한 정확하게 20KHz가 되는 것이 필요조건은 아니나, 10KHz에서 100KHz로의 주파수는 우선적인 옵션이다.
상기 요구된 위상각이 0인 반면, 교류 전류 공급기의 실용성은 0도(zero degrees)로 상기 위상각을 줄이는 것과 그것을 유지하는 것이 가능하지 않다는 것을 구술한다.
전형적으로 들어오는(incoming) 공급 상의 고주파를 바꾸는 것과 소비자 프레미즈(premise)에서 부하를 바꾸는 것은 일정하게 0 위상각을 유지하는 것이 불가능하다는 것은 확실하다.
그리고, 본 발명은 5도(degree)보다 그 이상의 현실적 수치(figure)를 위해 상기 위상각을 줄이고, 0의 플러스(plus) 또는 마이너스(minus) 5도(degree) 이내 로 상기 위상각을 유지시키는데 목적이 있다.
도시된 실시예는 상기 디지털 신호 핸들링을 제공하기 위해 다양한 표준 논리 집적 회로를 사용한다.
이 회로의 기능은 여러가지 다른 방법으로 제공될 수 있다.
상기 한가지 대안은 상기 요구된 아날로그 회선에 인터페이스 회로와 결합하여 프로그램 된 논리 어레이이고, 다른 것은 마이크로 프로세서이다.
이러한 변형은 본 발명에 포함된다.
비록 본 발명의 여러 실시예의 많은 특성과 장점이 본 발명의 다양한 실시예의 구조와 기능의 상세함과 함께 전술한 상세한 설명에 설명되었지만, 이 명세서는 단지 예시이며, 변형은 본 발명의 기능이 반대로 영향받지 않는 한은 상세히 만들어질 수 있는 것으로 이해되어야 한다.
예를 들어 상기 위상각 보정 기구의 특정 요소는 특정 응용에 의존하여 변화할 수 있고, 그것이 본 발명의 사상과 범위에 있는 변형 없이 사용될 수 있다.
게다가, 비록 여기에 기술된 적절한 실시예가 작은 상업적 또는 국내 시스템에서 사용을 위해 위상각 보정 회로가 지도(direct)되더라도, 본 발명의 가르침이 본 발명의 범위와 사상을 벗어나지 않고 자립형 발전기(stand-alone generator)과 같은 다른 시스템에 적용될 수 있다는 것은 당 분야의 숙련된 자들에 의해 알게 될 것이다.
발명의 위상각 보정회로는 교류 전원 공급기 전류와 전압 사이의 위상각을 줄이는데 사용되고, 전기 소비자(electricity consumer)에서 소스와 부하 임피던스에 매칭하며, 그것에 의해서 소비자 부하의 더 효율적인 구동을 제공하고 적은 비용의 고정된 전선(wiring)과 기계장치를 요구한다.
그러므로 상기 본 발명은 산업적으로 적용가능하다.

Claims (22)

  1. AC 공급기를 위한 위상각 보정 회로로서,
    AC공급기의 전압과 전류 사이의 위상차를 위상각으로 감지하는 위상각 검출회로;
    감지된 주요 위상각의 피크 카운트 기능을 수행하는 카운터 회로; 및
    스위치할 수 있는(switchable) 리액턴스 뱅크(reactance bank)를 포함하고,
    상기 리액턴스 뱅크는, 뱅크에서 적어도 일부의 리액턴스가 카운터에 의해 도달한 최대 카운트에 기초하여 AC 공급기를 가로질러 연결가능한 것을 특징으로 하는 AC 공급기를 위한 위상각 보정 회로.
  2. 제1항에 있어서,
    상기 리액턴스는 스위치에 의해 상기 AC 공급기를 가로질러 연결되고,
    스위치 연결은 상기 카운터 출력으로부터 초기화되는 것을 특징으로 하는 위상각 보정 회로.
  3. 제1항에 있어서,
    상기 리액턴스는 위상각 변화에 관계없이 적어도 설정된 기간 동안 연결상태를 유지하는 것을 특징으로 하는 위상각 보정 회로.
  4. 제1항에 있어서,
    상기 카운터 회로는 자유 구동 발진기(free running oscillator)에 의해 클럭킹되는 것을 특징으로 하는 위상각 보정 회로.
  5. 제1항에 있어서,
    상기 최대 카운트에 도달한 경우 리액턴스가 상기 AC 공급기를 가로질러 연결되거나, 하나 이상의 리액턴스가 이미 상기 AC 공급기를 가로질러 연결되어 있으면 추가적인 리액턴스가 상기 AC 공급기를 가로질러 연결되는 것을 특징으로 하는 위상각 보정 회로.
  6. 제 1항에 있어서,
    상기 리액턴스는 동일한 값인 것을 특징으로 하는 위상각 보정 회로.
  7. 제 1항에 있어서,
    각각의 리액턴스는 저항과 결합된 것을 특징으로 하는 위상각 보정 회로.
  8. 제 7항에 있어서,
    상기 저항은 리액턴스와 병렬인 것을 특징으로 하는 위상각 보정 회로.
  9. 제 7항에 있어서,
    상기 리액턴스는 캐패시턴스인 것을 특징으로 하는 위상각 보정 회로.
  10. 제 9항에 있어서,
    각각의 저항/캐패시턴스 조합은 동일한 RC 시상수를 가지는 것을 특징으로 하는 위상각 보정 회로.
  11. 제 1항에 있어서,
    상기 리액턴스는 2진의 계단형 값을 가지고, 상기 위상각을 보정하도록 요구된 값을 위해 반응값 시퀀스에 연결되는 것을 특징으로 하는 위상각 보정 회로.
  12. 제 1항에 있어서,
    상기 위상각이 감소하면, 리액턴스는 차례로 단선되는 것을 특징으로 하는 위상각 보정 회로.
  13. 교류 전류 전원 공급기의 위상각을 보정하는 방법으로서,
    공급 전압과 공급 전류 사이의 순간 위상각을 모니터링하는 단계;
    하나 이상의 리액턴스 보상 회로를, 교류 전류의 사이클당 적어도 1 사이클의 일부에 대해, 전원 공급기를 가로질러 연결하고 단선시키는 단계; 및
    모니터링된 순간 위상각에 따라 상기 연결된 리액턴스 보상 회로를 가변하는 단계를 포함하고,
    상기 리액턴스 보상 회로의 수는 카운터의 최대 카운트에 의해 결정되는 것을 특징으로 하는 위상각을 보정하는 방법.
  14. 교류 전류 전원 공급기의 전압과 전류 사이의 위상각을 보정하는 방법으로서,
    공급 전압과 공급 전류 사이의 순간 위상각을 모니터링하는 단계;
    위상각이 래깅(lagging)된 전원 공급기에 적어도 하나의 위상각 보상 구성요소(component)를 연결하는 단계;
    상기 위상각이 래깅으로 감지될 때 연결된 보상 구성요소를 점차 증가시키는 것을 특징으로 하는, 공급 전압과 공급 전류 사이의 순간 위상각을 반복적으로 모니터링하는 단계; 및
    상기 위상각이 리딩(leading)으로 감지된 모든 위상각 보상 구성요소를 단선시키는 단계를 포함하는 것을 특징으로 하는 위상각을 보정하는 방법.
  15. 제14항에 있어서,
    점차 증가하는 위상각 보상 구성요소는, 래깅 위상각에 대해 위해 점차 증가하는 보정(compensation)을 제공하기 위해 시퀀스에 연결되는 것을 특징으로 하는 위상각을 보정하는 방법.
  16. 제 14항에 있어서,
    시퀀스는 하나의 보상 구성요소 회로를 위해 상기 교류 전원 공급기의 1 사이클보다 더 짧은 기본 연결 주기(base connection period)를 가지는 것을 특징으로 하는 위상각을 보정하는 방법.
  17. 제 16항에 있어서,
    시퀀스 기본 연결 주기는 상기 교류 전류 전원 공급기의 1 사이클 주기의 1/10 이하인 것을 특징으로 하는 위상각을 보정하는 방법.
  18. 제 16항에 있어서,
    시퀀스 연결 주기는 규칙적이고, 상기 교류 전류 전원 공급의 주파수보다 적어도 100배(two orders of magnitude) 큰 기본 주파수를 형성하는 것을 특징으로 하는 위상각을 보정하는 방법.
  19. 제 18항에 있어서,
    연결/단선 비율은 1/1인 것을 특징으로 하는 위상각을 보정하는 방법.
  20. 제 14항에 있어서,
    보상 구성요소는 캐패시터와 저항의 병렬 조합인 것을 특징으로 하는 위상각을 보정하는 방법.
  21. 제 20항에 있어서,
    마이크로패럿의 상기 캐패시터의 값과 메가옴의 상기 저항의 값의 곱은,
    모든 위상각 보상 구성요소에 대해 일정한 것을 특징으로 하는 위상각을 보정하는 방법.
  22. 제 15항에 있어서,
    보상 회로의 리액턴스 값은 시퀀스에서 다음 보상 회로의 1/2(half) 또는 2배(twice)인 것을 특징으로 하는 위상각을 보정하는 방법.
KR1020097018307A 2007-02-02 2008-02-01 효율적인 전력 이용을 위한 스위칭 기술 KR101445894B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NZ553000A NZ553000A (en) 2007-02-02 2007-02-02 Switching technique for efficient electrical power utilization
NZ553000 2007-02-02
PCT/NZ2008/000016 WO2008094051A1 (en) 2007-02-02 2008-02-01 Switching technique for efficient electrical power utilization

Publications (2)

Publication Number Publication Date
KR20090108655A KR20090108655A (ko) 2009-10-15
KR101445894B1 true KR101445894B1 (ko) 2014-09-29

Family

ID=39674279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097018307A KR101445894B1 (ko) 2007-02-02 2008-02-01 효율적인 전력 이용을 위한 스위칭 기술

Country Status (12)

Country Link
US (1) US8384361B2 (ko)
EP (1) EP2115547B1 (ko)
JP (1) JP5139449B2 (ko)
KR (1) KR101445894B1 (ko)
CN (1) CN101689061B (ko)
AU (1) AU2008211843B2 (ko)
BR (1) BRPI0806429A2 (ko)
CA (1) CA2676164C (ko)
MX (1) MX2009008128A (ko)
NZ (1) NZ553000A (ko)
WO (1) WO2008094051A1 (ko)
ZA (1) ZA200906020B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9256270B2 (en) * 2011-12-29 2016-02-09 Intel Corporation Platform power management for building wide control of power factor and harmonics
CN104823374B (zh) * 2012-11-29 2018-05-29 瑞典爱立信有限公司 具有多个开关转换器的供电系统中的相位偏移的确定
WO2014092585A2 (en) * 2012-12-13 2014-06-19 Advanced Environmental Technologies Ltd Electronic control of ac supply
KR101980056B1 (ko) * 2018-12-11 2019-05-17 주식회사 목양종합건축사사무소 전자 모듈 및 그 제어방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1413511A1 (de) * 1963-12-23 1969-06-19 Inst Regelungstechnik Digitale Kompensations- und Symmetrierungseinrichtung
DE2827500A1 (de) * 1978-06-22 1980-01-03 Beluk Gmbh Schaltung zur elektronischen blindleistungsregelung
US5355076A (en) * 1991-04-25 1994-10-11 General Electric Company Phase controlled capacitor for series compensation of a high voltage transmission line
US6483379B1 (en) * 1999-04-14 2002-11-19 Moeller Gmbh Input circuit for relatively high current AC signals to be monitored

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2057796B (en) * 1979-08-28 1983-11-23 Ass Elec Ind Ac transmission line reactive power compensation system
DE3314928A1 (de) * 1983-04-25 1984-10-25 Beluk GmbH, 8000 München Elektronische schaltung zur blindleistungskompensation
SE447618B (sv) * 1985-04-12 1986-11-24 Ericsson Telefon Ab L M Sett och anordning for att faslasa en styrd oscillators signal till en referensoscillators signal
US5825154A (en) * 1994-01-31 1998-10-20 Siemens Aktiengesellschaft Phase control method of stopping a drive smoothly
US5751138A (en) * 1995-06-22 1998-05-12 University Of Washington Active power conditioner for reactive and harmonic compensation having PWM and stepped-wave inverters
GB9523256D0 (en) * 1995-11-14 1996-01-17 Switched Reluctance Drives Ltd Phase energization controller and method for controlling switched reluctance machines using simple angular position sensors with improved angle interpolation
US6016257A (en) * 1996-12-23 2000-01-18 Philips Electronics North America Corporation Voltage regulated power supply utilizing phase shift control
US6049471A (en) * 1998-02-11 2000-04-11 Powerdsine Ltd. Controller for pulse width modulation circuit using AC sine wave from DC input signal
US6919694B2 (en) * 2003-10-02 2005-07-19 Monolithic Power Systems, Inc. Fixed operating frequency inverter for cold cathode fluorescent lamp having strike frequency adjusted by voltage to current phase relationship

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1413511A1 (de) * 1963-12-23 1969-06-19 Inst Regelungstechnik Digitale Kompensations- und Symmetrierungseinrichtung
DE2827500A1 (de) * 1978-06-22 1980-01-03 Beluk Gmbh Schaltung zur elektronischen blindleistungsregelung
US5355076A (en) * 1991-04-25 1994-10-11 General Electric Company Phase controlled capacitor for series compensation of a high voltage transmission line
US6483379B1 (en) * 1999-04-14 2002-11-19 Moeller Gmbh Input circuit for relatively high current AC signals to be monitored

Also Published As

Publication number Publication date
CA2676164A1 (en) 2008-08-07
MX2009008128A (es) 2009-12-08
WO2008094051A1 (en) 2008-08-07
US20100072960A1 (en) 2010-03-25
JP2010518477A (ja) 2010-05-27
NZ553000A (en) 2009-09-25
US8384361B2 (en) 2013-02-26
CA2676164C (en) 2017-01-17
CN101689061B (zh) 2013-03-27
ZA200906020B (en) 2010-05-26
EP2115547B1 (en) 2021-08-11
AU2008211843B2 (en) 2012-03-15
AU2008211843A1 (en) 2008-08-07
JP5139449B2 (ja) 2013-02-06
KR20090108655A (ko) 2009-10-15
CN101689061A (zh) 2010-03-31
EP2115547A1 (en) 2009-11-11
BRPI0806429A2 (pt) 2011-09-13
EP2115547A4 (en) 2014-06-18

Similar Documents

Publication Publication Date Title
US20200235654A1 (en) Systems and Methods for Increasing Output Current Quality, Output Power, and Reliability of Grid-Interactive Inverters
US9722423B2 (en) Renewable energy power generation systems
JP2015167468A (ja) 歪み低減装置
KR20120118049A (ko) 전원 전달 네트워크에서 역률 보정과 왜곡 및 노이즈의 감소를 위한 방법 및 장치
Pazhanimuthu et al. Grid integration of renewable energy sources (RES) for power quality improvement using adaptive fuzzy logic controller based series hybrid active power filter (SHAPF)
KR101445894B1 (ko) 효율적인 전력 이용을 위한 스위칭 기술
CN207559560U (zh) 基于改进重复控制的单相并联型有源电力滤波器
CN208316303U (zh) 用于在电网中进行功率因数和谐波校正的系统
KR100862579B1 (ko) 인버터를 이용한 주전류 검출, 분석 및 회귀에 의한 전기 에너지 절감장치
CN103560662B (zh) 一种pfc控制方法和控制装置
US20140167526A1 (en) Electronic control of ac supply
CN117439031B (zh) 射频电源保护电路及无线通信设备
CN108054756A (zh) 一种用于配电网规划的拓扑结构
Litran et al. Control strategy for hybrid power filter to compensate unbalanced and non-linear, three-phase loads
Barsoum Implementation of a higher quality dc power converter
Sawaengsinkasikit et al. A single-phase PWM inverter controlling based on PLL compensation with nonlinear loads
US20040066093A1 (en) Method and system for correcting a power factor of a storage subsystem

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee