KR101445098B1 - Method for producing fabric board with via-hole - Google Patents
Method for producing fabric board with via-hole Download PDFInfo
- Publication number
- KR101445098B1 KR101445098B1 KR1020120038434A KR20120038434A KR101445098B1 KR 101445098 B1 KR101445098 B1 KR 101445098B1 KR 1020120038434 A KR1020120038434 A KR 1020120038434A KR 20120038434 A KR20120038434 A KR 20120038434A KR 101445098 B1 KR101445098 B1 KR 101445098B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- forming
- layer
- fabric
- circuit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
-
- D—TEXTILES; PAPER
- D03—WEAVING
- D03D—WOVEN FABRICS; METHODS OF WEAVING; LOOMS
- D03D1/00—Woven fabrics designed to make specified articles
- D03D1/0088—Fabrics having an electronic function
-
- D—TEXTILES; PAPER
- D03—WEAVING
- D03D—WOVEN FABRICS; METHODS OF WEAVING; LOOMS
- D03D15/00—Woven fabrics characterised by the material, structure or properties of the fibres, filaments, yarns, threads or other warp or weft elements used
- D03D15/50—Woven fabrics characterised by the material, structure or properties of the fibres, filaments, yarns, threads or other warp or weft elements used characterised by the properties of the yarns or threads
- D03D15/56—Woven fabrics characterised by the material, structure or properties of the fibres, filaments, yarns, threads or other warp or weft elements used characterised by the properties of the yarns or threads elastic
-
- D—TEXTILES; PAPER
- D06—TREATMENT OF TEXTILES OR THE LIKE; LAUNDERING; FLEXIBLE MATERIALS NOT OTHERWISE PROVIDED FOR
- D06M—TREATMENT, NOT PROVIDED FOR ELSEWHERE IN CLASS D06, OF FIBRES, THREADS, YARNS, FABRICS, FEATHERS OR FIBROUS GOODS MADE FROM SUCH MATERIALS
- D06M17/00—Producing multi-layer textile fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- D—TEXTILES; PAPER
- D10—INDEXING SCHEME ASSOCIATED WITH SUBLASSES OF SECTION D, RELATING TO TEXTILES
- D10B—INDEXING SCHEME ASSOCIATED WITH SUBLASSES OF SECTION D, RELATING TO TEXTILES
- D10B2401/00—Physical properties
- D10B2401/16—Physical properties antistatic; conductive
Abstract
본 발명은 비아 홀을 갖는 다층 직물 회로기판의 제조방법이 개시된다. 본발명의 비아 홀을 갖는 다층 직물 회로기판의 제조방법은, 절연층의 상,하면에 동박층을 형성하여 베이스가 되는 기판을 형성하는 기판 형성단계; 상기 기판의 양면에 가압플레이트를 위치시킨 후 열간 프레스 장치를 통해 열간 가압하는 1차 열간 가압공정과, 열간 가압된 상기 기판에 드릴 가공 공정을 통해 비아 홀(Via Hole)을 형성하고, 상기 비아 홀 및 기판에 도금층을 형성하는 도금공정이 수행되는 비아 홀 형성단계; 상기 도금층이 형성된 기판에 노광필름 및 감광필름을 이용한 양면노광 공정을 통해 회로를 전사한 후, 현상 및 에칭공정을 통해 상기 기판에 회로를 형성하는 회로 형성단계; 상기 회로가 형성된 상기 기판의 일측에 점착제 층을 형성하고 상기 점착제층에 직물을 배치시킨 후, 상기 직물이 배치된 일측과, 직물이 배치되지 않은 타측에 상호 다른 온도가 전달되록 상기 직물이 배치된 기판의 일측에는 피브이씨(pvc)재질의 가압플레이트를 형성하고, 직물이 부착되지 않은 타 측에는 스틸(steel) 재질의 가압플레이트를 형성한 다음, 열간 프레스 장치를 통해 상기 기판을 2차 열간 가압함으로써 기판에 직물을 부착하는 직물 부착단계; 상기 회로가 형성된 상기 기판의 타측에 솔더겔(Solder Gel)층을 형성한 후, 상기 솔더겔(Solder Gel)층에 전자부품을 실장하는 전자부품 실장단계; 및 상기 전자부품이 실장된 기판측에 우레탄으로 자외선 조사에 의해 몰딩하는 우레탄 몰딩단계;를 포함한다.A method of manufacturing a multilayer woven circuit board having via holes is disclosed. A method of manufacturing a multilayer fabric circuit board having via holes according to the present invention includes: a substrate forming step of forming a substrate to be a base by forming a copper foil layer on the upper and lower surfaces of an insulating layer; A first hot pressing step of placing a pressing plate on both sides of the substrate and hot pressing the hot plate through a hot press apparatus; and forming a via hole in the hot pressed substrate through a drilling step, And a via hole forming step in which a plating process for forming a plating layer on the substrate is performed; A circuit forming step of transferring a circuit through a double-side exposure process using an exposure film and a photosensitive film to the substrate on which the plating layer is formed, and then forming a circuit on the substrate through development and etching; A pressure sensitive adhesive layer is formed on one side of the substrate on which the circuit is formed and a fabric is placed on the pressure sensitive adhesive layer and then a temperature is transferred to one side where the fabric is disposed and another side where the fabric is not disposed, A pressing plate made of pvc material is formed on one side of the substrate, a pressing plate made of steel is formed on the other side to which the fabric is not attached, and then the substrate is pressed through the hot pressing apparatus Thereby attaching the fabric to the substrate; An electronic component mounting step of forming a solder gel layer on the other side of the substrate on which the circuit is formed and then mounting electronic components on the solder gel layer; And a urethane molding step in which the substrate on which the electronic component is mounted is molded by ultraviolet irradiation with urethane.
Description
본 발명은 다층으로 제조되는 회로기판의 제조방법에 관한 것으로, 보다 상세하게는 비아 홀(Via-Hole)을 갖는 다층 직물 회로기판의 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a method of manufacturing a multilayer fabricated circuit board, and more particularly, to a method of fabricating a multilayer fabric circuit board having a via-hole.
삭제delete
오늘날, 대다수의 전자제품에 회로기판이 적용되고 있으며, 특히, 착용형 전자기기, 예를 들어, 의복 등에 착용형 컴퓨터, 신체상태 측정용 전자기기, 손목시계, 통신장치 등에 대한 관심이 집중되면서, 상기 착용형 전자기기 등에 적용하기 위한 플랙시블(Flexible)한 회로기판이 요구되고 있다.BACKGROUND ART [0002] Today, circuit boards are applied to a majority of electronic products, and in particular, attention is focused on wearable electronic devices, such as wearable computers, electronic devices for physical condition measurement, wrist watches, communication devices, There is a demand for a flexible circuit board for application to wearable electronic devices and the like.
이때, 상기 플랙시블(Flexible)한 회로기판으로 최근 직물형 회로 기판이 개발되고 있으며, 상기 직물형 회로 기판의 경우 플랙시블(Flexible)한 장점 때문에 직물 회로형성 기술이 지속적으로 개발되어왔다. At this time, a fabric type circuit board has recently been developed as a flexible circuit board, and in the case of the fabric type circuit board, a technique for forming a fabric circuit has been continuously developed because of its advantage of being flexible.
아울러, 상기 직물형 회로 기판의 회로 패턴을 위한 제조방법으로 전사방법, 증착 방법 등이 주로 적용되고 있다.In addition, a transfer method, a deposition method, and the like are mainly applied as a manufacturing method for a circuit pattern of the woven circuit board.
그러나, 기존의 상기 방법으로 직물형 회로패턴 형성 및 회로기판을 제작할 시에는 공정이 매우 복잡하고, 복잡한 회로 구현이 어려운 문제점이 있다.However, when forming a woven circuit pattern and fabricating a circuit board by the above-described method, there is a problem that the process is very complicated and complicated circuit implementation is difficult.
또한, 상기 기존의 제조방법에 의한 다층 직물 회로 및 회로기판 제작시, 기판 자체의 두께가 과도하게 증가되어 직물 회로기판의 장점인 플렉시블한 특성이 제대로 발휘되지 못한 문제점 있다.
In addition, when the multilayer fabric circuit and the circuit board are fabricated by the conventional manufacturing method, the thickness of the substrate itself is excessively increased, so that the flexible characteristic, which is an advantage of the fabric circuit board, can not be exhibited properly.
본 발명의 실시예들은 유연성, 내구성 및 전기 전도성이 향상되고, 회로패턴 형성이 용이한 비아 홀을 갖는 다층 직물 회로기판의 제조방법을 제공하고자 한다. Embodiments of the present invention are intended to provide a method of manufacturing a multilayer cloth circuit board having via holes which are improved in flexibility, durability and electrical conductivity, and in which circuit patterns are easily formed.
삭제delete
본 발명의 일실시예에 따르면, 절연층의 상,하면에 동박층을 형성하여 베이스가 되는 기판을 형성하는 기판 형성단계; 상기 기판의 양면에 가압플레이트를 위치시킨 후 열간 프레스 장치를 통해 열간 가압하는 1차 열간 가압공정과, 열간 가압된 상기 기판에 드릴 가공 공정을 통해 비아 홀(Via Hole)을 형성하고, 상기 비아 홀 및 기판에 도금층을 형성하는 도금공정이 수행되는 비아 홀 형성단계; 상기 도금층이 형성된 기판에 노광필름 및 감광필름을 이용한 양면노광 공정을 통해 회로를 전사한 후, 현상 및 에칭공정을 통해 상기 기판에 회로를 형성하는 회로 형성단계; 상기 회로가 형성된 상기 기판의 일측에 점착제 층을 형성하고 상기 점착제층에 직물을 배치시킨 후, 상기 직물이 배치된 일측과, 직물이 배치되지 않은 타측에 상호 다른 온도가 전달되록 상기 직물이 배치된 기판의 일측에는 피브이씨(pvc)재질의 가압플레이트를 형성하고, 직물이 부착되지 않은 타 측에는 스틸(steel) 재질의 가압플레이트를 형성한 다음, 열간 프레스 장치를 통해 상기 기판을 2차 열간 가압함으로써 기판에 직물을 부착하는 직물 부착단계; 상기 회로가 형성된 상기 기판의 타측에 솔더겔(Solder Gel)층을 형성한 후, 상기 솔더겔(Solder Gel)층에 전자부품을 실장하는 전자부품 실장단계; 및 상기 전자부품이 실장된 기판측에 우레탄으로 자외선 조사에 의해 몰딩하는 우레탄 몰딩단계;를 포함하는 비아 홀을 갖는 다층 직물 회로기판의 제조방법이 제공될 수 있다.
이때, 상기 절연층은, 아크릴계 점착제 또는 점착테이프 중 어느 하나로 형성되며, 상기 동박층은, 전해동박 또는 압연동박 중 어느 하나로 형성되는 것을 특징으로 할 수 있다.
또한, 상기 도금 공정은, 상기 비아 홀의 내벽에 무전해 도금층을 형성하는 무전해 도금공정과, 상기 무전해 도금층이 형성된 비아홀의 내벽을 포함한 기판의 양면에 전해 도금층을 형성하는 전해 도금공정으로 구분되어 이루어지는 것을 특징으로 할 수 있다.
아울러, 상기 전자부품 실장 단계;는 상기 솔더겔(Solder Gel)층 상에 전자부품을 실장한 후, 상기 솔더겔(Solder Gel)층을 재가열하는 것을 포함하는 것을 특징으로 할 수 있다.According to an embodiment of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a substrate on which a copper foil layer is formed on upper and lower surfaces of an insulating layer to form a base; A first hot pressing step of placing a pressing plate on both sides of the substrate and hot pressing the hot plate through a hot press apparatus; and forming a via hole in the hot pressed substrate through a drilling step, And a via hole forming step in which a plating process for forming a plating layer on the substrate is performed; A circuit forming step of transferring a circuit through a double-side exposure process using an exposure film and a photosensitive film to the substrate on which the plating layer is formed, and then forming a circuit on the substrate through development and etching; A pressure sensitive adhesive layer is formed on one side of the substrate on which the circuit is formed and a fabric is placed on the pressure sensitive adhesive layer and then a temperature is transferred to one side where the fabric is disposed and another side where the fabric is not disposed, A pressing plate made of pvc material is formed on one side of the substrate, a pressing plate made of steel is formed on the other side to which the fabric is not attached, and then the substrate is pressed through the hot pressing apparatus Thereby attaching the fabric to the substrate; An electronic component mounting step of forming a solder gel layer on the other side of the substrate on which the circuit is formed and then mounting electronic components on the solder gel layer; And a urethane molding step in which the electronic component is molded by urethane irradiation on the substrate side on which the electronic component is mounted.
At this time, the insulating layer may be formed of any one of an acryl-based adhesive and an adhesive tape, and the copper foil layer may be formed of an electrolytic copper foil or a rolled copper foil.
The plating process is divided into an electroless plating process for forming an electroless plating layer on the inner wall of the via hole and an electrolytic plating process for forming an electrolytic plating layer on both sides of the substrate including the inner wall of the via hole in which the electroless plating layer is formed .
The electronic component mounting step may include mounting the electronic component on the solder gel layer, and then reheating the solder gel layer.
본 발명의 실시예들은 기존의 회로기판 및 직물회로 기판에 비하여 유연성, 내구성 및 전기 전도성이 향상되고, 복잡한 회로패턴을 용이하게 형성할 수 있다.Embodiments of the present invention have improved flexibility, durability and electrical conductivity as compared with conventional circuit boards and cloth circuit boards, and can easily form complicated circuit patterns.
또한, 적용하는 직물, 전자부품을 선택적으로 용이하게 부착 또는 결합 가능함에 따라, 다양한 분야에 폭넓게 적용 가능하다. Further, since the fabric and the electronic part to be applied can be selectively attached or attached easily, the present invention can be widely applied to various fields.
삭제delete
도 1은 본 발명의 일 실시예에 따른 비아 홀을 갖는 다층 직물 회로기판의 제조방법을 나타내는 흐름도이다.
도 2a 내지 2i는 본 발명의 일 실시예에 따른 비아 홀을 갖는 다층 직물 회로기판의 제조 공정을 나타내는 공정도이다.
도 3은 본 발명의 일 실시예에 따른 비아 홀을 갖는 다층 직물 회로기판의 구성을 도시한 단면도이다.1 is a flowchart illustrating a method of manufacturing a multilayer fabric circuit board having via holes according to an embodiment of the present invention.
2A to 2I are process drawings showing a manufacturing process of a multilayer fabric circuit board having a via hole according to an embodiment of the present invention.
3 is a cross-sectional view showing the structure of a multilayer cloth circuit board having via holes according to an embodiment of the present invention.
도 1은 본 발명의 일 실시예에 따른 비아 홀(21)을 갖는 다층 직물 회로기판의 제조방법을 나타내는 흐름도이다. 도 2a 내지 2i는 본 발명의 일 실시예에 따른 비아 홀(21)을 갖는 다층 직물 회로기판의 제조 공정을 나타내는 공정도이다. 도 3은 본 발명의 일 실시예에 따른 비아 홀(21)을 갖는 다층 직물 회로기판의 구성을 도시한 단면도이다.
1 is a flow chart illustrating a method of fabricating a multilayer fabric circuit board having a
1) 기판 형성단계(S100)1) Substrate formation step (S100)
도 2a를 참고하면, 절연층(13)의 상,하측에 동박층(11)을 형성하여 베이스가 되는 기판을 형성한다. 이때, 상기 절연층(13)은 아크릴계 점착제 또는 점착테이프 중 어느 하나로 형성될 수 있다. 또한, 상기 동박층(11)은 전해동박 또는 압연동박 중 어느 하나를 선택적으로 용이하게 적용할 수 있다.
2A, a
2) 비아 홀 형성단계(S200)2) Via hole forming step (S200)
도 2b 내지 도2d 를 참고하면, 비아 홀 형성 단계(S200)는 상기 기판을 열간 가압하는 제 1 가압공정단계, 비하 홀 형성단계, 비아 홀에 무전해 도금층을 형성하는 무전해 도금 단계 및 상기 무전해 도금층이 형성된 기판에 전해 도금층을 형성하는 전해 도금단계를 포함한다. Referring to FIGS. 2B to 2D, the via hole forming step S200 includes a first pressing step of hot pressing the substrate, a negative hole forming step, an electroless plating step of forming an electroless plating layer in the via hole, And an electrolytic plating step of forming an electrolytic plating layer on the substrate having the plating layer formed thereon.
상기 제 1 가압공정단계는 상기 기판 형성단계(S100)에서 형성된 기판의 상,하측에, 각각 이형지층(15) 및 가압플레이트(17, 19)를 순차적으로 형성하여 열간 프레스장치에 의해 열간 가압한다. 이때, 상기 이형지(15)는 가압플레이트(17, 19)와 기판이 부착되는 것을 방지하며, 상기 가압플레이트는 열간 가압 시, 가압의 균일성을 향상시키기 위한 것으로, 스틸(Steel)플레이트(19) 또는 피브이씨(PVC)플레이트(17)일 수 있다. The first pressurizing step is a step of sequentially forming a
상기 비아 홀 형성단계는 제 1 가압공정단계의 완료 후, 레이저 드릴 등을 이용한 드릴 가공공정을 통해 상기 기판에 비아 홀(21)을 형성한다. After the completion of the first pressing step, the
상기 무전해 도금단계는 상기 비아 홀(21)이 절연층(13)을 포함하고 있음에 따라, 상기 비아 홀(21)에 전기적 특성을 부여하기 위해 무전해 도금단계를 통해 무전해 도금층(23)을 형성한다. The electroless plating step may be performed in such a manner that the
상기 전해도금단계는 상기 무전해 도금단계의 후행으로 이루어지는 것으로, 상기 동박층(11)과, 무전해 도금층(23) 상에 전해 도금층(25)을 형성하며, 이에 따라, 상기 기판에 보다 향상된 전기적 특성을 부여할 수 있다.
The electrolytic plating step is performed after the electroless plating step to form an
3) 회로형성단계(S300)3) Circuit formation step (S300)
도 2e 및 도 2f를 참고하면, 상기 전해도금단계의 후행으로 회로형성단계(S300)가 이루어지며, 상기 회로형성단계(S300)는 에칭공정을 포함한다. 이때, 상기 에칭공정을 위하여 노광필름을 제작하고, 상기 기판의 상,하측에 감광필름(27)을 형성하여, 상기 자외선(UV) 광원 조사에 의해 상기 기판에 회로가 전사된다. Referring to FIGS. 2E and 2F, a circuit forming step S300 is performed after the electrolytic plating step, and the circuit forming step S300 includes an etching step. At this time, an exposure film is prepared for the etching process, a
상기 기판에 회로가 전사되면, 현상기, 부식기, 박리기, 및 수세기를 거치면서, 상기 기판상에 최종 회로를 형성한다.
When a circuit is transferred to the substrate, a final circuit is formed on the substrate while passing through a developing device, a vulcanizer, a peeling device, and a plurality of avener.
4) 보호필름층 형성단계(S400)4) Protective film layer formation step (S400)
도 2f를 참고하면, 보호필름층 형성단계(S400)는 최종 회로가 형성된 기판을 보호하기 위한 보호필름층(31, 33)을 형성하는 단계로, 경우에 따라 선택적으로 생략할 수 있다. Referring to FIG. 2F, the protective film layer forming step S400 is a step of forming the
상기 보호필름층(31, 33)을 형성하는 보호필음은 공지공용의 보호필름(31) 또는 캐리어필름(33)일 수 있으며, 상기 기판의 상,하에는 보호필름(31, 33)의 부착을 위한 점착층(29)이 형성될 수 있다. The protective film for forming the
한편, 상기 보호필름에 있어, 점착력을 보유하고 있는 보호필름을 적용하면, 상기 점착층(29)은 생략할 수 있으며, 이하에서는 설명의 용이함과, 다양한 변형예에 따른 일례를 설명하고자, 상기 기판의 상측에 형성되는 보호필름층(31, 33)은 점착력이 있는 캐리어필름(33)을 적용한 경우, 하측에 형성되는 보호필름층(31, 33)은 상기 점착층(29)을 형성한 후, 보호필름(31)을 부착한 것을 중심으로 설명한다. 상기 보호필름(31) 및 캐리어필름(33)은 상기 기판으로부터 용이하게 제거될 수 있다.
In the meantime, in the case of applying the protective film having the adhesive force to the protective film, the
5) 직물부착단계(S500) 5) Fabric attaching step (S500)
도 2g 및 2h를 참고하면, 직물부착단계(S500)는 상기 최종 회로가 형성된 기판의 하측에 형성된 점착층(29)에 직물(35)을 부착하는 단계로. 이때, 상기 기판의 하측에 형성된 점착층(29)에 보호필름(31)이 형성되어 있으면, 상기 보호필름(31)을 제거한 후, 점착층(29)에 직물을 부착한다.Referring to FIGS. 2G and 2H, the fabric attaching step S500 is a step of attaching the
상기 점착층(29)에 직물(35)을 부착한 후, 상기 제 1 가압공정단계와 유사하게 열간 가압하는 제 2 가압공정단계가 수행된다. 이때, 상기 제 2 가압공정단계에 의해 상기 직물(35)이 상기 기판에 보다 견고하게 부착될 수 있다.
After attaching the fabric (35) to the adhesive layer (29), a second pressurizing process step is performed to hot press similarly to the first pressurization process step. At this time, the
6) 전자부품 실장단계(S600)6) Electronic component mounting step (S600)
도 2i를 참고하면, 전자부품 실장단계(S600)는 상기 최종 회로가 형성된 기판의 상측에 전자부품(39)을 실장하는 단계로, 상기 기판의 전해 도금층(25) 상에 솔더겔(Solder Gel : 37)층을 형성하고, 상기 솔더겔(37)층 상에 상기 전자부품(39)을 실장한다. 이때, 상기 전해 도금층(25) 상에 캐리어필름(33)이 형성되어 있으면, 상기 캐리어필름(33)을 제거한 후에 솔더겔(37)층을 형성한다.Referring to FIG. 2I, the electronic component mounting step S600 is a step of mounting the
또한, 상기 솔더겔(37)층에 상기 전자부품(39)을 실장한 후, 상기 솔더겔(37)층을 재가열한다. 이이 따라 상기 전자부품(39)을 상기 기판상에 안정적으로 부착시킬 수 있다.
Further, after the
7) 우레탄 몰딩단계(S700)7) Urethane molding step (S700)
우레탄 몰딩단계(S700)는 상기 전자부품 실장단계(S600)의 후행으로 수행되며, 상기 전자부품(39) 및 직물(35)이 부착된 상기 기판에 우레탄 계열의 소재를 자외선(UV)조사에 의해 몰딩한다. 이에 따라, 상기 기판의 내구성 및 방수성 등이 향상될 수 있다.
The urethane molding step S700 is performed after the electronic component mounting step S600 and the urethane-based material is irradiated to the substrate to which the
이상 상기에서 상술한 본 발명의 일 실시예에 따른 비아 홀(21)을 갖는 다층 직물 회로기판의 제조방법에 의해 제조된 회로 기판은 기존의 회로기판 및 직물 회로 기판에 비하여 유연성, 내구성 및 전기 전도성이 향상되고, 복잡한 회로패턴을 용이하게 형성할 수 있다.As described above, the circuit board manufactured by the manufacturing method of the multi-layer cloth circuit board having the via
또한, 적용하는 직물, 전자부품을 선택적으로 용이하게 부착 또는 결합 가능함에 따라, 다양한 분야에 폭넓게 적용 가능하다.
Further, since the fabric and the electronic part to be applied can be selectively attached or attached easily, the present invention can be widely applied to various fields.
이상, 본 발명의 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.
11 : 절연층 13 : 동박층
15 : 이형지 17 : 피브이씨(PVC)플레이트
19 : 스틸(Steel)플레이트 21 : 비아 홀(Via Hole)
23 : 무전해 도금층 25 : 전해 도금층
27 : 감광필름 29 : 점착층
31 : 보호필름 33 : 캐리어필름
35 : 직물 37 : 솔더겔(Solder Gel)
39 : 전자부품11: Insulating layer 13: Copper foil layer
15: release paper 17: PVC (PVC) plate
19: steel plate 21: via hole (Via Hole)
23: electroless plating layer 25: electrolytic plating layer
27: Photosensitive film 29: Adhesive layer
31: protective film 33: carrier film
35: Fabric 37: Solder Gel
39: Electronic parts
Claims (8)
상기 기판의 양면에 가압플레이트를 위치시킨 후 열간 프레스 장치를 통해 열간 가압하는 1차 열간 가압공정과, 열간 가압된 상기 기판에 드릴 가공 공정을 통해 비아 홀(Via Hole)을 형성하고, 상기 비아 홀 및 기판에 도금층을 형성하는 도금공정이 수행되는 비아 홀 형성단계;
상기 도금층이 형성된 기판에 노광필름 및 감광필름을 이용한 양면노광 공정을 통해 회로를 전사한 후, 현상 및 에칭공정을 통해 상기 기판에 회로를 형성하는 회로 형성단계;
상기 회로가 형성된 상기 기판의 일측에 점착제 층을 형성하고 상기 점착제층에 직물을 배치시킨 후, 상기 직물이 배치된 일측과, 직물이 배치되지 않은 타측에 상호 다른 온도가 전달되록 상기 직물이 배치된 기판의 일측에는 피브이씨(pvc)재질의 가압플레이트를 형성하고, 직물이 부착되지 않은 타 측에는 스틸(steel) 재질의 가압플레이트를 형성한 다음, 열간 프레스 장치를 통해 상기 기판을 2차 열간 가압함으로써 기판에 직물을 부착하는 직물 부착단계;
상기 회로가 형성된 상기 기판의 타측에 솔더겔(Solder Gel)층을 형성한 후, 상기 솔더겔(Solder Gel)층에 전자부품을 실장하는 전자부품 실장단계; 및
상기 전자부품이 실장된 기판측에 우레탄으로 자외선 조사에 의해 몰딩하는 우레탄 몰딩단계;를 포함하는 비아 홀을 갖는 다층 직물 회로기판의 제조방법. A substrate forming step of forming a substrate to be a base by forming a copper foil layer on the upper and lower surfaces of the insulating layer;
A first hot pressing step of placing a pressing plate on both sides of the substrate and hot pressing the hot plate through a hot press apparatus; and forming a via hole in the hot pressed substrate through a drilling step, And a via hole forming step in which a plating process for forming a plating layer on the substrate is performed;
A circuit forming step of transferring a circuit through a double-side exposure process using an exposure film and a photosensitive film to the substrate on which the plating layer is formed, and then forming a circuit on the substrate through development and etching;
A pressure sensitive adhesive layer is formed on one side of the substrate on which the circuit is formed and a fabric is placed on the pressure sensitive adhesive layer and then a temperature is transferred to one side where the fabric is disposed and another side where the fabric is not disposed, A pressing plate made of pvc material is formed on one side of the substrate, a pressing plate made of steel is formed on the other side to which the fabric is not attached, and then the substrate is pressed through the hot pressing apparatus Thereby attaching the fabric to the substrate;
An electronic component mounting step of forming a solder gel layer on the other side of the substrate on which the circuit is formed and then mounting electronic components on the solder gel layer; And
And a urethane molding step in which the electronic component is molded by ultraviolet irradiation with urethane on the substrate side on which the electronic component is mounted.
상기 절연층은, 아크릴계 점착제 또는 점착테이프 중 어느 하나로 형성되며,
상기 동박층은, 전해동박 또는 압연동박 중 어느 하나로 형성되는 비아 홀을 갖는 다층 직물 회로기판의 제조방법.
The method according to claim 1,
Wherein the insulating layer is formed of one of an acrylic pressure sensitive adhesive and an adhesive tape,
Wherein the copper foil layer has via holes formed of any one of electrolytic copper foil and rolled copper foil.
상기 도금 공정은,
상기 비아 홀의 내벽에 무전해 도금층을 형성하는 무전해 도금공정과,
상기 무전해 도금층이 형성된 비아홀의 내벽을 포함한 기판의 양면에 전해 도금층을 형성하는 전해 도금공정으로 구분되어 이루어지는 비아 홀을 갖는 다층 직물 회로기판의 제조방법.
The method according to claim 1,
In the plating step,
An electroless plating step of forming an electroless plating layer on the inner wall of the via hole,
And an electrolytic plating step of forming an electrolytic plating layer on both sides of the substrate including the inner wall of the via hole in which the electroless plating layer is formed.
상기 전자부품 실장 단계;는
상기 솔더겔(Solder Gel)층 상에 전자부품을 실장한 후, 상기 솔더겔(Solder Gel)층을 재가열하는 것을 포함하는 비아 홀을 갖는 다층 직물 회로기판의 제조방법.The method according to claim 1,
The electronic component mounting step
And mounting the electronic component on the solder gel layer, and reheating the solder gel layer. The method of manufacturing a multilayer cloth circuit board according to claim 1,
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120038434A KR101445098B1 (en) | 2012-04-13 | 2012-04-13 | Method for producing fabric board with via-hole |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120038434A KR101445098B1 (en) | 2012-04-13 | 2012-04-13 | Method for producing fabric board with via-hole |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130115788A KR20130115788A (en) | 2013-10-22 |
| KR101445098B1 true KR101445098B1 (en) | 2014-09-29 |
Family
ID=49635174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120038434A KR101445098B1 (en) | 2012-04-13 | 2012-04-13 | Method for producing fabric board with via-hole |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101445098B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040075595A (en) * | 2003-02-22 | 2004-08-30 | 주식회사 에스아이 플렉스 | Method for manufacturing double side a flexible printed circuit board |
| KR20100084334A (en) * | 2009-01-16 | 2010-07-26 | 한국과학기술원 | Printed circuit board of fabric type using metal tape and metal thin paper and manufacturing method thereof |
| KR101031908B1 (en) * | 2009-06-30 | 2011-05-02 | 코오롱글로텍주식회사 | Flexible led panel |
| KR101067204B1 (en) * | 2009-08-27 | 2011-09-22 | 삼성전기주식회사 | A printed circuit board and a fabricating method the same |
-
2012
- 2012-04-13 KR KR1020120038434A patent/KR101445098B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040075595A (en) * | 2003-02-22 | 2004-08-30 | 주식회사 에스아이 플렉스 | Method for manufacturing double side a flexible printed circuit board |
| KR20100084334A (en) * | 2009-01-16 | 2010-07-26 | 한국과학기술원 | Printed circuit board of fabric type using metal tape and metal thin paper and manufacturing method thereof |
| KR101031908B1 (en) * | 2009-06-30 | 2011-05-02 | 코오롱글로텍주식회사 | Flexible led panel |
| KR101067204B1 (en) * | 2009-08-27 | 2011-09-22 | 삼성전기주식회사 | A printed circuit board and a fabricating method the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130115788A (en) | 2013-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100688826B1 (en) | Manufacturing method of rigid flexible printed circuit board | |
| JP3889700B2 (en) | COF film carrier tape manufacturing method | |
| US8435376B2 (en) | Carrier for manufacturing substrate and method of manufacturing substrate using the same | |
| US8881381B2 (en) | Method of manufacturing printed circuit board | |
| KR101694782B1 (en) | Manufacturing method for etching sus plate of flexible printed circuit board | |
| US8377317B2 (en) | Method for manufacturing printed circuit board with thick traces | |
| JP4038517B2 (en) | Flexible printed wiring board for COF and method for manufacturing the same | |
| JP2009038134A (en) | Manufacturing method for wiring board | |
| KR20090038635A (en) | Manufacturing method of multi-layer circuit board | |
| TWI676404B (en) | Hollow flexible circuit board and method for manufacturing same | |
| US20100018638A1 (en) | Method for manufacturing flexible printed circuit board | |
| JP5177855B2 (en) | Wiring board manufacturing method | |
| KR20030085211A (en) | Method for manufacturing a flexible printed circuit board with double side | |
| US8828247B2 (en) | Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same | |
| KR101445098B1 (en) | Method for producing fabric board with via-hole | |
| JP2010056231A (en) | Method of manufacturing wiring substrate | |
| KR100736455B1 (en) | Manufacturing method of a flexible printed circuit board | |
| KR100487891B1 (en) | Method for sticking reinforcement plate of multi-layer flexible printed circuit board | |
| CN106576428A (en) | Method for manufacturing flexible copper wiring board, and flexible copper-clad layered board with support film used in said copper wiring board | |
| TW201417663A (en) | Method for manufacturing package board | |
| KR101989798B1 (en) | Method for manufacturing flexible printed circuit board, and flexible printed circuit board manufactured by the method | |
| KR20140101562A (en) | Method for attaching cover lay film to flexible printed circuit borad | |
| JP2010034466A (en) | Method of manufacturing wiring board | |
| JP2015037184A (en) | Core substrate and manufacturing method of the same | |
| CN110876239A (en) | Circuit board and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E90F | Notification of reason for final refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| E801 | Decision on dismissal of amendment | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170922 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180808 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20200309 Year of fee payment: 6 |