KR101443853B1 - 그래핀 상의 잔여물 제거 방법 - Google Patents

그래핀 상의 잔여물 제거 방법 Download PDF

Info

Publication number
KR101443853B1
KR101443853B1 KR1020130045024A KR20130045024A KR101443853B1 KR 101443853 B1 KR101443853 B1 KR 101443853B1 KR 1020130045024 A KR1020130045024 A KR 1020130045024A KR 20130045024 A KR20130045024 A KR 20130045024A KR 101443853 B1 KR101443853 B1 KR 101443853B1
Authority
KR
South Korea
Prior art keywords
graphene
rapid thermal
thermal annealing
present
temperature
Prior art date
Application number
KR1020130045024A
Other languages
English (en)
Inventor
최석호
김성
장찬욱
신동희
Original Assignee
경희대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경희대학교 산학협력단 filed Critical 경희대학교 산학협력단
Priority to KR1020130045024A priority Critical patent/KR101443853B1/ko
Application granted granted Critical
Publication of KR101443853B1 publication Critical patent/KR101443853B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606Graphene

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Thin Film Transistor (AREA)

Abstract

상기 그래핀 소자 표면의 잔여물을 제거하는 방법을 제공하는 것이다. 구체적으로, 그래핀이 전사되어 있는 기판으로 소자를 제작하는 제 1단계 및 상기 소자를 열처리하는 제 2단계를 포함한다.
그래핀 소자 제조 시에 급속 열처리 방식을 이용하여 낮은 온도와 짧은 시간 동안에 소자에 포함되어 있는 불순물 및 결함 등을 효과적으로 제거할 수 있다.

Description

그래핀 상의 잔여물 제거 방법{Method of Elimination of Adsorbates on the Surface of Graphene}
본 발명은 그래핀 소자 제작 단계 후 남아 있는 잔여물을 제거하는 방법에 관한 것이다.
탄소 원자 한 층의 2차원 물질인 그래핀은 2004년에 발견된 이래 여러 가지 새롭고 우수한 물성으로 인하여 많은 주목을 받고 있다. 특히 2010년 노벨 물리학상이 단원자층 그래핀을 최초로 분리한 가임과 노보셀로프 두 사람에서 수여됨으로써 전 세계의 연구자들뿐만 아니라 일반인들의 많은 관심을 끌고 있다.
그래핀은 지금까지 알려진 물질 중에 가장 얇으면서도, 전기나 열을 가장 잘 전도할 수 있을 뿐 아니라 가장 강하면서도 유연한 물질이다. 이 같은 그래핀의 우수한 특성을 활용하여, 구조 재료로 사용되거나, Si 전자 소자를 대체할 수 있을 것으로 기대되고 있다. 그래핀은 플렉서블 디스플레이와 터치 패널 등 차세대 디스플레이 분야와 태양 전지 등의 에너지 산업분야, 스마트 윈도우, RFID 등 다양한 전자 산업 분야에서 신소재로 활용도가 확대되고 있다.
반도체 소자를 구성하는 박막 또는 박막 패턴들을 형성하기 위해서는 상기 박막을 형성하는 증착 장치 및 상기 박막을 식각하는 식각 장치들이 요구된다. 특히, 상기 박막을 식각하는 플라즈마 식각 장치는 높은 부식성을 갖는 불소 화합물, 염소 화합물의 플라즈마를 이용하는 공정에 노출되고 있기 때문에 상기 플라즈마 식각 장치를 구성하는 부품들은 상기 화합물들과 플라즈마에 대하여 높은 내식성을 갖는 세라믹 재질로 이루어진다.
상기 세라믹 재질의 부품들은 플라즈마를 이용한 박막의 식각 공정에서 수 내지 수십 번 노출될 경우 화학반응으로 인해 그 표면에는 실리콘 또는 탄소를 포함하는 불순물이 생성된다. 상기 부품들 표면에 부착된 불순물은 이후 반도체 소자를 제조하기 위한 박막을 형성하는 공정시 파티클 형태로 이탈되어 형성되는 박막을 오염시키는 오염원으로 작용한다. 따라서 상기 부품의 표면에서 이탈된 불순물이 상기 박막의 오염원으로 작용하는 것을 방지하기 위해서는 상기 부품들의 표면에 부착된 상기 불순물을 제거하는 별도의 세정 공정이 요구된다.
또한, 박막의 식각 공정에서 포토레지스트 (Photoresist)를 사용하게 되는데 그래핀 FET 소자제작의 경우에도 그래핀의 표면에 빛에 잘 반응하는 포토레지스트를 코팅하게 된다. 현재 사용되고 있는 포토레지스트는 대부분이 유기물을 이용하므로, 소수성의 그래핀에서 잔여물들을 완전히 제거하기는 어려우며, Development 등의 과정 중에 화학 용액을 이용해야 하므로 새로운 불순물이 그래핀에 생성될 수 있다.
본 발명이 해결하고자 하는 과제는 그래핀 소자 제조 시에 그래핀에 발생될 수 있는 불순물 또는 잔여물을 제거하고 결함 등이 생기지 않게 하기 위해, 그래핀 소자를 제작한 후에 낮은 온도와 짧은 시간 동안에 급속 열처리(Rapid Thermal Annealing)를 함으로서, 불순물 및 결함 등을 효과적으로 제거하는 방법을 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 그래핀 소자 표면의 잔여물을 제거하는 방법은 그래핀이 전사되어 있는 기판으로 소자를 제작하는 제 1단계 및 상기 소자를 열처리하는 제 2단계를 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
즉, 본 발명의 실시예에 따른 그래핀 소자 표면의 잔여물을 제거하는 방법은 그래핀이 전사되어 있는 기판으로 소자를 제작하는 제 1 단계 및 상기 소자를 열처리하는 제 2단계를 포함한다.
그래핀 소자 제조 시에 급속 열처리 방식을 이용하여 낮은 온도와 짧은 시간 동안에 소자에 포함되어 있는 불순물 및 결함 등을 효과적으로 제거할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 그래핀 FET 제작 과정에 대한 모식도이다.
도 2는 본 발명의 일 실시예에 따른 소자 공정 전/후의 실리콘상에 전사된 그래핀의 원자 힘 현미경(Atomic Force Microscope, AFM) 이미지로 패널 (a)는 소자 공정 전에 대한 이미지이고, 패널 (b)는 소자 공전 후에 대한 이미지이다.
도 3은 본 발명의 일 실시예에 따른 소자 공정이 완료된 그래핀 FET 잔여물을 제거하기 위해 급속 열처리(Rapid Thermal Annealing) 한 후에 관찰된 원자 힘 현미경 이미지로 패널 (a)는 열처리 전 이미지이고, 패널 (b) 내지 패널 (d)는 각각 섭씨 200도, 250도 및 400도에서 열처리한 후의 이미지이다.
도 4는 본 발명의 일 실시예에 따른 급속 열처리 한 후 측정한 라만 스펙트럼 데이터이다.
도 5는 본 발명의 일 실시예에 따른 급속 열처리 한 후 측정한 라만 스펙트럼 데이터로 패널 (a)는 G와 2D 피크의 라만 신호 위치를 나타내며, 패널 (b)는 급속 열처리 온도 조건에 따른 D와 G의 라만 세기 비(사각형) 및 G와 2D의 라만 세기 비(원형)를 나타낸 그래프이다.
도 6은 본 발명의 일 실시예에 따른 급속 열처리 시 온도에 따른 전류-전압 곡선 데이터이다.
도 7은 본 발명의 일 실시예에 따른 급속 열처리 시 온도에 따른 전하 운반자 이동도 데이터이다.
도 8은 본 발명의 일 실시예에 따른 급속 열처리 시 진공, 수소, 질소 분위기에 따른 전류-전압 곡선 데이터이다.
도 9는 본 발명의 일 실시예에 따른 급속 열처리 시 질소 분위기에서 열처리 온도에 따른 그래핀 FET의 면저항 변화 데이터이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 ""직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below 또는 beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있으며, 이 경우 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
그래핀은 기계적 박리법, 화학기상증착법(Chemical Vapor Deposition, CVD), 에피택시법(Epitaxy) 등을 이용하여 제작할 수 있다. 제작된 그래핀은 다양한 기판에 전사될 수 있으며, 포토리소그래피 공정 후 소자로 제작될 수 있다. 본 발명의 일 실시예에 따르면, SiO2/Si 기판 위에 전사된 그래핀의 FET 소자를 이용하여 그래핀이 전사된 소자를 제작하였으나 이에 한정되지 않은 것은 자명하다.
기판은 예를 들어, 실리콘 기판, SOI(Silicon On Insulator) 기판, 갈륨 비소 기판, 실리콘 게르마늄 기판, 세라믹 기판, 석영 기판, 또는 디스플레이용 유리 기판 등의 강성 기판이거나, 폴리이미드(polyimide), 폴리에틸렌 테레프탈레이트(PET: PolyEthylene Terephthalate), 폴리에틸렌 나프탈레이트(PEN: PolyEthylene Naphthalate), 폴리 메틸메타크릴레이트(PMMA: Poly Methyl MethAcrylate), 폴리카보네이트(PC: PolyCarbonate), 폴리에테르술폰(PES), 폴리에스테르(Polyester) 등의 가요성 플라스틱 기판일 수 있다. 또한, 기판은 예를 들어, 빛을 투과시킬 수 있는 투명한 기판일 수 있다.
프리스틴 그래핀 또는 도핑된 그래핀을 이용한 소자를 제조하는 단계에 추가적으로 포토리소그래피 (photolithography) 공정을 통해 그래핀의 일부를 제거해서 제 1 전극 박막의 일부를 드러내는 단계; 및 제 2 전극인 하부 전극 상에 금속을 침착시키는 단계를 포함하는 그래핀이 도핑된 소자를 제조할 수 있다.
본 발명의 일 실시예에 따른 소자 공정과정에 대해서 포토리소그래피 방식을 제조할 수 있다.
포토리소그래피(Photolithography)는 기판 또는 반도체 표면 위에 감광 성질이 있는 포토레지스트(Photoresist)를 얇게 형성한 후, 원하는 마스크 패턴을 설치하고 빛을 가해 노광(Exposure) 사진을 찍는 것과 같은 방법으로 패턴을 현상(Develop)하는 것이다.
본 발명의 그래핀은 n형 또는 p형 불순물을 도핑시킨 도핑된 그래핀일 수 있다.
본 발명의 일 실시예에 있어서, n형 그래핀은 n형 불순물이 도핑된 그래핀이며, n 형 불순물은 N, F, Mn로 구성된 군으로부터 선택된 하나 이상의 원소를 포함하며, 암모니아, 벤질 비올로겐(BV) 또는 이들의 혼합물로부터 선택될 수 있다.
본 발명의 일 실시예에 있어서, p형 그래핀은 p형 불순물이 도핑된 그래핀이며, p 형 불순물은 O, Au, Bi로 구성된 군으로부터 선택된 하나 이상의 원소를 포함하며, CH3NO2, HNO3, HAuCl4, H2SO4, HCl, AuCl3 로 이루어진 그룹 중 적어도 하나의 화합물 또는 이들의 혼합물로부터 선택될 수 있다.
또한 그래핀은 불순물이 첨가되지 않은 프리스틴 그래핀일 수 있다. 그래핀의 형태는 단층 그래핀이거나 다층 그래핀을 모두 사용할 수 있다. 보다 바람직하게는 단층 그래핀을 이용할 수 있다.
상기 과제를 해결하기 위한 일 실시예로 그래핀이 전사되어 있는 기판으로 소자를 제작하는 제 1단계 및 상기 소자를 열처리하는 제 2단계를 포함한다.
본 발명의 일 실시예로 급속 열처리(Rapid Thermal Annealing)인 그래핀 소자 표면의 잔여물을 제거할 수 있다.
상기 급속 열처리는 20초 내지 2분 동안 조절 온도까지 도달하도록 조절하는 그래핀 소자 표면의 잔여물을 제거할 수 있다. 보다 바람직하게는 30초 내지 1분 동안 급속 열처리 시키기 위한 온도를 도달시킬 수 있다. 급속 열처리를 시킴에 있어서 급속 열처리 온도 조건을 달리하여 수행할 수 있다. 급속 열처리 반응은 200 내지 300℃ 온도에서 수행할 수 있으며, 보다 바람직하게는 230 내지 270℃에서 열처리시킬 수 있다. 또한 일정한 온도를 유지하는 시간을 결정하여 잔여물을 제거하는데 영향을 줄 수 있다. 열처리 시키는 온도를 정하고, 5분 내지 30분 동안 해당 온도를 유지하여 열처리시킬 수 있다. 보다 바람직하게는 7분 내지 15분 동안 열처리시킬 때 그래핀에 결함이 생성되지 않으면서 열처리 반응을 진행시킬 수 있다.
급속 열처리 방식은 기체 분위기 조건을 달리하여 수행할 수 있다. 진공조건, 공기 분위기, 질소 분위기, 수소 분위기, 아르곤 분위기 등 다양한 기체 조건 하에서 반응을 수행할 수 있으나 반드시 이에 한정되는 것은 아니며, 안정한 비활성 기체 분위기 등에서도 수행할 수 있다. 보다 바람직하게는 급속 열처리 방식은 질고 기체 하에서 반응시킬 수 있다.
실시예
1. 제조예 1: 그래핀이 전사된 소자 제작
도 1에 기재된 바와 같이, 실리콘 기판에 화학적 기상 증착법(Chemical Vapor Deposition, CVD)을 이용하여 그래핀을 SiO2/Si 위에 전사하여 그래핀이 FET 소자를 제작하였다. FET 제작의 일반적인 공정에 기초하여 스핀 코팅을 통해 포토 레지스트를 기판에 코팅시키고 포토리소그래피 공정을 통해 진행하였다. 쉐도우 마스킹 후, 자외선 노광으로 소스, 드래인, 백게이트 등을 포함하는 그래핀이 전사된 소자를 제작하였다.
2. 실시예 1: 급속 열처리 단계
상기 소자 제조 공정을 완료시킨 후, 그래핀 FET의 잔여물을 제거하기 위해 급속 열처리기를 사용하여 급속 열처리 공정을 수행하였다. 급속 열처리기를 통해 200 내지 400℃의 범위에서 열처리하였다. 열처리 온도까지 40초 만에 200, 250, 400℃까지 도달시켰고, 질소(N2) 가스 분위기에서 10분 동안 유지시켜 급속 열처리 단계를 완료하였다.
3. 실험예 1: 소자 공정 전/후의 원자 힘 현미경 분석
상가 제조예 1을 제조하기 전, 실리콘 기판 위에 전사시킨 그래핀에 대한 원자 힘 현미경(Atomic Force Microscope, AFM) 이미지와 상기 제조예 1의 방법에 의해 제조한 FET 소자에 대한 원자 힘 현미경 이미지를 분석하였고, AFM 이미지 상에서 황색 선에 대응되는 Line profile을 나타내어 확인하였다. 도 2에 나타난 바와 같이, 도 2의 패널 (a)에서는 Line profile 결과, 표면의 평균 거칠기는 0.5 nm보다 작게 나타나는 것에 반하여, 도 2의 패널 (b)에서는 약 2 내지 6 nm 내외의 표면 거칠기가 나타남을 확인할 수 있었다.
이는 소자 제작 공정을 통해, 그래핀의 표면에 작은 입자 들이 관찰되는 것을 의미하며, 소자 공정 중 레지스터나 화학 용액 들에 의해 그래핀에 흡착된 물질들이 공정 후에 완벽하게 제거되지 않음을 나타낸다.
그래핀에 흡착된 물질들로 인하여 그래핀의 고유의 성질을 상실하거나, 그 효과가 충분히 나타나지 않는다.
4. 실험예 2: 급속 열처리 후의 원자 힘 현미경 분석
도 3에 기재되어 있는 바와 같이, 패널 (a)는 그래핀 FET에 열처리를 하지 않은 AFM 이미지를 나타낸 것이고, 패널 (b) 내지 패널 (d)는 각각 질소 분위기에서 40초 동안 200℃, 250℃와 400℃로 도달시키고, 10 분 간 유지하여 그래핀 FET를 열처리시켰다. 이에 대한 AFM 이미지 상에서 황색 선에 대응되는 Line profile을 나타내어 확인하였다. 그 결과 열처리 온도가 250℃까지 증가함에 따라 Line profile 단차 및 표면 거칠기는 급격히 감소하는 것이 확인되며, 그 이상의 온도에서는 거의 일정하게 나타남을 확인할 수 있었다.
5. 실험예 3: 온도에 따른 급속 열처리 후의 라만 스펙트럼 데이터
도 4는 본 발명의 일 실시예에 따른 급속 열처리 한 후 측정한 라만 스펙트럼 데이터이다.
그래핀 FET에 대하여 온도 조건에 따른 라만 스펙트럼을 분석한 결과, D 피크, G 피크, 2D 피크로 표시되어 있는 피크들을 분석할 수 있다. D 피크는 그래핀 결정 내의 결함에 의한 피크로서 그래핀의 가장자리 부근이나 시료에 결함이 많은 경우 관찰된다. 또한 G피크와 2D 피크의 비율로서 그래핀의 특성을 판단할 수 있다. 열처리 전에는(0℃) G/2D 피크 강도 비율이 1:1로 나타나며, 200℃, 250℃으로 갈수록 G/2D 피크 강도의 비율이 1:2에 가까워지도록 나타남을 확인할 수 있다. 250℃를 초과하여 300℃, 400℃ 조건에서 열처리 하는 경우에는 다시 G/2D 피크의 강도의 세기의 비는 다시 1:1의 비율화 되는 것을 확인하였다.
G/2D의 라만 스펙트럼 세기의 비는 그래핀의 두께(층수)와 관련이 있으며, 250℃ 조건에서 해당 비율이 1:2에 가장 가까운 것으로 확인되고 있다. 이는 그래핀 FET에 존재하는 잔여물이 최소가 되고 이로 인하여 그래핀 고유의 라만 특성이 나타남을 확인할 수 있다.
낮은 온도에서는 그래핀 상에 잔여물이 여전히 존재하고 있음을 보여주는 것이며, 400℃와 같이 매우 고온 조건에서는 그래핀 표면에 산소(O2)나 물(H2O)의 흡착에 의해 그래핀과 산화 반응이 진행되어 전자 구조적으로 결함이 나타나게 됨을 의미한다.
250℃ 부근의 온도에서 열처리 하게 될 때 그래핀의 특성이 가장 잘 나타남을 확인할 수 있다.
도 5는 본 발명의 일 실시예에 따른 급속 열처리 한 후 측정한 라만 스펙트럼 데이터로 패널 (a)는 G 피크와 2D 피크의 라만 신호 위치를 나타내며, 패널 (b)는 급속 열처리 온도 조건에 따른 D 피크와 G 피크의 라만 세기 비(사각형) 및 G와 2D의 라만 세기 비(원형)를 나타낸 그래프이다.
도 5의 패널 (a)는 피크의 최고점의 위치를 나타낸 것이며, 열처리 온도에 따라 2D 피크와 G 피크의 최고점은 높은 파수(wavenumber) 방향으로 청색천이(blueshift)함을 확인할 수 있었다.
도 5의 패널 (b)는 열처리 변화에 따른, D 피크와 G 피크의 라만 세기의 비를 I(D/G)로 나타내었으며, G 피크와 2D 피크의 라만 세기의 비를 I(G/2D)로 나타내었다. 열처리 온도가 0℃에서 250℃로 올라갈수록 I(D/G)은 감소하는 경향을 보이며, 250℃ 에서 점점 온도가 올라갈수록 I(D/G)는 크게 증가하는 것을 확인할 수 있었다.
또한 I(G/2D)값도 마찬가지로 0℃에서 250℃로 올라갈수록 큰 감소폭을 보이고, 250℃ 에서 점점 온도가 올라갈수록 증가하는 것을 확인할 수 있었다. 이를 보아 250℃에서 그래핀에 결함이 최소화되고 산소와의 산화 반응이 거의 일어나지 않는 최적의 그래핀의 성질이 나타남을 확인할 수 있었다.
5. 실험예 4: 온도에 따른 급속 열처리 후의 전류-전압 곡선 데이터
도 6은 본 발명의 일 실시예에 따른 급속 열처리 시 온도에 따른 전류-전압 곡선 데이터이다.
급속 열처리 전후, 그래핀 FET에서 관찰되는 소스-드레인 간의 전류-전압 곡선을 나타내었다. 그래핀 FET의 전류-전압 곡선에서 순수한 그래핀인 경우에는 전류의 최저점(Dirac 점)은 게이트의 인가전압(VBG)가 0 V에서 관찰된다. 열처리 전에(0℃) 전류의 최저점은 약 -50 V에서 관찰된다. 이는 AFM Line profile에서 관찰되듯이 리소그래피 공정 완료 후에 표면에 존재하는 잔여물이 남아 있는 것에 의한다. 200℃에서의 전류의 최저점은 -25 V에서 나타나며, 250℃에서는 전류의 최저점이 0 V에서 나타남을 확인할 수 있다. 열처리 온도가 300℃인 경우 전류의 최저점이 0 V를 넘어 약 50 V에서 나타나게 되며, 열처리 온도가 400℃인 경우에는 전류의 최저점이 측정범위에서 나타나지 않음을 확인할 수 있었다.
이상적인 그래핀에서는 전류-전압 곡선에서 전류의 최저점은 0 V에서 나타나며 V-shape 형의 곡선형을 그리게 된다. 그래핀 FET의 전류-전압 곡선의 최저점은 O V 근처에서 나타나는 것이 가장 이상적이다. 250℃에서 급속 열처리를 한 경우의 곡선형을 분석하여 보면, 최저점을 기준으로 전류-전압 곡선은 이상적인 그래핀의 전류-전압 곡선과 유사하게 나타난다. 300℃ 이상의 온도에서는 V-shape의 곡선형이 깨지고 다시 양의 전압에서 최저 전류점이 나타나는 것으로부터, 상대적으로 낮은 온도인 250℃에서 짧은 시간의 열처리 동안에 잔여물이 제거되어 그래핀 고유의 특성이 나타남을 확인할 수 있었다.
6. 실험예 5: 온도에 따른 급속 열처리 후의 전하 운반자 이동도 판단
도 7은 본 발명의 일 실시예에 따른 급속 열처리 시 온도에 따른 전하 운반자 이동도 데이터이다.
도 7에 기재되어 있는 바와 같이, 그래핀 FET의 전류-전압 곡선의 분석을 통해 도출된 전하의 이동도(mobility)를 판단하였다. 홀의 이동도와 전자의 이동도 모두 250℃에서 4600 cm2/Vs 정도로 일반적으로 알려져 있는 CVD 그래핀에서 나타나는 이동도 수치인 3000 cm2/Vs 보다 50% 이상 크게 나타남을 확인할 수 있었다. 이는 전하 이동 수송도의 향상은 그래핀에 존재하는 잔여물이 열처리에 의해 제거되어 전하 운반자 들의 이동이 용이하게 되었기 때문이다. 200℃에서 250℃로 온도가 올라갈수록 급격하게 전하 운반자의 이동도 수치가 급격하게 증가하는 패턴을 보이며, 250℃에서 300℃로 온도를 더 상승시키면, 반대로 급격하게 전하 운반자의 이동도 수치가 하강하게 된다. 이를 통해, 열처리 온도를 조절하는 것이 그래핀 FET의 전기적 특성의 효율을 증가시키는 데 큰 영향을 미치는 것임을 확인할 수 있다.
7. 실험예 6: 기체 분위기 의존적인 전류-전압 곡선 데이터
도 8은 본 발명의 일 실시예에 따른 급속 열처리 시 진공, 수소, 질소 분위기에 따른 전류-전압 곡선 데이터이다.
상기 실험예 5와 같이 열처리 온도에 의존적으로 그래핀 FET의 전류-전압의 특성, 라만 스펙트럼의 분석을 통해 확인할 수 있었으며, 250℃의 열처리 조건에서 그래핀 특성이 그대로 나타나는 FET를 제조할 수 있음을 확인할 수 있었다. 급속 열처리 온도 조건을 250℃에서 고정시키고, 진공조건, 수소 조건 및 질소 분위기에서 급속 열처리를 수행하여 전류-전압 곡선을 판단하였다. 열처리를 하지 않은 조건에서는 세 분위기 모두 전류 최저점은 음의 전압인 양의 게이트 전압 방향으로 이동한다. 그러나 질소 분위기에서 급속 열처리를 수행하면 전류 최저점이 0 V에서 나타나는 데에 반하여, 나머지 분위기에서는 전류 최저점의 위치가 거의 변하지 않음을 확인할 수 있었다.
이를 통해 어떤 분위기 하에서 급속 열처리를 수행할 때 그래핀 FET의 잔여물이 보다 효율적으로 제거되는지 알 수 있다.
8. 실험예 7: 질소 분위기 하의 그래핀 FET 면저항 변화
도 9는 본 발명의 일 실시예에 따른 급속 열처리 시 질소 분위기에서 열처리 온도에 따른 그래핀 FET의 면저항 변화 데이터이다.
Probe van der Pauw 방법을 이용하여 측정된 열처리 변화에 따른 그래핀 FET의 면저항 특성을 확인하였다. 250℃에서는 300 ohm/sq으로 가장 최소의 면저항이 측정되는 것을 확인할 수 있으며, 나머지 0 내지 200℃ 또는 300℃ 이상의 온도 조건에서 열처리 하는 경우에는 면저항 수치가 크게 나타남이 확인된다. 이는 열처리 온도 조건에 의해 면저항도 영향을 받으며, 250℃의 급속 열처리 조건에서 잔여물 및 결함이 최소가 되는 것을 확인할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (8)

  1. 기판에 그래핀을 전사하고 포토리소그래피법을 이용하여 상기 그래핀이 전사된 소자를 제작하는 제1 단계; 및
    상기 소자를 질소 분위기 하에서 200℃ 초과 내지 250 ℃ 이하의 온도로 급속 열처리(Rapid Thermal Annealing)하는 제2 단계를 포함하고,
    상기 급속 열처리는 20초 내지 2분 동안 200℃ 초과 내지 250 ℃ 이하의 온도에 도달하도록 조절하는 그래핀 소자 표면의 잔여물을 제거하는 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1항에 있어서,
    상기 급속 열처리는 5분 내지 30분 동안 열처리하는 그래핀 소자 표면의 잔여물을 제거하는 방법.
  6. 삭제
  7. 제 1항에 있어서,
    상기 그래핀의 전사는 기계적 박리법, 화학기상증착법 또는 에피택시법에 의해 전사시키는 그래핀 소자 표면의 잔여물을 제거하는 방법.
  8. 제 1항에 있어서,
    상기 소자는 그래핀 FET 소자인 그래핀 소자 표면의 잔여물을 제거하는 방법.
KR1020130045024A 2013-04-23 2013-04-23 그래핀 상의 잔여물 제거 방법 KR101443853B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130045024A KR101443853B1 (ko) 2013-04-23 2013-04-23 그래핀 상의 잔여물 제거 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130045024A KR101443853B1 (ko) 2013-04-23 2013-04-23 그래핀 상의 잔여물 제거 방법

Publications (1)

Publication Number Publication Date
KR101443853B1 true KR101443853B1 (ko) 2014-09-23

Family

ID=51760983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130045024A KR101443853B1 (ko) 2013-04-23 2013-04-23 그래핀 상의 잔여물 제거 방법

Country Status (1)

Country Link
KR (1) KR101443853B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180130189A (ko) * 2017-05-29 2018-12-07 에스케이하이닉스 주식회사 매립게이트구조를 구비한 반도체장치 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110016287A (ko) * 2009-08-11 2011-02-17 고양미 그래핀 산화물의 코팅방법
KR20110054386A (ko) * 2009-11-17 2011-05-25 (재)나노소자특화팹센터 임프린트 기법을 이용한 그래핀 패턴 형성방법
KR20110127363A (ko) * 2010-05-19 2011-11-25 한국과학기술원 다공성 그래핀 필름 및 그 제조방법
KR20110136340A (ko) * 2010-06-15 2011-12-21 (재)나노소자특화팹센터 임프린트 기법을 이용한 그래핀 패턴 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110016287A (ko) * 2009-08-11 2011-02-17 고양미 그래핀 산화물의 코팅방법
KR20110054386A (ko) * 2009-11-17 2011-05-25 (재)나노소자특화팹센터 임프린트 기법을 이용한 그래핀 패턴 형성방법
KR20110127363A (ko) * 2010-05-19 2011-11-25 한국과학기술원 다공성 그래핀 필름 및 그 제조방법
KR20110136340A (ko) * 2010-06-15 2011-12-21 (재)나노소자특화팹센터 임프린트 기법을 이용한 그래핀 패턴 형성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180130189A (ko) * 2017-05-29 2018-12-07 에스케이하이닉스 주식회사 매립게이트구조를 구비한 반도체장치 및 그 제조 방법
KR102399497B1 (ko) * 2017-05-29 2022-05-19 에스케이하이닉스 주식회사 매립게이트구조를 구비한 반도체장치 및 그 제조 방법
US11393824B2 (en) 2017-05-29 2022-07-19 SK Hynix Inc. Semiconductor device including buried gate structure and method for fabricating the same

Similar Documents

Publication Publication Date Title
Aji et al. High mobility WS2 transistors realized by multilayer graphene electrodes and application to high responsivity flexible photodetectors
EP2462624B1 (en) Electronic device including doped graphene-based layers
US9418770B2 (en) Large area deposition and doping of graphene, and products including the same
US8236118B2 (en) Debonding and transfer techniques for hetero-epitaxially grown graphene, and products including the same
KR101724772B1 (ko) 이형-에피택셜 성장을 통한 그래핀의 대면적 증착 및 이를 포함하는 제품
Lee et al. Graphene transfer in vacuum yielding a high quality graphene
Klarskov et al. Fast and direct measurements of the electrical properties of graphene using micro four-point probes
Cabrero-Vilatela et al. Atomic layer deposited oxide films as protective interface layers for integrated graphene transfer
Chu et al. Facile electroless deposition of zinc oxide ultrathin film for zinc acetate solution-processed transistors
Mun et al. Local growth of graphene by ion implantation of carbon in a nickel thin film followed by rapid thermal annealing
Park et al. Polymer-free graphene transfer for enhanced reliability of graphene field-effect transistors
Lin et al. Passivated graphene transistors fabricated on a millimeter-sized single-crystal graphene film prepared with chemical vapor deposition
TW201504489A (zh) 製造部分獨立式二維晶體薄膜之方法及包括該薄膜之裝置
KR101443853B1 (ko) 그래핀 상의 잔여물 제거 방법
CN110634958B (zh) 一种不稳定的二维材料的半导体薄膜场效应管及其制备方法
Hwang et al. A facile approach towards Wrinkle-Free transfer of 2D-MoS2 films via hydrophilic Si3N4 substrate
KR101741313B1 (ko) 이온주입을 통한 지지층 기반의 그래핀의 도핑 방법
KR101999488B1 (ko) 그래핀 표면의 잔여물 제거 방법
Kim et al. Room temperature-grown highly oriented p-type nanocrystalline tellurium thin-films transistors for large-scale CMOS circuits
US10236181B2 (en) Manufacturing system and method for forming a clean interface between a functional layer and a two-dimensional layeyed semiconductor
Hemanjaneyulu et al. Unveiling unintentional fluorine doping in TMDs during the reactive ion etching: Root cause analysis, physical insights, and solution
Kim et al. High-pressure oxygen annealing of Al2O3 passivation layer for performance enhancement of graphene field-effect transistors
Kim et al. Expeditious and eco-friendly solution-free self-patterning of sol–gel oxide semiconductor thin films
KR20140128735A (ko) 이온 주입법에 의한 그래핀의 두께 조절 방법 및 그래핀의 제조방법
Walter et al. Electron beam evaporated Au islands as a nanoscale etch mask on few-layer MoS2 and fabrication of top-edge hybrid contacts for field-effect transistors

Legal Events

Date Code Title Description
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170627

Year of fee payment: 4