KR101435511B1 - Light emitting diode with labrynth - Google Patents
Light emitting diode with labrynth Download PDFInfo
- Publication number
- KR101435511B1 KR101435511B1 KR1020130086732A KR20130086732A KR101435511B1 KR 101435511 B1 KR101435511 B1 KR 101435511B1 KR 1020130086732 A KR1020130086732 A KR 1020130086732A KR 20130086732 A KR20130086732 A KR 20130086732A KR 101435511 B1 KR101435511 B1 KR 101435511B1
- Authority
- KR
- South Korea
- Prior art keywords
- type electrode
- type
- light emitting
- pattern
- emitting diode
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 3
- 238000005192 partition Methods 0.000 claims description 2
- 230000009103 reabsorption Effects 0.000 abstract description 3
- 230000002708 enhancing effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 76
- 229910002601 GaN Inorganic materials 0.000 description 12
- 210000003027 ear inner Anatomy 0.000 description 11
- 230000001965 increasing effect Effects 0.000 description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- -1 gallium nitride (GaN) compound Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- MJOXOVWVGXQWAB-UHFFFAOYSA-N oxomethylidenezinc Chemical compound O=C=[Zn] MJOXOVWVGXQWAB-UHFFFAOYSA-N 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- VLCQZHSMCYCDJL-UHFFFAOYSA-N tribenuron methyl Chemical compound COC(=O)C1=CC=CC=C1S(=O)(=O)NC(=O)N(C)C1=NC(C)=NC(OC)=N1 VLCQZHSMCYCDJL-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
Description
본 발명은 발광다이오드에 관한 것으로, 미로 모양 패턴의 식각 구조를 형성하여, 발광효율을 향상시킬 수 있도록 구성된 것을 특징으로 하는 미로 모양을 갖는 발광다이오드에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting diode, and more particularly, to a light emitting diode having a labyrinth shape, which is configured to form an etched structure of a labyrinthine pattern to improve luminous efficiency.
일반적으로 발광다이오드(LIGHT EMITTING DIODE)는 전자와 홀의 재결합을 기초로 발생하는 반도체 소자로서, 광통신, 전자기기를 비롯하여, 휴대폰, 카메라 플래시, LCD 백라이트 등 다양한 기기의 광원으로 널리 사용되고 있다.2. Description of the Related Art LIGHT EMITTING DIODE is a semiconductor device which is generated based on the recombination of electrons and holes, and is widely used as a light source for a variety of devices such as optical communication, electronic devices, mobile phones, camera flashes, and LCD backlights.
예를 들면 발광다이오드를 사용한 조명기기는 종래의 백열전구나 형광등과 비교하여 저소비전력이고 또한 저발열성이기 때문에 장래에 있어서 이들을 대체하기 위한 차세대 조명으로 각광받고 있다.For example, lighting devices using light emitting diodes are in the spotlight as next generation lighting for replacing them in the future because they have lower power consumption and lower heat generation than conventional incandescent lamps and fluorescent lamps.
이러한 발광다이오드는 기본적으로 단방향 수직구조의 p-n 접합구조를 가지는 발광다이오드가 널리 사용되고 있다.As such a light emitting diode, a light emitting diode having a p-n junction structure of a unidirectional vertical structure is widely used.
도 1은 일반적인 발광다이오드의 단면도를 나타낸다.Figure 1 shows a cross-sectional view of a typical light emitting diode.
도 1을 참조하면, 발광다이오드(10)는 하부에 형성된 베이스 기판(110) 상에 n형 반도체층을 이루는 n-GaN층(120)과, p형 반도체층을 형성하는 p-GaN층(130) 및 이들 사이에 게재되는 활성층(140; QUANTUM WELL ACTIVE LAYER)을 포함한다.1, the
그리고, 상기 n-GaN층(120)과, p-GaN층(130)은 외부 전원에 각각 전기적으로 연결되는 N형 전극(150)과, p형 전극(160)을 각각 구비한다.The n-
이를 통해, 발광다이오드(10)는 p-GaN층(130)에서 활성층(140)을 거쳐 n-GaN층(120)으로 전류가 흐른다. 따라서, 발광다이오드(10)의 p형 전극(160)에 양의 부하를, n형 전극(150)에 음의 부하를 가하게 되면, p-GaN층(130)과 n-GaN층(120)으로부터 각각 정공과 전자들이 활성층(140)으로 모여 재결합함으로써 발광을 하게 된다.The current flows from the p-
이러한, 일반적인 발광다이오드(10)는 활성층(140)의 내부 양자효율(Internal Quantum Efficiency)과, 구조적인 특성의 한계에 의해 광추출효율(Optical Extraction Efficiency)이 처음부터 결정되는 제약이 따르므로, 이러한 활성층에 다중양자우물(MULTIPLE QUNTUM-WELL) 구조를 형성하여 발광다이오드(10)의 전광변환효율 및 광방출효율에 제약을 주는 문제점을 해결하고 있다.Since the general
한편, 상기 p-GaN층(130)의 상부에는, 발광 구조물로부터 방출되는 빛이 p-GaN층(130)의 상부에서 발광 구조물 내부로 반사되거나 측면으로 빠져나가는 전반사가 일어나기 쉽다.On the other hand, in the upper part of the p-
따라서, 외부 환경(공기 등)과의 굴절률 차이를 줄이기 위하여, p-GaN층(130)과 P형 전극(160) 사이에 ITO(INDIUM TIN OXIDE), IZO(INDIUM ZINC OXIDE), ZnO(ZINC OXIDE) 또는 ZCO(ZINC CARBON OXIDE) 등의 재질로 구성될 수 있는 투명전극(170)을 형성하는 것이 일반적이다.Therefore, in order to reduce the refractive index difference with the external environment (air, etc.), ITO (INDIUM TIN OXIDE), IZO (INDIUM ZINC OXIDE), ZnO (ZINC OXIDE ) Or ZCO (ZINC CARBON OXIDE) or the like.
투명전극(170)은 전반사를 감소시킬 뿐만 아니라, 투과성이 좋기 때문에, p-GaN층(130) 쪽으로 방출되는 빛의 추출 효율을 증가시킬 수 있다.Since the
하지만, 투명전극(170)은 전도도가 높지 않기 때문에, 전류의 확산이 잘 이루어지지 않아, 전류 주입 면적이 작다는 문제점이 있으며, 이러한 작은 전류 주입 면적은 발광다이오드(10)의 발광 효율을 저하시키는 주원인으로 알려져 있다.However, since the conductivity of the
한편, 이러한 발광다이오드(10)는 양 전극 사이의 거리가 전류분포에 큰 영양을 주는 것으로 알려져 있다.On the other hand, it is known that the distance between the two electrodes of the
도 2는 n형 전극과, p형 전극 사이의 거리 d에 따른 발광다이오드의 전류분포도의 전산모사 분석 사진이다.2 is a computer simulation image of a current distribution diagram of the light emitting diode according to the distance d between the n-type electrode and the p-type electrode.
도 2에서 보는 바와 같이, 발광다이오드 구조에 있어서, 대부분의 전류는 메사 에지(MESA EDGE) 영역에서 흐르며, 이러한 비균일한 전류분포는 발광다이오드의 효율저하 원인으로 알려져 있으며, 전극 사이의 거리 d가 작아질수록 더 균일한 전류분포를 이루는 것을 알 수 있다.As shown in FIG. 2, in the light emitting diode structure, most of the current flows in the MESA EDGE region. Such a non-uniform current distribution is known to cause a decrease in the efficiency of the light emitting diode. It can be seen that a more uniform current distribution is obtained.
상기한 발광다이오드의 효율저하를 방지하기 위한 종례기술의 일례로써, 국내공개특허 제10-2012-0111960호는 양측에 p형 전극과 n형 전극이 형성된 발광다이오드에 투명전극의 개구부를 복수개 형성하여 전류분포의 균일도를 개선하기 위한 기술이 기재되어 있다.As an example of a conventional technique for preventing the efficiency deterioration of the light emitting diode described above, Korean Patent Laid-Open No. 10-2012-0111960 discloses a light emitting diode in which a p-type electrode and an n-type electrode are formed on both sides, A technique for improving the uniformity of the current distribution is described.
그리고, 국내공개특허 제10-2003-0018029호에는 복수개의 p형 전극핑거들과 복수개의 n형 전극핑거를 가깝게 배치하여 전류분포의 균일도를 개선하기 위한 기술이 기재되어 있다.Japanese Laid-Open Patent Application No. 10-2003-0018029 discloses a technique for improving uniformity of current distribution by arranging a plurality of p-type electrode fingers and a plurality of n-type electrode fingers close to each other.
하지만, 국내공개특허 제10-2012-0111960호는 개구부 형성에 의해 투명전극의 발광면적이 감소되어 발광다이오드의 발광효율이 저하될 수 있는 문제점이 있으며, 국내공개특허 제10-2003-0018029호는 다수 형성된 전극핑거에 의해 활성층에서 발생된 광이 손실됨으로써, 발광다이오드의 효율 향상에 큰 한계가 있다.
However, in Korean Patent Laid-Open No. 10-2012-0111960, the light emitting area of the transparent electrode is reduced due to the formation of the opening, thereby lowering the luminous efficiency of the light emitting diode. Korean Patent Laid-Open No. 10-2003-0018029 Light generated in the active layer is lost by a plurality of electrode fingers, thereby increasing the efficiency of the light emitting diode.
이에 상기와 같은 점을 감안하여 발명된 본 발명은 발광다이오드의 n형 전극과 p형 전극 사이에서의 전류분포의 균일도(UNIFORMITY)를 개선하고, 발광다이오드의 내부 반사 및 재흡수 현상을 감소시킴으로써, 발광효율(LUMINOUS EFFICIENCY)을 더욱 향상시킬 수 있는 미로 모양을 갖는 발광다이오드를 제공하는 것을 목적으로 한다.
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and it is an object of the present invention to improve uniformity of current distribution between an n-type electrode and a p-type electrode of a light emitting diode and to reduce internal reflection and re- And it is an object of the present invention to provide a light emitting diode having a labyrinth shape capable of further improving the luminous efficiency (LUMINOUS EFFICIENCY).
상기와 같은 목적을 달성하기 위한 본 발명에 따르면, 베이스 기판과, 상기 베이스 기판의 상부에 형성되어 반도체의 p-n 접합구조를 이루며, 외부 전원과 연결되는 p형 전극패드와, n형 전극패드가 형성된 메인 기판층과, 상기 메인 기판층의 상부를 이루는 투명전극 및 상기 n형 전극패드로부터 연장되는 n형 전극핑거와 상기 p형 전극패드로부터 연장되는 p형 전극핑거 사이인 상기 투명전극의 상부에 선(LINE) 타입에 의해 미로 모양을 이루도록 식각된 제1패턴부를 포함하는 것을 특징으로 하는 발광다이오드가 제공된다.According to an aspect of the present invention, there is provided a semiconductor device including: a base substrate; a p-type electrode pad formed on the base substrate to form a pn junction structure of a semiconductor and connected to an external power source; A transparent electrode formed on the main substrate layer, and an n-type electrode finger extending from the n-type electrode pad and a p-type electrode finger extending from the p- And a first pattern portion that is etched to have a labyrinth shape by a line type.
상기 p형 전극핑거는 상기 n형 전극패드의 양측으로 수평하게 연장된 것을 특징으로 포함한다.And the p-type electrode finger extends horizontally to both sides of the n-type electrode pad.
상기 메인 기판층은 상기 p형 전극패드가 연결된 p형 기판층과, 상기 n형 전극패드가 연결된 n형 기판층 및 상기 p형 기판층과 n형 기판층 사이에 게재되는 활성층으로 이루어질 수 있다.The main substrate layer may include a p-type substrate layer to which the p-type electrode pad is connected, an n-type substrate layer to which the n-type electrode pad is connected, and an active layer disposed between the p-type substrate layer and the n-type substrate layer.
상기 p형 기판층과 상기 n형 기판층은 GaN 인 것을 특징으로 포함한다.And the p-type substrate layer and the n-type substrate layer are GaN.
상기 제1패턴부는 상기 투명기판으로부터 상기 n형 기판층까지의 깊이로 식각이 이루어질 수 있다.The first pattern portion may be etched to a depth from the transparent substrate to the n-type substrate layer.
상기 제1패턴부는 상기 n형 전극핑거 및 상기 p형 전극핑거가 연장된 방향을 다수로 구획하는 제1단위패턴 구조체가 연속하여 다수 배열된 것을 특징으로 한다.The first pattern unit may include a plurality of first unit pattern structures that divide the n-electrode fingers and the p-electrode fingers in a plurality of directions.
상기 p형 전극핑거는 상기 n형 전극핑거의 양측으로 2 개가 각각 수평 배열을 이루고, 상기 제1단위패턴 구조체는 상기 n형 전극핑거의 양측으로 병렬을 이루도록 배열 될 수 있다.The p-type electrode fingers are horizontally arranged on both sides of the n-type electrode fingers, and the first unit pattern structures are arranged in parallel to both sides of the n-type electrode fingers.
상기 제1단위패턴 구조체는 상기 n형 전극핑거 및 상기 p형 전극핑거가 연장된 방향을 8 등분하는 개수로 형성될 수 있다.The first unit pattern structure may be formed in a number that divides the extending direction of the n-type electrode finger and the p-type electrode finger into eight equal parts.
상기 제1 단위패턴 구조체는 상기 p형 전극핑거와 상기 n형 전극핑거에 수평하는 중앙의 일측 끝부로부터 일정 거리 연장되는 제 1 선 패턴과, 상기 제 1 선 패턴에 수평한 양측으로 각각 이격하여 대칭을 이루고, 상기 제1 선 패턴이 연장되는 반대 방향의 끝부로부터 연장되어 상기 제1 선 패턴의 연장된 끝부를 지나도록 연장된 후 상기 p형 전극핑거 및 상기 n형 전극핑거를 향하는 양측으로 각각 절곡되어 일정 거리 연장되는 제 2 선 패턴 및 상기 p형 전극핑거와 상기 n형 전극핑거에 각각 접한채로 상기 제2 선 패턴이 연장되는 반대 방향의 끝부로부터 연장되어, 상기 제2 선 패턴의 절곡된 부위를 지나도록 연장된 후 상기 제2 선 패턴을 향해 각각 절곡되어 일정 거리 연장되는 제 3 선 패턴으로 이루어질 수 있다.The first unit pattern structure includes a first line pattern extending a predetermined distance from a central end of the center of the p-type electrode finger and the n-type electrode finger, and a second line pattern extending from the first line pattern, Extending from the opposite end of the first line pattern to extend through the extended end of the first line pattern and then being bent at both sides toward the p-type electrode finger and the n-type electrode finger, respectively, A second line pattern extending a predetermined distance from the first line pattern, and a second line pattern extending from the opposite end extending from the second line pattern while being in contact with the p-type electrode finger and the n-type electrode finger, And a third line pattern extending from the first line pattern to the second line pattern and extending by a predetermined distance.
상기 제1 선 패턴과, 상기 제2선 패턴 및 상기 제3 선 패턴에 의해 형성되는 미로의 통로는 일정한 폭이 연속되는 것을 특징으로 포함한다.The path of the labyrinth formed by the first line pattern, the second line pattern, and the third line pattern has a constant width.
또한, 본 발명의 다른 일 측면에 따르면, 베이스 기판과, 상기 베이스 기판의 상부에 형성되어 반도체의 p-n 접합구조를 이루며, 외부 전원과 연결되는 p형 전극패드와, n형 전극패드가 형성된 메인 기판층과, 상기 메인 기판층의 상부를 이루는 투명전극과, 상기 n형 전극패드로부터 연장되는 n형 전극핑거와, 상기 p형 전극패드로부터 상기 n형 전극핑거와 수평하게 연장되는 p형 전극핑거와, 상기 n형 전극핑거로부터 일정 간격 이격하는 지점으로부터 상기 p형 전극핑거에 수직하게 연장되는 적어도 1개 이상의 n형 서브핑거 및 상기 n형 서브핑거에 의해 구획된 상기 p형 전극핑거와 상기 n형 전극핑거의 사이인 상기 투명전극의 상부에 선회 반경이 작아지면서 다수 절곡하여 연장되는 선(LINE) 타입에 의해 미로 모양을 이루도록 식각된 제2패턴부를 포함하는 것을 특징으로 하는 발광다이오드가 제공된다.According to another aspect of the present invention, there is provided a semiconductor device comprising: a base substrate; a p-type electrode pad formed on the base substrate to form a pn junction structure of a semiconductor and connected to an external power source; Type electrode fingers extending from the p-type electrode pads horizontally with respect to the n-type electrode fingers; and a p-type electrode fingers extending from the p- At least one n-type subfinger extending perpendicularly to the p-type electrode finger from a position spaced apart from the n-type electrode finger by a predetermined distance, and the p-type electrode finger and the n-type electrode finger And a second pattern portion that is etched so as to have a labyrinth shape by a line type which is bent in a large number of turns while having a smaller turning radius at an upper portion of the transparent electrode between the electrode fingers Emitting diode is provided.
상기 제2패턴부는 상기 n형 전극핑거 및 상기 p형 전극핑거가 연장된 방향을 상기 n형 서브핑거에 의해 다수로 구획하는 제2 단위패턴 구조체가 연속하여 다수 배열된 것을 특징으로 포함한다.The second pattern unit may include a plurality of second unit pattern structures that partition a plurality of the n-type electrode fingers and the p-type electrode fingers in a direction in which the n-type electrode fingers extend.
상기 n형 서브핑거는 연장된 끝부가 상기 p형 전극핑거와 이격되고, 상기 제2 단위패턴 구조체는 상기 연장된 n형 서브핑거의 끝부로부터 절곡되어 상기 p형 전극핑거와 상기 n형 전극핑거 사이의 공간으로 다수 절곡된 제4 선 패턴으로 이루어질 수 있다.The n-type sub finger has an extended end portion spaced apart from the p-type electrode finger, and the second unit pattern structure is bent from the end portion of the extended n-type sub finger to form a gap between the p-type electrode finger and the n- A fourth line pattern formed by folding a plurality of lines into a space of the first line pattern.
상기 제4 선 패턴에 의해 형성되는 미로의 통로는 일정한 폭이 연속되는 것을 특징으로 포함한다.
And the passage of the maze formed by the fourth line pattern is characterized in that a constant width is continuous.
이러한 본 발명에 따른 발광다이오드에 의하면, 전극 주변부 전기장 분배 효과에 의한 균일한 전류분포를 이룰 수 있고, STRAIN INDUCED PIEZOELECTRIC FIELD 감소에 의한 양자우물 왜곡을 감소시킴으로써, 고출력 발광다이오드의 발광효율을 향상시킬 수 있다.According to the light emitting diode of the present invention, it is possible to achieve a uniform current distribution due to the electric field distribution effect at the periphery of the electrode and to reduce the quantum well distortion caused by the reduction of the STRAIN INDUCED PIEZOELECTRIC FIELD, thereby improving the luminous efficiency of the high output light emitting diode have.
또한, 본 발명에 따른 발광다이오드에 의하면, 미로 모양의 패턴 형성에 의해 공기층과 접하는 발광영역의 표면적이 증가되고, 발광다이오드 내부에 생성된 광자(PHOTON)의 내부 반사 및 재흡수 현상이 감소되어 발광다이오드의 광 추출 효율을 향상시킬 수 있다.
Further, according to the light emitting diode of the present invention, the surface area of the light emitting region contacting with the air layer is increased by the formation of the labyrinthine pattern, the internal reflection and reabsorption phenomenon of the photon generated in the light emitting diode is reduced, The light extraction efficiency of the diode can be improved.
도 1은 일반적인 발광다이오드의 구조를 나타낸 단면도.
도 2는 발광다이오드의 전극간 거리에 따른 전류분포를 나타낸 그래프.
도 3은 본 발명의 일실시예에 따른 발광다이오드의 구조를 나타낸 단면도.
도 4는 도 3에 나타낸 발광다이오드의 상부 형상을 나타낸 평면도.
도 5는 도 3 및 도 4에 도시된 제1패턴부를 나타낸 단면도.
도 6은 본 발명면의 일실시예에 따른 발광다이오드의 전극간 거리에 따른 활성층의 손실면적과 FORWARD VOLTAGE를 나타낸 그래프.
도 7은 본 발명의 다른 일실시예에 따른 발광다이오드의 구조를 나타낸 단면도.1 is a sectional view showing the structure of a general light emitting diode.
2 is a graph showing a current distribution according to a distance between electrodes of a light emitting diode.
3 is a cross-sectional view illustrating a structure of a light emitting diode according to an embodiment of the present invention.
4 is a plan view showing an upper shape of the light emitting diode shown in FIG.
5 is a sectional view showing the first pattern portion shown in Figs. 3 and 4. Fig.
FIG. 6 is a graph showing the loss area and the FORWARD VOLTAGE of the active layer according to the distance between the electrodes of the light emitting diode according to an embodiment of the present invention.
7 is a cross-sectional view illustrating a structure of a light emitting diode according to another embodiment of the present invention.
이하 본 발명의 실시예를 첨부된 예시도면을 참조로 상세히 설명하며, 이러한 실시예는 일례로서 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 여러 가지 상이한 형태로 구현될 수 있으므로, 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings, which illustrate exemplary embodiments of the present invention. The present invention is not limited to these embodiments.
도 3은 본 발명의 일실시예에 따른 발광다이오드(30)의 전체 구조를 나타낸다.3 shows an overall structure of a
도 3을 참조하면, 본 실시예에 따른 발광다이오드(30)는 하부에 형성된 베이스 기판(310)의 상부에 형성되는 메인 기판층(35)을 포함한다.Referring to FIG. 3, a
메인 기판층(35)은 n형 기판층(320)과, n형 기판층(320)의 상부에 형성되는 활성층(340)과, 활성층(340)의 상부에 형성되는 p형 기판층(330)으로 이루어진다.The
메인 기판층(35)을 이루는 n형 기판층(320), 활성층(340) 및 p형 기판층(330)은 질화갈륨(GaN)계열의 화합물 반도체 물질 즉, (Al, In, Ga)N으로 형성될 수 있으며, 활성층(340)은 요구되는 파장의 광, 예컨데, 자외선 또는 가시광을 방출하도록 조성 원소 및 조성비가 결정된다.The n-
그리고, 베이스 기판(310)은 예컨데, 사파이어 기판, 질화칼륨 기판, 탄화실리콘 기판 또는 실리콘 기판과 같이, 질화갈륨(GaN)계 화합물 반도체층을 성장시키기 위한 성장기판으로 구성될 수 있다.The
또한, p형 기판층(330)과 n형 기판층(320)은 도 2에 도시된 바와 같이 p형 기판층(330)이 발광다이오드(30)의 상부에 적층되고, n형 기판층(320)이 하부에 적층된 구성으로 한정되는 것이 아니라, 상하 반대로 이루어진 구성일 수도 있다.2, the p-
또한, p형 기판층(330)과 n형 기판층(320)은 도시된 바와 같이, 단일층으로 형성될 수 있으나, 다층 구조로 형성될 수도 있으며, 베이스 기판(310)이 성장기판인 경우, 베이스 기판(310)과 n형 기판층(320) 사이에 GaN 또는 AlN 와 같은 버퍼층(미도시함)이 형성될 수 있다.In addition, the p-
그리고, n형 기판층(320)에 연결되는 n형 전극패드(350)와, p형 기판층(330)에 연결되는 p형 전극패드(360)를 포함하고, p형 기판층(330)과 p형 전극패드(360) 사이에 투명전극(370)이 게재된다.An n-
도 4는 도 3에 도시된 발광다이오드(30)의 평면 형상을 나타낸다.Fig. 4 shows a planar shape of the
도 4를 함께 참조하면, n형 전극패드(350)는 및 p형 전극패드(360)는 n형 기판층(320)과 p형 기판층(330)에 각각 전기적으로 연결되어 발광다이오드(30)의 외부로 노출되도록 위치된다.4, the n-
본 실시예에서는 600㎛ ~ 1200㎛ 정도 크기를 갖는 발광다이오드(30)의 구성을 도시하여, n형 전극패드(350) 및 p형 전극패드(360)으로부터 적어도 1 개 이상 연장되는 n형 전극핑거(352) 및 p형 전극핑거(362)가 형성된 구성을 나타내고 있다.In this embodiment, the structure of the
즉, n형 전극패드(350)는 발광다이오드(30)의 중앙부로 연장되는 n형 전극핑거(352)를 형성하고, p형 전극패드(360)는 발광다이오드(30)의 외측을 따라 연장되어 n형 전극핑거(352)와 평행하게 위치되는 p형 전극핑거(362)를 형성한다.That is, the n-
이때, p형 전극핑거(362)는 2 개로 형성되어, 발광다이오드(30)의 중앙부로 연장된 1 개의 n형 전극핑거(352)의 양측으로 수평하게 위치된 구성이 도시되어 있으나, 이에 한정되는 것이 아니라, n형 전극핑거(352)와 p형 전극핑거(362)를 동시에 다수로 형성하여, 다수가 엇갈려 수평으로 배치된 구성일 수도 있다.In this case, the p-
또한, n형 기판층(320)의 상부에 적층되는 활성층(340), p형 기판층(330) 및 투명전극(370)은 n형 전극패드(350) 및 n형 전극핑거(352)의 양측의 바깥쪽으로 U자 형상을 이루도록 적층됨으로써, n형 전극패드(350)와 n형 전극핑거(352)를 상부로 노출시키도록 구성될 수 있다.The
이로써, n형 전극패드(350)로부터 연장된 n형 전극핑거(352)를 기준으로 n형 기판층(320)의 상부에 형성된 메인 기판층(35)이 양분되어 분리된 영역을 가질 수 있다.Thus, the
본 실시예에 따르면, p형 기판층(330)과 p형 전극패드(360) 사이에 게재되는 투명전극(370)의 상부에서 n형 전극핑거(352)와 p형 전극핑거(362) 사이가 이루는 단위 면적부에 선(LINE) 타입에 의해 미로 모양을 이루도록 식각함으로써, 발광다이오드(30) 내의 전류 분산을 돕는 역할을 하는 제1패턴부(300)가 형성된다.According to the present embodiment, between the n-
이러한, 제1패턴부(300)는 n형 전극핑거(352)를 기준으로 양분된 메인 기판층(35)의 양측에 각각 형성될 수 있다.The
제1패턴부(300)는 투명전극(370)과 투명전극의 상부에 형성되는 p형 전극패드(360) 사이에 형성되거나, 투명전극(370)의 하부에 형성되는 n형 기판층(320)까지의 깊이로 식각하여 형성될 수 있다.The
도 5는 본 발명에 따른 제1패턴부(300)의 일실시 형태를 나타낸다.5 shows an embodiment of the
도 5에 도시된 바와 같이, 제1패턴부(300)는 투명전극(370)의 상부에서 n형 전극핑거(352)와 p형 전극핑거(362)의 이격된 거리가 이루는 단위 면적부에 선 타입에 의해 미로 모양을 이루도록 식각 공정을 행하여 형성된다.5, the
특히, 제1패턴부(300)는 n형 전극핑거(352) 및 p형 전극핑거(362)가 연장된 방향을 다수로 구획한 제 1단위패턴 구조체(500)가 연속하여 다수 배열된 형태로 이루어진 것일 수 있다.In particular, the
도 5의 우측에 도시된 확대도에서 보는바와 같이, 제1 단위패턴 구조체(500)는 제1 선 패턴(510a)과, 제2 선 패턴(510b) 및 제3 선 패턴(510c)이 이루는 연속하는 미로 통로 구조를 형성하도록 구성될 수 있다.5, the first
제1 선 패턴(510a)은 P형 전극핑거(362)와 n형 전극핑거(352)에 수평하는 제1 단위패턴 구조체(500) 중앙의 일측 끝부에서 일정 거리 연장되고, 이러한 제1 선 패턴(510a)을 중심으로 한 외측으로 각각 2 개로 형성되는 제2 선 패턴(510b) 및 제3 선 패턴이 순차로 형성되어 대칭 구조를 이루도록 한다.The
이때, 제1 선 패턴(510a)은 연장되는 방향으로 위치되는 제1 단위패턴 구조체(500)의 반대쪽 끝부에 닿지 않고 이격이 형성되는 연장 길이를 갖는다.At this time, the
제2 선 패턴(510b)은 제1 선 패턴(510a)의 양측으로 2개가 수평하게 형성된다.The
특히, 제2 선 패턴(510b)은 제1 단위패턴 구조체(500)에서 제1 선 패턴(510a)이 연장되는 반대 방향의 끝부로부터 연장되어 제1 선 패턴(510a)의 연장된 끝부보다 더 연장되고, 제1 단위패턴 구조체(500)의 반대쪽 끝부에는 닿지 않도록 이격되는 연장 길이를 갖는다.In particular, the
그리고 제2 선 패턴(510b)의 연장된 끝부는 제1 선 패턴(510a)의 반대 방향으로 절곡되어 일정 거리 연장된다.The extended end of the
제3 선 패턴(510c)은 제1 단위패턴 구조체(500)의 양측을 이루는 p형 전극핑거(362)와 n형 전극핑거(352)에 각각 접한채로 제1 단위패턴 구조체(500)에서 제2 선 패턴(510b)이 연장되는 반대 방향의 끝부로부터 연장되며, 제2 선 패턴(510b)의 절곡된 부위를 지나도록 연장된 후 제2 선 패턴(510b)을 향해 각각 절곡되어 일정 거리 연장된다.The
그리고, 제2 선 패턴(510b)을 향해 일정 거리 연장된 끝부는 p형 전극핑거(362)와 n형 전극핑거(352)에 접해 연장된 방향으로 다시 일정 거리 연장된다.The end portion extending a certain distance toward the
상기와 같이 제1 단위패턴 구조체(500)를 이루는 제1 선 패턴(510a)과 제2 선 패턴(510b) 및 제3 선 패턴(510c)은 금속 패턴으로 이루어지는 것이 바람직하다.The
도 6은 본원발명의 실시예에 따른 발광다이오드(30)의 전극 간 거리 d에 따른 활성층의 손실면적과 FORWARD VOLTAGE의 전산 모의실험 결과를 나타낸다.FIG. 6 shows a simulation result of the loss area of the active layer and the FORWARD VOLTAGE according to the interelectrode distance d of the
본 모의실험에 따른 제1 단위패턴 구조체(500)의 크기는 150㎛×300㎛이고, 이러한 제1 단위패턴 구조체(500)가 2×8로 배열된 발광다이오드(30) 구조로서, 600㎛×1200㎛ 크기의 발광다이오드(30) 크기를 고려하였다.The size of the first
여기서 제1 내지 제4 선 패턴의 폭은 4㎛, 패턴의 식각 깊이는 1.8㎛를 적용하였다.Here, the widths of the first to fourth line patterns are 4 mu m and the etching depth of the pattern is 1.8 mu m.
도 6에서 가로축은 발광다이오드(30)의 전극 간 거리를, 세로축은 FORWARD VOLTAGE와 활성층의 손실면적을 각각 나타낸다. 그 결과, 전극간의 거리 d가 작아질수록 활성층의 손실면적이 4% DPTJ 18%로 증가하는 반면, FORWARD VORTAGE는 약 0.1V로 감소하는 것을 알 수 있다.In FIG. 6, the horizontal axis represents the distance between the electrodes of the
따라서, 본 발명에 따른 발광다이오드(30)는 전체적인 활성층 면적은 다소 감소하지만 주로 전류가 흐르는 유효활성층 면적의 영역이 증가하여 그로 인해 전류 주입 효율이 증가하고, 최종적으로는 발광다이오드(30)의 효율저하를 개선할 수 있다.Accordingly, the
한편, 본 발명에 따르면 발광다이오드(30)의 선 패턴 형성에 따른 활성층 면적 손실을 보상하는 최적구조의 설계가 가능하다.In addition, according to the present invention, it is possible to design an optimum structure for compensating the active layer area loss due to the formation of a line pattern of the
이러한 제1 단위패턴 구조체(500)는 앞서 살펴본 제1 선 패턴(510a), 제2 선 패턴(510b) 및 제3 선 패턴(510c)의 길이 및 형상을 최적으로 조합함으로써, 형성되는 미로의 통로가 일정한 폭이 연속되도록 구성 가능하다.The first
도 5에서 도시된 바와 같이, p형 전극핑거(362)와 n형 전극핑거(352)가 연장되는 방향에 대한 제1 단위패턴 구조체(500)의 길이를 4a(4×a)로, p형 전극핑거(362)와 n형 전극핑거(352)가 대향하는 방향에 대한 제1 단위패턴 구조체(500)의 길이를 6b(6×b)로 가정하고, a와 b는 동일한 길이를 갖는 것으로 가정한다.5, the length of the first
우선, 제1 선 패턴(510a)은 제1 단위패턴 구조체(500)의 일측 끝부로부터 3a 만큼의 길이로 연장한다.First, the
제2 선 패턴(510b)은 제1 선 패턴(510a)의 반대방향으로부터 3a 만큼의 길이로 연장하고, 연장된 끝부에서 다시 양측의 n형 전극핑거(352) 및 p형 전극핑거(362)에 수직하는 방향으로 b 만큼 연장시키면 제1 선 패턴(510a) 및 제2 선 패턴(510b)이 이루는 미로의 통로 폭이 동일하게 유지된다.The
그리고, 제3 선 패턴(510c)은 p형 전극핑거(362)와 n형 전극핑거(352)에 각각 접하여 제2 선 패턴(510b)이 연장되는 반대방향으로 각각 2a 만큼 연장시키고, 연장된 끝부를 제2 선 패턴(510b)을 향해 b만큼 연장시킨 후 다시 p형 전극핑거(362) 및 n형 전극핑거(352)에 접해 연장된 방향으로 다시 a 만큼 연장시키면, 제1 선 패턴(510a)과, 제2 선 패턴(510b) 및 제3 선 패턴(510c)이 이루는 미로 통로의 폭이 모두 동일하게 형성될 수 있다.The
따라서, 제1 단위패턴 구조체(500)의 일정한 통로 폭 형성에 의해 활성층(340) 면적 손실을 보상할 수 있어, 이를 통해 전기장 분배 효과에 의한 균일한 전류분포의 효과를 보다 높일 수 있다.
Therefore, it is possible to compensate for the area loss of the
도 7은 본 발명의 또 다른 실시예에 따른 구성을 나타낸다.7 shows a configuration according to another embodiment of the present invention.
참고로, 본 실시예에 따른 발광다이오드(30)는 n형 전극패드(350)로부터 연장되는 n형 전극핑거(352)의 양측으로 p형 전극패드(360)로부터 연장되는 p형 전극핑거(362)가 각각 수평하게 형성되는 점은 앞선 실시예와 동일하며, 본 실시예의 설명에서 사용되는 도면의 도면부호 가운데 앞선 실시예와 동일한 구성에 대하여서 동일한 도면부호를 붙여 설명한다.The
본 실시예에서의 차이점은 n형 전극핑거(352)의 일정 간격 이격하는 지점의 양측으로 p형 전극핑거(362)를 향해 수직하게 연장되는 다수의 n형 서브핑거(752)를 더 포함하여, n형 서브핑거(752)의 이격된 공간과 n형 전극핑거(352) 및 p형 전극핑거(362)가 동시에 이루는 내측의 공간에 제2패턴부(700)가 형성되는 것을 특징으로 한다.The difference in the present embodiment further includes a plurality of n-
이때, 제2패턴부(700)는 도 7에 도시된 바와 같이, 투명전극(370)의 상부에서 n형 서브핑거(752)에 의해 구획된 p형 전극핑거(362)와 n형 전극핑거(352) 사이의 공간의 내부 중앙으로 선회 반경이 작아지면서 다수 절곡하여 연장됨으로써, 미로 모양을 이루도록 식각된 것을 특징으로 한다.7, the
특히, 제2패턴부(700)는 p형 전극핑거(362)와 n형 전극핑거(352)가 연장되는 방향으로 상기 n형 서브핑거(752)에 의해 다수로 구획된 제2 단위패턴 구조체(701)가 연속하여 다수 배열된 형태로 이루어진 것일 수 있다.In particular, the
이때, p형 전극핑거(362)를 향해 연장된 n형 서브핑거(752)의 끝부가 p형 전극핑거(362)와 일정 간격을 이격하도록 구성하고, 제2 단위패턴 구조체(701)는 연장된 n형 서브핑거(752)의 끝부로부터 절곡되어 p형 전극핑거(362)와 n형 전극핑거(352) 사이의 공간으로 다수 절곡되는 제4 선 패턴(710)으로 이루어진다.At this time, the end of the n-
도 7에 도시된 확대도를 참조하면, 이러한 제2 단위패턴 구조체(701) 또한, 제4 선 패턴(710)의 길이 및 형상을 최적으로 조합함으로써, 형성되는 미로의 통로가 일정한 폭이 연속되도록 구성 가능하다.Referring to the enlarged view of FIG. 7, the second
즉, n형 서브핑거(352)의 연장된 끝부가 p형 전극핑거(362)와 이격하는 거리를 d로 할 때, n형 전극핑거(352) 및 p형 전극핑거(362)가 연장되는 방향에 대한 제2 단위패턴 구조체(701)의 길이를 8d로 하면, 제4 선 패턴(710)의 길이를 순차로 -2d 씩 줄어드는 길이에서 각각 절곡시켜 연장시킴으로써, 미로 통로 폭이 2d로 동일하게 가지는 제2 단위패턴 구조체(701)가 형성될 수 있다.
That is, assuming that the distance between the extended end of the n-
상기한 바와 같은 본 발명의 발광다이오드(30)에 의하면, 전극 주변부의 전기장 분배 효과에 의한 균일한 전류분포를 이룰 수 있을 뿐 아니라, STRAIN INDUCED PIEZOELECTRIC 감소에 의한 양자우물 왜곡(DISTORTION)을 감소시킬 수 있기 때문에 고출력 발광다이오드(30)의 효율 저하 현상을 개선할 수 있다.According to the
또한, 제1패턴부(300) 및 제2패턴부(700)의 형성으로 인해 공기층과 접하는 발광영역의 표면적이 증가하고, 발광다이오드(30) 내부에서 생성된 광자의 내부 반사 및 재흡수가 감소하므로, 발광다이오드(30)의 광 추출 효율이 향상될 수 있다.
The surface area of the light emitting region contacting the air layer is increased due to the formation of the
30: 발광다이오드
300: 제1패턴부
310: 베이스 기판
320: n형 기판층
330: p형 기판층
340: 활성층
350: n형 전극패드
352: n형 전극핑거
360: p형 전극패드
362: p형 전극핑거
370: 투명전극
700: 제2패턴부
752: n형 서브핑거30: Light emitting diode
300: first pattern portion
310: Base substrate
320: n-type substrate layer
330: p-type substrate layer
340: active layer
350: n-type electrode pad
352: n-type electrode finger
360: p-type electrode pad
362: a p-type electrode finger
370: transparent electrode
700: second pattern portion
752: an n-type sub finger
Claims (6)
상기 베이스 기판의 상부에 형성되어 반도체의 p-n 접합구조를 이루며, 외부 전원과 연결되는 p형 전극패드와, n형 전극패드가 형성된 메인 기판층;
상기 메인 기판층의 상부를 이루는 투명전극; 및
상기 n형 전극패드로부터 연장되는 n형 전극핑거와 상기 p형 전극패드로부터 연장되는 p형 전극핑거 사이의 적어도 일부 영역에 해당하는 상기 투명전극의 상부를 식각하여 형성되되, 선(LINE) 타입에 의해 미로 모양을 이루어 연결되는 제1패턴부;
를 포함하는 미로 모양을 갖는 발광다이오드에 있어서,
상기 제1패턴부는 상기 n형 전극핑거 또는 상기 p형 전극핑거가 연장된 방향을 다수로 구획하는 제1단위패턴 구조체가 연속하여 다수 배열된 것을 특징으로 하는 미로 모양을 갖는 발광다이오드.
A base substrate;
A p-type electrode pad formed on the base substrate to form a pn junction structure of a semiconductor and connected to an external power source, and a main substrate layer on which an n-type electrode pad is formed;
A transparent electrode forming an upper portion of the main substrate layer; And
Type electrode fingers extending from the n-type electrode pads and the p-type electrode fingers extending from the p-type electrode pads, and the upper portion of the transparent electrode corresponding to at least a part of the region between the n- A first pattern part connected in a maze shape;
A light emitting diode having a meander shape,
Wherein the first pattern unit has a plurality of first unit pattern structures arranged to continuously divide a direction in which the n-type electrode fingers or the p-type electrode fingers are extended.
상기 제1패턴부는 상기 투명전극으로부터 상기 n형 기판층까지의 깊이로 식각이 이루어진 것을 특징으로 하는 미로 모양을 갖는 발광다이오드.
The method according to claim 1,
Wherein the first pattern portion is etched to a depth from the transparent electrode to the n-type substrate layer.
상기 베이스 기판의 상부에 형성되어 반도체의 p-n 접합구조를 이루며, 외부 전원과 연결되는 p형 전극패드와, n형 전극패드가 형성된 메인 기판층;
상기 메인 기판층의 상부를 이루는 투명전극;
상기 n형 전극패드로부터 연장되는 n형 전극핑거;
상기 p형 전극패드로부터 상기 n형 전극핑거와 수평하게 연장되는 p형 전극핑거;
상기 n형 전극핑거로부터 일정 간격 이격하는 지점으로부터 상기 p형 전극핑거에 수직하게 연장되는 적어도 1개 이상의 n형 서브핑거; 및
상기 n형 서브핑거에 의해 구획된 상기 p형 전극핑거와 상기 n형 전극핑거의 사이인 상기 투명전극의 상부를 식각하여 형성되되, 선회 반경이 작아지면서 다수 절곡하여 연장되는 선(LINE) 타입에 의해 미로 모양을 이루며 전극이 연결되는 제2패턴부;
를 포함하는 것을 특징으로 하는 미로 모양을 갖는 발광다이오드.
A base substrate;
A p-type electrode pad formed on the base substrate to form a pn junction structure of a semiconductor and connected to an external power source, and a main substrate layer on which an n-type electrode pad is formed;
A transparent electrode forming an upper portion of the main substrate layer;
An n-type electrode finger extending from the n-type electrode pad;
A p-type electrode finger extending horizontally from the p-type electrode pad to the n-type electrode finger;
At least one or more n-type sub-fingers extending perpendicular to the p-type electrode fingers from a position spaced apart from the n-type electrode fingers by a predetermined distance; And
Type electrode fingers defined by the n-type sub fingers and the n-type electrode fingers, and is formed by etching an upper portion of the transparent electrodes between the p-type electrode fingers and the n-type electrode fingers defined by the n-type sub fingers, A second pattern part having a labyrinth shape and connected to the electrodes;
Shaped light emitting diode.
상기 제2패턴부는 상기 n형 전극핑거 및 상기 p형 전극핑거가 연장된 방향을 상기 n형 서브핑거에 의해 다수로 구획하는 제2 단위패턴 구조체가 연속하여 다수 배열된 것을 특징으로 하는 미로 모양을 갖는 발광다이오드.
The method of claim 4,
Wherein the second pattern unit includes a plurality of second unit pattern structures arranged in series to partition a plurality of the n-type electrode fingers and the p-type electrode fingers in a direction in which the n-type electrode fingers extend, Lt; / RTI >
상기 제2패턴부는 상기 투명전극으로부터 상기 n형 기판층까지의 깊이로 식각이 이루어진 것을 특징으로 하는 미로 모양을 갖는 발광다이오드.The method of claim 4,
And the second pattern portion is etched to a depth from the transparent electrode to the n-type substrate layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130086732A KR101435511B1 (en) | 2013-07-23 | 2013-07-23 | Light emitting diode with labrynth |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130086732A KR101435511B1 (en) | 2013-07-23 | 2013-07-23 | Light emitting diode with labrynth |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101435511B1 true KR101435511B1 (en) | 2014-09-11 |
Family
ID=51758878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130086732A KR101435511B1 (en) | 2013-07-23 | 2013-07-23 | Light emitting diode with labrynth |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101435511B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111681964A (en) * | 2020-05-25 | 2020-09-18 | 复旦大学 | Preparation method of device based on two-dimensional material |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101014102B1 (en) | 2010-04-06 | 2011-02-10 | 엘지이노텍 주식회사 | Semiconductor light emitting device and fabrication method thereof |
-
2013
- 2013-07-23 KR KR1020130086732A patent/KR101435511B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101014102B1 (en) | 2010-04-06 | 2011-02-10 | 엘지이노텍 주식회사 | Semiconductor light emitting device and fabrication method thereof |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111681964A (en) * | 2020-05-25 | 2020-09-18 | 复旦大学 | Preparation method of device based on two-dimensional material |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101761385B1 (en) | Light emitting device | |
KR100833309B1 (en) | Nitride semiconductor light emitting device | |
KR100708934B1 (en) | Nitride semiconductor light emitting device | |
KR20070111091A (en) | Nitride semiconductor light emitting diode | |
US20150188015A1 (en) | GaN-based Light Emitting Diode with Current Spreading Structure | |
TW201526282A (en) | Light emitting diode chip | |
KR101123010B1 (en) | semi-conductor light emitting device and manufacturing method thereof | |
CN100459185C (en) | Light-emitting diode and method of preparing the same | |
KR100604423B1 (en) | Nitride semiconductor device | |
TW201301552A (en) | LED epitaxial structure | |
KR100832070B1 (en) | GaN type light emitting diode device | |
KR101945808B1 (en) | Light emitting device and light emitting device package | |
KR102261727B1 (en) | Light emitting device and light emitting device package including the same | |
KR101435511B1 (en) | Light emitting diode with labrynth | |
KR100501109B1 (en) | Extensive area led having roughness surface | |
CN108417680B (en) | Semiconductor LED chip with high current diffusion efficiency | |
KR20100027407A (en) | Nitride semiconductor light emitting device | |
CN210805813U (en) | LED chip of high reliability | |
KR100850778B1 (en) | Nitride semiconductor device | |
KR100661606B1 (en) | Nitride semiconductor device | |
KR20130071087A (en) | Nitride semiconductor light emitting device and method for fabricating the same | |
KR101462464B1 (en) | Light emitting diode with donut-shaped hole array | |
KR101661621B1 (en) | Substrate formed pattern and light emitting device | |
KR100654079B1 (en) | Light emitting diode having p-type electrode-pad with improved electrical characteristic and adhesion | |
KR100716792B1 (en) | Nitride semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170823 Year of fee payment: 4 |